DE10231940A1 - Verfahren zum zeitgerechten Aktualisieren von Programmierteilen - Google Patents
Verfahren zum zeitgerechten Aktualisieren von ProgrammierteilenInfo
- Publication number
- DE10231940A1 DE10231940A1 DE10231940A DE10231940A DE10231940A1 DE 10231940 A1 DE10231940 A1 DE 10231940A1 DE 10231940 A DE10231940 A DE 10231940A DE 10231940 A DE10231940 A DE 10231940A DE 10231940 A1 DE10231940 A1 DE 10231940A1
- Authority
- DE
- Germany
- Prior art keywords
- firmware
- server
- programmable
- parts
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
Abstract
Die Erfindung sieht ein Verfahren zum Implementieren von Firmwareaktualisierungen auf programmierbare Teile in Schaltungsplatinen auf einer Fertigungslinie vor. Eine Bilddatei einer Firmware für jedes der Teile wird erzeugt und auf einem Firmware-Server gespeichert. Die programmierbaren Teile werden vorzugsweise in die gedruckten Schaltungsplatinen integriert. Jede der Platinen ist mit dem Firmware-Server durch Verbindung mit einem Schnittstellen-Server vernetzt, so daß die Bilddateien auf die Schaltungsplatine zum Programmieren der internen programmierbaren Teile der Platine heruntergeladen werden. Das Vernetzen zwischen den Teilen und dem Firmware-Server kann Kommunikationen über das Internet und/oder eines oder mehrere Bereichsnetzwerke umfassen. Es können mehrere Schnittstellen-Server in die Produkte integriert sein, die programmierbare Teile umfassen, so daß viele Produkte gleichzeitig aktualisiert werden können.
Description
- Ein zu dieser Anmeldung verwandter Gegenstand ist in den ebenfalls anhängigen, am gleichen Tag wie die vorliegende Anmeldung eingereichten deutschen Anmeldungen "VERFAHREN ZUM ZUGREIFEN AUF ABTASTKETTEN UND ZUM AKTUALISIEREN EINES EEPROM-RESIDENTEN FPGA-CODES DURCH EINEN SYSTEMVERWALTUNGSPROZESSOR UND EINEN JTAG-BUS", "VERFAHREN UND VORRICHTUNG FÜR EINE SERIELLE-BUS-ZU-JTAG-BUSBRÜCKE", "VERFAHREN UND VORRICHTUNG ZUR SYSTEMINTERNEN PROGRAMMIERUNG DURCH EINEN GEMEINSAMEN VERBINDUNGSPUNKT VON PROGRAMMIERBAREN LOGISCHEN BAUELEMENTEN AUF MEHREREN SCHALTUNGSPLATINEN EINES SYSTEMS", die alle hiermit durch Bezugnahme aufgenommen werden, beschrieben.
- Viele Systeme und Produkte umfassen programmierbare Teile, wie FPGAs (field programmable gate arrays), PLDs (programmable logic arrays), EEPROMs (electrically erasable programmable read only memory) und Mikroprozessoren. Häufig verändert sich die Programmierung für diese Teile während der Entwicklungsstufe, Prototypenstufe und sogar bis hinein in die Produktionsstufe. Es ist wichtig und doch schwierig, in jeder Stufe, speziell in den fortgeschrittenen Herstellungsstufen, die letzte Programmierung in den Teilen unterzubringen, wenn mehrere Entitäten involviert sein können.
- Während der Herstellungsstufe z. B. kann ein externer Vertragshändler diese Teile für Systeme und Produkte, die von der Ursprungsfirma konzipiert wurden, programmieren; ein Vertragshersteller kann die tatsächlichen Integrationen der Teile in die Systeme und Produkte ausführen, um dieselben unter der Bezeichnung der Ursprungsfirma zu verkaufen. Schwierigkeiten treten dann auf, wenn die Ursprungsfirma bei der Firmware technische Probleme identifiziert, die verändert und in die Integrations- und/oder Herstellungsprozesse aufgenommen werden müssen. Die Firmware- Veränderungen müssen zuerst dem Vertragshändleren mitgeteilt und dann als Veränderung in die Teileintegrationen physisch integriert werden.
- Die Implementierung von Programmierveränderungen von der Ursprungsfirma und dem Vertragshändleren und dem Hersteller ist daher aufwendig und schwierig, und doch kann jede Verzögerung beim Programmieren von Teilen in diesen Produkten und Systemen bewirken, daß kritische Programmprobleme für die Ursprungsfirma entstehen. Desgleichen kann eine inkorrekte Programmierung von Teilen mit einer Firmware, die nicht die neueste Revision aufweist, ebenfalls bewirken, daß kritische Programmprobleme entstehen; wobei die Systeme und Produkte in solchen Fällen nicht betreibar sind.
- Es gibt zwei allgemeine Verfahren zum Aktualisieren der Programmierung in programmierbaren Teilen in solchen Systemen und Produkten und gemäß dem Stand der Technik gilt folgendes:
- 1. Neue Programmrevisionen werden von der Ursprungsfirma
zum Vertragshändleren gesendet. Der Lieferant
programmiert einige Teile und sendet diese zur Verifizierung
zurück zur Ursprungsfirma. Sobald diese verifiziert
worden sind, ist der Vertragshändler autorisiert, die
Teile in größeren Mengen zu programmieren; der
Vertragshändler versendet dann die Teile an den
Vertragshersteller, wo die programmierten Teile mit älteren
Revisionen gelöscht und die Teile mit neuerer Revision
(bzw. Überarbeitung) in die Prozesse integriert
werden.
Dieses Verfahren weist mehrere Nachteile auf. Erstens können Veränderungen gemäß diesem Verfahren mehrere Wochen in Anspruch nehmen. Zweitens besteht häufig dahingehend eine beträchtliche Verwirrung, welche Revision in die Systeme oder Produkte implementiert werden soll. Drittens wendet jede Firma - die Ursprungsfirma, der Vertragshändler und der Vertragshersteller - typischerweise erhebliche Gesamtkosten und Betriebsmittel beim Implementieren und Verifizieren des Verfahrens auf. Und viertens steigen die Herstellungskosten beträchtlich an, wenn große Mengen von programmierten Teilen gelöscht werden, um diese Teile auf neue Revisionen vorzubereiten. - 2. Die Teile werden bei einem Test innerhalb der Schaltung (ICT; ICT = in-circuit test) programmiert. Ein lOT besteht im allgemeinen aus einer "Nagelbett"- Konfiguration, um auf Signale auf einer Schaltungsplatine zuzugreifen. Ein ICT kann zum Testen von Platinen oder Komponenten verwendet werden, er kann aber auch zum Programmieren von Teilen verwendet werden. Zum Beispiel können bestimmte Pin-Konfigurationen für ein programmierbares Teil verwendet werden, um das Teil zu programmieren, während andere Pin-Konfigurationen für das programmierbare Teil verwendet werden können, um das Teil zu testen. Beim ICT gibt es mehrere Schwierigkeiten: Erstens ergibt sich aus der Konstruktion eines lOT normalerweise eine lange Entwicklungszeit. Zweitens kann der typische ICT nicht bei hohen Geschwindigkeiten arbeiten, wodurch sich die Zeit zum Programmieren des Teils verlängert. Drittens ist die Verwendung eines ICTs nicht allgemein skalierbar, um viele Teile zu programmieren. Der ICT kann dann im Hinblick auf eine effiziente Herstellung und Bestandführung eine Engpaß-Situation (bzw. Flaschenhalssituation) schaffen.
- Es ist daher eine Aufgabe der Erfindung, ein Verfahren zum Programmieren von Teilen durch ein Netzwerk zu schaffen. Andere Aufgaben der Erfindung werden in der nachstehenden Beschreibung offenbar.
- Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum zeitgerechten Aktualisieren von Programmierteilen zu schaffen.
- Diese Aufgabe wird durch Verfahren gemäß den Ansprüchen 1 und 13 und ein System gemäß Anspruch 9 gelöst.
- Bei einem Aspekt sieht die Erfindung ein Verfahren zum Freigeben neuer Firmware-Aktualisierungen für ein programmierbares Teil in einer Schaltungsplatine vor. Das Verfahren umfaßt die Schritte des Erzeugens einer Bilddatei einer Firmware, die zum Programmieren des Teils verwendet wird; den Schritt des Speicherns der Bilddatei auf einem Server; den Schritt des Integrierens des programmierbaren Teils in die gedruckte Schaltungsplatine; und den Schritt des Vernetzens der Schaltungsplatine mit dem Server, so daß die Bilddatei auf die Schaltungsplatine zum Programmieren des programmierbaren Teils heruntergeladen wird. Das Verfahren kann ferner den Schritt des automatischen Abfragens des Servers, die Firmware auf die Schaltungsplatine herunterzuladen, umfassen.
- Bei einem Aspekt umfaßt das Verfahren den Schritt des Integrierens eines seriellen Chips in die gedruckte Schaltungsplatine, wobei der serielle Chip den Server abfragt, um die Firmware herunterzuladen, wobei das programmierbare Teil eine Urladesoftware zum Herunterladen der Firmware von dem seriellen Chip auf das programmierbare Teil aufweist.
- Bei einem Aspekt umfaßt das Verfahren den Schritt des Nutzens des Internets beim Vernetzen der Schaltungsplatine mit dem Server. Ein LAN (bzw. lokales Netzwerk) oder WAN (bzw. weites Netz) können ebenfalls beim Vernetzen der Schaltungsplatine mit dem Server, alleine oder in Kombination mit dem Internet, verwendet werden, um die Schritte der Erfindung auszuführen.
- Bei einem anderen Aspekt umfaßt das Verfahren den weiteren Schritt des Aktualisierens der Firmware-Bilddatei auf dem Server, ein anschließendes Herunterladen der Firmware- Bilddatei auf ein programmierbares Teil, was bezüglich der aktualisierten Firmware nahtlos ist.
- Bei einem anderen Aspekt ist ein System zum Programmieren von programmierbaren Teilen in einer Fertigungslinie vorgesehen. Ein Firmware-Server ist mit einem Netzwerk verbunden, wobei der Server eine Firmware-Bilddatei speichert. Ein Schnittstellen-Server bei der Fertigungslinie ist mit dem Netzwerk verbunden und erfaßt die Bilddatei von dem Firmware-Server. Ein erstes System mit einem ersten programmierbaren Teil ist mit dem Schnittstellen-Server schnittstellenmäßig verbunden, um das erste programmierbare Teil mit der Firmware-Bilddatei zu programmieren. Ein zweites System mit einem zweiten programmierbaren Teil ist dann mit dem Schnittstellen-Server schnittstellenmäßig verbunden, um das zweite programmierbare Teil mit der Firmware- Bilddatei zu programmieren. Alternativ weist jedes der Systeme einen Schnittstellen-Server zum Integrieren in den Firmware-Server auf, wobei die Schnittstellen-Server jeweils die Firmware auf programmierbare Teile, die ihrem System zugeordnet sind, herunterladen. Vorzugsweise umfaßt der Schnittstellen-Server einen Verbinder zum physischen Koppeln mit einer Schaltungsplatine innerhalb des ersten und des zweiten Systems, wobei das erste und das zweite programmierbare Teil mit der ersten und der zweiten gedruckten Schaltungsplatine jeweils elektronisch gekoppelt sind. Der Verbinder weist einen oder mehrere Pins auf, die in einer Programmierkonfiguration mit den Anschlußflächen oder Pins (bzw. Anschlußstiften) auf den gedruckten Schaltungsplatinen schnittstellenmäßig verbunden sind, um die programmierbaren Teile zu programmieren. In dem System kann die Bilddatei aktualisiert oder durch eine andere Bilddatei ausgetauscht werden, ohne die Interaktion zwischen dem Schnittstellen-Server und dem System zu beeinträchtigen.
- Bei noch einem weiteren Aspekt weist der Schnittstellen- Server einen Verbinder mit einer Mehrzahl von Pins zum Programmieren des Teils auf. Die Pins, die mit dem Teil oder mit einem Verbinder einer gedruckten Schaltungsplatine, die das Teil häust, oder mit einem System und Signalleitungen, die mit dem Teil gekoppelt sind, verbunden, um das Teil zu programmieren. Der Verbinder und die Pins können z. B. ähnlich wie eine ICT-Einrichtung arbeiten.
- Bei einem alternativen Aspekt ist ein System zum Programmieren einer Serie von programmierbaren Teilen in einer Fertigungslinie vorgesehen. Ein Firmware-Server ist mit einem Netzwerk verbunden, wobei der Server eine Firmware- Bilddatei speichert. Ein Schnittstellen-Server ist mit dem Netzwerk verbunden und erfaßt die Bilddatei vom Firmware- Server. Sequentiell ist ein programmierbares Teil und dann ein weiteres mit dem Schnittstellen-Server schnittstellenmäßig verbunden, wobei der Schnittstellen-Server jedes programmierbare Teil der Reihe nach mit der Firmware-Bilddatei programmiert. Vorzugsweise umfaßt der Schnittstellen-Server einen Verbinder zum physischen Koppeln mit den Pins der programmierbaren Teile. Der Verbinder weist ein oder mehrere Pins auf, die in einer Programmierkonfiguration mit den Teilen schnittstellenmäßig verbunden sind, um die Programmierung der programmierbaren Teile zu erleichtern.
- Bei anderen Aspekten der Erfindung sind mehrere Firmware- Bilddateien auf einem Firmware-Server gespeichert. Es sind mehrere Schnittstellen-Server in einem Netzwerk mit dem Firmware-Server verbunden, um ein oder mehrere der Dateien auf die programmierbaren Teile, die den Schnittstellen- Servern zugeordnet sind, herunterzuladen. Typischerweise residiert jeder der Schnittstellen-Server in einem Produkt, das zumindest eine gedruckte Schaltungsplatine, die die programmierbaren Teile aufweist, umfaßt, wobei jeder der Server die Firmware für die programmierbaren Teile jener Schaltungsplatine herunterlädt.
- Die Erfindung wird anschließend in Verbindung mit bevorzugten Ausführungsbeispielen beschrieben und es wird offensichtlich, daß verschiedene Hinzufügungen, Streichungen und Modifizierungen durch Fachleute vorgenommen werden-können, ohne vom Schutzbereich der Erfindung abzuweichen.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 ein System, das gemäß der Erfindung zum Programmieren von einem oder mehreren programmierbaren Teilen gemäß der Erfindung konstruiert ist; und
- Fig. 2 ein weiteres System der Erfindung zum Programmieren von programmierbaren Teilen gemäß der Erfindung.
- Fig. 1 zeigt ein System 10, das erfindungsgemäß konstruiert ist. Das System 10 umfaßt einen Firmware-Server 12, der durch ein Netzwerk 14 mit einem Schnittstellen-Server 16 verbunden ist. Das Netzwerk 14 kann z. B. das Internet, ein LAN oder WAN oder eine Kombination aus denselben sein. Der Firmware-Server 12 speichert eine Firmware-Bilddatei 17. Die Firmware-Bilddatei 17 wird zum Programmieren eines programmierbaren Teils 20 zur Verwendung in einem System 22 verwendet. Die Kommunikation zwischen dem Server 12 über das Netzwerk 14 und mit dem Schnittstellen-Server 16 kann durch ein virtuelles privates Netzwerk oder eine andere private Verbindung in sicherer Weise verbindungsaktiviert sein.
- Ein System 22 kann z. B. ein Produkt sein, das eine gedruckte Schaltungsplatine 24 (PCB 24; PCB = printed circuit board) beinhaltet. Das programmierbare Teil 20 kann und ist vorzugsweise in die gedruckten Schaltungsplatine 24 integriert. Das programmierbare Teil 20 kann z. B. eine FPGA, PLD, EEPROM oder andere programmierbare Logik sein. Das programmierbare Teil 20 kann alternativ ein programmierbarer Prozessor, wie ein PIC-Prozessor von MICRO CHIP, ein Prozessor der 68HC05-Familie von MOTOROLA, ein 68HC11- Prozessor von MOTOROLA und ein 8051- oder 8096-Prozessor von INTEL sein.
- Der Schnittstellen-Server 16 ist mit dem programmierbaren Teil 20 schnittstellenmäßig verbunden, um das Teil 20 gemäß der Bilddatei 17 zu programmieren. Bei dem bevorzugten Ausführungsbeispiel weist der Schnittstellen-Server 16 einen Verbinder 30 auf, der mit einem Verbinder 25 der PCB 24 physisch verbunden ist, um das Teil 20 zu programmieren. Folglich weist der Verbinder 30 eine Mehrzahl von Pins 32 auf, die in einer Programmierkonfiguration angeordnet sind, um mit der PCB 24 gekoppelt zu sein.
- Fachleuten sollte klar sein, daß das System 10 das Teil 20 mit alternativen Verbindungen mit einem Verbinder 30 programmieren kann. Zum Beispiel kann der Verbinder 30 direkt mit dem Teil 20 in einer pin-spezifischen Konfiguration von Pins 32 verbunden sein, um das Teil 20 zu programmieren. Alternativ kann der Verbinder mit dem System 22 - und speziell durch die Verbindung von Pins 32 mit internen Signalleitungen 34, die mit dem Teil 20 verbunden sind - verbunden sein, um das Teil 20 in der geeigneten Programmierungskonfiguration äquivalent zu programmieren.
- Es sollte daher klar sein, daß das System 10 veranschaulichenden Zwecken dient, um eine oder mehrere mögliche Konfigurationen zum Programmieren des Teils 20 zu zeigen. Speziell bei einer Konfiguration ist der Schnittstellen-Server 16 mit der PCB 24 durch Verbinder-Pins 32 des Verbinders 30 direkt verbunden, um das Teil 20 in der PCB 24 zu programmieren. Bei einer zweiten Konfiguration ist der Schnittstellen-Server 16 mit dem System 22 durch die Verbinder- Pins 32, die mit den Signalleitungen 34 gekoppelt sind, gekoppelt. Die Signalleitungen 34 sind daher in der richtigen Programmierungskonfiguration mit der PCB 24 verbunden. Bei der dritten Konfiguration ist der Schnittstellen-Server 16 mit dem Teil 20 über seinen Verbinder bzw. die Pins 30, 32 direkt verbunden. Bei dieser dritten Konfiguration sind daher die PCB 24 und das System 22 nicht Teil des Prozesses und daher nicht während des Schritts des Programmierens des Teils 20 enthalten.
- Innerhalb eines Herstellungsprozesses arbeitet das System 10 vorzugsweise mit vielen Teilen 20, die der Reihe nach programmiert sind (oder zu einem gewissen Maße gleichzeitig programmiert sind, wenn sich innerhalb des Herstellungsprozesses mehrere Server 16 befinden). Fig. 1 zeigt daher in anschaulicher Weise das System 10 mit einer Robotik- Verbindung 60, die die aufeinanderfolgenden Teile 20 zur Programmierung durch den Schnittstellen-Server 16 hin- und herbewegt. Abhängig von der Konfiguration kann die Verbindung 60 die Teile 20 zur Programmierung, oder die PCBs 24 mit den Teilen 20 zur Programmierung oder die Systeme 22 mit den PCBs und Teilen 24, 20 zur Programmierung nacheinander hin- und herbewegen. Fig. 1 zeigt ein zweites System 22', eine zweite PCB 24' und ein Teil 20', das ein zweites der vielen Teile 20, die in Folge programmiert werden, darstellt.
- Bei einem Ausführungsbeispiel umfaßt die PCB 24 eine serielle Einrichtung oder Speichereinrichtung 26, die zum automatischen Abfragen und/oder Erfassen der Firmware-Bilddatei 17 vom Server 16 verwendet wird.
- Die Firmware-Bilddatei 17 wird durch Überschreiben einer ähnlich benannten Bilddatei auf dem Firmware-Server 12 aktualisiert. Ein Techniker, der die Bilddatei 17 in eine neuere Revision zum Programmieren des Teils 20 aktualisieren möchte, kann daher das Teil 20 durch Kommunizieren der letzten Revisionsfirmware von seinem Computer 70, der mit dem Firmware-Server 12 verbunden ist, aktualisieren. Die Aktualisierung der Firmware 17 auf diese Weise erfolgt "nahtlos" bezüglich des Programmierungsprozesses an der Position des Schnittstellen-Servers 16, d. h. es kann eine fortgesetzte Programmierung der Teile 20 ohne spezielle Konfiguration oder Kommunikation erfolgen, die die neuere Revision anzeigt.
- Der Schnittstellen-Server 16 kann vorzugsweise in das System 22 integriert sein und ist dies vorzugsweise auch. Zusätzlich kann die Erfindung mehr als ein einzelnes Teil in einer PCB programmieren. Fig. 2 stellt dieses bevorzugtes Ausführungsbeispiel in einem System 100 der Erfindung dar. Das System 100 umfaßt einen Firmware-Server 112, der durch ein Netzwerk 114 mit einem oder mehreren Schnittstellen- Servern 116 verbunden ist. Es ist gezeigt, daß das System 100 mit zwei Schnittstellen-Servern 116A, 116B gleichzeitig verbunden ist. Das System 100 kann ferner mit einem zusätzlichen oder weniger Servern 116, was eine Frage der Wahl des Konzepts ist, verbunden sein.
- Das Netzwerk 114 kann z. B. das Internet, ein LAN oder WAN oder eine Kombination aus denselben sein. Sichere Kommunikationen zwischen den Servern 116 und einem Firmware-Server 112 können durch eines von bekannten Verfahren erfolgen, was eine Frage der Wahl des Konzepts ist. Der Firmware- Server 112 speichert eine Serie von Firmware-Bilddateien 17A1 . . . 17AN, 117B1 . . . 117BN; die Firmware-Bilddateien 117 werden verwendet, um eine entsprechende Anzahl von programmierbaren Teilen 20A1 . . . 120AN, 120B1 . . . 120BN zu programmieren. Die Anzahl von Dateien 117 und entsprechenden Teilen 120 ist eine Frage der Wahl des Konzepts. Fachleute werden darauf hingewiesen, daß das System 100 z. B. ein oder mehrere Teile 120 programmieren kann, ohne vom Schutzbereich der Erfindung abzuweichen.
- Die Systeme 122 können z. B. ein Produkt sein, das eine gedruckte Schaltungsplatine 124 umfaßt. Es ist gezeigt, daß das System 100 zwei Systeme 122A, 1228 umfaßt, die jeweils einen entsprechenden Schnittstellen-Server 116A, 116B und Platinen 124A, 1248 aufweisen. Jedoch kann das System 100 ferner zusätzliche oder weniger Systeme 120 aufweisen, was eine Frage der Wahl des Konzepts ist.
- Die programmierbaren Teile 120 können und sind vorzugsweise in die gedruckten Schaltungsplatinen 124 integriert. Die programmierbaren Teile können z. B. eine FPGA, PLD, ein EE- PROM oder andere programmierbare Logik sein. Die programmierbaren Teile können alternativ ein programmierbarer Prozessor sein.
- Die Schnittstellen-Server 116 sind mit den programmierbaren Teilen 120 schnittstellenmäßig verbunden, um die Teile 120 gemäß den Bilddateien 117 zu programmieren. Bei dem bevorzugten Ausführungsbeispiel residiert der Schnittstellen- Server 116 im System 122 und ist mit den Programmteilen 120 über eine oder mehrere Signalleitungen 121 verbunden (z. B. ist der Server 116A mit den Teilen 120A im System 122A verbunden; der Server 1168 ist mit den Teilen 120B im System 122B verbunden).
- Das System 100 arbeitet innerhalb eines Herstellungsprozesses vorzugsweise mit vielen Teilen 120, die gleichzeitig programmiert werden. Die Firmware-Bilddateien 117 können durch Überschreiben einer ähnlich benannten Bilddatei an den Firmware-Server 112 aktualisiert werden. Ein Techniker, der eine oder mehrere der Bilddateien 117 auf eine neuere Revision für eines oder mehrere der Programmierteile 120 aktualisieren möchte, kann daher die Teile durch Kommunizieren der neuesten Revisionssoftware von seinem Computer 170, der mit dem Firmware-Server 112 verbunden ist, aktualisieren. Die Aktualisierung der Software 117 in dieser Weise geschieht "nahtlos" im Hinblick auf den Programmierprozeß an der Position des Schnittstellen-Servers 116, d. h. daß eine anhaltende Programmierung der Teile 120 ohne spezielle Konfiguration oder Kommunikation, die die neuere Revision anzeigt, erfolgt.
- Fachleute werden darauf hingewiesen, daß die Schnittstellen-Server 116 eingebaute Teile und/oder Komponenten in den Systemen 122 oder in den Platinen 124 verkörpern können, um die gleiche Funktion zu erreichen, ohne vom Schutzbereich der Erfindung abzuweichen. Speziell können die Schnittstellen-Server 116 intelligente Komponenten oder Prozessoren sein oder solche umfassen, die mit den gedruckten Schaltungsplatinen 124 gekoppelt sind. Solche intelligenten Komponenten oder Prozessoren kommunizieren dann direkt mit dem Netzwerk-Firmware-Server 112.
- Die Erfindungen von Fig. 1 und Fig. 2 weisen mehrere Vorteile auf. Erstens sind die Systeme 10, 100 im Vergleich zu Verfahren des Stands der Technik zum Aktualisieren von Firmware für programmierbare Teile sehr schnell, wie z. B. jene, die den ICT verwenden. Zweitens wird vorzugsweise ein einzelnes Firmwarebild während des gesamten Herstellungslebenszyklus des Systems 22, 122 verwendet, wodurch die Gesamtkosten und die Verfolgung von Revisionen für verschiedene Firmware-Aktualisierungen von Teilen aufgehoben werden. Drittens wirkt sich der Prozeß des Aktualisierens von Firmware zu programmierbaren Teilen weniger zerstörerisch auf den Herstellungsprozeß aus, wodurch der Produktdurchsatz erhöht und die Fehlerraten verringert werden.
Claims (21)
1. Verfahren zum Implementieren von
Firmwareaktualisierungen auf ein programmierbares Teil (20) in einer
Schaltungsplatine (24'; 124A, 124B), das folgende
Schritte aufweist:
Erzeugen einer Bilddatei einer Firmware, die zum programmieren des Teils (20) verwendet wird;
Speichern der Bilddatei auf einem Firmware-Server (12; 112);
Integrieren des programmierbaren Teils (20) in die gedruckte Schaltungsplatine (24'; 124A, 124B); und
Vernetzen mit dem Firmware-Server (12; 112), so daß die Bilddatei auf die Schaltungsplatine (24'; 124A, 124B) zum Programmieren des programmierbaren Teils (20) heruntergeladen wird.
Erzeugen einer Bilddatei einer Firmware, die zum programmieren des Teils (20) verwendet wird;
Speichern der Bilddatei auf einem Firmware-Server (12; 112);
Integrieren des programmierbaren Teils (20) in die gedruckte Schaltungsplatine (24'; 124A, 124B); und
Vernetzen mit dem Firmware-Server (12; 112), so daß die Bilddatei auf die Schaltungsplatine (24'; 124A, 124B) zum Programmieren des programmierbaren Teils (20) heruntergeladen wird.
2. Verfahren gemäß Anspruch 1, das ferner den Schritt des
automatischen Abfragens des Firmware-Servers (12; 112)
umfaßt, um die Firmware auf die Schaltungsplatine
(24'; 124A, 124B) herunterzuladen.
3. Verfahren gemäß Anspruch 1 oder 2, das ferner den
Schritt des Integrierens eines seriellen Chips mit der
gedruckten Schaltungsplatine (24'; 124A, 124B)
aufweist, wobei der serielle Chip den Firmware-Server
(12; 112) abfragt, um die Firmware herunterzuladen,
wobei das programmierbare Teil (20) eine
Urladesoftware aufweist, um die Firmware von dem seriellen Chip
auf das programmierbare Teil (20) herunterzuladen.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem
der Schritt des Vernetzens die Nutzung von entweder
dem Internet, dem LAN, dem WAN oder Mischungen aus
denselben aufweist.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, das
ferner den Schritt des Aktualisierens der Firmware-
Bilddatei (17; 117A1, 117B1, 117AN, 117BN) auf dem
Firmware-Server (12; 112) aufweist, wobei
anschließende Herunterladungen der Firmware-Bilddatei (17; 117A1,
117B1, 117AN, 117BN) auf ein programmierbares Teil
(20) im Hinblick auf die aktualisierte Firmware
nahtlos erfolgt.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem
der Schritt des Vernetzens die Nutzung eines ersten
Schnittstellen-Servers (16; 116A, 116B) aufweist, der
sich lokal auf dem programmierbaren Teil (20) und
entfernt von dem Firmware-Server (12; 112) befindet.
7. Verfahren gemäß Anspruch 6, bei dem der Schritt des
Nutzens eines ersten Schnittstellen-Servers (16; 116A,
116B) den Schritt des Koppelns der gedruckten
Schaltungsplatine (24'; 124A, 124B) mit einem Verbinder
(25, 30) des ersten Schnittstellen-Servers (16; 116A,
116B) aufweist.
8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem
der Schritt des Vernetzens den Schritt des Vernetzens
des Firmware-Servers (12; 112) mit der gedruckten
Schaltungsplatine (24'; 124A, 124B) aufweist.
9. System (10; 100) zum Programmieren von
programmierbaren Teilen (20) in einer Fertigungslinie, das folgende
Merkmale aufweist:
einen Firmware-Server (12; 112), der mit einem Netzwerk (14) zum Speichern von einer oder mehreren Firmware-Bilddateien (17; 117A1, 117B1, 117AN, 117BN) verbunden ist;
einen oder mehrere Schnittstellen-Server (16; 116A, 116B) bei der Fertigungslinie, die mit dem Netzwerk (14) verbunden sind, zum Erfassen von zumindest einer der Bilddateien von dem Firmware-Server (12; 112); und
eine oder mehrere gedruckte Schaltungsplatinen (24'; 124A, 124B) mit einem oder mehreren programmierbaren Teilen (20), die mit zumindest einem der Schnittstellen-Server (16; 116A, 116B) verbunden sind, zum Programmieren von zumindest einem der programmierbaren Teile (20) mit der Firmware entsprechend zumindest einer der Bilddateien.
einen Firmware-Server (12; 112), der mit einem Netzwerk (14) zum Speichern von einer oder mehreren Firmware-Bilddateien (17; 117A1, 117B1, 117AN, 117BN) verbunden ist;
einen oder mehrere Schnittstellen-Server (16; 116A, 116B) bei der Fertigungslinie, die mit dem Netzwerk (14) verbunden sind, zum Erfassen von zumindest einer der Bilddateien von dem Firmware-Server (12; 112); und
eine oder mehrere gedruckte Schaltungsplatinen (24'; 124A, 124B) mit einem oder mehreren programmierbaren Teilen (20), die mit zumindest einem der Schnittstellen-Server (16; 116A, 116B) verbunden sind, zum Programmieren von zumindest einem der programmierbaren Teile (20) mit der Firmware entsprechend zumindest einer der Bilddateien.
10. System (10; 100) gemäß Anspruch 9, bei dem einer der
Schnittstellen-Server (16; 116A, 116B) sequentiell mit
einer Mehrzahl von gedruckten Schaltungsplatinen (24';
124A, 124B) verbunden ist.
11. System (10; 100) gemäß Anspruch 10, bei dem der eine
Schnittstellen-Server (16; 116A, 116B) einen Verbinder
(25, 30) zum physischen Koppeln mit der Mehrzahl von
Schaltungsplatinen (24'; 124A, 124B) aufweist.
12. System (10; 100) gemäß Anspruch 11, bei dem der
Verbinder (25, 30) einen oder mehrere Pins aufweist, die
in einer Programmierkonfiguration mit Anschlußflächen
oder Pins auf der Mehrzahl von gedruckten
Schaltungsplatinen (24'; 124A, 124B) schnittstellenmäßig
verbunden werden, um die programmierbaren Teile (20) zu
programmieren.
13. Verfahren zum Implementieren von
Firmwareaktualisierungen auf programmierbares Teile (20) in einer oder
mehreren Schaltungsplatinen (24'; 124A, 124B), das
folgende Schritte aufweist:
Erzeugen von einer oder mehreren Bilddateien einer Firmware, die zum Programmieren der Teile (20) verwendet wird;
Speichern der Bilddateien auf einem Firmware-Server (12; 112); und
Vernetzen mit dem Firmware-Server (12; 112), so daß zumindest eine der Bilddateien auf zumindest eine der Schaltungsplatinen (24'; 124A, 124B) heruntergeladen wird zum Programmieren von zumindest einem der programmierbaren Teile (20).
Erzeugen von einer oder mehreren Bilddateien einer Firmware, die zum Programmieren der Teile (20) verwendet wird;
Speichern der Bilddateien auf einem Firmware-Server (12; 112); und
Vernetzen mit dem Firmware-Server (12; 112), so daß zumindest eine der Bilddateien auf zumindest eine der Schaltungsplatinen (24'; 124A, 124B) heruntergeladen wird zum Programmieren von zumindest einem der programmierbaren Teile (20).
14. Verfahren gemäß Anspruch 13, bei dem der Schritt des
Vernetzens die Nutzung von entweder dem Internet, dem
LAN, dem WAN oder von Mischungen aus denselben
aufweist.
15. Verfahren gemäß Anspruch 13 oder 14, das ferner den
Schritt des Aktualisierens von zumindest einer der
Firmware-Bilddateien (17; 117A1, 117B1, 117AN, 117BN)
auf dem Firmware-Server (12; 112) aufweist, wobei
anschließende Herunterladungen der einen Firmware-
Bilddatei (17; 117A1, 117B1, 117AN, 117BN) auf eines
oder mehrere der programmierbaren Teile (20) nahtlos
zur aktualisierten Firmware ist.
16. Verfahren gemäß einem der Ansprüche 13 bis 15, bei dem
der Schritt des Vernetzens die Nutzung von einem oder
mehreren Schnittstellen-Servern (16; 116A, 116B)
entfernt von dem Firmware-Server (12; 112) aufweist.
17. Verfahren gemäß Anspruch 16, bei dem der Schritt des
Nutzens der Schnittstellen-Server (16; 116A, 116B) den
Schritt des Koppelns von einer oder mehreren der
gedruckten Schaltungsplatinen (24'; 124A, 124B) mit
einem Verbinder (25, 30) von zumindest einem der
Schnittstellen-Server (16; 116A, 116B) aufweist.
18. Verfahren gemäß Anspruch 16, bei dem der Schritt des
Vernetzens den Schritt des gleichzeitigen Vernetzens
einer Mehrzahl von Schnittstellen-Servern (16; 116A,
116B) mit dem Firmware-Server (12; 112) aufweist.
19. Verfahren gemäß Anspruch 16, bei dem der Schritt des
Nutzens der Schnittstellen-Server (16; 116A, 116B) den
Schritt des Vernetzens von Einrichtungen in einer oder
mehreren der Schaltungsplatinen (24'; 124A, 124B) mit
einem Netzwerk (14), das mit dem Firmware-Server (12;
112) gekoppelt ist, aufweist.
20. Verfahren gemäß Anspruch 19, das ferner den Schritt
des gleichzeitigen Programmierens einer Mehrzahl von
programmierbaren Teilen (20) auf einer oder mehreren
der Schaltungsplatinen (24'; 124A, 124B) durch
Herunterladen, über das Netzwerk, einer Mehrzahl von
Bilddateien auf die Mehrzahl von programmierbaren Teilen
aufweist.
21. Verfahren gemäß Anspruch 16, bei dem der Schritt des
Nutzens der Schnittstellen-Server den Schritt des
Koppelns von einem oder mehreren der Teile mit einem
Verbinder (30) von zumindest einem der Schnittstellen-
Server aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/917,982 US6954929B2 (en) | 2001-07-30 | 2001-07-30 | Method for just-in-time updating of programming parts |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10231940A1 true DE10231940A1 (de) | 2003-02-20 |
Family
ID=25439596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10231940A Withdrawn DE10231940A1 (de) | 2001-07-30 | 2002-07-15 | Verfahren zum zeitgerechten Aktualisieren von Programmierteilen |
Country Status (3)
Country | Link |
---|---|
US (1) | US6954929B2 (de) |
JP (1) | JP2003058389A (de) |
DE (1) | DE10231940A1 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040068330A1 (en) * | 2002-10-04 | 2004-04-08 | Ncr Corporation | Methods and apparatus for remote programming of field programmable gate arrays |
US7281166B1 (en) * | 2003-05-29 | 2007-10-09 | Sun Microsystems, Inc. | User-customizable input error handling |
US7222339B2 (en) * | 2003-06-13 | 2007-05-22 | Intel Corporation | Method for distributed update of firmware across a clustered platform infrastructure |
JP4929726B2 (ja) * | 2005-03-07 | 2012-05-09 | 富士ゼロックス株式会社 | 画像処理システム |
US8237951B2 (en) * | 2005-05-11 | 2012-08-07 | Sharp Laboratories Of America, Inc. | Intermediate stage emulation of firmware on connected host |
JP4864346B2 (ja) * | 2005-05-18 | 2012-02-01 | ソニー株式会社 | メモリカードおよびカードアダプタ |
US7831751B2 (en) * | 2005-12-19 | 2010-11-09 | Realtek Semiconductor Corp. | System and method for programming a display controller chip |
US9395968B1 (en) | 2006-06-30 | 2016-07-19 | American Megatrends, Inc. | Uniquely identifying and validating computer system firmware |
US7797696B1 (en) * | 2006-06-30 | 2010-09-14 | American Megatrends, Inc. | Dynamically updating a computer system and firmware image utilizing an option read only memory (OPROM) data structure |
US7590835B1 (en) | 2006-06-30 | 2009-09-15 | American Megatrends, Inc. | Dynamically updating a computer system firmware image |
US8712567B2 (en) * | 2006-12-22 | 2014-04-29 | Aviat U.S., Inc. | Manufactured product configuration |
US8041444B2 (en) | 2006-12-22 | 2011-10-18 | Harris Stratex Networks Operating Corporation | Intelligent production station and production method |
US8533701B2 (en) * | 2010-03-15 | 2013-09-10 | Microsoft Corporation | Virtual machine image update service |
US20150042807A1 (en) * | 2013-08-12 | 2015-02-12 | Magna Electronics Inc. | Head unit with uniform vision processing unit interface |
KR102282191B1 (ko) | 2014-06-05 | 2021-07-27 | 삼성전자 주식회사 | 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조방법 |
US10162622B2 (en) * | 2016-02-26 | 2018-12-25 | Ayla Networks, Inc. | Local over the air update of an embedded system |
CN109669705B (zh) * | 2018-12-19 | 2021-09-03 | 四川虹美智能科技有限公司 | 一种烧写固件的方法和系统 |
US11126385B1 (en) * | 2020-08-10 | 2021-09-21 | Kyocera Document Solutions, Inc. | Firmware upgrade system and associated methods for printing devices |
Family Cites Families (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914576A (en) * | 1986-12-18 | 1990-04-03 | Bull Hn Information Systems Inc. | Apparatus and method of loading a control store memory of a central subsystem |
US5101490A (en) * | 1989-01-10 | 1992-03-31 | Bull Hn Information Systems Inc. | Peripheral device controller with an EEPROM with microinstructions for a RAM control store |
US5428800A (en) * | 1991-10-30 | 1995-06-27 | I-Cube, Inc. | Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch |
US5343478A (en) * | 1991-11-27 | 1994-08-30 | Ncr Corporation | Computer system configuration via test bus |
US5425036A (en) * | 1992-09-18 | 1995-06-13 | Quickturn Design Systems, Inc. | Method and apparatus for debugging reconfigurable emulation systems |
US5477544A (en) * | 1994-02-10 | 1995-12-19 | The United States Of America As Represented By The Secretary Of The Navy | Multi-port tester interface |
US5465056A (en) * | 1994-06-30 | 1995-11-07 | I-Cube, Inc. | Apparatus for programmable circuit and signal switching |
US5802268A (en) * | 1994-11-22 | 1998-09-01 | Lucent Technologies Inc. | Digital processor with embedded eeprom memory |
US5894571A (en) * | 1995-08-14 | 1999-04-13 | Dell U.S.A., L.P. | Process for configuring software in a build-to-order computer system |
WO1997015011A1 (en) | 1995-10-18 | 1997-04-24 | Sierra Semiconductor Corporation | Method and apparatus for interfacing devices used in asynchronous communications |
US5864486A (en) * | 1996-05-08 | 1999-01-26 | Lattice Semiconductor Corporation | Method and apparatus for in-system programming of a programmable logic device using a two-wire interface |
US6097211A (en) * | 1996-07-18 | 2000-08-01 | Altera Corporation | Configuration memory integrated circuit |
US5761462A (en) * | 1996-12-13 | 1998-06-02 | International Business Machines Corporation | Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data-processing system |
US5933614A (en) * | 1996-12-31 | 1999-08-03 | Compaq Computer Corporation | Isolation of PCI and EISA masters by masking control and interrupt lines |
US5826048A (en) * | 1997-01-31 | 1998-10-20 | Vlsi Technology, Inc. | PCI bus with reduced number of signals |
US6651225B1 (en) | 1997-05-02 | 2003-11-18 | Axis Systems, Inc. | Dynamic evaluation logic system and method |
US5935233A (en) * | 1997-05-21 | 1999-08-10 | Micron Electronics, Inc. | Computer system with a switch interconnector for computer devices |
US6314550B1 (en) * | 1997-06-10 | 2001-11-06 | Altera Corporation | Cascaded programming with multiple-purpose pins |
US6055632A (en) * | 1997-09-25 | 2000-04-25 | Allen-Bradley Company, Llc | Method and apparatus for transferring firmware to a non-volatile memory of a programmable controller system |
US6167358A (en) * | 1997-12-19 | 2000-12-26 | Nowonder, Inc. | System and method for remotely monitoring a plurality of computer-based systems |
US5956516A (en) * | 1997-12-23 | 1999-09-21 | Intel Corporation | Mechanisms for converting interrupt request signals on address and data lines to interrupt message signals |
JPH11259383A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | Ras情報取得回路及びそれを備えた情報処理システム |
US6198303B1 (en) * | 1998-03-25 | 2001-03-06 | Altera Corporation | Configuration eprom with programmable logic |
US5970005A (en) * | 1998-04-27 | 1999-10-19 | Ict, Inc. | Testing structure and method for high density PLDs which have flexible logic built-in blocks |
US6167477A (en) * | 1998-06-15 | 2000-12-26 | Sun Microsystems, Inc. | Computer system bridge employing a resource control mechanism with programmable registers to control resource allocation |
US6567414B2 (en) * | 1998-10-30 | 2003-05-20 | Intel Corporation | Method and apparatus for exiting a deadlock condition |
US6289406B1 (en) * | 1998-11-06 | 2001-09-11 | Vlsi Technology, Inc. | Optimizing the performance of asynchronous bus bridges with dynamic transactions |
US6405276B1 (en) * | 1998-12-10 | 2002-06-11 | International Business Machines Corporation | Selectively flushing buffered transactions in a bus bridge |
US6044025A (en) * | 1999-02-04 | 2000-03-28 | Xilinx, Inc. | PROM with built-in JTAG capability for configuring FPGAs |
US6684362B1 (en) * | 1999-02-18 | 2004-01-27 | International Business Machines Corporation | Method and apparatus for connecting manufacturing test interface to a global serial bus including an I2 c bus |
US6460108B1 (en) * | 1999-03-31 | 2002-10-01 | Intel Corporation | Low cost data streaming mechanism |
US6678741B1 (en) * | 1999-04-09 | 2004-01-13 | Sun Microsystems, Inc. | Method and apparatus for synchronizing firmware |
US6366973B1 (en) * | 1999-05-03 | 2002-04-02 | 3Com Corporation | Slave interface circuit for providing communication between a peripheral component interconnect (PCI) domain and an advanced system bus (ASB) |
JP2001005724A (ja) * | 1999-06-11 | 2001-01-12 | Internatl Business Mach Corp <Ibm> | ライト・キャッシュ転送の制御方法およびディスク装置 |
US6425094B1 (en) * | 1999-08-09 | 2002-07-23 | Sun Microsystems, Inc. | Diagnostic cage for testing redundant system controllers |
US6553439B1 (en) * | 1999-08-30 | 2003-04-22 | Intel Corporation | Remote configuration access for integrated circuit devices |
US6459297B1 (en) * | 1999-09-20 | 2002-10-01 | Ag Communication Systems Corporation | System for programming field programmable devices |
US6636927B1 (en) * | 1999-09-24 | 2003-10-21 | Adaptec, Inc. | Bridge device for transferring data using master-specific prefetch sizes |
US6622246B1 (en) * | 1999-11-12 | 2003-09-16 | Xerox Corporation | Method and apparatus for booting and upgrading firmware |
US6137738A (en) * | 1999-11-30 | 2000-10-24 | Lucent Technologies, Inc. | Method for in-system programming of serially configured EEPROMS using a JTAG interface of a field programmable gate array |
US7155711B2 (en) * | 1999-12-10 | 2006-12-26 | Sedna Patent Services, Llc | Method and apparatus providing remote reprogramming of programmable logic devices using embedded JTAG physical layer and protocol |
US6551225B1 (en) * | 2000-01-24 | 2003-04-22 | Ron Richard Romero | Flexible hemispherical exercise |
US6658508B1 (en) * | 2000-01-31 | 2003-12-02 | Koninklijke Philips Electronics N.V. | Expansion module with external bus for personal digital assistant and design method therefor |
US6255849B1 (en) * | 2000-02-04 | 2001-07-03 | Xilinx, Inc. | On-chip self-modification for PLDs |
US6427198B1 (en) * | 2000-02-15 | 2002-07-30 | International Business Machines Corporation | Method, system, and program for determining system configuration |
US6529989B1 (en) * | 2000-05-03 | 2003-03-04 | Adaptec, Inc. | Intelligent expansion ROM sharing bus subsystem |
JP2002025282A (ja) * | 2000-07-12 | 2002-01-25 | Hitachi Ltd | 不揮発性半導体記憶装置 |
US6658519B1 (en) * | 2000-07-28 | 2003-12-02 | International Business Machines Corporation | Bus bridge with embedded input/output (I/O) and transaction tracing capabilities |
US6629179B1 (en) * | 2000-07-31 | 2003-09-30 | Adaptec, Inc. | Message signaled interrupt generating device and method |
US7168005B2 (en) * | 2000-09-14 | 2007-01-23 | Cadence Design Systems, Inc. | Programable multi-port memory BIST with compact microcode |
JP2002113675A (ja) * | 2000-10-11 | 2002-04-16 | Sony Corp | ロボット制御システム並びにロボット制御用ソフトウェアの導入方法 |
US6691205B2 (en) * | 2001-03-05 | 2004-02-10 | M-Systems Flash Disk Pioneers Ltd. | Method for using RAM buffers with simultaneous accesses in flash based storage systems |
US6823418B2 (en) * | 2001-06-29 | 2004-11-23 | Intel Corporation | Virtual PCI device apparatus and method |
-
2001
- 2001-07-30 US US09/917,982 patent/US6954929B2/en not_active Expired - Fee Related
-
2002
- 2002-06-25 JP JP2002184522A patent/JP2003058389A/ja active Pending
- 2002-07-15 DE DE10231940A patent/DE10231940A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20030023962A1 (en) | 2003-01-30 |
JP2003058389A (ja) | 2003-02-28 |
US6954929B2 (en) | 2005-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10231940A1 (de) | Verfahren zum zeitgerechten Aktualisieren von Programmierteilen | |
EP3612900B1 (de) | Verfahren zum überwachen einer anlage der automatisierungstechnik | |
DE112016004670T5 (de) | E/A Abstrahierte Konfigurationen von Feldvorrichtungen | |
DE4235193A1 (de) | Netzwerksystem und zugehoeriges softwareverwaltungsverfahren | |
DE102014111962B4 (de) | Kalibrieren einer elektronischen Steuerungseinheit eines Fahrzeugs | |
EP1430369B1 (de) | Dynamischer zugriff auf automatisierungsressourcen | |
EP3480672B1 (de) | Verfahren zum erkennen und anzeigen von operator-zugriffen auf prozessobjekte sowie operator-system | |
DE102008040761A1 (de) | Verfahren zum Laden und Speichern ausführbarer Codeerweiterungen in Messinstrumenten | |
DE4327660A1 (de) | Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung | |
DE102018103449A1 (de) | Verfahren zur Identifikation eines Gegenstandes und Bereitstellung von Informationen | |
DE102016123599A1 (de) | Robotersteuerung mit Funktion zur Kommunikation mit einer speicherprogrammierbaren Steuerung und Kommunikationssystem | |
EP3285162A1 (de) | Verfahren zum projektieren eines projektes sowie anordnung zur durchführung des verfahrens | |
DE112020005671T5 (de) | Platzierungsunterstützungsverfahren, Verfahren zur Erzeugung eines erlernten Modells, Programm, Platzierungsunterstützungssystem, und Arbeitssystem | |
EP2965157B1 (de) | Verfahren und vorrichtung zum betreiben einer prozess- und/oder fertigungsanlage | |
DE102010016257A1 (de) | Generisches Firmware-Fileformat | |
DE102004006767A1 (de) | Verfahren und Vorrichtung zum Transport von Datenabschnitten mittels eines DMA-Controllers | |
WO2009135569A1 (de) | Verfahren und vorrichtung zur korrektur von digital übertragenen informationen | |
DE102008019650B4 (de) | Steuerungssystem für eine Elektronikfertigung und Verfahren zum Betrieb dieses Steuerungssystems | |
WO2012025364A1 (de) | Verfahren und system zur planung mechatronischer systeme mit mechatronikeinheiten | |
EP1242852B1 (de) | Vorrichtung und verfahren zur einbindung von automatisierungskomponenten | |
DE112018002344T5 (de) | Entwicklungsunterstützungsvorrichtung | |
EP3306469A1 (de) | Verfahren zum erzeugen einer equipment hierarchie | |
EP2093663A1 (de) | Engineering-System für die Entwicklung eines Projektes und Verfahren | |
WO2003073334A2 (de) | Verfahren zum projektieren und/oder konfigurieren eines projektes | |
EP4086754A1 (de) | Verfahren zur rechnergestützten konfiguration eines endgeräts, endgerät und betriebsverfahren für das endgerät |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE |
|
8130 | Withdrawal |