DE10208726A1 - Ein Signalverbindungssystem für Computerspeicher - Google Patents
Ein Signalverbindungssystem für ComputerspeicherInfo
- Publication number
- DE10208726A1 DE10208726A1 DE10208726A DE10208726A DE10208726A1 DE 10208726 A1 DE10208726 A1 DE 10208726A1 DE 10208726 A DE10208726 A DE 10208726A DE 10208726 A DE10208726 A DE 10208726A DE 10208726 A1 DE10208726 A1 DE 10208726A1
- Authority
- DE
- Germany
- Prior art keywords
- signal line
- module
- slot
- line set
- connection system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Signalverbindungssystem für die Verwendung mit einem oder mehreren Modulen, das eine Punkt-zu-Punkt-Signalisierung derart verwendet, dass eine maximale Nutzung der vorhanden Signalleitungen ermöglicht wird, wobei verschiedene Anzahlen von Speichermodulen unterstützt werden und alle einzelnen Sätze von Punkt-zu-Punkt-Signalleitungen genutzt werden können, auch wenn nicht alle der verfügbaren Speichersteckplätze besetzt sind.
Description
Die vorliegende Erfindung betrifft die Computerspeicher-
Technologie.
Fig. 1 zeigt ein Beispiel für ein Speichersystem 10 aus
dem Stand der Technik. In diesem Beispiel residiert das System
auf einem Computer-Mainboard bzw. einer Hauptplatine 12. Das
System umfasst eine Vielzahl von elektrischen Steckplätzen 13
für Speichermodule 14 (nur eines ist in der Zeichnung
gezeigt). Jedes Speichermodul umfasst eine Vielzahl von
Speicherelementen 16, die gewöhnlich als diskrete, integrierte
Schaltungen (ICs) gepackt sind. Die Speicherelemente 16 sind
gewöhnlich Lese-/Schreibspeicher, wie etwa RAMs, DRAMs, Flash,
SRAMs oder andere. Es können auch ROM-Elemente verwendet
werden. Alternativ hierzu können diskrete, integrierte
Schaltungen zu einer Zwischenstufe gepackt werden, bevor sie
zu dem Speichermodul verbunden werden.
Ein Speicher-Controller 18 ist auf dem Motherboard 12
vorgesehen. Der Speicher-Controller kommuniziert mit den
Speichermodulen 14 und den Speicherelementen 16 über die
elektrischen Steckplätze 13. Der Speicher-Controller 18 weist
auch eine Schnittstelle (nicht gezeigt) auf, die mit anderen
Komponenten auf dem Motherboard kommuniziert, damit diese
Komponenten aus und in den Speicher lesen und schreiben
können.
Die Kommunikationen zwischen dem Controller und den
Speichermodulen erfolgt über einen Satz von Signalleitungen
19, die typischerweise einen elektrischen Bus bilden, der sich
parallel von dem Controller zu jedem der Steckplätze und damit
zu den Modulen erstreckt. Ein derartiger Bus umfasst eine
Vielzahl von Datenleitungen, die Datenbits von Speicherwörtern
entsprechen. Wenn ein Bus sechzehn Datenleitungen hat,
erwartet das System Speichermodule, die sechzehn parallele
Datenbits erzeugen und annehmen.
Es können auch andere Signalleitungen vorhanden sein.
Diese zusätzlichen Signalleitungen können eine andere
Verbindungstopologie aufweisen als die Signalleitungen 19.
Das System funktioniert mit unterschiedlichen Anzahlen von
Speichermodulen und mit Modulen unterschiedlicher
Speicherkapazität. Weiterhin kann die spezifische
Konfiguration der Speicherelemente in jedem Modul variieren.
Ein derartiges System ist gewöhnlich für eine spezifische
Signalbreite entwickelt, d. h. für eine spezifische Anzahl von
Signalleitungen von dem Controller zu den Speichermodulen.
Fig. 2 zeigt ein alternatives Speichersystem 30 aus dem
Stand der Technik, das eine Punkt-zu-Punkt-
Speicherkommunikation anstelle einer Bus-
Kommunikationsstruktur verwendet. Das System von Fig. 2
umfasst ein Motherboard bzw. eine Hauptplatine 32 und eine
Vielzahl von Steckplätzen 33 (nur zwei Steckplätze sind
gezeigt). Jeder Steckplatz 33 kann ein Speichermodul 34
aufnehmen. Ein Speicher-Controller 38 überwacht und
kommuniziert mit den Speicher-Modulen.
Anstatt von Bus-Signalleitungen umfasst das System von
Fig. 2 einen unabhängigen Satz von Signalleitungen 36 für
jeden Steckplatz 33. Jeder Satz von Signalleitungen erstreckt
sich von dem Speicher-Controller 38 zu einem der Steckplätze.
Eine derartige Anordnung von Signalleitungen wird als
"Punkt-zu-Punkt"-Konfiguration bezeichnet und weist
insbesondere bei Hochgeschwindigkeitssystemen mehrere Vorteile
gegenüber der Busstruktur von Fig. 1 auf:
- - Signalsender und -empfänger können an den Enden der Übertragungsleitungen mit einer optimalen Konfiguration und Anschlussschaltung vorgesehen werden.
- - Es ist kein Treiber-Handoff erforderlich, was wiederum die Kompatibilitätsanforderungen für die Gerätetreiber senkt, die Effizienz verbessert und die Gerätesimulation, Kennzeichnung und Validation auf Systemebene vereinfacht.
- - Die Ausgleichsschaltung für die Voranhebung des Senders kann vereinfacht werden, weil eine Intersymbol-Interferenz nur für einen einzigen Empfangsknoten kompensiert werden muss.
- - In einigen Fällen sind Punkt-zu-Punkt-Verbindungen kürzer als Busverbindungen, was eine reduzierte Signaldämpfung, eine reduzierte Zeit, eine vereinfachte Verzögerungsabstimmung und weniger Impedanz-Kontinuitäten erlaubt.
- - In den Speicher-Controller kann auch eine Steuerungs- oder Kalibrierungsschaltung für den Takt aufgenommen werden, was Kostenreduktionen auf der Systemebene ermöglicht.
Fig. 1 ist eine schematische Darstellung eines
Busspeichersystems aus dem Stand der Technik.
Fig. 2 ist eine schematische Darstellung eines Punkt-zu-
Punkt-Speichersystems aus dem Stand der Technik.
Fig. 3 ist eine schematische Darstellung eines Punkt-zu-
Punkt-Speichersystems gemäß einer Ausführungsform der
Erfindung.
Fig. 4 ist eine schematische Darstellung des Punkt-zu-
Punkt-Speichersystems von Fig. 3, bei dem die Speichermodule
der deutlicheren Darstellung halber weggelassen sind.
Fig. 5-7 sind Querschnittansichten einer Ausführungsform
eines Punkt-zu-Punkt-Speichersystems gemäß der Erfindung.
Fig. 8 ist eine Querschnittansicht einer anderen
Ausführungsform eines Punkt-zu-Punkt-Speichersystems gemäß der
Erfindung.
Fig. 9-13 sind schematische Darstellungen einer weiteren
Ausführungsform eines Punkt-zu-Punkt-Speichersystems gemäß der
Erfindung.
Fig. 14 ist eine schematische Darstellung einer weiteren
Ausführungsform eines Punkt-zu-Punkt-Speichersystems gemäß der
Erfindung.
Fig. 15 und 16 sind schematische Darstellungen eines
Punkt-zu-Punkt-Speichersystems gemäß der Erfindung, wobei ein
einziger Steckplatz verwendet wird, um eine variierende Anzahl
von Speichermodulen aufzunehmen.
Fig. 17 ist eine schematische Darstellung eines
Speichermoduls, das programmiert werden kann, um eine
unterschiedliche Anzahl von Datenverbindungen zu verwenden.
Fig. 18 ist ein Blockdiagramm, das wesentliche Komponenten
des in Fig. 17 gezeigten Speichermoduls zeigt.
Fig. 19 ist ein Blockdiagramm, das eine Multiplex- und
Demultiplex-Logik zeigt, wie sie in dem Speichermodul von Fig.
17 verwendet wird.
Fig. 20 ist eine Tabelle, die Steuereingabezustände zeigt,
mit denen spezifische Datenbreiten in dem Speichermodul von
Fig. 17 erhalten werden.
Die folgende Beschreibung erläutert spezifische
Ausführungsformen der Speichersysteme und Komponenten, die in
den beigefügten Ansprüchen definierte Elemente umfassen. Es
werden gemäß den Vorgaben spezifische Ausführungsformen
beschrieben. Die Beschreibung schränkt den Erfindungsumfang
des vorliegenden Patentes jedoch nicht ein. Die beanspruchte
Erfindung kann auch auf andere Weise ausgeführt werden und
andere Elemente oder Kombinationen von Speicherelementen
umfassen, die den in diesem Dokument beschriebenen ähnlich
sind und anderen gegenwärtigen oder zukünftigen Technologien
entsprechen.
Fig. 3 und 4 stellen eine Ausführungsform eines
Signalverbindungssystems 40 für die Verwendung mit einem oder
mehreren Modulen dar. Dieses System verwendet eine Punkt-zu-
Punkt-Signalisierung derart, dass eine maximale Nutzung der
vorhandenen Signalleitungen ermöglicht wird, wobei
verschiedene Anzahlen von Speichermodulen unterstützt werden.
In einem derartigen System können alle einzelnen Sätze von
Punkt-zu-Punkt-Signalleitungen genutzt werden, auch wenn nicht
alle der verfügbaren Speichersteckplätze besetzt sind.
Wie in Fig. 3 gezeigt, umfasst das System 40 ein Computer-
Motherboard bzw. eine Hauptplatine 41, auf der ein Speicher-
Controller 42 und eine Vielzahl von elektrischen Steckplätzen
44 und 45 vorgesehen sind. Die Steckplätze sind
Speichersteckplätze, die installierbare/entfernbare
Speichermodule 46 und 47 aufnehmen können.
Die vorliegende Beschreibung nimmt auf ein Speichersystem
Bezug, wobei jedoch zu beachten ist, dass die verschiedenen
Ausführungsformen auch auf andere Typen von Systemen anwendbar
sind, die Daten zu und von installierbaren Modulen übertragen.
In einigen Ausführungsformen können die Steckplätze 44 und 45
andere Logikmodule als Speichermodule aufnehmen.
Jedes der Speichermodule 46 und 47 umfasst eine Modul-
Rückwandplatine 50 und eine Vielzahl von integrierten
Speicherschaltungen 52. Jedes Speichermodul umfasst eine erste
und eine gegenüberliegende, zweite Reihe von elektrischen
Kontakten entlang von gegenüberliegenden Oberflächen der
Hauptplatine. Nur eine Reihe von Kontakten 54 ist in Fig. 3
sichtbar. Für die Steckplätze 44 und 45 sind entsprechende
Reihen von Steckplatzkontakten (nicht in Fig. 3 gezeigt)
vorgesehen. Für die vorliegenden Erläuterungen werden die in
Fig. 3 links gezeigten Kontaktreihen willkürlich als die
"ersten" Kontaktreihen bezeichnet, während die rechts
gezeigten Kontaktreihen als "zweite" Kontaktreihen bezeichnet
werden. Entsprechend wird der links gezeigte Steckplatz 44 als
"erster" Steckplatz bezeichnet, während der rechte Steckplatz
45 als "zweiter" Steckplatz bezeichnet wird. Diese
Bezeichnungen dienen nur zur Unterstützung der Beschreibung
und sind in keinem Fall einschränkend zu verstehen.
Eine Vielzahl von Signalleitungen erstrecken sich zwischen
dem Speicher-Controller 42 und den Steckplätzen 44 und 45, um
eine elektrische Kommunikation zwischen den Speichermodulen 46
und 47 vorzusehen. Insbesondere sind eine Vielzahl von
Signalleitungssätzen vorgesehen, wobei sich jeder Satz zu
einem entsprechend anderen der Steckplätze 44 und 45
erstreckt. Ein erster Satz von Signalleitungen 60 erstreckt
sich zu dem ersten Steckplatz 44, und ein zweiter Satz von
Signalleitungen 61 erstreckt sich zu dem zweiten Steckplatz
45. Weiterhin weist das Motherboard 41 einen dritten Satz von
Signalleitungen 62 auf, der sich zwischen den zwei
Steckplätzen erstreckt.
In der gezeigten Ausführungsform umfassen die gezeigten
Signalleitungen Datenleitungen, d. h. sie kommunizieren Daten,
die von den Speichermodulen 46 und 47 gelesen werden oder die
in dieselben geschrieben werden. Es können auch andere
Signalleitungen, wie etwa Adress- und Steuerleitungen
vorgesehen sein, welche die Speichermodule über die
Steckplätze miteinander verbinden. Diese zusätzlichen
Signalleitungen können eine andere Verbindungstopologie
aufweisen, als für die Signalleitungen 60, 61 und 62 gezeigt
ist.
Die Führung der Signalleitungen ist in Fig. 4 deutlicher
zu sehen, in der die Speichermodule 46 und 47 der Deutlichkeit
halber nicht dargestellt sind. Die dargestellte, physikalische
Leitungsführung dient nur als konzeptuelle Hilfe - die
tatsächliche Führung ist wahrscheinlich direkter und erfolgt
über mehrere Schichten eines Leiterplattensubstrats.
Fig. 5 zeigt die Konfiguration der Signalleitungen im
größeren Detail. Diese Ansicht zeigt Querschnitte der
Steckplätze 44 und 45. Elektrische Leiter, Spuren und/oder
Kontakte sind in Fig. 5 symbolisch durch dicke, durchgezogene
oder gestrichelte Linien angegeben. Jeder der drei zuvor
beschriebenen Sätze von Signalleitungen wird durch einen
einzigen Leiter wiedergegeben, der mit dem Bezugszeichen des
Signalleitungssatzes, zu dem er gehört, gekennzeichnet ist. Es
ist zu beachten, dass die einzelnen Leitungen eines bestimmten
Satzes von Signalleitungen individuell in der gezeigten Weise
geführt werden.
Wie weiter oben genannt, weist jeder Steckplatz 44 und 45
eine erste und eine zweite gegenüberliegende Kontaktreihe auf.
Fig. 5 zeigt die einzelnen Kontakte 58 und 59, die jeweils den
beiden Kontaktreihen jedes Steckplatzes entsprechen. Dabei ist
wiederum zu beachten, dass diese auch die verbleibenden
Kontakte der entsprechenden Kontaktreihen wiedergeben.
Entsprechend zeigen die folgenden Figuren einzelne
Modulkontakte 54 und 55, die jeweils der ersten und zweiten
Reihe von Modulkontakten entsprechen.
Aus Fig. 5 wird deutlich, dass sich der erste Satz von
Signalleitungen 60 zu der ersten Kontaktreihe 58 des ersten
Steckers 44 erstreckt. Der zweite Satz von Signalleitungen 61
erstreckt sich zu der ersten Kontaktreihe 58 des zweiten
Steckers 45. Außerdem erstreckt sich der dritte Satz von
Signalleitungen 62 zwischen der zweiten Kontaktreihe 59 des
ersten Steckplatzes 44 und der zweiten Kontaktreihe 59 des
zweiten Steckplatzes 45. Der dritte Satz von Signalleitungen
62 wird durch eine gestrichelte Linie wiedergegeben, die
angibt, dass diese Leitungen nur in bestimmten Konfigurationen
verwendet werden. Insbesondere werden die Signalleitungen 62
nur verwendet, wenn ein kurzschließendes Modul in den
Steckplatz 44 oder 45 eingesetzt wird. Die Verwendung eines
kurzschließenden Moduls wird weiter unten ausführlicher
erläutert; sie hat zur Folge, dass beide Sätze von
Signalleitungen 60 und 61 für die Kommunikation über ein
einziges Speichermodul verbunden werden.
Das System kann auf zwei verschiedene Weisen konfiguriert
werden: eine erste Konfiguration umfasst ein einzelnes
Speichermodul in dem Steckplatz 44 und ein kurzschließendes
Modul in dem Steckplatz 45, und eine zweite Konfiguration
umfasst ein unterschiedliches Speichermodul in jedem der zwei
Steckplätze 44 und 45. Fig. 6 stellt die erste Konfiguration
dar, die ein Speichermodul 80 in dem ersten Steckplatz 44 und
ein kurzschließendes Modul 82 in dem zweiten Steckplatz 45
umfasst. Das kurzschließende Modul weist kurzschließende
Leiter 84, die gegenüberliegenden Paaren von
Steckplatzkontakten entsprechen, zwischen der ersten und der
zweiten Reihe des zweiten Steckplatzes auf. Das Einsetzen des
kurzschließenden Moduls 82 in den Steckplatz 45 verbindet den
zweiten Signalleitungssatz 61 mit der zweiten Kontaktreihe 58
des ersten Steckplatzes 44 über den dritten Signalleitungssatz
62. Bei dieser Konfiguration werden die zwei
Signalleitungssätze 60 und 61 gemeinsam verwendet, um eine
Kommunikation zwischen dem Speicher-Controller 42 und dem
einzigen Speichermodul 80 vorzusehen.
Eine einzige, integrierte Speicherschaltung 85 ist in dem
Speichermodul 80 gezeigt. Es sind zwei Sätze von Verbindungen
86 und 83 vorgesehen, die zwei Sätze von Kontaktstiften der
integrierten Speicherschaltung jeweils mit den Signalleitungen
60 und 62 verbinden. Die integrierte Speicherschaltung ist
derart konfiguriert, dass auf einige der gespeicherten
Informationen über die mit der Verbindung 86 verbundenen
Kontaktstifte zugegriffen wird, während auf den Rest der
gespeicherten Informationen über die mit der Verbindung 83
verbundenen Kontaktstifte zugegriffen wird. Die
Speicherzugriffsoperationen über diese zwei Sätze von
Kontaktstiften der integrierten Schaltung können gleichzeitig
durchgeführt werden. Auf der Speichereinheit 80 ist nur eine
einzige integrierte Speicherschaltung 85 gezeigt, wobei jedoch
auch zwei oder mehr integrierte Speicherschaltungen mit der
Speichereinheit verbunden werden können. In diesem Fall wird
jede integrierte Speicherschaltung mit einem distinkten
Teilsatz von Verbindungen 86 und mit einem distinkten Teilsatz
von Verbindungen 83 verbunden. Jede der Verbindungen 86 und 83
wird mit einem Kontaktstift von einer der integrierten
Speicherschaltungen auf der Speichereinheit 85 verbunden.
Fig. 7 stellt die zweite Konfiguration dar, in der ein
anderes Speichermodul in jedem der Steckplätze 44 und 45
installiert ist, wobei die beiden Signalleitungssätze 60 und
61 jeweils mit den beiden unterschiedlichen Speichermodulen
kommunizieren. Bei dieser Konfiguration wird der erste
Signalleitungssatz 60 für Kommunikationen mit einem ersten
Speichermodul 87 über die ersten Kontaktreihen 54 und 58
verwendet. Entsprechend kommuniziert der zweite
Signalleitungssatz 61 mit einem zweiten Speichermodul 88 über
die ersten Kontaktreihen 54 und 58. Die zweiten Kontaktreihen
55 und 59 werden in dieser Konfiguration ebenso wie der dritte
Signalleitungssatz 62 nicht verwendet.
In Fig. 7 weist jedes Speichermodul 87 und 88 zwei Sätze
von Verbindungen 86 und 83 auf, die zwei Sätze von
Kontaktstiften der integrierten Speicherschaltung 85 jeweils
mit den Signalleitungen 60 und 62 verbinden. Jede integrierte
Schaltung ist jedoch derart konfiguriert, dass auf alle
gespeicherten Informationen über die mit der Verbindung 86
verbundenen Kontaktstifte zugegriffen werden kann und dass auf
keine der gespeicherten Informationen über die mit der
Verbindung 83 verbundenen Kontaktstifte zugegriffen werden
kann.
Das Verbindungssystem gestattet es, dass die Steckplätze
44 und 45 einen einzigen Typ von Speichermodul aufnehmen, der
mit beiden Sätzen von Kontakten in dem Steckplatz verbunden
wird. Die Speichermodule 87 und 88 können in beide Steckplätze
eingesteckt werden, und die integrierten Speicherschaltungen
können auf die entsprechende Zugriffskonfiguration gesetzt
werden. Es ist möglich, die Anzahl und die Speicherdichte der
integrierten Speicherschaltungen in den Speichermodulen über
einen spezifizierten Bereich von Werten zu variieren.
In der beschriebenen Ausführungsform wird ein einziger Typ
von Speichermodul für beide Konfigurationen verwendet. Dieser
Typ von Speichermodul weist zwei Sätze von Speicherzellen auf
und kann in Übereinstimmung mit den zwei oben genannten
Konfigurationen konfiguriert werden. In einer ersten
Konfiguration, die nur ein einziges, derartiges Speichermodul
verwendet, ist das einzige Speichermodul derart konfiguriert,
dass auf ihren ersten Satz von Speicherzellen über die
Verbindungen 86 und auf ihren zweiten Satz von Speicherzellen
über die Verbindungen 83 zugegriffen wird. In einer zweiten
Konfiguration, in der jeweils eines dieser Speichermodule in
jedem der Steckplätze 44 und 45 aufgenommen wird, ist jedes
Speichermodul derart konfiguriert, dass auf beide Sätze von
Speicherzellen über die Verbindung 86 zugegriffen wird.
Die Konfigurierbarkeit der Speichermodule kann entweder
durch eine Logik in den Speicherelementen der Module als eine
Logik in jedem Modul gesondert zu den Speicherelementen
implementiert werden.
In dem ersten Fall weist jedes Speicherelement zwei Sätze
von Packungskontaktstiften auf, die jeweils zwei Sätzen von
Speicherelement-Speicherzellen entsprechen. Jedes Element
weist eine Multiplexlogik auf, welche die interne
Konfiguration des Speicherelements festlegt, um entweder a)
Information von dem ersten Satz von Speicherzellen über den
ersten Satz von Packungskontaktstiften zu übertragen und
Information von dem zweiten Satz von Speicherzellen über den
zweiten Satz von Packungskontaktstiften zu übertragen, oder
b) Information von dem ersten und dem zweiten Satz von
Speicherzellen über nur den ersten Satz von
Packungskontaktstiften zu übertragen und den zweiten Satz von
Packungskontaktstiften unbenutzt zu lassen. Der erste und der
zweite Satz von Packungskontaktstiften sind wiederum mit den
Modulverbindungen 86 und 83 verbunden.
In dem zweiten Fall, in dem die Konfigurationsfähigkeit
als zusätzliche Logik auf dem Modul implementiert ist, wird
eine ähnliche Multiplexlogik gesondert zu den Elementen auf
dem Modul implementiert.
Weitere Details zu der Konfigurierbarkeit des
Speichermoduls sind in den folgenden Abschnitten festgelegt.
Vorzugsweise können die Zugriffskonfigurationen der
Speichermodule durch den Speicher-Controller 42 gesteuert und
programmiert werden. Außerdem weist der Speicher-Controller
eine Logik auf, mit der festgestellt werden kann, in welchen
Steckplätzen Speichermodule installiert sind, damit deren
Konfigurationen entsprechend eingestellt werden können.
Dadurch wird wahrscheinlich der höchste Grad an Flexibilität
vorgesehen, so dass entweder ein oder zwei Speichermodule in
dem System verwendet werden können, ohne dass manuelle
Schritte für die Konfiguration erforderlich sind. Wenn ein
Modul verwendet wird, ist es derart konfiguriert, dass zwei
Signalleitungen für die bestmögliche Leistung verwendet
werden. Wenn zwei Speichermodule vorhanden sind, werden diese
konfiguriert, um einen Satz von Signalleitungen zu verwenden.
Die integrierte Speicherschaltung kann mittels
Steuerkontaktstifte für den richtigen Zugriffsmodus
konfiguriert werden. Diese Steuerkontaktstifte können Teil der
Signalleitungssätze 60 und 62 sein oder können Teil eines
anderen Satzes von Signalleitungen sein; sie können
ausschließlich für diese Konfigurationsfunktion vorgesehen
sein oder auch andere Funktionen erfüllen.
Alternativ hierzu kann die integrierte Speicherschaltung
konfiguriert werden, indem in ein internes Steuerregister ein
entsprechende Programmierungswert geladen wird. Weiterhin kann
die integrierte Speicherschaltung programmierbare Sicherungen
verwenden, um den Konfigurationsmodus anzugeben. Die
Konfigurationsfähigkeit der integrierten Speicherschaltung
kann auch beispielsweise durch die Verwendung von Jumpern auf
den Speichermodulen vorgesehen werden. Dabei ist zu beachten,
dass die Speicherkapazität eines Moduls unabhängig von seiner
Konfiguration gleich bleibt. Wenn jedoch über eine einzige
Signalleitung auf das Speichermodul zugegriffen wird, ist ein
größerer Speicheradressierungsbereich erforderlich, als wenn
über zwei Signalleitungssätze zugegriffen wird.
Wie beschrieben, kann jede integrierte Speicherschaltung
konfiguriert werden und umfasst Kontakte für beide Reihen von
Steckplatzkontakten. Es ist auch möglich, wenn auch weniger
vorteilhaft, zwei verschiedene Anordnungen von Speichermodulen
mit fester Konfiguration zu verwenden, die nur in einer oder
der andere Konfiguration verwendet werden können. Ein
derartiges System kann beispielsweise mit einem Typ von
Speichermodul verwendet werden, auf das nur über eines seiner
zwei Kontaktreihen zugegriffen werden kann. In dem Szenario,
in dem nur ein derartiges Modul verwendet wird, wird der
zweite Satz von Datenleitungen nicht genutzt. Alternativ
hierzu kann ein Speichermodul eine feste Konfiguration haben,
die beide Steckplatzkontaktreihen verwendet. In dem in Fig.
3-7 gezeigten System kann nur ein derartiges Modul gleichzeitig
voll genutzt werden.
Dabei ist weiterhin zu beachten, das die zwei in Fig. 6
und 7 gezeigten Konfigurationen auch mit einem
kurzschließenden Stecker anstelle eines kurzschließenden
Moduls implementiert werden können. Ein kurzschließende
Stecker schließt die gegenüberliegenden Kontakte kurz, wenn
kein Modul eingesteckt ist (dasselbe Ergebnis wird erreicht,
wenn in den Steckplatz 45 von Fig. 6 ein kurzschließendes
Modul eingesteckt wird). Ein kurzschließender Stecker mit
einem eingefügten Speichermodul ist funktionell identisch mit
dem Steckplatz 45 in Fig. 7. Wenn ein kurzschließender Stecker
verwendet wird, ist kein kurzschließendes Modul erforderlich.
Fig. 8 zeigt eine Variation dieses Speicher-Layouts, in
dem der Steckplatz 45 durch Schalter oder Transistoren
anstelle eines kurzschließenden Moduls umgangen wird. In
dieser Ausführungsform erstreckt sich der Signalleitungssatz
60 direkt zu der ersten Kontaktreihe 58 des Steckplatzes 44.
Der zweite Signalleitungssatz 61 dagegen erstreckt sich zu
zwei Schaltern 90 und 91. Diese Schalter, die vorzugsweise
MOSFET-Schalter sind, steuern, ob der zweite
Signalleitungssatz 61 mit der zweiten Kontaktreihe 59 des
Steckplatzes 44 oder mit einer der Kontaktreihen des
Steckplatzes 45 verbunden ist. Wenn der Schalter 90 aktiviert
ist, ist die zweite Signalleitung 61 mit dem Steckplatz 44
verbunden. Wenn der Schalter 91 aktiviert ist, ist die zweite
Signalleitung 61 mit dem Steckplatz 45 verbunden. Der mit der
Kontaktreihe 59 des Steckplatzes 45 von Fig. 8 verbundene
Signalleitungssatz wird in diesem Beispiel nicht verwendet.
Die folgenden Ausführungsformen können auch für die Verwendung
mit derartigen Schalter- oder Transistorumgehungen anstelle
von physikalisch kurzschließenden Modulen modifiziert werden.
Die oben beschriebenen Ausführungsformen verwenden nur
zwei Speicher-Steckplätze, wobei das allgemeine Schema für die
Signalleitungen jedoch für die Verwendung von n Steckplätzen
und Speichermodulen erweitert werden kann. Allgemein gesagt,
verwendet ein System wie dieses eine Vielzahl von
Signalleitungssätzen, die sich jeweils zu einem entsprechenden
Modul-Steckplatz erstrecken. Wenigstens einer dieser Sätze
kann konfiguriert oder umgangen werden, um sich zu einem
anderen Steckplatz als dem eigentlichen Steckplatz zu
erstrecken. Anders gesagt, sind 1 bis n Sätze von
Signalleitungen vorgesehen, die sich jeweils zu entsprechenden
Steckplätzen 1 bis n erstrecken. Die Sätze 1 bis n-1 der
Signalleitungen können konfiguriert werden, um sich jeweils zu
zusätzlichen Steckplätzen anstelle der eigentlichen
Steckplätze zu erstrecken.
Fig. 9-12 stellen diese Verallgemeinerung für eine
Situation dar, wo n = 4 ist. Diese Konfiguration umfasst
insbesondere einen Speicher-Controller 100 und vier Speicher-
Steckplätze 101, 102, 103 und 104. Weiterhin sind vier
Signalleitungssätze 111, 112, 113 und 114 gezeigt. Jeder
Signalleitungssatz ist als einzelne Leitung dargestellt und
wird durch eine gestrichelte Linie angegeben, wenn er sich
unter einem der Steckplätze erstreckt, ohne eine Verbindung zu
diesem herzustellen. Die tatsächlichen Verbindungen der
Signalleitungssätze zu den Steckplätzen sind als fette Punkte
angegeben. Eingesteckte Speichermodule sind als diagonal
schraffierte Rechtecke dargestellt, wobei fette Punkte die
Signalverbindungen angeben. Es ist zu beachten, dass jedes
eingesteckte Speichermodul mit bis zu vier
Signalleitungssätzen verbunden werden kann. Die Anzahl der
tatsächlich verbundenen Signalleitungssätze hängt von dem
Steckplatz ab, in den das Speichermodul eingesetzt ist. Die
Steckplätze sind identische Komponenten, erscheinen jedoch
wegen des Führungsmusters der vier Signalleitungssätze auf dem
Motherboard verschieden zu sein.
Allgemein erstreckt sich jeder Signalleitungssatz 111-114
jeweils zu einem entsprechenden Steckplatz 101-104. Weiterhin
können die Signalleitungssätze 112, 113 und 114 zu anderen als
den eigentlichen Steckplätzen verlängert werden: der
Signalleitungssatz 112 kann zu dem Steckplatz 101 verlängert
werden; der Signalleitungssatz 113 kann zu den beiden
Steckplätzen 101 und 102 verlängert werden, und der
Signalleitungssatz 114 kann zu dem Steckplatz 101 verlängert
werden.
Insbesondere erstreckt sich ein erster Signalleitungssatz
111 direkt zu einem ersten Speicher-Steckplatz 101, ohne mit
den anderen Steckplätzen verbunden zu sein. Er ist mit den
entsprechenden Kontakten der ersten Kontaktreihe des
Steckplatzes 101 verbunden. Ein zweiter Signalleitungssatz 112
erstreckt sich direkt zu einem zweiten Speicher-Steckplatz
102, wo er mit den entsprechenden Kontakten der ersten
Kontaktreihe verbunden ist. Die entsprechenden Kontakte der
zweiten Kontaktreihe sind mit entsprechenden Kontakten der
ersten Kontaktreihe des ersten Steckplatzes 101 verbunden, so
dass der zweite Signalleitungssatz den zweiten Steckplatz 102
umgehen kann, wenn ein kurzschließendes Modul in den
Steckplatz 102 eingesteckt ist.
Ein dritter Signalleitungssatz 113 erstreckt sich direkt
zu einem dritten Speicher-Steckplatz 103, wo er mit den
entsprechenden Kontakten der ersten Kontaktreihe verbunden
ist. Die entsprechenden Kontakte der zweiten Kontaktreihe sind
mit den entsprechenden Kontakten der ersten Kontaktreihe des
Steckplatzes 102 verbunden. Die entsprechenden Kontakte der
zweiten Kontaktreihe des Steckplatzes 102 sind mit den
entsprechenden Kontakten der ersten Kontaktreihe des
Steckplatzes 101 verbunden.
Ein vierter Signalleitungssatz 113 erstreckt sich direkt
zu einem vierten Speicher-Steckplatz 104, wo er mit den
entsprechenden Kontakten der ersten Kontaktreihe des
Steckplatzes 104 verbunden ist. Die entsprechenden Kontakte
der zweiten Kontaktreihe sind mit entsprechenden Kontakten der
ersten Kontaktreihe des ersten Steckplatzes 101 verbunden.
Diese Konfiguration unterstützt bei entsprechender
Verendung von kurzschließenden oder umgehenden Modulen
entweder ein, zwei, drei oder vier Speichermodule. Jedes
Speichermodul erlaubt den gleichzeitigen Zugriff über einen,
zwei oder vier der verfügbaren vier Signalleitungssätze. In
einer in Fig. 9 gezeigten ersten Konfiguration ist ein
einzelnes Speichermodul in den ersten Steckplatz 101
eingesteckt. Dieses Speichermodul ist derart konfiguriert,
dass es den gleichzeitigen Zugriff auf alle vier
Signalleitungssätze gestattet, die allen vier
Signalleitungssätzen 111-114 entsprechen. Die Steckplätze 102,
103 und 104 werden kurzgeschlossen, indem kurzschließende
Module wie gezeigt eingesteckt werden, so dass sich die
Signalleitungssätze 112, 113 und 114 zu dem Steckplatz 101
erstrecken.
In einer in Fig. 10 gezeigten, zweiten Konfiguration werden
die Steckplätze 103 und 104 kurzgeschlossen, indem
kurzschließende Module eingesteckt werden. Auf diese Weise
erstrecken sich die Signalleitungssätze 111 und 114 zu dem
Steckplatz 101, wobei das eingesteckte Speichermodul
konfiguriert ist, um gleichzeitige Zugriffe auf diese beiden
Signalleitungssätze zu gestatten. Die Signalleitungssätze 112
und 113 erstrecken sich zu dem Steckplatz 102, und das
eingesteckte Speichermodul ist dafür konfiguriert,
gleichzeitige Zugriffe auf diesen beiden Signalleitungssätzen
zu gestatten.
In einer dritten in Fig. 11 gezeigten Konfiguration wird
der Steckplatz 104 kurzgeschlossen, indem ein kurzschließendes
Modul eingesteckt wird, wobei Speichermodule in den
Steckplätzen 101, 102 und 103 vorgesehen sind. Die
Signalleitungssätze 111 und 114 erstrecken sich zu dem
Steckplatz 101, und das eingesteckte Speicher-Modul ist
konfiguriert, um gleichzeitige Zugriffe auf diesen zwei
Signalleitungssätzen zu gestatten. Der Signalleitungssatz 112
erstreckt sich zu dem Steckplatz 102, und das eingesteckte
Speichermodul ist konfiguriert, um Zugriffe auf diesem
Signalleitungssatz zu gestatten. Der Signalleitungssatz 113
erstreckt sich zu dem Steckplatz 103, und das eingesteckte
Speichermodul ist konfiguriert, um Zugriffe auf diesem
Signalleitungssatz zu gestatten.
Fig. 12 zeigt eine vierte Konfiguration mit einem
Speichermodul in jedem der vier verfügbaren Speicher-
Steckplätze. Jedes Modul ist verbunden, um einen
entsprechenden der vier Signalleitungssätze zu verwenden,
wobei keine kurzschließenden Module verwendet werden.
Fig. 13 zeigt, wie ein Verbindungssystem, wie das in Fig.
9-12 gezeigte, unter Verwendung der Verbindungen zwischen den
gegenüberliegenden Kontakten aus dem System mit zwei
Steckplätzen von Fig. 5 implementiert werden kann. Die Ansicht
von Fig. 13 sieht von oben auf die vier Steckplätze des
Verbindungssystems herunter (die Ansicht von Fig. 5 ist von
der Seite).
Das System von Fig. 13 umfasst vier Steckplätze 140, 141,
142 und 143. Jeder dieser Steckplätze weist zwei Paare von
gegenüberliegenden Kontaktsätzen auf: ein erstes Paar 146 und
ein zweites Paar 147. Das Paar 146 umfasst einen ersten Satz
von Kontakten 150 und einen zweiten, gegenüberliegenden Satz
von Kontakten 151. Das Paar 147 umfasst einen ersten Satz von
Kontakten 152 und einen zweiten, gegenüberliegenden Satz von
Kontakten 153.
Vier Signalleitungssätze 160, 161, 162 und 163 erstrecken
sich von dem Speicher-Controller (nicht gezeigt). Der erste
Signalleitungssatz 160 ist direkt mit dem Kontaktsatz 150 des
Steckplatzes 142 verbunden. Der zweite Signalleitungssatz 161
ist direkt mit dem Kontaktsatz 151 des Steckplatzes 143
verbunden. Ein weiterer Signalleitungssatz 164 erstreckt sich
zwischen dem Kontaktsatz 151 des Steckplatzes 142 und dem
Kontaktsatz 150 des Steckplatzes 143. Die Signalleitungssätze
160, 161 und 164 sind also auf eine Weise mit den Steckplätzen
142 und 143 verbunden, die dem System mit zwei Steckplätzen
von Fig. 5 entspricht.
Die verbleibenden Signalleitungssätze sind wie folgt
verbunden. Der Signalleitungssatz 162 erstreckt sich von dem
Speicher-Controller und ist mit dem Kontaktsatz 152 des
Steckplatzes 141 verbunden. Der Signalleitungssatz 163
erstreckt sich von dem Speicher-Controller und ist mit dem
Kontaktsatz 152 des Steckplatzes 140 verbunden. Ein
zusätzlicher Signalleitungssatz 165 erstreckt sich zwischen
dem Kontaktsatz 153 des Steckplatzes 140 und dem Kontaktsatz
153 des Steckplatzes 143. Ein Signalleitungssatz 166 erstreckt
sich zwischen dem Kontaktsatz 153 des Steckplatzes 141 und dem
Kontaktsatz 152 des Steckplatzes 142. Ein Signalleitungssatz
167 erstreckt sich zwischen dem Kontaktsatz 153 des
Steckplatzes 142 und dem Kontaktsatz 152 des Steckplatzes 143.
Speichermodule werden in den vier Steckplätzen
eingesteckt, wobei mit dem Steckplatz 143 begonnen wird und
dann mit den Steckplätzen 142, 141 und 140 fortgefahren wird.
Die kurzschließenden Module werden in die nicht genutzten
Steckplätze eingesteckt.
Dieses Verbindungssystem gestattet mehr Aufrüstungen als
das System mit zwei Steckplätzen von Fig. 5, wobei jedoch mehr
Verbindungen vorhanden sind. Wenn nur ein Speichermodul in dem
Steckplatz 143 eingesteckt ist, muss ein Satz von Signalen von
dem Signalleitungssatz 162 über die kurzgeschlossenen Kontakte
152 und 153 des Steckplatzes 141 und dann über die
kurzgeschlossenen Kontakte 152 und 153 des Steckplatzes 142
laufen, bevor es den Kontaktsatz 150 des Steckplatzes 143
erreicht.
Dieser ungünstigste Fall der Signalführung könnte
beseitigt werden, wenn das Modul im Steckplatz 142 nicht zwei
Signalleitungssätze ansteuern müsste. Dies ist jedoch wichtig,
wenn zwei Speichermodule (eines im Steckplatz 142 und das
andere im Steckplatz 143) eingesteckt werden und jeweils zwei
Signalleitungssätze in ausgeglichener Weise ansteuern. Wenn
die Speichermodule nicht ausgeglichen werden müssten, könnte
dieser ungünstigste Fall der Signalführung beseitigt werden,
indem der Signalleitungssatz 166 direkt mit dem Kontaktsatz
152 des Steckplatzes 143 (unter Umgehung des Steckplatzes 142)
verbunden wird, so dass kein Signal über mehr als ein
kurzschließendes Modul geführt werden muss.
Alternativ hierzu könnten, wie in Fig. 8 gezeigt, Schalter
anstelle von kurzschließenden Modulen verwendet werden.
Die vorstehend beschriebenen Beispiele können weiter
verallgemeinert werden, indem jede Steckplatzposition eine
Vielzahl von parallel angeordneten Steckplätzen umfasst. Fig.
14 zeigt eine parallele Konfiguration 120, in der die zuvor
beschriebenen vier Steckplätze verdoppelt und parallel
angeordnet sind. Die zwei Sätze von vier Steckplätzen werden
mittels eines Splitting-Elements 121 miteinander verbunden.
Das Splitting-Element kann ein passives Leistungs-Splitting-
Element (drei Widerstände pro Signal in einer Delta- oder Y-
Konfiguration) sein, das die Impedanzen in den drei Zweigen
jeder Signallinie aufeinander abstimmt. Alternativ hierzu kann
eine Form von bidirektionalem Puffer verwendet werden. Diese
Form der parallelen Erweiterung kann auch auf das
Verbindungssystem mit zwei Steckplätzen von Fig. 5 angewendet
werden. Andere Möglichkeiten zur Implementierung des
Splitting-Elements umfassen eine einfache Drahtverzweigung und
die Verwendung einer Art von Transistor-Schaltelement.
Die vorstehend beschriebenen Beispiele stellen das Konzept
der Verwendung einer Vielzahl von Signalleitungssätzen für
unterschiedliche Anzahlen von Speichermodulen dar. Die
beschriebenen Beispiele gehen von der Verwendung einer
unterschiedlichen Anzahl von Steckplätzen zur Aufnahme der
unterschiedlichen Anzahl von Speichermodulen aus, wobei jedoch
auch andere Beispiele möglich sind, in denen eine
unterschiedliche Anzahl von Speichermodulen zusammen mit einer
konstanten Anzahl von Steckplätzen verwendet werden kann.
Fig. 15 und 16 zeigen ein Beispiel, in dem ein einzelner
Steckplatz zusammen mit entweder einem oder zwei
Speichermodulen verwendet werden kann. Das Speichersystem von
Fig. 15 und 16 umfasst einen Speicher-Controller 200 und
wenigstens einen einzigen Steckplatz 202. Der Steckplatz weist
gegenüberliegende, lineare Reihen von Modulkontakten auf, die
sich zwischen den Außenenden erstrecken. Die Kontakte des
Steckplatzes 202 sind zu Gruppen zusammengefasst, die in Fig.
15 und 16 mit den Bezugszeichen 222, 223, 224, 225 und 226
angegeben werden.
Der Steckplatz 202 kann durch entsprechende separate und
kleinere Steckplätze - einen für jede der Kontaktgruppen -
oder eine andere Zwischenlösung ersetzt werden. Diese
alternativen Implementierungen der Steckplätze bieten
dieselben Vorteile, wie der in Fig. 15 und 16 gezeigte
Steckplatz 202.
Wenigstens zwei Sätze von Signalleitungen erstrecken sich
von dem Controller 200 zu dem Steckplatz 202: ein erster
Datensignalleitungssatz 204 und ein zweiter
Datensignalleitungssatz 205. Außerdem erstreckt sich ein
Steuersignalleitungssatz 206 zwischen dem Controller 200 und
dem Steckplatz 202.
Die Begriffe "Datensignalleitungen" und
"Steuersignalleitungen" werden hier verwendet, um zwei
unterschiedliche Klassen von Signalleitungen zu unterscheiden.
Die "Datensignalleitungen" sind kritischer, weil sie
gewöhnlich mit einer höheren Signalrate betrieben werden und
bidirektional sind. Die "Steuersignalleitungen" sind weniger
kritisch, weil sie gewöhnlich mit einer niedrigeren Signalrate
betrieben werden und unidirektional sind. Die tatsächlich
unter diesen beiden Klassen gruppierten Signale sind nicht auf
herkömmliche Daten- und Steuersignale beschränkt. Zum Beispiel
können Datensignale auch Schreibaktivierungssignale oder
Strobe-Signale umfassen, die gewöhnlich als Steuersignale und
nicht als Datensignale betrachtet werden. Weil sie jedoch mit
derselben Signalrate wie die Datensignale betrieben werden,
können sie der Klasse der "Datensignale" zugeordnet werden.
Der Steckplatz ist derart konfiguriert, dass er
Speichermodule aufnehmen kann, die zwei oder mehr
Verbindungsanschlüsse aufweisen. In dem Beispiel von Fig. 15
und 16 weist ein Speichermodul 210 drei Verbindungsanschlüsse
212, 213 und 214 auf. Die Verbindungsanschlüsse 212 und 214
sind in der Nähe der Außenenden des Speichermoduls vorgesehen,
und der Verbindungsanschluss 213 ist zwischen den Anschlüssen
212 und 214 angeordnet. Die Verbindungsanschlüsse werden durch
das Substrat des Speichermoduls gebildet und weisen Kontakte
an zwei gegenüberliegenden Oberflächen auf, die mit
entsprechenden Kontakten auf dem Steckplatz 202 verbunden
werden können.
Wie bereits genannt, werden die Kontakte des Steckplatzes
202 in fünf unterschiedliche Gruppen unterteilt. Drei dieser
Gruppen sind zentral in dem Steckplatz vorgesehen und
entsprechen drei zentralen Buchsen 222, 223 und 224, die
derart positioniert und dimensioniert sind, dass sie die
Verbindungsanschlüsse 212, 213 und 214 eines einzelnen
Speichermoduls 210 aufnehmen können. Die verbleibenden zwei
Kontaktgruppen entsprechen den zwei äußeren Buchsen 225 und
226, die neben und außerhalb der Buchsen 212 und 214
vorgesehen sind.
Der erste Signalleitungssatz 204 erstreckt sich zu den
Kontakten der Buchse 222, und der zweite Signalleitungssatz
205 erstreckt sich zu den Kontakten der Buchse 224. Der
Signalleitungssatz 206 erstreckt sich parallel zu den
Kontakten der Buchsen 223, 225 und 222. Die einzelnen Signale
des Signalleitungssatzes 206 werden in einer eins-zu-drei-
Weise aufgeteilt. Die Aufteilung des Signalleitungssatzes 206
kann durch Splitting-Elemente wie die in Verbindung mit Fig.
14 beschriebenen bewerkstelligt werden. Alternativ hierzu kann
der Controller 200 auch drei Kopien der Information auf dem
Signalleitungssatz 206 vorsehen.
Das System kann Speichermodule in zwei Konfigurationen
aufzunehmen. Fig. 15 zeigt eine erste Konfiguration, in der
beide der zwei Signalleitungssätze 204 und 205 gemeinsam mit
einem einzigen eingesteckten Speichermodul kommunizieren. Das
Speichermodul ist zentral in den Steckplatz 202 eingesteckt,
wobei die Anschlüsse 212, 213 und 214 jeweils in die Buchsen
222, 223 und 224 eingesteckt sind. In dieser Konfiguration
gestattet das Speichermodul den gleichzeitigen Zugriff auf die
beiden Signalleitungssätzen 204 und 205. Das Speichermodul 210
kommuniziert mit dem Controller 200 unter Verwendung von
beiden verfügbaren Sätzen von Signalleitungen 204 und 205.
Fig. 16 zeigt eine zweite Konfiguration, in der die zwei
Signalleitungssätze 204 und 205 jeweils mit unterschiedlichen
Speichermodulen kommunizieren. In dieser Konfiguration nimmt
der Steckplatz 202 zwei Speichermodule 230 und 231 auf. Zuerst
wird das Speichermodul 230 zu einem Ende des Steckplatzes 202
hin positioniert, wobei seine Anschlüsse 213 und 214 jeweils
in die Buchsen 221 und 222 gesteckt werden. Der Anschluss 212
des Speichermoduls 230 wird nicht verwendet, kann aber
optional mit einer äußersten Buchse verbunden werden, deren
Kontakte nicht genutzt werden.
Das zweite Speichermodul 231 ist zu dem anderen Ende des
Steckplatzes 202 hin positioniert, wobei seine Anschlüsse 212
und 213 jeweils mit den Buchsen 224 und 226 verbunden werden.
Der Anschluss 214 des Speichermoduls 231 wird nicht verwendet,
wobei er wiederum mit einer äußersten Buchse 235 verbunden
werden kann, deren Kontakte nicht genutzt werden.
Ähnlich wie bei den zuvor beschriebenen Ausführungsformen
verwendet diese Ausführungsform integrierte
Speicherschaltungen, auf die, je nachdem, wieviele Module
verwendet werden, über einen oder zwei Signalleitungssätze
zugegriffen werden kann. In der Konfiguration mit nur einem
einzigen Modul werden alle Signalleitungssätze verwendet, um
mit dem einzigen Modul zu kommunizieren. In der Konfiguration
mit zwei Modulen wird jeder Signalleitungssatz verwendet, um
auf ein anderes Speichermodul zuzugreifen.
Fig. 17 zeigt ein Beispiel für ein Speichermodul 300, das
in Verbindung mit dem oben beschriebenen System verwendet
werden kann. Das Speichermodul kann konfiguriert werden, um
seine Information unter Verwendung von verschiedenen Anzahlen
von Datenverbindungen zu übertragen. In dem beschriebenen
Beispiel sind vier Konfigurationen möglich. Bei der
Verwendung in dem oben beschriebenen Schaltungsaufbau ist
jedoch jedes Modul konfiguriert, um a) den gesamten Satz der
verfügbaren Datenverbindungen zu nutzen oder b) nur einen
beschränkten Teilsatz (in dem beschriebenen Beispiel: die
Hälfte) der Datenverbindungen zu nutzen.
In den folgenden Erläuterungen werden die alternativen
Konfigurationen der Module derart benannt, dass sie
unterschiedliche "Datenbreiten" aufweisen oder verwenden. Es
sollte jedoch beachtet werden, dass sich die Kapazitäten der
Speichermodule nicht mit den unterschiedlichen Datenbreiten
ändern, zumindest nicht in der beschriebenen Ausführungsform.
Vielmehr ist der volle Satz von Daten eines Moduls unabhängig
davon verfügbar, welcher Datenpfad verwendet wird. Bei
breiteren Datenpfaden wird auf verschiedene Teilsätze von
Speicherzellen über unterschiedliche Sätze von
Datenverbindungen zugegriffen. Bei schmaleren Datenbreiten
wird auf die verschiedenen Teilsätze der Speicherzellen über
einen gemeinsamen Satz von Datenverbindungen zugegriffen. Bei
derartigen, schmaleren Datenbreiten werden größere
Adressierungsbereiche für den Zugriff auf den vollständigen
Satz von Daten verwendet.
Das Speichermodul 300 umfasst einzelne Speicherelemente
337, die Datenbitsignale über die Kontakte 340 übertragen. In
der beschriebenen Ausführungsform sind die Speicherelemente
diskret gepackte DRAM-ICs, wobei die Speicherelemente jedoch
auch von einem beliebigen anderen Typ, wie unter anderem SRAM,
FRAM (Ferroelectric RAM), MRAM (Magnetoresistive oder Magnetic
RAM), Flash oder ROM, sein können.
Das Speichersystem 330 umfasst einen Zustandsspeicher 338,
der wiederholt programmiert bzw. geändert werden kann, um
unterschiedliche Datenbreiten anzugeben. Der programmierte
Zustand wird in den Speicherelementen 337 berücksichtigt,
welche die Breite ihres Gerätedatenpfades dementsprechend
setzen. In Fig. 17 ist eine einzelne Speicherkomponente 338
innerhalb jedes Speicherelements 337 vorgesehen. Der
Zustandsspeicher kann jedoch auch in einer Vielzahl von
unterschiedlichen physikalischen Lokationen vorgesehen sein.
Beispielsweise kann der Zustandsspeicher ein Register in einem
Speicher-Controller, einem System-Motherboard oder jedem Modul
334 sein.
Es können verschiedene Typen von Zustandsspeichern
verwendet werden. In der beschriebenen Ausführungsform weist
der Zustandsspeicher die Form eines Registers oder Latches für
die Breitenauswahl auf. Dieser Typ von Zustand kann einfach
mittels einer Software während des Systembetriebs geändert
werden, was einen hohen Grad von Flexibilität erlaubt und die
Konfigurationsoperationen für den Endbenutzer einsehbar macht.
Es können jedoch auch andere Typen von Zustandsspeichern, wie
etwa unter anderem manuelle Jumper- oder Schaltereinstellungen
oder Mechanismen zur Feststellung des Vorhandenseins und/oder
Typs eines Moduls verwendet werden. Die zuletzt genannten
Mechanismen können Pull-up- oder Pull-down-Widerstandsnetze
für einen bestimmten logischen Pegel (hoch oder niedrig)
verwenden, der seinen Zustand ändern kann, wenn ein Modul zu
dem System hinzugefügt oder aus demselben entfernt wird.
Es gibt viele verschiedene Möglichkeiten für die
Implementierung eines Breitenauswahlregisters. Gewöhnlich ist
ein Register als ein Zustandsspeicherelement definiert, das
eine Dateneingabe und eine oder mehrere Steuereingaben
empfängt. Die Steuereingaben bestimmen, wann der
Speicherknoten in dem Register die Dateneingabe abtastet.
Einige Zeit, nachdem das Register die Eingabedaten abgetastet
hat, erscheinen die Daten am Ausgang des Registers.
Unter Register ist hier entweder ein 1 Bit breites Register
oder ein mehrere Bits breites Register zu verstehen. Allgemein
ist die Anzahl der Bits in dem Breitenauswahlregister von der
Anzahl der möglichen Breiten abhängig, die durch das
Speicherelement unterstützt werden, wobei viele Möglichkeiten
zur Codierung dieser Information bestehen.
Fig. 18 stellt auf schematische Weise relevante
Komponenten des Speicherelements 337 für den Fall dar, dass
der Elementbreiten-Zustandsspeicher 338 in dem Speicherelement
337 enthalten ist.
Das Speicherelement 337 umfasst eine Steuerlogik 358, die
Anforderungs- und Adressinformationen decodiert,
Speicherübertragungen zwischen der Speicher-Array und den
Datenanschlüssen 356 und optional andere Aufgaben durchführt.
Zu den anderen derartigen Aufgaben kann die Handhabung oder
Steuerung von Registerzugriffen, Aktualisierungsoperationen,
Kalibrierungsoperationen, Energieverwaltungsoperationen oder
anderen Funktionen gehören.
Das Speicherelement 337 umfasst auch einen
Zustandsspeicher 338, der in dieser Ausführungsform zwei
programmierbare Speicherzellen, Latches oder andere
Mechanismen zum Speichern von Zustandsinformation umfasst. In
den zwei Zellen werden zwei Bits gespeichert. Die zwei Bits
können durch unterschiedliche Kombinationen der Bitwerte vier
unterschiedliche Werte wiedergeben (z. B. 00 = x1, 01 = x2, 10 = x4,
11 = x8). Die unterschiedlichen, gespeicherten Werte entsprechen
verschiedenen, gespeicherten Elementbreiten. Für diese
Ausführungsform ist das Zustandsregister 338 in der
Elementsteuerlogik 358 implementiert, wobei es jedoch auch an
einer anderen Stelle im Element 337 implementiert sein könnte.
Der Zustandsregister 338 kann während des Betriebs des
Speicherelements wiederholt programmiert und geändert werden,
um verschiedene Datenpfadbreiten anzugeben. Das Ändern des
Wertes oder der Werte des Zustandsregisters ändert die
Datenpfadbreite des Speicherelements, auch nachdem das
Speicherelement für eine bestimmte Breite verwendet wurde.
Allgemein muss das Element nicht heruntergefahren oder
zurückgesetzt werden, wenn zwischen verschiedenen
Datenpfadbreiten gewechselt wird, wobei dies jedoch aufgrund
von anderen Faktoren erforderlich sein kann.
Das Zustandsregister in diesem Beispiel kann durch einen
Speicher-Controller (nicht gezeigt) über eine Anforderungs-
/Befehlsschnittstelle programmiert werden. Viele Typen von
Speicher verwenden eine Anforderungs-/Befehlsschnittstelle, um
Lese- oder Schreibzyklen auszugeben, eine
Geräteinitialisierung durchzuführen, im Steuerregister zu
lesen oder zu schreiben oder andere Befehle, wie etwa Array-
Auffrischungs-, E/A-Kalibrierungs- oder
Energieverwaltungsbefehle auszugeben. Für die Ausführungsform
von Fig. 18 wird ein spezieller Registerprogrammierungsbefehl
über die Anforderungs-/Befehlsschnittstelle ausgegeben, um die
gewünschte Breite des Datenpfades festzulegen. Andere
Ausführungsformen können dedizierte Signale oder Kontaktstifte
verwenden, um diese Information zu dem Speicherelement zu
kommunizieren.
Das Speicherelement 337 umfasst weiterhin eine Array von
Speicherzellen, die kollektiv als Speicherarray 359 bezeichnet
werden. Die Speicherarray speichert oder ruft
Dateninformationen ab, die mit einer bestimmten Adresse
assoziiert sind, die als Teil eines Schreib- oder Lesebefehls
vorgesehen wird. Das Speicherelement 337 weist eine maximale
Datenpfadbreite auf, die der Anzahl der Datenkontaktstifte der
Speicherelementpackung entspricht. Die Speicherarray 359 weist
eine maximale Arrayzugriffsbreite auf, die als die größte
Anzahl von Bits definiert ist, auf die in einer einzigen
Arrayübertragungsoperation zugegriffen werden kann. Unter
Verwendung der hier beschriebenen Techniken kann das
Speicherelement 337 programmiert werden, um mit anderen
Datenpfadbreiten und Arrayzugriffsbreiten als diesen
Maximalwerten betrieben zu werden.
In der Ausführungsform von Fig. 3A ist ein
Serialisierungsverhältnis wie folgt definiert:
RS = WA : WDP,
wobei:
RS = Serialisierungsverhältnis
WA = Programmierte Arrayzugriffsbreite
WDP = Programmierte Elementdatenpfadbreite
WA = Programmierte Arrayzugriffsbreite
WDP = Programmierte Elementdatenpfadbreite
Wenn beispielsweise die Arrayzugriffsbreite WA 128 Bit
beträgt und die Datenpfadbreite WDP 16 Bit beträgt, ist das
Serialisierungsverhältnis 8 : 1. Für die beschriebene
Ausführungsform bleibt das Serialisierungsverhältnis für alle
programmierten Datenpfadbreiten konstant, so dass die
programmierte Arrayzugriffsbreite proportional mit der
programmierten Datenpfadbreite zunimmt. In anderen
Ausführungsformen kann das Serialisierungsverhältnis
variieren, wenn die programmierte Datenpfadbreite variiert.
Weiterhin ist in der Ausführungsform von Fig. 18 die
Speicherarray 359 in eine Anzahl von Unterabschnitten 350
unterteilt. Die Speicherarray 359 ist über die Arrayzugriffs-
Datenleitung 362 mit einem Führungsdatenpfad 354 verbunden.
Wenn die Datenpfadbreite und die Arrayzugriffsbreite wie oben
definiert auf ihre maximalen Werte gesetzt werden, wird auf
eine Anzahl der Array-Teilabschnitte 350 parallel zugegriffen.
Wenn die programmierte Arrayzugriffsbreite von ihrem maximalen
Wert reduziert wird, werden einige der Arrayzugriffs-
Datenleitungen nicht für die Zieltransaktion genutzt.
Es gibt viele verschiedene Möglichkeiten, um den Satz der
aktiven Arrayzugriffs-Datenleitungen 362 für eine bestimmte
Zieltransaktion einzustellen. Allgemein wird ein
Verschachtelungsschema gewählt, so dass unabhängig von der
programmierten Arrayzugriffsbreite auf die vollständige
Speicherarray 359 zugegriffen werden kann. Die Zugriffe werden
allgemein auf der Basis der Adresse der Zieltransaktion
verschachtelt. Die Verschachtelung der Arrayzugriffs-
Datenleitungen kann entweder über eine feine (Bitleitung) oder
grobe (Array-Teilabschnitt) Verschachtelung oder über eine
Kombination aus diesen beiden erreicht werden. Es sind jedoch
auch andere Verschachtelungsschemata möglich.
Das Speicherelement weist eine Anzahl von Datenanschlüssen
356 auf, die hier allgemein als Elementdatenanschlüsse
bezeichnet werden. Diese Anschlüsse sind gewöhnlich
Packungskontaktstifte oder Kontakte, die wiederum über die
Modulleiterplatte mit den Anschlüssen 340 des Moduls 300
verbunden sind (Fig. 17). Die Elementdatenanschlüsse sind
gewöhnlich über Bonddrähte oder Lötkontakthügel (Flip-Chip)
zwischen dem Packungssubstrat und dem Chip mit dem Element
verbunden.
Das Speicherelement 337 umfasst auch eine
Führungsdecodier-/Steuerlogik 353 und einen Führungsdatenpfad
54. Die Führungsdecodier-/Steuerlogik 353 steuert, wie Daten
zwischen den Elementdatenanschlüssen 356 und der Speicherarray
359 geführt werden, während der Führungsdatenpfad 354 das
tatsächliche Führen der Daten durchführt. Eine ausführlichere
Beschreibung der Funktion der Führungsdecodier-/Steuerlogik
353 wird weiter unten gegeben.
Der Führungsdatenpfad 354 bietet eine Flexibilität bei der
Führung der Daten zwischen den Elementdatenanschlüssen 356 und
der Speicherarray 359. Der Führungsdatenpfad 354 kann optional
Serialisierungs- und Deserialisierungsfunktionen in
Abhängigkeit von dem oben definierten, gewünschten
Serialisierungsverhältnis durchführen. Wenn die
Arrayzugriffsbreite von ihrem Maximalwert reduziert wird, wird
die Arrayzugriffskörnung (gemessen in Datenmengen)
entsprechend reduziert und wird allgemein ein
Zugriffsverschachtelungsschema verwendet, um sicherzustellen,
dass auf alle Speicherpositionen in der Speicherarray 359
zugegriffen werden kann. Die Arrayzugriffs-Datenleitungen 362
werden in mehrere Zielteilsätze unterteilt. Die Adresse der
Transaktion bestimmt, welcher Zielteilsatz der Datenleitungen
für den Datenübertragungsteil der Transaktion verwendet wird.
Wenn die Elementdaten-Pfadbreite variiert, variiert das
Verschachtelungs- und Führungsschema für den Datenpfad
entsprechend.
Die Führungsdecodier-/Steuerlogik 353 empfängt eine
Breitenauswahlinformation 351 auf der Basis der gewünschten
Elementdatenpfadbreite. Die Quelle der
Breitenauswahlinformation 351 variiert in Abhängigkeit davon,
ob ein interner oder externer (in Bezug auf das Element)
Zustandsspeicher verwendet wird. Wenn das Zustandsregister
extern zu dem Speicherelement vorgesehen ist, wird die
Breitenauswahlinformation 351 über elektrische Signale zu dem
Speicherelement kommuniziert, die über Modul- und/oder
Speicherelementanschlüsse fortgepflanzt werden. Diese
elektrischen Signale werden dann durch die
Speicherelementpackung und die Eingabeschaltung zu der
Führungsdecodier-/Steuerlogik 353 gegeben. Wenn das
Speicherregister 338 in dem Speicherelement 300 vorgesehen
ist, wird die Breitenauswahlinformation 351 gewöhnlich über
eine Metallverdrahtung direkt zu der Führungsdecodier-
/Steuerlogik 353 gegeben.
Die Führungsdecodier-/Steuerlogik 353 empfängt die
Breitenauswahlinformation 351 und die Adressinformation 352
und decodiert diese, um die entsprechende Führung für die
Daten zwischen den Elementdatenanschlüssen 356 und den
Speicherarray-Teilabschnitten 350 über den Führungsdatenpfad
354 zu bestimmen. Die Führungssteuerleitungen 355 ermöglichen
den richtigen Pfad durch den Führungsdatenpfad 354. Für die
beschriebene Ausführungsform wird der Führungsdatenpfad mit
mehreren Datenpfadscheiben 360 implementiert, die regelmäßig
wiederholt werden, um der Anzahl der Elementdatenanschlüsse
356 des Elements zu entsprechen.
Fig. 19 zeigt eine spezifische Implementierung eines
Multiplexers/Demultiplexers, der den Führungsdatenpfad 354
bilden kann. Für diese Ausführungsform ist das
Serialisierungsverhältnis 1 : 1. Größere
Serialisierungsverhältnisse als 1 : 1 sind möglich, wenn
Seriell-zu-Parallel- (Schreiben) und Parallel-zu-Seriell-
Umwandlungsschaltungen (Lesen) hinzugefügt werden. In diesem
Beispiel sind vier Speicherarray-Teilabschnitte 350
vorgesehen, die eine Verbindung zu jeder Datenpfadscheibe 360
aufweisen, wobei jede Scheibe vier Paare aus Lese- und
Schreibdatenbits unterstützt.
Allgemein enthält der Führungsdatenpfad 354 eine
Multiplexlogik und eine Demultiplexlogik. Die Multiplexlogik
wird während Leseoperationen verwendet, und die
Demultiplexlogik wird während Schreiboperationen verwendet.
Die Multiplexlogik und die Demultiplexlogik für jede
Datenpfadscheibe ist dafür ausgebildet, die Führung von einem
zwei oder vier Elementdatenanschlüssen 356 zu den vier
Speicherarray-Teilabschnitten 350 zu gestatten, die mit einer
bestimmten Datenpfadscheibe verbunden sind.
In der ein Bit breiten Konfiguration kann der
Elementdatenanschluss 0 zu/von einem der vier
Speicherarrayabschnitte 350 geführt werden. In der zwei Bit
breiten Konfiguration können die Elementdatenanschlüsse 0 und
1 jeweils zu/von dem Speicherarray-Teilabschnitt 0 und 1 oder
2 und 3 geführt werden. In der vier Bit breiten Konfiguration
führen die Elementdatenanschlüsse 0, 1, 2 und 3 direkt zu/von
jeweils den Speicherarray-Teilabschnitten 0, 1, 2 und 3.
Es können mehrfache Datenpfadscheiben 360 verwendet
werden, um Elemente mit mehr als vier Elementdatenanschlüssen
356 vorzusehen. Zum Beispiel kann ein Element mit 16
Elementdatenanschlüssen 356 vier derartige Datenpfadscheiben
verwenden, wobei drei unterschiedliche, programmierbare Breiten
unterstützt werden: nämlich die Breiten von 16, 8 oder 4 Bits.
Die bevorzugte Ausführungsform von Fig. 19 zeigt die
Verwendung von zwei derartigen Datenpfadscheiben.
In Fig. 19 sind die vier Array-Teilabschnitte 350 gezeigt,
die mit einer der Datenpfadscheiben 360 assoziiert sind. Jeder
Teilabschnitt umfasst einen Eingabe-Latch 370 und einen
Ausgabe-Latch 372. Der Führungsdatenpfad umfasst auch einen
Eingabe-Latch 374 und einen Ausgabe-Latch 376 für jeden
Elementdatenanschluss. Der Führungsdatenpfad umfasst weiterhin
fünf Multiplexer 380, 381. Die Multiplexer 380 sind
Multiplexer mit zwei Eingängen, die durch eine einzige
Steuereingabe gesteuert werden. Der Multiplexer 381 ist ein
Multiplexer mit vier Eingängen, der durch zwei Steuereingaben
gesteuert wird.
Die Führungslogik von Fig. 19 ist konfiguriert, um zwei
Schreibsteuersignale WA und WB und zwei Lesesteuersignale RA
und RB zu verwenden. Diese Signale steuern die Multiplexer 380,
381. Sie basieren auf der gewählten Datenpfadbreite und den
Bits der angeforderten Speicheradresse oder Übertragungsphase
(siehe die weiter unten beschriebene Fig. 20). Die
Führungsdecodier- und Steuerlogik 353 (Fig. 18) erzeugt diese
Signale in Reaktion auf die programmierte Datenbreite, wobei
es sich um eine Lese- oder Schreiboperation handeln kann,
sowie die entsprechende Adressierungsinformation 352.
Fig. 20 zeigt die Steuerwerte, die für die
Datenpfadscheibenbreiten eins, zwei und vier verwendet werden.
Fig. 20 gibt auch an, welcher der Elementdatenanschlüsse 356
für die jeweilige Datenbreite zu verenden ist.
Wenn eine Breite von eins während einer Leseoperation
ausgewählt wird, gestattet die Schaltung, dass Daten von einem
der vier assoziierten Speicherarray-Teilabschnitte an dem
Elementdatenanschluss 0 präsentiert wird. Die Steuereingaben RA
und RB bestimmen, welches der Datenbitsignale zu einem
bestimmten Zeitpunkt präsentiert wird. RA und RB werden (bei
dieser Datenbreite) gleich den niedrigstwertigen zwei Bits (A1,
A0) der Speicheradresse gesetzt, die der aktuellen
Leseoperation entspricht.
Wenn eine Breite von eins während einer Schreiboperation
gewählt wird, nimmt die Schaltung das Datenbitsignal von dem
Elementdatenanschluss 0 an und führt es gleichzeitig zu allen
vier Speicherarray-Teilabschnitten. Die Steuereingaben WA und
WB werden beide auf einen logischen Wert von eins gesetzt, um
diese Führung vorzusehen. Andere Steuerschaltungen 358 (Fig.
18) steuern, welcher der Eingangs-Latches 370 des Array-
Teilabschnitts währen einer einzelnen Schreiboperation aktiv
ist, so dass jedes Datenbitsignal in dem richtigen Array-
Teilabschnitt zwischengespeichert wird. Nur einer der Latches,
der den Speicherarray-Teilabschnitten entspricht, wird während
eines bestimmten Speicherzyklus betrieben.
Wenn eine Breite von zwei während einer Leseoperation
gewählt wird, gestattet die Schaltung, dass zwei beliebige von
den mit den Speicherarray-Teilabschnitten assoziierten vier
Datenbitsignalen an den Elementdatenanschlüssen 0 und 1
anliegen. Um dieses Ergebnis zu erhalten, wird RA auf 0 gesetzt,
und es wird RB gleich dem niedrigeren Bit (A0) der Speicheradresse
gesetzt, die der aktuellen Leseoperation entspricht. RB
bestimmt, welches der zwei Paare von Datenbitsignalen (0 und 1
oder 2 und 3) während einer bestimmten Leseoperation an den
Elementdatenanschlüssen 0 und 1 angelegt werden.
Wenn eine Breite von zwei während einer Schreiboperation
gewählt wird, nimmt die Schaltung die Datenbitsignale von den
Elementdatenanschlüssen 0 und 1 an und führt sie entweder zu
den Array-Teilabschnitten 0 und 1 oder zu den Array-
Teilabschnitten 2 und 3. WA und WB werden jeweils auf 0 und 1
gesetzt, um dieses Ergebnis zu erhalten. Andere
Steuerschaltungen 358 (Fig. 18) steuern, welches Paar der
Eingangs-Latches 370 des Array-Teilabschnitts während einer
einzelnen Schreiboperation aktiv sind, so dass jedes Paar von
Datenbitsignalen in dem richtigen Paar von Array-
Teilabschnitten zwischengespeichert wird.
Wenn eine Breite von vier gewählt wird, indem alle
Steuereingaben (RA, RB, WA und WB) auf 0 gesetzt werden, werden
die Lese- und Schreibsignale direkt zwischen den Array-
Teilabschnitten und den entsprechenden Elementdatenanschlüssen
geführt.
Die Schaltung von Fig. 19 ist nur ein Beispiel aus vielen
möglichen Konfigurationen. Mit einer höheren Logik- und
Schaltungskomplexität kann ein aufwendigeres Schema des
Koordinatentyps vorgesehen werden, das alle einzelnen
Datenbitsignale zu einem beliebigen Array-Teilabschnitt oder
zu einem beliebigen Elementdatenanschluss führen kann.
Außerdem ist zu beachten, dass es viele verschiedene
Alternativen für die Anzahl und Breite der Array-
Teilabschnitte, die Anzahl der Elementdatenanschlüsse pro
Element, die Serialisierungsverhältnisse und die Breite der
Datenpfadscheiben gibt.
Die vorstehend beschriebenen Ausführungsformen bieten eine
größere Flexibilität für Punkt-zu-Punkt-Speichersysteme.
Insbesondere unterstützen die Systeme eine Vielzahl von
Speicher-Steckplätzen, wobei in vielen Fällen die
größtmögliche Signalbreite in Anbetracht der verfügbaren
Anzahl von Signalleitungen verwendet wird. Zum Beispiel wird
in einem vollständig besetzten System eine jeweils eigene
Leitung für jedes Speichermodul verwendet. Wenn weniger
Speichermodule vorgesehen sind, nutzen die Zugriffe mehr als
einen Signalleitungssatz für einige der Speichermodule, um die
ganze verfügbare Anzahl von Signalleitungssätzen zu nutzen.
Es wurden in Erfüllung der Vorgaben zahlreiche Details von
spezifischen Implementierungen und Ausführungsformen
beschrieben, die jedoch die vorliegende Erfindung keineswegs
einschränken. Die durch die beigefügten Ansprüche definierte
Erfindung ist also keineswegs auf die hier beschriebenen,
spezifischen Details beschränkt. Die Erfindung umfasst
vielmehr alle Ausführungen oder Modifikationen, die in dem
durch die Ansprüche definierten Erfindungsumfang enthalten
sind, wobei diese gemäß dem Äquivalenzgrundsatz zu
interpretieren sind.
18
Speicher-Controller
Stand der Technik
Stand der Technik
38
Speicher-Controller
Stand der Technik
Stand der Technik
42
Speicher-Controller
42
Speicher-Controller
104
kurzgeschlossen
103
kurzgeschlossen
102
kurzgeschlossen
101
besetzt
104
kurzgeschlossen
103
kurzgeschlossen
102
besetzt
101
besetzt
104
kurzgeschlossen
103
besetzt
102
besetzt
101
besetzt
104
besetzt
103
besetzt
102
besetzt
101
besetzt
212
Daten
213
Steuer
214
Daten
221
Steuer
222
Daten
212
Daten
213
Steuer
358
Anforderungsdecodier- und Array-Zugriffssteuerung
337
Speicher-Array
362
Führungsdatenpfad
360
Datenpfadscheibe
356
Elementdatenanschlüsse
350
Array-Teilabschnitt
356
Elementdatenanschlüsse
a Breite
b Schreiben
c Lesen
d Anschlüsse
b Schreiben
c Lesen
d Anschlüsse
Claims (63)
1. Signalverbindungssystem für die Verwendung mit einem oder
mehreren Modulen, wobei das Signalverbindungssystem umfasst:
einen ersten und einen zweiten Steckplatz, die für die Aufnahme von entsprechenden Modulen konfiguriert sind;
einen ersten und einen zweiten Signalleitungssatz, die in wenigstens zwei Konfigurationen verwendet werden können:
in einer ersten Konfiguration, in welcher der erste und der zweite Signalleitungssatz mit dem ersten Steckplatz verbunden sind, um mit einem ersten Modul zu kommunizieren, das in dem ersten Steckplatz aufgenommen werden kann;
in einer zweiten Konfiguration, in welcher:
der erste Signalleitungssatz mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren, und
der zweite Signalleitungssatz mit dem zweiten Steckplatz verbunden ist, um mit dem zweiten Modul zu kommunizieren, das durch den zweiten Steckplatz aufgenommen werden kann.
einen ersten und einen zweiten Steckplatz, die für die Aufnahme von entsprechenden Modulen konfiguriert sind;
einen ersten und einen zweiten Signalleitungssatz, die in wenigstens zwei Konfigurationen verwendet werden können:
in einer ersten Konfiguration, in welcher der erste und der zweite Signalleitungssatz mit dem ersten Steckplatz verbunden sind, um mit einem ersten Modul zu kommunizieren, das in dem ersten Steckplatz aufgenommen werden kann;
in einer zweiten Konfiguration, in welcher:
der erste Signalleitungssatz mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren, und
der zweite Signalleitungssatz mit dem zweiten Steckplatz verbunden ist, um mit dem zweiten Modul zu kommunizieren, das durch den zweiten Steckplatz aufgenommen werden kann.
2. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Signalleitungssatz über den dritten Signalleitungssatz in der ersten Konfiguration mit dem ersten Steckplatz verbunden ist.
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Signalleitungssatz über den dritten Signalleitungssatz in der ersten Konfiguration mit dem ersten Steckplatz verbunden ist.
3. Signalverbindungssystem nach Anspruch 1, dadurch
gekennzeichnet, dass der zweite Signalleitungssatz geschaltet
werden kann, um mit entweder dem ersten Steckplatz oder dem
zweiten Steckplatz verbunden zu werden.
4. Signalverbindungssystem nach Anspruch 1, dadurch
gekennzeichnet, dass die Steckplätze konfiguriert sind, um
Speichermodule mit einem oder mehreren Speicherelementen
aufzunehmen.
5. Signalverbindungssystem nach Anspruch 1, dadurch
gekennzeichnet, dass die Steckplätze konfiguriert sind, um
Logikmodule mit einem oder mehreren Logikelementen
aufzunehmen.
6. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Steckplatz konfiguriert ist, um den zweiten Signalleitungssatz über den dritten Signalleitungssatz mit dem ersten Steckplatz zu verbinden, wenn kein Modul in den zweiten Steckplatz eingesteckt ist.
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Steckplatz konfiguriert ist, um den zweiten Signalleitungssatz über den dritten Signalleitungssatz mit dem ersten Steckplatz zu verbinden, wenn kein Modul in den zweiten Steckplatz eingesteckt ist.
7. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Steckplatz konfiguriert ist, um ein kurzschließendes Modul in der zweiten Konfiguration aufzunehmen, um den zweiten Signalleitungssatz mit dem dritten Signalleitungssatz zu verbinden.
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Steckplatz konfiguriert ist, um ein kurzschließendes Modul in der zweiten Konfiguration aufzunehmen, um den zweiten Signalleitungssatz mit dem dritten Signalleitungssatz zu verbinden.
8. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein erstes Modul, das in den ersten Steckplatz eingesteckt ist,
einen ersten und einen zweiten Satz von Speicherzellen in dem ersten Modul,
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Signalleitungssatz in der ersten Konfiguration über den dritten Signalleitungssatz mit dem ersten Steckplatz verbunden ist,
wobei in der ersten Konfiguration das erste Modul Information aus dem ersten Satz von Speicherzellen über den ersten Signalleitungssatz überträgt und Information aus dem zweiten Satz von Speicherzellen über den zweiten Signalleitungssatz überträgt, und
wobei in der zweiten Konfiguration das erste Modul Information aus dem ersten und dem zweiten Satz von Speicherzellen über den ersten Signalleitungssatz überträgt.
ein erstes Modul, das in den ersten Steckplatz eingesteckt ist,
einen ersten und einen zweiten Satz von Speicherzellen in dem ersten Modul,
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
wobei der zweite Signalleitungssatz in der ersten Konfiguration über den dritten Signalleitungssatz mit dem ersten Steckplatz verbunden ist,
wobei in der ersten Konfiguration das erste Modul Information aus dem ersten Satz von Speicherzellen über den ersten Signalleitungssatz überträgt und Information aus dem zweiten Satz von Speicherzellen über den zweiten Signalleitungssatz überträgt, und
wobei in der zweiten Konfiguration das erste Modul Information aus dem ersten und dem zweiten Satz von Speicherzellen über den ersten Signalleitungssatz überträgt.
9. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein erstes Modul, das in den ersten Steckplatz gesteckt ist,
wenigstens ein Speicherelement in dem ersten Modul,
wobei das Speicherelement einen ersten und einen zweiten Satz von Speicherzellen aufweist,
wobei das Speicherelement konfiguriert werden kann, um:
a) Information aus dem ersten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen und Information aus dem zweiten Satz von Speicherzellen über den zweiten Signalleitungssatz zu übertragen oder
b) Information aus dem ersten und dem zweiten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen.
ein erstes Modul, das in den ersten Steckplatz gesteckt ist,
wenigstens ein Speicherelement in dem ersten Modul,
wobei das Speicherelement einen ersten und einen zweiten Satz von Speicherzellen aufweist,
wobei das Speicherelement konfiguriert werden kann, um:
a) Information aus dem ersten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen und Information aus dem zweiten Satz von Speicherzellen über den zweiten Signalleitungssatz zu übertragen oder
b) Information aus dem ersten und dem zweiten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen.
10. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein erstes Modul, das in den ersten Steckplatz gesteckt ist,
wobei das erste Modul einen ersten und einen zweiten Satz von Speicherzellen umfasst,
wobei das erste Modul konfiguriert werden kann, um:
a) Information aus dem ersten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen und Information aus dem zweiten Satz von Speicherzellen über den zweiten Signalleitungssatz zu übertragen oder
b) Information aus dem ersten und zweiten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen.
ein erstes Modul, das in den ersten Steckplatz gesteckt ist,
wobei das erste Modul einen ersten und einen zweiten Satz von Speicherzellen umfasst,
wobei das erste Modul konfiguriert werden kann, um:
a) Information aus dem ersten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen und Information aus dem zweiten Satz von Speicherzellen über den zweiten Signalleitungssatz zu übertragen oder
b) Information aus dem ersten und zweiten Satz von Speicherzellen über den ersten Signalleitungssatz zu übertragen.
11. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
eine Logik, die in Reaktion darauf, ob das zweite Modul in den zweiten Steckplatz eingesteckt ist oder nicht, das erste Modul konfiguriert, um Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz zu übertragen.
eine Logik, die in Reaktion darauf, ob das zweite Modul in den zweiten Steckplatz eingesteckt ist oder nicht, das erste Modul konfiguriert, um Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz zu übertragen.
12. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und zweiten Signalleitungssatz mit dem ersten und zweiten Modul kommuniziert.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und zweiten Signalleitungssatz mit dem ersten und zweiten Modul kommuniziert.
13. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert,
wobei der Speicher-Controller eine Logik umfasst, die in Reaktion darauf, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist, das erste Modul konfiguriert, um Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz zu kommunizieren.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert,
wobei der Speicher-Controller eine Logik umfasst, die in Reaktion darauf, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist, das erste Modul konfiguriert, um Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz zu kommunizieren.
14. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul alternativ konfiguriert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu kommunizieren.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul alternativ konfiguriert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu kommunizieren.
15. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein Modul das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul in Reaktion auf ein oder mehrere über den ersten Steckplatz empfangene Signale
a) Information über den ersten und zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
ein Modul das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul in Reaktion auf ein oder mehrere über den ersten Steckplatz empfangene Signale
a) Information über den ersten und zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
16. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
17. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement eine oder mehrere Sicherungen umfasst, um das Speicherelement zu programmieren, so dass es:
a) Information über den ersten und den zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement eine oder mehrere Sicherungen umfasst, um das Speicherelement zu programmieren, so dass es:
a) Information über den ersten und den zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
18. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement ein oder mehrere Register umfasst, die das Speicherelement programmieren, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement ein oder mehrere Register umfasst, die das Speicherelement programmieren, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
19. Signalverbindungssystem nach Anspruch 1, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement in Reaktion auf ein oder mehrere empfangene Signale
a) Information über den ersten und den zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement in Reaktion auf ein oder mehrere empfangene Signale
a) Information über den ersten und den zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
20. Signalverbindungssystem für die Verwendung mit einem oder
mehreren Modulen, wobei das Signalverbindungssystem umfasst:
einen ersten und einen zweiten Steckplatz,
einen ersten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren, das in dem ersten Steckplatz eingesteckt werden kann,
einen zweiten Signalleitungssatz, der mit dem zweiten Steckplatz verbunden ist,
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist,
wobei der zweite und der dritte Signalleitungssatz in wenigstens zwei Konfigurationen verwendet werden können:
in einer ersten Konfiguration, in welcher der zweite Signalleitungssatz über den dritten Signalleitungssatz mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
in einer zweiten Konfiguration, in welcher der zweite Signalleitungssatz mit einem zweiten Modul kommuniziert, das in dem zweiten Steckplatz eingesteckt werden kann.
einen ersten und einen zweiten Steckplatz,
einen ersten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren, das in dem ersten Steckplatz eingesteckt werden kann,
einen zweiten Signalleitungssatz, der mit dem zweiten Steckplatz verbunden ist,
einen dritten Signalleitungssatz, der mit dem ersten Steckplatz verbunden ist,
wobei der zweite und der dritte Signalleitungssatz in wenigstens zwei Konfigurationen verwendet werden können:
in einer ersten Konfiguration, in welcher der zweite Signalleitungssatz über den dritten Signalleitungssatz mit dem ersten Steckplatz verbunden ist, um mit dem ersten Modul zu kommunizieren,
in einer zweiten Konfiguration, in welcher der zweite Signalleitungssatz mit einem zweiten Modul kommuniziert, das in dem zweiten Steckplatz eingesteckt werden kann.
21. Signalverbindungssystem nach Anspruch 20, dadurch
gekennzeichnet, dass die Steckplätze konfiguriert sind, um
Speichermodule mit einem oder mehreren Speicherelementen
aufzunehmen.
22. Signalverbindungssystem nach Anspruch 20, dadurch
gekennzeichnet, dass die Steckplätze konfiguriert sind, um
Logikmodule mit einem oder mehreren Logikelementen
aufzunehmen.
23. Signalverbindungssystem nach Anspruch 20, dadurch
gekennzeichnet, dass der zweite Steckplatz konfiguriert ist,
um den zweiten Signalleitungssatz mit dem dritten
Signalleitungssatz zu verbinden, wenn kein Modul in dem
zweiten Steckplatz eingesteckt ist.
24. Signalverbindungssystem nach Anspruch 20, dadurch
gekennzeichnet, dass in der zweiten Konfiguration in den
zweiten Steckplatz ein kurzschließendes Modul eingesteckt
wird, um den zweiten Signalleitungssatz mit dem dritten
Signalleitungssatz zu verbinden.
25. Signalverbindungssystem nach Anspruch 20, dadurch
gekennzeichnet, dass
das erste Modul in der ersten Konfiguration Information über den ersten und den dritten Signalleitungssatz überträgt, und
das erste Modul in der zweiten Konfiguration Information nur über den ersten Signalleitungssatz überträgt.
das erste Modul in der ersten Konfiguration Information über den ersten und den dritten Signalleitungssatz überträgt, und
das erste Modul in der zweiten Konfiguration Information nur über den ersten Signalleitungssatz überträgt.
26. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
eine Logik, die darauf reagiert, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist oder nicht, um das erste Modul für die Übertragung von Information über den ersten und den dritten Signalleitungssatz oder nur den ersten Signalleitungssatz zu konfigurieren.
eine Logik, die darauf reagiert, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist oder nicht, um das erste Modul für die Übertragung von Information über den ersten und den dritten Signalleitungssatz oder nur den ersten Signalleitungssatz zu konfigurieren.
27. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
28. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert,
wobei der Speicher-Controller eine Logik umfasst, die darauf reagiert, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist oder nicht, um das erste Modul für die Übertragung von Information über den ersten und den dritten Signalleitungssatz oder nur den ersten Signalleitungssatz zu konfigurieren.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert,
wobei der Speicher-Controller eine Logik umfasst, die darauf reagiert, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist oder nicht, um das erste Modul für die Übertragung von Information über den ersten und den dritten Signalleitungssatz oder nur den ersten Signalleitungssatz zu konfigurieren.
29. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul alternativ konfiguriert werden kann, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul alternativ konfiguriert werden kann, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
30. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul auf ein oder mehrere über den ersten Steckplatz empfangende Signale reagiert, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul auf ein oder mehrere über den ersten Steckplatz empfangende Signale reagiert, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) nur über den ersten Signalleitungssatz zu übertragen.
31. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
32. Signalverbindungssystem nach Anspruch 20, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement auf eines oder mehrere empfangene Signale reagiert, um:
a) Information über den ersten und dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement auf eines oder mehrere empfangene Signale reagiert, um:
a) Information über den ersten und dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
33. Signalverbindungssystem für die Verwendung von einem oder
mehreren Modulen, dadurch gekennzeichnet, dass das
Signalverbindungssystem umfasst:
einen ersten und einen zweiten Steckplatz, die konfiguriert sind, um entsprechend ein erstes und ein zweites Modul aufzunehmen,
einen ersten Signalleitungssatz, der mit dem ersten Steckplatz für eine Kommunikation mit dem ersten Modul verbunden ist, das in dem ersten Steckplatz eingesteckt werden kann,
einen zweiten Signalleitungssatz, der schaltbar mit dem ersten Steckplatz für eine Kommunikation mit dem ersten Modul oder mit dem zweiten Steckplatz für eine Kommunikation mit dem zweiten Modul verbunden ist, das in den zweiten Steckplatz eingesteckt werden kann.
einen ersten und einen zweiten Steckplatz, die konfiguriert sind, um entsprechend ein erstes und ein zweites Modul aufzunehmen,
einen ersten Signalleitungssatz, der mit dem ersten Steckplatz für eine Kommunikation mit dem ersten Modul verbunden ist, das in dem ersten Steckplatz eingesteckt werden kann,
einen zweiten Signalleitungssatz, der schaltbar mit dem ersten Steckplatz für eine Kommunikation mit dem ersten Modul oder mit dem zweiten Steckplatz für eine Kommunikation mit dem zweiten Modul verbunden ist, das in den zweiten Steckplatz eingesteckt werden kann.
34. Signalverbindungssystem nach Anspruch 33, dadurch
gekennzeichnet, dass die Steckplätze konfiguriert sind, um
Speichermodule aufzunehmen, die ein oder mehrere
Speicherelemente umfassen.
35. Signalverbindungssystem nach Anspruch 33, dadurch
gekennzeichnet, dass die Steckplätze konfiguriert sind, um
Logikmodule aufzunehmen, die ein oder mehrere Logikelemente
umfassen.
36. Signalverbindungssystem nach Anspruch 33, dadurch
gekennzeichnet, dass:
das erste Modul in der ersten Konfiguration Information über den ersten und den zweiten Signalleitungssatz überträgt, und
das erste Modul in der zweiten Konfiguration Information nur über den ersten Signalleitungssatz überträgt.
das erste Modul in der ersten Konfiguration Information über den ersten und den zweiten Signalleitungssatz überträgt, und
das erste Modul in der zweiten Konfiguration Information nur über den ersten Signalleitungssatz überträgt.
37. Signalverbindungssystem nach Anspruch 33, weiterhin
gekennzeichnet durch:
eine Logik, die in Reaktion darauf, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist, das erste Modul für eine Übertragung von Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz konfiguriert.
eine Logik, die in Reaktion darauf, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist, das erste Modul für eine Übertragung von Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz konfiguriert.
38. Signalverbindungssatz nach Anspruch 33, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
39. Signalverbindungssystem nach Anspruch 33, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert,
wobei der Speicher-Controller eine Logik umfasst, die in Reaktion darauf, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist, das erste Modul für eine Übertragung von Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz konfiguriert.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert,
wobei der Speicher-Controller eine Logik umfasst, die in Reaktion darauf, ob das zweite Modul in dem zweiten Steckplatz eingesteckt ist, das erste Modul für eine Übertragung von Information entweder über den ersten und den zweiten Signalleitungssatz oder nur über den ersten Signalleitungssatz konfiguriert.
40. Signalverbindungssystem nach Anspruch 33, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul alternativ konfiguriert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu kommunizieren oder
b) Information nur über den ersten Signalleitungssatz zu kommunizieren.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul alternativ konfiguriert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu kommunizieren oder
b) Information nur über den ersten Signalleitungssatz zu kommunizieren.
41. Signalverbindungssystem nach Anspruch 33, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul auf ein oder mehrere über den ersten Steckplatz empfangene Signale reagiert, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information über nur den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das eingesteckte Modul auf ein oder mehrere über den ersten Steckplatz empfangene Signale reagiert, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information über nur den ersten Signalleitungssatz zu übertragen.
42. Signalverbindungssystem nach Anspruch 33, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
43. Signalverbindungssystem nach Anspruch 33, weiterhin
gekennzeichnet durch:
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement auf ein oder mehrere Signale reagiert, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein Modul, das in dem ersten Steckplatz eingesteckt ist,
wobei das Modul ein Speicherelement umfasst,
wobei das Speicherelement auf ein oder mehrere Signale reagiert, um:
a) Information über den ersten und den dritten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
44. Datenverbindungssystem für die Verwendung mit einem oder
mehreren Modulen, wobei das Datenverbindungssystem umfasst:
einen oder mehrere Steckplätze, die wenigstens eine erste, zweite, dritte und vierte Kontaktgruppe bilden,
einen ersten Signalleitungssatz, der mit der zweiten Kontaktgruppe verbunden ist,
einen zweiten Signalleitungssatz, der mit der dritten Kontaktgruppe verbunden ist,
wobei der eine oder die mehreren Steckplätze konfiguriert sind, um Module in wenigstens zwei Konfiguration aufzunehmen:
in einer ersten Konfiguration, in der ein einziges eingestecktes Modul mit der ersten und der dritten Kontaktgruppe verbunden ist, und
in einer zweiten Konfiguration, in der ein erstes eingestecktes Modul mit der ersten und der zweiten Kontaktgruppe verbunden ist und ein zweites eingestecktes Modul mit der dritten und vierten Kontaktgruppe verbunden ist.
einen oder mehrere Steckplätze, die wenigstens eine erste, zweite, dritte und vierte Kontaktgruppe bilden,
einen ersten Signalleitungssatz, der mit der zweiten Kontaktgruppe verbunden ist,
einen zweiten Signalleitungssatz, der mit der dritten Kontaktgruppe verbunden ist,
wobei der eine oder die mehreren Steckplätze konfiguriert sind, um Module in wenigstens zwei Konfiguration aufzunehmen:
in einer ersten Konfiguration, in der ein einziges eingestecktes Modul mit der ersten und der dritten Kontaktgruppe verbunden ist, und
in einer zweiten Konfiguration, in der ein erstes eingestecktes Modul mit der ersten und der zweiten Kontaktgruppe verbunden ist und ein zweites eingestecktes Modul mit der dritten und vierten Kontaktgruppe verbunden ist.
45. Signalverbindungssystem nach Anspruch 44, dadurch
gekennzeichnet, dass die zweite und die dritte Kontaktgruppe
zwischen der ersten und der vierten Kontaktgruppe angeordnet
sind.
46. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
einen dritten Signalleitungssatz, der mit der ersten und der vierten Kontaktgruppe verbunden ist.
einen dritten Signalleitungssatz, der mit der ersten und der vierten Kontaktgruppe verbunden ist.
47. Signalverbindungssystem nach Anspruch 44, dadurch
gekennzeichnet, dass der eine oder die mehreren Steckplätze
konfiguriert sind, um Speichermodule aufzunehmen, die ein oder
mehrere Speicherelemente umfassen.
48. Signalverarbeitungssystem nach Anspruch 44, dadurch
gekennzeichnet, dass der eine oder die mehreren Steckplätze
konfiguriert sind, um Logikmodule aufzunehmen, die ein oder
mehrere Logikelemente umfassen.
49. Signalverbindungssystem nach Anspruch 44, dadurch
gekennzeichnet dass:
das einzige eingesteckte Modul in der ersten Konfiguration Information über den ersten und den zweiten Signalleitungssatz überträgt und
das erste Modul in der zweiten Konfiguration Information nur über den ersten Signalleitungssatz überträgt.
das einzige eingesteckte Modul in der ersten Konfiguration Information über den ersten und den zweiten Signalleitungssatz überträgt und
das erste Modul in der zweiten Konfiguration Information nur über den ersten Signalleitungssatz überträgt.
50. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem einzigen eingesteckten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
einen Speicher-Controller, der in der ersten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem einzigen eingesteckten Modul kommuniziert und in der zweiten Konfiguration über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
51. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
einen Speicher-Controller, der darauf reagiert, ob ein oder zwei Module eingesteckt sind, indem er über den ersten und den zweiten Signalleitungssatz mit dem einzigen eingesteckten Modul kommuniziert oder über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
einen Speicher-Controller, der darauf reagiert, ob ein oder zwei Module eingesteckt sind, indem er über den ersten und den zweiten Signalleitungssatz mit dem einzigen eingesteckten Modul kommuniziert oder über den ersten und den zweiten Signalleitungssatz mit dem ersten und dem zweiten Modul kommuniziert.
52. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
ein eingestecktes Modul, das alternativ konfiguriert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein eingestecktes Modul, das alternativ konfiguriert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
53. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
ein eingestecktes Modul, das auf ein oder mehrere Signale reagiert, die über den einen oder die mehreren Steckplätze empfangen werden, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein eingestecktes Modul, das auf ein oder mehrere Signale reagiert, die über den einen oder die mehreren Steckplätze empfangen werden, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
54. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
ein eingestecktes Modul, das ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
ein eingestecktes Modul, das ein Speicherelement umfasst,
wobei das Speicherelement programmiert werden kann, um:
a) Information über den ersten und den zweiten Signalleitungssatz zu übertragen oder
b) Information nur über den ersten Signalleitungssatz zu übertragen.
55. Signalverbindungssystem nach Anspruch 44, weiterhin
gekennzeichnet durch:
ein eingestecktes Modul, das ein Speicherelement umfasst:
wobei das Speicherelement auf ein oder mehrere Signale reagiert, indem es:
a) Information über den ersten und den zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
ein eingestecktes Modul, das ein Speicherelement umfasst:
wobei das Speicherelement auf ein oder mehrere Signale reagiert, indem es:
a) Information über den ersten und den zweiten Signalleitungssatz überträgt oder
b) Information nur über den ersten Signalleitungssatz überträgt.
56. Signalverbindungssystem für die Verwendung mit einem oder
mehreren Speichermodulen, dadurch gekennzeichnet, dass das
Signalverbindungssystem umfasst:
einen oder mehrere Steckplätze, die konfiguriert sind, um ein oder mehrere Speichermodule aufzunehmen,
wobei sich wenigstens zwei Signalleitungen zu einem oder mehreren Steckplätzen für die elektrische Kommunikation mit dem einen oder den mehreren eingesteckten Speichermodulen erstrecken,
wobei die Signalleitungssätze alternativ konfiguriert werden können, um:
a) gemeinsam mit einem einzigen eingesteckten Speichermodul zu kommunizieren oder
b) jeweils mit verschiedenen eingesteckten Speichermodulen zu kommunizieren.
einen oder mehrere Steckplätze, die konfiguriert sind, um ein oder mehrere Speichermodule aufzunehmen,
wobei sich wenigstens zwei Signalleitungen zu einem oder mehreren Steckplätzen für die elektrische Kommunikation mit dem einen oder den mehreren eingesteckten Speichermodulen erstrecken,
wobei die Signalleitungssätze alternativ konfiguriert werden können, um:
a) gemeinsam mit einem einzigen eingesteckten Speichermodul zu kommunizieren oder
b) jeweils mit verschiedenen eingesteckten Speichermodulen zu kommunizieren.
57. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass jeder Steckplatz konfiguriert ist, um ein
einziges Speichermodul aufzunehmen.
58. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass wenigstens ein bestimmter der Steckplätze
konfiguriert ist, um entweder das einzelne eingesteckte
Speichermodul oder die verschiedenen eingesteckten
Speichermodule aufzunehmen.
59. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass sich jeder Signalleitungssatz zu einem
anderen der Steckplätze erstreckt.
60. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass sich jeder Signalleitungssatz zu
demselben Steckplatz erstreckt.
61. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass:
die Steckplätze einen ersten und einen zweiten Steckplatz umfassen,
sich ein erster Signalleitungssatz zu dem ersten Steckplatz erstreckt,
sich ein zweiter Signalleitungssatz zu dem zweiten Steckplatz erstreckt,
sich ein dritter Signalleitungssatz zwischen dem ersten und dem zweiten Steckplatz erstreckt.
die Steckplätze einen ersten und einen zweiten Steckplatz umfassen,
sich ein erster Signalleitungssatz zu dem ersten Steckplatz erstreckt,
sich ein zweiter Signalleitungssatz zu dem zweiten Steckplatz erstreckt,
sich ein dritter Signalleitungssatz zwischen dem ersten und dem zweiten Steckplatz erstreckt.
62. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass:
die Steckplätze einen ersten und einen zweiten Steckplatz umfassen,
sich ein erster Signalleitungssatz zu dem ersten Steckplatz erstreckt,
sich ein zweiter Signalleitungssatz zu dem zweiten Steckplatz erstreckt,
wobei der zweite Steckplatz kurzgeschlossen werden kann, um den zweiten Signalleitungssatz mit dem ersten Steckplatz zu verbinden.
die Steckplätze einen ersten und einen zweiten Steckplatz umfassen,
sich ein erster Signalleitungssatz zu dem ersten Steckplatz erstreckt,
sich ein zweiter Signalleitungssatz zu dem zweiten Steckplatz erstreckt,
wobei der zweite Steckplatz kurzgeschlossen werden kann, um den zweiten Signalleitungssatz mit dem ersten Steckplatz zu verbinden.
63. Signalverbindungssystem nach Anspruch 56, dadurch
gekennzeichnet, dass:
die Steckplätze einen ersten und einen zweiten Steckplatz umfassen,
sich ein erster Signalleitungssatz zu dem ersten Steckplatz erstreckt,
ein zweiter Signalleitungssatz geschaltet werden kann, um sich entweder zu dem ersten Steckplatz oder zu dem zweiten Steckplatz zu erstrecken.
die Steckplätze einen ersten und einen zweiten Steckplatz umfassen,
sich ein erster Signalleitungssatz zu dem ersten Steckplatz erstreckt,
ein zweiter Signalleitungssatz geschaltet werden kann, um sich entweder zu dem ersten Steckplatz oder zu dem zweiten Steckplatz zu erstrecken.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE20221422U DE20221422U1 (de) | 2001-02-28 | 2002-02-28 | Ein Signalverbindungssystem für Computerspeicher |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/797,099 | 2001-02-28 | ||
US09/797,099 US7610447B2 (en) | 2001-02-28 | 2001-02-28 | Upgradable memory system with reconfigurable interconnect |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10208726A1 true DE10208726A1 (de) | 2002-09-05 |
DE10208726B4 DE10208726B4 (de) | 2010-04-08 |
Family
ID=25169903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10208726A Expired - Fee Related DE10208726B4 (de) | 2001-02-28 | 2002-02-28 | Signalverarbeitungssystem für die Verwendung mit einem oder mehreren Modulen |
Country Status (5)
Country | Link |
---|---|
US (3) | US7610447B2 (de) |
DE (1) | DE10208726B4 (de) |
FR (1) | FR2824157B1 (de) |
GB (1) | GB2374693B (de) |
IT (1) | ITMI20020393A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1535162A1 (de) * | 2002-06-26 | 2005-06-01 | Rambus, Inc. | Speicherbaustein, der eine dynamisch konfigurierbare kernorganisation unterstützt |
EP1890294A2 (de) * | 2004-01-28 | 2008-02-20 | Rambus, Inc. | Pufferspeichermodul mit konfigurierbarer Schnittstellenbreite |
US7685364B2 (en) | 2005-09-26 | 2010-03-23 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404660B1 (en) * | 1999-12-23 | 2002-06-11 | Rambus, Inc. | Semiconductor package with a controlled impedance bus and method of forming same |
US7610447B2 (en) * | 2001-02-28 | 2009-10-27 | Rambus Inc. | Upgradable memory system with reconfigurable interconnect |
JP4451733B2 (ja) * | 2004-06-30 | 2010-04-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7414312B2 (en) * | 2005-05-24 | 2008-08-19 | Kingston Technology Corp. | Memory-module board layout for use with memory chips of different data widths |
US7282790B2 (en) * | 2005-06-06 | 2007-10-16 | International Business Machines Corporation | Planar array contact memory cards |
US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US20080151591A1 (en) * | 2006-12-21 | 2008-06-26 | Intel Corporation | Memory system with a configurable number of read data bits |
KR100897601B1 (ko) * | 2006-12-29 | 2009-05-14 | 삼성전자주식회사 | 시스템의 오작동 방지를 위한 비휘발성 메모리 모듈 및이를 구비한 시스템 |
EP3200189B1 (de) | 2007-04-12 | 2021-06-02 | Rambus Inc. | Speichersystem mit punkt-zu-punkt-anforderungsverbindung |
US8131903B2 (en) * | 2007-04-30 | 2012-03-06 | Hewlett-Packard Development Company, L.P. | Multi-channel memory connection system and method |
US8332680B2 (en) * | 2007-08-13 | 2012-12-11 | Rambus Inc. | Methods and systems for operating memory in two modes |
WO2009029335A1 (en) * | 2007-08-28 | 2009-03-05 | Rambus Inc. | Detachable interconnect for configurable width memory system |
US8868873B2 (en) * | 2007-09-27 | 2014-10-21 | Rambus Inc. | Reconfigurable memory system data strobes |
JP5696301B2 (ja) * | 2007-09-28 | 2015-04-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | アドレス線配線構造及びこれを有するプリント配線基板 |
CN101868788B (zh) * | 2007-11-19 | 2012-12-26 | 拉姆伯斯公司 | 基于周转事件的调度 |
WO2009137157A1 (en) * | 2008-03-31 | 2009-11-12 | Rambus Inc. | Independent threading of memory devices disposed on memory modules |
TWI439843B (zh) * | 2008-04-23 | 2014-06-01 | Ibm | 基於安置之踏板而自動選擇儲存配置之印刷電路組件 |
WO2010083073A2 (en) * | 2009-01-13 | 2010-07-22 | Rambus Inc. | Protocol including timing calibration between memory request and data transfer |
WO2011081691A2 (en) * | 2009-12-14 | 2011-07-07 | Rambus Inc. | Expandable asymmetric-channel memory system |
US9465756B2 (en) * | 2009-12-23 | 2016-10-11 | Violin Memory Inc. | Configurable interconnection system |
USD637192S1 (en) | 2010-10-18 | 2011-05-03 | Apple Inc. | Electronic device |
US20120198179A1 (en) | 2011-02-02 | 2012-08-02 | Ware Frederick A | Area-efficient, width-adjustable signaling interface |
US9025409B2 (en) | 2011-08-05 | 2015-05-05 | Rambus Inc. | Memory buffers and modules supporting dynamic point-to-point connections |
US9128662B2 (en) * | 2011-12-23 | 2015-09-08 | Novachips Canada Inc. | Solid state drive memory system |
US9275699B2 (en) | 2012-08-17 | 2016-03-01 | Rambus Inc. | Memory with alternative command interfaces |
USD709894S1 (en) * | 2012-09-22 | 2014-07-29 | Apple Inc. | Electronic device |
WO2015057865A1 (en) * | 2013-10-15 | 2015-04-23 | Rambus Inc. | Load reduced memory module |
US10223309B2 (en) | 2014-12-19 | 2019-03-05 | Rambus Inc. | Dynamic random access memory (DRAM) component for high-performance, high-capacity registered memory modules |
US10360972B2 (en) | 2015-03-10 | 2019-07-23 | Rambus Inc. | Memories and memory components with interconnected and redundant data interfaces |
CN113806243A (zh) | 2015-03-11 | 2021-12-17 | 拉姆伯斯公司 | 高性能非易失性存储器模块 |
US10175673B2 (en) * | 2015-04-06 | 2019-01-08 | Mitsubishi Electric Corporation | Programmable controller system |
US20160371211A1 (en) * | 2015-06-16 | 2016-12-22 | Apple Inc. | Bus-bit-order ascertainment |
US9997233B1 (en) | 2015-10-08 | 2018-06-12 | Rambus Inc. | Memory module with dynamic stripe width |
FR3051285B1 (fr) * | 2016-05-13 | 2018-05-18 | Zodiac Aerotechnics | Circuit electronique a fonctions modifiables |
CN109388195A (zh) * | 2017-08-03 | 2019-02-26 | 华硕电脑股份有限公司 | 电脑系统及其主板 |
US10841246B2 (en) | 2017-08-30 | 2020-11-17 | Arista Networks, Inc. | Distributed core switching with orthogonal fabric card and line cards |
US10846158B2 (en) * | 2018-10-08 | 2020-11-24 | Micron Technology, Inc. | Apparatus having multiplexers for passive input/output expansion and methods of their operation |
DE102018132438B3 (de) * | 2018-12-17 | 2020-02-13 | Schölly Fiberoptic GmbH | Verfahren zum Aufbau eines Videobusses, Videobus-Anordnung, Steckkarte und korrespondierende Verwendung |
US10986423B2 (en) | 2019-04-11 | 2021-04-20 | Arista Networks, Inc. | Network device with compact chassis |
US11266007B2 (en) | 2019-09-18 | 2022-03-01 | Arista Networks, Inc. | Linecard system using riser printed circuit boards (PCBS) |
TWI773463B (zh) * | 2021-07-29 | 2022-08-01 | 緯穎科技服務股份有限公司 | 固態硬碟裝置 |
JP2023045884A (ja) * | 2021-09-22 | 2023-04-03 | キオクシア株式会社 | メモリシステム |
Family Cites Families (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US751A (en) * | 1838-05-25 | Mode of fastening hoe-handles | ||
US4670745A (en) | 1983-11-15 | 1987-06-02 | Motorola Inc. | Video display address generator |
JPS61139866A (ja) * | 1984-12-11 | 1986-06-27 | Toshiba Corp | マイクロプロセツサ |
US4837465A (en) | 1985-01-16 | 1989-06-06 | Digital Equipment Corp | Single rail CMOS register array and sense amplifier circuit therefor |
US5334962A (en) * | 1987-09-18 | 1994-08-02 | Q-Dot Inc. | High-speed data supply pathway systems |
JPH02168496A (ja) * | 1988-09-14 | 1990-06-28 | Kawasaki Steel Corp | 半導体メモリ回路 |
US5307469A (en) * | 1989-05-05 | 1994-04-26 | Wang Laboratories, Inc. | Multiple mode memory module |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US5530814A (en) * | 1991-10-30 | 1996-06-25 | I-Cube, Inc. | Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports |
JP2836321B2 (ja) * | 1991-11-05 | 1998-12-14 | 三菱電機株式会社 | データ処理装置 |
JP2724078B2 (ja) * | 1992-09-29 | 1998-03-09 | 株式会社日立製作所 | 二重化メモリの保守方法 |
JPH06111010A (ja) * | 1992-09-29 | 1994-04-22 | Ricoh Co Ltd | Dram及びコントローラ |
JPH06314264A (ja) * | 1993-05-06 | 1994-11-08 | Nec Corp | セルフ・ルーティング・クロスバー・スイッチ |
US5689195A (en) * | 1995-05-17 | 1997-11-18 | Altera Corporation | Programmable logic array integrated circuit devices |
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
JP3176228B2 (ja) | 1994-08-23 | 2001-06-11 | シャープ株式会社 | 半導体記憶装置 |
US5838603A (en) * | 1994-10-11 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip |
US5652870A (en) * | 1995-04-11 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having multiplexable input-output port |
US6128700A (en) | 1995-05-17 | 2000-10-03 | Monolithic System Technology, Inc. | System utilizing a DRAM array as a next level cache memory and method for operating same |
US5787267A (en) * | 1995-06-07 | 1998-07-28 | Monolithic System Technology, Inc. | Caching method and circuit for a memory system with circuit module architecture |
US5852640A (en) * | 1995-06-26 | 1998-12-22 | Kliza; Phillip S. | Clock distribution apparatus with current sensed skew cancelling |
US5801985A (en) * | 1995-07-28 | 1998-09-01 | Micron Technology, Inc. | Memory system having programmable control parameters |
US5893924A (en) * | 1995-07-28 | 1999-04-13 | International Business Machines Corporation | System and method for overflow queue processing |
US5717871A (en) * | 1995-08-17 | 1998-02-10 | I-Cube, Inc. | Crossbar switch with input/output buffers having multiplexed control inputs |
JP3406764B2 (ja) * | 1996-02-06 | 2003-05-12 | パイオニア株式会社 | オートディスクチェンジャ装置 |
JPH09223389A (ja) * | 1996-02-15 | 1997-08-26 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US5793998A (en) * | 1996-04-17 | 1998-08-11 | Digital Equipment Corporation | Method and apparatus for interconnection of multiple modules |
US5852725A (en) * | 1996-05-10 | 1998-12-22 | Yen; Juei-Hsiang | PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots |
US5793995A (en) | 1996-07-19 | 1998-08-11 | Compaq Computer Corporation | Bus system for shadowing registers |
US5893927A (en) * | 1996-09-13 | 1999-04-13 | International Business Machines Corporation | Memory device having programmable device width, method of programming, and method of setting device width for memory device |
KR100499295B1 (ko) * | 1996-12-03 | 2006-04-21 | 텍사스 인스트루먼츠 인코포레이티드 | 메모리구성회로및방법 |
JPH10173122A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
JP3455040B2 (ja) * | 1996-12-16 | 2003-10-06 | 株式会社日立製作所 | ソースクロック同期式メモリシステムおよびメモリユニット |
US6047347A (en) * | 1997-02-04 | 2000-04-04 | Advanced Micro Devices, Inc. | Computer system with programmable bus size |
US6085317A (en) * | 1997-08-15 | 2000-07-04 | Altera Corporation | Reconfigurable computer architecture using programmable logic devices |
EP0887737B1 (de) | 1997-06-26 | 2003-01-22 | Hewlett-Packard Company, A Delaware Corporation | Umkehrbarer Stecker |
US5958033A (en) * | 1997-08-13 | 1999-09-28 | Hewlett Packard Company | On- the-fly partitionable computer bus for enhanced operation with varying bus clock frequencies |
US6247084B1 (en) * | 1997-10-08 | 2001-06-12 | Lsi Logic Corporation | Integrated circuit with unified memory system and dual bus architecture |
US6191998B1 (en) * | 1997-10-16 | 2001-02-20 | Altera Corporation | Programmable logic device memory array circuit having combinable single-port memory arrays |
JP2870530B1 (ja) * | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
US6138204A (en) | 1997-12-17 | 2000-10-24 | Motorola, Inc. | Multi bus access memory |
US6968419B1 (en) | 1998-02-13 | 2005-11-22 | Intel Corporation | Memory module having a memory module controller controlling memory transactions for a plurality of memory devices |
US6742098B1 (en) * | 2000-10-03 | 2004-05-25 | Intel Corporation | Dual-port buffer-to-memory interface |
US5933387A (en) | 1998-03-30 | 1999-08-03 | Richard Mann | Divided word line architecture for embedded memories using multiple metal layers |
JPH11306796A (ja) | 1998-04-20 | 1999-11-05 | Hitachi Ltd | 半導体記憶装置 |
US6188595B1 (en) | 1998-06-30 | 2001-02-13 | Micron Technology, Inc. | Memory architecture and addressing for optimized density in integrated circuit package or on circuit board |
US6144576A (en) * | 1998-08-19 | 2000-11-07 | Intel Corporation | Method and apparatus for implementing a serial memory architecture |
WO2000011554A1 (en) | 1998-08-19 | 2000-03-02 | Boris Nikolaevich Vilkov | A system and method for identification of transformation of memory device addresses |
JP3026796B1 (ja) * | 1998-10-16 | 2000-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータと周辺デバイスの接続装置および接続方法 |
US6138185A (en) * | 1998-10-29 | 2000-10-24 | Mcdata Corporation | High performance crossbar switch |
CA2346831A1 (en) | 1998-11-12 | 2000-05-25 | Alexander Roger Deas | A system and a method for transformation of memory device addresses |
JP2000182390A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100564421B1 (ko) * | 1998-12-31 | 2006-06-23 | 주식회사 하이닉스반도체 | 메모리 소자의 데이터폭 설정회로 |
JP2001143494A (ja) * | 1999-03-19 | 2001-05-25 | Toshiba Corp | 半導体記憶装置 |
IL129345A (en) * | 1999-04-06 | 2004-05-12 | Broadcom Corp | Video encoding and video/audio/data multiplexing device |
US6307769B1 (en) * | 1999-09-02 | 2001-10-23 | Micron Technology, Inc. | Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices |
US6404660B1 (en) * | 1999-12-23 | 2002-06-11 | Rambus, Inc. | Semiconductor package with a controlled impedance bus and method of forming same |
US6785835B2 (en) * | 2000-01-25 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Raid memory |
KR100335504B1 (ko) | 2000-06-30 | 2002-05-09 | 윤종용 | 제어 및 어드레스 버스를 공유하는 2채널 메모리 시스템및 이에 채용되는 메모리 모듈 |
JP2002093159A (ja) * | 2000-09-08 | 2002-03-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6625687B1 (en) * | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
US7610447B2 (en) | 2001-02-28 | 2009-10-27 | Rambus Inc. | Upgradable memory system with reconfigurable interconnect |
US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
US6594818B2 (en) | 2001-03-21 | 2003-07-15 | Samsung Electronics Co., Ltd. | Memory architecture permitting selection of storage density after fabrication of active circuitry |
TW561485B (en) | 2001-03-22 | 2003-11-11 | Fujitsu Ltd | Semiconductor memory device and information processing system |
JP2002329396A (ja) | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | バンク構成を変更可能なフラッシュメモリ |
US6825841B2 (en) | 2001-09-07 | 2004-11-30 | Rambus Inc. | Granularity memory column access |
KR100393232B1 (ko) | 2001-10-23 | 2003-07-31 | 삼성전자주식회사 | 제1 또는 제2메모리 아키텍쳐로의 구현이 가능한 반도체메모리 장치 및 이를 이용한 메모리 시스템 |
US7477789B2 (en) * | 2004-11-24 | 2009-01-13 | Pixart Imaging Inc. | Video image capturing and displaying method and related system |
-
2001
- 2001-02-28 US US09/797,099 patent/US7610447B2/en not_active Expired - Fee Related
-
2002
- 2002-02-05 GB GB0202644A patent/GB2374693B/en not_active Expired - Lifetime
- 2002-02-26 FR FR0202402A patent/FR2824157B1/fr not_active Expired - Fee Related
- 2002-02-27 IT IT2002MI000393A patent/ITMI20020393A1/it unknown
- 2002-02-28 DE DE10208726A patent/DE10208726B4/de not_active Expired - Fee Related
-
2006
- 2006-03-24 US US11/388,449 patent/US7577789B2/en not_active Expired - Fee Related
-
2009
- 2009-08-10 US US12/538,613 patent/US8380927B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1535162A1 (de) * | 2002-06-26 | 2005-06-01 | Rambus, Inc. | Speicherbaustein, der eine dynamisch konfigurierbare kernorganisation unterstützt |
EP1535162B1 (de) * | 2002-06-26 | 2017-10-25 | Rambus Inc. | Speicherbaustein, der eine dynamisch konfigurierbare kernorganisation unterstützt |
EP1890294A2 (de) * | 2004-01-28 | 2008-02-20 | Rambus, Inc. | Pufferspeichermodul mit konfigurierbarer Schnittstellenbreite |
EP1890294A3 (de) * | 2004-01-28 | 2008-04-30 | Rambus, Inc. | Pufferspeichermodul mit konfigurierbarer Schnittstellenbreite |
US7685364B2 (en) | 2005-09-26 | 2010-03-23 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US10381067B2 (en) | 2005-09-26 | 2019-08-13 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US10535398B2 (en) | 2005-09-26 | 2020-01-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US10672458B1 (en) | 2005-09-26 | 2020-06-02 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US11043258B2 (en) | 2005-09-26 | 2021-06-22 | Rambus Inc. | Memory system topologies including a memory die stack |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US11727982B2 (en) | 2005-09-26 | 2023-08-15 | Rambus Inc. | Memory system topologies including a memory die stack |
Also Published As
Publication number | Publication date |
---|---|
GB0202644D0 (en) | 2002-03-20 |
FR2824157B1 (fr) | 2008-10-10 |
ITMI20020393A0 (it) | 2002-02-27 |
ITMI20020393A1 (it) | 2003-08-27 |
DE10208726B4 (de) | 2010-04-08 |
FR2824157A1 (fr) | 2002-10-31 |
GB2374693A (en) | 2002-10-23 |
US8380927B2 (en) | 2013-02-19 |
GB2374693B (en) | 2003-09-03 |
US7577789B2 (en) | 2009-08-18 |
US7610447B2 (en) | 2009-10-27 |
US20100061047A1 (en) | 2010-03-11 |
US20040221106A1 (en) | 2004-11-04 |
US20060236031A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10208726B4 (de) | Signalverarbeitungssystem für die Verwendung mit einem oder mehreren Modulen | |
DE102011052959B4 (de) | Halbleiterspeichervorrichtung | |
DE102012204991B4 (de) | Speichereinrichtungen, Systeme und Verfahren unter Verwendung einer Befehls/Adressenkalibrierung | |
DE10121901B4 (de) | Speichersystem | |
DE10354535B4 (de) | Chipintegrierte Abschlussschaltung, zugehörige Speicheranordnung und zugehöriges Abschlussverfahren | |
DE102004020038B4 (de) | Speichermodul und Speichersystem | |
DE102007039763A1 (de) | Integrierte Schaltung, Chipstapel und Datenverarbeitungssystem | |
DE2715751C3 (de) | Speicheranordnung mit defekten Modulen | |
DE102006035612B4 (de) | Speicherpuffer, FB-DIMM und Verfahren zum Betrieb eines Speicherpuffers | |
DE102006051514B4 (de) | Speichermodul und Verfahren zum Betreiben eines Speichermoduls | |
DE102006043401A1 (de) | Serial Presence Detect-Funktionalität auf Speicherkomponente | |
DE112010002059T5 (de) | Konfigurierbares Modul und Speicher-Untersystem | |
DE102005025947A1 (de) | Hierarchisches Modul | |
DE102006023172A1 (de) | Verfahren zum Zuordnen von Rank-Adressen in einem Speichermodul | |
DE102007035180B4 (de) | Speichermodul | |
DE102005021894A1 (de) | Speichersytem, IC-Speicherbauelement und Betriebsverfahren | |
DE19826330A1 (de) | Kombinierter integrierter Speicher- und Logistikschaltkreis und Betriebsverfahren hierfür | |
EP0586715B2 (de) | Informationsübertragungsverfahren zur Übertragung digitaler Informationen | |
EP1205938B1 (de) | Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen | |
DE102008030514A1 (de) | Verfahren und Vorrichtung zur Anbindung von Speichervorrichtungen | |
DE102006017947A1 (de) | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren | |
DE102005051945A1 (de) | Speichervorrichtung zum Einsatz in einem Speichermodul | |
DE10260996A1 (de) | Speichersteuerchip,-steuerverfahren und -steuerschaltung | |
DE20221422U1 (de) | Ein Signalverbindungssystem für Computerspeicher | |
DE102006043668A1 (de) | Steuerbaustein zur Steuerung eines Halbleiterspeicherbausteins eines Halbleiterspeichermoduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8369 | Partition in: |
Ref document number: 10262341 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10262341 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: RAMBUS INC. (N.D.GES. DES STAATES DELAWARE), S, US Free format text: FORMER OWNER: RAMBUS INC., LOS ALTOS, CALIF., US |
|
R082 | Change of representative |
Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |