DE102013219369A1 - Electronic device and method for manufacturing an electronic device - Google Patents
Electronic device and method for manufacturing an electronic device Download PDFInfo
- Publication number
- DE102013219369A1 DE102013219369A1 DE201310219369 DE102013219369A DE102013219369A1 DE 102013219369 A1 DE102013219369 A1 DE 102013219369A1 DE 201310219369 DE201310219369 DE 201310219369 DE 102013219369 A DE102013219369 A DE 102013219369A DE 102013219369 A1 DE102013219369 A1 DE 102013219369A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- electrically insulating
- circuit board
- structuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0382—Continuously deformed conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09054—Raised area or protrusion of metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
Abstract
Eine elektronische Anordnung umfasst eine elektrisch leitende erste Schicht und eine elektrisch leitende zweite Schicht, die durch eine elektrisch isolierende Schicht voneinander getrennt sind. Die elektrisch isolierende Schicht ist an einer Oberfläche der ersten Schicht angeordnet. Die Oberfläche weist eine Strukturierung auf.An electronic device comprises an electrically conductive first layer and an electrically conductive second layer, which are separated from one another by an electrically insulating layer. The electrically insulating layer is disposed on a surface of the first layer. The surface has a structuring.
Description
Die vorliegende Erfindung betrifft eine elektronische Anordnung gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen einer elektronischen Anordnung gemäß Patentanspruch 11. The present invention relates to an electronic device according to
Elektronische Anordnungen mit zwischen elektrisch leitenden Schichten angeordneten elektrisch isolierenden Schichten sind im Stand der Technik in vielen Varianten bekannt. Beispielsweise sind Leiterplatten (Platinen) bekannt, bei denen ein Dielektrikum zur Isolation eines Metallkerns gegen an einer Oberfläche angeordnete Lötkontakte dient. Auch in elektronischen Halbleiterchips werden elektrisch isolierende Schichten zur Trennung elektrisch leitender Schichten vorgesehen. Electronic arrangements with electrically insulating layers arranged between electrically conductive layers are known in many variants in the prior art. For example, printed circuit boards (boards) are known in which a dielectric is used for insulating a metal core against arranged on a surface solder contacts. Also in electronic semiconductor chips electrically insulating layers are provided for the separation of electrically conductive layers.
Zur Gewährleistung einer ausreichenden elektrischen Isolationsspannung müssen elektrisch isolierende Schichten von der Isolationsfähigkeit des jeweiligen Materials abhängige Mindestdicken aufweisen. Allerdings muss häufig auch ein Wärmetransport, beispielsweise ein Transport von im Betrieb einer elektronischen Anordnung anfallender Abwärme, durch die elektrisch isolierende Schicht erfolgen. Der Wärmewiderstand einer elektrisch isolierenden Schicht wächst mit der Dicke der elektrisch isolierenden Schicht. Die Anforderungen einer hohen Isolationsspannung und eines geringen Wärmewiderstands stehen damit in einem Widerstreit. To ensure a sufficient electrical insulation voltage must electrically insulating layers of the insulating ability of the respective material have dependent minimum thicknesses. However, a heat transport, for example a transport of waste heat arising during the operation of an electronic arrangement, often has to be performed by the electrically insulating layer. The thermal resistance of an electrically insulating layer increases with the thickness of the electrically insulating layer. The requirements of a high insulation voltage and a low thermal resistance are thus in conflict.
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine elektronische Anordnung bereitzustellen. Diese Aufgabe wird durch eine elektronische Anordnung mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer elektronischen Anordnung anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 11 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben. An object of the present invention is to provide an electronic device. This object is achieved by an electronic device having the features of
Eine elektronische Anordnung umfasst eine elektrisch leitende erste Schicht und eine elektrisch leitende zweite Schicht, die durch eine elektrisch isolierende Schicht voneinander getrennt sind. Die elektrisch isolierende Schicht ist an einer Oberfläche der ersten Schicht angeordnet. Die Oberfläche weist eine Strukturierung auf. Vorteilhafterweise wird durch die Strukturierung der Oberfläche der ersten Schicht eine Kontakt- und Übergangsfläche zwischen der ersten Schicht und der elektrisch isolierenden Schicht sowie zwischen der elektrisch isolierenden Schicht und der zweiten Schicht erhöht. Dadurch reduziert sich vorteilhafterweise ein durch die elektrisch isolierende Schicht bewirkter Wärmewiderstand, was eine verbesserte Wärmeleitung zwischen der elektrisch leitenden ersten Schicht und der elektrisch leitenden zweiten Schicht ermöglicht. Gleichzeitig reduziert sich durch die Strukturierung der Oberfläche der ersten Schicht vorteilhafterweise nicht eine elektrische Isolationsfähigkeit der elektrisch isolierenden Schicht. Dadurch geht die Reduzierung des Wärmewiderstands der elektrisch isolierenden Schicht vorteilhafterweise nicht mit einer Reduzierung einer elektrischen Isolationsspannung der elektrisch isolierenden Schicht einher. An electronic device comprises an electrically conductive first layer and an electrically conductive second layer, which are separated from one another by an electrically insulating layer. The electrically insulating layer is disposed on a surface of the first layer. The surface has a structuring. Advantageously, structuring the surface of the first layer increases a contact and transition area between the first layer and the electrically insulating layer and between the electrically insulating layer and the second layer. This advantageously reduces a thermal resistance caused by the electrically insulating layer, which enables improved heat conduction between the electrically conductive first layer and the electrically conductive second layer. At the same time, the structuring of the surface of the first layer advantageously does not reduce the electrical insulation capability of the electrically insulating layer. As a result, the reduction of the thermal resistance of the electrically insulating layer is advantageously not accompanied by a reduction of an electrical insulation voltage of the electrically insulating layer.
In einer Ausführungsform der elektronischen Anordnung bildet die Strukturierung eine Höhenmodulation der Oberfläche der ersten Schicht. Durch die Höhenmodulation der Oberfläche der ersten Schicht vergrößert sich vorteilhafterweise die Kontaktfläche zwischen der ersten Schicht und der elektrisch isolierenden Schicht. In one embodiment of the electronic arrangement, the structuring forms a height modulation of the surface of the first layer. The height modulation of the surface of the first layer advantageously increases the contact area between the first layer and the electrically insulating layer.
In einer Ausführungsform der elektronischen Anordnung ist die Strukturierung so ausgebildet, dass in einer zur Schichtebene der elektrisch isolierenden Schicht parallelen Schnittebene Abschnitte der ersten Schicht und der zweiten Schicht angeordnet sind. Vorteilhafterweise kann bei der elektronischen Anordnung ein Wärmefluss zwischen der ersten Schicht und der zweiten Schicht dadurch nicht nur in zur Schichtebene der elektrisch isolierenden Schicht senkrechte Richtung, sondern auch in zur Schichtebene der elektrisch isolierenden Schicht parallele Richtung erfolgen. Dadurch reduziert sich ein durch die elektrisch isolierende Schicht bewirkter Wärmewiderstand, was eine verbesserte Wärmeleitung zwischen der ersten Schicht und der zweiten Schicht der elektronischen Anordnung ermöglicht. In one embodiment of the electronic arrangement, the structuring is designed so that sections of the first layer and the second layer are arranged in a sectional plane parallel to the layer plane of the electrically insulating layer. Advantageously, in the case of the electronic arrangement, a heat flow between the first layer and the second layer can thereby take place not only in the direction perpendicular to the layer plane of the electrically insulating layer, but also in the direction parallel to the layer plane of the electrically insulating layer. This reduces a thermal resistance caused by the electrically insulating layer, which enables improved heat conduction between the first layer and the second layer of the electronic arrangement.
In einer Ausführungsform der elektronischen Anordnung bildet die Strukturierung ein regelmäßiges Muster. Vorteilhafterweise kann die Strukturierung dadurch besonders einfach und kostengünstig hergestellt werden. Außerdem wird durch eine Strukturierung in Form eines regelmäßigen Musters sichergestellt, dass ein Wärmewiderstand und eine Isolationsspannung der elektrisch isolierenden Schicht in allen lateralen Bereichen der elektrisch isolierenden Schicht im Wesentlichen konstante Werte aufweisen. In one embodiment of the electronic device, the patterning forms a regular pattern. Advantageously, the structuring can thereby be produced in a particularly simple and cost-effective manner. In addition, structuring in the form of a regular pattern ensures that a thermal resistance and an insulation voltage of the electrically insulating layer have essentially constant values in all lateral regions of the electrically insulating layer.
In einer Ausführungsform der elektronischen Anordnung weist die elektrisch isolierende Schicht an der Oberfläche der ersten Schicht eine im Wesentlichen konstante Dicke auf. Dabei kann die elektrisch isolierende Schicht insbesondere entlang der Strukturierung der Oberfläche der ersten Schicht eine im Wesentlichen konstante Dicke aufweisen. Dadurch wird vorteilhafterweise sichergestellt, dass eine elektrische Isolationsspannung der elektrisch isolierenden Schicht in allen Bereichen der elektrisch isolierenden Schicht im Wesentlichen einen konstanten Wert aufweist. In one embodiment of the electronic arrangement, the electrically insulating layer has a substantially constant thickness at the surface of the first layer. In this case, the electrically insulating layer may have a substantially constant thickness, in particular along the structuring of the surface of the first layer. This advantageously ensures that an electrical insulation voltage of the electrically insulating layer in all regions of the electrically insulating layer has a substantially constant value.
In einer Ausführungsform der elektronischen Anordnung weist die elektrisch isolierende Schicht in einer zur Schichtebene der elektrisch isolierenden Schicht senkrechten Schnittebene einen rechteckstufenförmigen, abgeflacht rechteckstufenförmigen (trapezstufenförmigen), sägezahnförmigen oder wellenförmigen Verlauf auf. Vorteilhafterweise lassen sich diese Geometrien der elektrisch isolierenden Schicht auf einfache und kostengünstige Weise herstellen und bewirken dabei eine wirksame Vergrößerung einer Kontaktfläche zwischen der ersten Schicht und der elektrisch isolierenden Schicht sowie zwischen der elektrisch isolierenden Schicht und der zweiten Schicht der elektronischen Anordnung. In one embodiment of the electronic arrangement, the electrically insulating layer in a sectional plane perpendicular to the layer plane of the electrically insulating layer has a step-shaped, flattened rectangular-step-shaped (sawtooth-shaped), sawtooth-shaped or wave-shaped course. Advantageously, these geometries of the electrically insulating layer can be produced in a simple and cost-effective manner, thereby effectively enlarging a contact surface between the first layer and the electrically insulating layer and between the electrically insulating layer and the second layer of the electronic device.
In einer Ausführungsform der elektronischen Anordnung ist diese als Leiterplatte (Platine) ausgebildet. Vorteilhafterweise kann diese Leiterplatte Abwärme von an einer Oberseite der Leiterplatte angeordneten Bauteilen besonders wirksam abführen. In one embodiment of the electronic device, this is designed as a printed circuit board (board). Advantageously, this printed circuit board dissipate waste heat from arranged on an upper side of the printed circuit board components particularly effective.
In einer Ausführungsform der elektronischen Anordnung weist die erste Schicht Aluminium oder Kupfer auf. Vorteilhafterweise kann die erste Schicht der elektronischen Anordnung damit als besonders wirksame Wärmesenke dienen. In one embodiment of the electronic device, the first layer comprises aluminum or copper. Advantageously, the first layer of the electronic device can thus serve as a particularly effective heat sink.
In einer Ausführungsform der elektronischen Anordnung weist die zweite Schicht Kupfer auf. Vorteilhafterweise eignet sich die zweite Schicht der elektronischen Anordnung damit gut zur Herstellung elektrischer Lötverbindungen. In one embodiment of the electronic device, the second layer comprises copper. Advantageously, the second layer of the electronic arrangement is thus well suited for the production of electrical solder joints.
In einer Ausführungsform der elektronischen Anordnung ist die elektronische Anordnung als Halbleiterchip ausgebildet. Vorteilhafterweise ist in diesem Halbleiterchip eine Wärmeleitung mit geringem Wärmewiderstand möglich. In one embodiment of the electronic device, the electronic device is designed as a semiconductor chip. Advantageously, a heat conduction with low thermal resistance is possible in this semiconductor chip.
Ein Verfahren zum Herstellen einer elektronischen Anordnung umfasst Schritte zum Bereitstellen einer elektrisch leitenden ersten Schicht, zum Erzeugen einer Strukturierung an einer Oberfläche der ersten Schicht, und zum Aufbringen einer elektrisch isolierenden Schicht auf die Oberfläche der ersten Schicht. Vorteilhafterweise besteht bei der durch dieses Verfahren erhältlichen elektronischen Anordnung aufgrund der durch das Verfahren erzeugten Strukturierung an der Oberfläche der ersten Schicht eine besonders große Kontaktfläche zwischen der ersten Schicht und der elektrisch isolierenden Schicht. Damit wird eine besonders wirksame Wärmeleitung zwischen der elektrisch isolierenden Schicht und der ersten Schicht ermöglicht. A method of making an electronic device includes steps of providing an electrically conductive first layer, patterning a surface of the first layer, and applying an electrically insulating layer to the surface of the first layer. Advantageously, in the case of the electronic arrangement obtainable by this method, a particularly large contact area between the first layer and the electrically insulating layer exists on the surface of the first layer due to the structuring produced by the method. This enables a particularly effective heat conduction between the electrically insulating layer and the first layer.
In einer Ausführungsform des Verfahrens wird die Strukturierung durch Feinprägen oder durch Walzen erzeugt. Vorteilhafterweise ermöglicht das Verfahren dadurch eine kostengünstige und einfache Erzeugung der Strukturierung und eignet sich damit für eine Massenproduktion. In one embodiment of the method, the structuring is produced by fine embossing or by rolling. Advantageously, the method thereby allows a cost-effective and simple generation of the structuring and is therefore suitable for mass production.
In einer Ausführungsform des Verfahrens wird die elektrisch isolierende Schicht durch Laminieren, durch ein Überschallflammverfahren oder durch Abscheiden aus einer Flüssigkeit aufgebracht. Vorteilhafterweise ermöglicht das Verfahren dadurch ein einfaches, kostengünstiges und reproduzierbares Aufbringen der elektrisch isolierenden Schicht auf die Oberfläche der ersten Schicht. In one embodiment of the method, the electrically insulating layer is applied by lamination, by a supersonic flame method or by deposition from a liquid. Advantageously, the method thereby enables a simple, cost-effective and reproducible application of the electrically insulating layer to the surface of the first layer.
In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Aufbringen einer elektrisch leitenden zweiten Schicht auf die elektrisch isolierende Schicht. Vorteilhafterweise bewirkt die elektrisch isolierende Schicht der durch dieses Verfahren erhältlichen elektronischen Anordnung eine elektrische Isolation der elektrisch leitenden ersten Schicht gegen die elektrisch leitende zweite Schicht. Die durch das Verfahren erzeugte Strukturierung der Oberfläche der ersten Schicht bewirkt eine Erhöhung der Kontaktflächen zwischen der ersten Schicht und der elektrisch isolierenden Schicht sowie zwischen der elektrisch isolierenden Schicht und der zweiten Schicht, wodurch die elektrisch isolierende Schicht nur einen geringen Wärmewiderstand für eine Wärmeleitung zwischen der ersten Schicht und der zweiten Schicht bewirkt. In one embodiment of the method, this comprises a further step for applying an electrically conductive second layer to the electrically insulating layer. Advantageously, the electrically insulating layer of the electronic device obtainable by this method causes an electrical insulation of the electrically conductive first layer against the electrically conductive second layer. The structuring of the surface of the first layer produced by the method causes an increase in the contact areas between the first layer and the electrically insulating layer and between the electrically insulating layer and the second layer, whereby the electrically insulating layer has only a low thermal resistance for heat conduction between the first layer first layer and the second layer causes.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung The above-described characteristics, features, and advantages of this invention, as well as the manner in which they will be achieved, will become clearer and more clearly understood in connection with the following description of the embodiments, which will be described in detail in conjunction with the drawings. In each case show in a schematic representation
Die erste Leiterplatte
Die erste Schicht
Die Oberfläche
Nachfolgend wird als zur Oberfläche
Die Strukturierung
Die Balken
Die Strukturierung
An der Oberfläche
Die isolierende Schicht
Insbesondere ist die Dicke
In der geschnittenen Darstellung der
Die isolierende Schicht
Auf die Oberseite
Die zweite Schicht
Die Oberseite
Im in
Das laterale Strukturieren und teilweise Entfernen der zweiten Schicht
Ein Wärmefluss zwischen der zweiten Schicht
Allerdings kann sich bei der ersten Leiterplatte
Durch die Strukturierung
Da die isolierende Schicht
Die in den Gräben
In
Der abgeflacht rechteckstufenförmige Verlauf
Auch der sägezahnförmige Verlauf
Der wellenförmige Verlauf
Ein weiterer Vorteil der dritten Leiterplatte
Bei den in
Bei den Leiterplatten
Die erste Schicht
Allgemein gesprochen können die erste Schicht
Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen. The invention has been further illustrated and described with reference to the preferred embodiments. However, the invention is not limited to the disclosed examples. Rather, other variations may be deduced therefrom by those skilled in the art without departing from the scope of the invention.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
- 10 10
- erste Leiterplatte first circuit board
- 11 11
- Schnittebene cutting plane
- 20 20
- zweite Leiterplatte second circuit board
- 30 30
- dritte Leiterplatte third circuit board
- 40 40
- vierte Leiterplatte fourth circuit board
- 50 50
- fünfte Leiterplatte fifth circuit board
- 100 100
- erste Schicht first shift
- 101 101
- Oberfläche surface
- 102 102
- Unterseite bottom
- 110 110
- Strukturierung structuring
- 120 120
- Balken bar
- 121 121
- Höhe height
- 122 122
- Breite width
- 123 123
- Abstand distance
- 200 200
- isolierende Schicht insulating layer
- 201 201
- Oberseite top
- 202 202
- Unterseite bottom
- 203 203
- Dicke thickness
- 210 210
- rechteckstufenförmiger Verlauf rectangular step-shaped course
- 220 220
- abgeflacht rechteckstufenförmiger (trapezstufenförmiger) Verlauf flattened rectangular (trapezoidal) course
- 230 230
- sägezahnförmiger Verlauf sawtooth course
- 240 240
- wellenförmiger Verlauf wavy course
- 250 250
- erhabener Bereich raised area
- 260 260
- Graben dig
- 300 300
- zweite Schicht second layer
- 301 301
- Oberseite top
- 302 302
- Unterseite bottom
- 303 303
- Dicke thickness
- 310 310
- erster Abschnitt first section
- 320 320
- zweiter Abschnitt second part
- 400 400
- Wärmestrom heat flow
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201310219369 DE102013219369A1 (en) | 2013-09-26 | 2013-09-26 | Electronic device and method for manufacturing an electronic device |
PCT/EP2014/069885 WO2015044024A1 (en) | 2013-09-26 | 2014-09-18 | Electronic arrangement and method for producing an electronic arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201310219369 DE102013219369A1 (en) | 2013-09-26 | 2013-09-26 | Electronic device and method for manufacturing an electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102013219369A1 true DE102013219369A1 (en) | 2015-03-26 |
Family
ID=51582394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201310219369 Withdrawn DE102013219369A1 (en) | 2013-09-26 | 2013-09-26 | Electronic device and method for manufacturing an electronic device |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102013219369A1 (en) |
WO (1) | WO2015044024A1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113315A (en) * | 1990-08-07 | 1992-05-12 | Cirqon Technologies Corporation | Heat-conductive metal ceramic composite material panel system for improved heat dissipation |
DE19529627C1 (en) * | 1995-08-11 | 1997-01-16 | Siemens Ag | Thermally conductive, electrically insulating connection and method for its production |
DE20010663U1 (en) * | 2000-06-15 | 2000-10-26 | Schlomka Georg | Cooling element and cooling device |
DE102004022176A1 (en) * | 2004-05-05 | 2005-12-01 | Atmel Germany Gmbh | Method for producing passive components on a substrate and component produced by means of such a method |
DE102006045127A1 (en) * | 2005-09-27 | 2007-04-12 | Samsung Electro-Mechanics Co., Ltd., Suwon | Method for producing a high-density printed circuit board |
US8410371B2 (en) * | 2009-09-08 | 2013-04-02 | Cree, Inc. | Electronic device submounts with thermally conductive vias and light emitting devices including the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021503A (en) * | 2008-06-09 | 2010-01-28 | Panasonic Electric Works Co Ltd | Circuit board |
KR20130096884A (en) * | 2012-02-23 | 2013-09-02 | 주식회사 트랜스더멀아시아홀딩스 | Base substrate for forming circuits pattern and method for fabricating the same |
-
2013
- 2013-09-26 DE DE201310219369 patent/DE102013219369A1/en not_active Withdrawn
-
2014
- 2014-09-18 WO PCT/EP2014/069885 patent/WO2015044024A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113315A (en) * | 1990-08-07 | 1992-05-12 | Cirqon Technologies Corporation | Heat-conductive metal ceramic composite material panel system for improved heat dissipation |
DE19529627C1 (en) * | 1995-08-11 | 1997-01-16 | Siemens Ag | Thermally conductive, electrically insulating connection and method for its production |
DE20010663U1 (en) * | 2000-06-15 | 2000-10-26 | Schlomka Georg | Cooling element and cooling device |
DE102004022176A1 (en) * | 2004-05-05 | 2005-12-01 | Atmel Germany Gmbh | Method for producing passive components on a substrate and component produced by means of such a method |
DE102006045127A1 (en) * | 2005-09-27 | 2007-04-12 | Samsung Electro-Mechanics Co., Ltd., Suwon | Method for producing a high-density printed circuit board |
US8410371B2 (en) * | 2009-09-08 | 2013-04-02 | Cree, Inc. | Electronic device submounts with thermally conductive vias and light emitting devices including the same |
Also Published As
Publication number | Publication date |
---|---|
WO2015044024A1 (en) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4318241C2 (en) | Metal coated substrate with improved resistance to thermal shock | |
DE19927046B4 (en) | Ceramic-metal substrate as a multi-substrate | |
DE102011079708B4 (en) | SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME | |
DE2247902A1 (en) | Printed circuit board and process for making same | |
DE102012201172B4 (en) | Method for producing a power semiconductor module with embossed base plate | |
DE102015202256B4 (en) | Method of manufacturing a semiconductor device and position gauge | |
EP2724597A2 (en) | Electronic assembly and method for the production thereof | |
DE102015115805A1 (en) | ELECTRONIC COMPONENT | |
DE102016226231A1 (en) | INSULATED BUSBAR, METHOD FOR MANUFACTURING AN INSULATED BUSBAR AND ELECTRONIC DEVICE | |
DE19516547A1 (en) | Printed circuit board with an electrically conductive layer and method for producing a printed circuit board | |
EP3599636B1 (en) | Ceramic circuit carrier and electronic unit | |
DE102008058003A1 (en) | Semiconductor module and method for its production | |
EP0710432B1 (en) | Process for manufacturing printed circuit foils or semifinished products for printed circuit foils, and thus manufactured printed circuit foils and semifinished products | |
DE3931551C2 (en) | Method of making a substrate | |
DE102013219369A1 (en) | Electronic device and method for manufacturing an electronic device | |
DE112015005933T5 (en) | Electronic control device | |
DE102018207127A1 (en) | Method for contacting a metallic contact surface in a printed circuit board and printed circuit board | |
EP2936950B1 (en) | Method for producing a multilayer carrier body | |
WO1993005631A1 (en) | Power electronics substrate and process for making it | |
DE10223203A1 (en) | Electronic component module and method for its production | |
DE102016211995A1 (en) | Method for producing a printed circuit board and printed circuit board | |
DE202021104331U1 (en) | High current circuit board | |
WO2017001108A1 (en) | Circuit support for an electronic circuit, and method for manufacturing a circuit support of said type | |
DE19913367C1 (en) | Method of making an electrical circuit | |
EP1187195B1 (en) | Method of manufacturing field effect transistors in integrated semiconductor circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |