DE102009039227A1 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelements Download PDFInfo
- Publication number
- DE102009039227A1 DE102009039227A1 DE102009039227A DE102009039227A DE102009039227A1 DE 102009039227 A1 DE102009039227 A1 DE 102009039227A1 DE 102009039227 A DE102009039227 A DE 102009039227A DE 102009039227 A DE102009039227 A DE 102009039227A DE 102009039227 A1 DE102009039227 A1 DE 102009039227A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- semiconductor chip
- metal particles
- semiconductor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/8346—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/1576—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements (100), wobei ein Träger (15) bereitgestellt wird, ein Halbleiterchip (14) mit einer ersten Fläche (11) und einer der ersten Fläche (11) gegenüberliegenden zweiten Fläche (12) bereitgestellt wird, der Halbleiterchip (14) über dem Träger (15) platziert wird, wobei die erste Fläche (11) dem Träger (15) zugewandt ist, und eine Spannung zwischen der zweiten Fläche (12) des Halbleiterchips (14) und dem Träger (15) zum Befestigen des Halbleiterchips (14) an dem Träger (15) angelegt wird.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements.
- Halbleiterbauelemente können Träger enthalten, auf denen Halbleiterchips montiert werden können. Weiterhin können Halbleiterbauelemente elektrisch leitende Mittel enthalten, um die Kopplung zwischen den Komponenten der Bauelemente wie etwa den Halbleiterchips und den Trägern bereitzustellen.
- Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements anzugeben.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1A bis1C zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements. -
2A bis2E zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements. -
3A bis3I zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements. -
4A und4B zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements. -
5A und5B zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements. -
6A und6B zeigen Mikroskopaufnahmen eines auf einem Systemträger montierten Halbleiterchips. -
7 zeigt eine Elektronenmikroskopaufnahme eines auf einem Systemträger montierten Chips. - In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „Vorderer”, „Hinterer”, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
- Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Bauelemente mit Halbleiterchips werden im Folgenden beschrieben. Die Halbleiterchips können von verschiedenen Arten sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungshalbleiterchips wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Halbleiterchips mit einer vertikalen Struktur können involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente auf seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Halbleiterchips mit einer vertikalen Struktur können das Fließen eines Stroms von einer Hauptoberfläche des Halbleiterchips zu einer anderen Hauptoberfläche des Halbleiterchips, von oben nach unten oder umgekehrt, gestatten. Leistungshalbleiterchips können eine vertikale Struktur aufweisen. Beispielsweise können sich die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von an deren Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
- Die Halbleiterchips können auf einem aus einem Halbleitermaterial hergestellten Wafer angefertigt sein. Der Flächeninhalt eines Halbleiterwafers kann gemäß vorbestimmten Waferdurchmessern standardisiert sein, zum Beispiel 4 Inch, 8 Inch, 10 Inch oder 12 Inch. Die Dicke der Halbleiterwafer kann innerhalb Bereichen von in der Regel 100 bis 1000 μm variieren, wenngleich diese Werte in spezifischen Anwendungen auch kleiner oder größer sein können. Die Halbleiterwafer können beispielsweise durch Schleifen ihrer Rückseiten bis zu einer Dicke im Bereich von 30 bis 200 μm gedünnt werden. Die Halbleiterwafer können zersägt werden, wodurch die individuellen Halbleiterchips getrennt werden.
- Die Halbleiterchips weisen Elektroden (oder Kontaktpads oder Kontaktflächen) auf, die das Herstellen eines elektrischen Kontakts mit dem in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Elektroden der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer eine Fläche bedeckenden Schicht vorliegen. Als das Material kann jedes gewünschte Metall oder jede gewünschte Metalllegierung verwendet werden, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschie dene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
- Die Halbleiterchips können auf Trägern platziert werden. Die Träger können von beliebiger Gestalt oder Größe oder aus einem beliebigen Material sein. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück hergestellt werden. Die Träger können untereinander durch Verbindungsmittel mit dem Zweck verbunden sein, die Träger im Verlauf der Fabrikation zu trennen. Die Trennung der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes angemessenes Verfahren ausgeführt werden. Die Träger oder Teile der Träger können elektrisch leitend sein. Sie können, beispielsweise vollständig, aus Metallen oder Metalllegierungen hergestellt sein, beispielsweise Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen angemessenen Materialien. Die Träger können beispielsweise ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Weiterhin können die Träger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die Träger können auch aus Polymeren oder Papier hergestellt sein, und mindestens eine Oberfläche dieser Träger kann mit einer elektrisch leitenden Schicht beschichtet sein. Die elektrisch leitende Schicht kann durch elektrochemisches Metallbeschichten oder Abscheiden von Metallteilchen oder irgendein anderes angemessenes Verfahren produziert werden.
- Metallteilchen können auf den Halbleiterchips und/oder den Trägern aufgebracht werden. Die Metallteilchen können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel hergestellt sein. Die Erstreckungen (oder mittlerer Durchmesser oder Ausdehnungen) der Metallteilchen können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm oder 5 nm sein. Es kann auch vorgesehen sein, dass nur ein Bruchteil der Metallteilchen solche Abmessungen aufweist.
- Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der Metallteilchen Abmessungen aufweisen, die kleiner sind als 100 nm oder 50 nm oder 10 nm oder 5 nm. Die anderen Metallteilchen können größere Abmessungen aufweisen. Die Metallteilchen können mit einer Schicht aus einem organischen Material oder einem Flussmaterial, beispielsweise Kolophonium, beschichtet sein. Weiterhin können die Metallteilchen in einer geeigneten Flüssigkeit oder einem geeigneten Lösungsmittel dispergiert sein. Nach ihrem Aufbringen können die Metallteilchen erhitzt und dadurch gesintert werden. Das Erhitzen der Metallteilchen kann dadurch ausgeführt werden, dass ein Strom durch mindestens einen des Halbleiterchips, des Trägers und der Metallteilchen geleitet wird.
- Die unten beschriebenen Bauelemente enthalten externe Kontaktelemente oder externe Kontaktpads (Kontaktflächen), die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb des Bauelements zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Hitze dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können Zuleitungen (Leads) eines Systemträgers sein.
- Die Bauelemente können ein Formmaterial (oder Kapselungsmaterial oder Moldmaterial) enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu be decken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssigkeitsgießen.
- Die
1A bis1C zeigen schematisch ein Verfahren zum Herstellen eines Halbleiterbauelements100 . Ein Querschnitt durch das Bauelement100 ist in1C gezeigt. Ein Halbleiterchip14 und ein Träger15 werden bereitgestellt (siehe1A ). Der Halbleiterchip14 weist eine erste Fläche11 und eine zweite Fläche12 gegenüber der ersten Fläche11 auf. Der Halbleiterchip14 wird über dem Träger15 platziert, wobei die erste Fläche11 des Halbleiterchips14 dem Träger15 zugewandt ist (siehe1B ). Eine Spannung V wird zwischen der zweiten Fläche12 des Halbleiterchips14 und dem Träger15 angelegt, um den Halbleiterchip14 an dem Träger15 anzubringen. Das Bauelement100 wird so erhalten, wobei der Halbleiterchip14 und der Träger15 fest aneinander angebracht sind. - Bei einer Ausführungsform können der Halbleiterchip
14 und der Träger15 unter Verwendung eines Materials aneinander angebracht werden, das sich mindestens teilweise zwischen dem Halbleiterchip14 und dem Träger15 befindet. Die2A bis2E zeigen schematisch ein Verfahren zur Produktion eines derartigen Bauelements200 , ein Querschnitt dessen in2E gezeigt ist. Das in2A bis2E gezeigte Verfahren ist eine Weiterentwicklung des in1A bis1C gezeigten Verfahrens. Die Einzelheiten des Herstellungsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der1A bis1C angewendet werden. -
2A zeigt einen Halbleiterchip14 , einen Träger15 und ein zwischen dem Halbleiterchip14 und dem Träger15 angeordnetes Material30 . Der Träger15 oder mindestens eine oder mehrere Oberflächen des Trägers15 können elektrisch leitend sein. Bei einer Ausführungsform kann das Material30 mindestens teilweise zwischen dem Halbleiterchip14 und dem Träger15 positioniert sein. Das Material30 kann auf homogene Weise zwischen dem Halbleiterchip14 und dem Träger15 verteilt sein. Bei anderen Ausführungsformen kann das Material30 auch strukturiert oder inhomogen angeordnet sein, so dass es nicht allen Raum zwischen dem Halbleiterchip14 und dem Träger15 füllt. - Das Material
30 kann sich dafür eignen, den Halbleiterchip14 an den Träger15 zu heften, wenn oder nachdem eine Spannung V angelegt worden ist. - Die Spannung V kann das Fließen eines Stroms zwischen der zweiten Fläche
12 des Halbleiterchips14 und dem Träger15 bewirken. Bei einer Ausführungsform kann der Strom durch das Material30 fließen und zu einem Temperaturanstieg in dem Halbleiterchip14 und/oder dem Träger15 und/oder dem Material30 führen. - Das Material
30 kann beispielsweise ein Kleber (d. h. Haftmittel) sein, der durch Einwirken von Wärme auf den Kleber gehärtet werden kann. In diesem Fall enthält das Bauelement200 , wie in2E gezeigt, den Träger15 , den Halbleiterchip14 und eine Schicht aus gehärtetem Kleber22 . Die zwischen dem Halbleiterchip14 und dem Träger15 angelegte Spannung V kann dazu verwendet werden, einen Strom in den Kleber30 einzukoppeln, und kann einen Strom durch den Halbleiterchip14 , den Kleber30 und den Träger15 bewirken. Mindestens eine der Komponenten des Klebers30 kann elektrisch leitend sein, um den Strom durch den Kleber30 zu leiten. Beispielsweise kann der Kleber30 Metallteilchen oder ein elektrisch leitendes Polymer enthalten. Der Strom durch den Halbleiterchip14 kann zu einem Temperaturanstieg des Halbleiterchips14 führen. Der Strom durch den Träger15 kann zu einem Temperaturanstieg des Trägers15 führen. Der Strom durch den Kleber30 kann zu einem Temperaturanstieg des Klebers30 führen. Der Temperaturanstieg oder die Erwärmung von einem oder mehreren des Halbleiterchips14 , des Klebers30 und des Trägers15 kann ausreichen, um den Kleber30 zu härten. Beispielswei se kann der Halbleiterchip14 durch den Strom erwärmt werden und kann das Härten des Klebers30 bewirken. Bei einem Beispiel kann der Strom den Kleber30 erwärmen und das Härten des Klebers30 bewirken. - Als Alternative zu dem Kleber kann das Material
30 Metallteilchen enthalten, die nach dem Platzieren des Halbleiterchips14 über dem Träger15 gesintert werden können. In diesem Fall enthält das Bauelement200 , wie in2E gezeigt, den Träger15 , den Halbleiterchip14 und eine gesinterte Schicht22 aus Metallteilchen. Die zwischen dem Halbleiterchip14 und dem Träger15 angelegte Spannung V kann zu einem Strom durch die Metallteilchen führen. Die Metallteilchen können durch diesen Strom erwärmt werden und/oder können durch einen Temperaturanstieg in dem Halbleiterchip14 und/oder dem Träger15 erwärmt werden. - Das Erhitzen der Metallteilchen kann einen Sinterprozess der Metallteilchen bewirken, was zu der Ausbildung einer festen Schicht
22 führt. Die feste Schicht22 kann porös oder homogen sein. Während des Sinterprozesses können die Metallteilchen auf eine Temperatur unter der Temperatur erhitzt werden, die erforderlich ist, um das Material der Teilchen zu schmelzen, wenn es in makroskopischen (Volumen-)Abmessungen bereitgestellt wird. Die angelegte Spannung oder der angelegte Strom kann beispielsweise das Anfangsschmelzen der Teilchen bewirken. Der angelegte Strom oder die angelegte Spannung kann beispielsweise ausreichen, um mindestens die Oberflächen der Teilchen auf einer nm-Skala zu schmelzen. - Die Spannung V kann zwischen dem Halbleiterchip
14 und dem Träger15 angelegt werden, bei einer Ausführungsform zwischen der zweiten Fläche12 des Halbleiterchips14 und dem Träger15 (siehe2B ). Die Spannung V kann auch an das Material30 angelegt werden. Die Spannung V kann einen konstanten Wert aufweisen oder mit der Zeit variieren. Die Spannung V kann beispielsweise während einer Zeitdauer von weniger als 10 Se kunden angelegt werden, kann aber auch während einer Zeitdauer von weniger als 5 Sekunden oder weniger als einer Sekunde angelegt werden. Die Spannung V kann in Pulsen mit konstanten oder mit variierenden Amplituden angelegt werden. Die Pulse können konstante Pulsbreiten oder variierende Pulsbreiten aufweisen. Pausenintervalle können aufeinanderfolgende Pulse trennen, und die Zeitdauer eines der Pausenintervalle kann kürzer sein als eine Zeitdauer eines der Pulse. Pulsbreiten können beispielsweise kleiner als 0,1 μs, 1 μs, 10 μs, 100 μs, 200 μs oder 300 μs sein oder bis zu Millisekunden oder mehreren Sekunden reichen. Die Spannung V kann stetig variieren oder abrupte Änderungen erfahren.2C zeigt ein Beispiel, wo eine konstante Spannung V während einer Zeitdauer angelegt wird, die im Bereich von 0,1 bis 10 Sekunden sein kann.2D zeigt ein Beispiel, wo die Spannung V in Rechteckpulsen angelegt wird, wobei die Zeitdauer der Pausen zwischen den Pulsen kürzer ist als die Zeitdauer der Pulse. Die Spannung kann auch willkürlich variiert werden. Das Vorzeichen der Spannung V kann sich ändern, z. B. kann die Spannung in umgekehrter Richtung oder in Leitungsrichtung des Halbleiterchips14 angelegt werden. Die Spannung V kann beispielsweise von 1 mV bis zu 10 V, 100 V, 300 V, 500 V oder 1000 V reichen oder kann sogar noch höher liegen. Der durch die angelegte Spannung V bewirkte Strom kann von den Arten, Materialien, Größen usw. des Halbleiterchips14 , des Trägers15 und des Materials30 abhängen und kann ein komplexeres zeitliches Verhalten als die angelegte Spannung V aufweisen. Die Spannung V kann auch so gesteuert werden, dass sie einen vorbestimmten Strom in das Material30 einkoppelt. Der Strom kann Spitzenwerte zwischen 1 und 1000 A aufweisen, bei einer Ausführungsform zwischen 100 und 350 A. Die Temperatur des Materials30 während des Sinterprozesses kann beispielsweise im Bereich von 100 bis 350°C und bei einer Ausführungsform im Bereich von 150 bis 250°C und bei einer Ausführungsform unter 200°C liegen. - Gepulste und konstante (DC) Ströme können unterschiedliche Heizeffekte auf das Material
30 , den Träger15 und den Halbleiterchip14 aufweisen. Beispielsweise können gepulste Ströme weniger Erhitzung des Halbleiterchips14 als konstante Ströme bewirken. - Die Spannung V oder der Strom kann gemäß einer gewünschten Erhitzung des Materials
30 , des Trägers15 und des Halbleiterchips14 variiert werden. Bei einer Ausführungsform kann dies dazu verwendet werden, um in dem Halbleiterchip14 und dem Träger15 verschiedene Temperaturen zu erzeugen. Beispielsweise kann der Halbleiterchip14 auf eine höhere Temperatur als der Träger15 erhitzt werden. Dies kann dazu verwendet werden, den Wärmeausdehnungsstress in dem Halbleiterbauelement200 zu reduzieren, indem zum Beispiel der Halbleiterchip14 und der Träger15 so erhitzt werden, dass ihre Wärmeausdehnung während des Erhitzens etwa gleich wird, z. B. um weniger als 50% oder 30% oder 10% der Wärmeausdehnung differiert. Als Beispiel weist Kupfer, aus dem der Träger15 hergestellt sein kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10–6/K und Silizium einen Wärmeausdehnungskoeffizienten von etwa 3 × 10–6/K auf. Bei diesem Beispiel kann der Wärmeausdehnungsstress reduziert werden, wenn der Siliziumhalbleiterchip14 auf eine höhere Temperatur erhitzt wird als der Kupferträger15 . - Zusätzlich kann auch eine externe Erhitzung angewendet werden, um beispielsweise die zum Härten des Klebers oder zum Sintern der Metallteilchen erforderliche Spannung V zu reduzieren. Externe Erhitzung kann auf den Träger
15 und/oder den Halbleiterchip14 angewendet werden. Bei der in2B gezeigten Ausführungsform, wird eine Spannung V zwischen der zweiten Oberfläche12 des Halbleiterchips14 und dem Träger15 angelegt. Außerdem wird eine Heizeinrichtung101 , beispielsweise eine Heizplatte, auf den Träger15 angewendet, um die Temperatur des Materials30 auf eine Temperatur zu erhöhen, die hoch genug ist, so dass der Halbleiterchip14 und der Träger15 aneinander haften, z. B. eine Temperatur, die hoch genug ist zum Härten des Klebers oder zum Sintern der Metallteilchen. Das externe Erhitzen kann während oder vor dem Anlegen der Spannung V angewendet werden und kann den Halbleiterchip14 und den Träger15 auf verschiedene Temperaturen erhitzen. Externes Erhitzen kann verwendet werden, um die Temperatur des Halbleiterchips14 oder des Trägers15 auf 200°C oder höher anzuheben. Es kann vorgesehen werden, dass die durch die Heizeinrichtung101 bereitgestellte Erhitzung nicht ausreicht, um allein den Kleber zu Härten oder die Metallteilchen zu sintern, was bedeutet, dass es erforderlich sein kann, die Spannung V anzulegen, um die Temperatur des Materials30 zum Härten des Klebers oder zum Sintern der Metallteilchen zu erhöhen. - Das nach dem Härte- oder Sinterprozess erhaltene Halbleiterbauelement
200 ist in2E gezeigt. Es enthält den Halbleiterchip14 , die Schicht22 aus gehärtetem Kleber oder gesinterten Metallteilchen und den Träger15 . - Die
3A bis3I zeigen schematisch ein Verfahren zur Produktion eines Bauelements300 , von dem ein Querschnitt in3I gezeigt ist. Das in3A bis3I gezeigte Verfahren ist eine Implementierung der in1A bis10 und2A bis2E gezeigten Verfahren. Die Einzelheiten des Herstellungsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf die Verfahren der1A bis10 und2A bis2E angewendet werden. - Die Halbleiterchips
14 sowie alle anderen hierin beschriebenen Halbleiterchips können auf einem aus einem Halbleitermaterial hergestellten Wafer angefertigt werden. Der Halbleiterwafer kann eine beliebige Gestalt und Größe aufweisen und kann aus einem beliebigen Halbleitermaterial hergestellt sein. Ein derartiger Halbleiterwafer10 ist in3A gezeigt. Der Halbleiterwafer10 besitzt Kontaktpads16 auf seiner ersten Fläche11 und Kontaktpads17 und18 auf seiner zweiten Fläche12 . Auf die in den Halbleiterwafer10 eingebetteten integrierten Schaltungen kann über die Kontaktpads16 bis18 elektrisch zugegriffen werden. Die Kontaktpads16 bis18 können aus Metall hergestellt sein, beispielsweise Silber, Aluminium oder Kupfer. Bei der in3A gezeigten Ausführungsform ist die erste Fläche11 ganz mit einer Metallschicht16 beschichtet. Als Alternative kann die Metallschicht16 strukturiert sein. - Die in dem Halbleiterwafer
10 enthaltenen integrierten Schaltungen können physikalisch identisch sein, aber auch voneinander differieren. Die integrierten Schaltungen können beispielsweise vertikale Leistungsdioden oder Vertikalleistungstransistoren sein, beispielsweise IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungs-MOSFETs. Im letzteren Fall, der ein in3A gezeigtes Beispiel ist, kann das Kontaktpad16 die Drainelektrode des Leistungs-MOSFETs sein, und die Kontaktpads17 und18 können als die Source- bzw. Gate-Elektroden der Leistungs-MOSFETs dienen. - Anstelle von vertikalen Leistungsdioden oder Vertikalleistungstransistoren können andere integrierte Schaltungen wie etwa Logikschaltungen in dem Halbleiterwafer
10 enthalten sein. Bei einer Ausführungsform können jene Schaltungen in den Halbleiterwafer10 eingebettet sein, die auf ihrer Rückseite eine Elektrode oder ein Kontaktpad aufweisen. - Wie in
3B gezeigt, werden Metallteilchen13 auf der ersten Fläche11 des Halbleiterwafers10 aufgebracht. Die Metallteilchen13 können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Gemäß einer Ausführungsform können die Metallteilchen13 aus einem reinen Metall bestehen. Die Erstreckungen (mittlerer Durchmesser) der Metallteilchen13 können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm oder 5 nm sein. Es kann auch vorgesehen sein, dass nur ein Bruchteil der Metallteilchen13 , die auf den Halbleiterwafer10 aufgebracht sind, solche Abmessungen aufweist. Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der elektrisch leitenden Teilchen13 Abmessungen aufweisen, die kleiner sind als 100 nm oder 50 nm oder 10 nm oder 5 nm. Die anderen Metallteilchen13 können größere Abmessungen aufweisen. - Die Metallteilchen
13 können mit einer Schicht19 aus einem organischen Material oder einem Flussmaterial, beispielsweise Kolophonium, beschichtet sein. Weiterhin können die Metallteilchen13 in einer geeigneten Flüssigkeit oder einem geeigneten Lösemittel20 dispergiert sein. Die Metallteilchen13 können zusammen mit der Flüssigkeit oder dem Lösemittel20 eine Paste30 bilden. Die Paste30 kann flüssig, viskos oder wachsartig sein. Pasten, die Metallteilchen enthalten, die mit einer Schicht aus einem organischen oder Flussmaterial beschichtet und in einer Flüssigkeit dispergiert sind, können beispielsweise von den Firmen Coocson Electronic (Produktname: N 1000), Advanced Nano-Particles (ANP), Harima Chemicals (Produktname: NPS-H und NHD-1) oder NBE Technologies (Produktname: NBE Tech) erworben werden. Andere Produkte von diesen oder anderen Firmen können bei einer Ausführungsform verwendet werden und können dem gleichen Zweck wie unten beschrieben dienen. - Die die Metallteilchen
13 enthaltende Paste30 kann auf mindestens eine der ersten Fläche11 des Halbleiterchips14 , des Halbleiterwafers10 oder des Trägers15 aufgebracht werden. - Bei dem in
3B gezeigten Beispiel wird die die beschichteten Metallteilchen13 enthaltende Paste30 auf der ersten Fläche11 des Halbleiterwafers10 aufgebracht. Das Aufbringen der Paste30 kann durch Siebdruck oder durch andere Drucktechnologien erfolgen. Zudem kann die Paste30 mit einem Rakel verteilt werden. Es sind auch andere Techniken für das Aufbringen der Paste30 auf dem Halbleiterwafer10 möglich, beispielsweise Dispensieren oder Aufschleudern. - Eine der Aufgaben der Flüssigkeit oder des Lösemittels
20 kann darin bestehen, das Aufbringen der Metallteilchen13 auf der ersten Fläche11 des Halbleiterwafers10 zu ermöglichen. Deshalb kann die Flüssigkeit oder das Lösemittel so gewählt werden, dass sie/es je nach der Aufbringungstechnik während des Aufbringens der Paste30 flüssig, viskos oder wachsartig ist. - Nach dem Aufbringen der Paste
30 kann die Paste30 einer moderaten Temperatur T1 in einem Ofen ausgesetzt werden, die kleiner als 150°C sein kann. Die Expositionszeit kann willkürlich sein, bei einer Ausführungsform kann sie lange genug sein, damit die Flüssigkeit oder das Lösemittel20 mindestens teilweise verdampft, wodurch die Metallteilchen13 auf dem Halbleiterwafer10 lokalisiert bleiben, wie in3C gezeigt. Die Flüssigkeit oder das Lösemittel20 kann ohne irgendwelche Rückstände verdampfen. Eine Heizeinrichtung, z. B. eine Heizplatte, kann ebenfalls dazu verwendet werden, die Temperatur T1 zu erreichen. Die Temperatur T1 kann so gewählt werden, dass die die Metallteilchen13 beschichtenden Schichten19 nicht schmelzen, bei einer Ausführungsform, wenn der Durchmesser der Metallteilchen13 kleiner ist als 50 nm oder 10 nm oder 5 nm. Gemäß einer alternativen Ausführungsform können die Schichten19 bei der Temperatur T1 mindestens teilweise schmelzen oder verdampfen. - Die die Metallteilchen
13 beschichtenden Schichten19 können eine vorzeitige Agglomeration der Metallteilchen13 verhindern. - Nach dem Verdampfen der Flüssigkeit oder des Lösemittels
20 kann der Halbleiterwafer10 vereinzelt (d. h. zersägt) werden, wodurch die individuellen Halbleiterchips14 getrennt werden, wie in3D gezeigt. Das Vereinzeln des Halbleiterwafers10 kann erfolgen durch Sägen oder irgendeine andere angemessene Technik, beispielsweise Laserabtragung, Schneiden, Stanzen, Fräsen oder Ätzen. Wenngleich in3D nur zwei der Halbleiterchips14 gezeigt sind, kann aus dem Halbleiterwafer10 eine beliebige Anzahl von Halbleiterchips14 erhalten werden. - Die Schichten
19 aus organischem Material oder Flussmaterial, die die Metallteilchen13 beschichten, können sicherstellen, dass die Metallteilchen13 ausreichend gut an der ersten Oberfläche11 des Halbleiterwafers10 und aneinander haften, so dass mindestens ein ausreichender Bruchteil der Metallteilchen13 selbst nach dem Zersägen des Halbleiterwafers10 auf der ersten Oberfläche11 verbleibt. - Wie in
3E dargestellt, kann mindestens einer der Halbleiterchips14 aufgegriffen und über dem elektrisch leitenden Träger15 platziert werden, wobei die erste Fläche11 und die elektrisch leitenden Teilchen13 dem Träger15 zugewandt sind. Eine Pick-and-Place-Struktur (Aufnehmen-und-Platzieren-Struktur)102 kann dazu verwendet werden, um den Halbleiterchip14 an einem ersten Ort aufzugreifen und um ihn an einem zweiten Ort über dem Träger15 zu platzieren. Die Pick-and-Place-Struktur102 kann beispielsweise entfernbar an dem Halbleiterchip14 unter Einsatz von Vakuumdruck angebracht werden. Beispielsweise kann die Pick-and-Place-Struktur102 auf den Halbleiterchip14 gesetzt und kann entfernbar an dem Halbleiterchip14 angebracht werden, indem Luft aus einem Kanal103 entfernt wird. Die Pick-and-Place-Struktur102 kann den Halbleiterchip14 auf den Träger15 drücken. Der Druck kann im Bereich von 1 bis 40 MPa liegen. Die Pick-and-Place-Struktur102 kann ein Kontaktelement105 aufweisen, beispielsweise ein Kontaktpad, um einen elektrischen Kontakt zum Halbleiterchip14 bereitzustellen. Das Kontaktelement105 kann über eine elektrisch leitende Leitung104 an eine Spannungs- oder Stromversorgung106 angeschlossen sein. Die Stromversorgung106 kann auch an den Träger15 angeschlossen sein, so dass ein Strom in die Metallteilchen13 eingekoppelt werden kann. Bei einer Ausführungsform können sowohl der Träger15 als auch die Stromversorgung106 an Masse angeschlossen sein. - Der Träger
15 kann Teil eines Systemträgers wie etwa eines Die-Pad (Chipträger) sein. Der Systemträger kann weiterhin Zuleitungen21 und andere Die-Pads enthalten. Der Systemträger kann aus einem Metall oder einer Metalllegierung, beispielsweise Kupfer, einer Kupferlegierung, Eisen-Nickel, Aluminium oder anderen elektrisch leitenden Materialien hergestellt sein. Weiterhin kann der Systemträger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die Gestalt des Systemträgers ist nicht auf irgendeine Größe oder geometrische Gestalt beschränkt. Der Systemträger kann durch Stanzen einer Metallplatte hergestellt worden sein. Die Die-Pads und Zuleitungen des Systemträgers können durch Dämme miteinander verbunden sein. Zudem kann der Träger15 auch aus Polymeren oder Papier hergestellt sein, und mindestens eine Oberfläche des Trägers15 kann mit einer elektrisch leitenden Schicht beschichtet sein. Die elektrisch leitende Schicht kann durch elektrochemische Metallbeschichtung oder das Abscheiden von Metallteilchen oder irgendein anderes angemessenes Verfahren hergestellt werden. - In
3E ist nur ein über dem Systemträger platzierter Halbleiterchip14 dargestellt. Über dem Systemträger können auch weitere Halbleiterchips platziert werden. Diese Halbleiterchips können auf dem gleichen Halbleiterwafer hergestellt worden sein, können bei einer Ausführungsform aber auf verschiedenen Halbleiterwafern hergestellt worden sein. Weiterhin können die Halbleiterchips physikalisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten. - Ein Strom kann durch Verwenden der Pick-and-Place-Struktur
102 , z. B. des Kontaktelements105 , in die Metallteilchen13 eingekoppelt werden. Der Strom kann gleichzeitig mit dem Platzierungsprozess oder danach eingekoppelt werden. Die Pick-and-Place-Struktur102 kann so auf dem Halbleiterchip14 positioniert sein, dass der Strom an eine bestimmte Elektrode auf dem Halbleiterchip14 angelegt wird, z. B. die Source-Elektrode17 , wie in3E gezeigt. Die Gate-Elektrode18 kann verwendet werden, um den Strom durch den Halbleiterchip14 und durch die Metallteilchen13 zu steuern, z. B. durch Anlegen eines in3E nicht gezeigten zusätzlichen Steuersignals an die Gate-Elektrode18 . Wenn mehrere Elektroden verwendet werden, können verschiedene Ströme oder Spannungen jeweils an die verschiedenen Elektroden angelegt werden. Der Strom kann durch ein oder mehrere Kontaktpads105 angelegt werden, wobei die Kontaktpads105 von willkürlicher Größe und Gestalt sein können. Bei einer Ausführungsform können die Kontaktpads105 eine Größe gleich oder ähnlich einer oder mehrerer Elektroden17 ,18 des Halbleiterchips14 aufweisen oder können gleich oder ähnlich der Größe des Halbleiterchips14 sein. - Der Strom durch die Metallteilchen
13 kann ein Sintern der Metallteilchen13 aufgrund der durch den Strom erzeugten Hitze wie oben beschrieben bewirken. Der Prozess kann von zusätzlichem externem Heizen begleitet sein. - Die durch den Strom erzeugte Hitze und, falls vorgesehen, die zusätzliche externe Heizung erzeugen eine Temperatur T2, der die Metallteilchen
13 ausgesetzt werden. Bei einer Ausführungsform ist die Temperatur T2 hoch genug, um zu bewirken, dass die die elektrisch leitenden Teilchen13 beschichtenden Schichten19 sublimieren oder verdampfen. Weiterhin kann die Temperatur T2 kleiner sein als die Schmelztemperatur des Metalls, aus dem die Metallteilchen13 gemacht sind, wenn das Material in makroskopischen (Volumen-)Abmessungen bereitgestellt wird. Nach dem Beseitigen der Schichten19 können die elektrisch leitenden Teilchen13 durch Sintern aufgrund der Temperatur T2 eine feste Schicht22 bilden. Die Temperatur T2 kann im Bereich von 100 bis 350°C und bei einer Ausführungsform im Bereich von 150 bis 250°C und bei einer Ausführungs form unter 200°C liegen. Die Temperatur T2 kann von dem Material der elektrisch leitenden Teilchen13 abhängen. - Die Sintertemperatur der Metallteilchen
13 kann von dem Material der Metallteilchen13 und ihren Größen abhängen. Je kleiner die Größen der Metallteilchen13 , umso niedriger kann die Sintertemperatur liegen. Somit kann die Sintertemperatur reduziert werden, indem die Durchmesser oder Abmessungen der Metallteilchen13 reduziert werden. - Die zusätzliche externe Heizung kann beispielsweise durch eine Heizplatte oder einen Ofen (in
3E nicht gezeigt) bereitgestellt werden. Beispielsweise kann der Träger15 durch eine Heizplatte auf eine Temperatur unter der Temperatur T2 erhitzt werden. Der Halbleiterchip14 kann auf dem erhitzten Träger15 platziert werden. Bei einer Ausführungsform können sowohl der Träger15 als auch der Halbleiterchip14 in einem Ofen platziert und auf eine Temperatur unter der Temperatur T2 erhitzt werden. Während des Sinterprozesses kann der Halbleiterchip14 für eine angemessene Zeit auf den Träger15 gedrückt werden. Die Pick-and-Place-Struktur102 kann auch konfiguriert sein, eine externe Heizung auf den Halbleiterchip14 anzuwenden. - Die Schichten
19 , die die Metallteilchen13 vor dem Sinterprozess beschichten, können eine Oxidation der Metallteilchen13 verhindern. Wenn eine äußere Schicht aus den Metallteilchen13 oxidiert, würde eine höhere Temperatur T2 erforderlich sein, um die Metallteilchen13 zu sintern. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten des Halbleiterchips14 und des Trägers15 wird eine niedrige Temperatur T2 erwünscht, um den in den Halbleiterchip14 durch den Träger15 während des Sinterprozesses induzierten mechanischen Stress (mechanische Spannung) zu reduzieren. - Wie in
3F gezeigt, befestigt die gesinterte Schicht22 den Halbleiterchip14 an dem Träger15 und koppelt das Kon taktpad16 elektrisch an den elektrisch leitenden Träger15 . Die Pick-and-Place-Struktur102 und die elektrischen Kontakte zu der Stromversorgung106 können entfernt werden. Die gesinterte Schicht22 kann eine beliebige Dicke aufweisen, bei einer Ausführungsform kann ihre Dicke im Bereich von 1 bis 30 um liegen. Poren können über die gesinterte Schicht22 verteilt sein. - Nach dem Anbringen des Halbleiterchips
14 an dem Träger15 können elektrische Zwischenverbindungen von den Kontaktpads17 und18 des Halbleiterchips14 zu den Zuleitungen21 hergestellt werden. Wie in3G gezeigt, können die Zwischenverbindungen durch Drahtbonden hergestellt werden. Beispielsweise kann Kugelbonden oder Keilbonden als die Zwischenverbindungstechnik verwendet werden. Die Bonddrähte23 können aus Gold, Aluminium, Kupfer oder irgend einem anderen angemessenen elektrisch leitenden Material bestehen. Ein oder mehrere Bonddrähte23 können angebracht sein, um jedes der Kontaktpads17 und18 elektrisch an die Zuleitungen21 zu koppeln. Der Träger15 kann mit einer anderen, in3G nicht gezeigten Zuleitung verbunden sein. Diese Zuleitung21 und der Träger15 können aus einem Stück hergestellt sein. - Als Alternative zum Drahtbonden können andere Zwischenverbindungstechniken verwendet werden. Beispielsweise können metallische Klips auf dem Halbleiterchip
14 und den Zuleitungen21 platziert werden um die elektrischen Verbindungen anzulegen. - Ein Formtransferprozess kann ausgeführt werden, um die auf dem Systemträger angeordneten Komponenten mit einem Formmaterial
24 zu kapseln, wie in3H gezeigt. Das Formmaterial24 kann einen beliebigen Abschnitt des Bauelements300 kapseln, lässt aber mindestens einen Teile der Zuleitungen21 unbedeckt. Die exponierten Teile der Zuleitungen21 können als externe Kontaktelemente verwendet werden, um das Bauelement300 elektrisch an andere Komponenten zu koppeln, bei spielsweise eine Leiterplatte wie etwa eine PCB (Printed Circuit Board – gedruckte Leiterplatte). - Das Formmaterial
24 kann aus einem beliebigen angemessenen elektrisch isolierenden thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem Material bestehen, das üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können eingesetzt werden, um die Komponenten des Bauelements300 mit dem Formmaterial24 zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssigkeitsgießen. - Vor oder nach der Kapselung mit dem Formmaterial
24 werden die individuellen Bauelemente300 durch Trennen des Systemträgers voneinander getrennt, beispielsweise durch Sägen der Dämme. Danach können die Zuleitungen21 gebogen und/oder gekürzt werden, wie in3I gezeigt, um das Bauelement300 auf einer Leiterplatte zu montieren. Anstatt dass die Zuleitungen21 aus dem Formmaterial24 vorstehen, ist es auch möglich, ein drahtloses Bauelement300 zu haben. - Für einen Fachmann ist es offensichtlich, dass die in den
1 bis3 gezeigten Bauelemente100 ,200 und300 nur als Ausführungsbeispiele gedacht sind und viele Variationen möglich sind. Beispielsweise ist es möglich, Metallteilchen13 zu verwenden, die Abmessungen größer als 100 nm aufweisen, beispielsweise im Bereich von 1 bis 3 μm. Diese Metallteilchen13 können beispielsweise aus AuSn oder anderen Metalllegierungen hergestellt sein. Sie können auch mit einer Schicht19 beschichtet sein, die aus einem organischen oder Flussmaterial besteht, und können in einem Lösemittel20 dispergiert sein. Anstatt gesintert zu werden, können diese Metallteilchen13 jedoch geschmolzen werden, wenn sie an den Träger15 angebracht sind. Die Temperatur T2 kann im Bereich von 300 bis 400°C liegen und hängt von dem Material der Metallteilchen13 ab. - Eine andere Variation des in
3A bis3I gezeigten Verfahrens besteht darin, zwei oder mehr Halbleiterchips aufeinander zu stapeln und das oben beschriebene Verfahren zum Anbringen der Halbleiterchips zu verwenden. - Bei den in
4A bis4B und5A bis5B gezeigten Ausführungsformen wurde der Halbleiterwafer10 zu Halbleiterchips14 vereinzelt, ohne die die Metallteilchen13 enthaltende Paste30 oder die Metallteilchen13 auf dem Halbleiterwafer10 aufzubringen. Bei dem in4A gezeigten Beispiel wird die die Metallteilchen13 enthaltende Paste30 auf den Träger15 aufgetragen, und der Halbleiterchip14 wird dann auf den Metallteilchen13 auf dem Träger15 platziert (siehe4B ). Das Auftragen der Paste30 kann durch Siebdruck oder andere Drucktechniken durchgeführt werden. Zudem kann die Paste30 durch eine Rakel verteilt werden. Andere Techniken für das Auftragen der Paste30 auf den Träger15 sind ebenfalls möglich, beispielsweise Dispensieren oder Aufschleudern. - Bei dem in
5A gezeigten Beispiel wird die Metallteilchen13 enthaltende Paste30 auf einer ersten Fläche11 des bereits vereinzelten Halbleiterchips14 aufgetragen, und der Halbleiterchip14 wird auf dem Träger15 platziert, wobei die Metallteilchen13 dem Träger15 zugewandt sind (siehe5B ). - Wie oben beschrieben, können die Metallteilchen
13 in Form einer die Metallteilchen13 enthaltenden Paste30 aufgetragen werden. Wenngleich in4A und4B nicht gezeigt, kann der Träger15 auf eine Temperatur unter der Sintertemperatur der Metallteilchen13 erhitzt werden, so dass Flüssigkeiten und/oder Beschichtungen der Metallteilchen13 verdampfen können. Der Halbleiterchip14 kann dann bei diesem Beispiel auf willkürliche Temperaturen erhitzt werden. - Bei der in
5A und5B gezeigten Ausführungsform kann der Halbleiterchip14 auf eine Temperatur unter der Sintertemperatur der Metallteilchen13 erhitzt werden, so dass Flüssigkeiten und/oder Beschichtungen der Metallteilchen13 verdampfen können. Der Träger15 kann dann bei diesem Beispiel auf willkürliche Temperaturen erhitzt werden. - In
6A und6B sind Mikroskopaufnahmen eines Querschnitts eines auf einem Systemträger montierten Halbleiterchips gezeigt. Bei dem vorliegenden Beispiel wurde eine Silberteilchen enthaltende Paste auf einen Halbleiterwafer aufgetragen. Die Paste wurde 10 Minuten lang bei einer Temperatur T1 von 95°C getrocknet. Eine Schicht aus Silberteilchen mit einer Schichtdicke von etwa 15 μm wurde erhalten. Nach dem Zersägen des Halbleiterwafers wurde einer der Halbleiterchips auf einem Systemträger montiert, der mit einer 5 μm-Schicht aus Silber bei einer Temperatur T2 von 300°C für 6 Sekunden beschichtet wurde. - Wie aus
6B ersichtlich ist, weist die den Halbleiterchip an dem Systemträger anbringende Silberschicht eine Dicke von 10 bis 11 μm und eine schwammartige Struktur auf, die auf den Sinterprozess zurückzuführen ist. -
7 zeigt eine Elektronenmikroskopaufnahme eines weiteren Querschnitts eines durch Verwenden eines Sinterverfahrens auf einem Systemträger montierten Halbleiterchips. Wie in7 gezeigt, wird nur wenig elektrisch leitendes Material herausgequetscht, wenn der Halbleiterchip auf dem Systemträger montiert wird. Weiterhin weist die gesinterte Schicht eine sehr gleichförmige Dicke auf und enthält nur einige wenige Hohlräume. - Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Begriffe „einschließen”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von dem hierin Dargestellten wesentlich differieren können.
- Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
Claims (25)
- Verfahren zum Herstellen eines Halbleiterbauelements (
100 –500 ), umfassend: Bereitstellen eines Trägers (15 ), Bereitstellen eines Halbleiterchips (14 ) mit einer ersten Fläche (11 ) und einer der ersten Fläche (11 ) gegenüberliegenden zweiten Fläche (12 ), Platzieren des Halbleiterchips (14 ) über dem Träger (15 ), wobei die erste Fläche (11 ) dem Träger (15 ) zugewandt ist, und Anlegen einer Spannung zwischen der zweiten Fläche (12 ) des Halbleiterchips (14 ) und dem Träger (15 ) zum Anbringen des Halbleiterchips (14 ) an dem Träger (15 ). - Verfahren nach Anspruch 1, wobei ein Kapselungsmaterial (
24 ) auf den Halbleiterchip (14 ) nach dem Anlegen der Spannung zwischen der zweiten Fläche (12 ) des Halbleiterchips (14 ) und dem Träger (15 ) aufgebracht wird. - Verfahren nach Anspruch 1 oder 2, wobei eine Paste (
30 ), die Metallteilchen (13 ) umfasst, auf den Träger (15 ) und/oder die erste Fläche (11 ) des Halbleiterchips (14 ) aufgetragen wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung während einer Zeitdauer von weniger als 10 Sekunden angelegt wird.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung in Pulsen angelegt wird.
- Verfahren nach Anspruch 5, wobei Pausenintervalle aufeinanderfolgende Pulse trennen und eine Zeitdauer eines der Pausenintervalle kürzer ist als eine Zeitdauer von einem der Pulse.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (
14 ) von einem ersten Ort aufgenommen wird und an einem zweiten Ort über dem Träger (15 ) platziert wird. - Verfahren nach Anspruch 7, wobei das Aufgreifen und Plazieren des Halbleiterchips (
14 ) mittels einer Pick-and-Place-Struktur, die entfernbar an dem Halbleiterchip (14 ) angebracht ist, vorgenommen wird. - Verfahren nach Anspruch 8, wobei das entfernbare Anbringen der Pick-and-Place-Struktur an dem Halbleiterchip (
14 ) unter Verwendung von Vakuumdruck erfolgt. - Verfahren nach Anspruch 8 oder 9, wobei die Spannung unter Verwendung der Pick-and-Place-Struktur angelegt wird.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung derart eingestellt wird, dass ein Strom zwischen der zweiten Fläche (
12 ) des Halbleiterchips (14 ) und dem Träger (15 ) in einem Bereich von 10 bis 500 Ampere erzeugt wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung derart eingestellt wird, dass eine Temperatur zwischen dem Halbleiterchip (
14 ) und dem Träger (15 ) in einem Bereich von 100 bis 300°C erzeugt wird. - Verfahren nach einem der Ansprüche 3 bis 12, wobei die Spannung derart eingestellt wird, dass die Metallteilchen (
13 ) gesintert werden. - Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (
15 ) durch eine Heizeinheit erwärmt wird. - Verfahren, umfassend: Bereitstellen eines Trägers (
15 ) und eines Halbleiterchips (14 ), Auftragen von Metallteilchen (13 ) auf den Träger (15 ) und/oder den Halbleiterchip (14 ), Platzieren des Halbleiterchips (14 ) über dem Träger (15 ) und den Metallteilchen (13 ), und Einkoppeln eines Stroms in die Metallteilchen (13 ) zum Befestigen des Halbleiterchips (14 ) an dem Träger (15 ). - Verfahren nach Anspruch 15, wobei der Strom zum Sintern der Metallteilchen (
13 ) konfiguriert ist. - Verfahren nach Anspruch 15 oder 16, wobei die Metallteilchen (
13 ) beim Auftragen auf den Träger (15 ) und/oder den Halbleiterchip (14 ) mit einem organischen Material oder einem Flussmaterial (19 ) beschichtet sind und das organische Material oder Flussmaterial (19 ) entfernt wird, wenn der Strom in die Metallteilchen (13 ) eingekoppelt wird. - Verfahren nach einem der Ansprüche 15 bis 17, wobei Strompulse in die Metallteilchen (
13 ) eingekoppelt werden. - Verfahren nach einem der Ansprüche 15 bis 18, wobei der Träger (
15 ) durch eine Heizeinheit erwärmt wird. - Verfahren, umfassend: Bereitstellen eines Trägers (
15 ) und eines Halbleiterchips (14 ), Auftragen von Metallteilchen (13 ) auf den Träger (15 ) und/oder den Halbleiterchip (14 ), Platzieren des Halbleiterchips (14 ) über dem Träger (15 ) und den Metallteilchen (13 ), und Anlegen einer Spannung zwischen dem Halbleiterchip (14 ) und dem Träger (15 ) zum Sintern der Metallteilchen (13 ). - Verfahren nach Anspruch 20, wobei der Halbleiterchip (
14 ) beim Sintern der Metallteilchen (13 ) eine höhere Temperatur aufweist als der Träger (15 ). - Verfahren, umfassend: Auftragen von Metallteilchen (
13 ) auf eine Fläche eines Halbleiterwafers (10 ), Vereinzeln des Halbleiterwafers (10 ) mit den Metallteilchen (13 ), um mehrere Halbleiterchips (14 ) zu erhalten, Platzieren mindestens eines der mehreren Halbleiterchips (14 ) über einem Träger (15 ), wobei die Metallteilchen (13 ) dem Träger (15 ) zugewandt sind, und Erhitzen der Metallteilchen (13 ) durch Einkoppeln eines Stroms in die Metallteilchen (13 ) zum Anbringen des mindestens einen Halbleiterchips (14 ) an den Träger (15 ). - Verfahren nach Anspruch 22, wobei die Metallteilchen (
13 ) beim Erhitzen gesintert werden. - Verfahren nach Anspruch 22 oder 23, wobei die Metallteilchen (
13 ) beim Auftragen auf den Halbleiterwafer (10 ) in einer Flüssigkeit (20 ) dispergiert sind. - Verfahren nach Anspruch 24, wobei Hitze auf den Halbleiterwafer (
10 ) ausgeübt wird, bis die Flüssigkeit (20 ) mindestens teilweise verdampft ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/200,183 US7754533B2 (en) | 2008-08-28 | 2008-08-28 | Method of manufacturing a semiconductor device |
US12/200,183 | 2008-08-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009039227A1 true DE102009039227A1 (de) | 2010-04-15 |
DE102009039227B4 DE102009039227B4 (de) | 2015-06-18 |
Family
ID=41726057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009039227.0A Expired - Fee Related DE102009039227B4 (de) | 2008-08-28 | 2009-08-28 | Verfahren zur Herstellung eines Halbleiterbauelements |
Country Status (2)
Country | Link |
---|---|
US (1) | US7754533B2 (de) |
DE (1) | DE102009039227B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015144833A1 (de) * | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Träger und clip jeweils mit sinterbarer, verfestigter paste zur verbindung mit einem halbleiterelement, entsprechende sinterpaste und entsprechendes herstellungsverfahren und verwendung |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100139885A1 (en) * | 2008-12-09 | 2010-06-10 | Renewable Thermodynamics, Llc | Sintered diamond heat exchanger apparatus |
DE102010012231A1 (de) * | 2010-03-19 | 2011-09-22 | Danfoss Silicon Power Gmbh | Verfahren zum NTV-Sintern eines Halbleiterbausteins |
US8643165B2 (en) * | 2011-02-23 | 2014-02-04 | Texas Instruments Incorporated | Semiconductor device having agglomerate terminals |
JP6099453B2 (ja) * | 2012-11-28 | 2017-03-22 | Dowaメタルテック株式会社 | 電子部品搭載基板およびその製造方法 |
JP6262968B2 (ja) * | 2013-09-09 | 2018-01-17 | Dowaメタルテック株式会社 | 電子部品搭載基板およびその製造方法 |
DE102014103013B4 (de) * | 2014-03-06 | 2017-09-21 | Infineon Technologies Ag | Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren |
DE102015112023B3 (de) * | 2015-07-23 | 2016-09-01 | Infineon Technologies Ag | Verfahren zum positionieren eines halbleiterchips auf einem träger und verfahren zum stoffschlüssigen verbinden eines halbleiterchips mit einem träger |
US11107746B2 (en) * | 2016-02-09 | 2021-08-31 | Mitsubishi Electric Corporation | Power semiconductor apparatus and manufacturing method therefor |
US9532448B1 (en) * | 2016-03-03 | 2016-12-27 | Ford Global Technologies, Llc | Power electronics modules |
DE102020102876B4 (de) | 2020-02-05 | 2023-08-10 | Infineon Technologies Ag | Elektronisches Bauelement, Herstellungsverfahren dafür und Verfahren zur Herstellung eines elektronischen Moduls dieses aufweisend mittels eines Sinterverfahrens mit einer Opferschicht auf der Rückseitenmetallisierung eines Halbleiterdies |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL270438A (de) * | 1960-11-02 | 1900-01-01 | ||
EP0552475B1 (de) | 1992-01-23 | 1997-09-10 | Siemens Aktiengesellschaft | Halbleitermodul mit hoher Isolations- und Wärmefähigkeit |
US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
JP4304749B2 (ja) | 1998-02-24 | 2009-07-29 | 住友電気工業株式会社 | 半導体装置用部材の製造方法 |
JP3752830B2 (ja) * | 1998-03-31 | 2006-03-08 | マツダ株式会社 | 接合金属部材及び該部材の接合方法 |
JP3092587B2 (ja) * | 1998-04-22 | 2000-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US6114048A (en) | 1998-09-04 | 2000-09-05 | Brush Wellman, Inc. | Functionally graded metal substrates and process for making same |
CN1498417A (zh) * | 2000-09-19 | 2004-05-19 | 纳诺皮尔斯技术公司 | 用于在无线频率识别装置中装配元件和天线的方法 |
US6863209B2 (en) * | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
US7083850B2 (en) | 2001-10-18 | 2006-08-01 | Honeywell International Inc. | Electrically conductive thermal interface |
US6713852B2 (en) | 2002-02-01 | 2004-03-30 | Texas Instruments Incorporated | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin |
US6727117B1 (en) | 2002-11-07 | 2004-04-27 | Kyocera America, Inc. | Semiconductor substrate having copper/diamond composite material and method of making same |
DE10335111B4 (de) * | 2003-07-31 | 2006-12-28 | Infineon Technologies Ag | Montageverfahren für ein Halbleiterbauteil |
US20050110161A1 (en) * | 2003-10-07 | 2005-05-26 | Hiroyuki Naito | Method for mounting semiconductor chip and semiconductor chip-mounted board |
JP2007527102A (ja) | 2004-02-18 | 2007-09-20 | バージニア テック インテレクチュアル プロパティーズ インコーポレーテッド | 相互接続用のナノスケールの金属ペーストおよび使用方法 |
DE602004010061T2 (de) | 2004-03-09 | 2008-09-11 | Infineon Technologies Ag | Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn |
DE602005015103D1 (de) | 2005-07-28 | 2009-08-06 | Infineon Technologies Ag | Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur |
DE102006033073B3 (de) * | 2006-07-14 | 2008-02-14 | Danfoss Silicon Power Gmbh | Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein |
DE102006037198A1 (de) | 2006-08-09 | 2008-02-14 | Waag, Andreas, Dr. | Verbindungsschicht mit anisotroper Leitfähigkeit |
US7535099B2 (en) * | 2006-09-26 | 2009-05-19 | Intel Corporation | Sintered metallic thermal interface materials for microelectronic cooling assemblies |
-
2008
- 2008-08-28 US US12/200,183 patent/US7754533B2/en not_active Expired - Fee Related
-
2009
- 2009-08-28 DE DE102009039227.0A patent/DE102009039227B4/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015144833A1 (de) * | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Träger und clip jeweils mit sinterbarer, verfestigter paste zur verbindung mit einem halbleiterelement, entsprechende sinterpaste und entsprechendes herstellungsverfahren und verwendung |
US10347566B2 (en) | 2014-03-26 | 2019-07-09 | Heraeus Deutschland GmbH & Co. KG | Carrier and clip each having sinterable, solidified paste for connection to a semiconductor element, corresponding sintering paste, and corresponding production method and use |
Also Published As
Publication number | Publication date |
---|---|
US7754533B2 (en) | 2010-07-13 |
DE102009039227B4 (de) | 2015-06-18 |
US20100055839A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009039227B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102009017853B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102010037439B4 (de) | Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE102009009874B4 (de) | Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102014113238A1 (de) | Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung | |
DE102013108354A1 (de) | Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements | |
DE102009032995A1 (de) | Gestapelte Halbleiterchips | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102012100429A1 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
DE102008039389A1 (de) | Halbleiterbauelement | |
DE102015100862B4 (de) | Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements | |
DE102013101222A1 (de) | Halbleitervorrichtung und Verfahren für ihre Herstellung | |
DE102014112411A1 (de) | Eingekapselte Halbleitervorrichtung | |
DE102016114463A1 (de) | Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden | |
DE102013103920B4 (de) | Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers | |
DE102015101561B4 (de) | Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |