DE102009039227A1

DE102009039227A1 - Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number: DE102009039227A1
Application number: DE102009039227A
Authority: DE
Inventors: Ivan Nikitin
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-08-28
Filing date: 2009-08-28
Publication date: 2010-04-15
Anticipated expiration: 2029-08-29
Also published as: US7754533B2; DE102009039227B4; US20100055839A1

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements (100), wobei ein Träger (15) bereitgestellt wird, ein Halbleiterchip (14) mit einer ersten Fläche (11) und einer der ersten Fläche (11) gegenüberliegenden zweiten Fläche (12) bereitgestellt wird, der Halbleiterchip (14) über dem Träger (15) platziert wird, wobei die erste Fläche (11) dem Träger (15) zugewandt ist, und eine Spannung zwischen der zweiten Fläche (12) des Halbleiterchips (14) und dem Träger (15) zum Befestigen des Halbleiterchips (14) an dem Träger (15) angelegt wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements.
Halbleiterbauelemente können Träger enthalten, auf denen Halbleiterchips montiert werden können. Weiterhin können Halbleiterbauelemente elektrisch leitende Mittel enthalten, um die Kopplung zwischen den Komponenten der Bauelemente wie etwa den Halbleiterchips und den Trägern bereitzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements anzugeben.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Beschreibung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
1A bis 1C zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
2A bis 2E zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
3A bis 3I zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
4A und 4B zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
5A und 5B zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
6A und 6B zeigen Mikroskopaufnahmen eines auf einem Systemträger montierten Halbleiterchips.
7 zeigt eine Elektronenmikroskopaufnahme eines auf einem Systemträger montierten Chips.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „Vorderer”, „Hinterer”, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
Bauelemente mit Halbleiterchips werden im Folgenden beschrieben. Die Halbleiterchips können von verschiedenen Arten sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungshalbleiterchips wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Halbleiterchips mit einer vertikalen Struktur können involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente auf seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Halbleiterchips mit einer vertikalen Struktur können das Fließen eines Stroms von einer Hauptoberfläche des Halbleiterchips zu einer anderen Hauptoberfläche des Halbleiterchips, von oben nach unten oder umgekehrt, gestatten. Leistungshalbleiterchips können eine vertikale Struktur aufweisen. Beispielsweise können sich die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von an deren Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
Die Halbleiterchips können auf einem aus einem Halbleitermaterial hergestellten Wafer angefertigt sein. Der Flächeninhalt eines Halbleiterwafers kann gemäß vorbestimmten Waferdurchmessern standardisiert sein, zum Beispiel 4 Inch, 8 Inch, 10 Inch oder 12 Inch. Die Dicke der Halbleiterwafer kann innerhalb Bereichen von in der Regel 100 bis 1000 μm variieren, wenngleich diese Werte in spezifischen Anwendungen auch kleiner oder größer sein können. Die Halbleiterwafer können beispielsweise durch Schleifen ihrer Rückseiten bis zu einer Dicke im Bereich von 30 bis 200 μm gedünnt werden. Die Halbleiterwafer können zersägt werden, wodurch die individuellen Halbleiterchips getrennt werden.
Die Halbleiterchips weisen Elektroden (oder Kontaktpads oder Kontaktflächen) auf, die das Herstellen eines elektrischen Kontakts mit dem in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Elektroden der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer eine Fläche bedeckenden Schicht vorliegen. Als das Material kann jedes gewünschte Metall oder jede gewünschte Metalllegierung verwendet werden, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschie dene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
Die Halbleiterchips können auf Trägern platziert werden. Die Träger können von beliebiger Gestalt oder Größe oder aus einem beliebigen Material sein. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück hergestellt werden. Die Träger können untereinander durch Verbindungsmittel mit dem Zweck verbunden sein, die Träger im Verlauf der Fabrikation zu trennen. Die Trennung der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes angemessenes Verfahren ausgeführt werden. Die Träger oder Teile der Träger können elektrisch leitend sein. Sie können, beispielsweise vollständig, aus Metallen oder Metalllegierungen hergestellt sein, beispielsweise Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen angemessenen Materialien. Die Träger können beispielsweise ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Weiterhin können die Träger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die Träger können auch aus Polymeren oder Papier hergestellt sein, und mindestens eine Oberfläche dieser Träger kann mit einer elektrisch leitenden Schicht beschichtet sein. Die elektrisch leitende Schicht kann durch elektrochemisches Metallbeschichten oder Abscheiden von Metallteilchen oder irgendein anderes angemessenes Verfahren produziert werden.
Metallteilchen können auf den Halbleiterchips und/oder den Trägern aufgebracht werden. Die Metallteilchen können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel hergestellt sein. Die Erstreckungen (oder mittlerer Durchmesser oder Ausdehnungen) der Metallteilchen können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm oder 5 nm sein. Es kann auch vorgesehen sein, dass nur ein Bruchteil der Metallteilchen solche Abmessungen aufweist.
Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der Metallteilchen Abmessungen aufweisen, die kleiner sind als 100 nm oder 50 nm oder 10 nm oder 5 nm. Die anderen Metallteilchen können größere Abmessungen aufweisen. Die Metallteilchen können mit einer Schicht aus einem organischen Material oder einem Flussmaterial, beispielsweise Kolophonium, beschichtet sein. Weiterhin können die Metallteilchen in einer geeigneten Flüssigkeit oder einem geeigneten Lösungsmittel dispergiert sein. Nach ihrem Aufbringen können die Metallteilchen erhitzt und dadurch gesintert werden. Das Erhitzen der Metallteilchen kann dadurch ausgeführt werden, dass ein Strom durch mindestens einen des Halbleiterchips, des Trägers und der Metallteilchen geleitet wird.
Die unten beschriebenen Bauelemente enthalten externe Kontaktelemente oder externe Kontaktpads (Kontaktflächen), die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb des Bauelements zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Hitze dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können Zuleitungen (Leads) eines Systemträgers sein.
Die Bauelemente können ein Formmaterial (oder Kapselungsmaterial oder Moldmaterial) enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu be decken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssigkeitsgießen.
Die 1A bis 1C zeigen schematisch ein Verfahren zum Herstellen eines Halbleiterbauelements 100. Ein Querschnitt durch das Bauelement 100 ist in 1C gezeigt. Ein Halbleiterchip 14 und ein Träger 15 werden bereitgestellt (siehe 1A). Der Halbleiterchip 14 weist eine erste Fläche 11 und eine zweite Fläche 12 gegenüber der ersten Fläche 11 auf. Der Halbleiterchip 14 wird über dem Träger 15 platziert, wobei die erste Fläche 11 des Halbleiterchips 14 dem Träger 15 zugewandt ist (siehe 1B). Eine Spannung V wird zwischen der zweiten Fläche 12 des Halbleiterchips 14 und dem Träger 15 angelegt, um den Halbleiterchip 14 an dem Träger 15 anzubringen. Das Bauelement 100 wird so erhalten, wobei der Halbleiterchip 14 und der Träger 15 fest aneinander angebracht sind.
Bei einer Ausführungsform können der Halbleiterchip 14 und der Träger 15 unter Verwendung eines Materials aneinander angebracht werden, das sich mindestens teilweise zwischen dem Halbleiterchip 14 und dem Träger 15 befindet. Die 2A bis 2E zeigen schematisch ein Verfahren zur Produktion eines derartigen Bauelements 200, ein Querschnitt dessen in 2E gezeigt ist. Das in 2A bis 2E gezeigte Verfahren ist eine Weiterentwicklung des in 1A bis 1C gezeigten Verfahrens. Die Einzelheiten des Herstellungsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der 1A bis 1C angewendet werden.
2A zeigt einen Halbleiterchip 14, einen Träger 15 und ein zwischen dem Halbleiterchip 14 und dem Träger 15 angeordnetes Material 30. Der Träger 15 oder mindestens eine oder mehrere Oberflächen des Trägers 15 können elektrisch leitend sein. Bei einer Ausführungsform kann das Material 30 mindestens teilweise zwischen dem Halbleiterchip 14 und dem Träger 15 positioniert sein. Das Material 30 kann auf homogene Weise zwischen dem Halbleiterchip 14 und dem Träger 15 verteilt sein. Bei anderen Ausführungsformen kann das Material 30 auch strukturiert oder inhomogen angeordnet sein, so dass es nicht allen Raum zwischen dem Halbleiterchip 14 und dem Träger 15 füllt.
Das Material 30 kann sich dafür eignen, den Halbleiterchip 14 an den Träger 15 zu heften, wenn oder nachdem eine Spannung V angelegt worden ist.
Die Spannung V kann das Fließen eines Stroms zwischen der zweiten Fläche 12 des Halbleiterchips 14 und dem Träger 15 bewirken. Bei einer Ausführungsform kann der Strom durch das Material 30 fließen und zu einem Temperaturanstieg in dem Halbleiterchip 14 und/oder dem Träger 15 und/oder dem Material 30 führen.
Das Material 30 kann beispielsweise ein Kleber (d. h. Haftmittel) sein, der durch Einwirken von Wärme auf den Kleber gehärtet werden kann. In diesem Fall enthält das Bauelement 200, wie in 2E gezeigt, den Träger 15, den Halbleiterchip 14 und eine Schicht aus gehärtetem Kleber 22. Die zwischen dem Halbleiterchip 14 und dem Träger 15 angelegte Spannung V kann dazu verwendet werden, einen Strom in den Kleber 30 einzukoppeln, und kann einen Strom durch den Halbleiterchip 14, den Kleber 30 und den Träger 15 bewirken. Mindestens eine der Komponenten des Klebers 30 kann elektrisch leitend sein, um den Strom durch den Kleber 30 zu leiten. Beispielsweise kann der Kleber 30 Metallteilchen oder ein elektrisch leitendes Polymer enthalten. Der Strom durch den Halbleiterchip 14 kann zu einem Temperaturanstieg des Halbleiterchips 14 führen. Der Strom durch den Träger 15 kann zu einem Temperaturanstieg des Trägers 15 führen. Der Strom durch den Kleber 30 kann zu einem Temperaturanstieg des Klebers 30 führen. Der Temperaturanstieg oder die Erwärmung von einem oder mehreren des Halbleiterchips 14, des Klebers 30 und des Trägers 15 kann ausreichen, um den Kleber 30 zu härten. Beispielswei se kann der Halbleiterchip 14 durch den Strom erwärmt werden und kann das Härten des Klebers 30 bewirken. Bei einem Beispiel kann der Strom den Kleber 30 erwärmen und das Härten des Klebers 30 bewirken.
Als Alternative zu dem Kleber kann das Material 30 Metallteilchen enthalten, die nach dem Platzieren des Halbleiterchips 14 über dem Träger 15 gesintert werden können. In diesem Fall enthält das Bauelement 200, wie in 2E gezeigt, den Träger 15, den Halbleiterchip 14 und eine gesinterte Schicht 22 aus Metallteilchen. Die zwischen dem Halbleiterchip 14 und dem Träger 15 angelegte Spannung V kann zu einem Strom durch die Metallteilchen führen. Die Metallteilchen können durch diesen Strom erwärmt werden und/oder können durch einen Temperaturanstieg in dem Halbleiterchip 14 und/oder dem Träger 15 erwärmt werden.
Das Erhitzen der Metallteilchen kann einen Sinterprozess der Metallteilchen bewirken, was zu der Ausbildung einer festen Schicht 22 führt. Die feste Schicht 22 kann porös oder homogen sein. Während des Sinterprozesses können die Metallteilchen auf eine Temperatur unter der Temperatur erhitzt werden, die erforderlich ist, um das Material der Teilchen zu schmelzen, wenn es in makroskopischen (Volumen-)Abmessungen bereitgestellt wird. Die angelegte Spannung oder der angelegte Strom kann beispielsweise das Anfangsschmelzen der Teilchen bewirken. Der angelegte Strom oder die angelegte Spannung kann beispielsweise ausreichen, um mindestens die Oberflächen der Teilchen auf einer nm-Skala zu schmelzen.
Die Spannung V kann zwischen dem Halbleiterchip 14 und dem Träger 15 angelegt werden, bei einer Ausführungsform zwischen der zweiten Fläche 12 des Halbleiterchips 14 und dem Träger 15 (siehe 2B). Die Spannung V kann auch an das Material 30 angelegt werden. Die Spannung V kann einen konstanten Wert aufweisen oder mit der Zeit variieren. Die Spannung V kann beispielsweise während einer Zeitdauer von weniger als 10 Se kunden angelegt werden, kann aber auch während einer Zeitdauer von weniger als 5 Sekunden oder weniger als einer Sekunde angelegt werden. Die Spannung V kann in Pulsen mit konstanten oder mit variierenden Amplituden angelegt werden. Die Pulse können konstante Pulsbreiten oder variierende Pulsbreiten aufweisen. Pausenintervalle können aufeinanderfolgende Pulse trennen, und die Zeitdauer eines der Pausenintervalle kann kürzer sein als eine Zeitdauer eines der Pulse. Pulsbreiten können beispielsweise kleiner als 0,1 μs, 1 μs, 10 μs, 100 μs, 200 μs oder 300 μs sein oder bis zu Millisekunden oder mehreren Sekunden reichen. Die Spannung V kann stetig variieren oder abrupte Änderungen erfahren. 2C zeigt ein Beispiel, wo eine konstante Spannung V während einer Zeitdauer angelegt wird, die im Bereich von 0,1 bis 10 Sekunden sein kann. 2D zeigt ein Beispiel, wo die Spannung V in Rechteckpulsen angelegt wird, wobei die Zeitdauer der Pausen zwischen den Pulsen kürzer ist als die Zeitdauer der Pulse. Die Spannung kann auch willkürlich variiert werden. Das Vorzeichen der Spannung V kann sich ändern, z. B. kann die Spannung in umgekehrter Richtung oder in Leitungsrichtung des Halbleiterchips 14 angelegt werden. Die Spannung V kann beispielsweise von 1 mV bis zu 10 V, 100 V, 300 V, 500 V oder 1000 V reichen oder kann sogar noch höher liegen. Der durch die angelegte Spannung V bewirkte Strom kann von den Arten, Materialien, Größen usw. des Halbleiterchips 14, des Trägers 15 und des Materials 30 abhängen und kann ein komplexeres zeitliches Verhalten als die angelegte Spannung V aufweisen. Die Spannung V kann auch so gesteuert werden, dass sie einen vorbestimmten Strom in das Material 30 einkoppelt. Der Strom kann Spitzenwerte zwischen 1 und 1000 A aufweisen, bei einer Ausführungsform zwischen 100 und 350 A. Die Temperatur des Materials 30 während des Sinterprozesses kann beispielsweise im Bereich von 100 bis 350°C und bei einer Ausführungsform im Bereich von 150 bis 250°C und bei einer Ausführungsform unter 200°C liegen.
Gepulste und konstante (DC) Ströme können unterschiedliche Heizeffekte auf das Material 30, den Träger 15 und den Halbleiterchip 14 aufweisen. Beispielsweise können gepulste Ströme weniger Erhitzung des Halbleiterchips 14 als konstante Ströme bewirken.
Die Spannung V oder der Strom kann gemäß einer gewünschten Erhitzung des Materials 30, des Trägers 15 und des Halbleiterchips 14 variiert werden. Bei einer Ausführungsform kann dies dazu verwendet werden, um in dem Halbleiterchip 14 und dem Träger 15 verschiedene Temperaturen zu erzeugen. Beispielsweise kann der Halbleiterchip 14 auf eine höhere Temperatur als der Träger 15 erhitzt werden. Dies kann dazu verwendet werden, den Wärmeausdehnungsstress in dem Halbleiterbauelement 200 zu reduzieren, indem zum Beispiel der Halbleiterchip 14 und der Träger 15 so erhitzt werden, dass ihre Wärmeausdehnung während des Erhitzens etwa gleich wird, z. B. um weniger als 50% oder 30% oder 10% der Wärmeausdehnung differiert. Als Beispiel weist Kupfer, aus dem der Träger 15 hergestellt sein kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10^–6/K und Silizium einen Wärmeausdehnungskoeffizienten von etwa 3 × 10^–6/K auf. Bei diesem Beispiel kann der Wärmeausdehnungsstress reduziert werden, wenn der Siliziumhalbleiterchip 14 auf eine höhere Temperatur erhitzt wird als der Kupferträger 15.
Zusätzlich kann auch eine externe Erhitzung angewendet werden, um beispielsweise die zum Härten des Klebers oder zum Sintern der Metallteilchen erforderliche Spannung V zu reduzieren. Externe Erhitzung kann auf den Träger 15 und/oder den Halbleiterchip 14 angewendet werden. Bei der in 2B gezeigten Ausführungsform, wird eine Spannung V zwischen der zweiten Oberfläche 12 des Halbleiterchips 14 und dem Träger 15 angelegt. Außerdem wird eine Heizeinrichtung 101, beispielsweise eine Heizplatte, auf den Träger 15 angewendet, um die Temperatur des Materials 30 auf eine Temperatur zu erhöhen, die hoch genug ist, so dass der Halbleiterchip 14 und der Träger 15 aneinander haften, z. B. eine Temperatur, die hoch genug ist zum Härten des Klebers oder zum Sintern der Metallteilchen. Das externe Erhitzen kann während oder vor dem Anlegen der Spannung V angewendet werden und kann den Halbleiterchip 14 und den Träger 15 auf verschiedene Temperaturen erhitzen. Externes Erhitzen kann verwendet werden, um die Temperatur des Halbleiterchips 14 oder des Trägers 15 auf 200°C oder höher anzuheben. Es kann vorgesehen werden, dass die durch die Heizeinrichtung 101 bereitgestellte Erhitzung nicht ausreicht, um allein den Kleber zu Härten oder die Metallteilchen zu sintern, was bedeutet, dass es erforderlich sein kann, die Spannung V anzulegen, um die Temperatur des Materials 30 zum Härten des Klebers oder zum Sintern der Metallteilchen zu erhöhen.
Das nach dem Härte- oder Sinterprozess erhaltene Halbleiterbauelement 200 ist in 2E gezeigt. Es enthält den Halbleiterchip 14, die Schicht 22 aus gehärtetem Kleber oder gesinterten Metallteilchen und den Träger 15.
Die 3A bis 3I zeigen schematisch ein Verfahren zur Produktion eines Bauelements 300, von dem ein Querschnitt in 3I gezeigt ist. Das in 3A bis 3I gezeigte Verfahren ist eine Implementierung der in 1A bis 10 und 2A bis 2E gezeigten Verfahren. Die Einzelheiten des Herstellungsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf die Verfahren der 1A bis 10 und 2A bis 2E angewendet werden.
Die Halbleiterchips 14 sowie alle anderen hierin beschriebenen Halbleiterchips können auf einem aus einem Halbleitermaterial hergestellten Wafer angefertigt werden. Der Halbleiterwafer kann eine beliebige Gestalt und Größe aufweisen und kann aus einem beliebigen Halbleitermaterial hergestellt sein. Ein derartiger Halbleiterwafer 10 ist in 3A gezeigt. Der Halbleiterwafer 10 besitzt Kontaktpads 16 auf seiner ersten Fläche 11 und Kontaktpads 17 und 18 auf seiner zweiten Fläche 12. Auf die in den Halbleiterwafer 10 eingebetteten integrierten Schaltungen kann über die Kontaktpads 16 bis 18 elektrisch zugegriffen werden. Die Kontaktpads 16 bis 18 können aus Metall hergestellt sein, beispielsweise Silber, Aluminium oder Kupfer. Bei der in 3A gezeigten Ausführungsform ist die erste Fläche 11 ganz mit einer Metallschicht 16 beschichtet. Als Alternative kann die Metallschicht 16 strukturiert sein.
Die in dem Halbleiterwafer 10 enthaltenen integrierten Schaltungen können physikalisch identisch sein, aber auch voneinander differieren. Die integrierten Schaltungen können beispielsweise vertikale Leistungsdioden oder Vertikalleistungstransistoren sein, beispielsweise IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungs-MOSFETs. Im letzteren Fall, der ein in 3A gezeigtes Beispiel ist, kann das Kontaktpad 16 die Drainelektrode des Leistungs-MOSFETs sein, und die Kontaktpads 17 und 18 können als die Source- bzw. Gate-Elektroden der Leistungs-MOSFETs dienen.
Anstelle von vertikalen Leistungsdioden oder Vertikalleistungstransistoren können andere integrierte Schaltungen wie etwa Logikschaltungen in dem Halbleiterwafer 10 enthalten sein. Bei einer Ausführungsform können jene Schaltungen in den Halbleiterwafer 10 eingebettet sein, die auf ihrer Rückseite eine Elektrode oder ein Kontaktpad aufweisen.
Wie in 3B gezeigt, werden Metallteilchen 13 auf der ersten Fläche 11 des Halbleiterwafers 10 aufgebracht. Die Metallteilchen 13 können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Gemäß einer Ausführungsform können die Metallteilchen 13 aus einem reinen Metall bestehen. Die Erstreckungen (mittlerer Durchmesser) der Metallteilchen 13 können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm oder 5 nm sein. Es kann auch vorgesehen sein, dass nur ein Bruchteil der Metallteilchen 13, die auf den Halbleiterwafer 10 aufgebracht sind, solche Abmessungen aufweist. Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der elektrisch leitenden Teilchen 13 Abmessungen aufweisen, die kleiner sind als 100 nm oder 50 nm oder 10 nm oder 5 nm. Die anderen Metallteilchen 13 können größere Abmessungen aufweisen.
Die Metallteilchen 13 können mit einer Schicht 19 aus einem organischen Material oder einem Flussmaterial, beispielsweise Kolophonium, beschichtet sein. Weiterhin können die Metallteilchen 13 in einer geeigneten Flüssigkeit oder einem geeigneten Lösemittel 20 dispergiert sein. Die Metallteilchen 13 können zusammen mit der Flüssigkeit oder dem Lösemittel 20 eine Paste 30 bilden. Die Paste 30 kann flüssig, viskos oder wachsartig sein. Pasten, die Metallteilchen enthalten, die mit einer Schicht aus einem organischen oder Flussmaterial beschichtet und in einer Flüssigkeit dispergiert sind, können beispielsweise von den Firmen Coocson Electronic (Produktname: N 1000), Advanced Nano-Particles (ANP), Harima Chemicals (Produktname: NPS-H und NHD-1) oder NBE Technologies (Produktname: NBE Tech) erworben werden. Andere Produkte von diesen oder anderen Firmen können bei einer Ausführungsform verwendet werden und können dem gleichen Zweck wie unten beschrieben dienen.
Die die Metallteilchen 13 enthaltende Paste 30 kann auf mindestens eine der ersten Fläche 11 des Halbleiterchips 14, des Halbleiterwafers 10 oder des Trägers 15 aufgebracht werden.
Bei dem in 3B gezeigten Beispiel wird die die beschichteten Metallteilchen 13 enthaltende Paste 30 auf der ersten Fläche 11 des Halbleiterwafers 10 aufgebracht. Das Aufbringen der Paste 30 kann durch Siebdruck oder durch andere Drucktechnologien erfolgen. Zudem kann die Paste 30 mit einem Rakel verteilt werden. Es sind auch andere Techniken für das Aufbringen der Paste 30 auf dem Halbleiterwafer 10 möglich, beispielsweise Dispensieren oder Aufschleudern.
Eine der Aufgaben der Flüssigkeit oder des Lösemittels 20 kann darin bestehen, das Aufbringen der Metallteilchen 13 auf der ersten Fläche 11 des Halbleiterwafers 10 zu ermöglichen. Deshalb kann die Flüssigkeit oder das Lösemittel so gewählt werden, dass sie/es je nach der Aufbringungstechnik während des Aufbringens der Paste 30 flüssig, viskos oder wachsartig ist.
Nach dem Aufbringen der Paste 30 kann die Paste 30 einer moderaten Temperatur T₁ in einem Ofen ausgesetzt werden, die kleiner als 150°C sein kann. Die Expositionszeit kann willkürlich sein, bei einer Ausführungsform kann sie lange genug sein, damit die Flüssigkeit oder das Lösemittel 20 mindestens teilweise verdampft, wodurch die Metallteilchen 13 auf dem Halbleiterwafer 10 lokalisiert bleiben, wie in 3C gezeigt. Die Flüssigkeit oder das Lösemittel 20 kann ohne irgendwelche Rückstände verdampfen. Eine Heizeinrichtung, z. B. eine Heizplatte, kann ebenfalls dazu verwendet werden, die Temperatur T₁ zu erreichen. Die Temperatur T₁ kann so gewählt werden, dass die die Metallteilchen 13 beschichtenden Schichten 19 nicht schmelzen, bei einer Ausführungsform, wenn der Durchmesser der Metallteilchen 13 kleiner ist als 50 nm oder 10 nm oder 5 nm. Gemäß einer alternativen Ausführungsform können die Schichten 19 bei der Temperatur T₁ mindestens teilweise schmelzen oder verdampfen.
Die die Metallteilchen 13 beschichtenden Schichten 19 können eine vorzeitige Agglomeration der Metallteilchen 13 verhindern.
Nach dem Verdampfen der Flüssigkeit oder des Lösemittels 20 kann der Halbleiterwafer 10 vereinzelt (d. h. zersägt) werden, wodurch die individuellen Halbleiterchips 14 getrennt werden, wie in 3D gezeigt. Das Vereinzeln des Halbleiterwafers 10 kann erfolgen durch Sägen oder irgendeine andere angemessene Technik, beispielsweise Laserabtragung, Schneiden, Stanzen, Fräsen oder Ätzen. Wenngleich in 3D nur zwei der Halbleiterchips 14 gezeigt sind, kann aus dem Halbleiterwafer 10 eine beliebige Anzahl von Halbleiterchips 14 erhalten werden.
Die Schichten 19 aus organischem Material oder Flussmaterial, die die Metallteilchen 13 beschichten, können sicherstellen, dass die Metallteilchen 13 ausreichend gut an der ersten Oberfläche 11 des Halbleiterwafers 10 und aneinander haften, so dass mindestens ein ausreichender Bruchteil der Metallteilchen 13 selbst nach dem Zersägen des Halbleiterwafers 10 auf der ersten Oberfläche 11 verbleibt.
Wie in 3E dargestellt, kann mindestens einer der Halbleiterchips 14 aufgegriffen und über dem elektrisch leitenden Träger 15 platziert werden, wobei die erste Fläche 11 und die elektrisch leitenden Teilchen 13 dem Träger 15 zugewandt sind. Eine Pick-and-Place-Struktur (Aufnehmen-und-Platzieren-Struktur) 102 kann dazu verwendet werden, um den Halbleiterchip 14 an einem ersten Ort aufzugreifen und um ihn an einem zweiten Ort über dem Träger 15 zu platzieren. Die Pick-and-Place-Struktur 102 kann beispielsweise entfernbar an dem Halbleiterchip 14 unter Einsatz von Vakuumdruck angebracht werden. Beispielsweise kann die Pick-and-Place-Struktur 102 auf den Halbleiterchip 14 gesetzt und kann entfernbar an dem Halbleiterchip 14 angebracht werden, indem Luft aus einem Kanal 103 entfernt wird. Die Pick-and-Place-Struktur 102 kann den Halbleiterchip 14 auf den Träger 15 drücken. Der Druck kann im Bereich von 1 bis 40 MPa liegen. Die Pick-and-Place-Struktur 102 kann ein Kontaktelement 105 aufweisen, beispielsweise ein Kontaktpad, um einen elektrischen Kontakt zum Halbleiterchip 14 bereitzustellen. Das Kontaktelement 105 kann über eine elektrisch leitende Leitung 104 an eine Spannungs- oder Stromversorgung 106 angeschlossen sein. Die Stromversorgung 106 kann auch an den Träger 15 angeschlossen sein, so dass ein Strom in die Metallteilchen 13 eingekoppelt werden kann. Bei einer Ausführungsform können sowohl der Träger 15 als auch die Stromversorgung 106 an Masse angeschlossen sein.
Der Träger 15 kann Teil eines Systemträgers wie etwa eines Die-Pad (Chipträger) sein. Der Systemträger kann weiterhin Zuleitungen 21 und andere Die-Pads enthalten. Der Systemträger kann aus einem Metall oder einer Metalllegierung, beispielsweise Kupfer, einer Kupferlegierung, Eisen-Nickel, Aluminium oder anderen elektrisch leitenden Materialien hergestellt sein. Weiterhin kann der Systemträger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die Gestalt des Systemträgers ist nicht auf irgendeine Größe oder geometrische Gestalt beschränkt. Der Systemträger kann durch Stanzen einer Metallplatte hergestellt worden sein. Die Die-Pads und Zuleitungen des Systemträgers können durch Dämme miteinander verbunden sein. Zudem kann der Träger 15 auch aus Polymeren oder Papier hergestellt sein, und mindestens eine Oberfläche des Trägers 15 kann mit einer elektrisch leitenden Schicht beschichtet sein. Die elektrisch leitende Schicht kann durch elektrochemische Metallbeschichtung oder das Abscheiden von Metallteilchen oder irgendein anderes angemessenes Verfahren hergestellt werden.
In 3E ist nur ein über dem Systemträger platzierter Halbleiterchip 14 dargestellt. Über dem Systemträger können auch weitere Halbleiterchips platziert werden. Diese Halbleiterchips können auf dem gleichen Halbleiterwafer hergestellt worden sein, können bei einer Ausführungsform aber auf verschiedenen Halbleiterwafern hergestellt worden sein. Weiterhin können die Halbleiterchips physikalisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten.
Ein Strom kann durch Verwenden der Pick-and-Place-Struktur 102, z. B. des Kontaktelements 105, in die Metallteilchen 13 eingekoppelt werden. Der Strom kann gleichzeitig mit dem Platzierungsprozess oder danach eingekoppelt werden. Die Pick-and-Place-Struktur 102 kann so auf dem Halbleiterchip 14 positioniert sein, dass der Strom an eine bestimmte Elektrode auf dem Halbleiterchip 14 angelegt wird, z. B. die Source-Elektrode 17, wie in 3E gezeigt. Die Gate-Elektrode 18 kann verwendet werden, um den Strom durch den Halbleiterchip 14 und durch die Metallteilchen 13 zu steuern, z. B. durch Anlegen eines in 3E nicht gezeigten zusätzlichen Steuersignals an die Gate-Elektrode 18. Wenn mehrere Elektroden verwendet werden, können verschiedene Ströme oder Spannungen jeweils an die verschiedenen Elektroden angelegt werden. Der Strom kann durch ein oder mehrere Kontaktpads 105 angelegt werden, wobei die Kontaktpads 105 von willkürlicher Größe und Gestalt sein können. Bei einer Ausführungsform können die Kontaktpads 105 eine Größe gleich oder ähnlich einer oder mehrerer Elektroden 17, 18 des Halbleiterchips 14 aufweisen oder können gleich oder ähnlich der Größe des Halbleiterchips 14 sein.
Der Strom durch die Metallteilchen 13 kann ein Sintern der Metallteilchen 13 aufgrund der durch den Strom erzeugten Hitze wie oben beschrieben bewirken. Der Prozess kann von zusätzlichem externem Heizen begleitet sein.
Die durch den Strom erzeugte Hitze und, falls vorgesehen, die zusätzliche externe Heizung erzeugen eine Temperatur T₂, der die Metallteilchen 13 ausgesetzt werden. Bei einer Ausführungsform ist die Temperatur T₂ hoch genug, um zu bewirken, dass die die elektrisch leitenden Teilchen 13 beschichtenden Schichten 19 sublimieren oder verdampfen. Weiterhin kann die Temperatur T₂ kleiner sein als die Schmelztemperatur des Metalls, aus dem die Metallteilchen 13 gemacht sind, wenn das Material in makroskopischen (Volumen-)Abmessungen bereitgestellt wird. Nach dem Beseitigen der Schichten 19 können die elektrisch leitenden Teilchen 13 durch Sintern aufgrund der Temperatur T₂ eine feste Schicht 22 bilden. Die Temperatur T₂ kann im Bereich von 100 bis 350°C und bei einer Ausführungsform im Bereich von 150 bis 250°C und bei einer Ausführungs form unter 200°C liegen. Die Temperatur T₂ kann von dem Material der elektrisch leitenden Teilchen 13 abhängen.
Die Sintertemperatur der Metallteilchen 13 kann von dem Material der Metallteilchen 13 und ihren Größen abhängen. Je kleiner die Größen der Metallteilchen 13, umso niedriger kann die Sintertemperatur liegen. Somit kann die Sintertemperatur reduziert werden, indem die Durchmesser oder Abmessungen der Metallteilchen 13 reduziert werden.
Die zusätzliche externe Heizung kann beispielsweise durch eine Heizplatte oder einen Ofen (in 3E nicht gezeigt) bereitgestellt werden. Beispielsweise kann der Träger 15 durch eine Heizplatte auf eine Temperatur unter der Temperatur T₂ erhitzt werden. Der Halbleiterchip 14 kann auf dem erhitzten Träger 15 platziert werden. Bei einer Ausführungsform können sowohl der Träger 15 als auch der Halbleiterchip 14 in einem Ofen platziert und auf eine Temperatur unter der Temperatur T₂ erhitzt werden. Während des Sinterprozesses kann der Halbleiterchip 14 für eine angemessene Zeit auf den Träger 15 gedrückt werden. Die Pick-and-Place-Struktur 102 kann auch konfiguriert sein, eine externe Heizung auf den Halbleiterchip 14 anzuwenden.
Die Schichten 19, die die Metallteilchen 13 vor dem Sinterprozess beschichten, können eine Oxidation der Metallteilchen 13 verhindern. Wenn eine äußere Schicht aus den Metallteilchen 13 oxidiert, würde eine höhere Temperatur T₂ erforderlich sein, um die Metallteilchen 13 zu sintern. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten des Halbleiterchips 14 und des Trägers 15 wird eine niedrige Temperatur T₂ erwünscht, um den in den Halbleiterchip 14 durch den Träger 15 während des Sinterprozesses induzierten mechanischen Stress (mechanische Spannung) zu reduzieren.
Wie in 3F gezeigt, befestigt die gesinterte Schicht 22 den Halbleiterchip 14 an dem Träger 15 und koppelt das Kon taktpad 16 elektrisch an den elektrisch leitenden Träger 15. Die Pick-and-Place-Struktur 102 und die elektrischen Kontakte zu der Stromversorgung 106 können entfernt werden. Die gesinterte Schicht 22 kann eine beliebige Dicke aufweisen, bei einer Ausführungsform kann ihre Dicke im Bereich von 1 bis 30 um liegen. Poren können über die gesinterte Schicht 22 verteilt sein.
Nach dem Anbringen des Halbleiterchips 14 an dem Träger 15 können elektrische Zwischenverbindungen von den Kontaktpads 17 und 18 des Halbleiterchips 14 zu den Zuleitungen 21 hergestellt werden. Wie in 3G gezeigt, können die Zwischenverbindungen durch Drahtbonden hergestellt werden. Beispielsweise kann Kugelbonden oder Keilbonden als die Zwischenverbindungstechnik verwendet werden. Die Bonddrähte 23 können aus Gold, Aluminium, Kupfer oder irgend einem anderen angemessenen elektrisch leitenden Material bestehen. Ein oder mehrere Bonddrähte 23 können angebracht sein, um jedes der Kontaktpads 17 und 18 elektrisch an die Zuleitungen 21 zu koppeln. Der Träger 15 kann mit einer anderen, in 3G nicht gezeigten Zuleitung verbunden sein. Diese Zuleitung 21 und der Träger 15 können aus einem Stück hergestellt sein.
Als Alternative zum Drahtbonden können andere Zwischenverbindungstechniken verwendet werden. Beispielsweise können metallische Klips auf dem Halbleiterchip 14 und den Zuleitungen 21 platziert werden um die elektrischen Verbindungen anzulegen.
Ein Formtransferprozess kann ausgeführt werden, um die auf dem Systemträger angeordneten Komponenten mit einem Formmaterial 24 zu kapseln, wie in 3H gezeigt. Das Formmaterial 24 kann einen beliebigen Abschnitt des Bauelements 300 kapseln, lässt aber mindestens einen Teile der Zuleitungen 21 unbedeckt. Die exponierten Teile der Zuleitungen 21 können als externe Kontaktelemente verwendet werden, um das Bauelement 300 elektrisch an andere Komponenten zu koppeln, bei spielsweise eine Leiterplatte wie etwa eine PCB (Printed Circuit Board – gedruckte Leiterplatte).
Das Formmaterial 24 kann aus einem beliebigen angemessenen elektrisch isolierenden thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem Material bestehen, das üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können eingesetzt werden, um die Komponenten des Bauelements 300 mit dem Formmaterial 24 zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssigkeitsgießen.
Vor oder nach der Kapselung mit dem Formmaterial 24 werden die individuellen Bauelemente 300 durch Trennen des Systemträgers voneinander getrennt, beispielsweise durch Sägen der Dämme. Danach können die Zuleitungen 21 gebogen und/oder gekürzt werden, wie in 3I gezeigt, um das Bauelement 300 auf einer Leiterplatte zu montieren. Anstatt dass die Zuleitungen 21 aus dem Formmaterial 24 vorstehen, ist es auch möglich, ein drahtloses Bauelement 300 zu haben.
Für einen Fachmann ist es offensichtlich, dass die in den 1 bis 3 gezeigten Bauelemente 100, 200 und 300 nur als Ausführungsbeispiele gedacht sind und viele Variationen möglich sind. Beispielsweise ist es möglich, Metallteilchen 13 zu verwenden, die Abmessungen größer als 100 nm aufweisen, beispielsweise im Bereich von 1 bis 3 μm. Diese Metallteilchen 13 können beispielsweise aus AuSn oder anderen Metalllegierungen hergestellt sein. Sie können auch mit einer Schicht 19 beschichtet sein, die aus einem organischen oder Flussmaterial besteht, und können in einem Lösemittel 20 dispergiert sein. Anstatt gesintert zu werden, können diese Metallteilchen 13 jedoch geschmolzen werden, wenn sie an den Träger 15 angebracht sind. Die Temperatur T₂ kann im Bereich von 300 bis 400°C liegen und hängt von dem Material der Metallteilchen 13 ab.
Eine andere Variation des in 3A bis 3I gezeigten Verfahrens besteht darin, zwei oder mehr Halbleiterchips aufeinander zu stapeln und das oben beschriebene Verfahren zum Anbringen der Halbleiterchips zu verwenden.
Bei den in 4A bis 4B und 5A bis 5B gezeigten Ausführungsformen wurde der Halbleiterwafer 10 zu Halbleiterchips 14 vereinzelt, ohne die die Metallteilchen 13 enthaltende Paste 30 oder die Metallteilchen 13 auf dem Halbleiterwafer 10 aufzubringen. Bei dem in 4A gezeigten Beispiel wird die die Metallteilchen 13 enthaltende Paste 30 auf den Träger 15 aufgetragen, und der Halbleiterchip 14 wird dann auf den Metallteilchen 13 auf dem Träger 15 platziert (siehe 4B). Das Auftragen der Paste 30 kann durch Siebdruck oder andere Drucktechniken durchgeführt werden. Zudem kann die Paste 30 durch eine Rakel verteilt werden. Andere Techniken für das Auftragen der Paste 30 auf den Träger 15 sind ebenfalls möglich, beispielsweise Dispensieren oder Aufschleudern.
Bei dem in 5A gezeigten Beispiel wird die Metallteilchen 13 enthaltende Paste 30 auf einer ersten Fläche 11 des bereits vereinzelten Halbleiterchips 14 aufgetragen, und der Halbleiterchip 14 wird auf dem Träger 15 platziert, wobei die Metallteilchen 13 dem Träger 15 zugewandt sind (siehe 5B).
Wie oben beschrieben, können die Metallteilchen 13 in Form einer die Metallteilchen 13 enthaltenden Paste 30 aufgetragen werden. Wenngleich in 4A und 4B nicht gezeigt, kann der Träger 15 auf eine Temperatur unter der Sintertemperatur der Metallteilchen 13 erhitzt werden, so dass Flüssigkeiten und/oder Beschichtungen der Metallteilchen 13 verdampfen können. Der Halbleiterchip 14 kann dann bei diesem Beispiel auf willkürliche Temperaturen erhitzt werden.
Bei der in 5A und 5B gezeigten Ausführungsform kann der Halbleiterchip 14 auf eine Temperatur unter der Sintertemperatur der Metallteilchen 13 erhitzt werden, so dass Flüssigkeiten und/oder Beschichtungen der Metallteilchen 13 verdampfen können. Der Träger 15 kann dann bei diesem Beispiel auf willkürliche Temperaturen erhitzt werden.
In 6A und 6B sind Mikroskopaufnahmen eines Querschnitts eines auf einem Systemträger montierten Halbleiterchips gezeigt. Bei dem vorliegenden Beispiel wurde eine Silberteilchen enthaltende Paste auf einen Halbleiterwafer aufgetragen. Die Paste wurde 10 Minuten lang bei einer Temperatur T₁ von 95°C getrocknet. Eine Schicht aus Silberteilchen mit einer Schichtdicke von etwa 15 μm wurde erhalten. Nach dem Zersägen des Halbleiterwafers wurde einer der Halbleiterchips auf einem Systemträger montiert, der mit einer 5 μm-Schicht aus Silber bei einer Temperatur T₂ von 300°C für 6 Sekunden beschichtet wurde.
Wie aus 6B ersichtlich ist, weist die den Halbleiterchip an dem Systemträger anbringende Silberschicht eine Dicke von 10 bis 11 μm und eine schwammartige Struktur auf, die auf den Sinterprozess zurückzuführen ist.
7 zeigt eine Elektronenmikroskopaufnahme eines weiteren Querschnitts eines durch Verwenden eines Sinterverfahrens auf einem Systemträger montierten Halbleiterchips. Wie in 7 gezeigt, wird nur wenig elektrisch leitendes Material herausgequetscht, wenn der Halbleiterchip auf dem Systemträger montiert wird. Weiterhin weist die gesinterte Schicht eine sehr gleichförmige Dicke auf und enthält nur einige wenige Hohlräume.
Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Begriffe „einschließen”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von dem hierin Dargestellten wesentlich differieren können.
Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims

Verfahren zum Herstellen eines Halbleiterbauelements (100–500), umfassend: Bereitstellen eines Trägers (15), Bereitstellen eines Halbleiterchips (14) mit einer ersten Fläche (11) und einer der ersten Fläche (11) gegenüberliegenden zweiten Fläche (12), Platzieren des Halbleiterchips (14) über dem Träger (15), wobei die erste Fläche (11) dem Träger (15) zugewandt ist, und Anlegen einer Spannung zwischen der zweiten Fläche (12) des Halbleiterchips (14) und dem Träger (15) zum Anbringen des Halbleiterchips (14) an dem Träger (15).
Verfahren nach Anspruch 1, wobei ein Kapselungsmaterial (24) auf den Halbleiterchip (14) nach dem Anlegen der Spannung zwischen der zweiten Fläche (12) des Halbleiterchips (14) und dem Träger (15) aufgebracht wird.
Verfahren nach Anspruch 1 oder 2, wobei eine Paste (30), die Metallteilchen (13) umfasst, auf den Träger (15) und/oder die erste Fläche (11) des Halbleiterchips (14) aufgetragen wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung während einer Zeitdauer von weniger als 10 Sekunden angelegt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung in Pulsen angelegt wird.
Verfahren nach Anspruch 5, wobei Pausenintervalle aufeinanderfolgende Pulse trennen und eine Zeitdauer eines der Pausenintervalle kürzer ist als eine Zeitdauer von einem der Pulse.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (14) von einem ersten Ort aufgenommen wird und an einem zweiten Ort über dem Träger (15) platziert wird.
Verfahren nach Anspruch 7, wobei das Aufgreifen und Plazieren des Halbleiterchips (14) mittels einer Pick-and-Place-Struktur, die entfernbar an dem Halbleiterchip (14) angebracht ist, vorgenommen wird.
Verfahren nach Anspruch 8, wobei das entfernbare Anbringen der Pick-and-Place-Struktur an dem Halbleiterchip (14) unter Verwendung von Vakuumdruck erfolgt.
Verfahren nach Anspruch 8 oder 9, wobei die Spannung unter Verwendung der Pick-and-Place-Struktur angelegt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung derart eingestellt wird, dass ein Strom zwischen der zweiten Fläche (12) des Halbleiterchips (14) und dem Träger (15) in einem Bereich von 10 bis 500 Ampere erzeugt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Spannung derart eingestellt wird, dass eine Temperatur zwischen dem Halbleiterchip (14) und dem Träger (15) in einem Bereich von 100 bis 300°C erzeugt wird.
Verfahren nach einem der Ansprüche 3 bis 12, wobei die Spannung derart eingestellt wird, dass die Metallteilchen (13) gesintert werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (15) durch eine Heizeinheit erwärmt wird.
Verfahren, umfassend: Bereitstellen eines Trägers (15) und eines Halbleiterchips (14), Auftragen von Metallteilchen (13) auf den Träger (15) und/oder den Halbleiterchip (14), Platzieren des Halbleiterchips (14) über dem Träger (15) und den Metallteilchen (13), und Einkoppeln eines Stroms in die Metallteilchen (13) zum Befestigen des Halbleiterchips (14) an dem Träger (15).
Verfahren nach Anspruch 15, wobei der Strom zum Sintern der Metallteilchen (13) konfiguriert ist.
Verfahren nach Anspruch 15 oder 16, wobei die Metallteilchen (13) beim Auftragen auf den Träger (15) und/oder den Halbleiterchip (14) mit einem organischen Material oder einem Flussmaterial (19) beschichtet sind und das organische Material oder Flussmaterial (19) entfernt wird, wenn der Strom in die Metallteilchen (13) eingekoppelt wird.
Verfahren nach einem der Ansprüche 15 bis 17, wobei Strompulse in die Metallteilchen (13) eingekoppelt werden.
Verfahren nach einem der Ansprüche 15 bis 18, wobei der Träger (15) durch eine Heizeinheit erwärmt wird.
Verfahren, umfassend: Bereitstellen eines Trägers (15) und eines Halbleiterchips (14), Auftragen von Metallteilchen (13) auf den Träger (15) und/oder den Halbleiterchip (14), Platzieren des Halbleiterchips (14) über dem Träger (15) und den Metallteilchen (13), und Anlegen einer Spannung zwischen dem Halbleiterchip (14) und dem Träger (15) zum Sintern der Metallteilchen (13).
Verfahren nach Anspruch 20, wobei der Halbleiterchip (14) beim Sintern der Metallteilchen (13) eine höhere Temperatur aufweist als der Träger (15).
Verfahren, umfassend: Auftragen von Metallteilchen (13) auf eine Fläche eines Halbleiterwafers (10), Vereinzeln des Halbleiterwafers (10) mit den Metallteilchen (13), um mehrere Halbleiterchips (14) zu erhalten, Platzieren mindestens eines der mehreren Halbleiterchips (14) über einem Träger (15), wobei die Metallteilchen (13) dem Träger (15) zugewandt sind, und Erhitzen der Metallteilchen (13) durch Einkoppeln eines Stroms in die Metallteilchen (13) zum Anbringen des mindestens einen Halbleiterchips (14) an den Träger (15).
Verfahren nach Anspruch 22, wobei die Metallteilchen (13) beim Erhitzen gesintert werden.
Verfahren nach Anspruch 22 oder 23, wobei die Metallteilchen (13) beim Auftragen auf den Halbleiterwafer (10) in einer Flüssigkeit (20) dispergiert sind.
Verfahren nach Anspruch 24, wobei Hitze auf den Halbleiterwafer (10) ausgeübt wird, bis die Flüssigkeit (20) mindestens teilweise verdampft ist.