DE102009011233B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102009011233B4
DE102009011233B4 DE200910011233 DE102009011233A DE102009011233B4 DE 102009011233 B4 DE102009011233 B4 DE 102009011233B4 DE 200910011233 DE200910011233 DE 200910011233 DE 102009011233 A DE102009011233 A DE 102009011233A DE 102009011233 B4 DE102009011233 B4 DE 102009011233B4
Authority
DE
Germany
Prior art keywords
electrode connection
resin
semiconductor device
electrode
soldering portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200910011233
Other languages
English (en)
Other versions
DE102009011233A1 (de
Inventor
Taketoshi Shikano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102009011233A1 publication Critical patent/DE102009011233A1/de
Application granted granted Critical
Publication of DE102009011233B4 publication Critical patent/DE102009011233B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Herrichten eines Halbleiterchips (13f) mit einer Hauptoberfläche (MS), Bilden eines Elektrodenverbindungslötabschnitts (11f) aus einem Material, das Leitfähigkeit und Verformbarkeit aufweist, auf der Hauptoberfläche (MS), Anordnen des Halbleiterchips (13f) in einer Form (23, 24) nach dem Schritt des Bildens des Elektrodenverbindungslötabschnitts (11f), wobei die Form (24) eine Innenfläche (IS), die der Hauptfläche (MS) mit einem Abstand dazwischen gegenüberliegt, und einen Pressstift (22) aufweist, der so von der Innenfläche (IS) aus vorspringt, dass er auf den Elektrodenverbindungslötabschnitt (11f) drückt, wodurch eine Vertiefung in dem Elektrodenverbindungslötabschnitt (11f) gebildet wird, Bilden eines Dichtharzabschnitts (15) mit einer Oberfläche (SF) und einer Öffnung (OPf) nach dem Schritt des Anordnens des Halbleiterchips (13f) in der Form durch Füllen der Form (23, 24) mit einem Harz (15m), Aushärten des Harzes und anschließendes Entfernen der Form, wobei die Oberfläche (SF) der Hauptoberfläche (MS) zugewandt ist und die...

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Halbleiterchip und einem Harzdichtungsabschnitt.
  • Als Halbleitervorrichtung zur Verwendung in einem Wechselrichter gibt es ein Leistungsmodul mit einer Mehrzahl von Halbleiterelementen wie z. B. IGBTs (Insolated Gate Bipolar Transistors, Bipolartransistoren mit isoliertem Gate) und Freilaufdioden, die mit einem Gussharz und einer Isolierfolie abgedichtet sind. Die japanische Patentoffenlegungsschrift JP 2006 319 084 A offenbart beispielsweise ein solches Leistungsmodul.
  • Als Technik zum Verringern der Größe einer Halbleitervorrichtung, die mit einem Harz abgedichtet ist, gibt es eine Technik, die beispielsweise in der japanischen Patentoffenlegungsschrift JP 2003 007 966 A offenbart ist. Gemäß dieser Technik enthält eine Halbleitervorrichtung ein Abstrahlsubstrat, ein Halbleiterelement, das auf diesem Abstrahlsubstrat bereitgestellt ist, eine Mehrzahl von Hauptelektrodenplatten, bei denen jeweils ein Ende elektrisch mit einer Hauptelektrode des Halbleiterelements verbunden ist, und einem Harzgehäuse zum Abdichten des Abstrahlungssubstrats, des Halbleiterelements und der Mehrzahl von Hauptelektrodenplatten mit einem Harz. Die jeweils anderen Enden der Mehrzahl von Hauptelektrodenplatten liegen an der Deckflächenseite des Harzgehäuses nach außen frei. Das Harzgehäuse wird durch ein Abformverfahren integral gebildet.
  • Bei der in der oben genannten japanischen Patentoffenlegungsschrift JP 2003 007 966 A beschriebenen Technik werden die Elektroden auf der Oberfläche des Halbleiterchips und die Hauptelektrodenplatte durch Drahtbonden verbunden. Daher muss ein für das Drahtbonden erforderlicher Bereich sichergestellt werden, und es ist schwierig, die Größe der Halbleitervorrichtung weiter zu verringern. Weiter ist beispielsweise eine Spezialform erforderlich, um es der Hauptelektrode zu ermöglichen, aus der Oberfläche des Harzgehäuses (der Deckflächenseite) direkt auf die Oberfläche des Halbleiterchips vorzuspringen, was zu einem Anstieg der Herstellungskosten führt.
  • US 2002/0043708 A1 beschreibt ein IGBT-Modul, das eine IGBT-Vorrichtung und eine Diodenvorrichtung enthält, die mit einander verbunden und in einem Gehäuse angebracht sind, das während des Betriebs erzeugt Wärme über eine Abstrahlplatte abstrahlt. Zum Verringern der Fläche des Moduls in einer Seitenrichtung ist die Kollektorelektrodenfläche des IGBT auf der Abstrahlplatte angebracht, und ein Elementverbindungsleiter ist über Leitharz auf der Emitterelektrodenfläche angebracht. Die Anodenelektrode der Diode ist mit Leitharz darauf gebondet, so dass der IGBT und die Diode gestapelt sind. In einer Ausführungsform laufen Anschlüsse des Transistors und der Diode durch eine Harzversiegelung und treten auf deren von der Abstrahlplatte abgewandten Seite von ihr aus.
  • US 2007/0257351 A1 ein Leistungsmodul mit einem Substrat, einer Leitkleberschicht, die auf dem Substrat gebildet ist, einer Vorrichtungschicht, die eine Stützfläche, eine Leistungsvorrichtung und eine passive Vorrichtung enthält, die auf der Leitkleberschicht gebildet sind, und ein Dichtungsmaterial, das die Vorrichtungsschicht hermetisch abdichtet. Die Stützfläche puffert die Spannung, die von einem Stützstift während des Vergießens auf das Substrat ausgeübt wird. Die durch den Stützstift bewirkte Öffnung in dem Dichtungsmaterial wird nach dem Vergießen aufgefüllt.
  • US 2004/0070066 A1 beschreibt eine Halbleitungsleistungsvorrichtung mit einem Harzgehäuse. Eine Polygonalmutter zum Aufnehmen einer Befestigungsschraube ist fest in einem Muttereinsatzloch eingesetzt, das in einem dünnen Abschnitt des Harzgehäuses gebildet ist, und ist mit einer Innenfläche des Muttereinsatzlochs in Eingriff. Die Innenfläche des Muttereinsatzlochs hat einen abgerundeten konkaven Aussparungsabschnitt, der an einer Stelle gebildet ist, die dem entsprechenden Eckabschnitt der Polygonalmutter gegenüberliegt, so dass der Eckabschnitt der Polygonalmutter nicht in Kontakt mit einem Abschnitt des Harzgehäuses ist, um zu verhindern, dass das Harzgehäuse Risse bekommt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, deren Größe bei relativ geringeren Kosten weiter verringert sein kann.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Anspruch 1.
  • Die Elektrode kann auf einem Bereich auf der Hauptoberfläche des Halbleiterchips bereitgestellt sein, so dass die Halbleitervorrichtung in ihrer Größe verringert werden kann. Da weiter der Leitabschnitt auf der Hauptoberfläche des Halbleiterchips bereitgestellt sein kann, ist es nicht erforderlich, in dem zweidimensionalen Layout einen zum Bereitstellen des Leitabschnitts erforderlichen Bereich in einem anderen Bereich als in dem Bereich auf dem Halbleiterchip bereitzustellen. Daher kann die Halbleitervorrichtung weiter in ihrer Größe verringert werden.
  • Weiterbildungen der Erfindung sind im Unteranspruch 2 angegeben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Schnittansicht, die schematisch einen Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine Draufsicht, die schematisch den Aufbau der erfindungsgemäß hergestellten Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
  • 3 ist ein 2 entsprechendes Diagramm, bei dem ein Formharz nicht dargestellt ist.
  • 4 ist ein Diagramm, das schematisch einen Schaltungsaufbau der erfindungsgemäß hergestellten Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
  • 5 ist eine Draufsicht, die schematisch einen ersten Schritt eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
  • 6 bis 9 sind Schnittansichten, die schematisch und aufeinanderfolgend einen ersten bis vierten Schritt des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigen.
  • 10 ist eine Schnittansicht, die schematisch einen Aufbau einer Halbleitervorrichtung gemäß einem nicht erfindungsgemäßen Vergleichsbeispiel zeigt.
  • 11 ist eine Draufsicht, die schematisch einen Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 12 ist eine Schnittansicht entlang einer Linie XII-XII in 11.
  • 13 ist eine Schnittansicht, die schematisch einen Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • Im Folgenden werden die Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • Zunächst wird mit Bezug auf 1–4 ein Aufbau einer erfindungsgemäß hergestellten Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. Es sei angemerkt, dass eine Linie I-I in jeder der 2 und 3 eine Stelle zeigt, an der der Querschnitt von 1 genommen wird.
  • Mit Bezug auf 1–3 ist die Halbleitervorrichtung der vorliegenden Erfindung ein Leistungsmodul vom Spritzpresstyp, das eine Mehrzahl von Leistungsvorrichtungen aufweist, die darauf angebracht (darin eingebettet) sind. Diese Halbleitervorrichtung enthält eine Mehrzahl von Freilaufdioden 13f (Halbleiterchips), eine Mehrzahl von IGBTs 13i, eine Mehrzahl von Elektrodenverbindungslötabschnitten 11f (Leitabschnitten), einen Elektrodenverbindungslötabschnitt 11h, einen Pressharzabschnitt 15 (einen Dichtungsharzabschnitt), Hauptelektrodenstifte 12fu und 12fn (Elektroden), einen Hauptelektrodenstift 12hp, eine Mehrzahl von Drähten 14, eine Mehrzahl externen Elektrodenanschlüsse 16, eine Mehrzahl von Wärmeverteilern 17, eine Isolierfolie hoher Wärmeleitfähigkeit 40, eine Mehrzahl von Chipbondlötabschnitten 20f und eine Mehrzahl von Chipbondlötabschnitten 20i.
  • Die Freilaufdiode 13f und der IGBT 13i sind Leistungsvorrichtungen und haben jeweils Hauptoberflächen MS (die in 3 gezeigten Oberflächen). Eine Anodenanschlussfläche der Freilaufdiode 13f sowie eine Emitteranschlussfläche und eine Steueranschlussfläche des IGBT 13i, die später beschrieben werden, sind auf diesen Hauptoberflächen MS gebildet.
  • Der Elektrodenverbindungslötabschnitt 11f ist auf der Hauptoberfläche MS der Freilaufdiode 13f bereitgestellt. Der Elektrodenverbindungslötabschnitt 11h ist auf dem Wärmeverteiler 17 bereitgestellt. Diese Elektrodenverbindungslötabschnitte 11f und 11h sind aus Lot gebildet, d. h. einem Material mit einer Leitfähigkeit und einer Verformbarkeit (Plastizität unter Druck).
  • Der Pressharzabschnitt 15 bedeckt jeweils die Hauptoberflächen MS der Freilaufdiode 13f und des IGBT 13i. Somit hat der Pressharzabschnitt 15 eine Oberfläche SF, die den Hauptoberflächen MS zugewandt ist. Der Pressharzabschnitt 15 ist ein Element, das ein Harzmaterial enthält. Der Pressharzabschnitt 15 kann weiter ein Füllmaterial enthalten, das aus einem anorganischen Material gebildet ist. Der Pressharzabschnitt 15 ist vorzugsweise aus einem Material gebildet, das für das Spritzpressverfahren geeignet ist. Anders ausgedrückt besteht der Pressharzabschnitt 15 vorzugsweise aus einem Material, das zum Zeitpunkt des Spritzpressens eine genügende Fluidität aufweist.
  • Die Hauptelektrodenstifte 12fu und 12fn sind Elektroden, die dem Freilaufdiodenabschnitt 13f entsprechen, und der Hauptelektrodenstift 12hp ist eine Elektrode, die dem Wärmeverteilerabschnitt 17 entspricht. Die Hauptelektrodenstifte 12fu und 12fn sind auf den Elektrodenverbindungslötabschnitten 11f bereitgestellt und verlaufen zwischen den Elektrodenverbindungslötabschnitt 11f und der Oberfläche SF des Pressharzabschnitts 15 durch den Pressharzabschnitt 15. Der Hauptelektrodenstift 12hp ist auf dem Elektrodenverbindungslötabschnitt 11h bereitgestellt und verläuft zwischen dem Elektrodenverbindungslötabschnitt 11h und der Oberfläche SF des Pressharzabschnitts 15 durch den Pressharzabschnitt 15.
  • Die Isolierfolie hoher Wärmeleitfähigkeit 40 hat einen Isolierabschnitt 18 und eine Kupferfolie 19. Der Isolierabschnitt 18 und die Kupferfolie 19 sind gestapelt und integral gebildet. Der Isolierabschnitt 18 besteht aus einem Isolator mit einer höheren Wärmeleitfähigkeit als diejenige des Materials des Pressharzabschnitts 15. Dieser Isolator ist beispielsweise ein Epoxydharz, das ein Füllmittel mit hoher Wärmeleitfähigkeit enthält. Die Kupferfolie 19 hat die Aufgabe, den Isolatorabschnitt 18 als Basismaterial der Isolierfolie hoher Wärmeleitfähigkeit zu schützen. Es sei angemerkt, dass die Folie aus einem anderen Metall als Kupfer bestehen kann, beispielsweise kann auch Aluminium anstelle der Kupferfolie 19 verwendet werden.
  • Der Draht 14 ist ein dünner Metalldraht und besteht beispielsweise aus Aluminium.
  • Die Chipbondlötabschnitte 20f und 20i sind jeweils unter der Freilaufdiode 13f und dem IGBT 13i bereitgestellt.
  • Mit Bezug auf 4 hat jedes Paar von IGBT 13i einen Emitteranschluss und einen Kollektoranschluss als Hauptanschlüsse, die Anschlüsse für die Eingabe/Ausgabe des Hauptstroms sind. Der IGBT 13i ist ein Halbleiterschaltelement, das einen Strompfad zwischen dem Emitteranschluss und dem Kollektoranschluss schaltet. Das Schalten wird in Übereinstimmung mit einem Steuersignal durchgeführt, das an ein Gate G angelegt wird.
  • Der Emitter des einen IGBT 13i und der Kollektor des anderen IGBT 13i sind miteinander verbunden, und dieser Verbindungsabschnitt entspricht einem Ausgangsanschluss U der Halbleitervorrichtung. Weiter entspricht der Kollektoranschluss des einen IGBT 13i einem Eingangsanschluss P und der Emitteranschluss des anderen IGBT 13i einem Eingangsanschluss N der Halbleitervorrichtung. Außerdem ist die Freilaufdiode 13f antiparallel zu jedem IGBT 13i geschaltet. Mit diesem Aufbau kann eine Ausgabe in Übereinstimmung mit dem Steuersignal von dem Ausgangsanschluss U gewonnen werden durch Anlegen eines Steuersignals an jedes Gate G, wobei eine hohe Gleichspannung zwischen den Eingangsanschlüssen P und N angelegt ist, so dass ein Potential des Eingangsanschlusses P höher ist als dasjenige des Eingangsanschlusses N.
  • Mit Bezug auf 1–4 hat der IGBT 13i eine (nicht gezeigte) Steueranschlussfläche, die dem Gate G entspricht. Diese Steueranschlussfläche ist durch einen Draht 14 mit dem externen Elektrodenanschluss 16 verbunden. Jeder IGBT 13i hat auch eine (nicht gezeigte) Emitteranschlussfläche zum Anschließen des Drahtes 14. Weiter ist ein Kollektor (eine Rückelektrode) jedes IGBT 13i über den Chipbondlötabschnitt 20i mit dem Wärmeverteiler 17 verbunden.
  • Jede Freilaufdiode 13f hat auf einer Seite (der in 3 gezeigten Seite) eine (nicht gezeigte) Anodenanschlussfläche. Diese Anodenanschlussfläche ist über einen Draht 14 mit dem IGBT 13i verbunden. Der Elektrodenverbindungslötabschnitt 11f ist auf der Anodenanschlussfläche angeordnet. Die andere Seite (eine der in 3 gezeigten Seite gegenüberliegende Seite) jeder Freilaufdiode 13f dient als Kathode und ist über den Chipbondlötabschnitt 20f mit dem Wärmeverteiler 17 verbunden.
  • Mit Bezug auf 1–3 ragen die Hauptelektrodenstifte 12hp, 12fu und 12fn von dem Inneren des Pressharzabschnitts 15 durch die Oberfläche SF zum Äußeren des Pressharzabschnitts 15 vor. Weiterhin sind die Hauptelektrodenabschnitte 12fu und 12fn elektrisch mit den Elektrodenverbindungslötabschnitten 11f innerhalb des Pressharzabschnitts 15 verbunden. Der Hauptelektrodenabschnitt 12hp ist elektrisch mit dem Elektrodenverbindungslötabschnitt 11h innerhalb des Pressharzabschnitts 15 verbunden.
  • Der Wärmeverteiler 17 ist auf einer Oberfläche bereitgestellt, die den jeweiligen Hauptoberflächen MS der Freilaufdiode 13f und des IGBT 13i gegenüberliegt. Der Wärmeverteiler 17 ist ein Element aus einem Material mit hoher Leitfähigkeit und Wärmeleitfähigkeit. Er ist beispielsweise ein plattenartiges Element aus Kupfer (Cu), das beispielsweise eine Dicke von 3 mm aufweist. Der Wärmeverteiler 17 hat eine Funktion als Teil des Verdrahtungswegs und eine Funktion zum Fördern der Wärmeabstrahlung durch Abführen der Wärme, die von der Freilaufdiode 13f und dem IGBT 13i erzeugt wird.
  • Als nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung der vorliegenden Erfindung beschrieben.
  • Mit Bezug hauptsächlich auf 5 und 6 wird ein Aufbau gebildet, der mit dem Harz versiegelt wird. Insbesondere werden zunächst die Freilaufdiode 13f und der IGBT 13i mit dem Wärmeverteiler 17 verbunden, wobei jeweils der Chipbondlötabschnitt 20f und der Chipbondlötabschnitt 20i dazwischen liegt. Ein Anschlussrahmen 21 mit den externen Elektrodenanschlüssen 16 ist so angeordnet, dass er den Wärmeverteiler 17 umgibt. Um eine in 4 gezeigte Schaltung zu bilden, wird Drahtbonden mit Drähten 14 zwischen der Freilaufdiode 13f, dem IGBT 13i, dem externen Elektrodenanschluss 16 und dem Wärmeverteiler 17 durchgeführt. Dann wird die Isolierfolie hoher Wärmeleitfähigkeit 14 auf der Unterseite des Wärmeverteilers 17 angeordnet. Weiter werden der Elektrodenverbindungslötabschnitt 11f und der Elektrodenverbindungslötabschnitt 11h jeweils auf der Hauptoberfläche MS der Freilaufdiode 13f und der Hauptoberfläche MS des Wärmeverteilers 17 gebildet.
  • Mit Bezug auf 7 werden eine Unterform 23 und eine Oberform 24 für das Spritzpressverfahren vorbereitet. Die Oberform 24 enthält eine Mehrzahl von Durchgangslöchern, die an den Elektrodenverbindungslötabschnitten 11f und 11h entsprechenden Stellen angeordnet sind und zu einer inneren Oberfläche IS eines Hohlraums führen, sowie Pressstifte 22, die jeweils in diese Mehrzahl von Durchgangslöchern eingesetzt sind. Die Tiefe des Einsetzens des Pressstifts 22 in das Durchgangsloch kann durch einen wohlbekannten (nicht gezeigten) Aktuator gesteuert werden. Mit diesem Aufbau ist die Oberform 24 so aufgebaut, dass sie es dem Pressstift 22 ermöglicht, von der Innenfläche IS aus vorzuspringen.
  • Die Oberform 23 und die Unterform 24 werden erwärmt. Der Anschlussrahmen wird zwischen die Oberform 23 und die Unterform 24 so eingebettet, dass die innere Oberfläche IS der Oberform 24 der Hauptoberfläche MS der Freilaufdiode 13f gegenüberliegt, wobei ein Zwischenraum dazwischen verbleibt. Die Mehrzahl von Pressstiften 22, die von der inneren Oberfläche IS der Oberform 24 aus vorspringen, werden jeweils, wie in 7 durch Pfeile gezeigt, gegen den Elektrodenverbindungslötabschnitt 11f und den Elektrodenverbindungslötabschnitt 11h gedrückt. Der Druck dieses Drückens wird durch den oben genannten Aktuator gesteuert.
  • Da der Elektrodenverbindungslötabschnitt 11f und der Elektrodenverbindungslötabschnitt 11h eine Verformbarkeit aufweisen, werden als Ergebnis des Drückens der Pressstifte wie in 8 gezeigt 22 jeweils Vertiefungen, die der Form der Spitzen der Pressstifte 22 entsprechen, in dem Elektrodenverbindungslötabschnitt 11f und dem Elektrodenverbindungslötabschnitt 11h gebildet.
  • Pulver oder eine Tablette, die hauptsächlich aus einem Epoxydharz und einem Füllmaterial bestehen, wird durch Erhitzen und Druck geschmolzen, um ein geschmolzenes Material 15m mit einer niedrigen Viskosität zu bilden. Der Hohlraum wird mit diesem geschmolzenem Material 15m gefüllt, das anschließend ausgehärtet wird. Die Unterform 23 und die Oberform 24 mit den Pressstiften 22 werden entfernt.
  • Mit Bezug hauptsächlich auf 9 ist der Pressharzabschnitt 15 mit der Oberfläche SF sowie mit Öffnungen OPf und OPh gebildet.
  • Nach dem der Pressharzabschnitt 15 auf diese Weise gebildet wurde, werden der Hauptelektrodenstift 12hp und die Hauptelektrodenstifte 12fu und 12fn (12fn ist in 9 nicht gezeigt) jeweils wie in 9 durch durchgezogene Pfeile dargestellt in die Öffnungen OPh und OPf eingesetzt. Als Ergebnis werden die Hauptelektrodenstifte 12fu und 12fn (12fn ist in 9 nicht gezeigt) sowie der Hauptelektrodenstift 12hp jeweils in die Vertiefungen in den Elektrodenverbindungslötabschnitten 11f und in die Vertiefung in dem Elektrodenverbindungslötabschnitt 11h eingesetzt. Als nächstes werden die Hauptelektrodenstifte 12u und 12fn (12fn ist in 9 nicht gezeigt) sowie der Hauptelektrodenstifte 12hp jeweils mit den Elektrodenverbindungslötabschnitten 11f und dem Elektrodenverbindungslötabschnitt 11h verbunden. Als Verbindungsverfahren kann beispielsweise ein Verfahren durch Erwärmung, ein Verfahren unter Verwendung von Ultraschallwellen und ein Druckbondverfahren verwendet werden.
  • Der Anschlussrahmen 21 wird außer einem Abschnitt, der die externen Elektrodenanschlüsse 16 bilden wird, durch Schneiden entfernt. Dann werden die externen Elektrodenanschlüsse 16 wie in 9 durch einen gestrichelten Pfeil gezeigt zu der Oberfläche SF hin gebogen.
  • Mit dem oben beschriebenen Verfahren wird die Halbleitervorrichtung der vorliegenden Ausführungsform gewonnen.
  • Mit Bezug auf 10 hat eine Halbleitervorrichtung in einem nicht zur Erfindung gehörigen Vergleichsbeispiel anstelle des Hauptelektrodenstifts 12fu eine externe Hauptelektrodenanschluss 46fu. Der externe Hauptelektrodenanschluss 46fu springt aus dem Pressharzabschnitt 15 von der an die Oberfläche SF angrenzend angeordneten Seite aus nach außen vor, nicht von der Oberfläche SF des Pressharzabschnitts 15 aus. Als Ergebnis dieses Vorspringens hat die Halbleitervorrichtung in dem Vergleichsbeispiel eine um den Abstand dW größere Breitenabmessung (eine Dimension in einer seitlichen Richtung in 10) als diejenige der erfindungsgemäß hergestellten Halbleitervorrichtung der vorliegenden Ausführungsform.
  • Gemäß der vorliegenden Ausführungsform kann wie in 1 gezeigt der Hauptelektrodenstift 12fu auf einem Bereich auf der Hauptfläche MS der Freilaufdiode 13F bereitgestellt sein, so dass die Größe der Halbleitervorrichtung verringert sein kann.
  • Da weiter der Elektrodenverbindungslötabschnitt 11f auf der Hauptfläche MS der Freilaufdiode 13f bereitgestellt ist, ist es nicht erforderlich, in dem zweidimensionalen Layout einen Bereich, der zum Bereitstellen des Elektrodenverbindungslötabschnitts 11 erforderlich ist, in einem anderen Bereich bereitzustellen als in dem Bereich auf der Freilaufdiode 13f. Daher kann die Größe der Halbleitervorrichtung weiter verringert werden.
  • Außerdem weist der Elektrodenverbindungslötabschnitt 11f Verformbarkeit auf. Wenn wie in 8 gezeigt der Pressstift 22 gegen den Elektrodenverbindungslötabschnitt 11f gedrückt wird, wird daher der Elektrodenverbindungslötabschnitt 11f als Ergebnis dieses Drückens verformt, und eine Zerstörung der Freilaufdiode 13f aufgrund der Kraft von dem Pressstift 22 kann verhindert werden. Es sei angemerkt, dass außer Lot beispielsweise ein Leitharz als Material mit hinreichender Verformbarkeit und Leitfähigkeit verwendet werden kann.
  • Wie in 9 gezeigt, ist der Hauptelektrodenstift 12fu in der Vertiefung des Elektrodenverbindungslötabschnitts 11f angeordnet und wird dann mit dem Elektrodenverbindungslötabschnitt 11f verbunden. Demzufolge kann eine zuverlässigere Verbindung erzielt werden.
  • Weiter ist der Hauptelektrodenstift 12fu wie in 1 gezeigt ohne Draht 14 mit der Freilaufdiode 13f verbunden, so dass die Anzahl der erforderlichen Drähte 14 verringert werden kann.
  • Auch wenn die Hauptelektrodenstifte 12fu und 12fn in der vorliegenden Ausführungsform auf den Hauptoberflächen MS der Freilaufdiode 13f bereitgestellt sind, ist die vorliegende Erfindung nicht darauf eingeschränkt. Die Hauptelektrodenstifte können beispielsweise auf der Hauptoberfläche MS des IGBT 13i bereitgestellt sein.
  • Auch wenn ein Hauptelektrodenstift für einen Halbleiterchip (an einem Punkt) verwendet wird, kann entsprechend der Größe eines durch eine Hauptelektrode fließenden Stroms eine Mehrzahl von Hauptelektrodenstiften verwendet werden, und der Hauptelektrodenstift kann anstelle einer stabartigen Form eine plattenartige Form aufweisen.
  • Anstelle des Aufbaus, bei dem Elektrodenstifte 12fu, 12fn und 12hp in der Halbleitervorrichtung bereitgestellt sind, kann auch ein Aufbau verwendet werden, bei dem Elektroden, die jeweils in die Öffnungen OPf und OPh (in 9) eingesetzt werden sollen, auf der Seite der externen Schaltung bereitgestellt sind, die mit dieser Halbleitervorrichtung verbunden werden soll.
  • Mit Bezug hauptsächlich auf 11 und 12 enthält eine Halbleitervorrichtung einer zweiten Ausführungsform jeweils Hauptelektrodenabschnitte 42fu, 42fn und 42hp anstelle der Hauptelektrodenstifte 12fu, 12fn und 12hp der ersten Ausführungsform. Jeder der Hauptelektrodenabschnitte 42fu und 42fn weist einen Stiftabschnitt 28f und einen Drehungsverhinderungsabschnitt 26f auf. Der Hauptelektrodenabschnitt 42hp weist einen Stiftabschnitt 28h und einen Drehungsverhinderungsabschnitt 26h auf. Die Drehungsverhinderungsabschnitte 26f und 26h haben jeweils Schraubenlöcher 27f und 27h. Die Schraubenlöcher 27f und 27h sind so angeordnet, dass sie an der Oberfläche SF freiliegen.
  • Jeder der Drehungsverhinderungsabschnitte 26f und 26h hat die Form einer Mutter. Als Ergebnis hat jeder der Drehungsunterdrückungsabschnitte 26f und 26a einen Eckabschnitt CR, der in einer Richtung (einer Richtung in der Ebene von 11) quer zu einer Richtung vorspringt, in der sich die Schraubenlöcher 27f und 27h in dem Pressharzabschnitt 15 erstrecken (einer Vertikalrichtung in 12). Jeder der Drehungsverhinderungsabschnitte 26f und 26h weist vorzugsweise eine Mehrzahl von Eckabschnitten CR auf. Beispielsweise ist jeder der Drehungsverhinderungsabschnitte 26f und 26h wie in 11 gezeigt so aufgebaut, dass er eine Sechseckform hat und sechs Eckabschnitte CR aufweist.
  • Es sei angemerkt, dass der Aufbau ansonsten nahezu derselbe ist wie der der oben beschriebenen ersten Ausführungsform. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen dargestellt, und ihre Beschreibung wird nicht wiederholt. Auch ein Herstellungsverfahren ist nahezu dasselbe, außer dass in der vorliegenden Ausführungsform die Pressstifte 22 in der Oberform der ersten Ausführungsform in Übereinstimmungen mit den Hauptelektrodenabschnitten 42fu, 42fn und 42hp geformt sein müssen.
  • Gemäß der vorliegenden Ausführungsform kann eine Verbindung zwischen der Halbleitervorrichtung und einer an die Halbleitervorrichtung anzuschließenden Schaltung durchgeführt werden durch Festschrauben von Schrauben in den jeweiligen Schraubenlöchern 27f und 27h der Drehungsunterdrückungsabschnitte 26f und 26h.
  • Vorzugsweise weist jeder der Drehungsunterdrückungsabschnitte 26f und 26h die Mehrzahl von Eckabschnitten CR auf. Demzufolge kann eine unnötige Drehung der Drehungsverbindungsabschnitte 26f und 26h zum Zeitpunkt des Festziehens der Schrauben verhindert werden. Außerdem kann eine Beschädigung des Gussharzes aufgrund einer Kraftkonzentration zum Zeitpunkt des Festziehens der Schrauben ebenfalls verhindert werden.
  • Mit Bezug auf 13 enthält eine erfindungsgemäß hergestellte Halbleitervorrichtung einer dritten Ausführungsform einen Harzabschnitt 33, der um jedes der Schraubenlöcher 27f und 27h herum an dem Pressharzabschnitt 15 angeordnet ist und an der Oberfläche SF freiliegt. Der Harzabschnitt 33 kann durch Aufbringen und anschließendes Aushärten eines flüssigen Harzes gebildet sein. Anstelle des Aufbringens des flüssigen Harzes kann der Harzabschnitt 33 beispielsweise auch gebildet sein durch Aufbringen eines Deckels (Stöpsels) mit Durchgangslöchern, die den Durchgangslöchern 27f und 27h entsprechen.
  • Es sei angemerkt, dass der Aufbau ansonsten annähernd derselbe wie der der oben beschriebenen zweiten Ausführungsform ist. Daher sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • Gemäß der vorliegenden Erfindung kann durch den Harzabschnitt 33 ein besser hinreichender Kriechabstand zwischen den einander benachbarten Hauptelektrodenabschnitten 42fu und 42fn oder zwischen den einander benachbarten Hauptelektrodenabschnitten 42fu und 42hp sichergestellt sein. Es sei angemerkt, dass der Kriechabstand sich auf den kürzesten Abstand zwischen zwei Leitabschnitten entlang der Oberfläche eines Isolators bezieht.
  • Weiter können die Drehungsverhinderungsabschnitte 26f und 26h durch den Harzabschnitt 33 befestigt sein.
  • Auch wenn in der oben beschriebenen ersten bis dritten Ausführungsform ein Aufbau verwendet wird, bei dem die Elektrode auf der Freilaufdiode 13f bereitgestellt ist, wobei der Elektrodenverbindungslötabschnitt 11f dazwischenliegt, kann beispielsweise auch ein Aufbau verwendet werden, bei dem die Elektrode auf dem IGBT 13i bereitgestellt ist, wobei der Elektrodenverbindungslötabschnitt dazwischen liegt.

Claims (2)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Herrichten eines Halbleiterchips (13f) mit einer Hauptoberfläche (MS), Bilden eines Elektrodenverbindungslötabschnitts (11f) aus einem Material, das Leitfähigkeit und Verformbarkeit aufweist, auf der Hauptoberfläche (MS), Anordnen des Halbleiterchips (13f) in einer Form (23, 24) nach dem Schritt des Bildens des Elektrodenverbindungslötabschnitts (11f), wobei die Form (24) eine Innenfläche (IS), die der Hauptfläche (MS) mit einem Abstand dazwischen gegenüberliegt, und einen Pressstift (22) aufweist, der so von der Innenfläche (IS) aus vorspringt, dass er auf den Elektrodenverbindungslötabschnitt (11f) drückt, wodurch eine Vertiefung in dem Elektrodenverbindungslötabschnitt (11f) gebildet wird, Bilden eines Dichtharzabschnitts (15) mit einer Oberfläche (SF) und einer Öffnung (OPf) nach dem Schritt des Anordnens des Halbleiterchips (13f) in der Form durch Füllen der Form (23, 24) mit einem Harz (15m), Aushärten des Harzes und anschließendes Entfernen der Form, wobei die Oberfläche (SF) der Hauptoberfläche (MS) zugewandt ist und die Öffnung (OPf) zwischen dem Elektrodenverbindungslötabschnitt (11f) und der Oberfläche (SF) hindurch verläuft, Einsetzen eines Hauptelektrodenstifts (12fu; 42hu) durch die Öffnung (OPf) hindurch in die Vertiefung des Elektrodenverbindungslötabschnitt (11f) nach dem Schritt des Bildens des Dichtharzabschnitts (15), und anschließendes Verbinden des Hauptelektrodenstifts (12fu; 42hu) mit dem Elektrodenverbindungslötabschnitt (11f).
  2. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1, bei dem der Schritt des Verbindens des Hauptelektrodenstifts (12fu; 42hu) mit dem Elektrodenverbindungslötabschnitt (11f) durch Erwärmung, unter Verwendung von Ultraschallwellen oder mittels eines Druckbondverfahrens durchgeführt wird.
DE200910011233 2008-07-10 2009-03-02 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102009011233B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-180154 2008-07-10
JP2008180154A JP5339800B2 (ja) 2008-07-10 2008-07-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102009011233A1 DE102009011233A1 (de) 2010-01-21
DE102009011233B4 true DE102009011233B4 (de) 2013-05-08

Family

ID=41427399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200910011233 Active DE102009011233B4 (de) 2008-07-10 2009-03-02 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US7855464B2 (de)
JP (1) JP5339800B2 (de)
CN (1) CN101626001B (de)
DE (1) DE102009011233B4 (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same
CN102893389B (zh) * 2010-05-12 2015-05-20 丰田自动车株式会社 半导体装置
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
JP5445344B2 (ja) * 2010-06-15 2014-03-19 三菱電機株式会社 電力用半導体装置
KR20120000805A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 패키지의 몰딩 방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101725220B1 (ko) * 2010-12-22 2017-04-10 삼성전자 주식회사 형광체 도포 방법 및 형광체 도포 장치
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
JP2013149673A (ja) * 2012-01-17 2013-08-01 Denso Corp 電子装置およびその製造方法
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
TWI570864B (zh) * 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US9136254B2 (en) * 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
CN105103289B (zh) 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
JP6094420B2 (ja) * 2013-08-09 2017-03-15 三菱電機株式会社 半導体装置
JP2015056614A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置部品および半導体装置
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
KR101938949B1 (ko) * 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
JP6897056B2 (ja) * 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
WO2018235197A1 (ja) * 2017-06-21 2018-12-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6567016B2 (ja) * 2017-11-02 2019-08-28 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
JP6981192B2 (ja) * 2017-11-15 2021-12-15 トヨタ自動車株式会社 半導体装置の製造方法
JP7052426B2 (ja) * 2018-03-02 2022-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019171804A1 (ja) * 2018-03-07 2019-09-12 富士電機株式会社 半導体装置
JP2020005402A (ja) * 2018-06-28 2020-01-09 富士電機株式会社 電力変換装置およびパワー半導体モジュール
CN109244015B (zh) * 2018-09-20 2024-03-15 上海科发电子产品有限公司 一种用于多引脚混合集成电路外壳的烧结模具
DE102018133479A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
DE102019206263B4 (de) * 2019-05-02 2022-06-30 Abb Schweiz Ag Halbleiterbauteil, Kraftfahrzeug und Verfahren zur Herstellung eines Halbleiterbauteils
EP3996133A4 (de) * 2019-07-02 2022-07-13 Mitsubishi Electric Corporation Leistungsmodul und herstellungsverfahren dafür
CN110444484B (zh) * 2019-07-31 2021-05-14 天津大学 具有应力缓冲且各向异性导电的铜柱垫块及其制作方法
JP7439485B2 (ja) 2019-12-10 2024-02-28 富士電機株式会社 半導体モジュール
DE102021107074A1 (de) * 2020-05-28 2021-12-02 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen desselben
US20230178506A1 (en) * 2020-06-05 2023-06-08 Mitsubishi Electric Corporation Power semiconductor apparatus and method of manufacturing the same, and power conversion apparatus
US11652078B2 (en) * 2021-04-20 2023-05-16 Infineon Technologies Ag High voltage semiconductor package with pin fit leads

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043708A1 (en) * 1998-11-30 2002-04-18 Hirotaka Muto Semiconductor module
US20040070066A1 (en) * 2002-10-10 2004-04-15 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
US20070257351A1 (en) * 2006-05-08 2007-11-08 Fairchild Korea Semiconductor, Ltd. Power module for low thermal resistance and method of fabricating the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142338A (ja) 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPS6484650A (en) 1987-09-26 1989-03-29 Nippon Telegraph & Telephone Pin grid array semiconductor device
JPH0787229B2 (ja) 1988-05-06 1995-09-20 三菱電機株式会社 半導体装置
JPH05203522A (ja) * 1992-01-23 1993-08-10 Mitsubishi Electric Corp モールドパッケージ半導体圧力センサおよびその製造方法
JPH08279575A (ja) * 1995-04-10 1996-10-22 Sony Corp 半導体パッケージ
JPH0969603A (ja) * 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JP3491481B2 (ja) 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
JP3610749B2 (ja) 1997-12-04 2005-01-19 富士電機デバイステクノロジー株式会社 半導体装置のパッケージおよびその製作方法並びにこれを用いた半導体装置
JP3386360B2 (ja) 1998-01-22 2003-03-17 株式会社三社電機製作所 電力用半導体モジュール
JPH11233671A (ja) * 1998-02-09 1999-08-27 Fuji Electric Co Ltd 半導体装置
JP4334047B2 (ja) * 1999-02-19 2009-09-16 三洋電機株式会社 半導体装置とその製造方法
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
JP4540884B2 (ja) 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP3787295B2 (ja) 2001-10-23 2006-06-21 ローム株式会社 半導体装置
WO2004053931A2 (en) * 2002-12-09 2004-06-24 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP2006319084A (ja) 2005-05-12 2006-11-24 Mitsubishi Electric Corp 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
TW200910541A (en) * 2007-08-21 2009-03-01 Advanced Semiconductor Eng Package structure and manufacturing method thereof
JP3140569U (ja) * 2007-09-26 2008-04-03 林金鋒 大電力パワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043708A1 (en) * 1998-11-30 2002-04-18 Hirotaka Muto Semiconductor module
US20040070066A1 (en) * 2002-10-10 2004-04-15 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
US20070257351A1 (en) * 2006-05-08 2007-11-08 Fairchild Korea Semiconductor, Ltd. Power module for low thermal resistance and method of fabricating the same

Also Published As

Publication number Publication date
US20100007026A1 (en) 2010-01-14
JP5339800B2 (ja) 2013-11-13
CN101626001B (zh) 2013-03-27
JP2010021338A (ja) 2010-01-28
US7855464B2 (en) 2010-12-21
DE102009011233A1 (de) 2010-01-21
CN101626001A (zh) 2010-01-13
US8183094B2 (en) 2012-05-22
US20110033986A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE10331335B4 (de) Leistungs-Halbleitervorrichtung
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE112013003222B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsverbindungsstruktur
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102012206596B4 (de) Halbleitervorrichtung
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102011003205B4 (de) Halbleitervorrichtungsmodul
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE10058446A1 (de) Halbleitervorrichtung mit Abstrahlungsstruktur, sowie Verfahren zu ihrer Herstellung
DE3241508A1 (de) Leistungstransistor-modul
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023310000

Ipc: H01L0021560000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023310000

Ipc: H01L0021560000

Effective date: 20130102

R020 Patent grant now final

Effective date: 20130809