DE102007061161A1 - Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit - Google Patents

Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit Download PDF

Info

Publication number
DE102007061161A1
DE102007061161A1 DE102007061161A DE102007061161A DE102007061161A1 DE 102007061161 A1 DE102007061161 A1 DE 102007061161A1 DE 102007061161 A DE102007061161 A DE 102007061161A DE 102007061161 A DE102007061161 A DE 102007061161A DE 102007061161 A1 DE102007061161 A1 DE 102007061161A1
Authority
DE
Germany
Prior art keywords
electronic
signal
conductive
packing
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007061161A
Other languages
German (de)
Inventor
Ming-Chih Yew
Chang-Ann Yuan
Chan-Yen Wufong Chou
Kou-Ning Chiang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Priority to DE102007061161A priority Critical patent/DE102007061161A1/en
Publication of DE102007061161A1 publication Critical patent/DE102007061161A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

The structure has a through hole (306) formed in a filling area that is formed at an electronic element (301). A leading material is filled in the hole to form a signal connection between an upper surface of the filling area and a supporting substrate (320). A signal contact (325) is formed on a side of the structure. An upper surface area of the contact is large, small or equal to the electronic element. The contact is formed on the side of the structure, where the side is connected with the contact to form a canal between the contact and an inner switching circuit of the electronic element.

Description

Gebiet der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf elektronische Packungsstrukturen und insbesondere auf eine Packungseinheit mit einem leitenden Trägersubstrat, das ein Multi-Chip-Stapeln über Signalkontakte auf beiden Seiten der Einheit erreichen kann.The The present invention relates to electronic packaging structures and in particular to a packaging unit with a conductive carrier substrate, this is a multi-chip stacking via signal contacts on both Can reach pages of unity.

Hintergrund der ErfindungBackground of the invention

Da die Nachfrage nach Funktionen und Anwendungen von elektronischen Produkten schnell wächst, ist die Packungstechnologie fortlaufend zu einer extremhohen Dichte, Miniaturgröße und vom Einzel-Chip zum Multi-Chip, vom 2D- zum 3D-Maßstab fortgeschritten. Somit gibt es zur Zeit fortschrittliche Packungsstrukturen (d. h. extrem hochdichte Packungsformen), wie Waferebenenpackungen, 3D-Packungen, Multi-Chip-Packungen und System-in-Packungen (SIP), die sich von konventionellen Packungen in ihrer Gestaltung, Herstellung und Materialverwendung merklich unterscheiden. Die idealste Situation ist, alle Schaltkreise in einem einzigen Siliciumchip unterzubringen, was System-on-Chip (SoC) ist. Ein Integrieren von immer komplizierter werdenden Schaltkreisfunktionen in einen einzigen Chip wird jedoch die Chipgröße vergrößern, das Chipherstellungsverfahren komplizieren und verursacht verringerte Ausbeute und erhöhte Kosten, neben technischen Schwierigkeiten. Daher ist, verglichen mit der SoC-Technologie, SIP, das kleine Größe, hohe Frequenz, hohe Geschwindigkeit, einen kurzen Herstellungszyklus und geringe Kosten hervorhebt, das bevorzugte Verfahren, um die obengenannten Ziele zu verwirklichen und Chips mit verschiedenen Schaltkreisfunktionen zu integrieren. Beruhend auf den Anforderungen verschiedener Anwendungen kann eine Packung in ein planares Multi-Chip-Modul (MCM), eine Multi-Chip-Packung (MCP) und eine gestapelte 3D-Packungsstruktur mit Multichips eingestuft werden, die Packungsgebiete wirksamer verringern und weiterhin dünne Chips verwenden, um die Dicke und das Gewicht der gestapelten Packung herabzusetzen. Daher kann die Anforderung an geringes Gewicht, Dünnheit und Kleinheit für fortschrittliche Packungsstrukturen bewerkstelligt werden.There the demand for functions and applications of electronic As products grow rapidly, the packaging technology is ongoing to an extremely high density, miniature size and from single chip to multi-chip, from 2D to 3D scale advanced. Thus, there are currently advanced packaging structures (i.e., extremely high density packages), such as wafer-level packages, 3D packages, Multi-chip packages and system-in-packages (SIP) that differ from conventional packages in their design, manufacture and use of materials noticeably different. The most ideal situation is all circuits in a single silicon chip, giving system-on-chip (SoC) is. Integrating increasingly complex circuit functions however, the chip size becomes a single chip enlarge, complicate the chip manufacturing process and causes reduced yield and increased costs, besides technical difficulties. Therefore, compared to SoC technology, SIP, the small size, high frequency, high speed, highlights a short manufacturing cycle and low cost, that preferred methods to achieve the above objectives and integrate chips with different circuit functions. Based on the requirements of different applications, one can Package in a planar multi-chip module (MCM), a multi-chip package (MCP) and classified a stacked 3D packing structure with multichips will reduce the packing areas more effectively and continue to thin Use chips to increase the thickness and weight of the stacked pack decrease. Therefore, the requirement for light weight, thinness and smallness for advanced packaging structures.

Eine Ausgangsverzweigung-Waferebenenpackungsstruktur und ein Verfahren dafür werden in dem Taiwan Patent Nr. 5,431,255 , wie in 1 gezeigt, offenbart, wobei ein Formmaterial 14 auf beiden Seiten und der Unterseite eines Chips 12 ist, ein dielektrisches Schichtprofil 8, das verwendet wird, um die Struktur einer leitenden Schicht 6 zu definieren, ist über dem Chip 12 und den Packungsmaterialien 14 verteilt, und eine schützende Maskierungsschicht 4 ist auf der Oberfläche der Packung aufgebracht. Eine erste leitende Erhebung 10 kann eine zweite leitende Erhebung 18 über die leitende Schicht in der obigen Struktur erreichen, um eine I/O-Ausgangsverzweigung zu erzielen. Ein Herstellungsverfahren für die obige Packungsstruktur ist auch in dem Patent beschrieben. Das Verfahren umfasst: 1) eine Maskierungsschicht (Träger) wird auf einem Substrat aufgebracht; 2) die Maskierungsschicht wird mit einem Muster versehen, um einen Teil des Substrats freizulegen, und ein leitendes Profil wird auf einem Teil des Maskierungsschichtprofils und dem freigelegten Substrat gebildet; 3) ein dielektrisches Schichtprofil wird auf der Maskierungsschicht und auf dem leitenden Schichtprofil gebildet, und ein Teil des obigen leitenden Schichtprofils wird freigelegt; 4) der Chip wird mit dem obigen freigelegten leitenden Schichtprofil unter Verwendung der ersten leitenden Erhebung verbunden, um einen Signalanschluss zu bilden; 5) die Packungsmaterialien werden auf dem obigen Chip gebildet, und das obige Substrat wird danach entfernt; und 6) die zweite leitende Erhebung wird auf dem obigen freigelegten leitenden Profil gebildet und angebracht, und die Packungseinheiten werden geschnitten und getrennt. Das Patent liefert eine Waferebenenpackungsstruktur mit I/O-Ausgangsverzweigungscharakteristik; die Packungsstruktur hat aber nicht Stapelungseigenschaften und kann die Anforderung der SIP-Technologie nicht erfüllen.An output branching wafer level packaging structure and a method therefor are disclosed in U.S. Patent Nos. 4,199,974 and 5,629,851 Taiwan Patent No. 5,431,255 , as in 1 shown, wherein a molding material 14 on both sides and the bottom of a chip 12 is a dielectric layer profile 8th which is used to structure a conductive layer 6 to define is over the chip 12 and the packing materials 14 distributed, and a protective masking layer 4 is applied to the surface of the pack. A first conducting survey 10 may be a second senior survey 18 reach over the conductive layer in the above structure to achieve an I / O output branch. A manufacturing method for the above packing structure is also described in the patent. The method comprises: 1) a masking layer (carrier) is applied to a substrate; 2) the masking layer is patterned to expose a portion of the substrate, and a conductive profile is formed on a portion of the masking layer profile and the exposed substrate; 3) a dielectric layer profile is formed on the masking layer and on the conductive layer profile, and a part of the above conductive layer profile is exposed; 4) the chip is connected to the above exposed conductive layer profile using the first conductive bump to form a signal terminal; 5) the packing materials are formed on the above chip, and the above substrate is then removed; and 6) the second conductive bump is formed and mounted on the above exposed conductive profile, and the package units are cut and separated. The patent provides a wafer level packaging structure with I / O output branching characteristic; however, the packaging structure does not have stacking properties and can not meet the requirement of SIP technology.

Eine elektronische Packungsstruktur, die eine profilierte Metallschicht verwendet, um eine I/O-Ausgangsverzweigungscharakteristik zu erzielen, wird in US Patent Nr. 6, 288, 905 , mit Bezug auf 2, offenbart. Diese Packungsstruktur umfasst: Eine profilierte Metallschicht 110, eine thermoplastische oder duroplastische dielektrische Schicht 120, Durchgangslöcher 130 und leitende Materialien 132, die in die Löcher 130 gefüllt sind, untere Packungsmaterialien 146 und ein elektronisches Element 140. Eine Signalübertragung des elektronischen Elements des Patents kann die Oberfläche der profilierten Metallschicht der Packungsstruktur über die obigen leitenden Durchgangslöcher erreichen; die profilierte Metallschicht liefert auch einen Träger für die Packungsstruktur beim Herstellungsverfahren. Diese Packungsstruktur besitzt jedoch auch nicht die Stapelungseigenschaften; weiterhin sind dielektrische Materialien vorhanden neben den Durchgangslöchern zwischen dem elektronischen Element und der Metallschicht, und es ist daher nicht einfach, Wärmeenergie, die durch das elektronische Element entlang diesem Weg erzeugt wird, zur Außenseite dieser Packung abzugeben.An electronic packaging structure using a profiled metal layer to achieve an I / O output branching characteristic is disclosed in U.S. Patent Nos. 5,467,874 US Pat. No. 6,288,905 , regarding 2 , disclosed. This packing structure comprises: a profiled metal layer 110 , a thermoplastic or thermoset dielectric layer 120 , Through holes 130 and senior materials 132 in the holes 130 are filled, lower packing materials 146 and an electronic element 140 , Signal transmission of the electronic element of the patent can reach the surface of the profiled metal layer of the package structure via the above conductive via holes; the profiled metal layer also provides a support for the packing structure in the manufacturing process. However, this packing structure also does not possess the stacking properties; Further, dielectric materials are provided adjacent to the through-holes between the electronic element and the metal layer, and it is therefore not easy to discharge heat energy generated by the electronic element along this path to the outside of this package.

Folglich, da eine System-on-Chip-Packung(SoC) eine Tendenz wird, um mehrere Chips, wie Mikroelektroniken, Hochfrequenzkommunikations- oder Betätigungssensoren herzustellen, und die Technologiekosten der gestapelten Packung zu verringern und Packungsvolumenverkleinerung zu erzielen, ist es ein dringendes Erfordernis, eine Struktur mit hoher Dichte, hoch zuverlässiger Struktur und elektrischen Eigenschaften zu entwickeln und eine Packungsstruktur mit mehreren mikroelektronischen Elementen zu gestalten und zusammenzusetzen, die eine flexible Anpassung je nach geforderten Anwendungsfunktionen machen kann.Consequently, since a system-on-chip (SoC) package tends to produce multiple chips, such as microelectronics, radio-frequency communication or actuation sensors, and others It is an urgent need to develop a high-density structure, highly reliable structure and electrical properties, and to design and assemble a packaging structure with multiple microelectronic elements that provide flexible adaptation as required, to reduce stacked package technology costs and to achieve package volume reduction Application functions.

Zusammenfassung der ErfindungSummary of the invention

Angesichts der obigen Nachteile beim Stand der Technik und einer zunehmenden Tendenz für eine System-on-Chip(SoC)-Packung, mehrere Chips herzustellen, wie Mikroelektroniken, Hochfrequenzkommunikations- oder Betätigungssensoren, werden die Vorteile der vorliegenden Erfindung wie folgt gezeigt: Die vorliegende Erfindung schlägt eine elektronische Packungsstruktur vor, und es ist der Vorteil, eine Waferebenenpackungseinheit mit mehreren mikroelektronischen Elementen zu liefern, wobei die leitenden Bahnprofile auf den oberen und unteren Oberflächen eine einzige oder mehrere verkleinerte gestapelte Packungsstrukturen flexibel erfüllen können, je nach den Anforderungen der Anwendungsumstände und -funktionen, um die Signalübertragungswege und -zeit zu verringern und dadurch die Arbeitsfrequenz und Leistungsfähigkeit des gestapelten Packungsmoduls zu steigern.in view of the above disadvantages of the prior art and an increasing Tendency for a system-on-chip (SoC) package to make multiple chips such as microelectronics, radio frequency communication or actuation sensors, the advantages of the present invention are shown as follows: The present invention proposes an electronic packaging structure before, and it is the advantage of a wafer-level packing unit with to provide multiple microelectronic elements, wherein the conductive Track profiles on the upper and lower surfaces one single or multiple miniaturized stacked packing structures can meet flexibly, depending on the requirements the application circumstances and functions to the signal transmission paths and time and thereby the working frequency and performance of the stacked packing module.

Es ist ein anderer Vorteil der Erfindung, eine elektronische Packungsstruktur zu liefern, wobei alle Packungseinheiten auf den Wafern oder Substraten seriell hergestellt werden und um so die Herstellungskosten von jeder individuellen Packungseinheit zu verringern.It Another advantage of the invention is an electronic packaging structure to deliver, with all packaging units on the wafers or substrates serial and so the manufacturing cost of each individual Packing unit to reduce.

Es ist noch ein anderer Vorteil der Erfindung, eine elektronische Packungsstruktur zu liefern, wobei das leitende Trägersubstrat verwendet wird, um eine Signalübertragung für die elektronischen Elemente zu liefern, und das Trägersubstrat als Erdanschluss für die angeordneten elektronischen Elemente verwendet werden kann, um elektrische Charakteristiken der elektronischen Elemente zu steigern. Das Trägersubstrat ist weiterhin auch ein guter Wärmeleiter, der durch die elektronischen Elemente erzeugte und in der Packung gespeicherte Wärmeenergie wirksam zur Außenseite der Packung entlang des Substrats abgeben und so die Zuverlässigkeit der Packungsstruktur steigern kann.It Yet another advantage of the invention is an electronic packaging structure with the conductive carrier substrate used becomes a signal transmission for the electronic To provide elements, and the carrier substrate as a ground terminal for the arranged electronic elements can be used to increase electrical characteristics of the electronic elements. The carrier substrate is also a good conductor of heat, that generated by the electronic elements and in the pack stored heat energy effective to the outside the packaging along the substrate and so the reliability can increase the packing structure.

Um die oben diskutierten Vorteile zu erreichen, umfasst die vorgeschlagene elektronische Packungsstruktur der Erfindung ein einziges oder mehrere leitende Trägersubstrate. Ein einziges oder mehrere elektronische Elemente sind über den Oberflächen der obigen Trägersubstrate verteilt, und die Gebiete der Trägersubstrate können größer als, gleich wie oder kleiner als die der elektronischen Elemente sein. Eine einzige oder mehrere Füllzonen sind um die obigen elektronischen Elemente gebildet, es bestehen ein einziges oder mehrere Durchgangslöcher innerhalb der Füllzonen, und leitende Materialien sind in die Durchgangslöcher oder Lochwände gefüllt, um eine Signalverbindung zwischen den Oberflächen der Füllzonen und den obigen Substraten zu bilden. Ein einziger oder mehrere Signalkontakte sind auf wenigstens einer Seite der elektronischen Packungsstruktur gebildet, und die Oberflächengebiete der Signalkontakte können größer als, gleich wie oder kleiner als die der elektronischen Elemente sein. Ein einziger oder mehrere Signalkanäle sind auf wenigstens einer Seite der obigen elektronischen Packungsstruktur gebildet und jeweils mit den obigen Signalkontakten verbunden, um Kanäle zwischen den Signalkanälen und den inneren Schaltkreisen der obigen elektronischen Elemente zu bilden. Mehrere Fixierungsstrukturen (UBM: under bump metallization-Unterstoßmetallisation) sind auf den obigen Signalkontakten gebildet.Around To achieve the advantages discussed above, includes the proposed electronic packaging structure of the invention, one or more conductive carrier substrates. A single or multiple electronic Elements are above the surfaces of the above Carrier substrates distributed, and the areas of the carrier substrates can be greater than, equal to or less be that of the electronic elements. One or more Filling zones are formed around the above electronic elements, There is a single or multiple through holes within the filling zones, and conductive materials are in the through holes or perforated walls filled to a signal connection between the surfaces of the filling zones and the form the above substrates. A single or multiple signal contacts are formed on at least one side of the electronic packaging structure, and the surface areas of the signal contacts can greater than, equal to, or less than that of be electronic elements. A single or multiple signal channels are on at least one side of the above electronic packaging structure formed and respectively connected to the above signal contacts to Channels between the signal channels and the inner ones Form circuits of the above electronic elements. Several Fixation Structures (UBM: under bump metallization-impact metallization) are formed on the above signal contacts.

Die oben genannten Merkmale und Vorteile werden von der folgenden genauen Beschreibung einer bevorzugten Ausführungsform zusammen mit den begleitenden Zeichnungen klar.The Above features and benefits are detailed by the following Description of a preferred embodiment together clear with the accompanying drawings.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die bevorzugten Ausführungsformen der Erfindung werden in der folgenden Beschreibung und den begleitenden Zeichnungen weiter erläutert, und wobei:The preferred embodiments of the invention are described in the following description and the accompanying drawings, and wherein:

1 eine Ausgangsverzweigung-Waferebenenpackungsstruktur des Standes der Technik ist; 1 is a prior art output branching wafer level packaging structure;

2 eine elektronische Packungsstruktur des Standes der Technik ist, die eine profilierte Metallschicht verwendet, um eine I/O-Ausgangsverzweigungscharakteristik zu erreichen; 2 is a prior art electronic packaging structure that uses a profiled metal layer to achieve an I / O output branching characteristic;

3A eine erste Ausführungsform der Erfindung und eine Querschnittszeichnung der Packungseinheit der vorliegenden Erfindung ist;. 3A a first embodiment of the invention and a cross-sectional drawing of the packing unit of the present invention;

3B eine erste mögliche Unteransicht nach der ersten Ausführungsform entsprechend 3A der vorliegenden Erfindung ist; 3B a first possible bottom view according to the first embodiment accordingly 3A the present invention;

3C eine zweite mögliche Unteransicht nach der ersten Ausführungsform entsprechend 3A der vorliegenden Erfindung ist; 3C a second possible bottom view according to the first embodiment accordingly 3A the present invention;

3D eine dritte mögliche Unteransicht nach der ersten Ausführungsform entsprechend 3A der vorliegenden Erfindung ist; 3D a third possible bottom view according to the first embodiment accordingly 3A the present invention;

4 eine zweite Ausführungsform der Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten der Erfindung gestalteten gestapelten Packung einer ersten Art ist; 4 a second embodiment of Er and a schematic cross-sectional drawing of a stacked package of a first type constructed by the packing units of the invention;

5 eine dritte Ausführungsform der Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten der Erfindung gestalteten gestapelten Packung einer zweiten Art ist; 5 a third embodiment of the invention and a schematic cross-sectional drawing of a stacked packing of a second type designed by the packing units of the invention;

6 eine vierte Ausführungsform der vorliegenden Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten der Erfindung gestalteten gestapelten Packung einer dritten Art ist; 6 a fourth embodiment of the present invention and a schematic cross-sectional drawing of a stacked packing of a third type designed by the packing units of the invention;

7 eine fünfte Ausführungsform der vorliegenden Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten und ungepackten elektronischen Elemente der Erfindung gestalteten gestapelten Packung einer vierten Art ist; 7 a fifth embodiment of the present invention and a schematic cross-sectional drawing of a stacked packing of a fourth type designed by the packing units and unpacked electronic elements of the invention;

8 eine sechste Ausführungsform der Erfindung und eine Draufsicht einer durch die Packungseinheiten der Erfindung und andere Arten von Packungseinheiten oder elektronischen Elementen gestapelten Packung einer fünften Art ist. 8th A sixth embodiment of the invention and a plan view of a fifth type pack stacked by the packing units of the invention and other types of packing units or electronic elements.

Genaue Beschreibung einer bevorzugten AusführungsformExact description of one preferred embodiment

In der vorliegenden Erfindung wird eine elektronische Packungseinheit offenbart. Die Erfindung liefert insbesondere eine Packungseinheit mit einem leitenden Trägersubstrat, das Multi-Chip-Stapeln über die Signalkontakte auf beiden Seiten der Einheit erreichen kann. Die Ausführungsformen der Erfindung werden unten genau beschrieben, und die bevorzugte Ausführungsform dient nur zur Erläuterung und nicht zu Zwecken der Beschränkung der Erfindung.In The present invention is an electronic packaging unit disclosed. The invention provides in particular a packing unit with a conductive carrier substrate, the multi-chip stacking over can reach the signal contacts on both sides of the unit. The embodiments of the invention will be detailed below described, and the preferred embodiment is only for explanation and not for the purpose of limitation the invention.

3A ist eine Querschnittszeichnung der Packungseinheit nach der vorliegenden Erfindung. Eine erste Packungseinheit 300 verwendet ein leitendes Trägersubstrat 320 als einen Strukturrahmen, und das Material des leitenden Trägersubstrats 320 kann Cu, Ni, Fe, Al, Co, Au oder die Legierungen der obigen Metallmaterialien oder die Verbindungen von anderen Arten von leitenden Materialien sein. Ein erstes elektronisches Element 301 ist auf dem leitenden Trägersubstrat 320 unter Verwendung einer Klebstoffschicht 316 angeschlossen, und das elektronische Element kann aus einem aktiven elektronischen Element, einem passiven elektronischen Element, einem Tastelement, einem Testelement, einem mikro-elektro-mechanischen Chip(MEM) oder den Kombinationen der obigen elektronischen Elemente ausgewählt sein. Füllstoffe 310 werden um das erste elektronische Element 301 gefüllt, und die Füllstoffe 310 können aus thermoplastischen bis zu duroplastischen Materialien hergestellt sein, und ihre oberen Oberflächen sind nahe denen des ersten elektronischen Elements 301. Zweite Durchgangslöcher 311 sind in der Füllzone, und die leitenden Materialien sind in die Löcher und die Löcherwände gefüllt, um eine Signalverbindung zwischen den Oberflächen der Füllstoffe 310 und dem obigen leitenden Trägersubstrat 320 zu bilden. Das in die zweiten Durchgangslöcher 311 gefüllte leitende Material kann Sn, Ag, Au, Al, Be, Cu, Ni, Rh, W oder die Legierungen der obigen Metallmaterialien oder die Verbindungen von anderen Arten von leitenden Materialien sein. Die Oberflächenausgleichung wird von einer ersten Deckschicht 307 geliefert, und Schaltkreissignale von Kontaktbahnen 302 werden durch eine erste innere leitende Schicht 304 wieder verteilt, die durch Anwenden des Verfahrens der Kathodenzerstäubung, Galvanisierung oder anderen geeigneten Verfahren gebildet wird. Schaltkreissignale in dem ersten elektronischen Element 301 sind über die erste innere leitende Schicht 304 mit den obigen zweiten Durchgangslöchern 311 verbunden und sind auch an erste Durchgangslöcher 306 gekoppelt, die durch eine zweite Deckschicht 308 bestimmt sind, um Signale zu einer zweiten inneren leitenden Schicht 305 zu übertragen. Durch die ersten Durchgangslöcher 306 übertragene Signale werden von der zweiten inneren leitenden Schicht 305 wieder verteilt; eine erste Schaltkreisschutzschicht 309 ist auf den oberen Oberflächen der zweiten inneren leitenden Schicht 305 und der zweiten Deckschicht 308 vorgesehen, um die zweite innere leitende Schicht 305 zu schützen und um einen vierten Signalkontakt 325 auf der oberen Oberfläche der ersten Packungseinheit 300 zu bilden. 3A is a cross-sectional drawing of the packing unit according to the present invention. A first pack unit 300 uses a conductive carrier substrate 320 as a structural frame, and the material of the conductive support substrate 320 may be Cu, Ni, Fe, Al, Co, Au or the alloys of the above metal materials or the compounds of other types of conductive materials. A first electronic element 301 is on the conductive support substrate 320 using an adhesive layer 316 connected, and the electronic element may be selected from an active electronic element, a passive electronic element, a probe element, a test element, a micro-electro-mechanical chip (MEM) or the combinations of the above electronic elements. fillers 310 become the first electronic element 301 filled, and the fillers 310 may be made of thermoplastic to thermosetting materials, and their upper surfaces are close to those of the first electronic element 301 , Second through holes 311 are in the filling zone, and the conductive materials are filled in the holes and the holes walls to provide a signal connection between the surfaces of the fillers 310 and the above conductive support substrate 320 to build. The second through holes 311 filled conductive material may be Sn, Ag, Au, Al, Be, Cu, Ni, Rh, W or the alloys of the above metal materials or the compounds of other types of conductive materials. The surface compensation is made by a first cover layer 307 supplied, and circuit signals from contact tracks 302 be through a first inner conductive layer 304 redistributed by applying the sputtering, galvanizing or other suitable method. Circuit signals in the first electronic element 301 are above the first inner conductive layer 304 with the above second through holes 311 connected and are also at first through holes 306 coupled by a second cover layer 308 are intended to send signals to a second inner conductive layer 305 transferred to. Through the first through holes 306 transmitted signals are from the second inner conductive layer 305 redistributed; a first circuit protection layer 309 is on the upper surfaces of the second inner conductive layer 305 and the second cover layer 308 provided to the second inner conductive layer 305 protect and a fourth signal contact 325 on the upper surface of the first packing unit 300 to build.

Das obige Trägersubstrat 320 der ersten Packungseinheit 300 ist leitend, daher kann ein erster Signalkanal 320a auf dem Trägersubstrat 320 definiert werden, und ein zweiter Signalkanal 320b kann auf der unteren Oberfläche der Packungsstruktur definiert werden. Eine Isolierschicht 323 kann zwischen die Signalkanäle gefüllt sein, um die verschiedenen Schaltkreissignale zu isolieren, und ein erster Signalkontakt 320c ist durch eine zweite Schaltkreisschutzschicht 314 definiert, die auf der unteren Oberfläche der ersten Packungseinheit 300 vorgesehen ist. Von der obigen Beschreibung ist bekannt, dass ein einziger oder mehrere Signalkontakte 320c, 325 auf einer einzigen Seite oder auf beiden Seiten der elektronischen Packungsstruktur gebildet sein können, und die verteilten Oberflächengebiete der Signalkontakte können größer als das obere Oberflächengebiet des obigen ersten elektronischen Elements 301 sein, um I/O-Ausgangsverzweigung zu erreichen. Eine erste und zweite Signalkontaktschutzschicht 324, 326 können auf dem obigen ersten Signalkontakt 320c oder auf dem vierten Signalkontakt 325 als ein Signalschutzmaterial aufgebracht werden, bevor die erste Packungseinheit 300 gestapelt wird. Signalübertragungsfixierungsstrukturen 303 (UBM: Unterstoßmetallisation) sind auf den obigen Signalkontaktschutzschichten 324, 326 gebildet, um Schaltkreissignale zwischen der ersten Packungseinheit 300 und anderen elektronischen Elementen anzuschließen.The above carrier substrate 320 the first pack unit 300 is conductive, therefore, a first signal channel 320a on the carrier substrate 320 be defined, and a second signal channel 320b can be defined on the bottom surface of the packing structure. An insulating layer 323 may be filled between the signal channels to isolate the various circuit signals, and a first signal contact 320c is through a second circuit protection layer 314 defined on the lower surface of the first packing unit 300 is provided. From the above description, it is known that a single or multiple signal contacts 320c . 325 may be formed on a single side or on both sides of the electronic packaging structure, and the distributed surface areas of the signal contacts may be larger than the upper surface area of the above first electronic element 301 to achieve I / O output branching. A first and second signal contact protection layer 324 . 326 can on the above first signal contact 320c or on the fourth signal contact 325 as a signal protective material applied before the first packing unit 300 is stacked. Signal transmission fixation structures 303 (UBM: underpass metallization) are on the above signal contact protection layers 324 . 326 formed to circuit signals between the first packing unit 300 and other electronic elements.

Ein mögliches Herstellungsverfahren für die obige erste Packungseinheit 300 schließt einen Schritt des Befestigens der Rückseite des ersten elektronischen Elements 301 auf dem leitenden Trägersubstrat 320 ein. Der nächste Schritt ist, die Füllstoffe 310 durch Siebdrucken, Schablonendrucken, Zylinderbeschichten, Tintenstrahlbeschichten, Lamination, Lithographie oder andere geeignete Verfahren zu bilden. Die zweiten Durchgangslöcher 311 werden danach in den Füllstoffen 310 durch Verwendung von Maschinenbohren, Laserbohren, Trocken/Nassätzen oder anderen geeigneten Verfahren definiert, und die leitenden Materialien werden in die Löcher oder Löcherwände gefüllt. Der erste Signalkanal 320a und der zweite Signalkanal 320b werden auf dem Trägersubstrat 320 durch maschinelle Bearbeitung, Trockenätzen, Nassätzen, Laserbohren oder andere geeignete Verfahren gebildet, und die Isolierschicht 323 wird zwischen den Signalkanälen gefüllt, um die verschiedenen Schaltkreissignale zu isolieren. Die zweite Schaltkreisschutzschicht 314 wird dann durch Siebdrucken, Schablonendrucken, Lithographie oder andere geeignete Verfahren gebildet und die Stelle des ersten Signalkontakts 320c wird definiert.A possible manufacturing method for the above first packing unit 300 includes a step of attaching the back of the first electronic element 301 on the conductive support substrate 320 one. The next step is the fillers 310 by screen printing, stencil printing, cylinder coating, ink jet coating, lamination, lithography or other suitable methods. The second through holes 311 afterwards in the fillers 310 by machine drilling, laser drilling, dry / wet etching, or other suitable methods, and the conductive materials are filled into the holes or holes walls. The first signal channel 320a and the second signal channel 320b be on the carrier substrate 320 formed by machining, dry etching, wet etching, laser drilling or other suitable methods, and the insulating layer 323 is filled between the signal channels to isolate the various circuit signals. The second circuit protection layer 314 is then formed by screen printing, stencil printing, lithography or other suitable methods and the location of the first signal contact 320c is defined.

Die erste Deckschicht 307, die erste innere leitende Schicht 304, die zweite Deckschicht 308 und die zweite innere leitende Schicht 305 werden nacheinander durch ein Musterverfahren gebildet. Die erste Schaltkreisschutzschicht 309 wird dann durch Siebdrucken, Schablonendrucken, Lithographie oder andere geeignete Verfahren gebildet, und der vierte Signalkontakt 325 wird durch die entsprechende Stellung des ersten Signalkontakts 320c definiert. Die zweite Signalkontaktschutzschicht 326 wird schließlich auf der oberen Oberfläche des ersten Signalkontakts 320c gebildet, und die erste Signalkontaktschutzschicht 324 wird auf der oberen Oberfläche des vierten Signalkontakts 325 durch Siebdrucken, Schablonendrucken, Zylinderbeschichten, Tintenstrahlbeschichten, Lamination, Lithographie oder andere geeignete Verfahren gebildet. Die gestapelte 3D-Packungsstruktur mit den leitenden Trägersubstraten der vorliegenden Erfindung kann durch einen der obigen Herstellungsverfahren vervollständigt werden. Es ist klar, dass die obige spezifische Ausführungsform der Erfindung hier eher für Zwecke der Darstellung als für ein Beschränken der Erfindung beschrieben worden ist.The first cover layer 307 , the first inner conductive layer 304 , the second cover layer 308 and the second inner conductive layer 305 are formed successively by a patterning process. The first circuit protection layer 309 is then formed by screen printing, stencil printing, lithography or other suitable methods, and the fourth signal contact 325 is determined by the corresponding position of the first signal contact 320c Are defined. The second signal contact protection layer 326 eventually becomes on the upper surface of the first signal contact 320c formed, and the first signal contact protection layer 324 becomes on the upper surface of the fourth signal contact 325 formed by screen printing, stencil printing, cylinder coating, ink jet coating, lamination, lithography or other suitable methods. The stacked 3D packaging structure with the conductive supporting substrates of the present invention can be completed by one of the above manufacturing methods. It will be understood that the above specific embodiment of the invention has been described herein for purposes of illustration rather than limitation of the invention.

3B ist entsprechend 3A eine erste mögliche Unteransicht der Packungseinheit nach der vorliegenden Erfindung, und die zweite Schaltkreisschutzschicht 314 und die zweite Signalkontaktschutzschicht 326 in 3A sind in dieser Zeichnung zur einfachen Darstellung fortgelassen. Der erste Signalkanal 320a und der zweite Signalkanal 320b werden auf dem Trägersubstrat 320 nach einem Musterverfahren gebildet, und die Isolierschicht 323 wird um die Signalkanäle gefüllt. Das erste elektronische Element 301 auf einer anderen Seite des Trägersubstrat wird in dieser Zeichnung durch eine punktierte Linie angezeigt, und Schaltkreissignale des ersten elektronischen Elements 301 können über die zweiten Durchgangslöcher 311 zu dem Trägersubstrat 320 übertragen und dann über auf dem Substrat definierte Signalkanäle mit dem ersten Signalkontakt 320c, einem zweiten Signalkontakt 320d oder einem dritten Signalkontakt 320e verbunden werden. Signalkontakte, hergestellt durch das mit Muster versehene Trägersubstrat 320, können ein Kontakt sein, wie der erste Signalkontakt 320c, zum Übertragen von Signalen der zweiten Durchgangslöcher 311; sie können auch wie der zweite Signalkontakt 320d sein, der nicht die Funktion zum Übertragen von Signalen hat, und werden stattdessen eine Stelle zum späteren Anordnen der Nicht-Signal-Übertragungs-Fixierungsstruktur (UBM) in der Packung; sie können noch wie der dritte Signalkontakt 320e sein und Schaltkreissignale der profilierten Kontakte direkt übertragen, die mit den Durchgangslöchern verbunden sind. Das profilierte Trägersubstrat 320 kann auch als Mittel für die Signalübertragung zwischen den Durchgangslöchern 311 benutzt werden, wie der zweite Signalkanal 320b zeigt. Das Trägersubstrat 320 kann direkt an ein drittes Durchgangsloch 319 angeschlossen werden, das ein Kanal zum Übertragen von Erdsignalen auf das erste elektronische Element 301 sein kann. Das Trägersubstrat 320 wird durch diese Gestaltung in einen Erdanschluss für das erste elektronische Element 301 umgewandelt und kann so elektrische Eigenschaften der ersten Packungseinheit 300 wirksam verbessern. 3B is appropriate 3A a first possible bottom view of the packing unit according to the present invention, and the second circuit protection layer 314 and the second signal contact protection layer 326 in 3A are omitted in this drawing for ease of illustration. The first signal channel 320a and the second signal channel 320b be on the carrier substrate 320 formed by a patterning process, and the insulating layer 323 is filled around the signal channels. The first electronic element 301 on another side of the supporting substrate is indicated by a dotted line in this drawing, and circuit signals of the first electronic element 301 can have the second through holes 311 to the carrier substrate 320 transmitted and then defined on the substrate signal channels with the first signal contact 320c , a second signal contact 320d or a third signal contact 320e get connected. Signal contacts made by the patterned carrier substrate 320 , may be a contact, like the first signal contact 320c for transmitting signals of the second through holes 311 ; They can also be like the second signal contact 320d which does not have the function of transmitting signals, and instead, a place for later arranging the non-signal transmission fixation structure (UBM) in the pack; they can still be like the third signal contact 320e and directly transfer circuit signals of the profiled contacts connected to the through holes. The profiled carrier substrate 320 can also act as a means of signal transmission between the through holes 311 used as the second signal channel 320b shows. The carrier substrate 320 can go directly to a third through hole 319 connected to a channel for transmitting earth signals to the first electronic element 301 can be. The carrier substrate 320 This design makes it a ground terminal for the first electronic element 301 and thus can electrical properties of the first packing unit 300 effectively improve.

3C ist entsprechend 3A eine zweite mögliche Unteransicht der Packungseinheit nach der vorliegenden Erfindung, und die zweite Schaltkreisschutzschicht 314 und die zweite Signalkontaktschutzschicht 326 in 3A sind in dieser Zeichnung zur einfachen Darstellung fortgelassen. Nach einem Musterverfahren bleiben nur die Signalkanäle auf dem Trägersubstrat 320, wie der erste Signalkanal 320a und der zweite Signalkanal 320b, und die Füllstoffe 310 sind auf der Rückseite des Trägersubstrats 320. Eine Klebstoffschicht 316 ist innen freigelegt, da nur die Materialien mit den Signalkanälen des Trägersubstrats 320 zurückbleiben. Ein Vorteil dieses Verfahrens ist, dass das erste elektronische Element 301 immer noch Signale an den ersten Signalkanal 320a oder den zweiten Signalkanal 320b über die zweiten Durchgangslöcher übertragen kann, und das profilierte Trägersubstrat 320 kann eine Funktion wie Kühlrippen liefern und die wärmeableitende Leistung der ersten Packungseinheit 300 weiter verbessern. 3C is appropriate 3A a second possible bottom view of the packing unit according to the present invention, and the second circuit protection layer 314 and the second signal contact protection layer 326 in 3A are omitted in this drawing for ease of illustration. After a patterning process, only the signal channels remain on the carrier substrate 320 like the first signal channel 320a and the second signal channel 320b , and the fillers 310 are on the back of the carrier substrate 320 , An adhesive layer 316 is exposed inside, since only the materials with the signal channels of the carrier substrate 320 remain. An advantage of this method is that the first electronic element 301 still signals to the first signal channel 320a or the second signal channel 320b can transmit over the second through holes, and the profiled carrier substrate 320 can provide a function such as cooling fins and the heat dissipating performance of the first packing unit 300 improve further.

3D ist entsprechend 3A eine dritte mögliche Unteransicht der Packungseinheit nach der vorliegenden Erfindung. Das Trägersubstrat 320 ist von der zweiten Schaltkreisschutzschicht 314 bedeckt, um Schutz für die Signalkanäle auf dem Substrat zu geben, und die Stellen des ersten Signalkontakts 320c und des zweiten Signalkontakts 320d sind definiert, um die Waferebenenpackungseinheiten mit mehreren mikroelektronischen Elementen der Erfindung zu bilden Es ist klar, dass die obige spezifische Ausführungsform der Erfindung hier eher für Zwecke der Darstellung als für ein Beschränken der Erfindung beschrieben worden ist. 3D is appropriate 3A a third possible bottom view of the packing unit according to the present invention. The carrier substrate 320 is from the second circuit protection layer 314 to provide protection for the signal channels on the substrate and the locations of the first signal contact 320c and the second signal contact 320d are defined to form the wafer level packaging units having multiple microelectronic elements of the invention. It is to be understood that the above specific embodiment of the invention has been described herein for purposes of illustration rather than limitation of the invention.

4 ist eine zweite Ausführungsform der vorliegenden Erfindung, und eine schematische Querschnittszeichnung einer von den Packungseinheiten der vorliegenden Erfindung gestaltete gestapelte Packungseinheit einer ersten Art. Signalkontakte sind auf den entsprechenden Punkten der oberen und unteren Oberflächen einer ersten Packungseinheit 410 und einer zweiten Packungseinheit 420 vorhanden; Signalübertragungsfixierungsstrukturen 403 (UBM) können benutzt werden, um eine Signalverbindung zwischen der ersten Packungseinheit 410, der zweiten Packungseinheit 420 und einem Substrat 401 zu bilden und dabei eine gestapelte Packung zu vervollständigen. 4 Fig. 12 is a second embodiment of the present invention, and a schematic cross-sectional drawing of a stacked packaging unit of a first type designed by the packing units of the present invention. Signal contacts are on the corresponding points of the upper and lower surfaces of a first packing unit 410 and a second packing unit 420 available; Signal transmission fixation structures 403 (UBM) can be used to establish a signal connection between the first packing unit 410 , the second packing unit 420 and a substrate 401 to form and thereby complete a stacked pack.

5 ist eine dritte Ausführungsform der vorliegenden Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten der vorliegenden Erfindung gestaltete gestapelte Packungseinheit einer zweiten Art. Eine erste Packungseinheit 510, eine zweite Packungseinheit 520 und eine dritte Packungseinheit 530 können ein Stapeln mit einer vierten Packungseinheit 540 mit verschiedener Größe durchführen, und alle sind auf einem Substrat 501 angeordnet. Das Verfahren der Signalübertragung zwischen den Packungseinheiten kann Signalübertragungsfixierungsstrukturen 503 (UBM) benutzen oder Signalübertragungsklebstoffmaterialien 505 anwenden. Um Zuverlässigkeit zu verbessern, können Klebstoffmaterialien 504 außerdem auf die Umgebung der Signalübertragungsfixierungsstrukturen 503 angewendet werden, um die Festigkeit der Fixierungsstrukturen zu verbessern. 5 Fig. 13 is a third embodiment of the present invention and a schematic cross-sectional drawing of a stacked packing unit of a second type designed by the packing units of the present invention. A first packing unit 510 , a second pack unit 520 and a third pack unit 530 can be stacked with a fourth packing unit 540 with different sizes, and all are on a substrate 501 arranged. The method of signal transmission between the packaging units may be signal transmission fixation structures 503 (UBM) or signal transmission adhesive materials 505 apply. To improve reliability, adhesive materials can be used 504 in addition to the environment of the signal transmission fixing structures 503 be used to improve the strength of the fixation structures.

6 ist eine vierte Ausführungsform der vorliegenden Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten der vorliegenden Erfindung gestaltete gestapelte Packungseinheit einer dritten Art. Eine erste Packungseinheit 610 kann erste Signalübertragungsfixierungsstrukturen 602 benutzen, um ein Stapeln und eine Signalverbindung zwischen individuellen Packungseinheiten und einem Substrat 601 (wie in 4) durchzuführen; sie kann auch zweite Signalübertragungsfixierungsstrukturen 603 (UBM) benutzen, um Schaltkreissignale von einer zweiten Packungseinheit 620 und einer dritten Packungseinheit 630 kleinerer Größe anzuschließen und eine Funktion zu liefern, um diese beiden Packungseinheiten zu tragen. In der vierten Ausführungsform kann ein zweiter Signalkanal 607 auf einem Trägersubstrat 606 der ersten Packungseinheit 610 gebildet sein. Der zweite Signalkanal 607 überträgt nicht Signale von einem ersten elektronischen Element, sondern er liefert einen Übertragungskanal für ein zweites elektronisches Element 608 und ein drittes elektronisches Element 609 durch eine dritte Signalübertragungsfixierungsstruktur 611 und eine vierte Signalübertragungsfixierungsstruktur 612, um Signalübertragung und Verbindung mit dem zweiten Signalkanal 607 durchzuführen. Es ist klar, dass die obige spezifische Ausführungsform der Erfindung hier eher zu Zwecken der Darstellung als zur Beschränkung der Erfindung beschrieben worden ist. 6 Fig. 14 is a fourth embodiment of the present invention and a schematic cross-sectional drawing of a stacked packing unit of a third type constructed by the packing units of the present invention. A first packing unit 610 may be first signal transfer fixation structures 602 use for stacking and signal connection between individual packaging units and a substrate 601 (as in 4 ) perform; it may also have second signal transmission fixation structures 603 (UBM) to receive circuit signals from a second packing unit 620 and a third pack unit 630 smaller size and provide a function to carry these two packing units. In the fourth embodiment, a second signal channel 607 on a carrier substrate 606 the first pack unit 610 be formed. The second signal channel 607 does not transmit signals from a first electronic element but provides a transmission channel for a second electronic element 608 and a third electronic element 609 by a third signal transmission fixing structure 611 and a fourth signal transmission fixing structure 612 to signal transmission and connection to the second signal channel 607 perform. It will be understood that the above specific embodiment of the invention has been described herein for purposes of illustration and not limitation of the invention.

7 ist eine fünfte Ausführungsform der vorliegenden Erfindung und eine schematische Querschnittszeichnung einer durch die Packungseinheiten und ungepackten elektronischen Elemente der Erfindung gestaltete gestapelte Packung einer vierten Art. Eine erste Packungseinheit 710 ist auf einem Substrat 701 angeschlossen, und eine zweite Packungseinheit 720 und ein erstes elektronisches Element 708 werden auf der ersten Packungseinheit 710 getragen. Das elektronische Element 708 kann von anderen Formen von Packungseinheiten oder ein ungepacktes elektronisches Element irgendeines Standes der Technik sein. Während die Packungseinheiten gestapelt werden, können Fixierungsstrukturen verschiedener Größe benutzt werden, um Schaltkreissignale zwischen den Packungseinheiten zu übertragen; wie in der Zeichnung gezeigt, sind größere zweite Signalübertragungsfixierungsstrukturen 703 (UBM) mit ersten Signalkontakten 704 verbunden, und kleinere erste Signalübertragungsfixierungsstrukturen 702 sind mit zweiten Signalkontakten 705 verbunden. Schaltkreissignale können zwischen der zweiten Packungseinheit 720 und dem ersten elektronischen Element 708 über einen ersten Signalkanal 706 übertragen werden. 7 Figure 5 is a fifth embodiment of the present invention and a schematic cross-sectional drawing of a fourth type stacked package designed by the packing units and unpacked electronic elements of the invention. A first packing unit 710 is on a substrate 701 connected, and a second packing unit 720 and a first electronic element 708 be on the first pack unit 710 carried. The electronic element 708 may be other forms of packaging units or an unpacked electronic element of any prior art. As the packaging units are stacked, different size fixation structures may be used to transfer circuit signals between packaging units; As shown in the drawing, larger second signal transmission fixing structures 703 (UBM) with first signal contacts 704 connected, and smaller first signal transmission fixing structures 702 are with second signal contacts 705 connected. Circuit signals may be between the second packaging unit 720 and the first electronic element 708 via a first signal channel 706 be transmitted.

8 ist eine sechste Ausführungsform der Erfindung und eine Draufsicht einer von den Packungseinheiten der Erfindung und anderen Arten von Packungseinheiten oder elektronischen Elementen gestaltete Packung einer fünften Art. Signalübertragungsfixierungsstrukturen (nicht in 8 gezeigt) auf einem Substrat 801 werden benutzt, um eine erste Packungseinheit 810 auf dem Substrat 801 zu befestigen. Auf der ersten Packungseinheit 810 sind eine zweite Packungseinheit 820, eine dritte Packungseinheit 830 und eine vierte Packungseinheit 840 unter Benutzung von Signalübertragungsfixierungsstrukturen (nicht in 8 gezeigt) darauf angeschlossen. Ein erstes elektronisches Element 811, das auf der ersten Packungseinheit 810 angeordnet ist, ein zweites elektronisches Element 821 und ein drittes elektronisches Element 822, die auf der zweiten Packungseinheit 820 angeordnet sind, ein viertes elektronisches Element 831 und ein fünftes elektronisches Element 832, die auf der dritten Packungseinheit 830 angeordnet sind, und ein sechstes elektronisches Element 841, das auf der vierten Packungseinheit 840 angeordnet ist, insgesamt sechs elektronische Elemente, sind in dieser gestapelten Packung eingeschlossen. Die Signalkontakte auf beiden Seiten der Packungseinheiten mit leitenden Trägersubstraten der Erfindung können benutzt werden, um Multi-Chip-Stapelung zu erreichen und um Kanäle zwischen elektrischen Signalen der sechs elektronischen Elemente je nach der Anforderung von praktischen Anwendungen zu bilden. 8th FIG. 12 is a sixth embodiment of the invention and a plan view of a pack of a fifth type signal transmission fixation structure (not shown in FIG. 1) constructed by the packaging units of the invention and other types of packaging units or electronic elements 8th shown) on a substrate 801 are used to make a first packing unit 810 on the substrate 801 to fix. On the first pack unit 810 are a second packing unit 820 , a third pack unit 830 and a fourth packing unit 840 using signal transmission fixation structures (not in 8th shown) connected to it. A first electronic element 811 that on the first pack unit 810 is arranged, a second electronic element 821 and a third electronic element 822 on the second packing unit 820 are arranged, a fourth electronic element 831 and a fifth electronic element 832 on the third pack 830 are arranged, and a sixth electronic element 841 that on the fourth pack unit 840 a total of six electronic elements are included in this stacked package. The signal contacts on both sides of the conductive substrate packaging units of the invention can be used to achieve multi-chip stacking and to form channels between electrical signals of the six electronic elements as required by practical applications.

Es ist klar von dem Vorangehenden, dass spezifische Ausführungsformen der Erfindung hier zu Zwecken der Darstellung beschrieben worden sind, dass aber verschiedene Änderungen und Abwandlungen von Fachleuten gemacht werden können, ohne von dem Sinn und Umfang der Erfindung abzuweichen. Die Erfindung ist daher nicht beschränkt, außer durch die angehängten Ansprüche.It is clear from the foregoing that specific embodiments the invention has been described herein for purposes of illustration but that are different changes and modifications can be made by professionals without the sense and scope of the invention. The invention is therefore not limited, except by the attached Claims.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - TW 5431255 [0003] - TW 5431255 [0003]
  • - US 6288905 [0004] - US 6288905 [0004]

Claims (10)

Eine elektronische Packungsstruktur, umfassend: Ein leitendes Trägersubstrat; ein auf der Oberfläche des Trägersubstrats angeordnetes elektronisches Element, und das Gebiet des Trägersubstrats kann größer als, gleich wie oder kleiner als das des elektronischen Elements sein; eine um das elektronische Element gebildete Füllzone, und mindestens ein in der Füllzone gebildetes Durchgangsloch, wobei leitende Materialien in das Durchgangsloch oder die Lochwand gefüllt sind, um eine Signalverbindung zwischen der Oberfläche der Füllzone und dem Trägersubstrat zu bilden; auf mindestens einer Seite der elektronischen Packungsstruktur gebildete Signalkontakte, und die Oberflächengebiete der Signalkontakte können größer als, gleich wie oder kleiner als das obere Oberflächengebiet des elektronischen Elements sein; und auf mindestens einer Seite der elektronischen Packungsstruktur gebildete Signalkanäle und die jeweils mit den Signalkontakten verbunden sind, um Kanäle zwischen den Signalkanälen und inneren Schaltkreisen des elektronischen Elements zu bilden.An electronic packaging structure comprising: One conductive carrier substrate; one on the surface the carrier substrate arranged electronic element, and the area of the carrier substrate may be larger as, equal to or less than that of the electronic element be; a filling zone formed around the electronic element, and at least one through-hole formed in the filling zone, conductive materials in the through hole or the hole wall are filled to a signal connection between the surface the filling zone and the carrier substrate to form; on at least one side of the electronic packaging structure formed Signal contacts, and the surface areas of the signal contacts can be greater than, equal to or less as the upper surface area of the electronic element be; and on at least one side of the electronic packaging structure formed signal channels and each with the signal contacts are connected to channels between the signal channels and internal circuits of the electronic element. Elektronische Packungsstruktur nach Anspruch 1, wobei die elektrische Signalverbindung zwischen beiden Seiten der elektronischen Packungsstruktur über die Durchgangslöcher in der Füllzone bewerkstelligt ist.The electronic packaging structure of claim 1, wherein the electrical signal connection between both sides of the electronic Packing structure over the through holes in the filling zone is accomplished. Elektronische Packungsstruktur nach Anspruch 1, wobei das leitende Trägersubstrat ein guter Wärmeleiter ist und wobei das leitende Trägersubstrat an die Erde des elektronischen Elements gekoppelt ist.The electronic packaging structure of claim 1, wherein the conductive carrier substrate is a good conductor of heat is and wherein the conductive carrier substrate to the ground of the coupled electronic element. Elektronische Packungsstruktur nach Anspruch 1, wobei das Material des leitenden Trägersubstrats Cu, Ni, Fe, Al, Co, Au oder Kombinationen davon einschließt.The electronic packaging structure of claim 1, wherein the material of the conductive carrier substrate Cu, Ni, Fe, Al, Co, Au or combinations thereof. Elektronische Packungsstruktur nach Anspruch 1, wobei das in die Durchgangslöcher gefüllte leitende Metall Sn, Ag, Au, Al, Be, Cu, Ni, Rh, W oder Kombinationen davon einschließt.The electronic packaging structure of claim 1, wherein the conductive filled in the through holes Metal Sn, Ag, Au, Al, Be, Cu, Ni, Rh, W or combinations thereof includes. Elektronische Packungsstruktur nach Anspruch 1, wobei Schutzschichten für die Signalkontakte darauf unter Anwendung von Siebdrucken, Schablonendrucken, Zylinderbeschichten, Tintenstrahlbeschichten oder Lithographie gebildet sind.The electronic packaging structure of claim 1, wherein Protective layers for the signal contacts thereon using screen printing, stencil printing, cylinder coating, ink jet coating or lithography are formed. Elektronische Packungsstruktur nach Anspruch 1, wobei die Füllzone aus thermoplastischen oder duroplastischen Materialien hergestellt ist und die Füllzone unter Anwendung von Siebdrucken, Schablonendrucken, Zylinderbeschichten, Tintenstrahlbeschichten, Lamination oder Lithographie gebildet ist.The electronic packaging structure of claim 1, wherein the filling zone of thermoplastic or thermosetting Materials is made and the filling zone under application screen printing, stencil printing, cylinder coating, inkjet coating, Lamination or lithography is formed. Elektronische 3D-Packungstruktur mit mehreren Packungseinheiten umfassend: Mehrere leitende Trägersubstrate; mehrere über den Oberflächen der mehreren leitenden Trägersubstrate verteilte elektronische Elemente, wobei die Gebiete der mehreren leitenden Trägersubstrate größer als, gleich wie oder kleiner als die der mehreren elektronischen Elemente sein können; mehrere um die elektronischen Elemente gebildete Füllzonen, mehrere in den Füllzonen gebildete Durchgangslöcher, und in die Durchgangslöcher oder Löcherwände gefüllte leitende Materialien, um eine Signalverbindung zwischen den Oberflächen der Füllzonen und den mehreren leitenden Trägersubstraten zu bilden; auf mindestens einer Seite der elektronischen Packungsstruktur gebildete mehrere Signalkontakte, und Oberflächengebiete der Signalkontakte, die größer als, gleich wie oder kleiner als die oberen Oberflächen der mehreren elektronischen Elemente sein können; und auf mindestens einer Seite der elektronischen Packungsstruktur gebildete mehrere Signalkanäle und die jeweils an die Signalkontakte angeschlossen sind, um Kanäle zwischen den Signalkanälen und inneren Schaltkreisen des elektronischen Elements zu bilden; und mehrere auf den mehreren Signalkontakten gebildete Fixierungsstrukturen.Electronic 3D packing structure with several packing units full: A plurality of conductive carrier substrates; several over the surfaces of the plurality of conductive support substrates distributed electronic elements, the areas of the several conductive carrier substrates greater than, equal to or less than that of the multiple electronic elements could be; several around the electronic elements formed filling zones, several in the filling zones formed through holes, and in the through holes or Hole walls filled conductive materials, to a signal connection between the surfaces of the filling zones and the plurality of conductive support substrates; on at least one side of the electronic packaging structure formed multiple signal contacts, and surface areas of the signal contacts, which is greater than, equal to or less than the upper surfaces of the multiple electronic elements could be; and on at least one side of the electronic Pack structure formed several signal channels and the each connected to the signal contacts to channels between the signal channels and internal circuits of the to form electronic element; and several on the several Signal contacts formed fixation structures. Elektronische 3D-Packungsstruktur mit mehreren Packungseinheiten nach Anspruch 8, wobei die Materialien der Fixierungsstrukturen Sn, Ag, Au, Al, Be, Cu, Ni, Rh, W oder Kombinationen davon einschließen.Electronic 3D packing structure with several packing units according to claim 8, wherein the materials of the fixation structures Sn, Ag, Au, Al, Be, Cu, Ni, Rh, W, or combinations thereof. Elektronische 3D-Packungsstruktur mit mehreren Packungseinheiten nach Anspruch 8, wobei nichtleitende Klebstoffmaterialien um die Fixierungsstrukturen gefüllt sind, um Stapeln der mehreren Packungseinheiten zu ermöglichen.Electronic 3D packing structure with several packing units according to claim 8, wherein non-conductive adhesive materials around the Fixation structures are filled to stack the multiple Packing units to allow.
DE102007061161A 2007-12-17 2007-12-17 Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit Ceased DE102007061161A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007061161A DE102007061161A1 (en) 2007-12-17 2007-12-17 Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007061161A DE102007061161A1 (en) 2007-12-17 2007-12-17 Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit

Publications (1)

Publication Number Publication Date
DE102007061161A1 true DE102007061161A1 (en) 2009-06-18

Family

ID=40680097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007061161A Ceased DE102007061161A1 (en) 2007-12-17 2007-12-17 Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit

Country Status (1)

Country Link
DE (1) DE102007061161A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107200300A (en) * 2017-04-26 2017-09-26 歌尔股份有限公司 MEMS and encapsulating structure preparation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19744297A1 (en) * 1997-10-07 1999-04-15 Fraunhofer Ges Forschung Stackable, encapsulated electronic component
US6288905B1 (en) 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
DE102004033057A1 (en) * 2003-12-03 2005-06-30 Advanced Chip Engineering Technology Inc. Fan-out type wafer level package structure and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19744297A1 (en) * 1997-10-07 1999-04-15 Fraunhofer Ges Forschung Stackable, encapsulated electronic component
US6288905B1 (en) 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
DE102004033057A1 (en) * 2003-12-03 2005-06-30 Advanced Chip Engineering Technology Inc. Fan-out type wafer level package structure and method for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107200300A (en) * 2017-04-26 2017-09-26 歌尔股份有限公司 MEMS and encapsulating structure preparation method
CN107200300B (en) * 2017-04-26 2023-07-21 潍坊歌尔微电子有限公司 MEMS device and packaging structure manufacturing method

Similar Documents

Publication Publication Date Title
DE102008050972B4 (en) Method for producing a component
DE102007061563A1 (en) Electronic 3D packaging structure with improved grounding and built-in antenna
DE10259221B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE102007058951B4 (en) MEMS package
DE60314969T2 (en) High performance contact holes for vertical packaging of integrated circuits
DE102008039388B4 (en) Stacked semiconductor chips and manufacturing processes
DE102008045744B4 (en) Semiconductor device having an electronic component coupled to a backside of a chip and method of manufacture
DE102005043557B4 (en) Method for producing a semiconductor device with through contacts between top side and rear side
DE10234951B4 (en) Process for the production of semiconductor circuit modules
DE3616494A1 (en) INTEGRATED CIRCUIT BOX AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT BOX
DE102008008906A1 (en) Multi-die semiconductor package and method of making the same
DE102008003160A1 (en) Wafer level package (WLP) with die-receiving bore and method for its production
WO2005081316A2 (en) Semiconductor component comprising an interposer substrate and method for the production thereof
DE102007063301A1 (en) Radio frequency module package structure has substrate with die receiving perforations, conducting contacting connections and metallic perforations, where conducting disk is fixed under surface of substrate
WO2004015770A1 (en) Multi-layer circuit carrier and production thereof
DE102006016345A1 (en) Semiconductor module with discrete components and method for producing the same
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
DE102008010098A1 (en) Semiconductor package comprising a female through recess and a connection bore and a method of making the same
DE102012212968A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH ELECTRICALLY INSULATED ELEMENT
DE102014111533A1 (en) chip system
EP3231010B1 (en) Simple to produce electric component and method for producing an electric component
DE10394239B4 (en) Method of packaging integrated circuits and integrated circuit packages
DE102007061161A1 (en) Electronic packing structure e.g. electronic three dimensional package, for manufacturing e.g. micro electronic, signal contact formed on side of structure connected with contact to form canal between contact and inner switching circuit
DE10011005A1 (en) Multichip module and method for producing a multichip module
DE19821916A1 (en) Packaged semiconductor device has a ball grid array substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection