DE102007052515A1 - Halbleiterchipstapelpackung - Google Patents
Halbleiterchipstapelpackung Download PDFInfo
- Publication number
- DE102007052515A1 DE102007052515A1 DE102007052515A DE102007052515A DE102007052515A1 DE 102007052515 A1 DE102007052515 A1 DE 102007052515A1 DE 102007052515 A DE102007052515 A DE 102007052515A DE 102007052515 A DE102007052515 A DE 102007052515A DE 102007052515 A1 DE102007052515 A1 DE 102007052515A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor
- circuit structures
- connection pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 302
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 66
- 238000009413 insulation Methods 0.000 claims description 15
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000005452 bending Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012856 packing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000008602 contraction Effects 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
Die Erfindung bezieht sich auf eine Halbleiterchipstapelpackung mit einem ersten Substrat (110), das erste Schaltkreisstrukturen (111) auf einer Oberfläche desselben beinhaltet, und einer ersten Halbleiterchipeinheit (100), die eine Mehrzahl von Halbleiterchips (120 bis 150) beinhaltet, die vertikal auf dem ersten Substrat gestapelt sind. Eine Halbleiterchipstapelpackung gemäß der Erfindung beinhaltet ein verstärkendes Element (190), das über der ersten Halbleiterchipeinheit angeordnet ist und erste Schaltkreisstrukturen (191) auf einer Oberfläche desselben beinhaltet, wobei die Halbleiterchips erste Verbindungskontaktstellen (121 bis 151) beinhalten, die mit den ersten Schaltkreisstrukturen des ersten Substrats elektrisch verbunden sind, und ein oberer Halbleiterchip (150) der ersten Halbleiterchipeinheit des Weiteren erste Hilfsverbindungskontaktstellen (153) beinhaltet, die mit den ersten Verbindungskontaktstellen verbunden sind. Die ersten Schaltkreisstrukturen des ersten verstärkenden Elements sind über die ersten Hilfsverbindungskontaktstellen des oberen Halbleiterchips mit den ersten Schaltkreisstrukturen des ersten Substrats elektrisch verbunden. Verwendung z.B. in Halbleiterchipstapelpackungssystemen vom Packung-auf-Packung- oder Land-Grid-Array-Typ.
Description
- Die Erfindung bezieht sich auf eine Halbleiterchipstapelpackung gemäß dem Oberbegriff des Anspruchs 1 beziehungsweise 16.
- Da elektronische Bauelemente, wie tragbare Personalcomputer (PCs) und Mobiltelephone, leichter, dünner und kompakter werden, benötigen sie kleinere und multifunktionalere Halbleiterbauelemente. Die Integrationsdichte eines Halbleiterbauelements nimmt mit der Kapazität und Funktion der Halbleiterpackung zu. Um eine sehr hohe Integrationsdichte zu erzielen, enthält eine Halbleiterchipstapelpackung eine Mehrzahl von gestapelten Halbleiterchips, die auf einem Substrat angebracht sind, was in einer Einheitshalbleiterchippackung resultiert. Die Halbleiterchipstapelpackung bietet Vorteile hinsichtlich Abmessung, Gewicht und Anbringungsfläche im Vergleich zu einer Anzahl von Einheitshalbleiterchippackungen, die jeweils einen Halbleiterchip enthalten.
- Halbleiterchipstapelpackungen stellen jedoch viele Fertigungsanforderungen. Wenn Halbleiterchips an einem Substrat, wie einer Leiterplatte (PCB) einer Halbleiterchipstapelpackung, durch thermisches Komprimieren von leitfähigen Kugeln dazwischen angebracht werden, kann das Substrat in eine konvexe Form gebogen werden. Dies ist eine Form von Packungsverbiegung. Eine Packungsverbiegung ist ernster, wenn ein dünner Wafer von weniger als 50μm verwendet wird, da in der Packung weniger Halbleitermaterial ist, um der Verbiegung entgegenzuwirken. Außerdem kann in einer Waferebenenpackung ein Defekt erzeugt werden, wenn einzelne Halbleiterchips separiert werden, wodurch die Produktionsausbeute verschlechtert wird. Schließlich ist in einer Packung- auf-Packung (POP), bei der eine Halbleiterpackung auf einer weiteren Halbleiterpackung gestapelt ist, eine hohe Integration in einem kleinen Raum schwierig zu erreichen.
- Der Erfindung liegt als technisches Problem die Bereitstellung einer Halbleiterchipstapelpackung der eingangs genannten Art zugrunde, die in der Lage ist, die oben erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden, und die insbesondere weniger empfindlich gegenüber einer Packungsverbiegung ist.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Halbleiterchipstapelpackung mit den Merkmalen des Anspruchs 1 oder 16. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Die Erfindung stellt somit eine Halbleiterchipstapelpackung mit einem verstärkenden Element bereit, das mit einem Substrat verbunden ist, um eine Packungsverbiegung zu verhindern.
- Die Halbleiterchipstapelpackung gemäß der Erfindung kann ein verstärkendes Element beinhalten, das aus einem ähnlichen Material wie das Substrat besteht, um die Packungsverbiegung zu verhindern, wodurch die Produktionsausbeute verbessert und die erhöhte Integration von Halbleiterbauelementen unterstützt wird. Da das verstärkende Element als ein Verbindungselement verwendet wird, wenn eine Halbleiterpa ckung auf eine weitere Halbleiterpackung gestapelt wird, kann die Gesamthalbleiterpackung außerdem kleiner, dünner und leichter sein.
- Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
-
1 eine Querschnittansicht einer Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
2 eine Querschnittansicht einer Verbindung zwischen einer Verbindungskontaktstelle und einer Hilfsverbindungskontaktstelle in der Halbleiterchipstapelpackung von1 ist, -
3 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
4 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
5 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
6 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
7 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
8A und8B Querschnittansichten von exemplarischen Verbindungsanschlüssen in der Halbleiterchipstapelpackung von7 sind, -
9 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
10 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist, -
11 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist und -
12 eine Querschnittansicht einer weiteren Halbleiterchipstapelpackung mit einem verstärkenden Element zur Verhinderung einer Packungsverbiegung ist. - In
1 ist eine Halbleiterchipstapelpackung100a vom Ball-Grid-Array-Typ mit feinem Rastermaß (FBGA-Typ) dargestellt. Die Halbleiterchipstapelpackung100a beinhaltet ein Substrat110 , eine Mehrzahl von gestapelten Halbleiterchips120 ,130 ,140 und150 sowie ein verstärkendes Element190 , das über einem oberen Halbleiterchip150 der Halbleiterchips120 ,130 ,140 und150 angeordnet ist. Das Substrat110 kann ein Leiterplattensubstrat sein. Das Substrat110 beinhaltet eine Mehrzahl von ersten Schaltkreisstrukturen111 , die auf einer Oberfläche dessel ben angeordnet sind, und eine Mehrzahl von zweiten Schaltkreisstrukturen113 , die auf der anderen Oberfläche desselben angeordnet sind. Die ersten Schaltkreisstrukturen111 und die zweiten Schaltkreisstrukturen113 können über Schaltkreiszwischenverbindungen (nicht gezeigt) in dem Substrat110 elektrisch verbunden sein. Eine Mehrzahl von externen Verbindungsanschlüssen112 ist auf den ersten Schaltkreisstrukturen111 angeordnet. Die externen Verbindungsanschlüsse112 können leitfähige Kugeln sein, wie Lotkugeln. Eine Mehrzahl von internen Verbindungsanschlüssen114 ist auf den zweiten Schaltkreisstrukturen113 angeordnet. Die internen Verbindungsanschlüsse114 können leitfähige Kugeln sein. - Die Halbleiterchips
120 ,130 ,140 und150 sind vertikal auf dem Substrat110 gestapelt, was in einer entsprechenden Einheit100 von Halbleiterchips resultiert. Die Halbleiterchips120 ,130 ,140 und150 haften durch ein Klebemittel170 und sind so gestapelt, dass ihre Verbindungskontaktstellen121 ,131 ,141 und151 nach oben weisen. Im Detail haftet ein unterer Halbleiterchip120 durch ein Klebemittel171 an der Oberfläche des Substrats110 , und jeder obere Halbleiterchip130 ,140 und150 haftet jeweils mittels eines jeweiligen Klebemittels172 ,173 und174 an dem benachbarten unteren Halbleiterchip120 ,130 und140 . Jeder der Halbleiterchips120 ,130 ,140 und150 weist die Mehrzahl von Verbindungskontaktstellen121 ,131 ,141 und151 auf einer Oberfläche desselben auf, und Verbindungsanschlüsse122 ,132 ,142 und152 sind jeweils auf den Verbindungskontaktstellen angeordnet. Die Verbindungsanschlüsse122 ,132 ,142 und152 können leitfähige Kugeln beinhalten. - Die Verbindungsanschlüsse
122 ,132 ,142 und152 sind über Drähte161 ,162 ,163 beziehungsweise164 an die internen Verbindungsanschlüsse114 drahtgebondet. Eine Mehrzahl von Hilfsverbindungskontaktstellen153 ist in einem mittleren Teil einer Oberfläche des oberen Halbleiterchips150 angeordnet, und eine Mehrzahl von Hilfsverbin dungsanschlüssen154 ist auf der Mehrzahl von Hilfsverbindungskontaktstellen153 angeordnet. Die Hilfsverbindungskontaktstellen153 werden mittels eines Umverteilungsprozesses gebildet. Die Hilfsverbindungsanschlüsse154 können leitfähige Kugeln beinhalten. Die Halbleiterchipeinheit100 , die Drähte160 und die Verbindungsanschlüsse114 ,152 und154 sind zwischen dem verstärkenden Element190 und dem Substrat110 durch ein Verkapselungsmittel180 zum Schutz vor der externen Umgebung abgedichtet. - In der Halbleiterchipeinheit
100 kann der obere Halbleiterchip150 ein Chip für eine Verbindung sein, kein Halbleiterspeicherchip. In diesem Fall beinhaltet der obere Halbleiterchip150 lediglich die Verbindungskontaktstellen151 und die Hilfsverbindungskontaktstellen153 , die durch den Umverteilungsprozess gebildet werden, um lediglich die Halbleiterchipeinheit100 mit dem verstärkenden Element190 zu koppeln. -
2 stellt eine Verbindung zwischen einer Verbindungskontaktstelle und einer Hilfsverbindungskontaktstelle in der Halbleiterchipstapelpackung von1 dar. Bezugnehmend auf2 ist eine Verbindungskontaktstelle151 auf einer Oberfläche eines Wafers150a ausgebildet. Die eine Oberfläche des Wafers150a bezieht sich auf eine Oberfläche, auf der verschiedene Halbleiterbauelemente (nicht gezeigt) durch einen Halbleiterfertigungsprozess integriert sind. Die Verbindungskontaktstelle151 verbindet die Halbleiterbauelemente elektrisch mit einem externen Bauelement und kann zum Beispiel eine Metallkontaktstelle beinhalten, wie eine Al-Kontaktstelle. Eine erste Isolationsschicht150b ist auf der Oberfläche des Wafers150a und der Verbindungskontaktstelle151 ausgebildet. Die erste Isolationsschicht150b beinhaltet eine Öffnung150c , die einen Teil der Verbindungskontaktstelle151 freilegt. - Eine Hilfsverbindungskontaktstelle
153 , die über die Öffnung150c mit der Verbindungskontaktstelle151 verbunden ist, ist auf der ersten Isola tionsschicht150b durch einen Umverteilungsprozess gebildet. Die Hilfsverbindungskontaktstelle153 kann eine Metallkontaktstelle beinhalten, wie Cu oder Cu/Ni/Ti. Eine zweite Isolationsschicht150d ist auf der ersten Isolationsschicht150b und der Hilfsverbindungskontaktstelle153 ausgebildet. Die zweite Isolationsschicht150d beinhaltet eine Öffnung150e , die einen Teil der Hilfsverbindungskontaktstelle153 freilegt. Ein Hilfsverbindungsanschluss154 haftet an der Hilfsverbindungskontaktstelle153 , die durch die Öffnung150e freigelegt ist. - Wiederum bezugnehmend auf
1 , beinhaltet das verstärkende Element190 ein Material, das jenem des Substrats110 hinsichtlich des thermischen Kontraktions-/Expansionskoeffizienten, der Glasübergangstemperatur Tg und dergleichen ähnlich ist. Das verstärkende Element190 kann ein Leiterplattensubstrat beinhalten. Das verstärkende Element190 beinhaltet eine Mehrzahl von ersten Schaltkreisstrukturen191 , die auf einer Oberfläche desselben angeordnet sind, und eine Mehrzahl von zweiten Schaltkreisstrukturen192 , die auf der anderen Oberfläche desselben angeordnet sind. Die ersten Schaltkreisstrukturen191 und die zweiten Schaltkreisstrukturen192 können über Schaltkreiszwischenverbindungen (nicht gezeigt) elektrisch verbunden sein, die in dem verstärkenden Element190 angeordnet sind. Die ersten Schaltkreisstrukturen191 sind mit den Hilfsverbindungsanschlüssen154 des oberen Halbleiterchips150 flip-chip-gebondet und elektrisch verbunden. Demgemäß sind die ersten Schaltkreisstrukturen191 des verstärkenden Elements190 mit den internen Verbindungsanschlüssen114 des Substrats110 elektrisch verbunden. Eine Mehrzahl von externen Verbindungsanschlüssen (nicht gezeigt), z.B. leitfähige Kugeln, kann an den zweiten Schaltkreisstrukturen192 haften. -
3 stellt eine Halbleiterchipstapelpackung100b vom Packung-auf-Packung(POP)-Typ gemäß einer zweiten Ausführungsform der Erfindung dar. Bezugnehmend auf3 beinhaltet die Halbleiterchipstapel packung100b zum Beispiel eine erste Halbleiterpackung101 , auf der ein Logikchip300 angebracht ist, und eine zweite Halbleiterpackung102 , die auf die erste Halbleiterpackung101 gestapelt ist. Die erste Halbleiterpackung101 beinhaltet ein Substrat200 . Das Substrat200 kann ein Leiterplattensubstrat beinhalten. Das Substrat200 beinhaltet eine Mehrzahl von ersten Schaltkreisstrukturen211 , die auf einer Oberfläche desselben angeordnet sind, und eine Mehrzahl von zweiten Schaltkreisstrukturen213 , die auf der anderen Oberfläche desselben angeordnet sind. Die ersten Schaltkreisstrukturen111 und die zweiten Schaltkreisstrukturen113 können über Schaltkreiszwischenverbindungen (nicht gezeigt) in dem Substrat210 elektrisch verbunden sein. Eine Mehrzahl von ersten Verbindungsanschlüssen212 ist auf den ersten Schaltkreisstrukturen211 angeordnet. Die ersten Verbindungsanschlüsse212 können leitfähige Kugeln beinhalten. - Wenngleich in
3 nicht gezeigt, kann der Logikchip300 mittels eines Klebemittels an dem Substrat200 angebracht sein und kann über Drähte oder Flip-Chip-Bonden mit dem Substrat200 elektrisch verbunden sein. Der Logikchip300 und die Drähte sind mit einem Verkapselungsmittel310 beschichtet. Die zweite Halbleiterpackung102 weist die gleiche Struktur wie die in1 gezeigte Halbleiterpackung100a auf. Externe Verbindungsanschlüsse112 der zweiten Halbleiterpackung102 sind mit den zweiten Schaltkreisstrukturen213 des Substrats elektrisch verbunden, so dass die Halbleiterchips120 ,130 ,140 und150 mit dem Logikchip300 elektrisch verbunden sind. Die Halbleiterchips120 ,130 ,140 und150 können Halbleiterspeicherchips beinhalten. -
4 stellt eine Halbleiterchipstapelpackung100c vom POP-Typ gemäß einer dritten Ausführungsform der vorliegenden Erfindung dar. Bezugnehmend auf4 beinhaltet die Halbleiterchipstapelpackung100c eine erste Halbleiterpackung103 und eine zweite Halbleiterpackung104 , die auf die erste Halbleiterpackung103 gestapelt ist. Die erste und die zweite Halbleiterpackung103 und104 weisen die gleiche Struktur wie die in1 gezeigte Halbleiterchipstapelpackung100a auf und sind vertikal gestapelt, so dass ihre Verbindungskontaktstellen121 ,131 ,141 und151 nach oben weisen. Zweite Schaltkreisstrukturen192 eines verstärkenden Elements190a der ersten Halbleiterpackung103 sind flip-chip-gebondet und mit externen Verbindungsanschlüssen112 der zweiten Halbleiterpackung104 elektrisch verbunden. Die zweiten Schaltkreisstrukturen192 des verstärkenden Elements190a der ersten Halbleiterpackung103 können mit den ersten Schaltkreisstrukturen111 des Substrats110 der zweiten Halbleiterpackung104 direkt flip-chip-gebondet und elektrisch verbunden sein. - Das erste verstärkende Element
190a ist zwischen der ersten Halbleiterpackung103 und der zweiten Halbleiterpackung104 angeordnet und dient als ein Verbindungselement, das nicht nur eine Packungsverbiegung verhindert, sondern auch die erste Halbleiterpackung103 mit der zweiten Halbleiterpackung104 elektrisch verbindet. Demgemäß sind die Halbleiterchips120 ,130 ,140 und150 der ersten und der zweiten Halbleiterpackung103 und104 über das verstärkende Element190a mit dem Substrat110 der ersten Halbleiterpackung103 verbunden. Die zweite Halbleiterpackung104 beinhaltet nicht notwendigerweise ein zweites verstärkendes Element190b . In wenigstens einer der ersten Halbleiterpackung103 und der zweiten Halbleiterpackung104 kann der obere Halbleiterchip150 in dem Einheitshalbleiterchip100 ein Chip für eine Verbindung sein, kein Haibleiterspeicherchip. In diesem Fall beinhaltet der obere Halbleiterchip150 möglicherweise lediglich Verbindungskontaktstellen151 und Hilfsverbindungskontaktstellen153 , die durch einen Umverteilungsprozess gebildet werden, um lediglich den Einheitshalbleiterchip100 mit den verstärkenden Elementen190a und190b zu verbinden. - Als ein weiteres Beispiel kann die zweite Halbleiterpackung
104 herumgedreht sein, so dass die erste Halbleiterpackung103 und die zweite Halbleiterpackung104 umgekehrt zueinander gestapelt sind. Die zweite Halbleiterpackung104 kann so auf der ersten Halbleiterpackung103 gestapelt sein, dass das verstärkende Element190a der ersten Halbleiterpackung103 mit den zweiten Verbindungskontaktstellen192 des verstärkenden Elements190b der zweiten Halbleiterpackung104 direkt in Kontakt gebracht wird. Alternativ können sich Verbindungsanschlüsse derart auf den zweiten Verbindungskontaktstellen192 des verstärkenden Elements190a oder190b befinden, dass die erste Halbleiterpackung103 und die zweite Halbleiterpackung104 über die Verbindungsanschlüsse in Kontakt zueinander gestapelt sind. Des Weiteren kann die Halbleiterchipstapelpackung300c auf einem Substrat mit einem darauf angebrachten Logikchip gestapelt sein, wie in3 gezeigt. -
5 stellt eine Halbleiterchipstapelpackung100d vom Land-Grid-Array(LGA)-Typ gemäß einer vierten Ausführungsform der Erfindung dar. Bezugnehmend auf5 ist die Halbleiterchipstapelpackung100d die gleiche wie die Halbleiterchipstapelpackung100a von1 mit der Ausnahme, dass sie die externen Verbindungsanschlüsse112 nicht aufweist. Die Halbleiterchipstapelpackung100d ist über erste Schaltkreisstrukturen111 mit einem externen Bauelement elektrisch verbunden. -
6 stellt eine Halbleiterchipstapelpackung100e vom POP-Typ gemäß einer fünften Ausführungsform der Erfindung dar. Bezugnehmend auf6 beinhaltet die Halbleiterchipstapelpackung100e eine erste Halbleiterpackung105 und eine zweite Halbleiterpackung106 , die auf der ersten Halbleiterpackung105 gestapelt ist. Die erste und die zweite Halbleiterpackung105 und106 weisen die gleiche Struktur wie die in den1 beziehungsweise5 gezeigten Halbleiterchipstapelpackungen100a und100d auf und sind derart vertikal gestapelt, dass Verbindungs kontaktstellen121 ,131 ,141 und151 der ersten und der zweiten Halbleiterpackung105 und106 entgegengesetzt zueinander gestapelt sind, wobei ein verstärkendes Element190 dazwischen eingefügt ist. In diesem Fall sind Hilfsverbindungsanschlüsse154 der zweiten Halbleiterpackung106 mit zweiten Schaltkreisstrukturen192 des verstärkenden Elements190 der ersten Halbleiterpackung105 ohne deren verstärkendes Element verbunden. Die zweiten Schaltkreisstrukturen192 des verstärkenden Elements190 der ersten Halbleiterpackung105 sind so angeordnet, dass sie den Hilfsverbindungsanschlüssen154 der zweiten Halbleiterpackung106 entsprechen. - Das verstärkende Element
190 der ersten Halbleiterpackung105 dient als ein Verbindungselement, das nicht nur eine Packungsverbiegung verhindert, sondern auch die erste Halbleiterpackung105 mit der zweiten Halbleiterpackung106 elektrisch verbindet. Des Weiteren kann die Halbleiterchipstapelpackung100e auf einem Substrat mit einem darauf angebrachten Logikchip gestapelt sein, wie in3 gezeigt. -
7 stellt eine Halbleiterchipstapelpackung400a vom Wafer-Level-Stapelpackungstyp gemäß einer sechsten Ausführungsform der Erfindung dar. Bezugnehmend auf7 beinhaltet die Halbleiterchipstapelpackung400a ein Substrat410 , eine Mehrzahl von Halbleiterchips420 ,430 ,440 und450 sowie ein verstärkendes Element490 , das über der Oberseite des Halbleiterchips450 der Mehrzahl von Halbleiterchips420 ,430 ,440 und450 angeordnet ist. Das Substrat410 kann ein Leiterplattensubstrat beinhalten. Das Substrat410 beinhaltet eine Mehrzahl von ersten Schaltkreisstrukturen411 auf einer Oberfläche desselben und eine Mehrzahl von zweiten Schaltkreisstrukturen413 auf der anderen Oberfläche desselben. Die ersten Schaltkreisstrukturen411 und die zweiten Schaltkreisstrukturen413 sind über in dem Substrat410 angeordnete Schaltkreiszwischenverbindungen (nicht gezeigt) elektrisch verbunden. Eine Mehrzahl von externen Verbindungsanschlüssen412 ist auf den ersten Schaltkreisstrukturen411 angeordnet. Die externen Verbindungsanschlüsse412 können leitfähige Kugeln beinhalten. - Die Mehrzahl von Halbleiterchips
420 ,430 ,440 und450 sind vertikal auf dem Substrat410 gestapelt, was in einen Einheitshalbleiterchip400 resultiert. Die Halbleiterchips420 ,430 ,440 und450 beinhalten eine Mehrzahl von Durchkontakten421 ,431 ,441 und451 sowie Verbindungsanschlüsse422 ,432 ,442 und452 , die in den Durchkontakten421 ,431 ,441 und451 vergraben sind. Der untere Halbleiterchip420 in dem Einheitshalbleiterchip400 und das Substrat410 sind miteinander flip-chip-gebondet und elektrisch verbunden. Der obere Halbleiterchip450 und das verstärkende Element490 sowie die oberen Halbleiterchips430 ,440 und450 und die unteren Halbleiterchips420 ,430 und440 sind ebenfalls miteinander flip-chip-gebondet und elektrisch verbunden. Das heißt, der Verbindungsanschluss422 des unteren Halbleiterchips420 ist mit der zweiten Schaltkreisstruktur413 des Substrats410 über ein erstes Verbindungselement461 verbunden, und der Verbindungsanschluss452 des oberen Halbleiterchips450 ist über ein fünftes Verbindungselement465 mit einer ersten Schaltkreisstruktur491 des verstärkenden Elements490 verbunden. Die Verbindungsanschlüsse432 ,442 und452 der oberen Halbleiterchips430 ,440 und450 sind über zweite bis vierte Verbindungselemente462 ,463 und464 mit den Verbindungsanschlüssen422 ,432 bzw.442 der unteren Halbleiterchips420 ,430 ,440 verbunden. Das erste bis fünfte Verbindungselement461 bis465 können leitfähige Kugeln beinhalten. - Das verstärkende Element
490 beinhaltet ein Material, das hinsichtlich des thermischen Kontraktions-/Expansionskoeffizienten, der Glasübergangstemperatur Tg und dergleichen dem Substrat410 ähnlich ist. Das verstärkende Element490 kann ein Leiterplattensubstrat beinhalten. Das verstärkende Element490 beinhaltet eine Mehrzahl von ersten Schaltkreisstrukturen491 , die auf einer Oberfläche desselben angeord net sind, und eine Mehrzahl von zweiten Schaltkreisstrukturen492 , die auf der anderen Oberfläche desselben angeordnet sind. Die ersten Schaltkreisstrukturen491 und die zweiten Schaltkreisstrukturen492 können über Schaltkreiszwischenverbindungen (nicht gezeigt) elektrisch verbunden sein, die in dem verstärkenden Element490 angeordnet sind. Die ersten Schaltkreisstrukturen491 des verstärkenden Elements490 sind durch die fünften Verbindungselemente465 mit den Verbindungsanschlüssen452 des oberen Halbleiterchips450 flip-chip-gebondet und elektrisch verbunden. Demgemäß sind die ersten Schaltkreisstrukturen491 des verstärkenden Elements490 mit den zweiten Schaltkreisstrukturen413 des Substrats410 elektrisch verbunden. Eine Mehrzahl von externen Verbindungsanschlüssen, z.B. leitfähige Kugeln, können an den zweiten Schaltkreisstrukturen492 des verstärkenden Elements490 haften. Zwischen dem verstärkenden Element490 und dem Substrat410 sind der Einheitshalbleiterchip400 und die Verbindungselemente461 bis465 durch ein Verkapselungsmittel480 abgedichtet, um einen Schutz vor der externen Umgebung bereitzustellen. -
8A zeigt ein Beispiel des Verbindungsanschlusses452 des oberen Halbleiterchips450 in der Halbleiterchipstapelpackung400a von7 . Bezugnehmend auf8A ist eine Verbindungskontaktstelle450b auf einer Oberfläche eines Wafers450a ausgebildet. Die eine Oberfläche des Wafers450a bezieht sich auf eine Oberfläche, auf der verschiedene Halbleiterbauelemente (nicht gezeigt) durch einen Halbleiterfertigungsprozess integriert sind. Die Verbindungskontaktstelle450b verbindet die Halbleiterbauelemente elektrisch mit einem externen Bauelement und kann zum Beispiel eine Metallkontaktstelle beinhalten, wie eine Al-Kontaktstelle. Eine erste Isolationsschicht450c ist auf der einen Oberfläche des Wafers450a und der Verbindungskontaktstelle450b ausgebildet. Die erste Isolationsschicht450c beinhaltet eine Öffnung450d , die einen Teil der Verbindungskontaktstelle450b freilegt. - Eine Umverteilungsschicht
452a ist durch einen Umverteilungsprozess auf der ersten Isolationsschicht450c ausgebildet, um die Verbindungskontaktstelle450b über die Öffnung450d mit dem Verbindungsanschluss452 zu verbinden. Die Umverteilungsschicht452a kann zum Beispiel Cu oder Cu/Ni/Ti beinhalten. Eine zweite Isolationsschicht450e ist auf der ersten Isolationsschicht450c und der Umverteilungsschicht452a ausgebildet. Die zweite Isolationsschicht450e beinhaltet eine Öffnung450f , die einen Teil der Umverteilungsschicht452a freilegt. Ein Verbindungselement465 ist an der Umverteilungsschicht452a angebracht, die durch die Öffnung450f freigelegt ist. Das Verbindungselement465 kann direkt an dem Verbindungsanschluss452 haften, nicht über die Umverteilungsschicht452a . Der Verbindungsanschluss452 durchdringt den Wafer450a und ist mit einem weiteren Verbindungselement464 elektrisch verbunden. Somit ist die Verbindungskontaktstelle450b sowohl mit dem Verbindungselement465 als auch dem anderen Verbindungselement464 elektrisch verbunden. - In der Halbleiterchipstapelpackung
400a von7 können die Verbindungsanschlüsse422 des unteren Halbleiterchips420 an die zweiten Schaltkreisstrukturen413 des Substrats410 flip-chip-gebondet sein, um eine direkte Verbindung ohne das erste Verbindungselement461 herzustellen. - Des Weiteren können die Verbindungsanschlüsse
432 ,442 und452 der oberen Halbleiterchips430 ,440 und450 direkt mit den Verbindungsanschlüssen422 ,432 und442 des unteren Halbleiterchips420 ,430 und440 ohne das zweite bis vierte Verbindungselement462 ,463 und464 flip-chip-gebondet sein. -
8B zeigt ein weiteres Beispiel des Verbindungsanschlusses452 des oberen Halbleiterchips450 in der Halbleiterchipstapelpackung400a von7 . Bezugnehmend auf8B beinhaltet der Verbindungsanschluss452 einen Vorsprung452b , der von dem Wafer450a vorsteht und mit der Umverteilungsschicht (siehe452a ) des darunterliegenden Halbleiterchips440 über die zweite Öffnung (siehe450f ) des darunterliegenden Halbleiterchips440 verbunden ist. Der Vorsprung452b kann direkt an dem Verbindungsanschluss442 haften, nicht über die Umverteilungsschicht des darunterliegenden Halbleiterchips440 . In ähnlicher Weise beinhaltet der Verbindungsanschluss422 des unteren Halbleiterchips420 einen Vorsprung, der an die zweite Schaltkreisstruktur413 des Substrats410 flip-chip-gebondet ist. In dem oberen Halbleiterchip450 ist das Verbindungselement465 in der Öffnung450f angeordnet und mit der ersten Schaltkreisstruktur491 des verstärkenden Elements490 flip-chip-gebondet. -
9 zeigt eine Halbleiterchipstapelpackung400b vom POP-Typ gemäß einer siebten Ausführungsform der Erfindung. Bezugnehmend auf9 beinhaltet die Halbleiterchipstapelpackung400b zum Beispiel eine erste Halbleiterpackung401 , auf der ein Logikchip600 angebracht ist, und eine zweite Halbleiterpackung402 , die auf die erste Halbleiterpackung401 gestapelt ist. Die erste Halbleiterpackung401 beinhaltet ein Substrat500 , das ein Leiterplattensubstrat beinhalten kann. Das Substrat500 beinhaltet eine Mehrzahl von ersten und zweiten Schaltkreisstrukturen511 und513 , die auf seinen jeweiligen Oberflächen angeordnet sind. Eine Mehrzahl von externen Verbindungsanschlüssen512 ist auf den ersten Schaltkreisstrukturen511 angeordnet. Die externen Verbindungsanschlüsse512 können leitfähige Kugeln beinhalten. Die ersten Schaltkreisstrukturen511 und die zweiten Schaltkreisstrukturen513 können über Schaltkreiszwischenverbindungen (nicht gezeigt) elektrisch verbunden sein, die in dem Substrat500 angeordnet sind. - Wenngleich in
9 nicht gezeigt, kann der Logikchip600 durch ein Klebemittel an dem Substrat500 haften und kann durch Drähte oder Flip-Chip-Ronden mit dem Substrat500 elektrisch verbunden sein. Der Logikchip600 und die Drähte sind mit einem Verkapselungsmittel610 beschichtet. Die zweite Halbleiterpackung402 weist die gleiche Struktur wie die in7 gezeigte Halbleiterpackung400a auf. Externe Verbindungsanschlüsse412 der zweiten Halbleiterpackung402 sind mit den zweiten Schaltkreisstrukturen513 des Substrats500 elektrisch verbunden, so dass die Halbleiterchips420 ,430 ,440 und450 mit dem Logikchip600 elektrisch verbunden sind. Die Halbleiterchips420 ,430 ,440 und450 können Halbleiterspeicherchips beinhalten. -
10 stellt eine Halbleiterchipstapelpackung400c vom POP-Typ gemäß einer achten Ausführungsform der Erfindung dar. Bezugnehmend auf10 beinhaltet die Halbleiterchipstapelpackung400c eine erste Halbleiterpackung403 und eine zweite Halbleiterpackung404 , die auf der ersten Halbleiterpackung403 gestapelt ist. Die erste und die zweite Halbleiterpackung403 und404 weisen die gleiche Struktur wie die in7 gezeigte Halbleiterchipstapelpackung400a auf. Zweite Schaltkreisstrukturen492 eines verstärkenden Elements490a der ersten Halbleiterpackung403 sind mit externen Verbindungsanschlüssen412 der zweiten Halbleiterpackung404 flip-chip-gebondet und elektrisch verbunden. - Das zwischen der ersten Halbleiterpackung
403 und der zweiten Halbleiterpackung404 angeordnete erste verstärkende Element490a dient auch als ein Verbindungselement für eine elektrische Verbindung der ersten Halbleiterpackung403 mit der zweiten Halbleiterpackung404 , so dass die Halbleiterchips420 ,430 ,440 und450 der ersten und der zweiten Halbleiterpackung403 und404 mit dem Substrat410 der ersten Halbleiterpackung403 verbunden sind. Die zweite Halbleiterpackung404 beinhaltet nicht notwendigerweise das verstärkende Element490b . Als ein weiteres Beispiel kann die zweite Halbleiterpackung404 herumgedreht sein, so dass die erste Halbleiterpackung403 und die zweite Halbleiterpackung404 umgekehrt zueinander gestapelt sind. Die zweite Halbleiterpackung404 kann auf die erste Halbleiterpackung403 gestapelt sein, so dass das verstärkende Element490a der ersten Halbleiterpackung403 direkt oder über leitfähige Kugeln mit den zweiten Schaltkreisstrukturen492 des verstärkenden Elements490b der zweiten Halbleiterpackung404 in Kontakt gebracht wird. Des Weiteren kann die Halbleiterchipstapelpackung400c auf ein Substrat gestapelt sein, auf dem ein Logikchip angebracht ist, wie in9 gezeigt. -
11 stellt eine Halbleiterchipstapelpackung400d vom LGA-Typ gemäß einer neunten Ausführungsform der Erfindung dar. Bezugnehmend auf11 ist die Halbleiterchipstapelpackung400d die gleiche wie die Halbleiterchipstapelpackung400a von7 mit der Ausnahme, dass sie die externen Verbindungsanschlüsse412 nicht aufweist. Die Halbleiterchipstapelpackung400d ist über erste Schaltkreisstrukturen411 mit einem externen Bauelement elektrisch verbunden. Die Halbleiterchipstapelpackung400d kann auf ein Substrat gestapelt sein, auf dem ein Logikchip angebracht ist, wie in9 gezeigt. -
12 stellt eine Halbleiterchipstapelpackung400e vom POP-Typ gemäß einer zehnten Ausführungsform der Erfindung dar. Bezugnehmend auf12 beinhaltet die Halbleiterchipstapelpackung400e eine erste Halbleiterpackung405 und eine zweite Halbleiterpackung406 , die auf die erste Halbleiterpackung405 gestapelt ist. Die erste und die zweite Halbleiterpackung405 beziehungsweise406 weisen die gleichen Strukturen wie die in den7 und11 gezeigten Halbleiterchipstapelpackungen400a und400d auf und sind umgekehrt zueinander vertikal gestapelt, wobei ein verstärkendes Element490 dazwischen eingefügt ist. In diesem Fall ist die zweite Halbleiterpackung406 über Verbindungselemente465 ohne ein verstärkendes Element mit den zweiten Schaltkreisstrukturen492 des verstärkenden Elements490 der ersten Halbleiterpackung405 verbunden. Die zweiten Schaltkreisstrukturen492 des verstärkenden Elements490 der ersten Halbleiterpackung405 sind so angeordnet, dass sie den Verbindungselementen465 entsprechen. - Das verstärkende Element
490 der ersten Halbleiterpackung405 dient als ein Verbindungselement, das nicht nur eine Packungsverbiegung verhindert, sondern auch die erste Halbleiterpackung405 mit der zweiten Halbleiterpackung406 elektrisch verbindet. Des Weiteren kann die Halbleiterchipstapelpackung400e auf ein Substrat gestapelt sein, das einen darauf angebrachten Logikchip aufweist, wie in9 gezeigt. - Wie vorstehend beschrieben, beinhaltet die Halbleiterchipstapelpackung gemäß entsprechenden Ausführungsformen der Erfindung das verstärkende Element, das aus einem ähnlichen Material wie das Substrat besteht, um die Packungsverbiegung zu verhindern, wodurch die Produktionsausbeute verbessert und die hohe Integration von Halbleiterbauelementen unterstützt wird. Da das verstärkende Element als ein Verbindungselement verwendet wird, wenn eine Halbleiterpackung auf eine weitere Halbleiterpackung gestapelt wird, kann die Halbleiterpackung außerdem kleiner, dünner und leichter sein.
Claims (20)
- Halbleiterchipstapelpackung mit – einem ersten Substrat (
110 ), das erste Schaltkreisstrukturen (111 ) auf einer Oberfläche desselben beinhaltet, und – einer ersten Halbleiterchipeinheit (100 ), die eine Mehrzahl von Halbleiterchips (120 bis150 ) beinhaltet, die vertikal auf dem ersten Substrat gestapelt sind und erste Verbindungskontaktstellen (121 bis151 ) beinhalten, die mit den ersten Schaltkreisstrukturen des ersten Substrats elektrisch verbunden sind, gekennzeichnet durch – ein erstes verstärkendes Element (190 ), das über der ersten Halbleiterchipeinheit (100 ) angeordnet ist und erste Schaltkreisstrukturen (191 ) auf einer Oberfläche desselben beinhaltet, – wobei ein oberer Halbleiterchip (150 ) in der ersten Halbleiterchipeinheit des Weiteren erste Hilfsverbindungskontaktstellen (153 ) beinhaltet, die mit den ersten Verbindungskontaktstellen verbunden sind, und die ersten Schaltkreisstrukturen des ersten verstärkenden Elements über die ersten Hilfsverbindungskontaktstellen des oberen Halbleiterchips mit den ersten Schaltkreisstrukturen des ersten Substrats elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 1, wobei die anderen Halbleiterchips in der ersten Halbleiterchipeinheit außer dem oberen Halbleiterchip Speicherbauelemente beinhalten und wobei der obere Halbleiterchip ein Verbindungschip ist, der die anderen Halbleiterchips mit dem ersten verstärkenden Element verbindet.
- Halbleiterchipstapelpackung nach Anspruch 1 oder 2, wobei die ersten Hilfsverbindungskontaktstellen des oberen Halbleiterchips über leitfähige Kugeln mit den ersten Schaltkreisstrukturen des ersten verstärkenden Elements flip-chip-gebondet sind.
- Halbleiterchipstapelpackung nach einem der Ansprüche 1 bis 3, wobei die ersten Schaltkreisstrukturen des Substrats über Drähte mit den ersten Verbindungskontaktstellen der ersten Halbleiterchipeinheit drahtgebondet sind.
- Halbleiterchipstapelpackung nach einem der Ansprüche 1 bis 4, wobei das erste Substrat und das erste verstärkende Element ein Leiterplattensubstrat beinhalten.
- Halbleiterchipstapelpackung nach einem der Ansprüche 1 bis 5, die des Weiteren beinhaltet: – ein zweites Substrat (
200 ), das unter dem ersten Substrat angeordnet ist und erste Schaltkreisstrukturen (211 ), die auf einer Oberfläche desselben angeordnet sind, zweite Schaltkreisstrukturen (213 ), die auf der anderen Oberfläche desselben angeordnet sind, sowie erste und zweite Verbindungsanschlüsse (212 ,112 ) beinhaltet, die auf den ersten bzw. zweiten Schaltkreisstrukturen angeordnet sind, und – einen Logikchip (300 ), der auf dem zweiten Substrat angebracht ist und mit den zweiten Schaltkreisstrukturen des zweiten Substrats elektrisch verbunden ist, – wobei die ersten Schaltkreisstrukturen des ersten Substrats über die zweiten Verbindungsanschlüsse mit den zweiten Schaltkreisstrukturen des zweiten Substrats flip-chip-gebondet sind, so dass die ersten Schaltkreisstrukturen des ersten verstärkenden Elements mit dem Logikchip elektrisch verbunden sind. - Halbleiterchipstapelpackung nach einem der Ansprüche 1 bis 6, die des Weiteren beinhaltet: – ein drittes Substrat, das über dem ersten verstärkenden Element angeordnet ist und erste Schaltkreisstrukturen (
111 ), die auf einer Oberfläche desselben angeordnet sind, und zweite Schaltkreisstrukturen beinhaltet, die auf der anderen Oberfläche desselben angeordnet sind, und – eine zweite Halbleiterchipeinheit, die eine Mehrzahl von Halbleiterchips beinhaltet, die vertikal auf dem dritten Substrat gestapelt sind und zweite Verbindungskontaktstellen auf einer Oberfläche derselben beinhalten, wobei die zweiten Verbindungskontaktstellen mit den zweiten Schaltkreisstrukturen des dritten Substrats elektrisch verbunden sind, – wobei das erste verstärkende Element des Weiteren zweite Schaltkreisstrukturen (192 ) beinhaltet, die auf der anderen Oberfläche desselben angeordnet sind und mit den ersten Schaltkreisstrukturen des dritten Substrats elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 7, wobei die zweiten Schaltkreisstrukturen des ersten verstärkenden Elements direkt oder über leitfähige Kugeln mit den ersten Schaltkreisstrukturen des dritten Substrats flip-chip-gebondet sind.
- Halbleiterchipstapelpackung nach Anspruch 7 oder 8, wobei die zweiten Verbindungskontaktstellen der zweiten Halbleiterchipeinheit über Drähte mit den zweiten Schaltkreisstrukturen des dritten Substrats drahtgebondet sind.
- Halbleiterchipstapelpackung nach einem der Ansprüche 7 bis 9, die des Weiteren ein zweites verstärkendes Element (
190b ) bein haltet, das über der zweiten Halbleiterchipeinheit angeordnet ist und erste Schaltkreisstrukturen auf einer Oberfläche desselben beinhaltet, wobei ein oberer Halbleiterchip in der zweiten Halbleiterchipeinheit des Weiteren zweite Hilfsverbindungskontaktstellen beinhaltet, die mit den zweiten Verbindungskontaktstellen elektrisch verbunden sind, und – die ersten Schaltkreisstrukturen des zweiten verstärkenden Elements über die zweiten Hilfsverbindungskontaktstellen des oberen Halbleiterchips mit den ersten Schaltkreisstrukturen des dritten Substrats elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 10, wobei die anderen Halbleiterchips außer dem oberen Halbleiterchip in der zweiten Halbleiterchipeinheit Speicherbauelemente beinhalten und der obere Halbleiterchip ein Verbindungschip ist, der die anderen Halbleiterchips mit dem zweiten verstärkenden Element verbindet.
- Halbleiterchipstapelpackung nach Anspruch 10 oder 11, wobei das dritte Substrat und das zweite verstärkende Element ein Leiterplattensubstrat beinhalten.
- Halbleiterchipstapelpackung nach einem der Ansprüche 1 bis 6, die des Weiteren beinhaltet: – ein drittes Substrat, das über dem ersten verstärkenden Element angeordnet ist und erste Schaltkreisstrukturen, die auf einer Oberfläche desselben angeordnet sind, und zweite Schaltkreisstrukturen beinhaltet, die auf der anderen Oberfläche desselben angeordnet sind, und – eine zweite Halbleiterchipeinheit, die eine Mehrzahl von Halbleiterchips beinhaltet, die vertikal auf dem dritten Substrat gestapelt sind und zweite Verbindungskontaktstellen auf einer Oberfläche derselben beinhalten, wobei die zweiten Verbindungskontaktstellen mit den zweiten Schaltkreisstrukturen des zweiten Substrats elektrisch verbunden sind, wobei – das erste verstärkende Element des Weiteren zweite Schaltkreisstrukturen (
191 ) beinhaltet, die auf der anderen Oberfläche desselben angeordnet sind, – der obere Halbleiterchip in der zweiten Halbleiterchipeinheit des Weiteren zweite Hilfsverbindungskontaktstellen beinhaltet, die mit den zweiten Verbindungskontaktstellen verbunden sind, und – die zweiten Schaltkreisstrukturen des ersten verstärkenden Elements mit den zweiten Hilfsverbindungskontaktstellen des oberen Halbleiterchips in der zweiten Halbleiterchipeinheit elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 13, wobei die zweiten Hilfsverbindungskontaktstellen des oberen Halbleiterchips der zweiten Halbleiterchipeinheit mit den zweiten Schaltkreisstrukturen des ersten verstärkenden Elements direkt flip-chip-gebondet sind.
- Halbleiterchipstapelpackung nach einem der Ansprüche 1 bis 14, wobei der obere Halbleiterchip in der ersten Halbleiterchipeinheit des Weiteren beinhaltet: – eine erste Isolationsschicht (
150b ), die auf einer Oberfläche (150a ) des oberen Halbleiterchips angeordnet ist, welche die ersten Verbindungskontaktstellen beinhaltet, wobei die erste Isolationsschicht erste Öffnungen beinhaltet, die Teile der ersten Verbindungskontaktstellen freilegen, und – eine zweite Isolationsschicht (150d ), die auf der ersten Isolationsschicht und den ersten Hilfsverbindungskontaktstellen angeordnet ist, wobei die zweite Isolationsschicht zweite Öffnun gen beinhaltet, die Teile der ersten Hilfsverbindungskontaktstellen freilegen. - Halbleiterchipstapelpackung mit – einem ersten Substrat (
410 ), das erste Schaltkreisstrukturen (413 ) auf einer Oberfläche desselben beinhaltet, und – einer ersten Halbleiterchipeinheit (400 ), die eine Mehrzahl von Halbleiterchips (420 bis450 ) beinhaltet, die vertikal auf dem ersten Substrat gestapelt sind, wobei jeder der Halbleiterchips erste Durchkontakte (421 bis451 ) und erste Chipverbindungsanschlüsse (422 bis452 ) beinhaltet, die in den ersten Durchkontakten vergraben und mit den ersten Schaltkreisstrukturen des ersten Substrats elektrisch verbunden sind, gekennzeichnet durch – ein erstes verstärkendes Element (490 ), das auf der ersten Halbleiterchipeinheit (400 ) angeordnet ist und erste Schaltkreisstrukturen (491 ) auf einer Oberfläche desselben beinhaltet, die über die ersten Chipverbindungsanschlüsse (422 bis452 ) der ersten Halbleiterchipeinheit mit den ersten Schaltkreisstrukturen (413 ) des ersten Substrats (410 ) elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 16, die des Weiteren beinhaltet: – ein zweites Substrat (
500 ), das unter dem ersten Substrat angeordnet ist und erste Schaltkreisstrukturen (511 ), die auf einer Oberfläche desselben angeordnet sind, zweite Schaltkreisstrukturen (513 ), die auf der anderen Oberfläche desselben angeordnet sind, und erste und zweite Verbindungsanschlüsse (512 ,412 ) beinhaltet, die auf den ersten bzw. zweiten Schaltkreisstrukturen angeordnet sind, und – einen Logikchip (600 ), der auf dem zweiten Substrat angebracht und mit den zweiten Schaltkreisstrukturen des zweiten Substrats verbunden ist, wobei die ersten Schaltkreisstrukturen des ersten Substrats über die zweiten Verbindungsanschlüsse mit den zweiten Schaltkreisstrukturen des zweiten Substrats flip-chip-gebondet sind, so dass die ersten Schaltkreisstrukturen des ersten verstärkenden Elements mit dem Logikchip elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 16 oder 17, die des Weiteren beinhaltet: – ein drittes Substrat, das über dem ersten verstärkenden Element angeordnet ist und erste Schaltkreisstrukturen beinhaltet, die auf einer Oberfläche desselben angeordnet sind, und – eine zweite Halbleiterchipeinheit, die eine Mehrzahl von Halbleiterchips beinhaltet, die vertikal auf dem zweiten Substrat gestapelt sind, wobei jeder dieser Halbleiterchips zweite Durchkontakte und zweite Chipverbindungsanschlüsse beinhaltet, die in den zweiten Durchkontakten vergraben und mit den ersten Schaltkreisstrukturen des zweiten Substrats elektrisch verbunden sind, – wobei das erste verstärkende Element des Weiteren zweite Schaltkreisstrukturen (
492 ) beinhaltet, die auf der anderen Oberfläche desselben angeordnet und mit den zweiten Schaltkreisstrukturen des dritten Substrats elektrisch verbunden sind. - Halbleiterchipstapelpackung nach Anspruch 18, wobei die zweiten Schaltkreisstrukturen des ersten verstärkenden Elements direkt oder über leitfähige Kugeln mit den zweiten Schaltkreisstrukturen des zweiten Substrats flip-chip-gebondet sind.
- Halbleiterchipstapelpackung nach einem der Ansprüche 16 bis 19, die des Weiteren beinhaltet: – ein viertes Substrat, das über dem ersten verstärkenden Element angeordnet ist und erste Schaltkreisstrukturen beinhaltet, die auf einer Oberfläche desselben angeordnet sind, und – eine dritte Halbleiterchipeinheit, die eine Mehrzahl von Halbleiterchips beinhaltet, die vertikal auf dem zweiten Substrat gestapelt sind, wobei jeder der Halbleiterchips zweite Durchkontakte und zweite Chipverbindungsanschlüsse beinhaltet, die in den zweiten Durchkontakten vergraben und mit den ersten Schaltkreisstrukturen des vierten Substrats elektrisch verbunden sind, – wobei das erste verstärkende Element des Weiteren zweite Schaltkreisstrukturen (
492 ) beinhaltet, die auf der anderen Oberfläche desselben angeordnet sind und mit den zweiten Chipverbindungsanschlüssen der zweiten Halbleiterchipeinheit elektrisch verbunden sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060108383A KR100817073B1 (ko) | 2006-11-03 | 2006-11-03 | 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지 |
KR10-2006-0108383 | 2006-11-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007052515A1 true DE102007052515A1 (de) | 2008-05-15 |
Family
ID=39277892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007052515A Withdrawn DE102007052515A1 (de) | 2006-11-03 | 2007-10-29 | Halbleiterchipstapelpackung |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080105984A1 (de) |
JP (1) | JP2008118140A (de) |
KR (1) | KR100817073B1 (de) |
DE (1) | DE102007052515A1 (de) |
TW (1) | TW200822338A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015005576B4 (de) | 2015-05-04 | 2022-10-13 | Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr | Brennkraftmaschine mit variablem Verdichtungsverhältnis |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101313391B1 (ko) | 2004-11-03 | 2013-10-01 | 테세라, 인코포레이티드 | 적층형 패키징 |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
KR100753415B1 (ko) * | 2006-03-17 | 2007-08-30 | 주식회사 하이닉스반도체 | 스택 패키지 |
JP2008294367A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8039302B2 (en) | 2007-12-07 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor package and method of forming similar structure for top and bottom bonding pads |
JP2009141169A (ja) * | 2007-12-07 | 2009-06-25 | Shinko Electric Ind Co Ltd | 半導体装置 |
US8138610B2 (en) * | 2008-02-08 | 2012-03-20 | Qimonda Ag | Multi-chip package with interconnected stacked chips |
US8912654B2 (en) * | 2008-04-11 | 2014-12-16 | Qimonda Ag | Semiconductor chip with integrated via |
KR20100023641A (ko) * | 2008-08-22 | 2010-03-04 | 삼성전자주식회사 | 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지 |
KR101013562B1 (ko) * | 2009-01-23 | 2011-02-14 | 주식회사 하이닉스반도체 | 큐브 반도체 패키지 |
JP2010251347A (ja) * | 2009-04-10 | 2010-11-04 | Elpida Memory Inc | 半導体装置の製造方法 |
JP5579402B2 (ja) * | 2009-04-13 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法並びに電子装置 |
JP2010251547A (ja) * | 2009-04-16 | 2010-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011061004A (ja) | 2009-09-10 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8390110B2 (en) * | 2009-10-20 | 2013-03-05 | Stats Chippac Ltd. | Integrated circuit packaging system with cavity and method of manufacture thereof |
KR20110044077A (ko) * | 2009-10-22 | 2011-04-28 | 삼성전자주식회사 | 반도체 패키지 구조물 |
US9070679B2 (en) * | 2009-11-24 | 2015-06-30 | Marvell World Trade Ltd. | Semiconductor package with a semiconductor die embedded within substrates |
KR20110061404A (ko) * | 2009-12-01 | 2011-06-09 | 삼성전자주식회사 | 칩 실리콘 관통 비아와 패키지간 연결부를 포함하는 반도체 패키지들의 적층 구조 및 그 제조 방법 |
JP5570799B2 (ja) * | 2009-12-17 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
KR101624972B1 (ko) * | 2010-02-05 | 2016-05-31 | 삼성전자주식회사 | 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치 |
TWI502723B (zh) * | 2010-06-18 | 2015-10-01 | Chipmos Technologies Inc | 多晶粒堆疊封裝結構 |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US20120025362A1 (en) * | 2010-07-30 | 2012-02-02 | Qualcomm Incorporated | Reinforced Wafer-Level Molding to Reduce Warpage |
CN101976664B (zh) * | 2010-09-06 | 2012-07-04 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制作工艺 |
KR101143635B1 (ko) * | 2010-09-13 | 2012-05-09 | 에스케이하이닉스 주식회사 | 적층 패키지 및 그 제조방법 |
TWI406341B (zh) * | 2010-10-08 | 2013-08-21 | Powertech Technology Inc | 晶片堆疊封裝構造之開蓋方法 |
KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8872318B2 (en) * | 2011-08-24 | 2014-10-28 | Tessera, Inc. | Through interposer wire bond using low CTE interposer with coarse slot apertures |
US8659142B2 (en) * | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
JP6028449B2 (ja) | 2011-10-05 | 2016-11-16 | 富士通株式会社 | 半導体装置、電子装置、半導体装置の製造方法 |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) * | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US20140252561A1 (en) * | 2013-03-08 | 2014-09-11 | Qualcomm Incorporated | Via-enabled package-on-package |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9299677B2 (en) * | 2013-12-31 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with multiple plane I/O structure |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9153560B2 (en) | 2014-01-22 | 2015-10-06 | Qualcomm Incorporated | Package on package (PoP) integrated device comprising a redistribution layer |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
KR102410992B1 (ko) | 2015-11-26 | 2022-06-20 | 삼성전자주식회사 | 적층형 메모리 장치, 이를 포함하는 메모리 패키지 및 메모리 시스템 |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10361140B2 (en) | 2016-06-10 | 2019-07-23 | International Business Machines Corporation | Wafer stacking for integrated circuit manufacturing |
CN107579061B (zh) * | 2016-07-04 | 2020-01-07 | 晟碟信息科技(上海)有限公司 | 包含互连的叠加封装体的半导体装置 |
CN107611099B (zh) * | 2016-07-12 | 2020-03-24 | 晟碟信息科技(上海)有限公司 | 包括多个半导体裸芯的扇出半导体装置 |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
KR102576085B1 (ko) * | 2016-10-10 | 2023-09-06 | 삼성전자주식회사 | 반도체 패키지 |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
CN108695284A (zh) * | 2017-04-07 | 2018-10-23 | 晟碟信息科技(上海)有限公司 | 包括纵向集成半导体封装体组的半导体设备 |
KR102596756B1 (ko) * | 2019-10-04 | 2023-11-02 | 삼성전자주식회사 | PoP 구조의 반도체 패키지 |
CN112714239B (zh) * | 2019-10-25 | 2022-07-22 | 宁波舜宇光电信息有限公司 | 感光组件和摄像模组及其方法和电子设备 |
KR20230023852A (ko) * | 2021-08-10 | 2023-02-20 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
US5579207A (en) * | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
JP2000208698A (ja) * | 1999-01-18 | 2000-07-28 | Toshiba Corp | 半導体装置 |
US6414391B1 (en) * | 1998-06-30 | 2002-07-02 | Micron Technology, Inc. | Module assembly for stacked BGA packages with a common bus bar in the assembly |
TW411595B (en) * | 1999-03-20 | 2000-11-11 | Siliconware Precision Industries Co Ltd | Heat structure for semiconductor package device |
JP2001177051A (ja) * | 1999-12-20 | 2001-06-29 | Toshiba Corp | 半導体装置及びシステム装置 |
JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
TW469609B (en) * | 2000-10-11 | 2001-12-21 | Ultratera Corp | Chipless package semiconductor device and its manufacturing method |
US6611052B2 (en) * | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
KR100608327B1 (ko) * | 2002-12-26 | 2006-08-04 | 매그나칩 반도체 유한회사 | 비지에이 패키지의 적층 방법 |
US7145226B2 (en) * | 2003-06-30 | 2006-12-05 | Intel Corporation | Scalable microelectronic package using conductive risers |
US7071421B2 (en) * | 2003-08-29 | 2006-07-04 | Micron Technology, Inc. | Stacked microfeature devices and associated methods |
KR100626618B1 (ko) * | 2004-12-10 | 2006-09-25 | 삼성전자주식회사 | 반도체 칩 적층 패키지 및 제조 방법 |
US20070187818A1 (en) * | 2006-02-15 | 2007-08-16 | Texas Instruments Incorporated | Package on package design a combination of laminate and tape substrate |
-
2006
- 2006-11-03 KR KR1020060108383A patent/KR100817073B1/ko not_active IP Right Cessation
-
2007
- 2007-10-29 TW TW096140538A patent/TW200822338A/zh unknown
- 2007-10-29 DE DE102007052515A patent/DE102007052515A1/de not_active Withdrawn
- 2007-10-31 US US11/933,067 patent/US20080105984A1/en not_active Abandoned
- 2007-11-05 JP JP2007287613A patent/JP2008118140A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015005576B4 (de) | 2015-05-04 | 2022-10-13 | Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr | Brennkraftmaschine mit variablem Verdichtungsverhältnis |
Also Published As
Publication number | Publication date |
---|---|
TW200822338A (en) | 2008-05-16 |
KR100817073B1 (ko) | 2008-03-26 |
US20080105984A1 (en) | 2008-05-08 |
JP2008118140A (ja) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007052515A1 (de) | Halbleiterchipstapelpackung | |
US7129420B2 (en) | Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument | |
DE102010016566B4 (de) | Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins | |
DE112009002155B4 (de) | Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung | |
US6825541B2 (en) | Bump pad design for flip chip bumping | |
US6906409B2 (en) | Multichip semiconductor package | |
US7843053B2 (en) | Stack package made of chip scale packages | |
DE112009000351B4 (de) | Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben | |
US7091591B2 (en) | Semiconductor device | |
US5264729A (en) | Semiconductor package having programmable interconnect | |
US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
EP0782765A1 (de) | Polymerhöckergitter | |
DE19930308A1 (de) | Multichipmodul mit Silicium-Trägersubstrat | |
CN106129041A (zh) | 具有面阵单元连接体的可堆叠模塑微电子封装 | |
DE102011055884A1 (de) | Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
US20020145191A1 (en) | Semiconductor element, connection structure thereof, semiconductor device using a plurality of such elements and processes for making the same | |
DE112006001732T5 (de) | Bleifreies Halbleitergehäuse | |
DE102021120183A1 (de) | Chipbaugruppen | |
US7449364B2 (en) | Device and method for including passive components in a chip scale package | |
US6743979B1 (en) | Bonding pad isolation | |
US7242083B2 (en) | Substrate for IC package | |
DE112004000572B4 (de) | Multi-Chip-Ball-Grid-Array-Gehäuse und Herstellungsverfahren | |
DE102017100057B4 (de) | Mehrschichtige integrierte Schaltungen, mehrschichtige Chip-Dies und zugehörige Verfahren | |
US11721686B2 (en) | Semiconductor package structure and packaging method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |