DE102007046557A1 - Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap - Google Patents

Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap Download PDF

Info

Publication number
DE102007046557A1
DE102007046557A1 DE102007046557A DE102007046557A DE102007046557A1 DE 102007046557 A1 DE102007046557 A1 DE 102007046557A1 DE 102007046557 A DE102007046557 A DE 102007046557A DE 102007046557 A DE102007046557 A DE 102007046557A DE 102007046557 A1 DE102007046557 A1 DE 102007046557A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor layer
recess
semiconductor body
side walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007046557A
Other languages
German (de)
Inventor
Gerald Dr. Deboy
Franz Dr. Hirler
Holger Kapels
Anton Dr. Mauder
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007046557A priority Critical patent/DE102007046557A1/en
Publication of DE102007046557A1 publication Critical patent/DE102007046557A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

The structure (10) has a recess (12) limited by side walls (13', 13'') of a weakly doped or intrinsic semiconductor body (11), where the side walls lies opposite to each other. A monocrystalline semiconductor layer (14) is provided in the recess. Electrically isolating filling material (15) is provided on the semiconductor layer, where the filling material fills the recess up to a narrow gap. The filling material exhibits a thickness (d) less than 1 micrometer between the side walls. The recess exhibits a depth between 5 micrometer and 200 micrometer. A semiconducture region is provided. Independent claims are also included for the following: (1) a method for filing a recess (2) a method for manufacturing a compensation element.

Description

Ausführungsbeispiele der Erfindung beziehen sich auf eine Halbleiterstruktur mit einer verfüllten Ausnehmung, ein Verfahren zum Verfüllen einer Ausnehmung, ein Kompensationsbauelement mit einer verfüllten Ausnehmung und ein Verfahren zum Herstellen eines Kompensationsbauelements mit einer verfüllten Ausnehmung.embodiments The invention relates to a semiconductor structure with a backfilled Recess, a method for filling a recess, a Compensation component with a filled recess and a method for producing a compensation component with a filled recess.

Ausnehmungen in Halbleiterkörpern, sogenannte Trenches, werden in vielfältiger Weise in Halbleiterbauelementen eingesetzt. Anwendungen finden Trenches zum Beispiel zur Isolation von Bauelementen und als Speicherkondensatoren bei dynamischen Speichern (DRAM). In den meisten Fällen werden Trenches vorgesehen, um die Packungsdichte zu erhöhen.recesses in semiconductor bodies, so-called trenches, are used in many ways in semiconductor devices used. Applications find trenches for example for isolation of components and as storage capacitors in dynamic storage (DRAM). In most cases will be Trenches provided to increase the packing density.

Eine mögliche Anwendung von Trenches findet sich im Bereich der Leistungshalbleiterbauelemente. Insbesondere bei Kompensationsbauelementen ist der Einsatz von Trenches vorgesehen, um n- oder p-Dotierstoffe über die Trenchseitenwände in einen Halbleiterkörper über die Tiefe der Trenches einzubringen. Somit können die Kompensationsstrukturen ausgebildet werden. Für Kompensationsbauelemente mit einer Sperrspannung von einigen hundert Volt sind Trenchtiefen von bis zu 100 μm im Siliziumhalbleiterkörper notwendig, um eine ausreichende Spannungsfestigkeit des Halbleiterbauelements zu gewährleisten. Die notwendigen Trenchbreiten, um bei den maximalen Aspektverhältnissen heutiger Ätzverfahren solche Trenchtiefen zu erreichen, liegen dabei im Bereich von einigen μm. Anschließend müssen die Trenches verfüllt werden.A possible Application of trenches can be found in the field of power semiconductor components. Especially in Kompensationsbauelementen is the use of trenches provided to n- or p-type dopants on the trench side walls in one Semiconductor body over the Depth of the trenches to bring. Thus, the compensation structures be formed. For Compensating components with a blocking voltage of a few hundred volts are Trenchtiefen of up to 100 microns in the silicon semiconductor body necessary to provide sufficient dielectric strength of the semiconductor device to ensure. The necessary trench widths, at the maximum aspect ratios today's etching process To achieve such Trenchtiefen, thereby lie in the range of a few microns. Afterwards, the Trenches filled become.

Zur Verfüllung können Dielektrika verwendet werden, welche vorzugsweise auf Oxid basieren. Ein Nachteil einer Verfüllung mit einem Dielektrikum ist es, dass wegen der von Silizium unterschiedlichen Ausdehnungskoeffizienten enorme mechanische Spannungen erzeugt werden, die zu einer Verbiegung der Siliziumscheiben und zu Kristallfehlern im Silizium führen.to backfilling can Dielectrics are used, which are preferably based on oxide. A disadvantage of backfilling with a dielectric it is because of the different coefficients of expansion of silicon enormous mechanical stresses are generated, leading to a bending of the silicon wafers and lead to crystal defects in the silicon.

Eine weitere Möglichkeit der Verfüllung besteht in der epitaktischen Abscheidung von Silizium in den Trenches. Durch Verbiegungen der Halbleiterscheibe aufgrund von geringsten Unebenheiten der Haltevorrichtung der Halbleiterscheibe bzw. durch von der Haltevorrichtung auf die Halbleiterscheibe eingebrachte mechanische bzw. thermomechanische Spannungen ändert sich die Trenchweite in Abhängigkeit vom Abstand zum Trenchboden zumindest auf atomarer Skala, so dass es bei epitaktischer Verfüllung an der Grenzlinie zwischen zusammenwachsenden Epitaxieschichten innerhalb der Trenches zwangsweise zu Kristallfehlern kommt, die zu Leckströmen führen können.A another possibility the backfilling consists in the epitaxial deposition of silicon in the trenches. Due to bending of the semiconductor wafer due to lowest Unevenness of the holding device of the semiconductor wafer or by of the holding device on the semiconductor wafer introduced mechanical or thermomechanical stresses, the trench width changes dependent on from the distance to the trench floor at least on an atomic scale, so that it with epitaxial backfilling at the boundary between growing epitaxial layers within the trenches forcibly comes to crystal defects, the to leakage currents to lead can.

Ausführungsbeispiele der Erfindung behandeln im Folgenden Halbleiterstrukturen mit verfüllten Ausnehmungen, die eine möglichst geringe Anzahl von Kristallfehlern in den monokristallinen Halbleiterbereichen aufweist, sowie Verfahren zum Herstellen solcher Strukturen.embodiments of the invention in the following treat semiconductor structures with filled recesses, the one possible low number of crystal defects in the monocrystalline semiconductor regions and methods of making such structures.

Die Erfindung wird charakterisiert durch eine Halbleiterstruktur gemäß dem unabhängigen Anspruch 1, einem Verfahren gemäß dem unabhängigen Anspruch 21, einem Kompensationsbauelement gemäß dem unabhängigen Anspruch 31 und einem Verfahren zum Herstellen eines Kompensationsbauelements gemäß den unabhängigen Ansprüchen 34, 45 und 46. Vorteilhafte Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.The The invention is characterized by a semiconductor structure according to the independent claim 1, a method according to the independent claim 21, a compensation component according to the independent claim 31 and a method for producing a compensation component according to independent claims 34, 45 and 46. Advantageous developments of the invention can be found in the dependent Claims.

Dabei beziehen sich Ausführungsformen der Erfindung ganz allgemein auf eine Halbleiterstruktur, die einen Halbleiterkörper und eine Ausnehmung, die zumindest durch zwei gegenüberliegende Oberflächen des Halbleiterkörpers begrenzt ist, aufweist und die eine monokristalline Halbleiterschicht in der Ausnehmung auf zumindest den gegenüberliegenden Oberflächen des Halbleiterkörpers sowie ein Füllmaterial auf der monokristallinen Halbleiterschicht aufweist.there refer to embodiments the invention in general to a semiconductor structure, a Semiconductor body and a recess that is at least opposed by two surfaces of the semiconductor body is limited, and the a monocrystalline semiconductor layer in the recess on at least the opposite surfaces of the Semiconductor body as well as a filling material on the monocrystalline semiconductor layer.

Im Speziellen beziehen sich Ausführungsformen der Erfindung auf ein Kompensationsbauelement, das ein Halbleitergebiet zwischen zwei Elektroden, eine halbleitende Driftzone mit einer Dotierung vom ersten Leitungstyp in dem Halbleitergebiet und eine Ausnehmung in der Driftzone aufweist, wobei sich in der Ausnehmung eine mit einer Dotierung vom zweiten Leitungstyp dotierte monokristalline Halbleiterschicht zumindest auf zwei gegenüberliegenden Seitenwänden der Ausnehmung befindet und wobei die Halbleiterschicht auf der einen Seitenwand von der Halbleiterschicht auf der gegenüberliegenden zweiten Seitenwand beabstandet ist. Das Kompensationsbauelement weist außerdem ein Füllmaterial auf der Halbleiterschicht zwischen den gegenüberliegenden Seitenwänden der Ausnehmung auf.in the Specifically, embodiments relate of the invention to a compensation device, which is a semiconductor region between two electrodes, a semiconducting drift zone with a Doping of the first conductivity type in the semiconductor region and a Recess in the drift zone, wherein in the recess a monocrystalline doped with a dopant of the second conductivity type Semiconductor layer at least on two opposite side walls of the Recess is located and wherein the semiconductor layer on the one Side wall of the semiconductor layer on the opposite second Sidewall is spaced. The compensation component also includes Filling material on the semiconductor layer between the opposite side walls of the Recess on.

Weiterhin beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Verfüllen einer Ausnehmung, wobei das Verfahren folgende Merkmale aufweist: Ein Bereitstellen eines Halbleiterkörpers mit einer Ausnehmung, die zumindest durch zwei gegenüberliegende Oberflächen des Halbleiterkörpers begrenzt ist, ein Erzeugen einer monokristallinen Halbleiterschicht in der Ausnehmung zumindest auf den gegenüberliegenden Seitenwänden des Halbleiterkörpers und ein Aufbringen eines Füllmaterials auf die monokristalline Halbleiterschicht in der Ausnehmung zwischen den gegenüberliegenden Oberflächen des Halbleiterkörpers.Farther refer embodiments of the Invention on a method for filling a recess, wherein the method has the following features: providing a Semiconductor body with a recess at least two opposite surfaces of the semiconductor body is limited, generating a monocrystalline semiconductor layer in the recess at least on the opposite side walls of the semiconductor body and an application of a filling material on the monocrystalline semiconductor layer in the recess between the opposite surfaces of the The semiconductor body.

Insbesondere beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Herstellen eines Kompensationsbauelements, bei dem ein Halbleiterkörper mit einer Dotierung vom ersten Leitfähigkeitstyp bereitgestellt wird, eine Ausnehmung mit zumindest zwei gegenüberliegenden Seitenwänden in dem Halbleiterkörper erzeugt wird, eine monokristalline Halbleiterschicht mit einer Dotierung vom zweiten Leitfähigkeitstyp auf zumindest den Seitenwänden der Ausnehmung erzeugt wird, wobei die Halbleiterschicht so dick ausgestaltet wird, dass die Halbleiterschicht auf der einen Seitenwand von der Halbleiterschicht auf der gegenüberliegenden zweiten Seitenwand beabstandet ist, ein Füllmaterial auf der Halbleiterschicht zwischen den gegenüberliegenden Seitenwänden aufgebracht wird und das Kompensationsbauelement fertig gestellt wird.In particular, Ausführungsfor invention of a method for producing a compensation component, in which a semiconductor body is provided with a doping of the first conductivity type, a recess having at least two opposite side walls is generated in the semiconductor body, a monocrystalline semiconductor layer with a doping of the second conductivity type on at least the side walls the recess is formed, wherein the semiconductor layer is configured so thick that the semiconductor layer is spaced on the one side wall of the semiconductor layer on the opposite second side wall, a filler material on the semiconductor layer between the opposite side walls is applied and the compensation device is completed.

Des Weiteren beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Herstellen eines Kompensationsbauelements, bei dem ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13', 13') in dem Halbleiterkörper (11) erzeugt wird, ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13') der Ausnehmung 12 derart erzeugt wird, dass ein erster Dotierstoff von einem ersten Leitungstyp in den Halbleiterkörper (11) zumindest durch die Seitenwände (13', 13') der Ausnehmung (12) bis zu einer Tiefe t1 in den Halbleiterkörper (11) eingebracht wird und ein zweiter Dotierstoff von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp zumindest durch die Seitenwände (13', 13') der Ausnehmung (12) bis zu einer Tiefe t2 mit t2 < t1 in den Halbleiterkörper (11) eingebracht wird, eine monokristalline Halbleiterschicht (14) auf zumindest den Seitenwänden (13', 13') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13') beabstandet ist, ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird und das Kompensationsbauelement (20) fertig gestellt wird.Furthermore, embodiments of the invention relate to a method for producing a compensation component, in which a lightly doped or intrinsic semiconductor body ( 11 ), a recess ( 12 ) with at least two opposite side walls ( 13 ' . 13 ' ) in the semiconductor body ( 11 ), a border area ( 22 ) of the semiconductor body ( 11 ) at least on the side walls ( 13 ' . 13 ' ) of the recess 12 is generated such that a first dopant of a first conductivity type in the semiconductor body ( 11 ) at least through the side walls ( 13 ' . 13 ' ) of the recess ( 12 ) to a depth t1 in the semiconductor body ( 11 ) and a second dopant of a second conductivity type complementary to the first conductivity type is introduced at least through the sidewalls (FIG. 13 ' . 13 ' ) of the recess ( 12 ) to a depth t2 with t2 <t1 in the semiconductor body ( 11 ), a monocrystalline semiconductor layer ( 14 ) on at least the side walls ( 13 ' . 13 ' ) of the recess ( 12 ), wherein the semiconductor layer ( 14 ) is made so thick that the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) from the semiconductor layer ( 14 ) on the opposite second side wall ( 13 ' ), a filling material ( 15 ) on the semiconductor layer ( 14 ) between the opposite side walls ( 13 ' . 13 '' ) is applied and the compensation component ( 20 ) is completed.

Außerdem beziehen sich Ausführungsformen der Erfindung auf ein Verfahren zum Herstellen eines Kompensationsbauelements, bei dem ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13', 13') in dem Halbleiterkörper (11) erzeugt wird, ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13') der Ausnehmung (12) derart erzeugt wird, dass ein Dotierstoff von einem ersten Leitungstyp zumindest durch die Seitenwände (13', 13') in den Halbleiterkörper (11) eingebracht wird, eine monokristalline Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitungstyp auf zumindest den Seitenwänden (13', 13') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13') beabstandet ist, ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird und das Kompensationsbauelement (2) fertig gestellt wird.In addition, embodiments of the invention relate to a method for producing a compensation component, in which a lightly doped or intrinsic semiconductor body ( 11 ), a recess ( 12 ) with at least two opposite side walls ( 13 ' . 13 ' ) in the semiconductor body ( 11 ), a border area ( 22 ) of the semiconductor body ( 11 ) at least on the side walls ( 13 ' . 13 ' ) of the recess ( 12 ) is generated such that a dopant of a first conductivity type at least through the side walls ( 13 ' . 13 ' ) in the semiconductor body ( 11 ), a monocrystalline semiconductor layer ( 14 ) with a doping of the second conductivity type on at least the side walls ( 13 ' . 13 ' ) of the recess ( 12 ), wherein the semiconductor layer ( 14 ) is made so thick that the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) from the semiconductor layer ( 14 ) on the opposite second side wall ( 13 ' ), a filling material ( 15 ) on the semiconductor layer ( 14 ) between the opposite side walls ( 13 ' . 13 '' ) is applied and the compensation component ( 2 ) is completed.

Dadurch, dass die Ausnehmung bis auf einen schmalen Spalt monokristallin verfüllt ist, die monokristalline Verfüllung aber nicht aneinander grenzt, sondern durch einen schmalen Spalt getrennt bleibt, werden Kristallfehler innerhalb der monokristallinen Verfüllung der Ausnehmung vermieden. Gleichzeitig bleibt der mechanische Stress klein, weil nur eine geringe Verfüllung der Ausnehmung mit einem Füllmaterial vorgenommen wird, dass einen zum Halbleitermaterial unterschiedlichen Temperaturausdehnungskoeffizienten hat.Thereby, that the recess is monocrystalline except for a narrow gap filled is, the monocrystalline backfilling but not adjacent to each other, but through a narrow gap remain separated, crystal defects within the monocrystalline backfilling of the Recess avoided. At the same time, the mechanical stress remains small, because only a small backfilling of the recess with a filling material is made that a different to the semiconductor material Temperature expansion coefficient has.

Kurze Beschreibung der Figuren:Brief description of the figures:

Ausführungsbeispiele der Erfindung werden nachfolgend, bezugnehmend auf die beiliegenden Figuren, näher erläutert.embodiments The invention will be described below with reference to the accompanying drawings Figures, closer explained.

Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.The However, the invention is not limited to the specific embodiments described limited, but may be modified and modified as appropriate. It is within the scope of the invention, individual features and feature combinations an embodiment with features and feature combinations of another embodiment suitable to combine to further embodiments of the invention to get.

Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.Before in the following the embodiments of the present invention will be explained with reference to the figures, it is noted that same elements in the figures with the same or similar Reference signs are provided and that a repeated description of these elements is omitted.

1 zeigt eine schematische Querschnittsansicht eines Halbleiterkörpers mit verfüllter Ausnehmung. 1 shows a schematic cross-sectional view of a semiconductor body with filled recess.

2 zeigt mit den 2a bis 2e Verfahrensschritte zur Herstellung eines Kompensationsbauelements mit einer verfüllten Ausnehmung gemäß einer Ausführungsform der Erfindung. 2 shows with the 2a to 2e Method steps for producing a compensation component with a filled recess according to an embodiment of the invention.

3 zeigt eine Ausführungsform zur Herstellung einer Kompensationsstruktur in einem Kompensationsbauelement. 3 shows an embodiment for producing a compensation structure in a compensation component.

4 zeigt eine weitere Ausführungsform zur Herstellung einer Kompensationsstruktur in einem Kompensationsbauelement. 4 shows a further embodiment for producing a compensation structure in a compensation component.

Detaillierte BeschreibungDetailed description

1 stellt eine Halbleiterstruktur 10 dar, die einen Halbleiterkörper 11 aufweist. In dem Halbleiterkörper 11 ist eine Ausnehmung 12 ausgebildet, die durch zwei gegenüberliegende, die Seitenwände der Ausnehmung bildende Oberflächen 13', 13'' und eine weitere, den Boden der Ausnehmung bildende Oberfläche 18 begrenzt ist. 1 represents a semiconductor structure 10 representing a semiconductor body 11 having. In the semiconductor body 11 is a recess 12 formed by two opposite, the side walls of the recess forming surfaces 13 ' . 13 '' and another surface forming the bottom of the recess 18 is limited.

In der Ausnehmung 12 ist sowohl auf den gegenüberliegenden Oberflächen 13', 13'' des Halbleiterkörpers 11 als auch auf dem Boden 18 der Ausnehmung 12 eine monokristalline Halbleiterschicht 14 ausgebildet. Außerdem befindet sich in der Ausnehmung 12 ein Füllmaterial 15 auf der monokristallinen Halbleiterschicht 14.In the recess 12 is both on the opposite surfaces 13 ' . 13 '' of the semiconductor body 11 as well as on the ground 18 the recess 12 a monocrystalline semiconductor layer 14 educated. It is also located in the recess 12 a filler 15 on the monocrystalline semiconductor layer 14 ,

2 zeigt am Beispiel eines Kompensationsbauelements 20, wie eine Halbleiterstruktur in einem Halbleiterbauelement erzeugt werden kann bzw. wie die Ausnehmung verfüllt wird. 2 shows the example of a compensation component 20 how a semiconductor structure can be produced in a semiconductor component or how the recess is filled.

2a stellt das Ergebnis eines ersten Verfahrensschrittes dar, bei dem ein Halbleiterkörper 11 mit einer Ausnehmung 12, die durch zwei gegenüberliegende Oberflächen 13', 13'' des Halbleiterkörpers 11 und einem Boden 18 begrenzt ist, bereitgestellt wird. 2a represents the result of a first process step, in which a semiconductor body 11 with a recess 12 passing through two opposite surfaces 13 ' . 13 '' of the semiconductor body 11 and a floor 18 is limited is provided.

Der Halbleiterkörper 11 ist beispielsweise eine auf einem hoch n-dotierten Halbleitersubstrat 21 epitaktisch aufgewachsene, niedrig n-dotierte Halbleiterschicht. Je nach Anwendung kann der Halbleiterkörper aber auch intrinsisch, p- oder p- und n-dotiert sein.The semiconductor body 11 is, for example, one on a highly n-doped semiconductor substrate 21 epitaxially grown, low n-doped semiconductor layer. Depending on the application, however, the semiconductor body may also be intrinsic, p- or p- and n-doped.

Alternativ kann der Halbleiterkörper 11 auch als Halbleitersubstrat mit niedriger n- oder p-Dotierung oder intrinsisch zur Verfügung gestellt werden. Dazu wird zunächst die Vorderseite des Halbleitersubstrats bearbeitet. Danach wird das Halbleitersubstrat an der Rückseite auf Zieldicke gedünnt und durch Implantation von n-Dotierstoffen in die Rückseite des Halbleitersubstrats eine hochdotierte Halbleiterschicht als Drainzone erzeugt.Alternatively, the semiconductor body 11 also be provided as a semiconductor substrate with low n- or p-type doping or intrinsically. For this purpose, first the front side of the semiconductor substrate is processed. Thereafter, the semiconductor substrate is thinned at the back to target thickness and generated by implantation of n-type dopants in the back of the semiconductor substrate, a highly doped semiconductor layer as a drain zone.

Alternativ kann der Halbleiterkörper 11 auch durch eine Schichtfolge gebildet werden, bei der zwischen einem hoch n-dotierten Substrat und einer intrinsisch oder niedrig n-dotierten Halbleiterschicht noch eine weitere, in ihrer Dotierung abweichende Schicht vorgesehen ist. Diese Schicht kann zumindest lokal noch niedriger als z. B. die niedrig n-dotierte Schicht dotiert sein, wobei ihre Dotierungshöhe über die Tiefe variieren kann.Alternatively, the semiconductor body 11 may also be formed by a layer sequence in which a further, in their doping different layer is provided between a highly n-doped substrate and an intrinsically or low n-doped semiconductor layer. This layer can at least locally even lower than z. For example, the low n-doped layer may be doped, and its doping level may vary across the depth.

Die Ausnehmung 12 in dem Halbleiterkörper 11 wird beispielsweise durch Ätzung erzeugt. Die Strukturgrößen hängen dabei, insbesondere für Kompensationsbauelemente mit vertikalem Stromfluss durch das Bauelement, von der geforderten Sperrspannung des Bauelements ab. Für den Aufbau einer Raumladungszone zum Abbau des elektrischen Felds im Sperrfall wird eine niedrig dotierte Halbleiterschicht bzw. niedrig dotierte Halbleiterschichtfolge mit einer Dicke von etwa 10 μm pro 100 V Sperrspannung benötigt. Für unipolare Leistungshalbleiter, zu welchem die Kompensationsbauelemente gehören, liegen die erforderlichen Schichtdicken im Bereich zwischen etwa 5 μm und etwa 200 μm. Heute erreicht man Aspektverhältnisse, d. h. das Verhältnis der Tiefe zur Breite von Graben-Ätzungen, im Bereich von etwa 10:1 bis etwa 100:1.The recess 12 in the semiconductor body 11 is generated for example by etching. The structure sizes depend on the required blocking voltage of the component, in particular for compensation components with a vertical current flow through the component. For the construction of a space charge zone for the degradation of the electric field in the blocking case, a low-doped semiconductor layer or low-doped semiconductor layer sequence with a thickness of about 10 microns per 100 V blocking voltage is required. For unipolar power semiconductors, to which the compensation components belong, the required layer thicknesses are in the range between about 5 μm and about 200 μm. Today, aspect ratios, ie, the depth to width ratio of trench etches, range from about 10: 1 to about 100: 1.

Die Breite B der Ausnehmung 12 an einer ersten Hauptoberfläche 16 des Halbleiterkörpers 11 hängt somit bei Kompensationsbauelementen von der geforderten Tiefe der Ausnehmung, und diese wiederum von der Sperrspannung des Bauelements ab.The width B of the recess 12 on a first main surface 16 of the semiconductor body 11 Thus depends in Kompensationsbauelementen of the required depth of the recess, and these in turn from the reverse voltage of the device.

Als Beispiel kann man für ein Bauelement mit 600 V Sperrfähigkeit von einer Grabentiefe von etwa 30 μm bis 60 μm und einer Breite von etwa 1 μm bis etwa 6 μm ausgehen. Die Ausnehmung 12 kann, wie dargestellt, derart sein, dass die zwei gegenüber liegenden Oberflächen 13', 13'' parallel mit einem Abstand A zueinander angeordnet sind.As an example, for a device with a 600 V blocking capability, a grave depth of approximately 30 μm to 60 μm and a width of approximately 1 μm to approximately 6 μm can be assumed. The recess 12 can, as shown, be such that the two opposing surfaces 13 ' . 13 '' are arranged parallel to each other with a distance A.

Alternativ kann die Ausnehmung 12 aber auch der Form sein (nicht dargestellt), dass die zwei gegenüberliegenden Oberflächen 13', 13'' des Halbleiterkörpers 11 zumindest abschnittsweise gegeneinander geneigt sind und der Abstand A den geringsten Abstand zwischen den gegenüberliegenden Oberflächen 13', 13'' des Halbleiterkörpers 11 definiert, welcher an beliebiger Stelle zwischen der ersten Halbleiteroberfläche 16 und dem Boden 18 der Ausnehmung 12 vorliegen kann. Insbesondere kann sich dieser geringste Abstand A am Boden 18 der Ausnehmung 12 befinden. Durch diese trichterförmige Ausgestaltung der Ausnehmung 12 kann in einfacher Weise ein Entstehen von Hohlräumen bei einer späteren Verfüllung der Ausnehmung 12 vermieden werden.Alternatively, the recess 12 but also the shape (not shown) that the two opposite surfaces 13 ' . 13 '' of the semiconductor body 11 at least partially inclined against each other and the distance A is the smallest distance between the opposite surfaces 13 ' . 13 '' of the semiconductor body 11 defined, which at any point between the first semiconductor surface 16 and the floor 18 the recess 12 may be present. In particular, this smallest distance A at the bottom 18 the recess 12 are located. Through this funnel-shaped configuration of the recess 12 can easily cause the formation of cavities in a later backfilling of the recess 12 be avoided.

Es können auch mehrere Ausnehmungen 12 in dem Halbleiterkörper 11 erzeugt werden. In diesem Fall sind die Ausnehmungen 12 durch Halbleiterkörperstege 11a zwischen den Ausnehmungen 12 voneinander getrennt.It can also have several recesses 12 in the semiconductor body 11 be generated. In this case, the recesses 12 through semiconductor body webs 11a between the recesses 12 separated from each other.

Wie in 2a dargestellt kann die Ausnehmung 12 in dem Halbleiterkörper 11 enden. Es kann aber auch vorgesehen sein, dass die Ausnehmung 12 durch den Halbleiterkörper 11 hindurch bis zu der rückseitig angebrachten Halbleiterschicht 21 erzeugt wird.As in 2a represented can the recess 12 in the semiconductor body 11 end up. But it can also be provided that the recess 12 through the semiconductor body 11 through to the back-mounted semiconductor layer 21 is produced.

Wie in 2b dargestellt, kann in dem Halbleiterkörper 11 durch die Seitenwände 13', 13'' und durch den Boden 18 der Ausnehmung 12 ein Randbereich 22 erzeugt werden. Der Randbereich weist beispielsweise eine zur Grunddotierung des Halbleiterkörpers 11 komplementäre Dotierung auf.As in 2 B can be shown in the semiconductor body 11 through the side walls 13 ' . 13 '' and through the floor 18 the recess 12 a border area 22 be generated. The edge region has, for example, one for the basic doping of the semiconductor body 11 complementary doping on.

Die komplementäre Dotierung wird in dem dargestellten Beispiel durch Implantation von p-Dotierstoffen in dem n-dotierten Halbleiterkörper 11 erzeugt. Dabei werden auch die Bereiche an der ersten Hauptoberfläche 16 des Halbleiterkörpers dotiert.The complementary doping is in the illustrated example by implantation of p-type dopants in the n-doped semiconductor body 11 generated. At the same time, the areas on the first main surface become 16 doped of the semiconductor body.

Alternativ kann die p-Dotierung auch aus der Gasphase, durch Belegung oder während der epitaktischen Abscheidung von Halbleitermaterial, wie zum Beispiel Silizium, vorgenommen werden.alternative can the p-doping from the gas phase, by occupancy or while the epitaxial deposition of semiconductor material, such as Silicon, be made.

Die komplementäre Dotierung ist für die spätere Ausbildung der Kompensationsstrukturen des Kompensationsbauelements 20 vorgesehen. Weitere Ausführungsformen zur Herstellung dieser Kompensationsstrukturen werden zu 3 und 4 beschrieben.The complementary doping is for the later formation of the compensation structures of the compensation component 20 intended. Other embodiments for producing these compensation structures become 3 and 4 described.

Wie 2c zeigt, wird auf den Oberflächen 16, 13', 13'', 18 an der Vorderseite des Halbleiterkörpers eine Halbleiterschicht 14 erzeugt. Diese Erzeugung erfolgt beispielsweise durch epitaktische Abscheidung von Halbleitermaterial auf dem Halbleiterkörper 11. Die Halbleiterschicht 14 ist in Abhängigkeit der Verwendung des Kompensationsbauelements 20 undotiert, p- oder n-dotiert. Die Zusammensetzung der Halbleiterschicht 14 kann über die Dicke der Halbleiterschicht 14 variiert werden. Insbesondere durch Änderung des Dotierstoffgehalts oder durch Beimischen anderer Elemente zur Änderung der chemischen Zusammensetzung, wie zum Beispiel das Beimischen von Germanium zu Silizium zur Ausbildung von Si1-x Gex, lässt sich somit eine Halbleiterschicht 14 mit unterschiedlichen Teilschichten erzeugen, bei der diese einzelnen Teilschichten selektiv zu den anderen Teilschichten geätzt werden können.As 2c shows is on the surfaces 16 . 13 ' . 13 '' . 18 on the front side of the semiconductor body, a semiconductor layer 14 generated. This generation takes place for example by epitaxial deposition of semiconductor material on the semiconductor body 11 , The semiconductor layer 14 is dependent on the use of the compensation component 20 undoped, p- or n-doped. The composition of the semiconductor layer 14 can be about the thickness of the semiconductor layer 14 be varied. In particular, by changing the dopant content or by admixing other elements to change the chemical composition, such as the addition of germanium to silicon to form Si 1-x Ge x , thus, a semiconductor layer can be 14 produce with different sub-layers, in which these individual sub-layers can be selectively etched to the other sub-layers.

Die Halbleiterschicht 14 wird so dick erzeugt, dass für die maximale Dicke D der Halbleiterschicht auf den gegenüberliegenden Oberflächen 13', 13'' gilt: D < 0,5 × A. Diese Dicke wird zum Einen durch rechtzeitiges Stoppen der epitaktischen Abscheidung erreicht. Alternativ kann diese Dicke aber auch durch Erzeugen einer Halbleiterschicht auf den sich gegenüberliegenden Oberflächen 13', 13'' erreicht werden, bei dem die Halbleiterschicht 14 auf der einen Oberfläche 13' mit der Halbleiterschicht 14 auf der gegenüberliegenden Oberfläche 13'' zusammenwächst und anschließend die Halbleiterschicht 14 entlang der zusammengewachsenen Fläche derart geätzt wird, dass die Halbleiterschicht 14 auf der einen Oberfläche 13' von der Halbleiterschicht 14 auf der gegenüberliegenden Oberfläche 13'' einen Abstand aufweist. Dazu werden geeignete Ätzmittel verwendet, die die Inhomogenitäten an der zusammengewachsenen Fläche nutzt, um diese Flächen selektiv oder zumindest schneller als den Rest der Halbleiterschicht 14 zu ätzen.The semiconductor layer 14 is generated so thick that for the maximum thickness D of the semiconductor layer on the opposite surfaces 13 ' . 13 '' applies: D <0.5 × A. This thickness is achieved on the one hand by timely stopping of the epitaxial deposition. Alternatively, however, this thickness may also be achieved by forming a semiconductor layer on the opposing surfaces 13 ' . 13 '' be achieved, wherein the semiconductor layer 14 on the one surface 13 ' with the semiconductor layer 14 on the opposite surface 13 '' grows together and then the semiconductor layer 14 is etched along the coalesced surface such that the semiconductor layer 14 on the one surface 13 ' from the semiconductor layer 14 on the opposite surface 13 '' has a distance. For this purpose, suitable etchants are used which utilize the inhomogeneities at the coalesced surface to selectively or at least faster than the remainder of the semiconductor layer 14 to etch.

In 2d ist das nach einem weiteren Verfahrensschritt in der Ausnehmung 12 auf der Halbleiterschicht 14 aufgebrachte Füllmaterial 15 dargestellt. Als Füllmaterial 15 wird beispielsweise ein elektrisch isolierendes Material verwendet.In 2d this is after a further process step in the recess 12 on the semiconductor layer 14 applied filling material 15 shown. As filler 15 For example, an electrically insulating material is used.

Das Füllmaterial 15 weist eine Dicke d < 1 μm, insbesondere d < 0,2 μm auf und verfüllt den Rest der Ausnehmung 12 vollständig. Alternativ kann das Füllmaterial 15 aber auch nur auf die Oberflächen der Halbleiterschicht 14 aufgebracht werden, ohne dass die Ausnehmung 12 vollständig verfüllt wird. In einem nachfolgenden Schritt wird die Ausnehmung 12 durch eine weitere Halbleiterschicht 26 nach oben verschlossen, so dass ein Hohlraum entsteht.The filling material 15 has a thickness d <1 .mu.m, in particular d <0.2 .mu.m and fills the rest of the recess 12 Completely. Alternatively, the filler material 15 but also only on the surfaces of the semiconductor layer 14 be applied without the recess 12 is completely filled. In a subsequent step, the recess 12 through a further semiconductor layer 26 closed at the top so that a cavity is created.

Eine Ausführungsform des Aufbringens des Füllmaterials 15 auf die Halbleiterschicht 14 ist es, wenn zunächst ein thermisches Oxid auf der Halbleiterschicht 14 gewachsen wird und anschließend darauf eine Abscheidung von zum Beispiel TEOS oder Nitrid erfolgt. Durch die thermische Oxidation wird eine sehr gute Passivierung der Grenzfläche von der Halbleiterschicht 14 zum Füllmaterial 15 erreicht.An embodiment of applying the filling material 15 on the semiconductor layer 14 it is when first a thermal oxide on the semiconductor layer 14 is grown and then there is a deposition of, for example, TEOS or nitride. The thermal oxidation results in a very good passivation of the interface of the semiconductor layer 14 to the filling material 15 reached.

Bei. der Verwendung unterschiedlicher Materialien zur Verfüllung können insbesondere Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten eingesetzt werden, was den thermomechanischen Stress auf die Halbleiterscheibe während des Prozesses reduziert, da er zumindest teilweise kompensiert wird. Als eine beispielhafte Ausführungsform ist an dieser Stelle die Kombination von thermisch auf Silizium aufgewachsenem SiO2 und darauf abgeschiedenem Si3N4 zu nennen, da SiO2-Schichten kompressiv auf Silizium wirken, während z. B. mit Low Pressure Chemical Vapour Deposition (LPCVD) erzeugte Si3N4-Schichten tensil wirken.In. In particular, materials with different coefficients of thermal expansion can be used for the filling of different materials, which reduces the thermo-mechanical stress on the semiconductor wafer during the process because it is at least partially compensated. As an exemplary embodiment, the combination of SiO 2 grown thermally on silicon and Si 3 N 4 deposited thereon should be mentioned here, since SiO 2 layers act compressively on silicon, while z. B. with Low Pressure Chemical Vapor Deposition (LPCVD) generated Si 3 N 4 layers Tensile act.

2e zeigt das fertig gestellte Kompensationsbauelement 20 mit einer vorderseitigen Sourceelektrode 23 und einer rückseitigen Drainelektrode 24. Zwischen der Sourceelektrode 23 und der Drainelektrode 24 ist ein Halbleitergebiet 25 angeordnet, wobei das Halbleitergebiet 25 die von der Drainelektrode 24 kontaktierte Drainhalbleiterschicht 21, den Halbleiterkörper 11 mit der verfüllten Ausnehmung 12 und eine auf der ersten Hauptoberfläche 16 angebrachte weitere Halbleiterschicht 26, die als Bodygebiet dient, umfasst. Die weitere Halbleiterschicht 26 (Bodygebiet) ist zur Grunddotierung des Halbleiterkörpers 11 komplementär dotiert, im vorgestellten Beispiel also p-dotiert. 2e shows the completed compensation component 20 with a front-side source electrode 23 and a backside drain electrode 24 , Between the source electrode 23 and the drain electrode 24 is a semiconductor region 25 arranged, wherein the semiconductor region 25 that of the drain electrode 24 contacted drain semiconductor layer 21 , the semiconductor body 11 with the filled recess 12 and one on the first main surface 16 attached further semiconductor layer 26 that serves as a body area, includes. The further semiconductor layer 26 (Body region) is for basic doping of the semiconductor body 11 doped complementary, in the example presented so p-doped.

In der weiteren Halbleiterschicht 16 sind Sourcegebiete 27 eingebracht. Diese Sourcegebiete 27 sind komplementär zum Bodygebiet 26 dotiert, hier also n-dotiert. Die Sourcegebiete 27 und das Bodygebiet 26 sind über die Sourcelektrode 23 gemeinsam elektrisch angeschlossen.In the further semiconductor layer 16 are source areas 27 brought in. These source areas 27 are complementary to the body area 26 doped, so here n-doped. The source areas 27 and the body area 26 are above the source electrode 23 electrically connected together.

In einem Graben 30 durch die erste Halbleiterschicht 26 hindurch und durch eine Isolationsschicht 28 (Gateoxid) vom Bodygebiet 26, von den Sourcegebieten 27 und dem Halbleiterkörper 11 getrennt ist eine Gateelektrode 29 in dem Graben 30 angeordnet. Bei Anlegen einer Steuerspannung an diese Gateelektrode 29 bildet sich im Bodygebiet 26 ein Kanal zwischen einem Sourcegebiet 27 und dem Halbleiterkörper 11 aus. Der Halbleiterkörper 11 wird dabei als Driftzone für die Leitungsträger bis zur Drainhalbleiterschicht 21 verwendet. Die zu den Halbleiterkörperstegen 11a benachbart ausgebildeten Kompensationsstrukturen in der Ausnehmung 12 ermöglichen eine zu einem Bauelement ohne Kompensationsstruktur höhere Dotierung der Driftstrecke, was einen geringeren Widerstand im eingeschalteten Zustand bei gleichzeitig gleichem Sperrvermögen bei ausgeschaltetem Zustand des Bauelements bedeutet.In a ditch 30 through the first semiconductor layer 26 through and through an insulating layer 28 (Gate oxide) from the body area 26 , from the source areas 27 and the semiconductor body 11 separated is a gate electrode 29 in the ditch 30 arranged. When a control voltage is applied to this gate electrode 29 forms in the body area 26 a channel between a source area 27 and the semiconductor body 11 out. The semiconductor body 11 is doing as a drift zone for the line carrier to the drain semiconductor layer 21 used. The to the semiconductor body webs 11a adjacent formed compensation structures in the recess 12 allow for a device without compensation structure higher doping of the drift path, which means a lower resistance in the on state while maintaining the same blocking capability when the device is turned off.

Die Gateelektrode 29 ist durch eine Isolationsstruktur 31 von der Sourceelektrode 23 elektrisch isoliert.The gate electrode 29 is through an isolation structure 31 from the source electrode 23 electrically isolated.

Anhand 3 wird eine mögliche weitere Ausführungsform zur Herstellung einer Kompensationsstruktur in einem Kompensationsbauelement erläutert.Based 3 a possible further embodiment for the production of a compensation structure in a compensation component is explained.

Zur Herstellung der Kompensationsstruktur für das Kompensationsbauelement wird zunächst ein schwach dotierter oder intrinsischer Halbleiterkörper 11 bereitgestellt. Als schwach dotiert gilt in diesem Fall ein Halbleitermaterial mit einer Dotierstoffkonzentration von maximal 1013 cm–3. Die Art (Leitungstyp) der schwachen Dotierung spielt keine Rolle.To produce the compensation structure for the compensation component, a weakly doped or intrinsic semiconductor body is initially produced 11 provided. In this case, a semiconductor material having a dopant concentration of at most 10 13 cm -3 is considered weakly doped. The type (conductivity type) of the weak doping does not matter.

In diesem Halbleiterkörper 11 wird eine Ausnehmung mit zumindest zwei gegenüberliegenden Seitenwänden 13', 13'' erzeugt. Die Erzeugung erfolgt in der gleichen Art und Weise wie bereits zu 2a erläutert.In this semiconductor body 11 becomes a recess with at least two opposite side walls 13 ' . 13 '' generated. The production takes place in the same way as already 2a explained.

Durch zumindest die zwei Seitenwände 13', 13'' der Ausnehmung und oft auch durch den Boden 18 der Ausnehmung wird ein erster Dotierstoff von einem ersten Leitungstyp (p oder n) bis zu einer Tiefe t1 in den Halbleiterkörper 11 eingebracht. Dieses Einbringen erfolgt beispielsweise durch Belegung der Oberflächen des Halbleiterkörpers 11 in zumindest der Ausnehmung mit p oder n Dotierstoffen und anschließend durch Eintreiben des Dotierstoffs in den Halbleiterkörper 11 durch Diffusion bei hohen Temperaturen, beispielsweise 1000°C.Through at least the two side walls 13 ' . 13 '' the recess and often through the floor 18 the recess becomes a first dopant of a first conductivity type (p or n) to a depth t1 in the semiconductor body 11 brought in. This introduction takes place for example by occupying the surfaces of the semiconductor body 11 in at least the recess with p or n dopants and then by driving the dopant into the semiconductor body 11 by diffusion at high temperatures, for example 1000 ° C.

Alternativ kann die Einbringung der Dotierstoffe auch durch Eindiffusion in den Halbleiterkörper 11 aus der Gasphase oder durch Implantation erfolgen.Alternatively, the introduction of the dopants by diffusion into the semiconductor body 11 from the gas phase or by implantation.

Anschließend wird ein zweiter Dotierstoff von einem zum ersten Dotierstoff komplementären zweiten Leitungstyp zumindest durch die Seitenwände 13', 13'', oft auch durch den Boden 18 der Ausnehmung, bis zu einer Tiefe t2 mit der Beziehung t2 < t1 eingebracht. Die Einbringung erfolgt ebenfalls beispielsweise durch Belegung der Seitenwände 13', 13'' mit Dotierstoff und anschließender Diffusion oder durch Eindiffusion des Dotierstoffs aus der Gasphase oder durch Implantation.Subsequently, a second dopant of a complementary to the first dopant second conductivity type at least through the side walls 13 ' . 13 '' , often through the ground 18 the recess is introduced to a depth t2 with the relationship t2 <t1. The introduction also takes place, for example, by occupying the side walls 13 ' . 13 '' with dopant and subsequent diffusion or by diffusion of the dopant from the gas phase or by implantation.

Die unterschiedlichen Eindringtiefen t1 und t2 der Dotierstoffe kann durch unterschiedliche Diffusionszeiten gesteuert werden.The different penetration depths t1 and t2 of the dopants can be controlled by different diffusion times.

Der somit ausgebildete Randbereich 22 umfasst also einen Teilbereich 22a und einen dazu komplementär dotierten Teilbereich 22b. Dieser Randbereich 22 ist die Kompensationsstruktur des Kompensationsbauelements. Die Dotierungen der Teilbereiche 22a und 22b kompensieren sich im Sperrzustand des Kompensationsbauelements gegenseitig.The thus formed edge region 22 includes a subarea 22a and a complementarily doped subregion 22b , This edge area 22 is the compensation structure of the compensation device. The dopings of the subregions 22a and 22b compensate each other in the locked state of Kompensationsbauelements.

Nach der Einbringung der Dotierstoffe in den Randbereich 22 wird eine monokristalline Halbleiterschicht 14 auf zumindest den Seitenwänden 13', 13'' erzeugt, wobei die Halbleiterschicht 14 so dick ausgestaltet wird, dass die Halbleiterschicht 14 auf der einen Seitenwand 13' von der Halbleiterschicht 14 auf der gegenüberliegenden zweiten Seitenwand 13'' beabstandet ist.After the introduction of the dopants in the edge region 22 becomes a monocrystalline semiconductor layer 14 on at least the side walls 13 ' . 13 '' generated, wherein the semiconductor layer 14 is made so thick that the semiconductor layer 14 on one side wall 13 ' from the semiconductor layer 14 on the opposite second side wall 13 '' is spaced.

Zur Erzeugung der Halbleiterschicht 14 wird auf die Ausführungen zur 2c verwiesen.For generating the semiconductor layer 14 is based on the comments on 2c directed.

Auf der Halbleiterschicht 14 wird zwischen den gegenüberliegenden Seitenwänden 13', 13'' ein Füllmaterial aufgebracht. Hierzu wird auf die Beschreibung des Verfahrens zu 2d verwiesen.On the semiconductor layer 14 will be between the opposite side walls 13 ' . 13 '' applied a filler. Please refer to the description of the procedure 2d directed.

Abschließend wird das Kompensationsbauelement fertig gestellt.Finally, it will completed the compensation component.

Anhand von 4 wird eine weitere Ausführungsmöglichkeit zur Herstellung einer Kompensationsstruktur eines Kompensationsbauelements erläutert.Based on 4 a further embodiment possibility for producing a compensation structure of a compensation component is explained.

Das Herstellverfahren sieht zunächst ebenfalls, wie bereits zur 3 beschrieben, ein Bereitstellen eines schwach dotierten oder intrinsischen Halbleiterkörpers 11 vor. In dem Halbleiterkörper 11 wird, wie zu 2a bereits erläutert, eine Ausnehmung mit zumindest zwei gegenüberliegenden Seitenwänden 13', 13'' erzeugt.The manufacturing process initially also, as already for 3 described, providing a lightly doped or intrinsic semiconductor body 11 in front. In the semiconductor body 11 will, how to 2a already explained, a recess with at least two opposite side walls 13 ' . 13 '' generated.

In dem Halbleiterkörper 11 wird dann zumindest an den Seitenwänden 13', 13'' ein Randbereich 22 in dem Halbleiterkörper 11 erzeugt, indem ein Dotierstoff von einem ersten Leitungstyp zumindest durch die Seitenwände 13', 13'' in den Halbleiterkörper 11 eingebracht wird. Das Einbringen des Dotierstoffs erfolgt beispielsweise durch Belegung der Oberflächen des Halbleiterkörpers 11 zumindest in der Ausnehmung mit p oder n Dotierstoffen und anschließend im Eintreiben des Dotierstoffs in den Halbleiterkörper durch Diffusion bei hohen Temperaturen, beispielsweise 1000°C.In the semiconductor body 11 then at least on the sidewalls 13 ' . 13 '' a border area 22 in the semiconductor body 11 generated by a dopant of a first conductivity type at least through the side walls 13 ' . 13 '' in the semiconductor body 11 is introduced. The introduction of the dopant takes place, for example, by covering the surfaces of the semiconductor body 11 at least in the recess with p or n dopants and then in the driving of the dopant in the semiconductor body by diffusion at high temperatures, for example 1000 ° C.

Alternativ kann die Einbringung der Dotierstoffe auch durch Eindiffusion in den Halbleiterkörper 11 aus der Gasphase oder durch Implantation erfolgen.Alternatively, the introduction of the dopants by diffusion into the semiconductor body 11 from the gas phase or by implantation.

Anschließend wird eine monokristalline Halbleiterschicht 14 mit einer Dotierung von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp auf zumindest den Seitenwänden 13', 13'' der Ausnehmung erzeugt, wobei die Halbleiterschicht 14 so dick ausgestaltet wird, dass die Halbleiterschicht 14 auf der einen Seitenwand 13' von der Halbleiterschicht 14 auf der gegenüberliegenden Seitenwand 13'' beabstandet ist.Subsequently, a monocrystalline semiconductor layer 14 with a doping of a complementary to the first conductivity type second conductivity type on at least the side walls 13 ' . 13 '' generates the recess, wherein the semiconductor layer 14 is made so thick that the semiconductor layer 14 on one side wall 13 ' from the semiconductor layer 14 on the opposite side wall 13 '' is spaced.

Zur Erzeugung der Halbleiterschicht 14 wird ebenfalls auf die Ausführungen zu 2c verwiesen. Die Halbleiterschicht 14 wird also in dem vorliegenden Ausführungsbeispiel auf jeden Fall mit einer zum Randbereich 22 komplementären Dotierung ausgebildet. Dies erfolgt entweder durch „in-situ" Dotierung der Halbleiterschicht 14 während der epitaktischen Abscheidung oder nach der Abscheidung der zunächst schwach dotierten oder undotierten Halbleiterschicht 14 durch Belegung und Eindiffusion des Dotierstoffs in die Halbleiterschicht 14 oder durch Eindiffusion des Dotierstoffs in die schwach dotierte oder undotierte Halbleiterschicht 14 aus der Gasphase oder durch Implantation.For generating the semiconductor layer 14 is also on the comments too 2c directed. The semiconductor layer 14 So in the present embodiment in any case with one to the edge region 22 formed complementary doping. This is done either by "in-situ" doping of the semiconductor layer 14 during epitaxial deposition or after deposition of the initially lightly doped or undoped semiconductor layer 14 by occupancy and diffusion of the dopant into the semiconductor layer 14 or by diffusion of the dopant into the lightly doped or undoped semiconductor layer 14 from the gas phase or by implantation.

Somit entsteht die gewünschte Kompensationsstruktur, bestehend aus dem Randbereich 22 und der Halbleiterschicht 14, des Kompensationsbauelements.This creates the desired compensation structure, consisting of the edge area 22 and the semiconductor layer 14 , the compensation component.

Anschließend wird ein Füllmaterial, wie bereits zu 2d erläutert, zwischen den gegenüberliegenden Seitenwänden 13', 13'' auf der Halbleiterschicht 14 aufgebracht.Subsequently, a filling material, as already closed 2d explained, between the opposite side walls 13 ' . 13 '' on the semiconductor layer 14 applied.

Schließlich wird das Kompensationsbauelement mit den üblichen Strukturen und Fertigungsschritten fertig gestellt.Finally will the compensation component with the usual structures and manufacturing steps finished.

Der in den Ausführungsbeispielen dargestellte Aufbau der Halbleiterstrukturen, insbesondere der darin ausgebildeten Dotierstoffgebiete soll nur exemplarisch zum Verständnis der Erfindung beitragen, das Wesen der Erfindung aber nicht einschränken. Die gewählten Dotierstofftypen in den einzelnen Dotierstoffgebieten sind je nach Anwendungsfall austauschbar.Of the in the embodiments illustrated structure of the semiconductor structures, in particular the therein trained dopant regions should only serve as an example for the understanding of Contribute to the invention, but not limit the essence of the invention. The selected Dotierstofftypen in the individual dopant regions are depending on Use case replaceable.

Claims (48)

Halbleiterstruktur (10, 20), aufweisend – einen Halbleiterkörper (11), – eine Ausnehmung (12), die zumindest durch zwei gegenüberliegende Oberflächen (13'; 13'') des Halbleiterkörpers (11) begrenzt ist, – eine monokristalline Halbleiterschicht (14) in der Ausnehmung (12) auf zumindest den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11), – ein Füllmaterial (15) auf der monokristallinen Halbleiterschicht (14).Semiconductor structure ( 10 . 20 ), comprising - a semiconductor body ( 11 ), - a recess ( 12 ), which at least by two opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ), - a monocrystalline semiconductor layer ( 14 ) in the recess ( 12 ) on at least the opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ), - a filling material ( 15 ) on the monocrystalline semiconductor layer ( 14 ). Halbleiterstruktur nach Anspruch 1, wobei das Füllmaterial (15) auf der monokristallinen Halbleiterschicht (14) die Ausnehmung (12) vollständig verfüllt.A semiconductor structure according to claim 1, wherein the filler material ( 15 ) on the monocrystalline semiconductor layer ( 14 ) the recess ( 12 ) completely filled. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem das Füllmaterial (15) eine Dicke d < 1 μm zwischen den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) aufweist.Semiconductor structure according to one of the preceding claims, in which the filling material ( 15 ) has a thickness d <1 μm between the opposing surfaces (FIG. 13 '; 13 '' ) of the semiconductor body ( 11 ) having. Halbleiterstruktur nach Anspruch 3, bei dem die Dicke d < 0,2 μm beträgt.A semiconductor structure according to claim 3, wherein the thickness d is <0.2 μm. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem an den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) ein Randbereich (22) des Halbleiterkörpers (11) und/oder die Halbleiterschicht (14) eine zur Grunddotierung des Halbleiterkörpers (11) komplementäre Dotierung aufweist.Semiconductor structure according to one of the preceding claims, in which on the opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ) a border area ( 22 ) of the semiconductor body ( 11 ) and / or the semiconductor layer ( 14 ) one for basic doping of the semiconductor body ( 11 ) has complementary doping. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der mindestens zwei Ausnehmungen (12) vorhanden sind und zwischen den Ausnehmungen (12) ein Halbleiterkörpersteg (11a) die Ausnehmungen (12) voneinander trennt.Semiconductor structure according to one of the preceding claims, in which at least two recesses ( 12 ) are present and between the recesses ( 12 ) a semiconductor body land ( 11a ) the recesses ( 12 ) separates from each other. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmung (12) eine Tiefe zwischen 5 μm und 200 μm aufweist.Semiconductor structure according to one of the preceding claims, in which the recess ( 12 ) has a depth of between 5 μm and 200 μm. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmung (12) ein Aspektverhältnis zwischen 10 und 100 aufweist.Semiconductor structure according to one of the preceding claims, in which the recess ( 12 ) has an aspect ratio between 10 and 100. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der das Füllmaterial (15) elektrisch isolierend ist.Semiconductor structure according to one of the preceding claims, in which the filling material ( 15 ) is electrically insulating. Halbleiterstruktur nach nach einem der vorhergehenden Ansprüche, bei der das Füllmaterial Materialien mit unterschiedlichen Temperaturausdehnungskoeffizienten aufweistSemiconductor structure according to one of the preceding Claims, when the filler materials having different coefficients of thermal expansion Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der die zwei gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) parallel mit einem Abstand A zueinander angeordnet sind.Semiconductor structure according to one of the preceding claims, in which the two opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ) are arranged in parallel with a distance A to each other. Halbleiterstruktur nach einem der Ansprüche 1 bis 8, bei der die zwei gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) zumindest abschnittsweise gegeneinander geneigt sind und ein Abstand A den geringsten Abstand zwischen den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) definiert.Semiconductor structure according to one of Claims 1 to 8, in which the two opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ) are at least partially inclined to each other and a distance A is the smallest distance between the opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ) Are defined. Halbleiterstruktur nach Anspruch 12, bei der der geringste Abstand A am Boden (18) der Ausnehmung (12) ist.Semiconductor structure according to claim 12, wherein the smallest distance A at the bottom ( 18 ) of the recess ( 12 ). Halbleiterstruktur nach einem der Ansprüche 11 bis 13, bei der eine maximale Dicke D der Halbleiterschicht (14) auf den gegenüberliegenden Oberflächen (13'; 13'') kleiner als 0,5 mal A ist.Semiconductor structure according to one of Claims 11 to 13, in which a maximum thickness D of the semiconductor layer ( 14 ) on the opposite surfaces ( 13 '; 13 '' ) is less than 0.5 times A Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der eine hochdotierte Halbleiterschicht (21) an einer zweiten Hauptoberfläche (17) des Halbleiterkörpers (11), die der ersten Hauptoberfläche (16) gegenüberliegt, angebracht ist.Semiconductor structure according to one of the preceding claims, in which a highly doped semiconductor layer ( 21 ) on a second main surface ( 17 ) of the semiconductor body ( 11 ), the first main surface ( 16 ) is opposite, attached. Halbleiterstruktur nach Anspruch 15, bei der die Ausnehmung (12) durch den Halbleiterkörper (11) hindurch ausgebildet ist.Semiconductor structure according to Claim 15, in which the recess ( 12 ) through the semiconductor body ( 11 ) is formed therethrough. Halbleiterstruktur nach einem der Ansprüche 1 bis 15, bei der die Ausnehmung (12) in dem Halbleiterkörper (11) endet.Semiconductor structure according to one of Claims 1 to 15, in which the recess ( 12 ) in the semiconductor body ( 11 ) ends. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, bei der auf der ersten Hauptoberfläche (16) des Halbleiterkörpers (11) und über zumindest einen Teil der Ausnehmung (12) eine weitere Halbleiterschicht (26) angebracht ist.Semiconductor structure according to one of the preceding claims, in which on the first main surface ( 16 ) of the semiconductor body ( 11 ) and at least a part of the recess ( 12 ) a further semiconductor layer ( 26 ) is attached. Halbleiterstruktur nach Anspruch 18, bei der die weitere Halbleiterschicht (26) eine zum Halbleiterkörper (11) komplementäre Dotierung aufweist.Semiconductor structure according to Claim 18, in which the further semiconductor layer ( 26 ) one to the semiconductor body ( 11 ) has complementary doping. Halbleiterstruktur nach Anspruch 18 oder 19, bei der in der weiteren Halbleiterschicht (26) MOSFET-Halbleiterbauelementstrukturen (27, 28, 29) ausgebildet sind.A semiconductor structure according to claim 18 or 19, wherein in the further semiconductor layer ( 26 ) MOSFET semiconductor device structures ( 27 . 28 . 29 ) are formed. Verfahren zum Verfüllen einer Ausnehmung (12), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Halbleiterkörpers (11) mit einer Ausnehmung (12), die zumindest durch zwei gegenüberliegende Oberflächen (13'; 13'') des Halbleiterkörpers (11) begrenzt ist, – Erzeugen einer monokristallinen Halbleiterschicht (14) in der Ausnehmung (12) zumindest auf den gegenüberliegenden Seitenwänden (13'; 13'') des Halbleiterkörpers (11), – Aufbringen eines Füllmaterials (15) auf die monokristalline Halbleiterschicht (14) in der Ausnehmung (12) zwischen den gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11).Method for filling a recess ( 12 ), the method comprising: providing a semiconductor body ( 11 ) with a recess ( 12 ), which at least by two opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ), - generating a monocrystalline semiconductor layer ( 14 ) in the recess ( 12 ) at least on the opposite side walls ( 13 '; 13 '' ) of the semiconductor body ( 11 ), - applying a filling material ( 15 ) on the monocrystalline semiconductor layer ( 14 ) in the recess ( 12 ) between the opposing surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ). Verfahren nach Anspruch 21, bei dem die Ausnehmung (12) durch das Füllmaterial (15) vollständig verfüllt wird.Method according to Claim 21, in which the recess ( 12 ) through the filler material ( 15 ) is completely filled. Verfahren nach Anspruch 21 oder 22, bei dem die Halbleiterschicht (14) epitaktisch erzeugt wird.Method according to Claim 21 or 22, in which the semiconductor layer ( 14 ) is generated epitaxially. Verfahren nach einem der Ansprüche 21 bis 23, bei dem die Halbleiterschicht (14) auf den sich gegenüberliegenden Oberflächen (13'; 13'') des Halbleiterkörpers (11) so dick erzeugt wird, dass die Halbleiterschicht (14) auf der einen Oberfläche (13') mit der Halbleiterschicht (14') auf der gegenüberliegenden Oberfläche (13'') zusammenwächst, und anschließend die Halbleiterschicht (14) entlang der zusammengewachsenen Fläche derart geätzt wird, dass die Halbleiterschicht (14) auf der einen Oberfläche (13') von der Halbleiterschicht auf der gegenüberliegenden Oberfläche (13'') einen Abstand aufweist.Method according to one of Claims 21 to 23, in which the semiconductor layer ( 14 ) on the opposite surfaces ( 13 '; 13 '' ) of the semiconductor body ( 11 ) is produced so thick that the semiconductor layer ( 14 ) on one surface ( 13 ' ) with the semiconductor layer ( 14 ' ) on the opposite surface ( 13 '' ) and then the semiconductor layer ( 14 ) is etched along the coalesced surface such that the semiconductor layer ( 14 ) on one surface ( 13 ' ) from the semiconductor layer on the opposite surface ( 13 '' ) has a distance. Verfahren nach einem der Ansprüche 21 bis 24, bei dem die Halbleiterschicht (14) in ihrer Zusammensetzung über die Dicke variiert wird.Method according to one of Claims 21 to 24, in which the semiconductor layer ( 14 ) is varied in thickness over its composition. Verfahren nach Anspruch 25, bei dem der Dotierstoffgehalt der Halbleiterschicht über die Dicke variiert wird.The method of claim 25, wherein the dopant content the semiconductor layer over the thickness is varied. Verfahren nach Anspruch 25, bei dem die chemische Zusammensetzung der Halbleiterschicht über die Dicke variiert wird.The method of claim 25, wherein the chemical Composition of the semiconductor layer is varied over the thickness. Verfahren nach einem der Ansprüche 21 bis 25, bei dem als Füllmaterial (15) ein elektrisch isolierendes Material verwendet wird.Method according to one of claims 21 to 25, in which as filling material ( 15 ) an electrically insulating material is used. Verfahren nach einem der Ansprüche 21 bis 28, bei dem als Füllmaterial mindestens zwei Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten verwendet werden.Method according to one of claims 21 to 28, wherein at least two materials with different thermal expanse as filling material coefficients of application. Verfahren nach einem der Ansprüche 21 bis 29, bei dem die Halbleiterschicht (14) zunächst thermisch oxidiert wird und anschließend das Füllmaterial (15) auf die oxidierte Halbleiterschicht (14) aufgebracht wird.Method according to one of Claims 21 to 29, in which the semiconductor layer ( 14 ) is first thermally oxidized and then the filler material ( 15 ) on the oxidized semiconductor layer ( 14 ) is applied. Kompensationsbauelement (20), aufweisend: – ein Halbleitergebiet (25) zwischen zwei Elektroden (23, 24) – eine halbleitende Driftzone (11) mit einer Dotierung vom ersten Leitungstyp in dem Halbleitergebiet (25), – eine Ausnehmung (12) in der Driftzone (11), wobei sich in der Ausnehmung (12) eine mit einer Dotierung vom zweiten Leitungstyp dotierte monokristalline Halbleiterschicht (14) zumindest auf zwei gegenüberliegenden Seitenwände (13'; 13'') der Ausnehmung (12) befindet und wobei die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13'; 13'') der Ausnehmung (12).Compensation component ( 20 ), comprising: - a semiconductor region ( 25 ) between two electrodes ( 23 . 24 ) - a semiconducting drift zone ( 11 ) with a doping of the first conductivity type in the semiconductor region ( 25 ), - a recess ( 12 ) in the drift zone ( 11 ), wherein in the recess ( 12 ) comprises a monocrystalline semiconductor layer doped with a dopant of the second conductivity type (US Pat. 14 ) at least on two opposite side walls ( 13 '; 13 '' ) of the recess ( 12 ) and wherein the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) from the semiconductor layer ( 14 ) on the opposite second side wall ( 13 '' ), - a filling material ( 15 ) on the semiconductor layer ( 14 ) between the opposite side walls ( 13 '; 13 '' ) of the recess ( 12 ). Kompensationsbauelement nach Anspruch 26, bei dem der Abstand zwischen der Halbleiterschicht (14) auf der einen Seitenwand (13') und der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') kleiner als 1 μm ist.Compensation component according to Claim 26, in which the distance between the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) and the semiconductor layer ( 14 ) on the opposite second side wall ( 13 '' ) is smaller than 1 μm. Kompensationsbauelement nach Anspruch 26 oder 27, bei dem der Abstand zwischen der Halbleiterschicht (14) auf der einen Seitenwand (13') und der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') kleiner als 0,2 μm ist.Compensation component according to Claim 26 or 27, in which the distance between the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) and the semiconductor layer ( 14 ) on the opposite second side wall ( 13 '' ) is less than 0.2 microns. Verfahren zum Herstellen eines Kompensationsbauelements, bei dem – ein Halbleiterkörper (11) mit einer Dotierung vom ersten Leitfähigkeitstyp bereitgestellt wird, – eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13'; 13'') in dem Halbleiterkörper (11) erzeugt wird, – eine monokristalline Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitfähigkeitstyp auf zumindest den Seitenwänden (13'; 13'') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13'; 13'') aufgebracht wird, – das Kompensationsbauelement (20) fertig gestellt wird.Method for producing a compensation component, in which - a semiconductor body ( 11 ) is provided with a doping of the first conductivity type, - a recess ( 12 ) with at least two opposite side walls ( 13 '; 13 '' ) in the semiconductor body ( 11 ), - a monocrystalline semiconductor layer ( 14 ) with a doping of the second conductivity type on at least the side walls ( 13 '; 13 '' ) of the recess ( 12 ), wherein the semiconductor layer ( 14 ) is made so thick that the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) from the semiconductor layer ( 14 ) on the opposite second side wall ( 13 '' ), - a filling material ( 15 ) on the semiconductor layer ( 14 ) between the opposite side walls ( 13 '; 13 '' ) is applied, - the compensation component ( 20 ) is completed. Verfahren nach Anspruch 29, bei dem die Erzeugung der Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitfähigkeitstyp derart erfolgt, dass in einen Randbereich (22) des Halbleiterkörpers (11) an zumindest den zwei gegenüberliegenden Seitenwänden (13'; 13'') der Ausnehmung (12) ein Dotierstoff vom zweiten Leitfähigkeitstyp eingebracht wird und nach dem Aufbringen der Halbleiterschicht (14) der Dotierstoff in die Halbleiterschicht (14) eindiffundiert wird.A method according to claim 29, wherein the generation of the semiconductor layer ( 14 ) is carried out with a doping of the second conductivity type such that in an edge region ( 22 ) of the semiconductor body ( 11 ) on at least the two opposite side walls ( 13 '; 13 '' ) of the recess ( 12 ) is introduced a dopant of the second conductivity type and after the application of the semiconductor layer ( 14 ) the dopant in the semiconductor layer ( 14 ) is diffused. Verfahren nach Anspruch 35, bei dem der Dotierstoff in den Halbleiterkörper (11) implantiert wird.Method according to Claim 35, in which the dopant is injected into the semiconductor body ( 11 ) is implanted. Verfahren nach Anspruch 35, bei dem der Dotierstoff in den Halbleiterkörper (11) eindiffundiert wird.Method according to Claim 35, in which the dopant is injected into the semiconductor body ( 11 ) is diffused. Verfahren nach einem der Ansprüche 34 bis 37, bei dem die monokristalline Halbleiterschicht (14) mit variierender Zusammensetzung erzeugt wird.Process according to one of Claims 34 to 37, in which the monocrystalline semiconductor layer ( 14 ) is produced with varying composition. Verfahren nach Anspruch 38, bei dem der Dotierstoffgehalt der Halbleiterschicht variiert wird.The method of claim 38, wherein the dopant content the semiconductor layer is varied. Verfahren nach Anspruch 38, bei dem die chemische Zusammensetzung der Halbleiterschicht variiert wird.The method of claim 38, wherein the chemical Composition of the semiconductor layer is varied. Verfahren nach einem der Ansprüche 34 bis 40, bei dem die Ausnehmung mit einer sich nach unten verjüngenden Struktur im Halbleiterkörper (11) erzeugt wird.Method according to one of claims 34 to 40, wherein the recess with a downwardly tapering structure in the semiconductor body ( 11 ) is produced. Verfahren nach einem der Ansprüche 34 bis 41, bei dem als Füllmaterial (15) ein elektrisch isolierendes Material verwendet wird.Method according to one of claims 34 to 41, in which as filling material ( 15 ) an electrically insulating material is used. Verfahren nach einem der Ansprüche 34 bis 42, bei dem als Füllmaterial mindestens zwei Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten verwendet werden.Method according to one of claims 34 to 42, in which as filling material at least two materials with different thermal expansion coefficients be used. Verfahren nach einem der Ansprüche 34 bis 43, bei dem das Fertigstellen des Kompensationsbauelements zumindest ein weiteres Anbringen von einer Halbleiterschicht (26) auf einer ersten Hauptoberfläche (16) des Halbleiterkörpers (11), Ausbilden von MOSFET-Halbleiterbauelementstrukturen (27, 28, 29) in der einen Halbleiterschicht (26) und Anbringen von Elektroden (23, 24) umfasst.Method according to one of claims 34 to 43, wherein the finishing of the compensation component at least one further attachment of a semiconductor layer ( 26 ) on a first main surface ( 16 ) of the semiconductor body ( 11 ), Forming MOSFET semiconductor device structures ( 27 . 28 . 29 ) in the one semiconductor layer ( 26 ) and attaching electrodes ( 23 . 24 ). Verfahren zum Herstellen eines Kompensationsbauelements, bei dem -ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, – eine Ausnehmung (12) mit zumindest 2 gegenüberliegenden Seitenwänden (13', 13'') in dem Halbleiterkörper (11) erzeugt wird, – ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13'') der Ausnehmung 12 derart erzeugt wird, dass ein erster Dotierstoff von einem ersten Leitungstyp in den Halbleiterkörper (11) zumindest durch die Seitenwände (13', 13'') der Ausnehmung (12) bis zu einer Tiefe t1 in den Halbleiterkörper (11) eingebracht wird, und ein zweiter Dotierstoff von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp zumindest durch die Seitenwände (13', 13'') der Ausnehmung (12) bis zu einer Tiefe t2 mit t2 < t1 in den Halbleiterkörper (11) eingebracht wird, – Eine monokristalline Halbleiterschicht (14) auf zumindest den Seitenwänden (13', 13'') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – Ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird, – Das Kompensationsbauelement (20) fertig gestellt wird.Method for producing a compensation component, in which a lightly doped or intrinsic semiconductor body ( 11 ), - a recess ( 12 ) with at least two opposite side walls ( 13 ' . 13 '' ) in the semiconductor body ( 11 ) is produced, - a border area ( 22 ) of the semiconductor body ( 11 ) at least on the side walls ( 13 ' . 13 '' ) of the recess 12 is generated such that a first dopant of a first conductivity type in the semiconductor body ( 11 ) at least through the side walls ( 13 ' . 13 '' ) of the recess ( 12 ) to a depth t1 in the semiconductor body ( 11 ), and a second dopant of a second conductivity type complementary to the first conductivity type is introduced at least through the sidewalls (FIG. 13 ' . 13 '' ) of the recess ( 12 ) to a depth t2 with t2 <t1 in the semiconductor body ( 11 ), - A monocrystalline semiconductor layer ( 14 ) on at least the side walls ( 13 ' . 13 '' ) of the recess ( 12 ), wherein the semiconductor layer ( 14 ) is made so thick that the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) from the semiconductor layer ( 14 ) on the opposite second side wall ( 13 '' ), - A filler material ( 15 ) on the semiconductor layer ( 14 ) between the opposite side walls ( 13 ' . 13 '' ), - the compensation component ( 20 ) is completed. Verfahren zum Herstellen eines Kompensationsbauelements, bei dem – ein schwach dotierter oder intrinsischer Halbleiterkörper (11) bereitgestellt wird, – eine Ausnehmung (12) mit zumindest zwei gegenüberliegenden Seitenwänden (13', 13'') in dem Halbleiterkörper (11) erzeugt wird, – ein Randbereich (22) des Halbleiterkörpers (11) zumindest an den Seitenwänden (13', 13'') der Ausnehmung (12) derart erzeugt wird, dass ein Dotierstoff von einem ersten Leitungstyp zumindest durch die Seitenwände (13', 13'') in den Halbleiterkörper (11) eingebracht wird, – eine monokristalline Halbleiterschicht (14) mit einer Dotierung vom zweiten Leitungstyp auf zumindest den Seitenwänden (13', 13'') der Ausnehmung (12) erzeugt wird, wobei die Halbleiterschicht (14) so dick ausgestaltet wird, dass die Halbleiterschicht (14) auf der einen Seitenwand (13') von der Halbleiterschicht (14) auf der gegenüberliegenden zweiten Seitenwand (13'') beabstandet ist, – ein Füllmaterial (15) auf der Halbleiterschicht (14) zwischen den gegenüberliegenden Seitenwänden (13', 13'') aufgebracht wird, – Das Kompensationsbauelement (2) fertig gestellt wird.Method for producing a compensation component, in which - a lightly doped or intrinsic semiconductor body ( 11 ), - a recess ( 12 ) with at least two opposite side walls ( 13 ' . 13 '' ) in the semiconductor body ( 11 ), - a border area ( 22 ) of the semiconductor body ( 11 ) at least on the side walls ( 13 ' . 13 '' ) of the recess ( 12 ) is generated such that a dopant of a first conductivity type at least through the side walls ( 13 ' . 13 '' ) in the semiconductor body ( 11 ), - a monocrystalline semiconductor layer ( 14 ) with a doping of the second conductivity type on at least the side walls ( 13 ' . 13 '' ) of the recess ( 12 ), wherein the semiconductor layer ( 14 ) is made so thick that the semiconductor layer ( 14 ) on the one side wall ( 13 ' ) from the semiconductor layer ( 14 ) on the opposite second side wall ( 13 '' ), - a filling material ( 15 ) on the semiconductor layer ( 14 ) between the opposite side walls ( 13 ' . 13 '' ), - the compensation component ( 2 ) is completed. Verfahren nach Anspruch 46, bei dem die monokristalline Halbleiterschicht (14) während der Erzeugung dotiert wird.A method according to claim 46, wherein the monocrystalline semiconductor layer ( 14 ) is doped during production. Verfahren nach Anspruch 46, bei dem die monokristalline Schicht (14) zunächst undotiert abgeschieden wird und nach der Abscheidung dotiert wird.A method according to claim 46, wherein the monocrystalline layer ( 14 ) is first deposited undoped and doped after the deposition.
DE102007046557A 2007-09-28 2007-09-28 Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap Ceased DE102007046557A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007046557A DE102007046557A1 (en) 2007-09-28 2007-09-28 Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007046557A DE102007046557A1 (en) 2007-09-28 2007-09-28 Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap

Publications (1)

Publication Number Publication Date
DE102007046557A1 true DE102007046557A1 (en) 2009-04-02

Family

ID=40384354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007046557A Ceased DE102007046557A1 (en) 2007-09-28 2007-09-28 Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap

Country Status (1)

Country Link
DE (1) DE102007046557A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US4975759A (en) * 1989-03-06 1990-12-04 Delco Electronics Corporation Semiconductive stalk structure
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
DE19748523C2 (en) * 1997-11-03 1999-10-07 Siemens Ag Semiconductor component, method for producing such a semiconductor component and use of the method
EP1267415A2 (en) * 2001-06-11 2002-12-18 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
DE10228547C1 (en) * 2002-06-26 2003-10-30 Infineon Technologies Ag Production of a trenched strap contact in a memory cell comprises forming a trench capacitor in a substrate, filling an unfilled region with monocrystalline silicon and further processing
US20040016986A1 (en) * 2002-07-26 2004-01-29 Russell Meyer Field isolation structures and methods of forming field isolation structures
DE102006009985A1 (en) * 2005-03-08 2006-09-14 Fuji Electric Holdings Co., Ltd. Super junction semiconductor component has n-type region, mobility of electrons in n-type region and holes in p-type region is equal or lower than half of mobility of electrons or holes in first intrinsic semiconductor region
US20070108513A1 (en) * 2005-09-29 2007-05-17 Infineon Technologies Austria Ag Method for fabricating a semiconductor component

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238762A (en) * 1974-04-22 1980-12-09 Rockwell International Corporation Electrically isolated semiconductor devices on common crystalline substrate
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4975759A (en) * 1989-03-06 1990-12-04 Delco Electronics Corporation Semiconductive stalk structure
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
DE19748523C2 (en) * 1997-11-03 1999-10-07 Siemens Ag Semiconductor component, method for producing such a semiconductor component and use of the method
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
EP1267415A2 (en) * 2001-06-11 2002-12-18 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
DE10228547C1 (en) * 2002-06-26 2003-10-30 Infineon Technologies Ag Production of a trenched strap contact in a memory cell comprises forming a trench capacitor in a substrate, filling an unfilled region with monocrystalline silicon and further processing
US20040016986A1 (en) * 2002-07-26 2004-01-29 Russell Meyer Field isolation structures and methods of forming field isolation structures
DE102006009985A1 (en) * 2005-03-08 2006-09-14 Fuji Electric Holdings Co., Ltd. Super junction semiconductor component has n-type region, mobility of electrons in n-type region and holes in p-type region is equal or lower than half of mobility of electrons or holes in first intrinsic semiconductor region
US20070108513A1 (en) * 2005-09-29 2007-05-17 Infineon Technologies Austria Ag Method for fabricating a semiconductor component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US9006062B2 (en) 2012-07-02 2015-04-14 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including an edge area

Similar Documents

Publication Publication Date Title
DE102006025218B4 (en) Power semiconductor device with charge compensation structure and method for producing the same
DE102005046711B4 (en) Method of fabricating a vertical thin-film MOS semiconductor device with deep vertical sections
DE69818289T2 (en) Method for producing a semiconductor device and semiconductor device that can be produced thereby
DE102006037510B3 (en) A method for producing a trench structure, the use of this method for producing a semiconductor device and semiconductor device having a trench structure
DE112005000704B4 (en) Non-planar Bulk Transistor with strained channel with increased mobility and method of manufacture
EP1160871B1 (en) Charge compensation semiconductor device and method of making the same
DE102009028485B4 (en) Method for producing a semiconductor structure with vertical dielectric layers and semiconductor device
DE102011053147B4 (en) SEMICONDUCTOR STRUCTURE WITH TRIANGULAR STRUCTURES IN DIRECT CONTACT
DE102009002813B4 (en) Method for producing a transistor device with a field plate
DE3242736A1 (en) METHOD FOR MANUFACTURING FIELD CONTROLLED ELEMENTS WITH GRILLS SUBMERGED IN VERTICAL CHANNELS, INCLUDING FIELD EFFECT TRANSISTORS AND FIELD CONTROLLED THYRISTORS
DE102008023474A1 (en) Semiconductor device with super-junction structure and method for its production
DE102017115412A1 (en) Process for producing a superconducting device
DE102009027008B4 (en) A method of manufacturing a semiconductor device or a transistor device having a thin foreign material layer in a semiconductor body
DE102007004320A1 (en) Semiconductor component i.e. metal oxide semiconductor transistor, has dielectric layer arranged between drift zone and drift control zone, where drift zone includes varying doping and/or varying material composition based on dielectric
DE102009031314B4 (en) Semiconductor device made of silicon with partially band gap and method for producing the same
DE102010030180A1 (en) Transistor device with an amorphous semi-insulating channel control layer
DE102015109538B3 (en) Transistor with improved avalanche breakdown behavior and method of manufacture
DE102006004627B3 (en) Power semiconductor device with charge compensation structure and method for producing the same
DE102007046557A1 (en) Semiconductor structure i.e. DRAM structure, for use as compensation element, has monocrystalline semiconductor layer in recess, and electrically isolating filling material on layer, where filling material fills recess up to narrow gap
DE102013100636B4 (en) Semiconductor component with contact structure and method for its production
DE102011054372A1 (en) Method for manufacturing e.g. MOSFET structure utilized in various devices for e.g. driving electric motor in motor vehicle, involves removing dielectric layers from vertical trench upper portion, where conductive region is remains covered
WO2007048393A2 (en) Semiconductor component with charge compensation structure and method for producing the same
DE102016112970B3 (en) Method of making a superjunction device
DE102015122938B4 (en) TRANSISTOR WITH FIELD ELECTRODE AND METHOD FOR MANUFACTURING IT
DE102014113734B4 (en) PROCESS FOR PRODUCING SEMICONDUCTOR REGIONS CONTAINING FOREIGN MATERIALS

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection