DE102007043001A1 - Tape technology for electronic components, modules and LED applications - Google Patents

Tape technology for electronic components, modules and LED applications Download PDF

Info

Publication number
DE102007043001A1
DE102007043001A1 DE102007043001A DE102007043001A DE102007043001A1 DE 102007043001 A1 DE102007043001 A1 DE 102007043001A1 DE 102007043001 A DE102007043001 A DE 102007043001A DE 102007043001 A DE102007043001 A DE 102007043001A DE 102007043001 A1 DE102007043001 A1 DE 102007043001A1
Authority
DE
Germany
Prior art keywords
electronic components
film
contacting
producing
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007043001A
Other languages
German (de)
Inventor
Michael Dr. Kaspar
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102007043001A priority Critical patent/DE102007043001A1/en
Priority to PCT/EP2008/061690 priority patent/WO2009034008A2/en
Publication of DE102007043001A1 publication Critical patent/DE102007043001A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10643—Disc shaped leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Serienherstellung einer Vielzahl von ankontaktierten elektronischen Bauelementen (7) insbesondere von Modulen und/oder Leistungsmodulen und/oder Leuchtdioden und/oder allgemein elektronischen Leistungsbauelementen. Es ist Aufgabe, ein kostengünstiges und einfaches Verfahren zur Serienherstellung von ankontaktierten elektronischen Bauelementen (7) in großer Stückzahl bereitzustellen. Die vorliegende Erfindung zeichnet sich dadurch aus, dass ein mit Bauelementen (7) bestücktes erstes Band und ein freiliegende Metallleiter (15) aufweisendes zweites Band derart überlagert werden, dass in dem beanspruchten Bandverfahren ein mechanisches und/oder elektrisches Ankontaktieren der jeweiligen Metallleiter (15) an die jeweilige Kontaktfläche (9) des jeweiligen elektronischen Bauelements (7) ausführbar ist. Beide Bänder können in Form von Rollen erzeugt sein. Die elektronischen Bauelemente (7) können nach dem Ankontaktieren vereinzelt oder ebenso als Einzelrolle geschaffen werden. Auf diese Weise ist ein besonders wirksames Herstellungsverfahren bereitstellbar. Das Verfahren eignet sich insbesondere für elektronische Leistungsbauelemente, die zusätzlich auf einfache Weise Wärme ableitende Schichten (19) aufweisen können.The present invention relates to a method for the series production of a plurality of ankontaktierten electronic components (7), in particular of modules and / or power modules and / or light emitting diodes and / or general electronic power devices. It is an object to provide a low-cost and simple method for mass production of ankontaktierten electronic components (7) in large quantities. The present invention is characterized in that a second strip comprising components (7) and an exposed metal conductor (15) are superimposed such that in the claimed strip method a mechanical and / or electrical contacting of the respective metal conductors (15) is achieved. to the respective contact surface (9) of the respective electronic component (7) is executable. Both bands can be produced in the form of rolls. The electronic components (7) can be isolated after Ankontaktieren or created as a single role. In this way, a particularly effective manufacturing process can be provided. The method is particularly suitable for electronic power components, which can additionally have heat-dissipating layers (19) in a simple manner.

Description

Die Vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Hauptanspruchs sowie entsprechend hergestellte elektronische Bauelemente.The The present invention relates to a method according to the Preamble of the main claim and correspondingly produced electronic Components.

Für ein herkömmliches planares Verbinden gemäß der WO 03030247 , das Siemens intern als „SiPLIT" (Siemens Planar Interconnect Technologie) bezeichnet wird, wird die Isolierung von Kontaktleiterbahnen durch das Aufbringen einer Isolierfolie über die elektronischen Bauelemente auf Direct-Copper-Bond-(DCB)-Substraten erreicht. Derartige herkömmliche Aufbau- und Verbindungstechnologien, beispielsweise mittels Bonden oder SiPLIT ermöglichen vielfältige Varianten für unterschiedliche und ebenso für thermisch hoch beanspruchte Leistungselektronikanwendungen.For a conventional planar connection according to the WO 03030247 , Siemens is internally referred to as "SiPLIT" (Siemens Planar interconnect technology), the isolation of contact traces by the application of an insulating film on the electronic components on Direct Copper Bond (DCB) substrates achieved Connection technologies, for example by means of bonding or SiPLIT, allow a wide variety of variants for different power electronics applications that are also subject to high thermal loads.

Insbesondere die herkömmliche Bondtechnologie ist der Maßstab hinsichtlich der Herstellungskosten von Leistungsbauelementen und Modulen. Darüber hinaus gibt es eine Vielzahl von bondverwandten Ausführungen, wie es beispielsweise Bändchenbonden und dergleichen sind. Zur Herstellung von Leistungsmodulen werden im Wesentlichen DCB-Substrate durch Auflöten von elektronischen Bauelementen und/oder Surface Mounted Devices (SMDs) bestückt. Für die bei Siemens intern mit dem Begriff „SiPLIT" bezeichnete Technologie für planare Verbindungen wird die Isolierung und Strukturierung der Kontaktleiterbahnen mittels des Auftragens einer laserstrukturierten Isolierfolie erreicht. Anschließend werden durch einen Strukturierungsprozess und elektrolytische Metallabscheidungen (siehe dazu die WO 03030247 ) die elektrischen Verbindungen erzeugt.In particular, the conventional bonding technology is the benchmark in manufacturing cost of power devices and modules. In addition, there are a variety of bond-related embodiments, such as ribbon bonding and the like. For the production of power modules, DCB substrates are mainly populated by soldering of electronic components and / or surface mounted devices (SMDs). For the technology for planar connections, internally referred to by Siemens as "SiPLIT", the isolation and patterning of the contact conductor tracks is achieved by applying a laser-structured insulating film WO 03030247 ) generates the electrical connections.

Neben dem Erreichen der technischen Anforderungen und Eigenschaften besteht das Bestreben nach Reduzierung der Herstellungskosten im Vergleich zu herkömmlichen Ausführungen.Next the achievement of technical requirements and characteristics the desire for reduction of manufacturing costs in comparison to conventional designs.

Es ist Aufgabe der vorliegenden Erfindung ein kostengünstiges und einfaches Verfahren zur Serienherstellung von ankontaktierten elektronischen Bauelementen, insbesondere von Modulen und/oder Leistungsmodulen, und/oder Leuchtdioden und/oder allgemein elektronische Leistungsbauelemente, in großer Stückzahl bereit zu stellen.It object of the present invention is a cost and simple method for serial production of ankontaktierten electronic components, in particular of modules and / or power modules, and / or light-emitting diodes and / or generally electronic power components, to provide in large numbers.

Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch gelöst. Es werden vorteilhaft elektronische Bauelemente gemäß dem Nebenanspruch hergestellt.The Task is by a method according to the main claim solved. It will be advantageous electronic components made according to the independent claim.

Es soll die kostengünstige herkömmliche Prozesstechnik in „Roll-to-Roll"-Verfahren verwendet werden. Diese ist für herkömmliches Tape-Automatic-Bonding (TAB) bekannt und im produktivem Einsatz für die Herstellung von flexiblen Schaltungen. Diese typischen Basistechnologien für den TAB-Prozess bilden die herkömmliche Aufbau- und Verbindungstechnikbasis für die erfindungsgemäße Herstellung von elektronischen Bauelementen.It should be the cost-effective conventional process technology used in "roll-to-roll" procedures for conventional Tape Automatic Bonding (TAB) known and in productive use for the production of flexible circuits. These typical basic technologies for The TAB process is based on the traditional assembly and connection technology base for the preparation according to the invention of electronic components.

Das erfindungsgemäße Verfahren kann bevorzugt zur Serienherstellung kostengünstiger Bauelemente/Module in hohen Stückzahlen und bevorzugt für herkömmliche Leistungsmodule verwendet werden.The inventive method may preferably for Series production of cost-effective components / modules in high volumes and preferred for conventional Power modules are used.

Weitere vorteilhafte Ausgestaltungen befinden sich in den Unteransprüchen.Further advantageous embodiments are located in the subclaims.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens einer Trägerfolie mit mindestens einer auf mindestens einer Seite erzeugten strukturierten Metallisierung für die Bauelementbestückung und/oder als Kühleranschlussfläche. Die Trägerfolie soll thermisch leiten und/oder elektrisch isolieren und eine vorteilhaft kleine Dicke und Flexibilität aufweisen. Die strukturierte Metallisierung ist entsprechend einem Anwendungslayout ausgebildet wor den. Es wird also vorteilhaft eine Einzelrolle der Trägerfolie erzeugt, die leicht transportierbar und handhabbar ist.According to one Further advantageous embodiment, a generating of the first Volume with a step of producing as a single role a carrier film having at least one on at least one Site generated structured metallization for component assembly and / or as a radiator connection surface. The carrier foil should thermally conduct and / or electrically isolate and an advantageous have small thickness and flexibility. The structured Metallization is designed according to an application layout wor the. So it is advantageous a single role of the carrier film generated, which is easy to transport and handle.

Gemäß einer weiteren vorteilhaften Ausgestaltung folgt ein Erzeugen des ersten Bandes mit einem Schritt des Aufbringens von Haftschichten auf die entrollte Trägerfolie. Haftschichten sind beispielsweise Lot- und/oder Kleberschichten z. B. für die Bestückung mit Bauelementen. Auf diese Weise können diese Haftschichten besonders schnell und kostengünstig erzeugt werden.According to one Another advantageous embodiment is followed by generating the first Tape with a step of applying adhesive layers on the unrolled carrier film. Adhesive layers are for example Solder and / or adhesive layers z. B. for the assembly with components. In this way, these adhesive layers can be generated particularly fast and inexpensively.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bands mit dem Schritt eines Bestückens und eines elektrischen Kontaktierens und/oder Befestigens der Trägerfolie mit den elektronischen Bauelementen bei entrollter Trägerfolie. Das elektrische Kontaktieren und/oder Befestigen kann beispielsweise mittels eines Reflowprozesses ausgeführt werden. Das elektrische Kontaktieren und/oder Befestigen kann ganzflächig ausgeführt werden. Das elektrische Kontaktieren und/oder Befestigen kann insbesondere mittels Verlötens oder Verklebens ausgeführt werden. Anschließend kann ein optionales Aufrollen des ersten Bandes ausgeführt werden. Auf diese Weises ist das elektrische Kontaktieren und/oder Befestigen schnell und kostengünstig ausführbar.According to one Further advantageous embodiment, a generating of the first Bands with the step of placement and electrical contacting and / or attaching the carrier film to the electronic Components with unrolled carrier film. The electric Contacting and / or fastening can be done, for example, by means of a Reflow process are executed. The electrical contact and / or fastening can be performed over the entire surface become. The electrical contacting and / or fastening can in particular be carried out by means of soldering or gluing. Subsequently, an optional rolling up of the first volume be executed. In this way is the electric Contacting and / or attaching quickly and inexpensively executable.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des zweiten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens der elektrisch isolierenden Kontaktierungsfolie mit den Kontaktflächen der elektronischen Bauelemente zugeordneten Kontaktierungsfolienöffnungen und in diese hineinragenden freiliegenden Metallleitern von der auf der Kontaktierungsfolie ausgebildeten strukturierten Metallisierungen. Die Kontaktierungsfolienöffnungen können beispielsweise mittels Stanzen kostengünstig erzeugt worden sein. Durch Erzeugen einer entsprechenden Einzelrolle des zweiten Bandes, ist dieses ebenso besonders leicht transportierbar und handhabbar. Entsprechend können hohe Stückzahlen bearbeitet werden.According to a further advantageous embodiment, the second strip is produced by a step of producing the electrically insulating contacting foil as a single roll associated with the contact surfaces of the electronic components Kontaktierungsfolienöffnungen and projecting into this exposed metal conductors of the formed on the Kontaktierungsfolie structured metallizations. The Kontaktierungsfolienöffnungen can be produced inexpensively, for example by punching. By generating a corresponding single role of the second band, this is also very easy to transport and handle. Accordingly, high quantities can be processed.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des zweiten Bands mit einem Schritt des mechanischen Umformens der freiliegenden Metallleiter in Richtung zu der jeweiligen Kontaktfläche des jeweiligen elektronischen Bauelements bei entrollter Kontaktierungsfolie. Dieser Schritt kann besonders vorteilhaft kurz vor dem Ankontaktieren ausgeführt werden. Grundsätzlich ist allerdings ein optionales anschließendes Aufrollen des zweiten Bandes vor einem Ankontaktieren möglich. Auf diese weise ist ebenso eine große Stückzahl von Bauelementen transportierbar, handhabbar und herstellbar.According to one Another advantageous embodiment is a generating the second Bands with a step of mechanical deformation of the exposed Metal conductor in the direction of the respective contact surface of the respective electronic component with unrolled contacting foil. This step can be particularly advantageous just before Ankontaktieren be executed. Basically, though an optional subsequent reeling of the second volume possible before contacting. This is the same way a large number of components transportable, manageable and manufacturable.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen einer Einzelrolle nach dem Ankontaktieren, wobei die Einzelrolle aus dem aufeinander liegenden ersten und zweiten Band ausgebildet wird. Alternativ können die ankontaktierten elektronischen Bauelemente direkt nach dem Schritt des Ankontaktierens vereinzelt werden. Die erzeugte Einzelrolle eignet sich insbesondere dafür, wenn die ankontaktierten elektronischen Bauelemente der Einzelrolle weiterverarbeitet werden sollen.According to one Another advantageous embodiment is a generating a Single role after Ankontaktieren, the single role of the successive lying first and second band is formed. Alternatively you can the ankontaktierten electronic components directly after the step of Ankontaktierens be isolated. The generated single role is suitable especially for when the ankontaktierten electronic Components of the single role to be further processed.

Gemäß einer weiteren vorteilhaften Ausgestaltung wird zur Herstellung der elektronischen Bauelemente eine herkömmliche Aufbau- und Verbindungstechnik (AVT) verwendet. Damit können herkömmliche Verfahrensschritte auf einfache Weise ausgeführt werden.According to one Another advantageous embodiment is for the production of electronic Components a conventional construction and connection technology (AVT) used. This allows conventional process steps be carried out in a simple manner.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Bestücken mit auf der Waferebene bereits vorpräparierten Bauelementen. Damit sind in den Waferprozess bereits Schritte zur Herstellung und Bearbeitung der elektronischen Bauelemente integrierbar.According to one further advantageous embodiment is a loading with already pre-prepared components on the wafer level. Thus, in the wafer process already steps for the production and Processing of electronic components can be integrated.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Herstellen von vielen funktionalen Oberflächen der elektronischen Bauelemente insbesondere mittels galvanischer Prozesse und/oder mittels Löten und/oder mittels Drucken. Funktionale Oberflächen sind insbesondere obere Kontaktflächen der elektronischen Bauelemente, wie es beispielsweise Gate- beziehungsweise Drain-Anschlüsse eines IGBTs (Insulated-Gate-Bipolar-Transistoren) sind. Ein galvanischer Prozess kann beispielsweise ein Nickel-Gold-Elektrolyse-Bad sein. Auf diese Weise werden Kontaktflächen der elektronischen Bauelemente kontaktierbar erzeugt.According to one Another advantageous embodiment, a manufacture of many functional surfaces of the electronic components in particular by means of galvanic processes and / or by means of soldering and / or by means of printing. Functional surfaces are in particular upper contact surfaces of the electronic components, such as gate and drain connections of an IGBT (Insulated Gate Bipolar Transistors). A galvanic Process may be, for example, a nickel-gold electrolysis bath. In this way, contact surfaces of the electronic components generated contactable.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bandes mit einem Schritt des Erzeugens von Öffnungen und/oder Schlitzen in der Trägerfolie zum direkten Erzeugen von elektrischen Verbindungen zu den elektronischen Bauelementen. Damit ergeben sich weitere Möglichkeiten zur elektrischen Ankontaktierung der elektronischen Bauelemente. Das erste Band kann optional anschließend aufgerollt werden.According to one Further advantageous embodiment, a generating of the first Bandes with a step of creating openings and / or Slits in the carrier film for direct production of electrical connections to the electronic components. In order to There are further possibilities for electrical Ankontaktierung the electronic components. The first band can optionally follow be rolled up.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen des ersten Bandes mit einem weiteren Schritt des Erzeugens einer Wärme leitenden Abdeckbeschichtung und/oder Folie als mechanischer und/oder elektrischer Oberflächenschutz und/oder zur verbesserten Wärmeableitung auf der die strukturierte Metallisierung aufweisende Trägerfolie. Es kann sich ein optionales Aufrollen des ersten Bandes anschließen.According to one Further advantageous embodiment, a generating of the first Bandes with a further step of generating a heat-conducting Cover coating and / or film as a mechanical and / or electrical Surface protection and / or improved heat dissipation the structured metallization having carrier film. It may be followed by an optional roll up of the first band.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Verwenden von hoch Wärme leitenden und/oder hoch elektrisch isolierenden, strukturierten Trägerfolienmaterialien. Auf diese Weise kann eine gute thermische Anbindung auch von Seitenflächen durch gute Formanpassungsfähigkeit und eine hohe elektrische Durchschlagsfestigkeit für hohe Temperaturanwendungen bereitgestellt werden.According to one Another advantageous embodiment is a use of high Heat-conducting and / or highly electrically insulating, structured carrier sheet materials. This way you can a good thermal connection of side surfaces by good conformability and high electrical Dielectric strength provided for high temperature applications become.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Verwenden einer beidseitig mit einem wärmeleitfähigen Silikonfilm beschichteten Polyimidfolie als Trägerfolienmaterial.According to one Another advantageous embodiment is a use of a on both sides with a thermally conductive silicone film coated polyimide film as a base sheet material.

Dies ist besonders vorteilhaft für hohe Temperaturanwendungen.This is particularly advantageous for high temperature applications.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Verwenden von strukturierten Keramikfolien als Trägerfoliematerial. Dies erfolgt insbesondere in Kombination mit funktionalen Oberflächen insbesondere mit Kontaktflächen, der elektronischen Bauelemente. Auf diese Weise sind ebenso hohe Temperaturanwendungen bereitstellbar.According to one Another advantageous embodiment is a use of structured Ceramic films as a carrier foil material. This is done in particular in combination with functional surfaces in particular with contact surfaces, the electronic components. On This way, equally high temperature applications can be provided.

Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Auffüllen von Hohlräumen zwischen der Kontaktierungsfolie und Kantenbereichen der elektronischen Bauelemente mit einer zusätzlichen elektrischen Isolationsmasse, insbesondere einem Harz und/oder einem Underfill. Auf diese Weise werden Kurzschlüsse zwischen oberen Anschlussflächen und unteren Anschlussflächen der Bauelemente vermieden.According to one further advantageous embodiment is a padding cavities between the contacting film and edge portions of electronic components with an additional electrical Insulation material, in particular a resin and / or an underfill. In this way, short circuits between upper pads and lower pads of the components avoided.

Die vorliegende Erfindung wird anhand von Ausführungsbeispiel in Verbindung mit den Figuren beschrieben. Es zeigen:The The present invention will be described by way of example described in conjunction with the figures. Show it:

1 ein erstes Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelementes; 1 a first embodiment of an electronic component produced according to the inventive method;

2 ein zweites Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelements; 2 A second embodiment of an electronic component produced according to the inventive method;

3 ein Ausführungsbeispiel der wesentlichen Schritte des erfindungsgemäßen Verfahrens; 3 an embodiment of the essential steps of the method according to the invention;

4 ein drittes Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelementes. 4 A third embodiment of an electronic component produced according to the inventive method.

1 zeigt ein erstes Ausführungsbeispiel eines ankontaktierten elektronischen Bauelements 7, das gemäß einem ersten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens hergestellt wurde. Bezugszeichen 1 bezeichnet eine thermisch leitfähige und/oder elektrisch isolierende Trägerfolie 1, die zu mindest auf einer Seite mindestens eine strukturierte Metallisierung 3a aufweist. Mittels einer Lotschicht 5 an unteren Kontaktflächen 9a des elektronischen Bauelements 7 ist dieses mit der Trägerfolie 1 befestigt und elektrisch kontaktiert. Auf diese Weise ist ein erstes Band einer mindestens eine strukturierte Metallisierung 3a aufweisenden elektrisch isolierenden Trägerfolie 1, auf der Kontaktflächen 9 aufweisende elektronische Bauelemente 7 befestigt und/oder elektrisch kontaktiert sind, erzeugbar. Bezugszeichen 11 kennzeichnet eine thermisch leitfähige und/oder elektrisch isolierende Kontaktierungsfolie 11 die ebenso wie die Trägerfolie 1 strukturierte Metallisierungen 3b mindestens auf einer Seite aufweist. Die Kontaktierungsfolie 11 weist Kontaktierungsfolienöffnungen 13 derart auf, dass in diesen Metallleiter 15 frei tragend hineinragen. Dabei ist die Position der Kontaktierungsfolienöffnung 13 und des Metallleiters 15 auf die entsprechende/n oberen Kontaktfläche/n 9b des elektronischen Bauelements 7 abgestimmt. Das heißt ein Metallleiter 15 ist direkt an eine obere Kontaktfläche 9b eines elektronischen Bauelements 7 ankontaktierbar. Auf diese Weise ist ein zweites Band einer, mindestens auf einer Seite strukturierten Metallisierung 3b aufweisenden, elektrisch isolierenden Kontaktierungsfolie 11 mit den oberen Kontaktflächen 9b der elektronischen Bauelemente 7 zugeordneten Kontaktierungsfolienöffnungen 13 und in diese hineinragenden, frei liegenden, Metallleitern 15 der strukturierten Metallisierung 3b erzeugbar. Ein ankontaktiertes Bauelement 7 gemäß 1 ist derart erzeugt worden, dass das erste und das zweite Band mindestens im Bereich der oberen Kontaktflächen 9b und der dazugehörigen frei liegenden Metallleiter 15 aufeinander gelegt beziehungsweise überlagert worden sind. Danach schloss sich ein direktes mechanisches und elektrisches Ankontaktieren des mindestens einen hineinragenden frei liegenden Metallleiters 15 an die jeweilige obere Kontaktfläche 9b des jeweiligen elektronischen Bauelements 7 an. Ein einzelnes elektronisches Bauelement 7 gemäß 1 ist beispielsweise durch Vereinzeln der ankontaktierten elektronischen Bauelemente 7 nach dem Ankontaktierschritt erzeugt worden. Des Weiteren zeigt 1 eine Wärmesenke 17 auf die der nach unten gerichtete Pfeil zeigt. Damit kann Wärme von dem elektronischen Bauelement 7, beispielsweise bei der Verwendung des elektronischen Bauelements 7 als Leistungsbauelement, vorteilhaft nach unten abgeführt werden. 1 shows a first embodiment of an ankontaktierten electronic component 7 , which has been produced according to a first embodiment of a method according to the invention. reference numeral 1 denotes a thermally conductive and / or electrically insulating carrier film 1 which have at least one structured metallization at least on one side 3a having. By means of a solder layer 5 at lower contact surfaces 9a of the electronic component 7 this is with the carrier foil 1 attached and contacted electrically. In this way, a first band of at least one structured metallization 3a having electrically insulating carrier film 1 , on the contact surfaces 9 comprising electronic components 7 attached and / or electrically contacted, can be generated. reference numeral 11 denotes a thermally conductive and / or electrically insulating contacting film 11 as well as the carrier film 1 structured metallizations 3b at least on one side. The contacting foil 11 has Kontaktierungsfolienöffnungen 13 such that in this metal conductor 15 protrude freely carrying. In this case, the position of the Kontaktierungsfolienöffnung 13 and the metal ladder 15 on the corresponding upper contact surface (s) 9b of the electronic component 7 Voted. That is a metal conductor 15 is directly to an upper contact surface 9b an electronic component 7 ankontaktierbar. In this way, a second band is a metallization structured on at least one side 3b having, electrically insulating contacting film 11 with the upper contact surfaces 9b the electronic components 7 associated contacting foil openings 13 and in this, projecting, exposed metal conductors 15 the structured metallization 3b produced. An ankontaktiertes device 7 according to 1 has been produced such that the first and the second band at least in the region of the upper contact surfaces 9b and the associated exposed metal conductor 15 have been superimposed or superimposed. Thereafter, a direct mechanical and electrical Ankontaktieren the at least one protruding exposed metal conductor concluded 15 to the respective upper contact surface 9b of the respective electronic component 7 at. A single electronic component 7 according to 1 is for example by separating the ankontaktierten electronic components 7 produced after the Ankontaktierschritt. Further shows 1 a heat sink 17 pointing to the down arrow. This can heat from the electronic component 7 For example, in the use of the electronic component 7 as a power component, advantageously be dissipated down.

Gemäß dem Verfahren gemäß 3 in Verbindung mit 1 findet eine geeignete, dünne thermisch leitfähige und/oder elektrisch isolierende Trägerfolie 1 mit beispielsweise beidseitiger, strukturierter Kupfer-Metallisierung 3a für die Bestückung der elektronischen Bauelemente 7 und als Kühleranschlussfläche Verwendung. Auf diese Weise wird ein herkömmliches Direct-Copper-Bond-Board ersetzt. Die entsprechend einem Anwendungslayout in einem Roll-to-Roll-Verfahren hergestellte Trägerfolie 1 wird nach Aufbringung von Haftschichten 5 beziehungsweise Lot- oder Kleberschichten mit elektronischen Bauelementen 7 bestückt und, beispielsweise im Reflowprozess, auf den unteren Kontaktflächen 9a oder kleinen Kupferflächen ganzflächig verlötet. Für die Erzeugung der Verbindung der oberen Kontaktflächen 9b der elektronischen Bauelemente 7, die beispielsweise Source-Kontakte oder Gate-Kontakte sind, wird eine Kontaktierungsfolie 11 mit einer weiteren strukturierten Metallisierung 3b mit entsprechenden Kontaktierungsfolienöffnungen 13 und angepassten, frei in die Kontaktierungsfolienöffnungen 13 ragende, Kupfer-Metallleiter 15 hergestellt. Die Schichtdicken der Trägerfolie 1 beziehungsweise Kontaktierungsfolie 11, die die Isolationsfolien sind, und der strukturierten Metallisierungen 3a und 3b, die die Metallfolien sind, entsprechen den jeweiligen Anforderungen am thermischen Management und an den erforderlichen Stromdichten. Die derartig erzeugte Kontaktierungsfolie 11 ermöglicht nun nach einem mechanischen Umformen der Kupfer-Metallleiter 15 die direkte Ankontaktierung der frei liegenden Kupfer-Metallleiter 15 auf die oberen Kontaktflächen 9b der elektronischen Bauelemente 7, beispielsweise mittels Kleben und/oder Löten und/oder Schweißen und/oder Klemmen. Insbesondere können ebenso auf Waferebene bereits vorpräparierte elektronische Bauelemente 7 bestückt werden. Unterschiedlich benötigte funktionelle beziehungsweise funktionale Oberflächen, die beispielsweise die oberen Kontaktflächen 9b eines elektronischen Bauelements 7 sind, können bei dem erfindungsgemäßen Bandverfahren mittels galvanischer Prozesse in einem Tauchbad erzeugt werden.According to the method according to 3 combined with 1 finds a suitable, thin thermally conductive and / or electrically insulating carrier film 1 with, for example, double-sided, structured copper metallization 3a for the assembly of electronic components 7 and as a cooler connection surface use. In this way, a conventional direct copper bond board is replaced. The carrier film produced according to an application layout in a roll-to-roll process 1 becomes after application of adhesive layers 5 or solder or adhesive layers with electronic components 7 equipped and, for example, in the reflow process, on the lower contact surfaces 9a or small copper surfaces soldered over the entire surface. For creating the connection of the upper contact surfaces 9b the electronic components 7 , which are, for example, source contacts or gate contacts, becomes a contact foil 11 with another structured metallization 3b with corresponding contacting foil openings 13 and adapted, free in the Kontaktierungsfolienöffnungen 13 protruding, copper metal conductors 15 produced. The layer thicknesses of the carrier film 1 or contacting film 11 , which are the insulating films, and the structured metallizations 3a and 3b , which are the metal foils, meet the respective requirements of thermal management and the required current densities. The contact sheet thus produced 11 now allows for a mechanical forming of the copper-metal conductor 15 the direct Ankontaktierung the exposed copper-metal conductor 15 on the upper contact surfaces 9b the electronic components 7 For example, by gluing and / or soldering and / or welding and / or terminals. In particular, electronic components already prepared at the wafer level can also be used 7 be fitted. Differently required functional or functional surfaces, for example, the upper contact surfaces 9b an electronic component 7 can be generated in the strip method according to the invention by means of galvanic processes in a dipping bath.

Ein elektronisches Bauelement 7 gemäß 1 ist damit auf eine sehr kostengünstige Weise durch das vorgeschlagene Bandverfahren erzeugbar. Derartig erzeugte elektronische Bauelemente 7 eignen sich insbesondere für die Leistungselektronik, für LED-(Leuchtdioden-)Applikationen und weitere andere Anwendungen mit zu den vorstehend genannten Basismaterialien weiteren alternativen Basismaterialien.An electronic component 7 according to 1 is thus produced in a very cost-effective manner by the proposed tape method. Such generated electronic components 7 are particularly suitable for power electronics, for LED (light emitting diode) applications and other other applications with to the above base materials further alternative base materials.

2 zeigt ein zweites Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten ankontaktierten elektronischen Bauelements 7. Dabei bezeichnen, in 2, gleiche Bezugszeichen, zu 1 gleiche Elemente. Das zweite Ausführungsbeispiel gemäß 2 zeigt das Einbringen von Öffnungen 21 und Schlitze in der kupferstrukturierten Trägerfolie 1, so dass direkte elektrische Verbindungen der beteiligten elektronischen Bauelemente 7 bereitstellbar sind. Bezugszeichen 21 bezeichnet Öffnungen 21 in der Trägerfolie 1. Eine Wärme leitende Abdeckbeschichtung/Folie 19 bewirkt eine zusätzliche verbesserte Wärmeableitung durch eine Verkleinerung des thermischen Widerstands auf der Unterseite des elektronischen Bauelementes 7. Bezugszeichen 17 bezeichnet die entsprechende Wärmesenke 17 zu der entsprechende Wärmeenergie des elektronischen Bauelements 7 abgeleitet werden kann. Die Seite der oberen Kontaktierungsfolie 11 gemäß 2 entspricht weitgehend der Seite der oberen Kontaktierungsfolie 11 gemäß 1. Lediglich die Lotschicht 5 ist in 2 verkleinert. 2 shows a second embodiment of a generated according to the inventive method ankontaktierten electronic component 7 , Denote, in 2 , same reference numerals 1 same elements. The second embodiment according to 2 shows the introduction of openings 21 and slots in the copper-textured carrier sheet 1 so that direct electrical connections of the involved electronic components 7 are available. reference numeral 21 denotes openings 21 in the carrier film 1 , A heat conductive covercoat / foil 19 causes an additional improved heat dissipation by reducing the thermal resistance on the underside of the electronic component 7 , reference numeral 17 refers to the corresponding heat sink 17 to the corresponding heat energy of the electronic component 7 can be derived. The side of the upper contacting foil 11 according to 2 corresponds largely to the side of the upper contacting film 11 according to 1 , Only the solder layer 5 is in 2 reduced.

3 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Erzeugung einer Vielzahl von ankontaktierten Bauelementen 7. Mit einem ersten Schritt S1 erfolgt ein Erzeugen eines ersten Bandes einer, mindestens eine struktu rierte Metallisierung 3a aufweisenden, elektrisch isolierenden Trägerfolie 1, auf der mittels unterer Kontaktflächen 9a elektronische Bauelemente 7 befestigt und elektrisch kontaktiert sind. Gemäß einem weiteren Schritt S2 erfolgt ein Erzeugen eines zweiten Bandes einer, mindestens eine strukturierten Metallisierung 3b aufweisenden, elektrisch isolierenden Kontaktierungsfolie 11 mit den oberen Kontaktflächen 9b der elektronischen Bauelemente 7 zugeordneten Kontaktierungsfolienöffnungen 13 und in diese hineinragenden, frei liegenden Metallleitern 15 der strukturierten Metallisierung 3b. Mit einem Schritt S3 erfolgt ein Überlagern des ersten und des zweiten Bandes mindestens in einem Bereich in einer oberen Kontaktfläche 9b und eines dazugehörigen, frei liegenden Metallleiters 15. Mit einem abschließenden Schritt S4 erfolgt ein direktes mechanisches und elektrisches Ankontaktieren des mindestens einen hineinragenden, frei liegenden Metallleiters 15 an die jeweilige obere Kontaktfläche 9b des jeweiligen elektronischen Bauelements 7. Dieser Schritt wird beispielsweise mittels Löten und/oder Kleben und/oder Schweißen und/oder Klemmen ausgeführt. Anschließend können die ankontaktierten Bauelemente 7 aufgerollt oder direkt vereinzelt werden. 3 shows an embodiment of a method according to the invention for producing a plurality of ankontaktierten devices 7 , With a first step S1, a first band of one, at least one struc tured metallization is generated 3a having, electrically insulating carrier film 1 , on the lower contact surfaces 9a Electronic Components 7 attached and electrically contacted. According to a further step S2, a second band of one, at least one structured metallization is generated 3b having, electrically insulating contacting film 11 with the upper contact surfaces 9b the electronic components 7 associated contacting foil openings 13 and in this, projecting, exposed metal conductors 15 the structured metallization 3b , With a step S3, the first and the second band are superimposed at least in one area in an upper contact area 9b and an associated, exposed metal conductor 15 , With a concluding step S4, a direct mechanical and electrical contacting of the at least one protruding, exposed metal conductor takes place 15 to the respective upper contact surface 9b of the respective electronic component 7 , This step is carried out, for example, by means of soldering and / or gluing and / or welding and / or clamping. Subsequently, the ankontaktierten components 7 rolled up or separated directly.

Metallisierungen 3a und 3b können auf der Oberseite und/oder auf der Unterseite der thermisch leitfähigen und/oder elektrisch isolierenden Trägerfolie 1 und/oder der thermisch leitenden und/oder elektrisch isolierende Kontaktierungsfolie 11 erzeugt sein.metallization 3a and 3b can on the top and / or on the bottom of the thermally conductive and / or electrically insulating carrier film 1 and / or the thermally conductive and / or electrically insulating contacting film 11 be generated.

Die Wärme leitende Abdeckbeschichtung/Folie 19 kann vorteilhaft auf der dem Bauelement 7 abgewandten Seite der Trägerfolie 1 aufgebracht sein.The heat conductive cover coating / foil 19 can be beneficial on the device 7 opposite side of the carrier film 1 be upset.

4 zeigt ein drittes Ausführungsbeispiel eines gemäß dem erfindungsgemäßen Verfahren erzeugten elektronischen Bauelementes. Dabei gleicht 4 der 1 bis auf das Merkmal, dass mögliche Hohlräume zwischen Kontaktierungsfolie 11 und Kantenbereichen der elektronischen Bauelemente 7 mit einer zusätzlichen elektrischen Isolationsmasse 23, insbesondere einem Harz 23a und/oder einem Underfill 23b aufgefüllt worden sind. Die zusätzliche elektrische Isolationsmasse 23 ist hinsichtlich thermischer und elektrischer Eigenschaften vorteilhaft an die der Kontaktierungsfolie 11 angepasst. Die zusätzliche elektrische Isolationsmasse 23 kann ein Mold oder Spritzguss sein. Das Erzeugen einer Füllung oder eines Underfills kann mittels Dispensens mit einer Nadel ausgeführt sein, mittels der die Masse in den Hohlraum eingespritzt wird. Grundsätzlich kann die zusätzliche elektrische Isolationsmasse 23 ebenso vor dem Aufbringen der Kontaktierungsfolie 11 auf das Bauelement 7 aufgebracht sein. Die zusätzliche elektrische Isolationsmasse 23 verhindert elektrische Kurzschlüsse zwischen den oberen und unteren Anschlussflächen 9a und 9b, die die Hohlräume bewirken können. Hohlräume können alternativ durch das Anpassen der Steifigkeit der Kontaktierungsfolie 11 vermieden werden. Liegt diese eng am elektronischen Bauelement 7 an, können Hohlräume vermieden werden. 4 shows a third embodiment of an electronic component produced according to the inventive method. It is like 4 of the 1 except for the feature that possible cavities between Kontaktierungsfolie 11 and edge portions of the electronic components 7 with an additional electrical insulation mass 23 , in particular a resin 23a and / or an underfill 23b have been filled. The additional electrical insulation mass 23 is advantageous in terms of thermal and electrical properties of the contacting film 11 customized. The additional electrical insulation mass 23 can be a mold or injection molding. The production of a filling or an underfill may be carried out by dispensing with a needle by means of which the mass is injected into the cavity. Basically, the additional electrical insulation material 23 also before the application of the contacting film 11 on the device 7 be upset. The additional electrical insulation mass 23 prevents electrical short circuits between the upper and lower connection surfaces 9a and 9b that can cause the cavities. Cavities may alternatively be achieved by adjusting the stiffness of the contacting film 11 be avoided. Is this close to the electronic component 7 cavities can be avoided.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - WO 03030247 [0002, 0003] WO 03030247 [0002, 0003]

Claims (17)

Verfahren zur Serienherstellung einer Vielzahl von ankontaktierten elektronischen Bauelementen (7), insbesondere von Modulen und/oder Leistungsmodulen und/oder Leuchtdioden und/oder allgemein elektronischen Leistungsbauelementen, gekennzeichnet durch – Erzeugen eines ersten Bandes einer mindestens eine strukturierte Metallisierung (3a) aufweisenden, elektrisch isolierenden Trägerfolie (1), auf der elektronische Bauelemente (7) mittels unterer Kontaktflächen (9a) befestigt und/oder elektrisch kontaktiert sind; – Erzeugen eines zweiten Bandes einer mindestens eine strukturierte Metallisierung (3b) aufweisenden, elektrisch isolierenden Kontaktierungsfolie (11) mit oberen Kontaktflächen (9b) der elektronischen Bauelemente (7) zugeordneten Kontaktierungsfolienöffnungen (13) und in diese hineinragenden freiliegenden Metallleitern (15) der strukturierten Metallisierung (3b); – Überlagern des ersten und des zweiten Bandes im Bereich mindestens einer oberen Kontaktfläche (9b) und mindestens eines dazugehörigen freiliegenden Metallleiters (15); – direktes mechanisches und/oder elektrisches Ankontaktieren des mindestens einen hineinragenden freiliegenden Metallleiters (15) an die jeweilige obere Kontaktfläche (9b) des jeweiligen elektronischen Bauelements (7), beispielsweise mittels Löten und/oder Kleben und/oder Schweißen und/oder Klemmen.Method for series production of a plurality of ankontaktierten electronic components ( 7 ), in particular of modules and / or power modules and / or light emitting diodes and / or generally electronic power components, characterized by - generating a first band of at least one structured metallization ( 3a ), electrically insulating carrier film ( 1 ) on which electronic components ( 7 ) by means of lower contact surfaces ( 9a ) and / or are electrically contacted; Generating a second band of at least one structured metallization ( 3b ), electrically insulating contacting film ( 11 ) with upper contact surfaces ( 9b ) of the electronic components ( 7 ) associated contacting foil openings ( 13 ) and exposed in this exposed metal conductors ( 15 ) of the structured metallization ( 3b ); Superposition of the first and second bands in the region of at least one upper contact surface ( 9b ) and at least one associated exposed metal conductor ( 15 ); Direct mechanical and / or electrical contacting of the at least one protruding exposed metal conductor ( 15 ) to the respective upper contact surface ( 9b ) of the respective electronic component ( 7 ), for example by means of soldering and / or gluing and / or welding and / or clamping. Verfahren nach Anspruch 1, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens einer dünnen, thermisch leitfähigen und/oder elektrisch isolierenden Trägerfolie (1) mit mindestens einer mindestens auf einer Seite erzeugten strukturierten Metallisierung (3a) für die Bauelementbestückung und/oder als Kühleranschlussfläche.Method according to claim 1, characterized by producing the first strip with a step of producing as a single roll a thin, thermally conductive and / or electrically insulating carrier foil ( 1 ) with at least one structured metallization produced on at least one side ( 3a ) for the component assembly and / or as a radiator connection surface. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des Aufbringens von Haftschichten (5), insbesondere Lot- und/oder Kleberschichten, auf die entrollte Trägerfolie (1).Method according to claim 1 or 2, characterized by producing the first strip with a step of applying adhesive layers ( 5 ), in particular solder and / or adhesive layers, on the unrolled carrier film ( 1 ). Verfahren nach Anspruch 1, 2 oder 3, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt eines Bestückens und eines, beispielsweise mittels eines Reflowprozesses erfolgenden, insbesondere ganzflächigen, elektrischen Kontaktierens und/oder Befestigens, insbesondere mittels Verlötens und/oder Verklebens, der Trägerfolie (1) mit den elektronischen Bauelementen (7) bei entrollter Trägerfolie (1), und optionales anschließendes Aufrollen des ersten Bandes.A method according to claim 1, 2 or 3, characterized by producing the first strip with a step of placement and, for example, by means of a reflow process, in particular full-surface, electrical contacting and / or fastening, in particular by means of soldering and / or gluing, the carrier film ( 1 ) with the electronic components ( 7 ) with unrolled carrier film ( 1 ), and optional subsequent rewinding of the first volume. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet durch Erzeugen des zweiten Bandes mit einem Schritt des als Einzelrolle erfolgenden Erzeugens der elektrisch isolierenden Kontaktierungsfolie (11) mit den oberen Kontaktflächen (9b) der elektronischen Bauelemente (7) zugeordneten, insbesondere gestanzten, Kontaktierungsfolienöffnungen (13) und in diese hineinragenden freiliegenden Metallleitern (15) von auf der Kontaktierungsfolie (11) ausgebildeten strukturierten Metallisierungen (3b).Method according to one or more of Claims 1 to 4, characterized by producing the second strip with a step of producing the electrically insulating contacting foil as a single roll ( 11 ) with the upper contact surfaces ( 9b ) of the electronic components ( 7 ), in particular punched, contacting film openings ( 13 ) and exposed in this exposed metal conductors ( 15 ) of on the contacting film ( 11 ) structured structured metallizations ( 3b ). Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, gekennzeichnet durch Erzeugen des zweiten Bandes mit einem Schritt des mechanischen Umformens, insbesondere Biegens, der freiliegenden Metallleiter (15) in Richtung zu der jeweiligen oberen Kontaktfläche (9b) des jeweiligen elektronischen Bauelements (7) bei entrollter Kontaktierungsfolie (11), und optionales anschließendes Aufrollen des zweiten Bandes.Method according to one or more of claims 1 to 5, characterized by producing the second strip with a step of mechanically deforming, in particular bending, the exposed metal conductor ( 15 ) towards the respective upper contact surface ( 9b ) of the respective electronic component ( 7 ) with unrolled contacting film ( 11 ), and optionally subsequent rolling up of the second band. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, gekennzeichnet durch Erzeugen einer Einzelrolle nach dem Ankontaktieren, wobei die Einzelrolle aus dem aufeinanderliegenden ersten und zweiten Band ausgebildet wird oder Vereinzeln der ankontaktierten elektronischen Bauelemente (7).Method according to one or more of claims 1 to 6, characterized by generating a single roll after Ankontaktieren, wherein the single roll is formed from the superimposed first and second band or singulating the ankontaktierten electronic components ( 7 ). Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine herkömmliche Aufbau- und Verbindungstechnik verwendet wird.Method according to one or more of the claims 1 to 7, characterized in that a conventional Assembly and connection technology is used. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8 in Verbindung mit Anspruch 4, gekennzeichnet durch Bestücken mit auf einer Waferebene bereits vorpräparierten elektronischen Bauelementen (7).Method according to one or more of Claims 1 to 8 in conjunction with Claim 4, characterized by equipping with electronic components already pre-prepared on a wafer plane ( 7 ). Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, gekennzeichnet durch Herstellen von verschiedenen funktionalen Oberflächen, insbesondere oberen Kontaktflächen (9b), der elektronischen Bauelemente (7), insbesondere mittels galvanischer Prozesse, beispielsweise in einem Nickel-Gold-Bad, und/oder mittels Lot und/oder mittels Druck.Method according to one or more of claims 1 to 9, characterized by producing various functional surfaces, in particular upper contact surfaces ( 9b ), electronic components ( 7 ), in particular by means of galvanic processes, for example in a nickel-gold bath, and / or by means of solder and / or by means of pressure. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des Erzeugens von Öffnungen (21) und/oder Schlitzen in der Trägerfolie (1) zum direkten Erzeugen von elektrischen Verbindungen zu den elektronischen Bauelementen (7), und optionales anschließendes Aufrollen des ersten Bandes.Method according to one or more of claims 1 to 10, characterized by producing the first strip with a step of creating openings ( 21 ) and / or slots in the carrier film ( 1 ) for directly generating electrical connections to the electronic components ( 7 ), and optional subsequent rewinding of the first volume. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, gekennzeichnet durch Erzeugen des ersten Bandes mit einem Schritt des Erzeugens einer Wärme leitenden Abdeckbeschichtung (19) und/oder Folie als mechanischer und/oder elektrischer Oberflächenschutz und/oder zur verbesserten Wärmeableitung auf der die strukturierte Metallisierung (3a) aufweisenden Trägerfolie (1), und optionales anschließendes Aufrollen des ersten Bandes.Method according to one or more of claims 1 to 11, characterized by generating of the first strip comprising a step of producing a heat conductive cover coating ( 19 ) and / or foil as mechanical and / or electrical surface protection and / or for improved heat dissipation on the structured metallization ( 3a ) having carrier film ( 1 ), and optional subsequent rewinding of the first volume. Verfahren nach einem oder mehreren der Ansprüche 1 bis 12, gekennzeichnet durch Verwenden von hoch Wärme leitenden und/oder hoch elektrisch isolierenden, strukturierten Trägerfolienmaterialien.Method according to one or more of the claims 1 to 12, characterized by using high heat conductive and / or highly electrically insulating, structured Support film materials. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, gekennzeichnet durch Verwenden einer, insbesondere beidseitig, mit einem wärmeleitfähigen Silikonfilm (19), beschichteten Polyimid-Folie als Trägerfolie (1).Method according to one or more of claims 1 to 13, characterized by using one, in particular on both sides, with a thermally conductive silicone film ( 19 ), coated polyimide film as a carrier film ( 1 ). Verfahren nach einem oder mehreren der Ansprüche 1 bis 14, gekennzeichnet durch Verwenden von strukturierten Keramikfolien als Trägerfolien (1), insbesondere in Kombination mit funktionalen Oberflächen, insbesondere mit oberen Kontaktflächen (9b), der elektronischen Bauelemente (7).Method according to one or more of claims 1 to 14, characterized by using structured ceramic films as carrier films ( 1 ), especially in combination with functional surfaces, in particular with upper contact surfaces ( 9b ), electronic components ( 7 ). Verfahren nach einem oder mehreren der Ansprüche 1 bis 15, gekennzeichnet durch Auffüllen von Hohlräumen zwischen Kontaktierungsfolie (11) und Kantenbereichen der elektronischen Bauelemente (7) mit einer zusätzlichen elektrischen Isolationsmasse (23), insbesondere einem Harz (23a) und/oder einem Underfill (23b).Method according to one or more of claims 1 to 15, characterized by filling cavities between contacting film ( 11 ) and edge regions of the electronic components ( 7 ) with an additional electrical insulation compound ( 23 ), in particular a resin ( 23a ) and / or an underfill ( 23b ). Vielzahl elektronischer Bauelemente (7) und/oder Module, insbesondere Leistungsmodule und/oder Leuchtdioden und/oder allgemein elektronischer Leistungsbauelemente, dadurch gekennzeichnet, dass diese mit einem Verfahren nach einem oder mehreren der Ansprüche 1 bis 16 erzeugt wurde.Variety of electronic components ( 7 ) and / or modules, in particular power modules and / or light emitting diodes and / or in general electronic power components, characterized in that it has been produced by a method according to one or more of claims 1 to 16.
DE102007043001A 2007-09-10 2007-09-10 Tape technology for electronic components, modules and LED applications Withdrawn DE102007043001A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007043001A DE102007043001A1 (en) 2007-09-10 2007-09-10 Tape technology for electronic components, modules and LED applications
PCT/EP2008/061690 WO2009034008A2 (en) 2007-09-10 2008-09-04 Continuous method for electronic components, modules and led applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007043001A DE102007043001A1 (en) 2007-09-10 2007-09-10 Tape technology for electronic components, modules and LED applications

Publications (1)

Publication Number Publication Date
DE102007043001A1 true DE102007043001A1 (en) 2009-03-12

Family

ID=40297875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007043001A Withdrawn DE102007043001A1 (en) 2007-09-10 2007-09-10 Tape technology for electronic components, modules and LED applications

Country Status (2)

Country Link
DE (1) DE102007043001A1 (en)
WO (1) WO2009034008A2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026456A1 (en) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
DE102011083627A1 (en) 2011-09-28 2013-03-28 Continental Automotive Gmbh Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer
DE102012012985A1 (en) 2012-06-29 2014-01-02 Karlsruher Institut für Technologie Method for manufacturing electrical arrangement of radio frequency radar detector in motor car, involves mounting an electronic component on circuit board, and applying liquid polyimide on circuit board and/or electronic component
US8723213B2 (en) 2010-02-18 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
WO2016150583A1 (en) * 2015-03-24 2016-09-29 Abb Technology Ag Power semiconductor device and power semiconductor module comprising a power semiconductor device
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
EP3343600A1 (en) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Semiconductor module with a first and a second connecting element for connecting a semiconductor chip and method of manufacturing

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110912B2 (en) * 2008-07-31 2012-02-07 Infineon Technologies Ag Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4783646A (en) * 1986-03-07 1988-11-08 Kabushiki Kaisha Toshiba Stolen article detection tag sheet, and method for manufacturing the same
US5744859A (en) * 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device
DE19944518A1 (en) * 1999-09-16 2000-12-21 Infineon Technologies Ag Soldering integrated circuit or integrated circuit housing onto circuit board having conducting pathway uses lacquer or film mask with non-circular openings
WO2003030247A2 (en) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
DE102004057494A1 (en) * 2004-11-29 2006-06-08 Siemens Ag Metallized foil for surface contact

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
SG78324A1 (en) * 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
DE102004018477B4 (en) * 2004-04-16 2008-08-21 Infineon Technologies Ag Semiconductor module
DE102004030383A1 (en) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bonding film and semiconductor component with bonding film and method for their production
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4783646A (en) * 1986-03-07 1988-11-08 Kabushiki Kaisha Toshiba Stolen article detection tag sheet, and method for manufacturing the same
US5744859A (en) * 1995-02-28 1998-04-28 Texas Instruments Incorporated Semiconductor device
DE19944518A1 (en) * 1999-09-16 2000-12-21 Infineon Technologies Ag Soldering integrated circuit or integrated circuit housing onto circuit board having conducting pathway uses lacquer or film mask with non-circular openings
WO2003030247A2 (en) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
DE102004057494A1 (en) * 2004-11-29 2006-06-08 Siemens Ag Metallized foil for surface contact

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026456A1 (en) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
CN102484186A (en) * 2009-09-03 2012-05-30 欧司朗光电半导体有限公司 Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
US8847247B2 (en) 2009-09-03 2014-09-30 Osram Opto Semiconductors Gmbh Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
CN102484186B (en) * 2009-09-03 2014-12-31 欧司朗光电半导体有限公司 Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
US8723213B2 (en) 2010-02-18 2014-05-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
DE102011083627A1 (en) 2011-09-28 2013-03-28 Continental Automotive Gmbh Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer
DE102012012985A1 (en) 2012-06-29 2014-01-02 Karlsruher Institut für Technologie Method for manufacturing electrical arrangement of radio frequency radar detector in motor car, involves mounting an electronic component on circuit board, and applying liquid polyimide on circuit board and/or electronic component
WO2016150583A1 (en) * 2015-03-24 2016-09-29 Abb Technology Ag Power semiconductor device and power semiconductor module comprising a power semiconductor device
EP3343600A1 (en) * 2016-12-28 2018-07-04 Siemens Aktiengesellschaft Semiconductor module with a first and a second connecting element for connecting a semiconductor chip and method of manufacturing
WO2018121949A1 (en) * 2016-12-28 2018-07-05 Siemens Aktiengesellschaft Semiconductor module comprising a first and a second connecting element for connecting a semiconductor chip, and also production method
US11837571B2 (en) 2016-12-28 2023-12-05 Siemens Aktiengesellschaft Semiconductor module comprising a first and second connecting element for connecting a semiconductor chip, and also production method

Also Published As

Publication number Publication date
WO2009034008A3 (en) 2009-11-26
WO2009034008A2 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
DE102007043001A1 (en) Tape technology for electronic components, modules and LED applications
EP1255299B1 (en) Power semiconductor device with pressure contact
DE102007057533B4 (en) Heat sink, method for manufacturing a heat sink and printed circuit board with heat sink
DE102007027378B4 (en) Method for producing an electronic component
DE102007034491A1 (en) Module with electronic component between two substrates, in particular DCB ceramic substrates, its production and contacting
EP2936556A1 (en) Electronic module with a plastic-coated electronic circuit and method for the production thereof
DE102012111788A1 (en) Device with two power semiconductor chips and method for their production
DE102014213564A1 (en) Semiconductor device and method for its production
DE102007032636B4 (en) Method for producing a dielectric layer for an electronic component
DE102014118080B4 (en) Electronic module with a heat spreader and method of making it
DE102008001414A1 (en) Substrate circuit module with components in multiple contacting levels
DE102008000842A1 (en) Method for producing an electronic assembly
DE102015120745B4 (en) Chip protective packaging and processes
DE102015101146B4 (en) Semiconductor device with multiple contact clips, multi-clip connector and method of making the same
DE102011088218A1 (en) Electronic power module for use in circuit module of e.g. engine control unit of motor car, has laminate comprising thermally conductive insulation sheet, where module lower side is fixed with copper strip conductor on laminate
DE102006018765A1 (en) Power semiconductor component, power semiconductor component and method for its production
DE102011101052A1 (en) Substrate with electrically neutral region
EP2195832A1 (en) Method for the production and contacting of electronic components by means of a substrate plate, particularly a dcb ceramic substrate plate
DE102006012007B4 (en) Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use
DE102008002532A1 (en) Method for producing an electronic assembly
DE102005061015A1 (en) Semiconductor device with a vertical semiconductor device and method for its production
DE102012113012B4 (en) Method of manufacturing an electronic device
DE102015115132B4 (en) Semiconductor module with integrated pin or fin cooling structure and method for its manufacture
EP3053192B1 (en) Circuit device and method for the production thereof
DE102019119233A1 (en) Selective coating of semiconductor housing cables

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403