DE102007037543A1 - Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung - Google Patents

Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007037543A1
DE102007037543A1 DE102007037543A DE102007037543A DE102007037543A1 DE 102007037543 A1 DE102007037543 A1 DE 102007037543A1 DE 102007037543 A DE102007037543 A DE 102007037543A DE 102007037543 A DE102007037543 A DE 102007037543A DE 102007037543 A1 DE102007037543 A1 DE 102007037543A1
Authority
DE
Germany
Prior art keywords
integrated circuit
heat
chip stack
heat dissipation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007037543A
Other languages
English (en)
Inventor
Matthias Georgi
Harry Hedler
Andreas Wolter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007037543A1 publication Critical patent/DE102007037543A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Integrierte Schaltungsanordnung, die eine Chipstapelanordnung mit einer Wärmeabfuhreinheit aufweist, wobei die Wärmeabfuhreinheit thermisch mit einer seitlichen Oberfläche der Chipstapelanordnung gekoppelt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen das Gebiet integrierter Schaltungsvorrichtungen und insbesondere Gehäuse für integrierte Schaltungen, bei denen das Gehäuse eine Wärmeabgabeeinheit aufweist. Die vorliegende Erfindung betrifft außerdem ein Verfahren zum Herstellen eines Gehäuses für integrierte Schaltungen, einschließlich eines Verfahrens zum Ausbilden einer Wärmeabfuhreinheit.
  • Beschreibung des bekannten Stands der Technik
  • Die Leistungsgrade mikroelektronischer Vorrichtungen, z.B. von integrierten Schaltungen, Leistungsverstärkern usw., steigen kontinuierlich, um mit den Anforderungen moderner Technologien Schritt halten zu können. Leistungsgrade, wie z.B. Taktgeschwindigkeiten, sind eng mit der Anzahl und der Dichte der Merkmale, z.B. der Transistoren, verbunden, die auf dem mikroelektronischen Bauelement strukturiert sind. Eine schnellere Verarbeitung durch das mikroelektronische Bauelement erfordert höhere Taktgeschwindigkeiten. Höhere Taktgeschwindigkeiten bedeuten wiederum mehr Schalten und eine höhere Verlustleistung per Zeiteinheit. Die Leistungsgrade der mikroelektronischen Bauelemente sollen bei gleichzeitiger Verkleinerung der Transistorgröße und der Dichte der Merkmale kontinuierlich verbessert werden. Kleine, eng gepackte Merkmale führen jedoch große Mengen an Wärme ab, was den Leistungsgrad einschränken kann. Wärme wird oft aus kleinen, auserwählten Bereichen des Bauelements, in der Regel durch eine Wärmeabganeeinheit, wie z.B. durch einen Kühlkörper, abgeführt.
  • Die Steuerung der Temperatur hat sich somit als begrenzender Faktor bei der Konzeption mikroelektronischer Bauelemente erwiesen. Moderne Vorrichtungen, wie z.B. Hochleistungsverstärker und Multichip-Module, strahlen besonders große Wärmemengen ab. Eine fehlende effektive Wärmeabfuhr hat die Folge, dass diese Bauelemente bei hoher Temperatur betrieben werden, was letztendlich zu einer verminderten Leistung und Zuverlässigkeit führt. Dieser Effekt ist bei Halbleitergehäusen deutlich zu sehen.
  • Halbleitergehäuse, die gestapelte Halbleiterrohlinge umfassen, die auch „Halbleiterchips" oder „integrierte Schaltungen" genannt werden, gewinnen zunehmend an Beliebtheit. Solche Gehäuse stellen Chips zur Verfügung, mit deren Hilfe dieselbe Funktion, wie z.B. Chips mit zwei Speichern, oder unterschiedliche Funktionen, wie z.B. ein Prozessorchip und ein Speicherchip, in einem einzelnen Gehäuse kombiniert werden können. Dies verbessert die Dichte und ist insbesondere bei Anwendungen von Nutzen, bei denen die Gehäusegröße, insbesondere eine kleine Gehäusegröße, von Bedeutung ist, beispielsweise in Mobiltelefonen, PDAs, Camcordern, und anderen drahtlosen Konsumgütern.
  • Darüber hinaus werden auch die Betriebsgeschwindigkeiten integrierter Schaltungsvorrichtungen erheblich vorangetrieben. Bei einer erhöhten Integrationsdichte der integrierten Schaltungsvorrichtungen erhöht sich entsprechend die erzeugte Wärmemenge. Zusätzlich verkompliziert die steigende Nachfrage nach verkleinerten Modulen, die mikroelektronische Bauteile mit integrierten Schaltungsvorrichtungen umfassen, sowohl das Erfordernis, die von integrierten Schaltungsvorrichtungen erzeugte überschüssige Wärme abzuführen, als auch die Frage, wie eine Wärmeabfuhr auf einer zunehmend begrenzten Fläche erreicht werden kann. So steigt die mit mikroelektronischen Bauelementen und Modulen einhergehende gesamte Wärmedichte. Weiterhin sind viele integrierte Schaltungsvorrichtungen, die Speicherelemente und chipartige Schaltungselemente aufweisen, auf einer Leiterplatte aufgebracht, so dass die Anzahl der auf einem Modul untergebrachten Bauelemente eine steigende Tendenz aufweist und folglich für herkömmliche Kühlkörper nur ein eingeschränkter Oberflächenbereich zur Verfügung steht.
  • Integrierte Schaltungsvorrichtungen werden üblicherweise in Gehäusen zusammengebündelt, die dann auf einer Leiterplatte aufgebracht werden und Multichip-Module bilden. Integrierte Schaltungsgehäuse erfordern in der Regel eine Art von Abdeckung oder Einkapselung der integrierten Schaltungsvorrichtung, um sie zu schützen und um eine große flache Oberfläche für Bestückungsvorgänge zur Verfügung zu stellen. Eine Abdeckung oder Einkapselung der integrierten Schaltung erhöht jedoch den thermischen Widerstandspfad zur Umgebung und somit die Betriebstemperatur der integrierten Schaltung, sowie die resultierende Wärmedichte des Multichip-Moduls.
  • Es werden verschiedene Methoden eingesetzt, um die Wirkung solcher Abdeckungen und Deckschichten und im Allgemeinen die in einem Gehäuse erzeugte hohe Wärmemenge zu mildern. Ein Ansatz besteht darin, eine bedeckte integrierte Schaltung mit einer dünnen Schicht thermisch leitenden Fetts zwischen der integrierten Schaltung und der Deckschicht zu verwenden. Eine weitere Methode zur Verringerung der Betriebstemperatur der integrierten Schaltung ist das Anbringen eines Kühlkörpers auf der Deckschicht oder auf der Einkapselung. Ein Beispiel ist die Anbringung eines Wärmeverteilers mit Finnen auf dem Gehäuse, d.h. ein Wärmeverteiler auf der Einkapselung bzw. Deckschicht.
  • Eine weitere Möglichkeit, die Wirkung solcher Abdeckungen und Deckschichten zu mildern und allgemein die gesamte Betriebstemperatur der integrierten Schaltungen in dem Gehäuse zu verringern, besteht darin, einen Wärmeverteiler in das Gehäuse mit einzubauen. Eine weitere herkömmliche Methode der Wärmeabfuhr beinhaltet einen Kühlkörper, der mit dem oberen Oberflächenbereich eines Chipstapels und dem Oberflächenbe reich des Substrats, auf dem der Chipstapel aufgebracht ist, gekoppelt ist. Dieser Aufbau zielt darauf ab, den Pfad für die Wärmeabfuhr zu verbessern, der sich vom oberen Oberflächenbereich eines Chipstapels und über das Substrat zur Lotbindung und zu einer Leiterplatte erstreckt. Dieser Aufbau ist jedoch hauptsächlich dann nützlich, wenn die Leiterplatte im Vergleich zum Gehäuse ausreichend kühl ist. Dennoch verläuft der herkömmliche Pfad für die Wärmeabfuhr durch die oberste Oberfläche des Gehäuses und von dort in die Umgebung oder sogar zu einem weiteren oben auf dem Gehäuse angebrachten Kühlkörper.
  • Dennoch besteht ein Problem mit dem bevorzugten Wärmeabfuhrpfad, der in senkrechter Richtung durch das Gehäuse verläuft, insbesondere bei Chip-Stapelgehäusen darin, dass die oberste integrierte Schaltung viel besser gekühlt wird als die darunter liegenden integrierten Schaltungen. Ein Grund hierfür kann sein, dass der thermische Widerstand des Gehäuses von der unteren zur oberen Oberfläche einen beträchtlichen Teil des thermischen Gesamtwiderstands zur Umgebung ausmacht. Der thermische Widerstand ist deshalb beträchtlich, weil die Wärme den gesamten Stapel durchlaufen muss, damit im Chipstapel erzeugte Wärme in die Umgebung abgegeben wird.
  • Dies bedeutet, dass die erzeugte Wärme, um schließlich durch die Oberfläche des Chipstapels abgeführt zu werden, mehrfache Schichten verschiedener Bauelemente durchlaufen muss, um die oberste Schicht im Gehäuse zu erreichen. Der Pfad der Wärmeabfuhr kann beispielsweise auch durch die integrierten Schaltungen innerhalb des Chipstapels verlaufen, sowie durch beliebige Klebeschichten zwischen den integrierten Schaltungen und häufig durch einen Spacer. Natürlich bedeutet ein solcher bevorzugter Wärmeabfuhrpfad, dass zum Kühlen der untersten integrierten Schaltung im Stapel die Wärme den gesamten Stapel und beliebige Zwischenschichten durchlaufen muss, um durch die obere Oberfläche und in die Umgebung abgeführt zu werden, was wahrscheinlich eine ausreichende Kühlung der un tersten integrierten Schaltung in einem Stapel besonders schwierig macht.
  • Ein weiterer potentieller Nachteil eines Wärmeabfuhrpfads, der sich bevorzugt von der untersten integrierten Schaltung durch den Chipstapel und zur obersten integrierten Schaltung bewegt, besteht darin, dass jede nachfolgende obere integrierte Schaltung von der unteren integrierten Schaltung aufgeheizt werden kann, da die Wärme von einer unteren integrierten Schaltung zu einer oben liegenden integrierten Schaltung und so weiter durch den Chipstapel wandert. Außerdem gibt es einige Anwendungen für gestapelte integrierte Schaltungen, welche eine gleichzeitige Funktion der obersten Oberfläche als eine Wärmeabfuhroberfläche, die für einen Wärmeverteiler zur Verfügung steht, nicht zulassen. Beispielsweise kann auf einer integrierten Schaltung mit einem Sensor-Array die Anbringung eines Kühlkörpers auf der obersten Oberfläche eines integrierten Schaltungsgehäuses unmöglich sein.
  • In den meisten Fällen wird ein Kühlkörper in der Regel parallel zum oberen Oberflächenbereich der integrierten Schaltung auf dem Chipstapel angebracht. Ein solcher Kühlkörper dient dazu, die Wärme in einer horizontalen Ebene, die im Allgemeinen parallel zum oberen Oberflächenbereich der integrierten Schaltung ist, zu verteilen, was zu einem vorzugsweise senkrechten Wärmeabfuhrpfad durch jeden Bestandteil des Chipstapels führt. Außerdem tragen zwischengelagerte Schnittstellen zwischen integrierten Schaltungen häufig zum thermischen Gesamtwiderstand des Chipstapels bei, wodurch das Wärmeabfuhrpotential von der untersten integrierten Schaltung bis weiter hinauf im Stapel bis zur obersten integrierten Schaltung begrenzt wird. Einige Beispiele für zwischengelagerte Schnittstellen, die den thermischen Widerstand eines Chipstapels erhöhen können, sind Spacer und Haftmittel.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung betrifft die Ausbildung einer sogenannten „vertikalen" Wärmeabfuhrvorrichtung, um die Auswirkungen mindestens eines oder mehrerer der oben genannten Probleme zu lösen oder zu verringern. Die vorliegende Erfindung betrifft die Lösung des Problems des thermischen Widerstands, der häufig mit Chipstapelgehäusen einhergeht, wobei der Hauptpfad für die Wärmeabfuhr in vertikaler Richtung durch den Stapel verläuft, d.h. von der untersten integrierten Schaltung durch den gesamten Stapel und zur obersten integrierten Schaltung.
  • Die vorliegende Erfindung kann besondere Vorteile für Anwendungen aufweisen, in denen die oberste integrierte Schaltung einer Chipstapelanordnung nicht gleichzeitig als Wärmeabfuhroberfläche verwendet werden kann, wie es in Sensor-Arrays der Fall sein kann. Darüber hinaus ist die vorliegende Erfindung insbesondere für Chipstapelanordnungen von Nutzen und wirksam, die hohe Aspektverhältnisse aufweisen, d.h. in Chipstapelanordnungen, die im Vergleich zur Dicke der integrierten Schaltungen oder bezüglich der Gesamthöhe der Chipstapelanordnungen eine sehr kleine Grundfläche aufweisen. Der vertikale Wärmeverteiler oder die Wärmeabfuhrvorrichtung können auch das gezielte Kühlen der integrierten Schaltungen innerhalb der Chipstapelanordnung ermöglichen, ohne dabei die Wärmeabfuhr der oben liegenden integrierten Schaltung zu beanspruchen oder zu erschweren.
  • Ein weiterer möglicher Vorteil der vorliegenden Erfindung ist die Fähigkeit der Erfindung, erzeugte Wärmespitzen abzutransportieren, die häufig mit elektrischen Ladungsspitzen in den integrierten Schaltungen in der Chipstapelanordnung in Verbindung gebracht werden, insbesondere Ladungsspitzen in den untersten und innersten Bereichen der Chipstapelanordnung. Da für integrierte Schaltungen immer höhere Frequenzen erforderlich werden, wird immer mehr Wärme erzeugt und es entsteht ein zunehmender Bedarf nach Wärmeabfuhr, um die elektrische Zuverlässigkeit der integrierten Schaltungen zu verbessern. Eine vertikale Wärmeabfuhrvorrichtung, die an der Seite eines Wärmegehäuses angebracht ist, kann die oben genannten Nachteile lösen.
  • Ein Aspekt der vorliegenden Erfindung betrifft einen integrierten Schaltungsaufbau mit einer Chipstapelanordnung, die einen Wärmeverteiler umfasst, der thermisch mit einer seitlichen Oberfläche der Chipstapelanordnung gekoppelt ist. Die Chipstapelanordnung umfasst weiterhin eine Vielzahl integrierter Schaltungen, die aufeinander platziert sind. Die Wärmeabfuhreinheit besitzt eine thermische Leitfähigkeit von mindestens 3 W/m·K.
  • Ein weiterer Aspekt der vorliegenden Erfindung besteht in einem Gehäuse für eine integrierte Schaltungsanordnung. Das Gehäuse umfasst eine auf einem Speicherchipträger angebrachte Chipstapelanordnung, wobei die Chipstapelanordnung eine Vielzahl aufeinander platzierter integrierter Schaltungen aufweist. Eine Wärmeabfuhreinheit ist thermisch mit einer seitlichen Oberfläche der Chipstapelanordnung gekoppelt, wobei die Wärmeabfuhreinheit eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist. Das Gehäuse umfasst außerdem eine Einkapselung, welche den restlichen Oberflächenbereich der Chipstapelanordnung umfasst.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Gehäuses für eine integrierte Schaltungsanordnung vorgesehen, wobei das Verfahren die nachfolgend beschriebenen Schritte umfasst. In einem ersten Schritt ist eine Chipstapelanordnung vorgesehen, wobei die Chipstapelanordnung eine Vielzahl aufeinander angeordneter integrierter Schaltungen umfasst. In einem weiteren Schritt ist eine Wärmeabfuhrvorrichtung thermisch mit einer seitlichen Oberfläche der Chipstapelanordnung verbunden, wobei die Wärmeabfuhrvorrichtung eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist ein Gehäuse für eine integrierte Schaltungsanordnung, wobei das Gehäuse eine Chipstapelanordnung mit einer Vielzahl aufeinander angeordneter integrierter Schaltungen aufweist. Eine Wärmeabfuhreinheit mit einer Einkapselung ist thermisch an die Chipstapelanordnung gekoppelt und umgibt diese. Mindestens eine wärmeleitende Zwischenschicht zwischen den integrierten Schaltungen, die sich über die integrierten Schaltungen hinaus erstreckt, ist thermisch mit der Wärmeabfuhreinheit gekoppelt.
  • Kurze Beschreibung der Figuren
  • Die oben beschriebenen Merkmale der vorliegenden Erfindung werden in der nachfolgenden Beschreibung anhand der beigefügten Zeichnungen näher erläutert, wobei in den Zeichnungen gleiche Bezugszeichen gleiche Elemente kennzeichnen. Es wird jedoch darauf hingewiesen, dass die beigefügten Zeichnungen lediglich typische Ausführungsformen der vorliegenden Erfindung darstellen und daher den Umfang der Erfindung nicht begrenzen. Die vorliegenden Erfindung kann andere ebenso wirksame Ausführungsformen zulassen. Die vorliegenden Erfindung wird im folgenden mit Bezug auf die Ausführungsformen und Zeichnungen näher erläutert.
  • 1 zeigt einen diagrammatischen Grundriss einer integrierten Schaltungsanordnung, in diesem Fall eines herkömmlichen Speichermoduls.
  • 2 zeigt eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung.
  • 3 zeigt eine diagrammatische Querschnittsansicht eines Gehäuses einer integrierten Schaltungsanordnung gemäß einem Aspekt der vorliegenden Erfindung.
  • 4 zeigt eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung gemäß einem weiteren Aspekt der vorliegenden Erfindung.
  • 5 zeigt einen diagrammatischen Grundriss eines Gehäuses für eine integrierte Schaltungsanordnung gemäß einem Aspekt der vorliegenden Erfindung.
  • 6 zeigt eine Draufsicht auf ein Gehäuse für eine integrierte Schaltungsanordnung gemäß einem Aspekt der vorliegenden Erfindung.
  • 7 zeigt eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung entlang der Schnittlinien B-B von 6 gemäß einem Aspekt der vorliegenden Erfindung.
  • 8 zeigt eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung entlang der Schnittlinien B-B von 6 gemäß einem weiteren Aspekt der vorliegenden Erfindung.
  • 9 zeigt eine Draufsicht im Querschnitt auf ein Gehäuse für eine integrierte Schaltungsanordnung entlang der Schnittlinien A-A von 5 gemäß einem Aspekt der vorliegenden Erfindung.
  • 10 zeigt eine Draufsicht auf ein Gehäuse für eine integrierte Schaltungsanordnung gemäß einem Aspekt der vorliegenden Erfindung.
  • 11 zeigt eine Draufsicht auf ein Gehäuse für eine integrierte Schaltungsanordnung gemäß einem weiteren Aspekt der vorliegenden Erfindung.
  • 12 zeigt eine Draufsicht auf manche der Bauteile die zum Anordnen eines Gehäuses für eine integrierte Schaltungs anordnung gemäß einem Aspekt der vorliegenden Erfindung verwendet werden.
  • 13 zeigt eine Draufsicht auf die Bauelemente von 12, die gemäß einem weiteren Aspekt der vorliegenden Erfindung angeordnet sind.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Diese Aspekte der vorliegenden Erfindung können besondere Vorteile für einen verbesserten Wärmeaustausch in Gehäusen für integrierte Schaltungsanordnungen zur Verfügung stellen. In 1 ist ein diagrammatischer Grundriss eines Multichip-Moduls, in diesem Fall eines herkömmlichen Speichermoduls 100 gezeigt. Das gezeigte Speichermodul ist lediglich ein Beispiel für den Einsatz von Gehäusen bei integrierten Schaltungsanordnungen. Das Speichermodul 100 umfasst Gehäuse für eine integrierte Schaltungsanordnung 140. Die Gehäuse 140 können integrierte Schaltungsvorrichtungen wie z.B. Speichervorrichtung aufweisen, die DRAM-Speicher bzw. Halbleiterspeicher mit wahlfreiem Zugriff sein können. Ein Speichermodul 100 umfasst in der Regel eine Vielzahl von Gehäusen für integrierte Schaltungsanordnungen 140. Neben den Gehäusen 140 können sich andere Vorrichtungen 160, wie z.B. Abschlusswiderstände, Kondensatoren, u.ä. befinden. Diese Vorrichtungen 160 sind ebenfalls auf der Leiterplatte 120 angeordnet.
  • Die Leiterplatte 120 umfasst ein Array von Kontaktflächen 180, das entlang einer Seitenkante von jeder Fläche der Leiterplatte 120 zum elektrischen Verbinden mit einer geeigneten Anschlussdose vorgesehen ist. 1 zeigt eine herkömmliche Ausführungsform eines Multichip-Moduls, in dem die vorliegende Erfindung zum Einsatz kommen kann. 1 ist außerdem gezeigt, um den Leser zu einer Anwendung der vorliegenden Erfindung zu führen, obwohl die vorliegende Erfindung bei anderen Anwendungen als einem Speichermodul zum Einsatz kommen kann. Einige Beispiele für andere Anwendungen, welche die vorliegende Erfindung nutzen können, umfassen Hauptplatinen unter Verwendung eines Prozessors bzw. einer CPU, Video- und Audio-Module, oder beliebige Anwendungen, in denen ein Gehäuse mit integrierten Schaltungsvorrichtungen eingesetzt wird.
  • 2 zeigt einen diagrammatischen Querschnitt durch ein herkömmliches Gehäuse für eine integrierte Schaltungsanordnung 200. Das Gehäuse 200 umfasst eine auf einem Speicherchipträger oder einem Substrat 240 angeordnete Chipstapelanordnung 280, wobei die Chipstapelanordnung eine Vielzahl aufeinander angeordneter integrierter Schaltungen 210 aufweist. Eine Einkapselung 230 umgibt den Chipstapel. Die Chipstapelanordnung 230 kann eine Zwischenschicht 220 zwischen den integrierten Schaltungen 210 aufweisen. Die Zwischenschicht 220 kann zum Verbinden zweier separater Bauelemente beim Ausbilden des integrierten Schaltungsgehäuses eingesetzt werden, wie z.B. beim Verbinden einer integrierten Schaltung 210 und dem Chipträger bzw. dem Substrat 240. Die Zwischenschicht 220 kann auch einen beliebigen Spacer oder eine klebende Verbindungsstelle bzw. Bindung aufweisen.
  • Das Gehäuse für eine integrierte Schaltungsanordnung 200 kann außerdem Mittel zum Verbinden des Gehäuses 200 mit einer Leiterplatte (nicht gezeigt) aufweisen, die hier als Kugelgitteranordnung oder BGA 250 auf dem Chipträger bzw. dem Substrat 240 gezeigt sind. 2 stellt ein herkömmliches Gehäuse für integrierte Schaltungen dar, insbesondere eine herkömmliche Chipstapelanordnung.
  • In 3 ist eine diagrammatische Querschnittsdarstellung eines Gehäuses für integrierte Schaltungen gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Ein Gehäuse für eine integrierte Schaltungsanordnung 300 umfasst eine Chipstapelanordnung 280, die auf einem Chipträger 240 angebracht ist, wobei die Chipstapelanordnung eine Vielzahl aufeinander angeordneter integrierter Schaltungen 210 umfasst. Eine Wärmeabfuhreinheit 390, wie z.B. ein Kühlkörper, ist thermisch mit einer seitlichen Oberfläche 315 der Chipstapelanordnung 280 gekoppelt. Die Wärmeabfuhreinheit 390 weist eine thermische Leitfähigkeit von mindestens 3 W/m·K auf. In einer alternativen Ausführungsform kann die Wärmeabfuhreinheit 390 eine thermische Leitfähigkeit von mindestens 10 W/m·K aufweisen.
  • Da die von der Chipstapelanordnung erzeugte Wärme entlang eines horizontalen Pfades durch die Chipstapelanordnung entladen wird, und nicht über einen vertikalen Pfad und dann in vertikaler Richtung der Wärmeabfuhreinheit, wird wie Wärmeabfuhreinheit als vertikaler Wärmeverteiler oder als vertikale Wärmeabfuhreinheit bezeichnet. Der vertikale Wärmeverteiler bzw. die vertikale Wärmeabfuhreinheit kann die gezielte Kühlung integrierter Schaltungen innerhalb der Chipstapelanordnung ermöglichen, ohne dabei die Wärmeabfuhr der oben liegenden integrierten Schaltung zu beanspruchen oder zu belasten. Grund hierfür ist, dass von den unteren und inneren integrierten Schaltungen 210 erzeugte Wärme durch eine Seitenfläche der Schaltung und zu der Wärmeabfuhreinheit 390 geleitet werden kann, wobei jede integrierte Schaltung 210 thermisch mit der Wärmeabfuhreinheit 390 gekoppelt werden kann.
  • Die seitliche Oberfläche 315 kann auch metallisiert werden, um sowohl die Wärmeleitung durch die seitlichen Oberflächen der integrierten Schaltung 210 zu erhöhen und um einen Kopplungsbereich für eine besserte Verbindung der Wärmeabfuhreinheit 390 zu der seitlichen Oberfläche 315 der Chipstapelanordnung 280 auszubilden. Mit einer metallisierten seitlichen Oberfläche 315 kann die Wärmeabfuhreinheit 390 an die seitliche Oberfläche 315 der Chipstapelanordnung 280 gelötet werden. Durch die Platzierung einer Wärmeabfuhreinheit 390 an der Seite der Chipstapelanordnung, kann die in der Chipstapelanordnung 280 erzeugte Wärme seitlich durch die Chipstapelanordnung 280 zur Wärmeabfuhreinheit 390 geleitet und anschließend durch die Wärmeabfuhreinheit 390 entladen werden. Darüber hinaus kann sich die Wärmeabfuhreinheit 390 über die Chipstapelanordnung 280 hinaus erstrecken, wie in 3 dargestellt ist, wodurch ebenfalls ein Entladen der Wärme auf der Oberfläche des Gehäuses einer integrierten Schaltungsanordnung 300 ermöglicht wird.
  • Das Gehäuse für eine integrierte Schaltungsanordnung 300 umfasst außerdem eine Einkapselung 230 zum Umgeben des verbleibenden Oberflächenbereichs 335 der Chipstapelanordnung. Es wird darauf hingewiesen, dass ein verbleibender Oberflächebereich jede beliebige Fläche der Chipstapelanordnung mit einschließt, die nicht entweder an einer Wärmeabfuhreinheit 390 oder an einem Chipträger 240 angebracht ist. Ein Mittel zum Anbringen des Gehäuses 300 an eine Leiterplatte wird hier durch ein Kugelgitteranordnung bzw. BGA 250 dargestellt. Jedoch sind auch andere Mittel zum Anbringen des Gehäuses auf einer Leiterplatte oder einer anderen ähnlichen Vorrichtung denkbar und gehören zum Umfang der Erfindung. Beispiele hierfür können Pin-Grid-Arrays oder Land-Grid-Arrays sein. Darüber hinaus können integrierte Schaltungen 210 innerhalb der Chipstapelanordnung 280 auch auf herkömmliche Weise elektrisch miteinander verbunden sein, wie beispielsweise Silizium-Durchkontaktierungen oder Drahtbonden.
  • Eine Vielzahl wärmeleitender Zwischenschichten 320 kann zwischen die integrierten Schaltungen 210 eingebracht und thermisch an die Wärmeabfuhreinheit 390 gekoppelt sein, um die Wärmeleitung zu der vertikalen Wärmeabfuhreinheit 390 zu verbessern. So kann durch ein Hinzufügen der wärmeleitenden Zwischenschichten 320 die erzeugte Wärme effizienter aus dem innersten Teil des Chipstapels 280 abtransportiert werden. Die wärmeleitenden Zwischenschichten 320 können Materialien wie z.B. Aluminium, Gold, Kupfer, Silber und Legierungen hiervon umfassen.
  • Andere Materialien, die üblicherweise zur Wärmeleitung eingesetzt werden, eignen sich ebenfalls. Die wärmeleitende Zwischenschicht kann eine thermische Leitfähigkeit von 100 W/m·K oder mehr aufweisen. Die Wärmeabfuhreinheit kann außerdem Materialien wie z.B. Aluminium, Gold, Kupfer, Silber und Legierungen hiervon aufweisen. Sie kann außerdem Graphit und Graphitfolie umfassen. Ein weiteres weniger herkömmliches Material, das sich sowohl für die beiden wärmeleitenden Zwischenschichten 320, als auch für die Wärmeabfuhreinheit 390 eignet, hauptsächlich aufgrund seiner hohen Wärmeleitfähigkeit und elektrischen Isolierungseigenschaften, ist Diamant und verwandte Materialien, wie beispielsweise polykristalliner Diamant.
  • 4 zeigt eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung gemäß einem weiteren Aspekt der vorliegenden Erfindung. Da die Gehäuse für eine integrierte Schaltungsanordnung in den 3 und 4 ähnlich sind, werden nicht alle Elemente von neuem beschrieben und werden mit identischen Bezugszeichen versehen. Ein Gehäuse für eine integrierte Schaltungsanordnung 400 umfasst eine Chipstapelanordnung 280, die an einem Chipträger 240 angebracht ist, wobei die Chipstapelanordnung eine Vielzahl aufeinander angeordneter integrierter Schaltungen 210 aufweist.
  • Eine Wärmeabfuhreinheit 490 ist thermisch mit mindestens einer seitlichen Oberfläche 315 und einer horizontalen Oberfläche 325 der Chipstapelanordnung 280 gekoppelt. Darüber hinaus weist die Wärmeabfuhreinheit 490 eine thermische Leitfähigkeit von mindestens 3 W/m·K auf. In einer alternativen Ausführungsform kann die Wärmeabfuhreinheit 490 eine thermische Leitfähigkeit von mindestens 10 W/m·K aufweisen.
  • Die seitliche Oberfläche 315 und/oder die horizontale Oberfläche 325 kann auch metallisiert sein, um sowohl die Wärmeleitung durch die Seitenwände und die obere Oberfläche der integrierten Schaltungen 210 zu erhöhen, als auch einen Kopplungsbereich auszubilden, um die Wärmeabfuhreinheit 490 besser mit der seitlichen Oberfläche 315 und/oder der horizonta len Oberfläche 325 der Chipstapelanordnung 280 verbinden zu können.
  • Das Gehäuse für eine integrierte Schaltungsanordnung 300 umfasst auch eine Einkapselung zum Umgeben des verbleibenden Oberflächenbereichs 345 der Chipstapelanordnung. In diesem Aspekt der Erfindung ist der verbleibende Oberflächenbereich eine verbleibende seitliche Oberfläche 315, die nicht an der Wärmeabfuhreinheit 490 angebracht ist. Eine Vielzahl von wärmeleitenden Zwischenschichten 320 kann zwischen den integrierten Schaltungen 210 platziert werden und thermisch mit der Wärmeabfuhreinheit 490 gekoppelt werden, um die Wärmeleitung zur Wärmeabfuhreinheit 490 zu verbessern. Auf diese Weise wird durch ein Hinzufügen wärmeleitender Zwischenschichten 320 die im innersten Teil des Chipstapels 280 erzeugte Wärme wirksamer entfernt.
  • Darüber hinaus kann die vertikale Wärmeabfuhreinheit 490 ebenfalls thermisch an mehr als eine seitliche Oberfläche 315 der Chipstapelanordnung 280 gekoppelt sein, wodurch mehr Wärmeabfuhreinheiten in ein Gehäuse 400 eingebaut werden. Ein separater externer herkömmlicher Kühlkörper kann anschließend mit einer seitlichen oder horizontalen Oberfläche der Wärmeabfuhreinheiten 390 oder 490 gekoppelt werden, wodurch die Effektivität der Wärmeabfuhreinheiten 390 oder 490 entweder von 3 oder von 4 um ein Vielfaches verbessert wird. Außerdem kann die Wärmeabfuhreinheit mit dem Chipträger oder Substrat gekoppelt sein, um die Wärmeabfuhr durch die Leiterplatte, an die das Gehäuse gelötet wird, zu verbessern.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst eine integrierte Schaltungsanordnung eine Chipstapelanordnung, die eine Vielzahl aufeinander angeordneter integrierter Schaltungen umfasst, wie beispielsweise die in den 3 und 4 gezeigten Chipstapelanordnungen. Die integrierte Schaltungsanordnung umfasst außerdem eine Wärmeabfuhreinheit, die thermisch mit einer seitlichen Oberfläche der Chipstapelan ordnung gekoppelt ist, wobei die Wärmeabfuhreinheit eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist. In einer alternativen Ausführungsform kann die Wärmeabfuhreinheit eine thermische Leitfähigkeit von mindestens 10 W/m·K aufweisen.
  • In einer weiteren Ausführungsform der Erfindung ist die Wärmeabfuhreinheit thermisch mit einer horizontalen Oberfläche und mindestens einer seitlichen Oberfläche der Chipstapelanordnung der integrierten Schaltungsanordnung gekoppelt. Die seitliche und/oder horizontale Oberfläche kann metallisiert sein, um sowohl den Wärmeleitungspfad durch die Chipstapelanordnung zur Wärmeabfuhreinheit zu verbessern, als auch die thermische Kopplung der Wärmeabfuhreinheit zur Chipstapelanordnung zu vereinfachen.
  • In einer weiteren Ausführungsform der Erfindung kann die integrierte Schaltungsanordnung eine Wärmeabfuhreinheit aufweisen, welche die Chipstapelanordnung einkapselt, wenn sich die Chipstapelanordnung auf einem Chipträger oder Substrat befindet. In einer anderen Ausführungsform der Erfindung kann die Chipstapelanordnung der integrierten Schaltungsanordnung mindestens eine wärmeleitende Zwischenschicht zwischen den integrierten Schaltungen umfassen. Die Wärmeabfuhreinheit kann thermisch mit den wärmeleitenden Zwischenschichten gekoppelt sein, wodurch die Wärmeabfuhr von den innersten und untersten integrierten Schaltungen innerhalb der Chipstapelanordnung verbessert wird. Es wird angenommen, dass sich die erhöhte Wärmeabfuhr der innersten und untersten integrierten Schaltungen verbessert, da eine integrierte Schaltungsanordnung mit solchen wärmeleitenden Zwischenschichten die Wärme in eine seitliche Richtung zu der Wärmeabfuhreinheit und der Umgebung zieht.
  • Die wärmeleitenden Zwischenschichten einer integrierten Schaltungsanordnung kann aus beliebigen der folgenden Materialien hergestellt werden: Aluminium, Gold, Kupfer, Silber und Legierungen hiervon. Andere Materialien, die üblicherweise zur Wärmeleitung eingesetzt werden, sind ebenfalls geeignet. Die Wärmeabfuhreinheit kann auch Materialien wie z.B. Aluminium, Gold, Kupfer, Silber und Legierungen hiervon aufweisen, sowie Kohlenstoff und Kohlenstoff-Allotrope. Ein weiteres weniger herkömmliches Material, das sich sowohl für die wärmeleitenden Zwischenschichten, als auch für die Wärmeabfuhreinheit eignen kann, ist aufgrund seiner hohen Wärmeleitfähigkeit und seiner elektrisch isolierenden Eigenschaften Diamant und verwandte Arten hiervon, wie z.B. polykristalliner Diamant. In jeder Ausführungsform können die integrierten Schaltungen in der Chipstapelanordnung auch durch herkömmliche Mittel elektrisch miteinander verbunden sein, beispielsweise durch Silizium-Durchkontaktierungen oder durch Drahtbonden.
  • 5 zeigt einen diagrammatischen Grundriss eines Gehäuses für eine integrierte Schaltungsanordnung 500 gemäß einem Aspekt der vorliegenden Erfindung. In dieser Ansicht ist die Chipstapelanordnung 280 mit den wärmeleitenden Zwischenschichten 520 normalerweise nicht sichtbar, wie durch die gestrichelten Linien angedeutet ist. Eine Einkapselung 590, welche die Chipstapelanordnung 280 umgibt, verhindert in der Regel aufgrund ihrer opaken Natur, dass die Chipstapelanordnung sichtbar ist. Jedoch können manche Anwendungen, wie z.B. solche mit Sensor-Arrays, transparente oder teilweise transparente Formen oder Einkapselungen aufweisen.
  • In dieser Ausführungsform der Erfindung umfasst ein Gehäuse für eine integrierte Schaltung 500 nicht nur die auf dem Chipträger 240 angebrachte Chipstapelanordnung 280, sondern auch eine Vielzahl wärmeleitender Zwischenschichten 520 zwischen einer Vielzahl integrierter Schaltungen 210, die aufeinander angeordnet sind. Die wärmeleitenden Zwischenschichten 520 können sich über die seitliche Oberfläche 315 der Chipstapelanordnung 280, d.h. über die Seitenwände der integrierten Schaltung 210 hinaus erstrecken.
  • In dieser Ausführungsform der Erfindung umfasst die Wärmeabfuhreinheit eine Einkapselung 590 und umgibt die Chipstapelanordnung 280. Die Wärmeabfuhreinheit mit der Einkapselung 590 ist thermisch mit den seitlichen Oberflächen 315 und einer horizontalen Oberfläche 325 des Chipstapels 280 gekoppelt. So kann die Einkapselung ein wärmeleitendes Material aufweisen, dass eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist. In einer alternativen Ausführungsform kann die Wärmeabfuhreinheit mit der Einkapselung eine thermische Leitfähigkeit von mindestens 10 W/m·K aufweist.
  • In einer Ausführungsform der Erfindung umfasst die Einkapselung ein wärmeleitendes Material, wie z.B. ein Harz, das mit einem wärmeleitenden Material aufgefüllt ist. Das Harz kann beispielsweise auf Epoxid basieren. Das wärmeleitende Material kann Aluminiumoxid oder ein anderes ähnliches Additiv sein, das die Wärmeleitung eines Harzes erhöht und zur Herstellung von Einkapselungen oder Formen zur Verfügung steht. Zusätzlich kann das Füllmaterial Kohlenstoff und Kohlenstoff-Allotrope, wie z.B. Graphit, Graphitflocken und Kohlenstoff-Nanoröhren aufweisen.
  • Wärmeleitende Zwischenschichten 520 können sich bis in die Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 erstrecken, wodurch möglicherweise eine verbesserte thermische Kopplung zwischen dem Chipstapel 280 und der Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 zur Verfügung gestellt wird. Ein Vorteil bei dieser Art des Aufbaus ist, dass die von den untersten und innersten integrierten Schaltungen 211, 212 erzeugte Wärme in einer seitlichen Richtung durch die wärmeleitenden Zwischenschichten 520 und zu der Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 abgeführt werden kann.
  • Dieser Aspekt der Erfindung kann eine Verringerung des thermischen Gesamtwiderstands des vertikalen Wärmeabfuhrpfads zur obersten integrierten Schaltung zur Folge haben. Dies ist insbesondere dann von Vorteil, wenn lokale elektrische Belastungsspitzen in den unteren und/oder innersten integrierten Schaltungen 211, 212 auftreten, da Belastungsspitzen dazu neigen, eine entsprechende Wärmeerzeugungsspitze zu bewirken und die Betriebstemperatur der gesamten Chipstapelanordnung 280 zu erhöhen. Mit dem vorliegenden in 5 gezeigten Aufbau der Erfindung kann jede beliebige, durch elektrische Belastungsspitzen erzeugte Wärme wirksam durch die wärmeleitenden Zwischenschichten 520, zu der Wärmeabfuhreinheit mit der wärmeleitenden Einkapselung 590 abgeführt und an die Umgebung abgegeben werden.
  • 6 zeigt eine Draufsicht auf das Gehäuse für eine integrierte Schaltungsanordnung 500, wie in 5 dargestellt. Wiederum ist die Chipstapelanordnung 280 mit den wärmeleitenden Zwischenschichten 520 normalerweise von oben nicht sichtbar, wie durch die gestrichelten Linien angedeutet ist. Eine Einkapselung 590, welche die Chipstapelanordnung 280 umgibt, verhindert im Allgemeinen, dass die Chipstapelanordnung aufgrund der opaken Natur herkömmlicher umgebender Einkapselungen sichtbar ist. Jedoch können Bereiche der Chipstapelanordnung 280 in anderen Ausführungsformen der Erfindung sichtbar sein, wie in späteren Figuren gezeigt werden wird.
  • Die integrierten Schaltungen 210 in der Chipstapelanordnung 280 können durch eine Signalleitung elektrisch miteinander verbunden sein. Die Signalleitungen in dieser Ausführungsform werden hier durch Silizium-Durchkontaktierungen 260 dargestellt, obwohl andere Mittel wie z.B. Drahtbonden denkbar sind. Die wärmeleitenden Zwischenschichten 520 können einen beträchtlichen Bereich der integrierten Schaltungen 210 abdecken, so dass der Kontaktflächenbereich mit den integrierten Schaltungen 210 erhöht wird, wodurch die Menge der verteilten und durch die Zwischenschichten 520 an die Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 abgeführte Wärme erhöht wird.
  • In den 7 bis 11 sind verschiedene Ausführungsformen der vorliegenden Erfindung gezeigt, insbesondere verschiedene Ausführungsformen eines Gehäuses für eine integrierte Schaltungsanordnung mit einer Wärmeabfuhreinheit, die eine wärmeleitende Einkapselung umfasst. Andere Merkmale und Abwandlungen des Gehäuses für eine integrierte Schaltungsanordnung, beispielsweise Einkapselungsformen und Aufbauten für wärmeleitende Zwischenschichten, sind in den 7 bis 11 gezeigt.
  • In 7 ist eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung 500 entlang der Schnittlinien B-B von 6 gemäß einem Aspekt der vorliegenden Erfindung gezeigt. Der Querschnitt verläuft durch die Silizium-Durchkontaktierungen 260 und zeigt, wie die integrierten Schaltungen 210 miteinander verbunden werden, wenn die Chipstapelanordnung 280 ausgebildet wird. Die wärmeleitenden Zwischenschichten 520 decken in dieser Ausführungsform den Signalleitungsbereich nicht ab. Zusammengenommen können die wärmeleitenden Zwischenschichten 520 innerhalb der Chipstapelanordnung 280 und innerhalb des Gehäuses für eine integrierte Schaltungsanordnung 500 einen internen horizontalen Wärmeverteiler bilden. In dieser Ausführungsform sind die wärmeleitenden Zwischenschichten 520 thermisch mit der Wärmeabfuhreinheit gekoppelt, welche die wärmeleitende Einkapselung 590 umfasst.
  • 8 zeigt ebenfalls eine diagrammatische Querschnittsansicht eines Gehäuses für eine integrierte Schaltungsanordnung entlang der Schnittlinien B-B von 6 gemäß einem weiteren Aspekt der vorliegenden Erfindung. Da die Gehäuse für eine integrierte Schaltungsanordnung in den 7 und 8 ähnlich sind, werden nicht alle Elemente erneut beschrieben und werden durch identische Bezugszeichen dargestellt. In dieser Ausführung befindet sich eine wärmeleitende Zwischenschicht 521 zwischen dem Chipträger 240 bzw. Substrat und ei ner untersten integrierten Schaltung 211 innerhalb der Chipstapelanordnung 280.
  • Dieser Aufbau ermöglicht es, dass die zwischen dem Chipträger 240 und der untersten integrierten Schaltung 211 erzeugte Wärme auf wirksamere Weise durch die wärmeleitende Zwischenschicht 520 und zur Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 abgeführt werden kann. Andere ähnliche Abwandlungen sind denkbar und fallen unter den Umfang der Erfindung, wie beispielsweise ein eventuelles Ersetzen von wärmeleitenden Zwischenschichten 520 durch entweder keine Zwischenschicht oder durch einen Spacer zwischen jeder integrierten Schaltung 210 innerhalb der Chipstapelanordnung 280. Der exakte Aufbau der wärmeleitenden Zwischenschichten innerhalb des Chipstapels kann gemäß den gewünschten Anforderungen für den Wärmetausch und der speziellen Anforderung, für welches das Gehäuse 500 hergestellt wurde, variiert werden.
  • Ein weiterer Aspekt der vorliegenden Erfindung ist ein Gehäuse für eine integrierte Schaltungsanordnung, wobei das Gehäuse eine auf einem Chipträger angeordnete Chipstapelanordnung aufweist. Die Chipstapelanordnung umfasst eine Vielzahl aufeinander angeordneter integrierter Schaltungen. Eine Wärmeabfuhreinheit mit einer Einkapselung ist thermisch an die Chipstapelanordnung gekoppelt und umgibt diese. Mindestens eine wärmeleitende Zwischenschicht zwischen integrierten Schaltungen, die sich über die integrierten Schaltungen hinaus erstreckt, ist thermisch mit der Wärmeabfuhreinheit gekoppelt.
  • In einer Ausführungsform der Erfindung ist eine Vielzahl wärmeleitender Zwischenschichten zwischen den integrierten Schaltungen vorgesehen und umfasst mindestens eines der folgenden Materialien: Aluminium, Gold, Kupfer, Silber, Legierungen hiervon und Kohlenstoff, sowie Kohlenstoff-Allotrope. Es kann auch eine Klebeschicht zwischen den integrierten Schaltungen vorgesehen sein, wie z.B. ein vorgeschnittenes Klebeband, mit dem die integrierten Schaltungen miteinander verbunden werden und wodurch die Chipstapelanordnung ausgebildet wird. Die integrierten Schaltungen können ebenfalls elektrisch miteinander verbunden werden, beispielsweise durch eine Signalleitung. Herkömmliche elektrische Verbindungen können auch Silizium-Durchkontaktierungen und Drahtbonden umfassen.
  • 9 zeigt eine Draufsicht im Querschnitt auf ein Gehäuse für eine integrierte Schaltungsanordnung 500 entlang der Schnittlinien A-A von 5 gemäß einem Aspekt der vorliegenden Erfindung. In dieser Figur ist die Position der wärmeleitenden Zwischenschicht 520 dargestellt. Die wärmeleitende Zwischenschicht 520 kann sich auf einem Bereich der integrierten Schaltung 210 ohne die Signalleitungen, die hier als Silizium-Durchkontaktierungen 260 dargestellt sind, befinden. Der gesamte Oberflächenbereich ohne die Silizium-Durchkontaktierungen 260 der integrierten Schaltung 210 kann von der wärmeleitenden Zwischenschicht 520 bedeckt sein, abhängig von dem Wärmeabfuhrbedarf der speziellen Chipstapelanordnung im Gehäuse ist aber auch weniger Abdeckungsfläche möglich. In dieser Ausführungsform kann eine Klebeschicht, die hier als vorgeschnittenes Klebeband 270 dargestellt ist, den Signalleitungsbereich der integrierten Schaltung 210 bedecken, wodurch zwei integrierte Schaltungen innerhalb der Chipstapelanordnung verbunden werden. Das Verfahren zum Herstellen eines Gehäuses für eine integrierte Schaltungsanordnung und die Chipstapelanordnung werden in den nachfolgenden Zeichnungen beschrieben.
  • 10 zeigt eine Draufsicht auf ein Gehäuse für eine integrierte Schaltungsanordnung 550 gemäß einem Aspekt der vorliegenden Erfindung. In dieser Ausführungsform umgibt eine Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 nur die seitlichen Oberflächen 317 der Chipstapelanordnung 280. Mit anderen Worten sind nur die seitlichen Oberflächen der Chipstapelanordnung 317 und nicht eine horizontale Oberfläche 325 von der Einkapselung umgeben, wodurch eine obere integrierte Schaltung 213 der Umgebung ausgesetzt wird. Die wärmeleitenden Schichten 520 sind thermisch mit der Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 gekoppelt und davon umgeben.
  • Auf diese Weise stellt der Aufbau einen Wärmeabfuhrpfad zur Verfügung, der horizontal durch die wärmeleitenden Zwischenschichten 520 und zur Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 verläuft. Dies kann besonders hilfreich sein für Gehäuse, in denen sich sensorische Vorrichtungen auf der obersten integrierten Schaltung innerhalb der Chipstapelanordnung befinden und die daher nicht gleichzeitig als Oberfläche zur Wärmeabfuhr verwendet werden können oder vielleicht nicht mit einer Einkapselung bedeckt sind. Da nur die Oberfläche einer Chipstapelanordnung gezeigt ist, wird das vorgeschnittene Klebeband, das, wie in 9 gezeigt ist, über einen Signalleitungsbereich der integrierten Schaltungen platziert wird, nicht dargestellt; in der Regel ist das vorgeschnittene Klebeband zwischen integrierten Schaltungen eingeschichtet.
  • 11 zeigt eine Draufsicht auf eine Abwandlung des Gehäuses für eine in 10 dargestellte integrierte Schaltungsanordnung gemäß einem weiteren Aspekt der vorliegenden Erfindung. Da die Gehäuse für eine integrierte Schaltungsanordnung der 10 und 11 ähnlich sind, werden nicht alle Elemente erneut beschrieben und werden durch identische Bezugszeichen gekennzeichnet. In dieser Abwandlung der in 10 gezeigten Ausführungsform, umfasst das Gehäuse für eine integrierte Schaltungsanordnung 575 eine Chipstapelanordnung 280, wobei nur die seitlichen Oberflächen 317 von der Wärmeabfuhreinheit mit der wärmeleitenden Einkapselung 590 umgeben sind. Die seitlichen Oberflächen 317 der Chipstapelanordnung 280 umfassen die seitlichen Oberflächen, wobei sich die wärmeleitenden Zwischenschichten 520 über die integrierten Schaltungen hinaus erstrecken, beispielsweise über die hier gezeigte oberste integrierte Schaltung.
  • Mit anderen Worten sind die horizontale Oberfläche 325 und die seitliche Oberfläche 319 der Chipstapelanordnung 280 nicht von der Wärmeabfuhreinheit mit einer wärmeleitenden Einkapselung 590 umgeben. Die nicht umgebenen seitlichen Oberflächen 319 umfassen die seitlichen Oberflächen, wobei sich die wärmeleitenden Zwischenschichten 520 nicht über die integrierten Schaltungen hinaus erstrecken, wie z.B. die hier gezeigte oberste integrierte Schaltung 213. Ein solcher Aufbau wärmeleitender Zwischenschichten 520 und der Einkapselung 590 kann bei bestimmten Anwendungen erwünscht sein, bei denen nur ein Teil des Gehäuses 575 die Einkapselung 590 aufweisen kann.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Gehäuses für eine integrierte Schaltungsanordnung vorgesehen, wobei das Verfahren die nachfolgend beschriebenen Schritte aufweist. In einem ersten Schritt ist eine Chipstapelanordnung vorgesehen, wobei die Chipstapelanordnung eine Vielzahl aufeinander angebrachter integrierter Schaltungen aufweist. In einem weiteren Schritt kann die Chipstapelanordnung auf einem Chipträger angeordnet sein, obwohl in manchen Ausführungsformen ein Chipträger oder ein Substrat nicht notwendig ist. Ein Beispiel hierfür ist eine mit einer Leiterplatte verbundene sogenannte direkte Flip-Chip-Anordnung, wobei der unterste Chip der Flip-Chip-Anordnung ohne Chipträger direkt auf der Leiterplatte angebracht ist. In einem weiteren Schritt ist eine Wärmeabfuhreinheit thermisch mit einer seitlichen Oberfläche der Chipstapelanordnung verbunden, wobei die Wärmeabfuhreinheit eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist. In einer alternativen Ausführungsform weist die Wärmeabfuhreinheit eine thermische Leitfähigkeit von mindestens 10 W/m·K auf.
  • In einer anderen Ausführungsform der Erfindung umfasst das Verfahren weiterhin eine Metallisierung der seitlichen Ober fläche der Chipstapelanordnung und das thermische Verbinden der Wärmeabfuhreinheit mit der metallisierten seitlichen Oberfläche. Andere Verfahren zum thermischen Koppeln der Wärmeabfuhreinheit an die Chipstapelanordnung sind denkbar, z.B. mithilfe von Klebstoffen, Formen, Pasten, Filmschichten und Phasenveränderungs-Materialien. Zusätzlich kann die Chipstapelanordnung von einer Einkapselung umgeben sein.
  • Ein weiterer Verfahrensschritt kann das Auffüllen von Signalleitungen im Chipstapel mit Lötmaterial beinhalten, um die Signalleitungen elektrisch zu verbinden. Die Wärmeabfuhreinheit kann in einem anderen Schritt ebenfalls thermisch an eine horizontale Oberfläche der Chipstapelanordnung gekoppelt werden. Die Ausführungsformen und ihre Abwandlungen, wie sie in den 3 und 4 gezeigt und beschrieben sind, können gemäß diesen Verfahren ausgeführt werden. Andere Ausführungsformen, wie sie in den 5 bis 11 gezeigt und beschrieben sind, können ebenfalls gemäß dieser Verfahren durchgeführt werden, sowie durch Einbauen der gemäß einem weiteren Aspekt der vorliegenden Erfindung wie unten beschrieben hergestellten Chipstapelanordnung.
  • 12 zeigt eine Draufsicht auf einige der Bauteile, die zum Montieren eines Gehäuses für eine integrierte Schaltungsanordnung gemäß einem Aspekt der vorliegenden Erfindung verwendet werden. Insbesondere ist ein Verfahren zum Herstellen der Chipstapelanordnung gezeigt. Im Allgemeinen können drei Bauteile zum Montieren der Chipstapelanordnung gemäß einem Aspekt der Erfindung verwendet werden: eine integrierte Schaltung 210, eine wärmeleitende Zwischenschicht 520, und ein vorgeschnittenes Klebeband 270. Die integrierte Schaltung 210 umfasst eine Signalleitungsstruktur, die hier durch Silizium-Durchkontaktierungen 260 dargestellt ist.
  • Das vorgeschnittene Klebeband 270 umfasst Löcher 275, die mit der Signalleitungsstruktur 260 auf der integrierten Schaltung 210 übereinstimmen. Das vorgeschnittene Band kann eine oder zwei mit Klebstoff beschichtete Seiten aufweisen. Darüber hinaus kann zwischen den integrierten Schaltungen eine Vielzahl vorgeschnittener Bänder vorgesehen sein. Die wärmeleitende Zwischenschicht 520 kann breit genug sein, um einen Bereich 1200 der integrierten Schaltung 210 ohne die Signalleitungsstruktur 260 zu bedecken.
  • Darüber hinaus kann die wärmeleitende Zwischenschicht ein thermisches Schnittstellenmaterial oder eine Klebeschicht für ein thermisches oder mechanisches Koppeln der wärmeleitenden Zwischenschichten an die integrierten Schaltungen der Chipstapelanordnung aufweisen. Insbesondere kann eine Folie eines thermisch leitenden Materials mit einem thermischen Schnittstellenmaterial und/oder einem Klebstoff beschichtet sein.
  • Allerdings wird nachstehend ein möglicher Grund genannt, weshalb wärmeleitende Zwischenschichten und vorgeschnittenes Klebeband separat eingesetzt wird, anstatt lediglich eine thermisch leitende Folie zu verwenden, die mit einem Klebstoff als wärmeleitende Zwischenschicht beschichtet ist: die meisten Materialien, die sich für eine Zwischenschicht eignen, sind auch elektrisch leitend und würden zu Kurzschlüssen zwischen dem Chip und den Chipsignalleitungen, welche die Schicht in der endgültigen Gehäuseanordnung durchqueren, führen. Daher kann ein zweites isolierendes Material, beispielsweise ein vorgeschnittenes Klebeband, eingesetzt werden. Dennoch kann der genaue Aufbau von einem Fachmann so bestimmt werden, dass die gewünschten elektrischen und thermischen Spezifiktionen des Gehäuses erfüllt werden.
  • 13 zeigt eine Draufsicht auf die Bauteile von 12, die gemäß einem Aspekt der vorliegenden Erfindung zusammengebaut wurden. Da die zur Montage eines Gehäuses für eine integrierte Schaltungsanordnung von 12 und 13 verwendeten Bauteile ähnlich sind, werden nicht alle Elemente erneut beschrieben und werden durch identische Bezugszeichen gekennzeichnet. Das vorgeschnittene Klebeband 270 wird auf die in tegrierte Schaltung 210 so aufgebracht, dass die Löcher 275 des vorgeschnittenen Klebebands mit der Signalleitungsstruktur, die hier durch die Silizium-Durchkontaktierungen 260 dargestellt ist, ausgerichtet sind. Zwei Schichten vorgeschnittenen Klebebands 270 können beide Signalleitungsbereiche 260 auf der integrierten Schaltung abdecken, obwohl nur eine Schicht des vorgeschnittenen Klebebands 270 gezeigt ist. In einem alternativen Verfahren könnte die Chipstapelanordnung Chip für Chip auf dem Träger aufgebaut werden, anstatt eine vorgefertigte Chipstapelanordnung auf dem Chipträger aufzubringen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Chipstapelanordnung vorgesehen, wobei das Verfahren die im folgenden beschriebenen Schritte umfasst. In einem ersten Schritt wird eine Vielzahl integrierter Schaltungen zur Verfügung gestellt. In einem weiteren Schritt wird eine wärmeleitende Zwischenschicht und vorgeschnittenes Klebeband auf einem Bereich der ersten integrierten Schaltung aufgebracht. Die wärmeleitende Zwischenschicht kann auf einem Bereich der integrierten Schaltung ohne vorgeschnittenes Klebeband aufgebracht werden, wie in 12 und 13 gezeigt ist. In einem nächsten Schritt wird eine zweite integrierte Schaltung auf dem vorgeschnittenen Klebeband und der wärmeleitenden Zwischenschicht der ersten integrierten Schaltung aufgebracht. Auf diese Weise wurde eine Chipstapelanordnung mit zwei integrierten Schaltungen hergestellt.
  • Eine dritte integrierte Schaltung kann in den Chipstapel durch Wiederholen der Platzierungsschritte eingebaut werden, d.h. durch Aufbringen des vorgeschnittenen Bands und einer wärmeleitenden Zwischensicht auf die zweite integrierte Schaltung, gefolgt von der Platzierung einer dritten integrierten Schaltung auf der zweiten integrierten Schaltung, dem vorgeschnittenen Klebeband und den wärmeleitenden Schichten. Die vorherigen Schritte können so oft wie nötig wiederholt werden, bis sich die letzte integrierte Schaltung an ihrem Platz in der fertigen Chipstapelanordnung befindet, die einer bestimmten Menge und/oder einem bestimmten Typ von integrierten Schaltungen innerhalb der Chipstapelanordnung entsprechen kann oder lediglich eine vorgegebene Höhe erreicht hat, welche die Chipstapelanordnung haben sollte.
  • Bei einer integrierten Schaltungsanordnung mit einer Signalleitungsstruktur kann das Verfahren auch vorgeschnittenes Klebeband mit Löchern, die mit der Signalleitungsstruktur überein stimmen, beinhalten, sowie das Ausrichten der Löcher mit der Signalleitungsstruktur während des Aufbringens des vorgeschnittenen Klebebands. Zusätzlich kann das Verfahren eine integrierte Schaltung aufweisen, die auf dem vorgeschnittenen Klebeband und der wärmeleitenden Zwischenschicht aufgebracht ist, so dass ein Signalleitungsbereich der integrierten Schaltung mit den übereinstimmenden Löchern in dem vorgeschnittenen Klebeband fluchtet.
  • In einem weiteren Aspekt der vorliegenden Erfindung kann sich die wärmeleitende Zwischenschicht über die integrierte Schaltung hinaus erstrecken und ist thermisch mit der Wärmeabfuhreinheit gekoppelt. In einem anderen Schritt kann das Verfahren das Ausbilden der Wärmeabfuhreinheit durch Umgeben der Chipstapelanordnung mit einer wärmeleitenden Einkapselung umfassen. Abwandlungen dieses Verfahrensschritts umfassen das Umgeben nur der seitlichen Oberflächen mit einer wärmeleitenden Einkapselung oder alternativ das Umgeben nur der seitlichen Oberflächen, wobei sich die wärmeleitende Schicht über die integrierten Schaltungen mit einer wärmeleitenden Einkapselung hinaus erstreckt. Die in den 10 und 11 gezeigten Ausführungsformen können gemäß dieser erfindungsgemäßen Verfahren hergestellt werden.
  • Aluminium, Gold, Kupfer, Silber und Legierungen hiervon, sowie Kohlenstoff und Kohlenstoff-Allotrope kommen als Materialien in Frage, aus denen die wärmeleitende Zwischenschicht hergestellt sein kann. Es eignen sich auch andere Materialien, die üblicherweise zur Wärmeleitung eingesetzt werden. Die Dicke der wärmeleitenden Zwischenschicht kann zwischen 5 und 500 μm betragen. Für die wärmeleitende Zwischenschicht können auch Dicken zwischen 0,5 und 1 mal die Dicke der integrierten Schaltung verwendet werden. Die Dicke des vorgeschnittenen Klebebands kann ebenfalls zwischen 5 und 500 μm betragen. Die Dicke des vorgeschnittenen Klebebands kann ebenfalls im Bereich zwischen 20 bis 100 μm liegen.
  • Eine in einer beliebigen Ausführungsform der Erfindung verwendete Einkapselung umfasst ein wärmeleitendes Material. Die Einkapselung kann außerdem ein Harz, beispielsweise ein Epoxydharz, aufweisen, das mit wärmeleitendem Material, z.B. Kohlenstoff oder Kohlenstoff-Allotropen, wie Graphit/Graphitflocken und Kohlenstoff-Nanoröhrchen; Aluminiumoxid; Aluminiumnitrid; und Bornitrid; gefüllt ist. Natürlich sind auch andere wärmeleitende Zusätze denkbar und im Umfang der Erfindung enthalten.
  • Die Wärmeabfuhreinheit kann ebenfalls aus Materialien wie z.B. Aluminium, Gold, Kupfer, Silber und Legierungen hiervon, sowie aus Kohlenstoff oder Kohlenstoff-Allotropen bestehen. Ein anderes, weniger herkömmliches Material, das sich aufgrund seiner hohen thermischen Leitfähigkeit und seiner elektrisch isolierenden Eigenschaften zum Herstellen sowohl der wärmeleitenden Zwischenschicht, als auch der Wärmeabfuhreinheit eignen kann, ist Diamant und verwandte Arten, wie beispielsweise polykristalliner Diamant.
  • Die vorliegende Erfindung kann besondere Vorteile für Anwendungen haben, bei denen die oberste integrierte Schaltung innerhalb einer Chipstapelanordnung nicht gleichzeitig als Oberfläche zur Wärmeabfuhr eingesetzt werden kann. Ein Beispiel für eine solche Anwendung ist eine Chipstapelanordnung mit Sensor-Arrays. Einige Beispiele für Anwendungen, in denen der oberste Chip als Eingang des Sensor-Arrays verwendet wird, finden sich in integrierten Schaltungsgehäusen mit Bildsensoren, Drucksensoren, Beschleunigungssensoren und Winkelgeschwindigkeitssensoren.
  • Darüber hinaus eignet sich die vorliegende Erfindung insbesondere für Chipstapelanordnungen mit hohen Aspektverhältnissen, d.h. für Chipstapelanordnungen, die im Vergleich zur Dicke der integrierten Schaltung oder zur relativen Gesamthöhe der Chipstapelanordnung einen sehr kleinen Grundriss haben. In diesen Fällen kann der minimale Grundriss in Verbindung mit der verhältnismäßig größeren Höhe zu einem besonderen Problem bei der Wärmeabfuhr führen, wenn zur Wärmeabfuhr nur die vertikale Richtung durch den Stapel in Frage kommt. Der vertikale Wärmeverteiler oder die Wärmeabfuhreinheit kann auch die gezielte Kühlung integrierter Schaltungen innerhalb der Chipstapelanordnung ermöglichen, ohne die Wärmeabfuhr der oben gelegenen integrierten Schaltung zu beanspruchen oder zu belasten.
  • Ein weiter möglicher Vorteil der vorliegenden Erfindung besteht darin, dass andere externe herkömmliche Kühlkörper mit der Wärmeabfuhreinheit bzw. mit der Einkapselung verbunden werden können. Bei einem Aufbau, der die Erfindung mit externen herkömmlichen Kühlkörpern verbindet, vervielfacht sich wahrscheinlich die Wirksamkeit der Wärmeabfuhr in die Umgebung und die Betriebstemperatur des Gehäuses wird verringert.
  • Ein weiterer möglicher Vorteil der vorliegenden Erfindung besteht darin, dass erfindungsgemäß Wärmespitzen abgeführt werden, die im Zusammenhang mit elektrischen Belastungsspitzen in den integrierten Schaltungen innerhalb der Chipstapelanordnung, insbesondere in den untersten und innersten Bereichen der Chipstapelanordnung, auftreten. So kann die maximale Temperatur während der Belastungsspitzen minimiert werden. Da von integrierten Schaltungen immer höhere Frequenzen verlangt werden, wird immer mehr Wärme erzeugt, die abgeführt werden muss, um die elektrische Zuverlässigkeit der integrierten Schaltungen zu verbessern. Die vorliegende Erfindung kann immer höhere Betriebsfrequenzen und damit eine erhöhte Geschwindigkeit integrierter Schaltungsgehäuse ermöglichen.
  • Die vorliegende Erfindung kann für herkömmliche Speichermodule wie z.B. SIMMs oder DIMMs eingesetzt werden, insbesondere für Speichermodule des FBD- oder DDR3-Typs, die hohe Frequenzen und größere Dichten von integrierten Schaltungen in den Gehäusen verwenden. Die vorliegende Erfindung soll jedoch nicht als auf Speichermodule beschränkt angesehen werden.
  • Andere Arten von Modulen, in denen integrierte Speichervorrichtung zum Einsatz kommen, fallen ebenfalls unter den Umfang der Erfindung. Beispielsweise fallen Prozessoreinheiten oder CPU-Module, Mikroprozessormodule, Graphikmodule und sogar Audiomodule, und ihre jeweiligen integrierten Speichervorrichtungen, unter den Umfang der Erfindung. Kurz gesagt kann jede Art von integrierter Schaltungsanordnung oder jedes Gehäuse mit integrierten Schaltungen, bei denen eine Wärmeabfuhr erforderlich ist, die vorliegende Erfindung nutzen.
  • Die vorstehende Beschreibung bezieht sich lediglich auf vorteilhafte beispielhafte Ausführungsformen der Erfindung. Die darin offenbarten Merkmale und die Patentansprüche und Zeichnungen können daher wesentlich für die Umsetzung der Erfindung in ihren unterschiedlichen Ausführungsformen sowohl einzeln als auch in Kombination sein. Obwohl sich die vorstehende Beschreibung auf Ausführungsformen der vorliegenden Erfindung bezieht, können andere und weiterführende Ausführungsformen dieser Erfindung entwickelt werden, ohne dabei über den grundlegenden Umfang der Erfindung hinauszugeben. Der Umfang der vorliegenden Erfindung ist in den nachfolgenden Patentansprüchen angegeben.
    • 100
    Speichermodul
    120
    Leiterplatte
    140
    Gehäuse
    160
    Vorrichtungen
    180
    Kontaktflächen
    200
    Gehäuse
    210
    integrierte Schaltungen
    211
    untere integrierte Schaltung
    212
    innere integrierte Schaltung
    213
    obere integrierte Schaltung
    220
    Zwischenschicht
    230
    Einkapselung
    240
    Substrat/Chipträger
    250
    Kugelgitteranordnung/BGA
    260
    Signalleitungsstruktur/Silizium-Durchkontaktierunge
    270
    Klebeband
    275
    Löcher
    280
    Chipstapelanordnung
    300
    integrierte Schaltungsanordnung
    315
    seitliche Oberfläche
    317
    seitliche Oberfläche
    319
    seitliche Oberfläche
    325
    horizontale Oberfläche
    335
    Oberflächenbereich
    345
    Oberflächenbereich
    390
    Wärmeabfuhreinheit
    400
    integrierte Schaltungsanordnung
    490
    Wärmeabfuhreinheit
    500
    integrierte Schaltungsanordnung
    520
    Zwischenschicht
    521
    wärmeleitende Zwischenschicht
    550
    integrierte Schaltungsanordnung
    575
    Gehäuse
    590
    Einkapselung

Claims (49)

  1. Integrierter Schaltungsaufbau, der die folgenden Merkmale aufweist: – einen Chip-Stapelaufbau mit einer Vielzahl übereinander angeordneter integrierter Schaltungen; und – eine Wärmeabgabeeinheit, die thermisch mit einer seitlichen Oberfläche des Chip-Stapelaufbaus verbunden ist, wobei die Wärmeabgabeeinheit eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist.
  2. Integrierter Schaltungsaufbau nach Anspruch 1, wobei die Wärmeabgabeeinheit thermisch mit einer horizontalen Oberfläche des Chip-Stapelaufbaus verbunden ist.
  3. Integrierter Schaltungsaufbau nach Anspruch 1, wobei mindestens eine wärmeleitende Zwischenschicht zwischen integrierten Schaltungen thermisch mit der Wärmeabgabeeinheit gekoppelt ist.
  4. Integrierter Schaltungsaufbau nach Anspruch 3, wobei die wärmeleitende Schicht mindestens ein Element der Gruppe bestehend aus Aluminium, Gold, Kupfer, Silber und Legierungen hiervon, sowie Kohlenstoff und Kohlenstoff-Allotropen aufweist.
  5. Integrierter Schaltungsaufbau nach Anspruch 1, wobei der Chip-Stapelaufbau auf einem Speicherchipträger angeordnet ist.
  6. Integrierter Schaltungsaufbau nach Anspruch 5, wobei die Wärmeabgabeeinheit den Chip-Stapelaufbau einkapselt.
  7. Integrierter Schaltungsaufbau nach Anspruch 1, wobei die Wärmeabgabeeinheit mindestens ein Element der Gruppe bestehend aus Aluminium, Gold, Kupfer, Silber und Legie rungen hiervon, sowie Kohlenstoff und Kohlenstoff-Allotropen aufweist.
  8. Integrierter Schaltungsaufbau nach Anspruch 1, wobei die integrierten Schaltungen elektrisch miteinander verbunden sind.
  9. Integrierter Schaltungsaufbau nach Anspruch 1, wobei die seitliche Oberfläche metallisiert ist.
  10. Integrierter Schaltungsaufbau nach Anspruch 1, wobei die Wärmeabgabeeinheit eine thermische Leitfähigkeit von mindestens 10 W/m·K aufweist.
  11. Gehäuse für einen integrierten Schaltungsaufbau, der die folgenden Merkmale aufweist: – einen auf einen Speicherchipträger aufgebrachten Chip-Stapelaufbau, wobei der Chip-Stapelaufbau eine Vielzahl übereinander angebrachter integrierter Schaltungen aufweist; – eine Wärmeabgabeeinheit, die thermisch mit einer lateralen Oberfläche des Chip-Stapelaufbaus gekoppelt ist, wobei die Wärmeabgabeeinheit eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist; und – eine Einkapselung, welche einen verbleibenden Oberflächenbereich des Chip-Stapelaufbaus umgibt, wobei die verbleibende Oberfläche die seitliche Oberfläche ausschließt.
  12. Gehäuse nach Anspruch 11, wobei die Wärmeabgabeeinheit thermisch mit einer horizontalen Oberfläche des Chip-Stapelaufbaus verbunden ist.
  13. Gehäuse nach Anspruch 11, wobei mindestens eine wärmeleitende Zwischenschicht zwischen integrierten Schaltungen thermisch mit der Wärmeabgabeeinheit gekoppelt ist.
  14. Gehäuse nach Anspruch 13, wobei die wärmeleitende Schicht mindestens ein Element der Gruppe bestehend aus Aluminium, Gold, Kupfer, Silber und Legierungen hiervon, sowie Kohlenstoff und Kohlenstoff-Allotropen aufweist.
  15. Gehäuse nach Anspruch 13, wobei sich mindestens eine wärmeleitende Schicht über die integrierte Schaltung hinaus erstreckt.
  16. Gehäuse nach Anspruch 11, wobei die Einkapselung mindestens einen Teil der Wärmeabgabeeinheit bildet und den Chip-Stapelaufbau umgibt.
  17. Gehäuse nach Anspruch 16, wobei die Einkapselung ein wärmeleitendes Material aufweist.
  18. Gehäuse nach Anspruch 16, wobei die Einkapselung ein mit einem wärmeleitenden Material aufgefülltes Harz aufweist.
  19. Gehäuse nach Anspruch 15, wobei das wärmeleitende Material aus der Gruppe ausgewählt wird, die aus Kohlenstoff und Kohlenstoff-Allotropen, Aluminiumoxid, Aluminiumnitrid und Bornitrid besteht.
  20. Gehäuse nach Anspruch 16, wobei der Chipstapel eine Vielzahl seitlicher Oberflächen festlegt und wobei nur die Vielzahl der seitlichen Oberfläche von der Einkapselung umgeben ist.
  21. Gehäuse nach Anspruch 15, wobei der Chipstapel eine Vielzahl seitlicher Oberflächen festlegt und wobei nur die Vielzahl der seitlichen Oberflächen, von denen aus sich die wärmeleitende Schicht erstreckt, von der Einkapselung umgeben ist.
  22. Gehäuse nach Anspruch 11, wobei die integrierten Schaltungen elektrisch miteinander verbunden sind.
  23. Gehäuse nach Anspruch 11, wobei die seitliche Oberfläche metallisiert ist.
  24. Gehäuse nach Anspruch 11, wobei die Wärmeabgabeeinheit eine thermische Leitfähigkeit von mindestens 10 W/m·K aufweist.
  25. Verfahren zum Herstellen eines Gehäuses für einen integrierten Schaltungsaufbau, welches die folgenden Schritte umfasst: – Vorsehen eines Chip-Stapelaufbaus, wobei der Chip-Stapelaufbau eine Vielzahl übereinander angebrachter integrierter Schaltungen aufweist; und – thermisches Verbinden einer Wärmeabgabeeinheit mit einer seitlichen Oberfläche des Chip-Stapelaufbaus, wobei die Wärmeabgabeeinheit eine thermische Leitfähigkeit von mindestens 3 W/m·K aufweist.
  26. Verfahren nach Anspruch 25, das weiterhin das Metallisieren der seitlichen Oberfläche des Chip-Stapelaufbaus und das thermische Verbinden der Wärmeabgabeeinheit mit der metallisierten seitlichen Oberfläche umfasst.
  27. Verfahren nach Anspruch 25, das weiterhin das Aufbringen des Chip-Stapelaufbaus auf einen Speicherchipträger umfasst.
  28. Verfahren nach Anspruch 25, das weiterhin das Umgeben des Chip-Stapelaufbaus mit einer Einkapselung umfasst.
  29. Verfahren nach Anspruch 25, das weiterhin das Auffüllen beliebiger Signalleitungen im Chip-Stapelaufbau mit Lotmaterial umfasst.
  30. Verfahren nach Anspruch 25, das weiterhin das thermische Verbinden der Wärmeabgabeeinheit mit einer horizontalen Oberfläche des Chip-Stapelaufbaus umfasst.
  31. Verfahren nach Anspruch 25, wobei die Wärmeabgabeeinheit eine thermische Leitfähigkeit von mindestens 10 3 W/m·K aufweist.
  32. Verfahren nach Anspruch 25, wobei das Verfahren zum Herstellen des Chip-Stapelaufbaus die folgenden Schritte aufweist: (a) Platzieren einer wärmeleitenden Zwischenschicht und eines vorgeschnittenen Bands auf einem Bereich einer ersten integrierten Schaltung; (b) Platzieren einer zweiten integrierten Schaltung auf dem vorgeschnittenen Band und auf der wärmeleitenden Zwischenschicht; (c) Wiederholen der Schritte (a)–(b) auf der zweiten integrierten Schaltung, wodurch eine dritte integrierte Schaltung eingebaut wird; (d) Wiederholen der Schritte (a)–(c) wie erforderlich, bis eine letzte integrierte Schaltung der Vielzahl integrierter Schaltungen etabliert ist, um den Chip-Stapelaufbau auszubilden.
  33. Verfahren nach Anspruch 32, wobei das vorgeschnittene Band Öffnungen aufweist, die mit einem Signalleitungsmuster auf mindestens einer der integrierten Schaltungen übereinstimmen und die Öffnungen gemäß dem Signalleitungsmuster ausgerichtet werden.
  34. Verfahren nach Anspruch 33, wobei die mindestens eine der integrierten Schaltungen auf dem vorgeschnittenen Band und der wärmeleitenden Zwischenschicht aufgebracht wird, so dass ein Signalleitungsbereich der integrierten Schaltung mit den passenden Öffnungen in dem vorgeschnittenen Band fluchtet.
  35. Verfahren nach Anspruch 32, wobei sich die wärmeleitende Zwischenschicht über die integrierte Schaltung hinaus erstreckt und thermisch mit der Wärmeabgabeeinheit gekoppelt ist.
  36. Verfahren nach Anspruch 35, wobei die Wärmeabgabeeinheit durch Umgeben des Chip-Stapelaufbaus mit einer wärmeleitenden Einkapselung ausgebildet wird.
  37. Verfahren nach Anspruch 36, wobei der Chip-Stapelaufbau eine Vielzahl seitlicher Oberflächen festlegt und wobei nur die Vielzahl seitlicher Oberflächen von der Einkapselung umgeben ist.
  38. Verfahren nach Anspruch 36, wobei der Chip-Stapelaufbau eine Vielzahl seitlicher Oberflächen festlegt und wobei nur die Vielzahl seitlicher Oberflächen, von denen aus sich die wärmeleitende Schicht erstreckt, von der Einkapselung umgeben ist.
  39. Verfahren nach Anspruch 36, wobei die Einkapselung ein mit einem wärmeleitenden Material aufgefülltes Harz aufweist.
  40. Verfahren nach Anspruch 39, wobei das wärmeleitende Material aus der Gruppe ausgewählt ist, die aus Kohlenstoff und Kohlenstoff-Allotropen, Aluminiumoxid, Aluminiumnitrid und Bornitrid besteht.
  41. Verfahren nach Anspruch 32, wobei die wärmeleitende Zwischenschicht mindestens ein Element aus der Gruppe aufweist, die aus Aluminium, Gold, Kupfer, Silber, und Legierungen davon, sowie aus Kohlenstoff und Kohlenstoff-Allotropen besteht.
  42. Verfahren nach Anspruch 32, wobei das vorgeschnittene Band mindestens eine Seite aufweist, die mit Klebstoff beschichtet ist.
  43. Gehäuse für einen integrierten Schaltungsaufbau, der die folgenden Merkmale aufweist: – einen Chip-Stapelaufbau mit einer Vielzahl übereinander angeordneter integrierter Schaltungen; – eine Wärmeabgabeeinheit mit einer Einkapselung, wobei die Wärmeabgabeeinheit thermisch mit dem Chip-Stapelaufbau verbunden ist und ihn umgibt; und – mindestens eine wärmeleitende Zwischenschicht, die mindestens teilweise zwischen den integrierten Schaltungen angebracht ist und sich mindestens teilweise über die integrierten Schaltungen hinaus erstreckt; wobei die wärmeleitende Zwischenschicht thermisch mit der Wärmeabgabeeinheit gekoppelt ist.
  44. Gehäuse nach Anspruch 43, wobei sich eine Vielzahl wärmeleitender Zwischenschichten zwischen den integrierten Schaltungen befindet.
  45. Gehäuse nach Anspruch 43, wobei die wärmeleitende Schicht mindestens ein Element aus der Gruppe aufweist, die aus Aluminium, Gold, Kupfer, Silber, und Legierungen davon, sowie aus Kohlenstoff und Kohlenstoff-Allotropen besteht.
  46. Gehäuse nach Anspruch 43, wobei sich eine Vielzahl von vorgeschnittenen Bändern zwischen den integrierten Schaltungen befindet.
  47. Gehäuse nach Anspruch 46, wobei die vorgeschnittenen Bändern mindestens eine Seite aufweisen, die mit Klebstoff beschichtet ist.
  48. Gehäuse nach Anspruch 43, wobei die integrierten Schaltung elektrisch miteinander verbunden sind.
  49. Gehäuse nach Anspruch 43, wobei der Chip-Stapelaufbau auf dem Speicherchipträger aufgebracht ist.
DE102007037543A 2006-08-15 2007-08-09 Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung Ceased DE102007037543A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/464,784 2006-08-15
US11/464,784 US7928590B2 (en) 2006-08-15 2006-08-15 Integrated circuit package with a heat dissipation device

Publications (1)

Publication Number Publication Date
DE102007037543A1 true DE102007037543A1 (de) 2008-02-21

Family

ID=38955101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007037543A Ceased DE102007037543A1 (de) 2006-08-15 2007-08-09 Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US7928590B2 (de)
JP (1) JP2008091879A (de)
DE (1) DE102007037543A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171823A2 (de) 2011-06-15 2012-12-20 Robert Bosch Gmbh Vorrichtung zum senden und/oder empfangen von schallsignalen
DE102011083126A1 (de) * 2011-09-21 2013-03-21 Siemens Aktiengesellschaft Mikrochip und Mikrochip-Anordnung mit einer Wärme ableitenden Umhüllung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692278B2 (en) * 2006-12-20 2010-04-06 Intel Corporation Stacked-die packages with silicon vias and surface activated bonding
US7763973B1 (en) * 2007-04-05 2010-07-27 Hewlett-Packard Development Company, L.P. Integrated heat sink for a microchip
JP5315688B2 (ja) * 2007-12-28 2013-10-16 株式会社ニコン 積層型半導体装置
JP2010050259A (ja) * 2008-08-21 2010-03-04 Zycube:Kk ３次元積層半導体装置
DE102008044986A1 (de) 2008-08-29 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
US8154116B2 (en) * 2008-11-03 2012-04-10 HeadwayTechnologies, Inc. Layered chip package with heat sink
US20100200957A1 (en) * 2009-02-06 2010-08-12 Qualcomm Incorporated Scribe-Line Through Silicon Vias
US8202749B1 (en) * 2009-12-18 2012-06-19 Ut-Battelle, Llc Array of aligned and dispersed carbon nanotubes and method of producing the array
US8587111B2 (en) * 2010-07-05 2013-11-19 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US9096784B2 (en) 2010-07-23 2015-08-04 International Business Machines Corporation Method and system for allignment of graphite nanofibers for enhanced thermal interface material performance
US9257359B2 (en) * 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US9153520B2 (en) * 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
TWI527170B (zh) 2012-05-11 2016-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
US9111899B2 (en) * 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks
US20140302995A1 (en) * 2013-01-25 2014-10-09 Board Of Trustees Of The University Of Arkansas Method of forming reworkable, thermally conductive and electrically resistive bonding structure in superconductor multi-chip module using reworkable epoxy bonding composites and application of the same
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9090004B2 (en) 2013-02-06 2015-07-28 International Business Machines Corporation Composites comprised of aligned carbon fibers in chain-aligned polymer binder
JP2014187233A (ja) * 2013-03-25 2014-10-02 Panasonic Corp 放熱シートおよびこれを用いた放熱構造
JP6277598B2 (ja) * 2013-04-30 2018-02-14 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
US9082744B2 (en) 2013-07-08 2015-07-14 International Business Machines Corporation Method for aligning carbon nanotubes containing magnetic nanoparticles in a thermosetting polymer using a magnetic field
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US10177052B2 (en) 2014-04-08 2019-01-08 Nxp Usa, Inc. Defective die replacement in a die stack
WO2016042739A1 (ja) 2014-09-17 2016-03-24 パナソニックＩｐマネジメント株式会社 放熱シートおよびこれを用いた放熱構造体
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
US10354979B1 (en) 2018-02-12 2019-07-16 Raytheon Company Microcircuit card assembly including dual-sided cooling paths

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316080A (en) 1990-03-30 1994-05-31 The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Heat transfer device
US5239199A (en) 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US5589714A (en) * 1992-06-08 1996-12-31 The Dow Chemical Company Epoxy polymer filled with aluminum nitride-containing polymer and semiconductor devices encapsulated with a thermosetting resin containing aluminum nitride particles
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP3308461B2 (ja) * 1996-11-14 2002-07-29 富士通株式会社 半導体装置及びリードフレーム
KR100226737B1 (ko) 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP4286465B2 (ja) 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
KR100429885B1 (ko) * 2002-05-09 2004-05-03 삼성전자주식회사 열방출 특성을 개선한 멀티 칩 패키지
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
US20050116336A1 (en) 2003-09-16 2005-06-02 Koila, Inc. Nano-composite materials for thermal management applications
DE10345157B4 (de) 2003-09-29 2009-01-08 Qimonda Ag Wärmeleitende Verpackung von elektronischen Schaltungseinheiten
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171823A2 (de) 2011-06-15 2012-12-20 Robert Bosch Gmbh Vorrichtung zum senden und/oder empfangen von schallsignalen
DE102011077558A1 (de) 2011-06-15 2012-12-20 Robert Bosch Gmbh Vorrichtung zum Senden und/oder Empfangen von Schallsignalen
DE102011083126A1 (de) * 2011-09-21 2013-03-21 Siemens Aktiengesellschaft Mikrochip und Mikrochip-Anordnung mit einer Wärme ableitenden Umhüllung

Also Published As

Publication number Publication date
US20080042261A1 (en) 2008-02-21
JP2008091879A (ja) 2008-04-17
US7928590B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
DE112005003862B4 (de) Vorrichtung mit einer Schablone für einen Siebdruckprozess
DE102013018599B4 (de) Verfahren zur Einbettung eines CPU/GPU/LOGIC-Chips in ein Substrat einer Gehäuse-auf-Gehäuse-Struktur
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE102006001792B4 (de) Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102011090085A1 (de) Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren
DE102014102118A1 (de) Halbleiterbauelement
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE10009733A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102010000269A1 (de) Halbleiter-Bauelement
DE112018007457B4 (de) Halbleitervorrichtung
DE102004001829A1 (de) Halbleitervorrichtung
DE102014111829A1 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015116152A1 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102014107743B4 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE112014001116T5 (de) Halbleitervorrichtung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection