DE102007019795A1 - Chip module and method for manufacturing this chip module - Google Patents

Chip module and method for manufacturing this chip module Download PDF

Info

Publication number
DE102007019795A1
DE102007019795A1 DE102007019795A DE102007019795A DE102007019795A1 DE 102007019795 A1 DE102007019795 A1 DE 102007019795A1 DE 102007019795 A DE102007019795 A DE 102007019795A DE 102007019795 A DE102007019795 A DE 102007019795A DE 102007019795 A1 DE102007019795 A1 DE 102007019795A1
Authority
DE
Germany
Prior art keywords
chip
contact
wire
stabilizing material
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007019795A
Other languages
German (de)
Other versions
DE102007019795B4 (en
Inventor
Frank PÜSCHNER
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007019795A priority Critical patent/DE102007019795B4/en
Priority to JP2008115763A priority patent/JP2008277825A/en
Publication of DE102007019795A1 publication Critical patent/DE102007019795A1/en
Application granted granted Critical
Publication of DE102007019795B4 publication Critical patent/DE102007019795B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Chipmodul mit: - einem Trägersubstrat, das eine Chipoberfläche und eine der Chipoberfläche gegenüberliegende Kontaktfeldoberfläche aufweist, - einem Chip, der auf der Chipoberfläche des Trägers befestigt ist und mindestens einen Chipanschlusskontakt aufweist, - zumindest einem Kontaktfeld, das an der Kontaktfeldoberfläche ausgebildet ist, - zumindest einem Durchgang, der im Trägersubstrat zwischen der Kontaktfeldoberfläche und der Chipoberfläche ausgebildet ist und - einem Stabilisierungsmaterial, das in den Durchgang eingebracht ist.A chip module comprising: a carrier substrate having a chip surface and a contact pad surface facing the chip surface, a chip mounted on the chip surface of the carrier and having at least one chip pad, at least one contact pad formed on the pad field surface, at least a passage formed in the support substrate between the contact pad surface and the chip surface; and a stabilizing material introduced into the passage.

Description

Die Erfindung betrifft ein Chipmodul mit auf einem Trägersubstrat aufgebrachten Kontaktfeldern, wobei Chipanschlusskontakte mit den Kontaktfeldern elektrisch leitend verbunden sind.The The invention relates to a chip module with on a carrier substrate applied contact fields, wherein chip connection contacts with the Contact fields are electrically connected.

Chipkarten haben einen breiten Anwendungsbereich, beispielsweise zur Datenspeicherung, zur Zugangskontrolle oder im Zahlungsverkehr.smart cards have a wide range of applications, for example for data storage, for Access control or in payment transactions.

Zwischen einem Schreib-Lese-Gerät und einer Chipkarte erfolgt beispielsweise ein kontaktbasierter Datentransfer. Hierfür sind auf einer Seite der Chipkarte zum Kontaktieren durch das Schreib-Lese-Gerätes Kontaktfelder ausgebildet. Alternativ kann ein Datentransfer auch kontaktlos erfolgen. Hierbei wird ein elektromagnetisches Feld zur Übertragung der Informationen moduliert und in einer im Chipkartenkörper integrierten Empfangsspule empfangen. Eine Kombination aus diesen beiden Datentransfermöglichkeiten besitzt die so genannte Dual-Interface-Karte, die sowohl über Möglichkeiten zum kontaktbasierten, als auch zum kontaktlosen Übertragen von Informationen verfügt.Between a read-write device and a chip card, for example, a contact-based Data transfer. Therefor are contact fields on one side of the chip card for contacting by the read / write device educated. Alternatively, a data transfer can also be made contactless. in this connection becomes an electromagnetic field for transmitting the information modulated and in a receiving coil integrated in the chip card body receive. A combination of these two data transfer options owns the so-called dual-interface card, both over Ways to contact-based, as well as for the contactless transmission of information features.

Zur Herstellung einer Chipkarte, wird üblicherweise ein Chipmodul in eine Kavität eines Chipkartenkörpers eingebracht und beispielsweise durch ein Klebemittel mit dem Kartenkörper der Chipkarte verbunden. Das Chipmodul umfasst dabei üblicherweise ein Trägersubstrat, auf welchem Kontaktfelder aufgebracht sind, wobei die Vorderseiten der Kontaktfelder nach der Montage des Chipmoduls in den Chipkartenkörper noch zugänglich sind, und einen Halbleiterchip, der auf einer der Kontaktfelder gegenüberliegenden Seite des Trägersubstrats auf das Trägersubstrat aufgebracht ist. Die Trägersubstratseite, auf der die Kontaktfelder aufgebracht sind, wird im Folgenden als Kontaktfeldoberfläche, die Trägersubstratseite, auf der der Chip befestigt ist, als Chipoberfläche bezeichnet. In das Trägersubstrat sind Durchgänge, auch als Durchkontaktierungen oder Bondlöcher bezeichnet, eingebracht, die es ermöglichen, die Chipanschlusskontakte des Halbleiterchips mit den Kontaktfeldern auf der Kontaktfeldoberfläche mittels Bonddrähten, hier fortlaufend als Draht benannt, elektrisch zu verbinden.to Production of a chip card usually becomes a chip module in a cavity a chip card body introduced and, for example, by an adhesive with the card body of Chip card connected. The chip module usually includes a carrier substrate, on which contact pads are applied, the front sides the contact fields after mounting the chip module in the chip card body yet are accessible, and a semiconductor chip located on one of the contact pads Side of the carrier substrate on the carrier substrate is applied. The carrier substrate side, on the contact pads are applied, is hereinafter referred to as the contact pad surface, the Carrier substrate side, on which the chip is mounted, referred to as the chip surface. In the carrier substrate are passages, also referred to as vias or bonding holes introduced, that make it possible for the Chip connection contacts of the semiconductor chip with the contact fields on the contact field surface by means of Bonding wires, here continuously called wire, electrically connect.

Zum Schutz des Chipmoduls beziehungsweise des Chips mit seinen empfindlichen Bonddrähten erfolgt eine Verkapselung um den Chip und den Drähte.To the Protection of the chip module or the chip with its sensitive bonding wires An encapsulation takes place around the chip and the wires.

Die Kontaktfelder sind meist als metallisierte Schichten ausgebildet sind, so ist beispielsweise auf eine Kupferschicht, eine Nickelschicht gefolgt von einer Goldschicht mittels galvanischen Verfahrens aufgebracht.The Contact fields are usually formed as metallized layers are, for example, on a copper layer, a nickel layer followed by a gold layer applied by electroplating.

Eine übliche Belastung im täglichen Gebrauch ist das Biegen der Chipkarte zum Beispiel beim Tragen der Chipkarte in einer Geldbörse in einer Hosentasche bzw. im Versand durch Sortieranlagen. Dabei kommt es zu dreidimensionalen Relativbewegungen des Trägersubstrates, welches im Folgenden als mechanischer Stress bezeichnet wird.A usual burden in the daily Use is the bending of the chip card, for example, while wearing the Chip card in a purse in a trouser pocket or in shipping through sorting systems. there it comes to three-dimensional relative movements of the carrier substrate, which is referred to below as mechanical stress.

Durch die Verkapselung ist der Draht fest in der Verkapselungsmasse verankert. Im Durchgang ist die Verkapselungsmasse beabstandet vom Kontaktfeld, bzw. konstruktionsbedingt unzureichend haftend mit dem Kontaktfeld verbunden. Durch den me chanischen Stress kommt es zu einer Delamination zwischen Trägersubstrat und Verkapselungsmasse. Durch die damit verbundene Vergrößerung des Abstandes der Verkapselungsmasse zum Kontaktfeld sowie der festen Verankerung des Drahtes in der Verkapselungsmasse wirken Zugkräfte auf den Draht im Durchgang. Eine übliche Drahtbondverbindung zwischen Draht und Kontaktfeld kann den Zugkräften des Drahtes im Extremfall nicht ausreichend standhalten. Der daraus resultierende Drahtabriss hat zumeist einen elektrischen Ausfall des Chips zur Folge.By the encapsulation, the wire is firmly anchored in the encapsulant. In the passage, the encapsulant is spaced from the contact pad, or structurally inadequate adhesion with the contact field connected. The mechanical stress causes delamination carrier substrate and encapsulant. Due to the associated enlargement of the Distance of the encapsulant to the contact field and the fixed Anchoring of the wire in the encapsulant have tensile forces the wire in the passage. A usual Wire bond between wire and contact pad can withstand the tensile forces of Wire in extreme cases can not withstand sufficient. The result The resulting wire tear usually has an electrical failure of the chip.

Es ist daher ein Chipmodul mit einem Trägersubstrat, das eine Chipoberfläche und eine der Chipoberfläche gegenüberliegende Kontaktfeldoberfläche aufweist, einem Chip, der auf der Chipoberfläche des Trägers befestigt ist und mindestens einen Chipanschlusskontakt aufweist, zumindest einem Kontaktfeld, das an der Kontaktfeldoberfläche ausgebildet ist, zumindest ein Durchgang, der im Trägersubstrat zwischen der Kontaktfelderoberfläche und der Chipoberfläche ausgebildet ist, ein Stabilisierungsmaterial, das in den Durchgang eingebracht ist und mindestens einer elektrischen Verbindung zwischen dem zumindest einen Chipanschlusskontakt und dem zumindest einen Kontaktfeld, vorgesehen. Dabei weist die elektrische Verbindung zumindest teilweise einen Draht auf, der durch das Stabilisierungsmaterial gegenüber dem Kontaktfeld fixiert ist.It is therefore a chip module with a carrier substrate having a chip surface and one of the chip surface opposing Contact Field surface comprising a chip mounted on the chip surface of the carrier and at least having a chip connection contact, at least one contact field, that at the contact field surface is formed, at least one passage in the carrier substrate between the contact field surface and the chip surface is formed, a stabilizing material in the passage is introduced and at least one electrical connection between the at least one chip connection contact and the at least one contact field, intended. In this case, the electrical connection has at least partially a wire formed by the stabilizing material opposite the Contact field is fixed.

Weiterhin ist ein Verfahren zum Herstellen einer elektrischen Verbindung zwischen einem Chip und einem Kontaktfeld vorgesehen, bei dem der Chip auf einer Chipoberfläche eines Trägersubstrates aufgesetzt wird, in einem Durchgang, der im Trägersubstrat zwischen der Chipoberfläche und der der Chipoberfläche gegenüberliegenden Kontaktfeldoberfläche angeordnet wird und ein Stabilisierungsmaterial eingebracht wird. Hier bei wird zur elektrischen Verbindungsherstellung zumindest teilweise eine Drahtverbindung ausgebildet, die an einem Chipanschlusskontakt des Chips angesetzt und in den Durchgang eingebracht wird und der Draht der Drahtverbindung durch das Stabilisierungsmaterial fixiert wird.Farther is a method of establishing an electrical connection between a chip and a contact pad provided, wherein the chip on a chip surface a carrier substrate is placed in a passage in the carrier substrate between the chip surface and the chip surface opposite Contact Field surface is placed and a stabilizing material is introduced. Here at at least partially for electrical connection production a wire connection formed on a chip connection contact the chips are placed and introduced into the passage and the Wire the wire connection is fixed by the stabilizing material.

Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen mit Bezugnahme auf die Zeichnungen erläutert, wobei die Figuren gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen gekennzeichnet sind. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß beziehungsweise übertrieben vereinfacht dargestellt sein. Es zeigen:The invention is based on Embodiments explained with reference to the drawings, wherein the figures the same or equivalent components are each marked with the same reference numerals. The illustrated elements are not to be considered as true to scale, but individual elements may be exaggerated in size or exaggerated simplified for better understanding. Show it:

1 schematische Darstellung eines Chipmoduls, 1 schematic representation of a chip module,

2 Erweiterte schematische Darstellung eines Chipmoduls 2 Extended schematic representation of a chip module

3 Ausgestaltungsform einer Durchkontaktierung eines Chipmoduls, 3 Embodiment of a via of a chip module,

4 weitere Ausgestaltungsform einer Durchkontaktierung eines Chipmoduls, 4 further embodiment of a via of a chip module,

5 weitere Ausgestaltungsform einer Durchkontaktierung eines Chipmoduls, 5 further embodiment of a via of a chip module,

6 weitere Ausgestaltungsform einer Durchkontaktierung eines Chipmoduls. 6 Another embodiment of a via of a chip module.

In 1 ist ein Chipmodul schematisch dargestellt. Ein Trägersubstrat 1 weist eine Chipoberfläche 2 und eine der Chipoberfläche 2 gegenüberliegende Kontaktfeldoberfläche 3 auf. Auf der Chipoberfläche 2 des Trägersubstrats 1 ist ein Chip 11 aufgebracht. Auf dem Chip 11 befinden sich Chipanschlusskontakte 9 des Chips 11. An der Kontaktfeldoberfläche 3 des Trägersubstrats 1 sind Kontaktfelder 4 ausgebildet. Das Trägersubstrat 1 weist zusätzlich Durchgänge 6 auf, die von der Chipoberfläche 2 zur Kontaktfeldoberfläche 3 ausgebildet sind. Ein Draht 5 verbindet ein Kontaktfeld 4 elektrisch leitend mit einem Chipanschlusskontakt 9. Innerhalb des Durchganges 6 ist zusätzlich ein Stabilisierungsmaterial 7 eingebracht, die den Draht 5 zumindest teilweise gegenüber dem Kontaktfeld fixiert. Es ist selbstverständlich, dass ein weiterer Chipanschlusskontakt 9 mittels eines weiteren Drahtes 5 elektrisch leitend mit einem anderen Kontaktfeld 4 verbunden werden kann. Ebenfalls können ein oder mehrere Kontaktfelder 4 mittels einem oder mehrerer Drähte 5 mit einem oder mehreren Chipanschlusskontakten 9 verbunden sein.In 1 a chip module is shown schematically. A carrier substrate 1 has a chip surface 2 and one of the chip surface 2 opposite contact field surface 3 on. On the chip surface 2 of the carrier substrate 1 is a chip 11 applied. On the chip 11 are chip connection contacts 9 of the chip 11 , At the contact field surface 3 of the carrier substrate 1 are contact fields 4 educated. The carrier substrate 1 has additional passages 6 on top of that from the chip surface 2 to the contact field surface 3 are formed. A wire 5 connects a contact field 4 electrically conductive with a chip connection contact 9 , Inside the passage 6 is additionally a stabilizing material 7 introduced the wire 5 at least partially fixed to the contact field. It goes without saying that another chip connection contact 9 by means of another wire 5 electrically conductive with another contact field 4 can be connected. Likewise, one or more contact fields 4 by means of one or more wires 5 with one or more chip connection contacts 9 be connected.

Der im Trägersubstrat 1 ausgebildete Durchgang 6 ist zusätzlich mit einem Stabilisierungsmaterial 7 ausgefüllt. Durch diese Maßnahme wird ein Abreißen des Drahtes 5 vom Kontaktfeld 4 durch mechanischen oder thermischen Stress verhindert. Thermischer Stress kann dabei in einem Fertigungsprozess durch Wärmezufuhr entstehen, mechanischer Stress beispielsweise durch das Biegen des Trägermaterials. Durch das Einbringen des Stabilisierungsmaterials 7 wird der Draht 5 zumindest teilweise gegenüber dem Kontaktfeld fixiert.The in the carrier substrate 1 trained passage 6 is additionally with a stabilizing material 7 filled. By this measure, a tearing of the wire 5 from the contact field 4 prevented by mechanical or thermal stress. Thermal stress can arise in a manufacturing process by heat, mechanical stress, for example by bending the substrate. By introducing the stabilizing material 7 becomes the wire 5 at least partially fixed to the contact field.

Das Stabilisierungsmaterial 7 kann nun in verschiedensten Variationen im Durchgang 6 eingebracht sein. Um einen Drahtabriss zu vermeiden, kontaktiert das Stabilisierungsmaterial 7 zumindest teilweise das Kontaktfeld 4 im Durchgang 6 und fixiert dadurch gleichzeitig den Draht 5. Der Kontakt zum Kontaktfeld kann durch eine intermetallische Verbindung, eine Adhäsionskraft oder Ähnlichem erreicht werden. Insbesondere füllt das Stabilisierungsmaterial 7 den Durchgang 6 komplett aus, um den Draht 5 innerhalb eines größtmöglichen Abschnittes zu fixieren und dementsprechend zu stabilisieren. Denkbar ist weiterhin, dass das Stabilisierungsmaterial 7 über den Durchgang 6 hinaus auch die Chipoberfläche 2 des Trägersubstrates 1 zumindest teilweise bedeckt und Kontakt mit der Chipoberfläche aufweist. Auf diese Weise besteht ein größtmöglicher Schutz des Drahtes 5 vor einem möglichen Abriss vom Kontaktfeld.The stabilizing material 7 can now in various variations in the passage 6 be introduced. To avoid wire breakage, the stabilizing material contacts 7 at least partially the contact field 4 in the passage 6 and at the same time fixes the wire 5 , The contact with the contact field can be achieved by an intermetallic compound, an adhesion force or the like. In particular, the stabilizing material fills 7 the passage 6 completely out to the wire 5 to fix within a largest possible section and to stabilize accordingly. It is also conceivable that the stabilizing material 7 over the passage 6 also the chip surface 2 of the carrier substrate 1 at least partially covered and in contact with the chip surface. In this way, there is the greatest possible protection of the wire 5 before a possible demolition of the contact field.

2 zeigt eine erweiterte schematische Darstellung des Chipmodules aus 1. Im Folgenden wird lediglich auf die zusätzlichen Komponenten gegenüber 1 eingegangen. Zunächst ist der Chip 11 mittels eines Klebers 12 auf der Chipoberfläche 2 befestigt. Weiterhin umhüllt eine Verkapselung 10 den Draht 5, die Durchgänge 6 und den Chip 11. 2 shows an expanded schematic representation of the chip module 1 , The following is only compared to the additional components 1 received. First, the chip 11 by means of an adhesive 12 on the chip surface 2 attached. Furthermore, encapsulates an encapsulation 10 the wire 5 , the passages 6 and the chip 11 ,

Durch das Aufbringen des Chips 11 direkt auf das Trägersubstrat 1 ergibt sich eine dicke Pufferzone zwischen der Kontaktfeldoberfläche 3 mit den Kontaktfeldern 4 und dem Chip 11, die einen möglichen mechanischen Stress, der auf die Kontaktfelder 4 wirkt, absorbiert. Alternative Ausgestaltungen, die einen Chiphalter umfassen, sind ebenfalls möglich.By applying the chip 11 directly on the carrier substrate 1 This results in a thick buffer zone between the contact field surface 3 with the contact fields 4 and the chip 11 that causes a possible mechanical stress on the contact fields 4 works, absorbs. Alternative embodiments comprising a chip holder are also possible.

Zum Schutz des Chips 11 und des Drahtes 5 werden diese von einem Verkapselungsmaterial 10 umgeben. Ein mögliches Verkapselungsverfahren ist das so genannte "Molden", bei dem ein Verkapselungsmaterial, auch als Moldmasse bezeichnet, den Chip 11 bedeckend, auf die Chipoberfläche 2 derart aufge bracht ist, dass sie den Chip 11 und den Draht 5 einschließt und die Durchgänge 6 teilweise ausfüllt. Die Moldmasse härtet nach dem Aufbringen aus. Die Moldmasse umfasst beispielsweise Epoxydharze und ist duroplastisch. Die Verkapselung 10 ist besipielsweise derart flächig ausgedehnt, sodass sich die Durchgänge 6 im von der Verkapslung 10 überdeckten Bereich befinden. Dadurch werden die Durchgänge 6 gegen Umwelteinflüsse geschützt.To protect the chip 11 and the wire 5 These are made of an encapsulating material 10 surround. A possible encapsulation process is the so-called "Molden", in which an encapsulation material, also referred to as molding compound, the chip 11 covering, on the chip surface 2 is brought up so that they are the chip 11 and the wire 5 includes and the passages 6 partially completed. The molding compound hardens after application. The molding compound includes, for example, epoxy resins and is thermosetting. The encapsulation 10 is besipielsweise so extensively extended, so that the passages 6 in the encapsulation 10 covered area. This will make the passes 6 protected against environmental influences.

Bruchmechanisch robuste Chipkartenmodule erhält man beispielsweise, wenn die Verkapselung in der so genannten Transfer-Molding-Technologie ausgeführt wird.Mechanical fracture robust chip card modules receives For example, if the encapsulation is carried out in the so-called transfer molding technology.

Die Öffnung der Durchgänge 6 sollte hierbei geringer oder gleich 0,8 mm, in einer besonderen Ausgestaltung geringer oder gleich 0,5 mm. Verbesserungen ergeben sich, wenn die Öffnungsweite kleiner gleich 0,4 mm oder kleiner gleich 0,3 mm gewählt wird, wobei eine Öffnungsweite von 0,4 mm als besonders geeignet erscheint.The opening of the passages 6 should be less than or equal to 0.8 mm, in a particular embodiment less than or equal to 0.5 mm. Improvements will result if the opening width is chosen to be less than or equal to 0.4 mm or less than 0.3 mm, with an opening width of 0.4 mm being particularly suitable.

In 3 ist eine Ausgestaltungsform eines Durchganges 6 des in 1 bzw. 2 aufgezeigten Chipmodules dargestellt. An der Chipoberfläche 2 des Trägersubstrats 1 ist ebenfalls ein Chip 11 mittels eines Klebers 12 befestigt. Der Chip 11 weist einen Chipanschlusskontakt 9 auf. Eine Drahtbondverbindung 8b verbindet einen Draht 5 mit dem Chipanschlusskontakt 9. Innerhalb des Durchganges 6 ist eine weitere Drahtbondverbindung 8a vorgesehen, die den Draht 5 mit dem Kontaktfeld 4 verbindet. Auch in 3 ist ein Stabilisierungsmaterial 7 in den Durchgang 6 eingebracht. Das Einbringen des Stabilisierungsmaterials 7 kann auf die gleiche Weise, wie in 1 beschrieben, erfolgen. Eine Verkapselung 10 umhüllt den Draht 5, die Durchgänge 6 und den Chip 11.In 3 is an embodiment of a passage 6 of in 1 respectively. 2 shown chip modules shown. At the chip surface 2 of the carrier substrate 1 is also a chip 11 by means of an adhesive 12 attached. The chip 11 has a chip connection contact 9 on. A wire bond 8b connects a wire 5 with the chip connection contact 9 , Inside the passage 6 is another wire bond 8a provided the wire 5 with the contact field 4 combines. Also in 3 is a stabilizing material 7 in the passage 6 brought in. The introduction of the stabilizing material 7 can work in the same way as in 1 described, done. An encapsulation 10 covers the wire 5 , the passages 6 and the chip 11 ,

Das Material des Drahtes ist beispielsweise Gold.The Material of the wire is, for example, gold.

Die Kontaktierung des Drahtes 5 am Chipanschlusskontakt 9 ist beispielsweise mittels einer Drahtbondverbindung 8b durch Thermokompression realisiert. Eine Bondkapillare dient dabei als ein Kontaktierwerkzeug. Bei diesem Bondverfahren wird der Draht 5 an einem ersten Drahtende zu einer Kugel geschmolzen und auf den Chipanschlusskontakt 9 gedrückt. Aufgrund der Verformung des Drahtendes zum so genannten Nailhead wird das Verfahren auch Ball- oder Nailhead-Thermokompressionsbonden genannt. Im Folgenden wird dieses Verfahren mit der Bezeichnung Nailhead-Kontakt gleichgesetzt.The contacting of the wire 5 at the chip connection contact 9 is for example by means of a wire bond connection 8b realized by thermocompression. A bonding capillary serves as a contacting tool. In this bonding process, the wire becomes 5 at a first wire end melted into a ball and on the chip connection contact 9 pressed. Due to the deformation of the wire end to the so-called nailhead, the method is also called ball or Nailhead thermocompression bonding. In the following, this procedure is equated with the term nailhead contact.

Unter Bildung eines Bogens ist der Draht 5 in 3 weiterhin zu der Kontaktfeldoberfläche 3 geführt, wo das zweite Ende des Drahtes 5 im Durchgang 6 mit einem Kontaktfeld 4 verbunden ist. Die hier vorgesehenene Bondverbindung ist beispielsweise mittels eines Ultraschall-Verfahrens durchgeführt. Bei einem solchen Verfahren wird der Draht 5 über ein Führungsloch eines keilförmigen Kontaktierwerkzeugs geführt, auf der Kontaktfeldoberfläche 3 abgesenkt und durch das drückende Werkzeug verformt. Durch einen Schallwandler wird eine elektrische Ultraschallschwingung in eine mechanische Ultraschallschwingung umgesetzt und über das Werkzeug an das Kontaktfeld 3 übertragen, was ein Verschweißen des Drahtes 5 mit dem Kontaktfeld 3 zur Folge hat. Der Fachmann bezeichnet das Werkzeug in diesem Verfahrensschritt als Sonotrode. Das Trennen des Drahtes 5 erfolgt durch Abreißen an der schwächsten Stelle. Durch das keilförmige Werkzeug sind die Anschlussstellen auf dem Kontaktfeld 4 ebenfalls keilförmig geformt. Da Keil im Englischen mit wedge übersetzt wird, wird das Verfahren auch Ultraschall-Wedge-Verfahren genannt. Im Folgenden wird dieses Verfahren mit der Bezeichnung Wedge-Kontakt gleichgesetzt.Forming an arc is the wire 5 in 3 continue to the contact field surface 3 led where the second end of the wire 5 in the passage 6 with a contact field 4 connected is. The bond provided here is carried out, for example, by means of an ultrasonic method. In such a process, the wire becomes 5 guided over a guide hole of a wedge-shaped Kontaktierwerkzeugs, on the contact pad surface 3 lowered and deformed by the pressing tool. By means of a sound transducer, an electrical ultrasonic vibration is converted into a mechanical ultrasonic vibration and transmitted to the contact field via the tool 3 transfer, which is a welding of the wire 5 with the contact field 3 entails. The person skilled in the art calls the tool a sonotrode in this method step. The severing of the wire 5 done by tearing at the weakest point. Due to the wedge-shaped tool, the connection points are on the contact field 4 also wedge-shaped. Since wedge is translated in English with wedge, the method is also called ultrasonic wedge method. In the following, this method is equated with the term wedge contact.

Wesentlicher Unterschied zu 1 und 2 stellt hierbei die Beschaffenheit der Kontaktfelder 4 dar. Diese sind insbesondere als metallische Schichten ausgeführt. Auf eine Kupferschicht 4a wird zunächst eine Nickel- und danach eine Goldschicht 4b, 4c aufgebracht. Diese Schichtenfolge wird mittels Galvanisieren, wie im Folgenden kurz erläutert, hergestellt.Substantial difference to 1 and 2 here represents the nature of the contact fields 4 These are in particular designed as metallic layers. On a copper layer 4a becomes first a nickel and then a gold layer 4b . 4c applied. This layer sequence is produced by electroplating, as explained briefly below.

Zur Ausbildung der Kontaktfelder auf der Kontaktfeldoberfläche 3 wird eine Kupferfolie 4a beispielsweise als eine einseitig mit Klebstoff beschichte Kupferschicht 4a auf das Trägersubstrat 1 auflaminiert. Der nicht dargestellte Klebstoff wird als Film entweder auf die Kupferschicht 4a und/oder das Trägersubstrat 1 aufgebracht. Eine typische Dicke der Kupferschicht 4a ist im Bereich von 30 bis 40 μm, vorzugsweise ungefähr 35 μm. Im Anschluss wird die Kupferschicht fotolithografisch strukturiert und eine Nickel- und/oder Goldschicht 4b und 4c galvanisiert aufgebracht. Diese Galvanisierung wird im Durchgang 6 beidseitig an der Kupferschicht 4a durchgeführt.To form the contact fields on the contact field surface 3 becomes a copper foil 4a for example, as a copper-coated on one side with adhesive 4a on the carrier substrate 1 laminated. The adhesive, not shown, is applied as a film either to the copper layer 4a and / or the carrier substrate 1 applied. A typical thickness of the copper layer 4a is in the range of 30 to 40 microns, preferably about 35 microns. Subsequently, the copper layer is patterned photolithographically and a nickel and / or gold layer 4b and 4c galvanized applied. This galvanization is in the passage 6 on both sides of the copper layer 4a carried out.

Zur Stabilisierung des Drahtes 5 ist das Stabilisierungsmaterial 7 in den Durchgang 6 eingebracht. Durch die Galvanisierung der Kontaktfelder 4 ist es möglich, eine intermetallische Verbindung zwischen dem Draht 5 und dem Kontaktfeld 4 mittels Drahtbondverbindung 8a, möglicherweise als Wedge-Kontakt ausgebildet, herzustellen. Dadurch kann das Stabilisierungsmaterial 7 ein elektrisch leitendes, aber auch ein elektrisch nicht leitendes Material sein. Insbesondere ist das Stabilisierungsmaterial 7 ein Lotmaterial. Als Lotpaste oder Lotkugel, englisch solderballs, ausgeführt, ist es bei spielsweise in den Durchgang 6 eingebracht und dort mittels Wärmezufuhr geschmolzen bzw. angeschmolzen. Weiterhin besteht die Möglichkeit, dass Lotmaterial bereits in erhitzter und somit flüssiger Form in den Durchgang 6 einzubringen. In allen möglichen Fällen wird der Durchgang 6 zumindest teilweise mit dem Stabilisierungsmaterial ausgefüllt.To stabilize the wire 5 is the stabilizing material 7 in the passage 6 brought in. By the galvanization of the contact fields 4 It is possible to have an intermetallic connection between the wire 5 and the contact field 4 by wire bond 8a , possibly designed as a wedge contact to produce. This allows the stabilizing material 7 be an electrically conductive, but also an electrically non-conductive material. In particular, the stabilizing material 7 a solder material. As a solder paste or solder ball, English solder balls executed, it is for example in the passage 6 introduced and melted there by means of heat or melted. Furthermore, there is the possibility that solder material already in heated and thus liquid form in the passage 6 contribute. In all possible cases, the passage 6 at least partially filled with the stabilizing material.

Durch die Verwendung von Lotmaterial ist eine Lötverbindung und damit auch eine intermetallische Verbindung zwischen Stabilisierungsmaterial 7 und Kontaktfeld 4 bzw. Draht 5 innerhalb des Durchganges 6 hergestellt. Diese wirkt beispielsweise einem mechanischen und/oder thermischen Stress entgegen. Im Falle einer dreidimensionalen Relativbewegung des Trägersubstrats 1 wird eine Delamination am Wedge-Kontakt durch das Stabilisierungsmaterial 7 und somit ein Abriss des Drahtes 5 von dem Kontaktfeld 4 verhindert. Durch diese zusätzliche Stabilisierung 7 ist eine höhere Betriebssicherheit gegeben.By the use of solder material is a solder joint and thus also an intermetallic compound between stabilizing material 7 and contact field 4 or wire 5 within the passage 6 produced. This counteracts, for example, a mechanical and / or thermal stress. In the case of a three-dimensional relative movement of the carrier substrate 1 will be a delamination at the wedge contact by the stabilization material 7 and thus a demolition of the wire 5 from the contact field 4 prevented. Due to this additional stabilization 7 is given a higher operational safety.

Da der Draht 5 bereits eine elektrisch leitende Verbindung zwischen Chipanschlusskontakt 9 und Kontaktfeld 4 herstellt, kann das Stabilisierungsmaterial ebenso ein nicht elektrisch leitendes Material sein. Beispielsweise ist dieses durch eine hinreichende Adhäsion zwischen Kontaktfeld 4, dem Draht 5 und möglicherweise dem Trägersubstrat 1 im Durchgang 6, die dem mechanischen Stress ausreichend entgegen wirkt, erreicht.Because the wire 5 already an electrically conductive connection between the chip connection contact 9 and contact field 4 The stabilizing material may also be a non-electrically conductive material. For example, this is due to a sufficient adhesion between contact field 4 , the wire 5 and possibly the carrier substrate 1 in the passage 6 , which counteracts the mechanical stress sufficient, achieved.

Alternativ können die Kontaktfelder 4 auch derart ausgestaltet sein, dass die Metallisierung zur Ausbildung der Kontaktfelder 4 kleberlos auf die Kontaktfeldoberfläche 3 des Trägersubstrats 1 auflaminiert wird. Bei dieser Ausbildung sind die Durchgänge 6 üblicherweise sichtbar, was auch als "visible vias" bezeichnet wird. Der Vorteil dieser Ausgestaltung sind niedrigere Herstellungskosten.Alternatively, the contact fields 4 be configured such that the metallization to form the contact fields 4 glueless on the contact field surface 3 of the carrier substrate 1 is laminated. In this training, the passages 6 usually visible, which is also called "visible vias". The advantage of this embodiment is lower production costs.

In 4 ist eine weitere Ausgestaltung einer Durchkontaktierung dargestellt. Im Unterschied zu 3 endet der Draht 5 bereits im Stabilisierungsmaterial 7. Dadurch besteht keine direkte elektrisch leitende Verbindung zwischen dem Draht 5 und dem Kontaktfeld 4. Um eine Funktion des Chips zu gewährleisten, wird die nötige elektrische Verbindung mittels des Stabilisierungsmaterials 7 erreicht. Da der Durchgang 6 galvanisiert ist, kann das Stabilisierungsmaterial 7, was beispielsweise als Lotmaterial ausgebildet ist, eine elektrisch leitende Verbindung mit dem Kontaktfeld 4 aufnehmen. Da das Material des Drahtes 5 vorzugsweise Gold ist, wird ebenfalls mit dem Draht eine intermetallische Verbindung zwischen Draht und Stabilisierungsmaterial 7 erzeugt. Im Unterschied zu 3 ist es zwingend erforderlich, dass das Stabilisierungsmaterial in 4 elektrisch leitfähig ist.In 4 a further embodiment of a via is shown. In contrast to 3 the wire ends 5 already in the stabilizing material 7 , As a result, there is no direct electrically conductive connection between the wire 5 and the contact field 4 , To ensure a function of the chip, the necessary electrical connection by means of the stabilizing material 7 reached. As the passage 6 galvanized, the stabilizing material can 7 , which is formed for example as a solder material, an electrically conductive connection with the contact field 4 take up. Because the material of the wire 5 is preferably gold, is also with the wire an intermetallic connection between wire and stabilizing material 7 generated. In contrast to 3 It is imperative that the stabilizing material in 4 is electrically conductive.

Eine elektrisch leitende Verbindung vom Chipanschlusskontakt 9 wird mittels der Drahtbondverbindung 8b und dem Draht 5 zur Kontaktfeldoberseite des Kontaktfeldes 4 erzeugt. Diese Drahtbondverbindung wird vorzugsweise als Nailhead-Kontakt ausgeführt. Diese kann, wie das Kontaktfeld 4 unter Bezugnahme auf 3 beschrieben, hergestellt sein.An electrically conductive connection from the chip connection contact 9 is done by means of the wire bond connection 8b and the wire 5 to the contact field top of the contact field 4 generated. This wire bond is preferably carried out as a nailhead contact. This can, like the contact field 4 with reference to 3 described, be prepared.

In 5 ist eine weitere Ausgestaltung einer Durchkontaktierung dargestellt. Im Unterschied zu 3 weist auch die Chipoberfläche 2 zumindest teilweise eine Kupferschicht 4a, eine Nickelschicht 4b und eine Goldschicht 4c auf.In 5 a further embodiment of a via is shown. In contrast to 3 also has the chip surface 2 at least partially a copper layer 4a , a nickel layer 4b and a gold layer 4c on.

Wenn das Chipmodul als eine Chipkarte mit Dual-Interface vorgesehen ist, benötigt man neben den dem ISO-Standard folgenden Kontaktfeldern 4 auch Anschlüsse für eine in der Regel innerhalb eines Kartenkörpers angeordnete Empfangsspule.If the chip module is intended as a chip card with dual interface, you need next to the ISO standard following contact fields 4 also connections for a receiving coil usually arranged within a card body.

Ferner umfassen diese Dual-Interface Chipkartenmodul eine Leiterbahnanordnung, um die Empfangsspule zu kontaktieren. Auch diese Leiterbahnanordnung umfassen Anschlusskontakte, die über Drähte 5 mit den Chipanschlusskontakten 9 des Chips 11 verbunden sind. Diese Leiterbahnanordnung kann dabei beidseitig auf dem Trägersubstrat 1 aufgebracht sein, weshalb in 5 ein zumindest teilweise beidseitig beschichtetes Trägersubstrat 1 angeführt wird. Dazu wird auch die Chipoberfläche zusätzlich teilweise mit einer metallischen Beschichtung 4a, 4b und 4c vorgesehen. Die elektrisch leitende Verbindung zwischen Chipanschlusskontakt 9 und Kontaktfeld 4 sowie zu den nicht dargestellten Anschlusskontakten der Leiterbahnanordnung kann dabei auf die beiden in 3 und 4 beschrieben Arten und Weisen geschehen.Further, these dual-interface smart card modules include a wiring arrangement to contact the reception coil. These conductor track arrangements also comprise connection contacts which are connected via wires 5 with the chip connection contacts 9 of the chip 11 are connected. This conductor arrangement can be on both sides on the carrier substrate 1 be upset, which is why in 5 an at least partially coated on both sides carrier substrate 1 is cited. In addition, the chip surface will also be partially coated with a metallic coating 4a . 4b and 4c intended. The electrically conductive connection between the chip connection contact 9 and contact field 4 As well as to the terminal contacts, not shown, of the conductor track arrangement can be applied to the two in 3 and 4 described ways happen.

Eine weitere Ausgestaltung der Durchkontaktierung ist in 6 dargestellt. Im wesentlichen Unterschied zu 5 endet der Draht 5 hier wiederum im Stabilisierungsmaterial 7 ohne direkten Kontakt zum Kontaktfeld 4. Auch hier ist die Chipoberfläche 2 zumindest teilweise als eine mit Nickel 4b und Gold 4c galvanisierte Kupferschicht 4a ausgebildet. Das Stabilisierungsmaterial 7 wird nun derart in den Durchgang 6 eingebracht, dass es auch mit der Chipoberfläche 2 elektrisch leitend verbunden werden kann. In der dargestellten Version ist das Stabilisierungsmaterial 7 mittels einer Hügelung versehen.Another embodiment of the feedthrough is in 6 shown. Essentially difference to 5 the wire ends 5 here again in the stabilizing material 7 without direct contact to the contact field 4 , Again, the chip surface 2 at least partially as one with nickel 4b and gold 4c galvanized copper layer 4a educated. The stabilizing material 7 Now it will be in the passageway 6 incorporated that too with the chip surface 2 can be electrically connected. In the version shown is the stabilizing material 7 provided by a hill.

Zur Verbindung der Kontaktfelder 4 mit möglicherweise Anschlüssen auf der Chipoberfläche 2 wird das Stabilisierungsmaterial 7 derart eingefüllt, dass der Durchgang 6 mittels des Stabilisierungsmaterials 7 eine elektrisch leitende Verbindung zwischen Chipoberfläche 2 und den Kontaktfeldern 4 aufweist. In der Ausgestaltungsform der 6 ist das Stabilisierungsmaterial 7 leitend, beispielsweise als Lotmaterial, ausgebildet.To connect the contact fields 4 with possibly connections on the chip surface 2 becomes the stabilizing material 7 filled so that the passage 6 by means of the stabilizing material 7 an electrically conductive connection between the chip surface 2 and the contact fields 4 having. In the embodiment of the 6 is the stabilizing material 7 conductive, for example, as a solder material formed.

Die gezeigte Drahtbondverbindung 8b wird wiederum möglicherweise als Nailhead-Kontakt ausgebildet.The shown wire bond 8b in turn may be trained as a nailhead contact.

Es sei darauf hingewiesen, dass die in den 1 bis 6 dargestellten Ausführungsbeispiele untereinander kombinierbar sind.It should be noted that in the 1 to 6 illustrated embodiments can be combined with each other.

11
Trägersubstratcarrier substrate
22
Chipoberflächechip surface
33
KontaktfeldoberflächeContact Field surface
44
Kontaktfeld, MetallisierungContact box metallization
4a4a
Kupferbeschichtungcopper coating
4b4b
Nickelbeschichtungnickel coating
4c4c
Goldbeschichtunggold coating
55
Drahtwire
66
Durchgangpassage
77
Stabilisierungsmaterialstabilizing material
8a8a
Drahtbondverbindung, Wedge-KontaktWire bond, Wedge Contact
8b8b
Drahtbondverbindung, Nailhead-KontaktWire bond, Nailhead contact
99
ChipanschlusskontaktChip connection contact
1010
Verkapselungencapsulation
1111
Chipchip
1212
KleberGlue

Claims (25)

Chipmodul mit: – einem Trägersubstrat (1), das eine Chipoberfläche (2) und eine der Chipoberfläche (2) gegenüberliegende Kontaktfeldoberfläche (3) aufweist, – einem Chip (11), der auf der Chipoberfläche (2) des Trägers (1) befestigt ist und mindestens einen Chipanschlusskontakt (9) aufweist, – zumindest einem Kontaktfeld (4), das an der Kontaktfeldoberfläche (3) ausgebildet ist, – zumindest einem Durchgang (6), der im Trägersubstrat (1) zwischen der Kontaktfelderoberfläche (3) und der Chipoberfläche (2) ausgebildet ist, – einem Stabilisierungsmaterial (7), das in den Durchgang (6) eingebracht ist und – mindestens einer elektrischen Verbindung zwischen dem zumindest einen Chipanschlusskontakt (9) und dem zumindest einen Kontaktfeld (4), wobei die elektrische Verbindung zumindest teilweise einen Draht (5) aufweist, der durch das Stabilisierungsmaterial (7) gegenüber dem Kontaktfeld (4) fixiert ist.Chip module with: a carrier substrate ( 1 ), which has a chip surface ( 2 ) and one of the chip surfaces ( 2 ) opposite contact field surface ( 3 ), - a chip ( 11 ), on the chip surface ( 2 ) of the carrier ( 1 ) and at least one chip connection contact ( 9 ), - at least one contact field ( 4 ) at the contact field surface ( 3 ), - at least one passage ( 6 ), which in the carrier substrate ( 1 ) between the contact field surface ( 3 ) and the chip surface ( 2 ), - a stabilizing material ( 7 ), which enters the passage ( 6 ) is introduced and - at least one electrical connection between the at least one chip terminal contact ( 9 ) and the at least one contact field ( 4 ), wherein the electrical connection at least partially a wire ( 5 ) supported by the stabilizing material ( 7 ) opposite the contact field ( 4 ) is fixed. Chipmodul nach Anspruch 1, wobei das Stabilisierungsmaterial (7) elektrisch leitend ist.Chip module according to claim 1, wherein the stabilizing material ( 7 ) is electrically conductive. Chipmodul nach Anspruch 1, wobei das Stabilisierungsmaterial (7) nicht elektrisch leitend ist.Chip module according to claim 1, wherein the stabilizing material ( 7 ) is not electrically conductive. Chipmodul nach einem der vorangegangenen Ansprüche, bei dem der Draht (5) mit dem Kontaktfeld (4) mittels Drahtbondverbindung (8a) verbunden ist.Chip module according to one of the preceding claims, in which the wire ( 5 ) with the contact field ( 4 ) by means of wire bond connection ( 8a ) connected is. Chipmodul nach einem der vorangegangenen Ansprüche, wobei eine Drahtbondverbindung (8b) zwischen dem Kontaktfeld (4) und dem Draht (5) mittels Wedge-Kontakt realisiert ist.Chip module according to one of the preceding claims, wherein a wire bond ( 8b ) between the contact field ( 4 ) and the wire ( 5 ) is realized by means of wedge contact. Chipmodul nach Anspruch 1 bis 3, wobei der Draht (5) beabstandet zum Kontaktfeld (4) ist.Chip module according to claim 1 to 3, wherein the wire ( 5 ) spaced from the contact field ( 4 ). Chipmodul nach einem der vorangegangenen Ansprüche, wobei der Durchgang (6) mit dem Stabilisierungsmaterial (7) gefüllt ist.Chip module according to one of the preceding claims, wherein the passage ( 6 ) with the stabilizing material ( 7 ) is filled. Chipmodul nach einem der vorangegangenen Ansprüche, wobei die Fläche des Kontaktfeldes (4) im Durchgang (6) zumindest teilweise vom Stabilisierungsmaterial (7) bedeckt ist.Chip module according to one of the preceding claims, wherein the surface of the contact field ( 4 ) in the passage ( 6 ) at least partially from the stabilizing material ( 7 ) is covered. Chipmodul nach einem der vorangegangenen Ansprüche, wobei eine Drahtbondverbindung (8b) zwischen dem Chipanschlusskontakt (9) und dem Draht mittels Nailhead-Kontakt realisiert ist.Chip module according to one of the preceding claims, wherein a wire bond ( 8b ) between the chip connection contact ( 9 ) and the wire is realized by means of nailhead contact. Chipmodul nach einem der vorangegangenen Ansprüche, bei dem das Kontaktfeld (4) als metallische Schicht ausgebildet ist.Chip module according to one of the preceding claims, in which the contact field ( 4 ) is formed as a metallic layer. Chipmodul nach einem der vorangegangenen Ansprüche, bei dem die Chipoberfläche (2) zumindest teilweise als metallische Schicht ausgebildet ist.Chip module according to one of the preceding claims, in which the chip surface ( 2 ) is at least partially formed as a metallic layer. Chipmodul nach Anspruch 10 oder 11, bei dem die metallische Schicht aus mehreren unterschiedlichen Schichtlagen zusammengesetzt ist.Chip module according to claim 10 or 11, wherein the Metallic layer of several different layers is composed. Chipmodul nach einem der vorangegangenen Ansprüche, wobei das Stabilisierungsmaterial (7) zumindest teilweise die Chipoberfläche (2) bedeckt.Chip module according to one of the preceding claims, wherein the stabilizing material ( 7 ) at least partially the chip surface ( 2 ) covered. Chipmodul nach einem der vorangegangenen Ansprüche, wobei das Material des Drahtes (5) Gold ist.Chip module according to one of the preceding claims, wherein the material of the wire ( 5 ) Gold is. Chipmodul nach einem der vorangegangenen Ansprüche, wobei das Stabilisierungsmaterial (7) ein Lotmaterial ist.Chip module according to one of the preceding claims, wherein the stabilizing material ( 7 ) is a solder material. Verfahren zum Herstellen einer elektrischen Verbindung zwischen einem Chip und einem Kontaktfeld, bei dem – der Chip auf einer Chipoberfläche eines Trägersubstrates aufgesetzt wird, – in einem Durchgang, der im Trägersubstrat zwischen der Chipoberfläche und der der Chipoberfläche gegenüberliegenden Kontaktfeldoberfläche angeordnet wird, ein Stabilisierungsmaterial eingebracht wird, – wobei zur elektrischen Verbindungsherstellung zumindest teilweise eine Drahtverbindung ausgebildet wird, die an einem Chipanschlusskontakt des Chips angesetzt wird und in den Durchgang eingebracht wird und der Draht der Drahtverbindung durch das Stabilisierungsmaterial fixiert wird.Method for making an electrical connection between a chip and a contact pad, in which - the chip on a chip surface a carrier substrate is put on - in a passageway in the carrier substrate between the chip surface and the chip surface opposite Contact Field surface is placed, a stabilizing material is introduced, - in which for electrical connection at least partially a Wire connection is formed, which is connected to a chip connection contact of the chip is placed and is introduced into the passage and the wire of the wire connection through the stabilizing material is fixed. Verfahren nach Anspruch 16, bei dem ein elektrisch leitendes Material als Stabilisierungsmaterial vorgesehen wird.The method of claim 16, wherein an electrically conductive material is provided as a stabilizing material. Verfahren nach Anspruch 16, bei dem ein elektrisch nicht leitendes Material als Stabilisierungsmaterial vorgesehen wird.The method of claim 16, wherein an electrically non-conductive material provided as a stabilizing material becomes. Verfahren nach einem der Ansprüche 16 bis 18, bei dem der Draht mittels Drahtbondverbindung mit dem Kontaktfeld elektrisch leitend verbunden wird.Method according to one of claims 16 to 18, in which the wire is electrically connected by means of wire bonding with the contact pad. Verfahren nach einem der Ansprüche 16 bis 19, bei dem das Stabilisierungsmaterial ein Lotmaterial ist und derart erwärmt wird, dass es mit dem Kontaktfeld eine Lötverbindung eingeht.A method according to any one of claims 16 to 19, wherein the Stabilizing material is a solder material and is heated in such a way that it makes a solder connection with the contact field. Verfahren nach Anspruch 20, bei dem das Stabilisierungsmaterial in Form einer Lotpaste eingebracht wird.The method of claim 20, wherein the stabilizing material is introduced in the form of a solder paste. Verfahren nach Anspruch 20, bei dem das Stabilisierungsverfahren in Form einer Lotkugel eingebracht wird.The method of claim 20, wherein the stabilization process is introduced in the form of a solder ball. Verfahren nach einem der Ansprüche 16 bis 22, bei dem der Durchgang mit dem Stabilisierungsmaterial gefüllt wird.A method according to any one of claims 16 to 22, wherein the Passage is filled with the stabilizing material. Verfahren nach einem der Ansprüche 16 bis 23, bei dem das Kontaktfeld vollständig und/oder die Chipoberfläche zumindest teilweise als metallische Schicht ausgebildet werden.A method according to any one of claims 16 to 23, wherein the Contact field completely and / or the chip surface at least partially formed as a metallic layer. Verfahren nach einem der Ansprüche 16 bis 24, wobei das Stabilisierungsmaterial mit der Chipoberfläche des Trägersubstrates verbunden wird.A method according to any one of claims 16 to 24, wherein the stabilizing material with the chip surface of the carrier substrate is connected.
DE102007019795A 2007-04-26 2007-04-26 Chip module and method for manufacturing this chip module Expired - Fee Related DE102007019795B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007019795A DE102007019795B4 (en) 2007-04-26 2007-04-26 Chip module and method for manufacturing this chip module
JP2008115763A JP2008277825A (en) 2007-04-26 2008-04-25 Chip module, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007019795A DE102007019795B4 (en) 2007-04-26 2007-04-26 Chip module and method for manufacturing this chip module

Publications (2)

Publication Number Publication Date
DE102007019795A1 true DE102007019795A1 (en) 2008-11-06
DE102007019795B4 DE102007019795B4 (en) 2012-10-04

Family

ID=39809454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007019795A Expired - Fee Related DE102007019795B4 (en) 2007-04-26 2007-04-26 Chip module and method for manufacturing this chip module

Country Status (2)

Country Link
JP (1) JP2008277825A (en)
DE (1) DE102007019795B4 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2047474A (en) * 1978-10-19 1980-11-26 Cii Honeywell Bull A strip carrying devices for processing electrical signals, and a method of producing the strip
US4701236A (en) * 1985-04-12 1987-10-20 U.S. Philips Corporation Method of manufacturing an electronic identification card
JPS63284831A (en) * 1987-05-18 1988-11-22 Nippon Inter Electronics Corp Manufacture of hybrid integrated circuit
JPH088284A (en) * 1994-06-20 1996-01-12 Hitachi Ltd Wire bonding structure and its reinforcement method
US5992725A (en) * 1996-03-13 1999-11-30 Kabushiki Kaisha Toshiba Apparatus and method for producing electronic elements
US6288904B1 (en) * 1996-09-30 2001-09-11 Infineon Technologies Ag Chip module, in particular for implantation in a smart card body
DE102004032605A1 (en) * 2004-07-05 2006-01-26 Infineon Technologies Ag Semiconductor component with a semiconductor chip and electrical connection elements to a conductor structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624331A (en) * 1985-06-30 1987-01-10 Toshiba Corp Wire bonding method
FR2624651B1 (en) * 1987-12-14 1991-09-06 Sgs Thomson Microelectronics METHOD FOR SETTING UP AN ELECTRONIC COMPONENT AND ITS ELECTRICAL CONNECTIONS ON A SUPPORT AND PRODUCT THUS OBTAINED
JPH03192744A (en) * 1989-12-21 1991-08-22 Matsushita Electric Works Ltd Structure for mounting semiconductor device
FR2733848B1 (en) * 1995-05-05 1997-05-30 Schlumberger Ind Sa COATING PROCESS FOR AN ELECTRONIC COMPONENT AND DEVICE FOR IMPLEMENTING THE SAID PROCESS
JP3176542B2 (en) * 1995-10-25 2001-06-18 シャープ株式会社 Semiconductor device and manufacturing method thereof
US5965867A (en) * 1996-07-19 1999-10-12 Gieseke & Devrient Gmbh Data medium incorporating integrated circuits
JP2000223618A (en) * 1999-02-01 2000-08-11 Fujitsu Ltd Semiconductor device
DE19922473A1 (en) * 1999-05-19 2000-11-30 Giesecke & Devrient Gmbh Chip carrier module has cut-outs forming large-area setting material holders with boundary forming setting material flow barrier, bridges mechanically connecting adjacent contact areas
JP2001267483A (en) * 2000-03-16 2001-09-28 Hitachi Cable Ltd Semiconductor device, manufacturing method thereof, and electronic device
JP2002176125A (en) * 2000-12-06 2002-06-21 Nikon Corp Semiconductor device, mounting method of semiconductor element, alignment method thereof
JP2002312746A (en) * 2001-04-11 2002-10-25 Toshiba Corp Ic module, manufacturing method therefor and portable electronic device on which the ic module is mounted

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2047474A (en) * 1978-10-19 1980-11-26 Cii Honeywell Bull A strip carrying devices for processing electrical signals, and a method of producing the strip
US4701236A (en) * 1985-04-12 1987-10-20 U.S. Philips Corporation Method of manufacturing an electronic identification card
JPS63284831A (en) * 1987-05-18 1988-11-22 Nippon Inter Electronics Corp Manufacture of hybrid integrated circuit
JPH088284A (en) * 1994-06-20 1996-01-12 Hitachi Ltd Wire bonding structure and its reinforcement method
US5992725A (en) * 1996-03-13 1999-11-30 Kabushiki Kaisha Toshiba Apparatus and method for producing electronic elements
US6288904B1 (en) * 1996-09-30 2001-09-11 Infineon Technologies Ag Chip module, in particular for implantation in a smart card body
DE102004032605A1 (en) * 2004-07-05 2006-01-26 Infineon Technologies Ag Semiconductor component with a semiconductor chip and electrical connection elements to a conductor structure

Also Published As

Publication number Publication date
DE102007019795B4 (en) 2012-10-04
JP2008277825A (en) 2008-11-13

Similar Documents

Publication Publication Date Title
DE19747105B4 (en) Component with stacked semiconductor chips
DE10259221B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE19708617C2 (en) Chip card module and method for its production as well as this comprehensive chip card
DE102011006489B4 (en) Printed circuit board with built-in semiconductor chip and method for manufacturing the same
DE102013107725A1 (en) Smart card module
DE102010000407B4 (en) A semiconductor package comprising a metal layer tape and method of making such a semiconductor package
DE102014107299B4 (en) Smart card module, smart card, and method of manufacturing a smart card module
DE19500925A1 (en) Integrated circuit (I.C) card or "chip" card
EP1155449A1 (en) Semiconductor component with a chip carrier with openings for contacting
DE102009052160A1 (en) Smart card module with flip-chip mounted semiconductor chip
DE10223738B4 (en) Method for connecting integrated circuits
EP0976105B1 (en) Chip card and method for producing a chip card
DE19929610C1 (en) Chip module for chip card has electrical component and contact bridge on one side of module carrier each coupled to contact surfaces on opposite side of module carrier via respective openings in latter
WO2008138531A1 (en) Contactless transmission system, and method for the production thereof
EP0818752A2 (en) Inlet for chipcards
DE102007019795B4 (en) Chip module and method for manufacturing this chip module
DE19821916A1 (en) Packaged semiconductor device has a ball grid array substrate
DE19609149C2 (en) Smart card
WO2001052184A2 (en) Chipcard arrangement
DE102008011394A1 (en) Method for assembling electronic components of assembly building group on plastic carrier substrate, involves providing bond pad in area adjacent to contact area or in contact area with fastening recess
WO2007014800A1 (en) Chip module for installing in sensor chip cards for fluidic applications and method for producing a chip module of this type
DE102006019925B4 (en) Chip module, smart card and method of making this
EP0967570B1 (en) Fabrication method for transponder chips
DE10133959B4 (en) Electronic component with semiconductor chip
DE10219353B4 (en) Semiconductor device with two semiconductor chips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20130105

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee