DE102006060996A1 - Verfahren zur Herstellung von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen - Google Patents

Verfahren zur Herstellung von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen Download PDF

Info

Publication number
DE102006060996A1
DE102006060996A1 DE102006060996A DE102006060996A DE102006060996A1 DE 102006060996 A1 DE102006060996 A1 DE 102006060996A1 DE 102006060996 A DE102006060996 A DE 102006060996A DE 102006060996 A DE102006060996 A DE 102006060996A DE 102006060996 A1 DE102006060996 A1 DE 102006060996A1
Authority
DE
Germany
Prior art keywords
workpiece
liner
forming
trench
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006060996A
Other languages
English (en)
Other versions
DE102006060996B4 (de
Inventor
Chris Stapelmann
Armin Tilke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102006060996A1 publication Critical patent/DE102006060996A1/de
Application granted granted Critical
Publication of DE102006060996B4 publication Critical patent/DE102006060996B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

Es werden Verfahren zur Herstellung von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen offenbart. Ein bevorzugtes Ausführungsbeispiel weist das Ausbilden von zumindest einem Graben in einem Werkstück und das Ausbilden eines dünnen Nitridliners über den Seitenwänden und einer Bodenoberfläche des zumindest einen Grabens und über eine obere Oberfläche des Werkstücks unter Verwendung einer Atomlagenabscheidung (ALD) auf. Ein Isoliermaterial wird über der oberen Oberfläche des Werkstücks abgeschieden, wodurch der zumindest eine Graben aufgefüllt wird. Zumindest ein Teilbereich des Isoliermaterials wird von oberhalb der oberen Oberfläche des Werkstücks entfernt. Nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks liegt der dünne Nitridliner im zumindest einen Graben zumindest koplanar zur oberen Oberfläche des Werkstücks. Der dünne Nitridliner und das Isoliermaterial bilden einen Isolationsbereich der Halbleiteranordnung.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf die Herstellung von Halbleiteranordnungen und insbesondere auf die Herstellung von Isolationsbereichen in Halbleiteranordnungen und zugehörigen Strukturen.
  • Hintergrund
  • Halbleiteranordnungen werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie beispielsweise Computern, Mobiltelefonen, persönlichen Datenverarbeitungsgeräten und vielen anderen Anwendungen. Heim-, Industrie- und Kraftfahrzeug-Geräte, welche in der Vergangenheit lediglich mechanische Komponenten aufwiesen, besitzen beispielsweise heutzutage elektronische Teile, welche Halbleiteranordnungen benötigen.
  • Halbleiteranordnungen werden durch Abscheiden einer Vielzahl verschiedener Arten von Materialschichten über einem Halbleitersubstrat oder Wafer und einer Strukturierung der verschiedenen Materialschichten unter Verwendung einer Lithographie hergestellt. Die Materialschichten weisen üblicherweise dünne Schichten von leitendem, halbleitendem und isolierendem Material auf, welches zum Ausbilden von integrierten Schaltungen (IC, Integrated Circuit) strukturiert und geätzt werden. Hierbei kann eine Vielzahl von Transistoren, Speicheranordnungen, Schaltern, Leitbahnen, Dioden, Kondensatoren, logischen Schaltungen und anderen elektronischen Komponenten auf einem einzigen Baustein oder Chip ausgebildet werden.
  • Zum Bereitstellen einer elektrischen Isolation zwischen aktiven Gebieten oder elektronischen Komponenten, welche in einer integrierten Schaltung ausgebildet sind, werden Isolationsbereiche verwendet. Flache Grabenisolierung (STI, Shallow Trench Isolation) und tiefe Grabenisolierung (DT, Deep Trench) sind Beispiele für einige Isolationsbereiche, die in Halbleiteranordnungen weit verbreitet sind, obwohl auch andere Arten von Isolationsbereichen ausgebildet werden können.
  • STI-Bereiche werden oftmals in Komplemetär-Metall-Oxid-Halbleiter (CMOS, Complementary Metal Oxide Semiconductor)-Anordnungen verwendet, welche sowohl p-Kanal- als auch n-Kanal-Anordnungen in komplementären Konfigurationen verwenden. Die p- und n-Kanal-Anordnungen von CMOS-Anordnungen werden üblicherweise als p-Kanal-Metall-Oxid-Halbleiter (PMOS)- und n-Kanal-Metall-Oxid-Halbleiter (NMOS)-Transistoren bezeichnet. Der PMOS-Transistor ist in einer n-Wanne (z.B. einer mit n-Typ-Dotierstoffen implantierten Wanne) und der NMOS-Transistor in einer p-Wanne ausgebildet. Ein STI-Bereich ist zwischen der n-Wanne und der p-Wanne des jeweiligen PMOS-Transistors und NMOS-Transistors ausgebildet. Der STI-Bereich erstreckt sich üblicherweise innerhalb eines Halbleitersubstrats bis ca. zur Tiefe der maximalen n-Wannen- und p-Wannen-Dotierstoffkonzentration, z.B. bis ca. 0,2 bis 1,0 μm.
  • Zum Ausbilden von Isolationsbereichen werden üblicherweise Gräben in einem Substrat ausgebildet und die Gräben mit Isoliermaterialien aufgefüllt. Ätzprozesse und chemisch-mechanische Polierverfahren (CMP, Chemical Mechanical Polishing) werden zum Entfernen von überschüssigem Isoliermaterial von der oberen Oberfläche des Substrats verwendet.
  • Ein oft auftretendes Problem beim Ausbilden der Isolationsbereiche ist die Entstehung von Aussparungen oder Divots im Isoliermaterial, welches zum Auffüllen der Gräben verwendet wird. Das Fehlen von Isoliermaterial in den ausgesparten oder ausgestochenen (divoted) Bereichen kann zu einer unzureichen den elektrischen Isolation zwischen aktiven Bereichen und zu einer unerwünschten Topographie führen, welche an der oberen Oberfläche des Substrats ausgebildet wird.
    •
  • Es besteht daher ein Bedürfnis beim Stand der Technik verbesserte Verfahren zum Ausbilden von Isolationsbereichen sowie zugehörige Strukturen zu schaffen.
  • Zusammenfassung der Erfindung
  • Diese und andere Probleme werden im Allgemeinen durch bevorzugte Ausführungsbeispiele der vorliegenden Erfindung, welche neuartige Verfahren zum Ausbilden von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen liefern, gelöst oder umgangen, wobei technische Vorteile allgemein erzielt werden.
  • Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleiteranordnung die Schritte auf: Bereitstellen eines Werkstücks, wobei das Werkstück eine obere Oberfläche aufweist, und Ausbilden von zumindest einem Graben im Werkstück, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist. Ein dünner Nitridliner wird über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens und über der oberen Oberfläche des Werkstücks unter Verwendung einer Atomlagenabscheidung (ALD, Atomic Layer Deposition) ausgebildet. Ein Isoliermaterial wird über der oberen Oberfläche des Werkstücks abgeschieden, wobei der zumindest eine Graben mit Isoliermaterial aufgefüllt wird. Zumindest ein Abschnitt des Isoliermaterials wird von der oberen Oberfläche des Werkstücks entfernt. Nach dem Entfernen des zumindest einen Abschnitts von Isoliermaterial über der oberen Oberfläche des Werkstücks liegt der dünne Nitridliner in dem zumindest einen Graben zumindest koplanar mit der oberen Oberfläche des Werkstücks. Der dünne Nitridliner und das Isoliermaterial bilden einen Isolationsbereich der Halbleiteranordnung.
  • Das vorstehend Beschriebene umreißt die Merkmale und technischen Vorteile der Ausführungsbeispiele der vorliegenden Erfindungen eher breit, damit die nachfolgende detaillierte Beschreibung der Erfindung besser verstanden werden kann. Zusätzliche Merkmale und Vorteile der Ausführungsbeispiele der Erfindung werden nachfolgend beschrieben, welche den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann wird hierbei abschätzen können, dass der offenbarte Aufbau und die speziellen Ausführungsbeispiele leicht als Basis zur Modifizierung oder zum Entwerfen weiterer Strukturen oder Verfahren verwendet werden können, um zum gleichen Zwecke der vorliegenden Erfindung zu gelangen. Ferner wird der Fachmann erkennen, dass äquivalente Aufbauten nicht vom Kern und Umfang der Erfindung abweichen, wie sie in den anliegenden Ansprüchen dargelegt sind.
  • Kurzbeschreibung der Zeichnungen
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer zugehörigen Vorteile wird nunmehr auf die nachfolgende Beschreibung Bezug genommen in Verbindung mit den begleitenden Zeichnungen, in denen:
  • 1 bis 4 Schnittansichten eines herkömmlichen Verfahrens zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung bei verschiedenen Herstellungsstufen zeigen, wobei Aussparungen über einem Nitridliner innerhalb des Grabens der Isolationsbereiche ausgebildet sind;
  • 5 bis 9 Schnittansichten eines Verfahrens zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung bei verschiedenen Herstellungsstufen zeigen, wobei ALD zum Ausbilden eines ultradünnen Nitridliners innerhalb der Isolationsgräben verwendet wird, wodurch die Entstehung von Aussparungen über dem dünnen Nitridliner in nachfolgenden Herstellungsschritten verhindert wird; und
  • 10 eine Schnittansicht eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt, wobei Isolationsbereiche eine positive Stufenhöhe über der oberen Oberfläche des Werkstücks aufweisen.
  • Entsprechende Nummern und Symbole beziehen sich in den verschiedenen Figuren im Allgemeinen auf entsprechende Teile soweit nicht anders angegeben. Die Figuren sind zur klaren Darstellung der wesentlichen Aspekte der bevorzugten Ausführungsbeispiele gezeichnet und nicht notwendigerweise maßstabsgetreu.
    •
  • Detaillierte Beschreibung der dargestellten Ausführungsbeispiele
  • Die Herstellung und Verwendung der derzeit bevorzugten Ausführungsbeispiele wird nachfolgend im Detail beschrieben. Es sollte jedoch klar sein, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Verschiedenheit von speziellen Zusammenhängen realisiert werden können. Die speziellen Ausführungsbeispiele dienen lediglich der Illustration von bestimmten Herstellungswegen und Verwendungsarten der Erfindung und begrenzen den Umfang der Erfindung nicht.
  • Die vorliegende Erfindung wird mit Bezug auf die bevorzugten Ausführungsbeispiele in einem bestimmten Zusammenhang beschrieben, nämlich dem Ausbilden von flachen Grabenisolationsbereichen (STI, Shallow Trench Isolation) in Halbleiteranordnungen. Die Erfindung kann jedoch auch auf die Ausbildung von anderen Arten von Isolationsstrukturen angewendet werden, wie beispielsweise einer tiefen Grabenisolation (DT, Deep Trench).
  • Nunmehr bezugnehmend auf die 1 bis 4 ist ein herkömmliches Verfahren zum Ausbilden von Isolationsbereichen in ei ner Halbleiteranordnung 100 gemäß einer Schnittansicht für verschiedene Herstellungsstufen dargestellt. Gemäß 1 sind in einem Substrat 102, welches ein Padoxid 104 und ein darauf ausgebildetes Padnitrid 106 aufweist, Gräben 108 ausgebildet. Ein Oxidliner 110 ist über den Seitenwänden des Substrats 102 ausgebildet, wobei ein Nitridliner 112 unter Verwendung einer chemischen Niederdruckgasphasenabscheidung (LPCVD, Low Pressure Chemical Vapor Deposition) wie dargestellt über dem Oxidliner 110 und über dem Padoxid 104 und Padnitrid 106 ausgebildet wird. Die Gräben 108 werden anschließend mit einem Isoliermaterial 114, welches Siliziumdioxid umfasst, aufgefüllt.
  • Zum Entfernen des Padnitrids 106 über dem Substrat 102 wird gemäß 2 ein Phosphorsäuren-Prozess 116 verwendet. Gemäß 3 kann ein CMP-Prozess zum Erleichtern eines Entfernens des Padnitrids und zum Entfernen des überschüssigen Isoliermaterials 114 von der Oberfläche des Substrats 102 verwendet werden.
  • Ein Problem beim herkömmlichen Ausbilden von Isolationsbereichen besteht darin, dass der Nitridliner 112 relativ dick ist. Beispielsweise werden herkömmliche Nitridliner 112 üblicherweise mittels LPCVD abgeschieden, wie in der US Patentschrift US 6,277,706 beschrieben ist, welche am 21. August 2001 für Ishikawa erteilt wurde und hier mit Bezug eingearbeitet ist, sowie der Patentschrift US 5,447,884 , die am 05. September 1995 für Fahey, et. al. erteilt wurde und ebenfalls mit Bezug hier eingearbeitet ist. Beispielsweise wird bei Ishikawa das Ausbilden eines Nitridliners mittels LPCVD und mit einer Dicke von 5 bis 10 nm (50 bis 100 Angström) beschrieben. Fahey et. al. beschreibt das Ausbilden eines Nitridliners mittels LPCVD mit einer Dicke von weniger als 5 nm (50 Angström), insbesondere mit einer Dicke von 4 nm.
  • Da das Ausbilden eines Nitridliners unter Verwendung von LPCVD einen relativ dicken Nitridliner 112 tiefer, werden ge mäß 3 Aussparungen 120 beim Entfernen des Padnitrids 106 und beim Entfernen des überschüssigen Isoliermaterials von der Oberfläche des Substrats 102 ausgebildet. Darüber hinaus neigt das Ausbilden von Nitridlinern mit Schichtdicken kleiner 3 bis 4 nm mittels LPCVD zu einer unvollständigen und nicht kontinuierlichen Linerausbildung, was wiederum dazu führt, dass eine schlechte Diffusionsbarriere ausgebildet wird. Beispielsweise beobachtete Fahey et. al., dass ein mittels LPCVD und mit einer Dicke von 3 nm (30 Angström) ausgebildeter Nitridliner eine Oxidation des Substrats hinter dem Nitridliner erlaubte.
  • Die Aussparungen 120 weisen eine Tiefe auf, die eine Funktion der Länge des Padnitrid-Ablöseprozesses darstellt und darüber hinaus teilweise eine Funktion der Dicke des Nitridliners 112 ist, und beispielsweise auch eine Funktion der Viskosität der Phosphorsäure ist, welche zum Entfernen des überschüssigen Isoliermaterials 114 von der oberen Oberfläche des Substrats 102 verwendet wird. Beispielsweise können die Aussparungen 120 eine Tiefe aufweisen, die größer oder gleich der Dicke des Nitridliners 112 ist. Wenn der Nitridliner 112 10 nm (100 Angström) dick ist, so können die Aussparungen 120 eine Tiefe unterhalb einer Oberfläche des Substrats 102 von beispielsweise ca. 10 nm (100 Angström) aufweisen. Die Aussparungen 120 können beispielsweise auf Grund von ähnlichen Ätzraten für das Padnitrid 106 und den Nitridliner 112 ausgebildet werden.
  • Das Ausbilden der Aussparung 120 ist dahingehend problematisch, da es eine schlechte elektrische Isolierung der aktiven Bereiche innerhalb des Substrats 102 verursacht. Die Ausbildung der Aussparung 120 verursacht darüber hinaus eine ungleichmäßige und nicht-ebene Topographie in der oberen Oberfläche des Substrats 102. Die Aussparungen 120 erhöhen die Beanspruchung des Substrats 102, können Kurzschlüsse verursachen und eine Verschlechterung der Anordnung an den Kanten in der Nähe der Aussparungen 120 bewirken. Somit sind zusätzli che Prozessschritte notwendig, um den Nitridliner über den Aussparungen 120 gemäß 4 aufzufüllen.
  • Beispielsweise kann ein zusätzlicher Nitridliner 122 abgeschieden oder rück-gefüllt werden, um die Aussparungen 120 aufzufüllen, wobei anschließend ein weiterer Polier- und/oder Rückbilde-Prozess verwendet wird um den Nitridliner 122 zu entfernen, wobei in einigen Anwendungen auch das Padoxid 104 über der oberen Oberfläche des Substrats 102 entfernt wird. Die hierbei auftretenden Probleme hinsichtlich der Reparatur einer Aussparung 120 beinhalten eine schlechte Haftung des rück-gefüllten Nitridliners 122: der rück-gefüllte Nitridliner 122 kann sich ablösen und abbrechen, was ähnlich schädliche Wirkungen aufweist wie die vorstehend beschriebenen Aussparungen 120.
  • Die Ausführungsbeispiele der vorliegenden Erfindung erzielen technische Vorteile durch die Verwendung eines ALD-Prozesses zum Ausbilden eines Nitridliners bei der Ausbildung eines Isolationsbereiches, wodurch sich ein ultradünner Nitridliner mit kontinuierlicher Bedeckung ergibt, welcher beispielsweise keine Poren oder Teilbereiche aufweist, bei denen kein Nitrid ausgebildet wird. Die Ausbildung einer dünneren, kontinuierlichen Schicht zum Ausbilden des Nitridliners kann unter Verwendung von ALD eher erzielt werden als mit LPCVD. Der Nitridliner verursacht keine Ausbildung von Aussparungen auf Grund der Viskosität der Ätzchemie, welche beispielsweise Phosphorsäure aufweisen kann, in der Nähe des sehr dünnen Nitridliners während dem Entfernungsprozess für eine Padnitridschicht und/oder eines überschüssigen Oxidfüllmaterials, wie nachfolgend beschrieben wird.
  • Die 5 bis 9 zeigen Schnittansichten eines Verfahrens zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung 250 für verschiedene Herstellungsstufen, wobei zum Ausbilden eines ultradünnen Nitridliners ALD verwendet wird. Neuartige mittels ALD ausgebildete dünne Nitridliner verhin dern die Ausbildung von Aussparungen über dem dünnen Nitridliner in nachfolgenden Herstellungsschritten.
  • Zunächst wird unter Bezugnahme auf 5 ein Werkstück 202 bereitgestellt. Das Werkstück 202 kann ein Halbleitersubstrat mit Silizium oder anderen Halbleitermaterialien aufweisen, welches beispielsweise von einer Isolierschicht bedeckt ist. Das Werkstück 202 kann ebenfalls nicht dargestellte andere aktive Komponenten oder Schaltungen aufweisen. Das Werkstück 202 kann beispielsweise Siliziumoxid über einem kristallinen Silizium aufweisen. Das Werkstück 202 kann andere nicht dargestellte leitende Schichten oder andere Halbleiterelemente wie z.B. Transistoren, Dioden, Kondensatoren usw. aufweisen. Verbundhalbleiter wie beispielsweise GaAs, InP, Si/Ge oder SiC können an Stelle von Silizium verwendet werden. Das Werkstück 202 kann beispielsweise Si, SiGe, Ge, SiC oder ein SOI-Substrat (Silicon-On-Insulator) aufweisen.
  • Ein Padoxid 204 ist über dem Werkstück 202 ausgebildet. Das Padoxid 204 kann beispielsweise ca. 4 nm von Siliziumdioxid (SiO2) aufweisen, obwohl das Padoxid 204 alternativ andere Materialien und Abmessungen aufweisen kann. Das Padoxid 204 wird nachfolgend auch beispielsweise als Padoxidschicht bezeichnet.
  • Über dem Padoxid 204 ist ein Padnitrid 206 ausgebildet. Das Padnitrid 206 kann beispielsweise ca. 100 nm von Siliziumnitrid (SixNy) aufweisen, obwohl das Padnitrid 206 alternativ andere Materialien und Abmessungen aufweisen kann. Das Padnitrid 206 wird nachfolgend auch als beispielsweise Padnitridschicht bezeichnet. Das Padnitrid 206 und das Padoxid 204 werden gemeinsam nachfolgend auch als beispielsweise Opfermaterial 206/204 bezeichnet.
  • Gräben 208 für Isolationsbereiche werden im Padnitrid 206, im Padoxid 204 und im Werkstück 202 gemäß 6 ausgebildet. Die Gräben 208 können eine Tiefe von der oberen Oberfläche des Werkstücks 202 von etwa 350 nm in einigen Anwendungen aufweisen, obwohl die Tiefe beispielsweise auch ca. 0.2 bis 1,0 μm oder größer sein kann. Die Gräben 108 können beispielsweise eine Breite von ca. 20 nm bis einige μm aufweisen, obwohl die Grabenbereite auch andere Abmessungen aufweisen kann.
  • Als Nächstes werden Seitenwände und Bodenoberflächen der Gräben 208 oxidiert, wodurch gemäß 7 beispielsweise unter Verwendung eines thermischen Oxidationsprozesses in Anwesenheit von O2 ein Oxidliner 210 ausgebildet wird, obwohl andere Oxidationsverfahren alternativ verwendet werden können. Der Oxidliner 210 kann eine Dicke von beispielsweise ca. 5 bis 10 nm aufweisen, obwohl alternativ der Oxidliner 210 auch andere Abmessungen aufweisen kann. Der Oxidliner 210 weist in einigen Ausführungsbeispielen vorzugsweise eine Dicke von ca. 10 nm (100 Angström) oder weniger auf. Vorzugsweise weist der Oxidliner 210 Siliziumdioxid auf, obwohl alternativ andere Oxide und Isoliermaterialien ebenfalls verwendet werden können.
  • Vorzugsweise wird der Oxidliner 210 nur an den Seitenwänden eines Abschnitts des Grabens 208 wie dargestellt innerhalb des Werkstücks 202 ausgebildet. Alternativ kann gemäß 7 der Oxidliner 210 an den Seitenwänden des Padoxids 204 und darüber hinaus (nicht dargestellt) auf dem Padnitrid 206 innerhalb des Grabens 208 und über der oberen Oberfläche des Padnitrids 206 ausgebildet sein.
  • Ein Atomlagenabscheideprozess (ALD) 254 wird vorzugsweise zum Ausbilden eines ultradünnen Nitridliners 252 an den Seitenwänden und der Bodenoberfläche der Gräben 208 beispielsweise über dem Oxidliner 210 innerhalb der Gräben 208 und auch über den Seitenwänden des Padoxids 204, des Padnitrids 206 und über der oberen Oberfläche des Padnitrids 206 gemäß 7 ausgebildet. Der ultradünne Nitridliner 252 weist vorzugsweise Siliziumnitrid auf; beispielsweise weist der Nitridliner 252 vorzugsweise Si3N4, SixNy, oder Si3N4 oder SixNy kombiniert mit einer kleinen Menge von Wasserstoff z.B. ca. 1% oder weniger von Wasserstoff gemäß einem bevorzugten Ausführungsbeispiel auf, obwohl der Nitridliner 252 beispielsweise alternativ andere Nitridmaterialien aufweisen kann.
  • Der ALD-Prozess 254 kann einen schnellen ALD-Prozess (RAD, Rapid ALD process) beispielsweise in einem Ausführungsbeispiel aufweisen. Gemäß einem anderen Ausführungsbeispiel kann der ALD-Prozess 254 eine Temperatur von ca. 100 bis 500 Grad Celsius in einem Umgebungsgas von H2, N2, Ar, He unter Verwendung eines gasförmigen oder nicht gasförmigen Precursors aufweisen, obwohl andere Temperaturen und Umgebungsgase ebenfalls verwendet werden können.
  • Gemäß einem Ausführungsbeispiel weist der ALD-Prozess 254 vorzugsweise einen Zwei-Zyklen-Prozess auf. Beispielsweise kann ein erster Zyklus verwendet werden, der einen Si-Ausbildezyklus aufweist, und ein zweiter Zyklus verwendet werden, der einen N-Ausbildezyklus aufweist. Der erste Zyklus kann einen ersten Precursor mit SiH4, Dichlorsilan (DCS), Trichlorsilan (TCS) oder andere Silizium enthaltende Substanzen als Si-Ausbildezyklus aufweisen, wobei der zweite Zyklus einen zweiten Precursor mit beispielsweise NH3, N2H4 oder anderen Stickstoff enthaltenden Substanzen als N-Ausbildezyklus aufweisen kann. Alternativ kann der ALD-Prozess 254 einen einzigen Zyklus aufweisen oder beispielsweise drei oder mehr Zyklen besitzen.
  • Der ALD-Prozess 254 weist einen Druck von vorzugsweise ca. 133 bis 13323 Pascal (1 bis 100 Torr) und vorzugsweise einen Druck von ca. 133 bis 2000 Pascal (1 bis 15 Torr) auf, obwohl alternativ andere Drücke verwendet werden können. Der ALD-Prozess 254 kann beispielsweise einen oder mehrere Abscheidezyklen aufweisen. Alternativ können ebenfalls andere Prozessparameter verwendet werden. Der ALD-Prozess 254 kann beispielsweise einen selbstbegrenzenden Aufwachsprozess mit ei nem Wachstum von einer Atomschicht pro Zyklus aufweisen. Ein selbst-abschließender oder selbst-auslaufender Precursor kann in diesem Ausführungsbeispiel z.B. verwendet werden, wobei eine Anzahl von Zyklen zum Erreichen der gewünschten Gesamtdicke des dünnen Nitridliners 252 wiederholt durchgeführt wird. Wenn ein schneller ALD-Prozess 254 verwendet wird, so kann beispielsweise ein nicht selbstbegrenzender Precursor verwendet werden. Die Abscheidung einer konformalen Schicht von ca. 30 oder mehr Atomschichten kann beispielsweise durch einen einzigen Zyklus eines schnellen ALD-Prozesses 254 erreicht werden.
  • Vorteilhafterweise ist der Nitridliner 252 extrem dünn und weist gemäß einem bevorzugten Ausführungsbeispiel eine Dicke von ca. 2,5 nm (25 Angström) oder weniger auf. Gemäß einem weiteren Ausführungsbeispiel weist der Nitridliner 252 darüber hinaus vorzugsweise eine Dicke von 0,3 bis 2,5 nm ( 3 bis 25 Angström) oder weniger auf. Die Verwendung eines ALD-Prozesses 254 zum Ausbilden des Nitridliners 252 resultiert in der Ausbildung einer kontinuierlichen Schicht eines Nitridmaterials (welches beispielsweise eine vollständige Abdeckung liefert), welches beispielsweise bei derartigen Abmessungen abgeschieden werden kann. In anderen Ausführungsbeispielen weist der Nitridliner 252 vorzugsweise eine Dicke von z.B. zumindest 0,8 nm (8 Angström) auf. Wenn der Nitridliner 252 beispielsweise eine Dicke von ca. 0,8 nm (8 Angström) oder größer aufweist, so stellt der Nitridliner 252 eine effektive Barrierenschicht zum Verhindern einer Bor-Penetration (B) dar, welches einen Vorteil darstellt, wenn das Werkstück 202 mit B als Dotierstoffmaterial implantiert wird. Der Nitridliner 252 mit einer Dicke von ca. 0,8 nm (8 Angström) oder größer wirkt darüber hinaus als eine exzellente Diffusionsbarriere gegenüber anderen Dotierstoffarten. In diesem Ausführungsbeispiel verhindert der Nitridliner 252 vorzugsweise eine Diffusion von Dotierstoffmaterialien wie z.B. B aus dem Werkstück 202 in das nachfolgend abgeschiedene Isoliermaterial 214, welches nachfolgend beschrieben wird.
  • Da zum Ausbilden des Nitridliners 252 ein ALD- oder RAD-Prozess 254 verwendet wird, ist der Nitridliner 252 sehr dünn, wobei er dennoch eine gleichmäßige, kontinuierliche Abdeckung des Nitridliners 252 über den Seitenwänden von beispielsweise zumindest dem Oxidliner 210 aufweist. In einigen Ausführungsbeispielen weist der dünne Nitridliner 252 vorzugsweise einen nicht abgestuften Materialinhalt auf, wobei z.B. der dünne Nitridliner 252 vorzugsweise die gleiche Menge von Si und N über die gesamte Dicke des Liners 252 aufweist, beispielsweise von einem Punkt innerhalb des dünnen Nitridliners 252, der am nächsten zu den Seitenwänden und zur Bodenoberfläche des Grabens 208 liegt und sich nach innen in Richtung des Isoliermaterials 219 bewegt, welches den Graben füllt (siehe 8).
  • Der Nitridliner 252 weist vorzugsweise in einem Ausführungsbeispiel das gleiche Material auf wie das Padnitrid 206. In einigen Ausführungsbeispielen weist der Nitridliner 252 vorzugsweise Siliziumnitrid auf, obwohl andere Nitridmaterialien oder Isoliermaterialien oder Diffusionsbarrieren ebenfalls für beispielsweise den Nitridliner 252 verwendet werden können. In einem Ausführungsbeispiel kann der Nitridliner 252 eine einzige Atomschicht, z.B. eine Monoschicht, von Siliziumnitridmolekülen aufweisen. Alternativ kann in einem anderen Ausführungsbeispiel der Nitridliner 252 einige Monoschichten (z.B. zwei bis zehn oder mehr Monoschichten von Siliziumnitridmolekülen) aufweisen. Gemäß einem weiteren Ausführungsbeispiel weist der Nitridliner 252 vorzugsweise eine Dicke auf, die ca. ein Zehntel oder weniger der Dicke des Oxidliners 210 an den Seitenwänden und der Bodenoberfläche der Gräben 208 ist.
  • In einem optionalen Prozess kann nach dem Ausbilden des dünnen Nitridliners 252 mittels ALD der Nitridliner 252 zum Verbessern der Schicht-Zusammensetzung und -Eigenschaften, wie beispielsweise Verbesserung der Barriereneigenschaften und Spannungseigenschaften, behandelt werden. Beispielsweise kann das Werkstück 202 einer Behandlung ausgesetzt werden, wie z.B. einem UV-Prozess (UV, Ultra Violet), einem Plasmaprozess und/oder einem Wärmeprozess, um den Nitridliner 252 zu behandeln. Der UV-Prozess kann beispielsweise eine Belichtung des Werkstücks 202 mit Licht einer ultravioletten Wellenlänge aufweisen. Der UV-Prozess wird vorzugsweise bei einer Temperatur von ca. 250 bis 800 Grad Celsius gemäß einem Ausführungsbeispiel durchgeführt, wobei er vorzugsweise bei einer Temperatur von z.B. ca. 400 bis 550 Grad Celsius durchgeführt wird, obwohl andere Temperaturen ebenso verwendet werden können. Der UV-Prozess kann einen Druck von ca. 133 bis 6666 Pascal (1 bis 50 Torr) in einer Umgebung von beispielsweise Ar, N2 oder He aufweisen, obwohl alternativ andere Drücke und Umgebungsgase ebenfalls verwendet werden können. Der UV-Prozess kann beispielsweise eine einzige Wellenlänge oder eine breitbandige Lichtquelle aufweisen. Gemäß einem Ausführungsbeispiel weist der UV-Prozess beispielsweise einen breitbandigen Bereich auf, der zum Maximieren des UV-Behandlungseffekts optimiert ist.
  • Gemäß einem weiteren Ausführungsbeispiel kann die optionale Behandlung einen Plasmaprozess aufweisen. Der Plasmaprozess kann das Aussetzen des Werkstücks 202 in einem Plasma bei einer Temperatur von ca. 400 bis 550 Grad Celsius umfassen. Der Plasmaprozess kann einen Druck von ca. 133 bis 13332 Pascal (1 bis 100 Torr) aufweisen, und gemäß einem Ausführungsbeispiel vorzugsweise einen Druck von ca. 533 bis 1066 Pascal (4 bis 8 Torr) aufweisen. Der Plasmaprozess kann in einer Stickstoffumgebung durchgeführt werden, obwohl alternativ He, Ar oder andere Umgebungsgase verwendet werden können. Der Plasmaprozess kann beispielsweise bei hochfrequenter Radiofrequenz (HFRF, High Frequency Radio Frequency)-Leistung von ca. 20 bis 100 Watt durchgeführt werden. Diese Prozessparameter sind beispielhaft aufgeführt; alternativ können ebenfalls andere Prozessparameter für den Plasmaprozess verwendet werden.
  • Gemäß einem anderen Ausführungsbeispiel kann die optionale Behandlung einen Wärmeprozess aufweisen. Der Wärmeprozess kann das Erwärmen des Werkstücks 202 in einem Stickstoffumgebung-Ausheilprozess bei einer Temperatur von beispielsweise ca. 400 bis 1000 Grad Celsius für ca. 30 Minuten bis 3 Stunden umfassen, obwohl alternativ andere Temperaturen, Zeitdauern und Umgebungsgase verwendet werden können. Gemäß einem bevorzugten Ausführungsbeispiel wird der Wärmeprozess vorzugsweise in einer zu Sauerstoff verschiedenen Umgebung durchgeführt. Ein Vorteil der Ausführungsbeispiele der vorliegenden Erfindung liegt darin begründet, das beispielsweise ein Sauerstoffausheilprozess nach dem Ausbilden des Nitridliners 252 nicht benötigt wird.
  • Alternativ können eine oder mehrere dieser Behandlungsprozesse und/oder beispielsweise andere Behandlungsprozesse verwendet werden. Der optionale Behandlungsprozess kann beispielsweise einen oder mehrere UV-Prozesse, Plasma-Prozesse und/oder Wärme-Prozesse aufweisen.
  • Vorteilhafterweise kann die optionale Behandlung zum Modulieren der Beanspruchung des Nitridliners 252 verwendet werden. Der Nitridliner 252 kann auf Grund von unvollständiger Dissoziation der SiN-Bindungen während des Abscheideprozesses Siliziumnitrid mit Silizium und Nitrid aufweisen, welches eine geringe Menge von Wasserstoff besitzt. Beispielsweise kann der Nitridliner 252 unter Verwendung eine Zwei-Zyklen-Prozesses mit Silan und Ammoniak ausgebildet werden, welche beide Wasserstoff enthalten. Der Wasserstoff kann in geringer Menge im dünnen Nitridliner 252 vorhanden sein. Die Behandlung, z.B. mit einem UV-Prozess, Plasma-Prozess und/oder Wärme-Prozess, verändert den Wasserstoffgehalt des Nitridliners 252, und die Behandlungsparameter können derart gewählt werden, dass sie die Zug- oder Druck-Beanspruchung des Nitridliners 252 verändern, z.B. erhöhen oder verringern. Die optionale Behandlung verändert die Bindung der Atome des Liners 252 und kann beispielsweise die Leistungsfähigkeit der Anordnung verbessern.
  • Als ein Beispiel kann in einem Ausführungsbeispiel ein UV-Behandlungsprozess zum Entfernen von zumindest einem Teilbereich des Wasserstoffs in dem Nitridliner 252 verwendet werden, wodurch im Material des Nitridliners 252 Hohlräume erzeugt werden. Die Hohlräume verursachen ein Schrumpfen des Liners 252, und das Entfernen des Wasserstoffs wandelt die Hohlräume in Siliziumnitridbindungen um, wodurch sich eine erhöhte Zug-Beanspruchung des Liners 252 um beispielsweise 10 bis 300% oder mehr ergibt. Nach dem ALD-Prozess 254 kann der Nitridliner 252 Si3N4 oder SixNy kombiniert mit ca. 1% oder weniger von Wasserstoff aufweisen, und nach dem optionalen Behandlungsprozess kann der Nitridliner 252 Si3N4 oder SixNy kombiniert mit weniger als ca. 1% Wasserstoff aufweisen, wobei z.B. der Nitridliner 252 eine verringerte Menge von Wasserstoff enthält im Vergleich zum Wasserstoffgehalt des Nitridliners 252 nach dem ALD-Prozess 254.
  • Als Nächstes wird ein Isoliermaterial 214 über den Gräben 208, z.B. über dem Nitridliner 252 abgeschieden oder ausgebildet, um, wie in 8 dargestellt, die Gräben 208 bis zu einer Höhe von zumindest oberhalb der oberen Oberfläche des Werkstücks 202 aufzufüllen. Wie dargestellt, kann in einigen Ausführungsbeispielen das Isoliermaterial 214 auch bis zu einer Höhe oberhalb der Bodenoberfläche beispielsweise des Padnitrids 206 ausgebildet werden. Das Isoliermaterial 214 weist vorzugsweise ein Oxidmaterial wie beispielsweise Siliziumdioxid auf, obwohl alternativ andere Isoliermaterialien für das Isoliermaterial 214 verwendet werden können.
  • Als nächstes werden ein oder mehrere Entfernungs-Prozesse zum Entfernen des Padnitrids 206 von der oberen Oberfläche des Werkstücks 202 und zum Entfernen von zumindest einem Teilbereich des überschüssigen Isoliermaterials 214 von oberhalb zumindest einem Teilbereich der oberen Oberfläche des Werk stücks 202 durchgeführt, wodurch sich die Struktur gemäß 9 ergibt. Beispielsweise kann ein erster Ätzprozess mit Phosphorsäure zum Entfernen des Padnitrids 206 verwendet werden. Optional kann ein zweiter Ätzprozess mit Flusssäure anschließend verwendet werden, um zumindest einen Teilbereich des überschüssigen Isoliermaterials 214 über zumindest einem Teilbereich der oberen Oberfläche des Werkstücks 202 zu entfernen. Alternativ kann das überschüssige Isoliermaterial 214 während beispielsweise des ersten Ätzprozesses mit Phosphorsäure entfernt werden. Darüber hinaus können beispielsweise unterschiedliche Chemikalien zum Entfernen des Oxidmaterials und des Nitridmaterials verwendet werden. Ein CMP-Prozess (CMP, Chemical Mechanical Polishing) kann ebenfalls beispielsweise zum Entfernen des überschüssigen Isoliermaterials 214 und/oder des Padnitrids 206 verwendet werden.
  • In den Ätzprozessen zum Entfernen des Padnitrids 206 und des überschüssigen Isoliermaterials 214 oder in einem getrennten Ätzprozess kann das Padoxid 204 ebenfalls entfernt werden, obwohl gemäß der strichlierten Darstellung in 9 alternativ das Padoxid 204 auch auf der Struktur verbleiben kann. Wenn das Padoxid 204 auf der Struktur verbleibt, so sind das Isoliermaterial 214, der Oxidliner 210 und der Nitridliner 252 vorzugsweise zumindest koplanar zur oberen Oberfläche des Werkstücks 202; wie in der strichlierten Darstellung gezeigt, kann Isoliermaterial 214, der Oxidliner 210 und der Nitridliner 252 leicht über die obere Oberfläche des Werkstücks 202 um etwa die Dicke des Padoxids 204 hinausragen.
  • Gemäß einem anderen Ausführungsbeispiel wird das Padoxid 204 unter Verwendung eines Ätzprozesses entfernt, der vorzugsweise selektiv zu Siliziumnitrid ist. In diesem Ausführungsbeispiel werden das Padoxid 204 und ein oberer Teilbereich des Isoliermaterials 214 und des Oxidliners 210 mit einer Dicke von etwa gleich der Dicke des Padoxids 204 ebenfalls von oberhalb der oberen Oberfläche des Werkstücks 202 entfernt. Der dünne Nitridliner 252 muss während dieses Ätzprozesses zum Entfernen des beispielsweise Padoxids 204 nicht entfernt werden. Demzufolge kann der dünne Nitridliner 252 zumindest koplanar zur oberen Oberfläche des Werkstücks 202 in diesem Ausführungsbeispiel liegen; beispielsweise kann sich der dünne Nitridliner 252 leicht über die obere Oberfläche des Werkstücks 202 um einen Betrag erstrecken, der in etwa gleich der Dicke des Padoxids 204 ist.
  • In einem nochmals weiteren Ausführungsbeispiel wird das Padoxid 204 mittels eines CMP-Prozesses entfernt, der ebenfalls einen oberen Teilbereich des dünnen Nitridliners 252 entfernt. In diesem Ausführungsbeispiel besitzt der dünne Nitridliner 252 beispielsweise eine obere Oberfläche, welche koplanar mit der oberen Oberfläche des Werkstücks 202 ist.
  • Als Nächstes wird Bezug nehmend auf 10 in einigen Ausführungsbeispielen der Überschuss-Entfernungsprozess zum Entfernen des Padnitrids 206 und zumindest eines Teilbereichs der Isolierschicht 214 über dem Graben 208 derart entworfen, dass sich oberhalb des Werkstücks 202 eine positive Stufenhöhe d1 ergibt, wobei die obere Oberfläche h1 des Isoliermaterials 214 um einen Betrag d1 größer ist als die obere Oberfläche h2 des Werkstücks 202. Der Betrag der positiven Stufenhöhe d1 weist vorzugsweise ca. 30 nm und insbesondere beispielsweise ca. 0 bis 40 nm oberhalb der oberen Oberfläche h2 des Werkstücks 202 oberhalb des Grabenbereichs auf, obwohl alternativ die positive Stufenhöhe d1 andere Abmessungen aufweisen kann.
  • Die Abmessung d1 kann auf Grund von Variationen im Ätzprozess, welcher beispielsweise Trocken- oder Nass-Ätzprozesse aufweisen kann, welche zum Entfernen des überschüssigen Isoliermaterials 206, 214 und der Liner 204, 252 von der oberen Oberfläche des beispielsweise Werkstücks 202 verwendet werden können, entlang einer Oberfläche eines Werkstücks 202 um ca. 0 bis 40 nm oder mehr variieren. In anderen Ausführungsbeispielen kann die Abmessung d1 in etwa die gleiche Abmessung aufweisen wie für die Isolationsstrukturen 260 (gezeigt in 9) und die Isolationsstrukturen 270 (gezeigt in 10) entlang der Oberfläche eines Werkstücks 202 und kann beispielsweise 0 bis 40 nm aufweisen. Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird jedoch vorzugsweise eine negative Stufenhöhe nicht erzeugt, beispielsweise ist die obere Oberfläche h1 des Isoliermaterials 214 nicht unterhalb der oberen Oberfläche h2 des Werkstücks 202, was in einigen Anwendungsfällen zu einer unzureichenden Isolierung der Isolationsstrukturen 260 und 270 führen würde. Das Ziel einer positiven Stufenhöhe d1 dient in einigen Ausführungsbeispielen vorzugsweise der Sicherstellung, dass beispielsweise eine negative Stufenhöhe nicht hergestellt wird.
  • Die Seitenwände des Teilbereichs des Isoliermaterials 214, der sich oberhalb der oberen Oberfläche des Werkstücks 202 erstreckt, können in Richtung des Isoliermaterials 214 nach innen verjüngt sein, wie in 10 dargestellt, was sich beispielsweise auf Grund der vorangehenden Rückbildungs- und Ätzschritte ergibt.
  • Gemäß bevorzugten Ausführungsbeispielen der vorliegenden Erfindung liegt im endgültigen Aufbau der Isolationsstrukturen 260 und 270 der dünne Nitridliner 252 im Graben 208 zumindest koplanar mit der oberen Oberfläche des Werkstücks 202; beispielsweise liegt der dünne Nitridliner 252 koplanar mit der oberen Oberfläche des Werkstücks 202 oder der dünne Nitridliner 252 erstreckt sich leicht über die obere Oberfläche des Werkstücks 202 um ca. 0 bis 40 nm. Ferner liegt vorzugsweise im endgültigen Aufbau der Isolationsstrukturen 260 und 270 auch das Isoliermaterial 214 im Graben 208 zumindest koplanar zu der oberen Oberfläche des Werkstücks 202; beispielsweise liegt das Isoliermaterial 214 koplanar zur oberen Oberfläche des Werkstücks 202 oder das Isoliermaterial 214 erstreckt sich leicht über die obere Oberfläche des Werkstücks 202 um ca. 0 bis 40 nm. Vorteilhafterweise werden in bevorzugten Ausführungsbeispielen der dünne Nitridliner 252 und das Iso tiermaterial 214 vorzugsweise nicht unter die obere Oberfläche des Werkstücks 202 zurückgebildet, nachdem der hier beschriebene neuartige Herstellungsprozess durchgeführt wurde.
  • Die Isolationsstrukturen 260 und 270 weisen Isolationsstrukturen auf, die das Isoliermaterial 214, den dünnen Nitridliner 252 und den Oxidliner 210 aufweisen. Die Isolationsstrukturen 260 und 270 können beispielsweise STI-Bereiche, DT-Isolationsbereiche oder andere Arten von Isolationsstrukturen aufweisen. Vor oder nach dem Ausbilden der hier beschriebenen neuartigen Isolationsstrukturen 260 und 270 können beispielsweise zwei oder mehrere (nicht dargestellte) aktive Gebiete im Werkstück 202 ausgebildet werden, wobei ein Graben 208 zwischen den zwei oder mehreren aktiven Gebieten ausgebildet wird. Die Isolationsstrukturen 260 und 270 liefern eine elektrische Isolation zwischen den aktiven Gebieten. Die optionalen hier beschriebenen Behandlungsprozesse verbessern beispielsweise die Leistungsfähigkeit der aktiven Gebiete. Beispielsweise können die aktiven Gebiete Transistoren aufweisen, wobei der Behandlungsprozess zu einer verbesserten Geräte-Leistungsfähigkeit der Transistoren führen kann, wie beispielsweise einem verringerten Leistungsverbrauch und/oder einer erhöhten Geschwindigkeit bei einem Wechsel zwischen den Zuständen der Transistoren, wenn die Transistoren beispielsweise von einem „Aus"-Zustand in einen „Ein"-Zustand übergeführt werden.
  • Die Vorteile der Ausführungsbeispiele der vorliegenden Erfindung liegen im Bereitstellen neuartiger Verfahren zum Ausbilden von Isolationsbereichen 260 und 270 sowie zugehöriger Strukturen, wobei beispielsweise im Bereich 256 gemäß 9 und 10 keine Aussparungen über dem ultradünnen Nitridliner 252 während der verschiedenen Entfernungs-Prozesse für das Isoliermaterial 214, 206, 204 uns 252 ausgebildet werden. Die Isolationsgebiete 260 und 270 weisen eine glatte Topographie oder eine positive Stufenhöhe oder Kombinationen hiervon entlang der Oberfläche eines Halbleiter-Werkstücks 202 gemäß Ausführungsbeispielen der vorliegenden Erfindung auf. Beispielsweise können einige Isolationsbereiche 260 eine obere Oberfläche des Isoliermaterials 214 aufweisen, welche gemäß 9 koplanar zur oberen Oberfläche des Werkstücks 202 liegt, und andere Isolationsbereiche 270 können, wie in 10 dargestellt ist, eine positive Stufenhöhe aufweisen, wobei beispielsweise die obere Oberfläche der Isolationsbereichs 270 sich über die obere Oberfläche des Werkstücks um einen Betrag d1 erstreckt.
  • Gemäß den bevorzugten Ausführungsbeispielen der vorliegenden Erfindung werden keine Nitridliner-Auffüllprozesse (wie beim Stand der Technik gemäß 4) benötigt, wodurch die Anzahl der für die Herstellung der Halbleiteranordnung 250 notwendigen Herstellungs-Prozessschritte vorteilhafterweise verringert sind und somit die Kosten reduziert sind. Da ein Nitridliner-Rückfüllprozess nicht benötigt wird, können die mit den Nitridliner-Rückfüllprozessen einhergehenden Probleme vermieden werden, wie beispielsweise der Möglichkeit einer schlechten Haftung des rückgefüllten Liners und nachfolgendem Aus- beuteverlust sowie einer verringerten Möglichkeit einer Kontamination der Isolationsbereiche 260 und 270.
  • Die hier beschriebenen optionalen Behandlungsprozesse können die Beanspruchung des Nitridliners 252 ändern, wodurch sich eine Geräte-Leistungsfähigkeit verbessert. Der dünne Nitridliner 252 liefert in einigen Ausführungsbeispielen eine hervorragende Diffusionsbarriere, wodurch Substanzen wie implantierte Dotierstoffarten (welche beispielsweise in das Werkstück 202 implantiert sind) daran gehindert werden in das Isoliermaterial 214 der Isolationsbereiche 260 und 270 zu diffundieren, wodurch beispielsweise die elektrischen Isolationseigenschaften der neuartigen Isolationsbereiche 260 und 270 bewahrt oder verbessert werden.
  • Experimentelle Ergebnisse zeigen, dass der hier beschriebene ultradünne Nitridliner 252 dazu führt, dass keine Aussparun gen in der Nähe des Nitridliners 252 ausgebildet werden. Da der extrem dünne Nitridliner 252 ultradünn ist, konnte erwartet werden, dass die Aussparungen mit einer geringeren Tiefe ausgebildet werden als Aussparungen, welche mit dickeren Nitridlinern ausgebildet werden. Vorteilhafterweise wurden jedoch unerwartete Ergebnisse durch die experimentellen Ergebnisse der Ausführungsbeispiele der vorliegenden Erfindung dahingehend erzielt, dass überhaupt keine Aussparungen ausgebildet werden. Es wird vermutet, dass auf Grund der Extremen Dünnheit des dünnen Nitridliners 252 möglicherweise kombiniert mit der Viskosität der Ätzchemie in der Nähe des extrem dünnen Nitridliners 252 während des nachfolgenden Entfernungs-Prozesses, welcher beispielsweise zum Entfernen der Padnitridschicht 204 und/oder des überschüssigen Oxidfüllmaterials 214 verwendet wird, keine Aussparungen in der Nähe des dünnen Nitridliners 252 ausgebildet werden.
  • Obwohl vorstehend Ausführungsbeispiele der vorliegenden Erfindung und ihre Vorteile im Detail beschrieben wurden, können selbstverständlich verschiedene Änderungen, Ergänzungen und Umbauten durchgeführt werden, ohne hierbei vom Kern und Umfang der durch die angefügten Ansprüche definierten Erfindung abzuweichen. Beispielsweise wird vom Fachmann sicherlich verstanden, dass eine Vielzahl von Merkmalen, Funktionen, Prozessen und Materialien, die hier beschrieben wurden, variiert werden können, während man weiterhin innerhalb des Umfangs der vorliegenden Erfindung bleibt. Darüber hinaus soll der Umfang der vorliegenden Anmeldung nicht durch die bestimmten Ausführungsbeispiele des in der Beschreibung beschriebenen Prozesses, der Maschine des Herstellungsverfahrens der Zusammensetzung, der Anordnung, der Verfahren und Schritte begrenzt sein. Wie ein Fachmann aus der Offenbarung der vorliegenden Erfindung leicht verstehen wird, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen, Anordnungen, Verfahren oder Schritte, welche derzeit existieren oder später entwickelt werden und im Wesentlichen die gleiche Funktion oder im Wesentlichen das gleiche Ergebnis wie die entsprechenden Ausführungsbeispiele liefern, verwendet werden. Demzufolge sollen durch die angefügten Ansprüche derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen, Anordnungen, Verfahren oder Schritte innerhalb ihres Schutzumfangs liegen.

Claims (24)

  1. Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks, wobei das Werkstück eine obere Oberfläche aufweist; Ausbilden von zumindest einem Graben im Werkstück, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist; Ausbilden eines dünnen Nitridliners über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens und über der oberen Oberfläche des Werkstücks mittels Atomlagenabscheidung (ALD); Abscheiden eines Isoliermaterials über der oberen Oberfläche des Werkstücks, wobei der zumindest eine Graben mit Isoliermaterial aufgefüllt wird; und Entfernen von zumindest einem Teilbereich des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks, wobei nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks, der dünne Nitridliner in dem zumindest einen Graben zumindest koplanar mit der oberen Oberfläche des Werkstücks ist und wobei der dünne Nitridliner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung ausbilden.
  2. Verfahren nach Patentanspruch 1, wobei das Ausbilden des dünnen Nitridliners das Ausbilden eines Liners umfasst, der kontinuierlich ist und eine Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist.
  3. Verfahren nach Patentanspruch 1, wobei das Ausbilden des dünnen Nitridliners das Ausbilden von Si3N4, SixNy, oder Si3N4 oder SixNy kombiniert mit ca. 1% oder weniger von Wasserstoff aufweist.
  4. Verfahren nach Patentanspruch 3, mit dem weiteren Schritt des Ausbildens einer Opfermaterialschicht über dem Werkstück vor dem Ausbilden des zumindest einen Grabens im Werkstück, wobei das Ausbilden des zumindest einen Grabens im Werkstück ferner den Schritt umfasst des Ausbildens von zumindest einem Graben in der Opfermaterialschicht, wobei das Ausbilden des dünnen Nitridliners ferner den Schritt umfasst des Ausbildens des dünnen Nitridliners über Seitenwänden der Opfermaterialschicht und über einer oberen Oberfläche der Opfermaterialschicht, mit dem weiteren Schritt eines Entfernens von zumindest einem Teilbereich der Opfermaterialschicht nach dem Auffüllen des zumindest einen Grabens mit Isoliermaterial.
  5. Verfahren nach Patentanspruch 1, wobei die obere Oberfläche des Werkstück eine erste Höhe aufweist, wobei nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks das Isoliermaterial eine zweite Höhe über dem zumindest einen Graben aufweist, und wobei die zweite Höhe größer oder gleich der ersten Höhe der oberen Oberfläche des Werkstücks ist.
  6. Verfahren nach Patentanspruch 5, wobei die zweite Höhe sich von der ersten Höhe um ca. 0 bis 40 nm unterscheidet.
  7. Verfahren zum Ausbilden eins Isolationsbereiches in einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Ausbilden eines Padoxids über dem Werkstück; Ausbilden eines Padnitrids über dem Padoxid; Ausbilden von zumindest einem Graben im Padnitrid, Padoxid und Werkstück; Ausbilden eines Oxidliners über zumindest einem Teilbereich des zumindest einen Grabens, welcher im Werkstück ausgebildet ist; Ausbilden eines dünnen Nitridliners über dem zumindest einen Graben und über dem Oxidliner unter Verwendung einer Atomlagenabscheidung (ALD); Abscheiden eines Oxidmaterials zum Auffüllen des zumindest einen Grabens mit Oxidmaterial, wobei ein erster Teilbereich des Oxidmaterials über der Bodenoberfläche des Padnitrids angeordnet ist und wobei ein zweiter Teilbereich des Oxidmaterials über der oberen Oberfläche des Werkstücks angeordnet ist; Entfernen des Padnitrids; Entfernen des ersten Teilbereichs des Oxidmaterials von oberhalb der Bodenoberfläche des Padnitrids; und Entfernen von zumindest einem Teilbereich des zweiten Teilbereichs des Oxidmaterials von oberhalb der oberen Oberfläche des Werkstücks, wobei nach dem Entfernen des zumindest einen Teilbereichs des zweiten Teilbereichs des Oxidmaterials von oberhalb der oberen Oberfläche des Werkstücks der dünnen Nitridliner zumindest koplanar mit der oberen Oberfläche des Werkstücks ist, und wobei der dünne Nitridliner, der Oxidliner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung ausbilden.
  8. Verfahren nach Patentanspruch 7, wobei das Ausbilden des dünnen Nitridliners das Ausbilden eins Liners umfasst, der kontinuierlich ist und eine Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist.
  9. Verfahren nach Patentanspruch 7, wobei das Ausbilden des Padnitrids und des dünnen Nitridliners das Ausbilden von Siliziumnitrid umfasst, und wobei das Ausbilden des Padoxids, des Oxidliners und des Oxidmaterials das Ausbilden von Siliziumdioxid umfasst.
  10. Verfahren nach Patentanspruch 7, mit dem weiteren Schritt eines Ausbildens von zumindest zwei aktiven Gebieten im Werkstück, wobei das Ausbilden des zumindest einen Grabens ein Ausbilden eines Grabens zwischen den zumindest zwei aktiven Gebieten umfasst und wobei das Abscheiden des Oxidmaterials ein Ausbilden des flachen Grabenisolationsbereichs (STI) zwischen den zumindest zwei aktiven Gebieten umfasst.
  11. Verfahren nach Patentanspruch 7 mit dem weiteren Schritt einer Behandlung des dünnen Nitridliners mit einem UV-Prozess, einem Plasmaprozess, einem Wärme-Prozess oder Kombinationen hiervon nach dem Ausbilden des dünnen Nitridliners.
  12. Verfahren nach Patentanspruch 11, wobei das Behandeln des dünnen Nitridliners die Zug- oder Druck-Beanspruchung des dünnen Nitridliners ändert.
  13. Verfahren nach Patentanspruch 11, mit dem weiteren Schritt eines Ausbildens von zumindest zwei aktiven Gebieten im Werkstück, wobei das Ausbilden des zumindest einen Grabens ein Ausbilden eines Grabens zwischen den zumindest zwei aktiven Gebieten umfasst, wobei das Abscheiden des Oxidmaterials ein Ausbilden eines flachen Grabenisolationsbereichs (STI) zwischen den zumindest zwei aktiven Gebieten umfasst, und wobei das Behandeln des dünnen Nitridliners die Leistungsfähigkeit der aktiven Gebiete verbessert.
  14. Verfahren zum Ausbilden eines Isolationsbereiches in einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks, wobei das Werkstück eine obere Oberfläche aufweist; Ausbilden einer Opfermaterialschicht über dem Werkstück; Ausbilden von zumindest einem Graben in der Opfermaterialschicht und dem Werkstück, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist; Ausbilden eines ersten Liners über zumindest den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens im Werkstück; Ausbilden eines zweiten Liners über dem ersten Liner mittels Atomlagenabscheidung (ALD); Auffüllen des zumindest einen Grabens mit Isoliermaterial, wobei ein Teilbereich des Isoliermaterials über der oberen Oberfläche des Werkstücks angeordnet ist; Entfernen von zumindest einem Teilbereich der Opfermaterialschicht von oberhalb des Werkstücks; und Entfernen des Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks, wobei nach dem Entfernen des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks zumindest der zweite Liner koplanar zur oberen Oberfläche des Werkstücks ist, und wobei der zweite Liner, der erste Liner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung ausbilden.
  15. Verfahren nach Patentanspruch 14, wobei das Ausbilden des zweiten Liners das Ausbilden des zweiten Liners mittels schneller Atomlagenabscheidung aufweist.
  16. Verfahren nach Patentanspruch 14, wobei zumindest ein Teilbereich der Opfermaterialschicht eine Padnitridschicht mit Siliziumnitrid aufweist, wobei das Ausbilden des zweiten Liners das Ausbilden von Siliziumnitrid aufweist, und wobei das Entfernen von zumindest dem Teilbereich des Opfermaterials von oberhalb des Werkstücks das Entfernen der Padnitridschicht aufweist.
  17. Verfahren nach Patentanspruch 14, wobei das Ausbilden des zweiten Liners das Ausbilden eines kontinuierlichen Liners mit einer Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist.
  18. Verfahren nach Patentanspruch 14, wobei zumindest ein Teilbereich der Opfermaterialschicht eine Padoxidschicht mit Siliziumdioxid aufweist, wobei das Ausbilden des ersten Liners ein Ausbilden von Siliziumdioxid aufweist, und wobei das Auffüllen des zumindest einen Grabens mit Isoliermaterial das Auffüllen des Grabens mit Siliziumdioxid aufweist.
  19. Verfahren nach Patentanspruch 14, wobei nach dem Entfernen des Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks der erste Liner und das Iso liermaterial zumindest koplanar zu der oberen Oberfläche des Werkstücks sind.
  20. Halbleiteranordnung mit: einem Werkstück, wobei das Werkstück eine obere Oberfläche aufweist; zumindest einem Graben, der im Werkstück ausgebildet ist, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist; einem dünnen Nitridliner, der über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens angeordnet ist, wobei der dünne Nitridliner kontinuierlich ist und eine Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist; und einem Isoliermaterial, welches über dem dünnen Nitridliner innerhalb des Grabens angeordnet ist, wobei der dünne Nitridliner zumindest koplanar zu der oberen Oberfläche des Werkstücks ist, und wobei der dünne Nitridliner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung aufweisen.
  21. Halbleiteranordnung nach Patentanspruch 20, wobei der dünne Nitridliner Si3N4, SixNy, oder Si3N4 oder SixNy kombiniert mit ca. 1% oder weniger von Wasserstoff aufweist.
  22. Halbleiteranordnung nach Patentanspruch 20, wobei der dünne Nitridliner eine einzige Monoschicht von Nitridmolekülen oder 2 bis 10 Monoschichten von Nitridmolekülen aufweist.
  23. Halbleiteranordnung nach Patentanspruch 20, wobei das Isoliermaterial Siliziumdioxid aufweist.
  24. Halbleiteranordnung nach Patentanspruch 20, gekennzeichnet durch einen dünnen Oxidliner, der über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens unterhalb des dünnen Nitridliners angeordnet ist.
DE102006060996.4A 2005-12-20 2006-12-20 Halbleiteranordnung mit Isoliergraben und Verfahren zu deren Herstellung Expired - Fee Related DE102006060996B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/312,878 US8501632B2 (en) 2005-12-20 2005-12-20 Methods of fabricating isolation regions of semiconductor devices and structures thereof
US11/312;878 2005-12-20

Publications (2)

Publication Number Publication Date
DE102006060996A1 true DE102006060996A1 (de) 2007-08-09
DE102006060996B4 DE102006060996B4 (de) 2014-05-22

Family

ID=38174214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006060996.4A Expired - Fee Related DE102006060996B4 (de) 2005-12-20 2006-12-20 Halbleiteranordnung mit Isoliergraben und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US8501632B2 (de)
DE (1) DE102006060996B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501632B2 (en) 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US20080111212A1 (en) * 2006-11-13 2008-05-15 Promos Technologies Inc. Capacitance structure of a semiconductor device and method for manufacturing the same
US7524777B2 (en) * 2006-12-14 2009-04-28 Texas Instruments Incorporated Method for manufacturing an isolation structure using an energy beam treatment
US20120122319A1 (en) * 2007-09-19 2012-05-17 Hironobu Shimizu Coating method for coating reaction tube prior to film forming process
US7892939B2 (en) * 2008-03-06 2011-02-22 Infineon Technologies Ag Threshold voltage consistency and effective width in same-substrate device groups
US8202803B2 (en) * 2009-12-11 2012-06-19 Tokyo Electron Limited Method to remove capping layer of insulation dielectric in interconnect structures
US8765561B2 (en) 2011-06-06 2014-07-01 United Microelectronics Corp. Method for fabricating semiconductor device
US20120319242A1 (en) * 2011-06-20 2012-12-20 Duli Mao Dopant Implantation Hardmask for Forming Doped Isolation Regions in Image Sensors
US8921944B2 (en) 2011-07-19 2014-12-30 United Microelectronics Corp. Semiconductor device
US9318370B2 (en) * 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8772120B2 (en) 2012-05-24 2014-07-08 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
JP5842750B2 (ja) * 2012-06-29 2016-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
TWI685061B (zh) * 2016-05-04 2020-02-11 聯華電子股份有限公司 半導體元件及其製作方法
CN109148258B (zh) * 2017-06-16 2022-05-03 联华电子股份有限公司 形成氧化层的方法
US11710631B2 (en) * 2020-10-23 2023-07-25 Applied Materials, Inc. Tensile nitride deposition systems and methods

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US659207A (en) * 1900-01-31 1900-10-09 Foster Engineering Company Combination-valve.
US5387538A (en) 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure
DE69516769T2 (de) 1994-03-15 2000-12-28 Nat Semiconductor Corp Planarisierter isolationsgraben und feldoxid-isolationsstruktur
US5492858A (en) 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
KR100230425B1 (ko) 1997-06-20 1999-11-15 윤종용 보이드를 갖는 트렌치 소자분리막 형성방법
KR100230431B1 (ko) 1997-07-25 1999-11-15 윤종용 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
US5843820A (en) * 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
KR100252866B1 (ko) 1997-12-13 2000-04-15 김영환 반도체소자 및 이의 제조방법
JP3519589B2 (ja) 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
TW383451B (en) 1998-05-05 2000-03-01 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US5989978A (en) 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
JP2001168092A (ja) 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
TW448537B (en) 1999-10-29 2001-08-01 Taiwan Semiconductor Mfg Manufacturing method of shallow trench isolation
US6647594B1 (en) * 1999-12-14 2003-11-18 Ford Global Technologies, Llc Grab handle assembly
KR100326942B1 (ko) * 2000-01-21 2002-03-13 윤종용 무경계 콘택 구조체 및 그 형성방법
JP3344397B2 (ja) 2000-01-21 2002-11-11 日本電気株式会社 半導体装置の製造方法
DE60125338T2 (de) 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
US6309924B1 (en) 2000-06-02 2001-10-30 International Business Machines Corporation Method of forming self-limiting polysilicon LOCOS for DRAM cell
US6583025B2 (en) 2000-07-10 2003-06-24 Samsung Electronics Co., Ltd. Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
JP2002076287A (ja) * 2000-08-28 2002-03-15 Nec Kansai Ltd 半導体装置およびその製造方法
US6406975B1 (en) 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
KR100346842B1 (ko) * 2000-12-01 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100354439B1 (ko) 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6313008B1 (en) 2001-01-25 2001-11-06 Chartered Semiconductor Manufacturing Inc. Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
KR100428804B1 (ko) 2001-02-23 2004-04-29 삼성전자주식회사 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조
KR20020071063A (ko) 2001-03-02 2002-09-12 삼성전자 주식회사 덴트 없는 트렌치 격리 구조 및 그 형성 방법
KR100512167B1 (ko) 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
JP2002289683A (ja) 2001-03-28 2002-10-04 Nec Corp トレンチ分離構造の形成方法および半導体装置
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
US6740955B1 (en) 2001-07-03 2004-05-25 Samsung Electronics Co., Ltd. Trench device isolation structure
KR100428806B1 (ko) 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
US6740592B1 (en) 2001-12-03 2004-05-25 Taiwan Semiconductor Manufacturing Company Shallow trench isolation scheme for border-less contact process
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100461330B1 (ko) 2002-07-19 2004-12-14 주식회사 하이닉스반도체 반도체 소자의 ｓｔｉ 형성공정
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
TW556316B (en) 2002-09-25 2003-10-01 Nanya Technology Corp A method of fabricating a shallow trench isolation with high aspect ratio
KR100468771B1 (ko) 2002-10-10 2005-01-29 삼성전자주식회사 모스 트랜지스터의 제조방법
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US6750117B1 (en) 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
JP2004207564A (ja) 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100505419B1 (ko) * 2003-04-23 2005-08-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
US7163860B1 (en) * 2003-05-06 2007-01-16 Spansion Llc Method of formation of gate stack spacer and charge storage materials having reduced hydrogen content in charge trapping dielectric flash memory device
US7141485B2 (en) * 2003-06-13 2006-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits
US7166539B2 (en) 2003-07-22 2007-01-23 Micron Technology, Inc. Wet etching method of removing silicon from a substrate
US6992370B1 (en) 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
KR100546386B1 (ko) 2003-10-10 2006-01-26 삼성전자주식회사 보이드를 방지할 수 있는 반도체 디바이스의 ｓｔｉ막형성방법
KR100511924B1 (ko) * 2003-12-19 2005-09-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
KR100532503B1 (ko) 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7332409B2 (en) * 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
US7229893B2 (en) * 2004-06-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device with a high-k gate dielectric
US7332408B2 (en) 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
KR100546161B1 (ko) 2004-07-13 2006-01-24 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7358586B2 (en) * 2004-09-28 2008-04-15 International Business Machines Corporation Silicon-on-insulator wafer having reentrant shape dielectric trenches
US7176138B2 (en) * 2004-10-21 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation
KR100593673B1 (ko) * 2004-10-27 2006-06-28 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US7122439B2 (en) 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor
US7271463B2 (en) * 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
JP4228150B2 (ja) * 2005-03-23 2009-02-25 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP2006286788A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置とその製造方法
US7232730B2 (en) * 2005-04-29 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a locally strained transistor
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
US20060286819A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for silicon based dielectric deposition and clean with photoexcitation
US7229896B2 (en) * 2005-08-03 2007-06-12 United Microelectronics Corp. STI process for eliminating silicon nitride liner induced defects
US20070087565A1 (en) * 2005-10-18 2007-04-19 Marcus Culmsee Methods of forming isolation regions and structures thereof
US7678662B2 (en) * 2005-12-13 2010-03-16 Applied Materials, Inc. Memory cell having stressed layers
US8501632B2 (en) 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100818711B1 (ko) 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
US20070141852A1 (en) 2007-06-21
US8501632B2 (en) 2013-08-06
DE102006060996B4 (de) 2014-05-22

Similar Documents

Publication Publication Date Title
DE102006060996B4 (de) Halbleiteranordnung mit Isoliergraben und Verfahren zu deren Herstellung
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE112006000241B4 (de) Verfahren zur Herstellung eines FinFETs sowie Halbleiteranordnung
DE102007011247B4 (de) Halbleiteranordnung, Verfahren zur Herstellung derselben und Verfahren zur Herstellung eines Transistors
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE112005001029B4 (de) Halbleiterbauelement auf der Grundlage Si-Ge mit stark verspannter Beschichtung für eine verbesserte Kanalladungsträgerbeweglichkeit
DE112007002306B4 (de) Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102004026149B4 (de) Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE112007003116B4 (de) Verfahren zur Herstellung eines verspannten Transistors und Transistor
DE112008000974T5 (de) Durch Verformung verbesserte Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102007008779A1 (de) Verfahren zur Herstellung von Isolationsgebieten von Halbleiteranordnungen und Strukturen derselben
DE102006040762B4 (de) N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung
DE102008054075A1 (de) Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren
DE102007007071B4 (de) Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung
DE102005063108A1 (de) Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102009023250A1 (de) Erhöhte Ätzstoppfähigkeit während der Strukturierung von siliziumnitridenthaltenden Schichtstapeln durch Vorsehen einer chemisch hergestellten Oxidschicht während der Halbleiterbearbeitung
DE102011076695B4 (de) Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
DE102012213825A1 (de) Verhinderung eines ILD-Verlustes in Austauschgatetechnologien durch Oberflächenbehandlung
DE102006041006A1 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102004052577A1 (de) Technik zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102007041220B3 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit Feldeffekttransistoren, die seitlich von einem dielektrischen Zwischenschichtmaterial mit einer erhöhten kompressiven Verspannung umschlossen sind
DE102007057686B4 (de) Verfahren und Halbleiterbauelement mit einer Schutzschicht zum Reduzieren der Verspannungsrelaxation in einer Doppelverspannungsbeschichtungstechnik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150224

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee