DE102006053956A1 - Semiconductor substrate structuring method for e.g. dynamic RAM, involves forming cover structure in process section so that marginal structure is formed along mask edge, and removing carbon masks - Google Patents
Semiconductor substrate structuring method for e.g. dynamic RAM, involves forming cover structure in process section so that marginal structure is formed along mask edge, and removing carbon masks Download PDFInfo
- Publication number
- DE102006053956A1 DE102006053956A1 DE102006053956A DE102006053956A DE102006053956A1 DE 102006053956 A1 DE102006053956 A1 DE 102006053956A1 DE 102006053956 A DE102006053956 A DE 102006053956A DE 102006053956 A DE102006053956 A DE 102006053956A DE 102006053956 A1 DE102006053956 A1 DE 102006053956A1
- Authority
- DE
- Germany
- Prior art keywords
- structures
- support
- mask
- support structures
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 114
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 51
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 46
- 125000006850 spacer group Chemical group 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 22
- 239000004215 Carbon black (E152) Substances 0.000 claims description 17
- 229930195733 hydrocarbon Natural products 0.000 claims description 17
- 150000002430 hydrocarbons Chemical class 0.000 claims description 17
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 17
- 239000002243 precursor Substances 0.000 claims description 14
- 239000013039 cover film Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 238000011109 contamination Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000003172 expectorant agent Substances 0.000 description 1
- 230000003419 expectorant effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Abstract
Description
Die Erfindung bezieht sich auf ein Verfahren zur Strukturierung eines Halbleitersubstrates. Von der Erfindung wird die Angabe eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung sowie eine aus dem jeweiligen Verfahren hervorgehende Halbleitereinrichtung und eine Halbleiterspeichereinrichtung umfasst.The The invention relates to a method for structuring a The semiconductor substrate. From the invention, the specification of a method for producing a semiconductor memory device and a the respective method resulting semiconductor device and a semiconductor memory device.
Komplexe Halbleitereinrichtungen, etwa Halbleiterspeicher wie DRAMs, MRAMs, NROMs, FeRAMs, PCRAMs, CBRAMs, integrierte Sensorfelder, ASICs oder SoCs mit integrierten Speichern umfassen unterschiedliche Schaltungsteile, zu deren Herstellung unterschiedliche Prozessfolgen und unterschiedliche Materialien erforderlich sind. Im einfachsten Fall weisen die Halbleitereinrichtungen mindestens zwei unterschiedliche funktionale Bereiche auf, in denen Schichten in unterschiedlicher Weise strukturiert werden. Üblicherweise wird etwa zum Aufbringen einer nur in einem ersten funktionalen Bereich erforderlichen Schicht die erforderliche Schicht über das gesamte Halbleitersubstrat aufgebracht. Anschließend wird der erste funktionale Bereich mit einer Blockmaske abgedeckt und die betreffende Schicht aus dem von der Blockmaske nicht abgedeckten zweiten Bereich entfernt. Dabei wird in der Regel vorausgesetzt, dass die betroffene Schicht sich ausreichend selektiv gegenüber einer Unterlage im zweiten Bereich entfernen lässt.complex Semiconductor devices, such as semiconductor memories such as DRAMs, MRAMs, NROMs, FeRAMs, PCRAMs, CBRAMs, integrated sensor arrays, ASICs or SoCs with integrated memories include different circuit parts, for their production different process sequences and different Materials are required. In the simplest case, the semiconductor devices at least two different functional areas in which Layers are structured in different ways. Usually is about to apply one only in a first functional Area required layer the required layer over the entire semiconductor substrate applied. Subsequently, the first functional Area covered with a block mask and the relevant layer removed from the second area not covered by the block mask. It is usually assumed that the affected layer itself sufficiently selective Remove a pad in the second area.
Ähnliches gilt für nur in einem ersten Bereich auszubildende Spacer-Strukturen an vertikalen Seitenwänden einer im ersten Bereich ausgebildeten Topologie. In einem solchen Fall kann das Entfernen des Spacer-Materials aus dem zweiten Bereich dann erschwert sein, wenn der zweite Bereich eine dichtere Topologie mit schmalen Gräben zwischen Stegen aufweist und das Spacer-Material, das die Topologie im ersten Bereich als konformer Film bedeckt, die Topologie im zweiten Bereich überfüllt. In einem solchen Fall erfordert das Entfernen des Spacer-Materials aus dem zweiten Bereich eine unter Umständen hochselektive Ätzung, soll die im Spacer-Material unterliegende Struktur nicht geschädigt werden. Mit zunehmender Komplexität und Dichte der in den beiden Bereichen ausgebildeten Strukturen wird ein Prozessfenster für das Entfernen des Spacer-Materials aus dem zweiten Bereich enger und die Ausbeute sinkt.something similar applies to only in a first area trainees spacer structures on vertical sidewalls a topology formed in the first area. In such a Case, the removal of the spacer material from the second area then difficult be if the second area has a denser topology with narrow ones trenches between webs and the spacer material, which has the topology in the first area covered as a conformal film, the topology in the second Area crowded. In Such a case requires removal of the spacer material from the second area a possibly highly selective etching should the structure underlying the spacer material is not damaged. With increasing complexity and density of the structures formed in the two areas becomes a process window for the removal of the spacer material from the second area narrower and the yield goes down.
Seit längerem sind in der Halbleitertechnologie so genannte Lift-off-Techniken bekannt, bei denen beispielsweise zunächst der zweite Bereich mit einer Blockmaske abgedeckt wird, dann das im ersten Bereich aufzubringende Material ganzflächig, also über dem ersten Bereich und über die den zweiten Bereich abdeckende Blockmaske abgeschieden wird. Anschließend wird die Blockmaske, etwa durch einen thermischen Schritt, entfernt und dabei der zweite Bereich wieder freigelegt.since prolonged are in semiconductor technology so-called lift-off techniques in which, for example, first the second area with a Block mask is covered, then the applied in the first area Material over the entire surface, that is above the first area and over the block mask covering the second area is deposited. Subsequently the block mask is removed, for example by a thermal step while the second area exposed again.
Zur Ausbildung von Spacern in einem ersten Bereich ist es auch bekannt, den zweiten Bereich mit einer Kohlenstoffmaske abzudecken, bevor eine konforme Schicht aus dem Spacer-Material abgeschieden wird. Im Zuge der Spacerätzung werden im ersten Bereich die Spacer ausgebildet, während im zweiten Bereich das Spacer-Material oberhalb der Kohlenstoffmaske vollständig entfernt wird. Im Anschluss wird die Kohlenstoffmaske entfernt und der zweite Bereich freigelegt.to Formation of spacers in a first area it is also known cover the second area with a carbon mask before a conformal layer is deposited from the spacer material. In the course of spacer etching be formed in the first area, the spacer, while in the second Area the spacer material above the carbon mask completely removed becomes. Subsequently, the carbon mask is removed and the second Area exposed.
Der Erfindung liegt die Beobachtung zugrunde, dass es bei Implementierung eines solchen Verfahrens zu einer erhöhten Partikelverschmutzung auf dem Halbleitersubstrat kommt, die die Ausbeute an fehlerfrei gefertigten Produkten mindert. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Strukturierung eines Halbleitersubstrates zur Verfügung zu stellen, das die nur bereichsweise Prozessierung einzelner Schichten und Strukturen bei großem Prozessfenster und geringer Partikelverschmutzung ermöglicht. Von der Erfindung wird die Angabe eines Verfahrens zur Herstellung einer Halbleitereinrichtung mit einem ersten Bereich und einem zweiten Bereich umfasst. Ferner wird von der Aufgabe die Angabe einer Halbleitereinrichtung sowie einer Halbleiterspeichereinrichtung umfasst, die jeweils die Anwendung eines solchen Verfahrens ermöglichen.Of the The invention is based on the observation that at implementation such a process to increased particulate pollution comes on the semiconductor substrate that the yield of error-free reduced products. The invention is based on the object a method for structuring a semiconductor substrate for disposal This is the only regional processing of individual layers and structures at large Process window and low particle contamination allows. The disclosure provides a method for the production of the invention a semiconductor device having a first region and a second region includes. Further, the object of the specification of a semiconductor device and a semiconductor memory device, each of which Allow application of such a procedure.
Ein die Aufgabe lösendes Strukturierungsverfahren ist im Patentanspruch 1 angegeben. Ein die Aufgabe lösendes Verfahren zur Herstellung einer Halbleitereinrichtung mit einem ersten und einem zweiten Bereich ist im Patentanspruch 13 angegeben. Eine die Aufgabe lösende Halbleitereinrichtung ist im Patentanspruch 17 und eine die Aufgabe lösende Halbleiterspeichereinrichtung im Patenanspruch 23 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.One solving the task Structuring method is given in claim 1. A the Task solving Method for producing a semiconductor device with a first and a second region is specified in claim 13. A problem solving Semiconductor device is in claim 17 and one of the task expectorant Semiconductor memory device specified in patent claim 23. advantageous Further developments emerge from the respective subclaims.
Erfindungsgemäß wird zur Strukturierung eines Halbleitersubstrats zunächst das Halbleitersubstrat mit einer Strukturoberfläche bereitgestellt. Die Strukturoberfläche umfasst einen Maskenabschnitt und einen diesem an einer Trennlinie gegenüberliegenden Prozessabschnitt. Auf der Strukturoberfläche werden Stützstrukturen ausgebildet, deren Seitenwände die Trennlinie schneiden. Die Stützstrukturen sind in einem vordefinierten Stützabstand zueinander angeordnet und weisen zur Strukturoberfläche geneigte oder nahezu vertikale Seitenwände auf, die die Trennlinie vorzugsweise nahezu senkrecht schneiden. Der vorgegebene Stützabstand ist so bemessen, dass er im Weiteren eine vollständige, lückenlose Füllung mit amorphem Kohlenstoff ermöglicht. Danach wird amorpher Kohlenstoff unter solchen Abscheidungsbedingungen abgeschieden, die die vollständige Füllung der Stützstrukturen mit amorphen Kohlenstoff gewährleisten. Der über dem Prozessabschnitt abgeschiedene amorphe Kohlenstoff wird entfernt, wobei der verbleibende amorphe Kohlenstoff eine Kohlenstoffmaske, bzw. Kohlenstoffmaske im Sinne der vorliegenden Erfindung, ausbildet, die den Maskenabschnitt abdeckt und entlang der Trennlinie eine Maskenkante ausbildet. Danach wird in mehreren Teilschritten ausschließlich im Prozessabschnitt eine Deckstruktur aus einem Prozessmaterial ausgebildet. Die Deckstruktur bildet entlang der Maskenkante eine Grenzstruktur aus. Temporär auf der oberen Oberfläche (im Folgenden Oberkante) der Kohlenstoffmaske aufliegende Abschnitte des Prozessmaterials werden entfernt und dabei die Oberkante freigelegt.According to the invention, the semiconductor substrate having a structure surface is first provided for structuring a semiconductor substrate. The structure surface comprises a mask section and a process section opposite this at a parting line. On the structure surface support structures are formed whose side walls intersect the dividing line. The support structures are arranged at a predefined support distance from one another and have inclined to the structure surface or almost vertical side walls, which preferably intersect the parting line almost perpendicular. The predetermined support distance is dimensioned so that it further allows a complete, gapless filling with amorphous carbon. Thereafter, amorphous carbon is deposited under such deposition conditions as ensure complete filling of the support structures with amorphous carbon. The amorphous carbon deposited over the process section is removed, with the remaining amorphous carbon forming a carbon mask in the sense of the present invention, which covers the mask section and forms a mask edge along the parting line. Thereafter, a cover structure made of a process material is formed in several sub-steps exclusively in the process section. The cover structure forms a boundary structure along the mask edge. Temporarily on the upper surface (hereinafter upper edge) of the carbon mask overlapping portions of the process material are removed, thereby exposing the top edge.
Erfindungsgemäß werden die Abscheidungsparameter für den amorphen Kohlenstoff mit der Dimensionierung der Abstände der Stützstrukturen verknüpft, um eine möglichst glatte, makellose Kante der Kohlenstoffmaske zu gewährleisten. Ist der Abstand der Stützstrukturen nicht an die Abscheidungsbedingungen des Kohlenstoffs angepasst, so füllt der amorphe Kohlenstoff die Stützstrukturen nicht vollständig. Es bilden sich innerhalb der abgeschiedenen Kohlenstoffschicht Leerräume (voids). Wird beim Strukturieren der amorphen Kohlenstoffschicht zur Blockmaske ein solcher Leerraum angeschnitten, so wird der Leerraum beim Aufbringen des Prozessmaterials zur Ausbildung der Deckstruktur im Prozessabschnitt mit dem Prozessmaterial gefüllt. Wird im weiteren Verlauf die Kohlenstoffmaske entfernt, so wird das in den Leerraum eingedrungene Prozessmaterial als die Substratoberfläche verschmutzende Partikel freigesetzt. Die erfindungsgemäße Anpassung des Abstands der Stützstrukturen an die Abscheidungsbedingungen des amorphen Kohlenstoffs ermög licht die Ausbildung weitgehend glatter, makelloser Kanten an der Kohlenstoffmaske. Die Ursache einer Verschmutzung mit Partikeln aus dem Prozessmaterial wird in vorteilhafter Weise reduziert.According to the invention the deposition parameters for the amorphous carbon with the dimensioning of the distances of the support structures connected, one as possible To ensure smooth, flawless edge of the carbon mask. Is the distance of the support structures not adapted to the deposition conditions of the carbon, so fills the amorphous carbon does not support the support structures Completely. Voids form within the deposited carbon layer. Becomes in structuring the amorphous carbon layer to the block mask such a space is cut, so the space is when applying the process material for forming the cover structure in the process section filled with the process material. Becomes in the further course the carbon mask removes, so that in the process space invaded the void space as the substrate surface polluting Particles released. The inventive adaptation of the distance of Support structures on The deposition conditions of the amorphous carbon made light the Training largely smooth, flawless edges on the carbon mask. The Cause of contamination with particles from the process material is reduced in an advantageous manner.
Die Deckstruktur wird nach einer ersten bevorzugten Ausführungsform aus einer Mehrzahl von Spacerstrukturen gebildet, die entlang vertikaler Abschnitte des Prozessabschnitts, etwa Gatestrukturen, Leitungen oder Kontaktgräben verlaufen. Die Grenzstruktur zur Kohlenstoffmaske ist als Masken-Spacer ausgebildet.The Deck structure is according to a first preferred embodiment formed from a plurality of spacer structures along vertical Sections of the process section, such as gate structures, lines or contact trenches run. The boundary structure to the carbon mask is as a mask spacer educated.
Zur Ausbildung einer solchen Deckstruktur wird bevorzugt eine Prozessschicht aus dem Prozessmaterial über dem freiliegenden Prozessabschnitt und über die den Maskenabschnitt bedeckende Kohlenstoffmaske abgeschieden. Mittels einer anisotropen Ätzung werden horizontale Abschnitte der Prozessschicht entfernt, wobei im Prozessabschnitt die Spacerstrukturen und der Masken-Spacer ausgebildet werden und wobei über der Kohlenstoffmaske ausgebildete Abschnitte der Prozessschicht entfernt werden.to Formation of such a cover structure is preferably a process layer from the process material via the exposed process section and the mask section covering carbon mask deposited. By means of an anisotropic etching removed horizontal sections of the process layer, wherein in the process section the Spacer structures and the mask spacers are formed and wherein over the Carbon mask formed portions of the process layer are removed.
Zur Ausbildung von Spacerstrukturen im Prozessabschnitt ist das erfindungsgemäße Verfahren vorteilhaft, weil der Abstand zwischen den Stützstrukturen auch so gering gewählt werden kann, dass jeweils zwei benachbarte Stützstrukturen einen zwischen ihnen sich erstreckenden Abschnitt des Masken-Spacers fixieren und dessen Kippen oder Umfallen verhindern, wodurch ein weiterer Verschmutzungsmechanismus unterdrückt wird.to Formation of spacer structures in the process section is the method according to the invention advantageous because the distance between the support structures so low chosen can be that each two adjacent support structures one between fix them to the extending section of the mask spacer and prevent its tilting or falling over, creating another pollution mechanism repressed becomes.
Nach einer zweiten bevorzugten Ausführungsform wird die Deckstruktur als ein den Prozessabschnitt konform bedeckender Deckfilm ausgebildet. Die Grenzstruktur ist dabei ein Maskenabschnitt des Deckfilms. Dazu wird zunächst der Deckfilm in konformer Weise über den Prozessabschnitt und über der dem Maskenabschnitt abdeckenden Kohlenstoffmaske abgeschieden. In einem zweiten Schritt wird mittels einer den Prozessabschnitt bedeckenden Blockmaske der über der Kohlenstoffmaske ausgebildete Abschnitt des Deckfilms entfernt.To a second preferred embodiment For example, the cover structure is considered to conform to the process section Cover film formed. The boundary structure is a mask section of the Cover film. This will be first the cover film in a conformal manner over the process section and about deposited the mask mask covering the carbon mask. In a second step, by means of a process section covering over the block mask removed the carbon mask formed portion of the cover film.
In dieser Ausführungsform ist das erfindungsgemäße Verfahren insbesondere dann vorteilhaft, wenn das Entfernen des Materials des Deckfilms von den im Maskenabschnitt ausgebildeten Strukturen, etwa wegen fehlender Ätzselektivität gegenüber allen dort freiliegenden Materialien, erschwert ist. Das erfindungsgemäße Verfahren ermöglicht in diesem Zusammenhang zusätzliche Freiheitsgrade bei der Gestaltung des Maskenabschnitts und erweitert gegebenenfalls kritische Prozessfenster.In this embodiment is the inventive method especially advantageous when removing the material the cover film of the structures formed in the mask section, because of lack of etch selectivity to all there exposed materials, is difficult. The inventive method allows additional in this context Degrees of freedom in the design of the mask section and expanded possibly critical process windows.
Nach einer dritten bevorzugten Ausführungsform wird die Deckstruktur als eine den Prozessabschnitt füllende und bedeckende Deckschicht ausgebildet. Die Trennstruktur bildet dabei einen Grenzabschnitt der Deckschicht. Die Deckschicht wird durch ein CVD- oder PVD-Verfahren zunächst über den Prozessabschnitt und über der den Maskenabschnitt bedeckenden Kohlenstoffmaske abgeschieden und anschließend über der Kohlenstoffmaske ausgebildete Abschnitte der Deckschicht etwa mittels eines CMP-Schritts entfernt. Für eine solche Anwendung ist das erfindungsgemäße Verfahren dann von Vorteil, wenn das Material der Deckschicht nur schwer gegenüber allen im Maskenabschnitt freiliegenden Materialen entfernt werden kann, sei es, dass die Prozessierung zu zeitintensiv oder die Ätzselektivität eingeschränkt wäre.To a third preferred embodiment For example, the cover structure is filled as a process section and covering cover layer formed. The separation structure forms a boundary portion of the cover layer. The topcoat is replaced by a CVD or PVD method first through the process section and over the mask mask covering the carbon mask deposited and then over the Carbon mask formed portions of the cover layer about means a CMP step away. For Such an application is then advantageous for the method according to the invention. if the material of the top layer is difficult against all can be removed in the mask section exposed materials be it that the processing would be too time-consuming or the Ätzselektivität would be limited.
Bevorzugt wird der Stützabstand so gewählt, dass er das 1- bis 5-fache der Höhe der Stützstrukturen beträgt. In besonders bevorzugter Weise wird der Stützabstand so gewählt, dass der Stützabstand das 3- bis 4-fache der Höhe der Stützstrukturen beträgt. Dies gilt bevorzugt insbesondere dann, wenn der amorphe Kohlenwasserstoff mittels eines PECVD-Verfahrens unter Verwendung von C2H2 als Vorläuferstufe abgeschieden. Weiter ist die Erfindung besonders vorteilhaft, wenn das Material der Deckstruktur Siliziumnitrid oder ein dielektrisches Material ist. In diesem Fall führen Partikelverschmutzungen bei der weiteren Formierung, etwa von Kontakten, zu erhöhten Übergangswiderständen oder Leitungsunterbrechungen.Preferably, the support distance is chosen so that it is 1 to 5 times the height of the support structures. In a particularly preferred manner, the support distance is chosen so that the support distance the 3 to 4 times the height of the support structures. This is especially true when the amorphous hydrocarbon is deposited by a PECVD process using C 2 H 2 as the precursor stage. Furthermore, the invention is particularly advantageous if the material of the cover structure is silicon nitride or a dielectric material. In this case, particle contamination in the further formation, such as contacts, lead to increased contact resistance or line breaks.
Im Zuge eines erfindungsgemäßen Verfahren zur Herstellung einer Halbleitereinrichtung mit einem ersten Bereich und einem den ersten Bereich an einer Trennlinie gegenüber liegenden zweiten Bereich wird zunächst ein Substrat mit einer Strukturoberfläche bereitgestellt. Im zweiten Bereich werden Support-Gateleiterstrukturen ausgebildet. Gleichzeitig und im selben Zuge werden die Trennlinie schneidende und entlang der Trennlinie in einem Stützabstand zueinander angeordnete Stützstrukturen ausgebildet. Der Stützabstand ist dabei so bemessen, dass eine vollständige Füllung der zwischen den Stützstrukturen ausgebildeten Trenngräben mit amorphem Kohlenstoff gewährleistet wird. Der erste Bereich wird mit einer Kohlenstoffmaske abgedeckt, die die Stützstrukturen entlang der Trennlinie vollständig füllt. An den Support-Gateleiterstrukturen werden Gate-Spacer ausgebildet, wobei an der Trennlinie ein sich entlang der Maske erstreckender Masken-Spacer ausgebildet wird. Die Kohlenstoffmaske wird entfernt, wobei der Masken-Spacer in vorteilhafter Weise von den Stützstrukturen fixiert wird und wobei durch den auf die Abscheidungseigenschaften des amorphen Kohlenstoff hin abgestimmten Stützabstand das Freisetzen von Partikeln aus dem Material der Gate-Spacer aus der Kohlenstoffmaske unterdrückt wird.in the Course of a method according to the invention for producing a semiconductor device having a first region and one opposite the first region at a parting line second area will be first a substrate provided with a texture surface. In the second Area become support gatekeeper structures educated. At the same time and at the same time become the dividing line cutting and along the dividing line at a support distance mutually arranged support structures educated. The support distance is sized so that a complete filling of the between the support structures trained dividers ensured with amorphous carbon becomes. The first area is covered with a carbon mask, the the support structures completely along the dividing line crowded. Gate spacers are formed at the support gate conductor structures, wherein at the parting line a mask spacer extending along the mask is trained. The carbon mask is removed, the Mask spacer is fixed in an advantageous manner by the support structures and whereby by the deposition properties of the amorphous carbon matched support distance the release of particles from the material of the gate spacers the carbon mask is suppressed becomes.
In vorteilhafter Weise beträgt der Stützabstand das 1- bis 5-fache der Höhe der Stützstrukturen. In besonders bevorzugter Weise beträgt der Stützabstand das 3- bis 4-fache der Höhe der Stützstrukturen.In advantageous manner the support distance 1 to 5 times the height the support structures. In a particularly preferred manner, the support distance is 3 to 4 times the height the support structures.
Die angegebenen Stützabstände sind insbesondere in Verbindung mit einer Abscheidung des amorphen Kohlenwasserstoffs mittels eines PECVD-Verfahrens unter Verwendung eines Kohlenwasserstoffs der Form CxHy mit einem Verhältnis x:y kleiner 1,2 und größer 0,8, etwa C7H8 als Vorläuferstufe vorteilhaft. Bei Verwendung einer solchen Vorläuferstufe wächst der Kohlenstoff weitgehend konform entlang der Seitenwände und vom Grabenboden her auf. In bevorzugter Weise ist das Verhältnis x:y gleich 1. In besonders bevorzugter Weise ist die Vorläuferstufe C2H2.The support distances given are particularly advantageous in connection with a deposition of the amorphous hydrocarbon by means of a PECVD process using a hydrocarbon of the form CxHy with a ratio x: y less than 1.2 and greater than 0.8, such as C 7 H 8 as a precursor stage. Using such a precursor stage, the carbon grows largely conforming along the sidewalls and from the trench bottom. Preferably, the ratio x: y is 1. Most preferably, the precursor stage is C 2 H 2 .
Die erfindungsgemäße Halbleitereinrichtung umfasst einen ersten Bereich mit ersten Gateleiterstrukturen und einen dem ersten Bereich an einer Trennlinie gegenüberliegenden zweiten Bereich mit zweiten Gateleiterstrukturen. Entlang der Trennlinie sind diese schneidenden Stützstrukturen in einem Stützabstand entlang der Trennlinie zueinander angeordnet, bei dem eine per PECVD abgeschiedene amorphe Kohlenstoffschicht die Stützstrukturen lückenlos füllt.The Semiconductor device according to the invention a first area with first gate conductor structures and a first area at a parting line opposite the second area with second gate conductor structures. Along the dividing line are these cutting support structures in a support distance arranged along the dividing line to each other, in which one by PECVD deposited amorphous carbon layer, the support structures gapless crowded.
Eine solche Halbleitereinrichtung ermöglicht in vorteilhafter Weise das im Vorangehenden beschriebene Verfahren. Da es bei dessen Prozessierung zu einem geringeren Maß an Partikelverschmutzung kommt, lässt sich eine solche Halbleitereinrichtung bei temporärer Verwendung einer Kohlenstoffmaske mit einer größeren Ausbeute herstellen, als solche ohne Stützstrukturen oder solchen Stützstrukturen, die in einem anderen Abstand angeordnet sind.A such semiconductor device allows in Advantageously, the method described in the foregoing. As it is in its processing to a lower level of particle contamination come, let such a semiconductor device with temporary use produce a carbon mask with a higher yield, as such without supporting structures or such support structures, which are arranged at a different distance.
Nach einer ersten bevorzugten Ausführungsform handelt es sich bei den Stützstrukturen um elektrisch funktionslose Hilfsstrukturen. Solche elektrisch funktionslose Hilfsstrukturen können in vorteilhafter Weise und unabhängig von anderen Strukturen und Komponenten, die im Bereich der Trennlinie zwischen dem ersten und dem zweiten Bereich angeordnet sind, vorgesehen werden.To a first preferred embodiment these are the support structures to electrically functionless auxiliary structures. Such electrically nonfunctional Auxiliary structures can in an advantageous and independent way from other structures and components that are in the area of the dividing line are arranged between the first and the second area provided become.
Nach einer weiteren bevorzugten Ausführungsform handelt es sich bei den Stützstrukturen zumindest zum Teil um funktional entweder dem ersten oder dem zweiten Bereich zugeordnete erste oder zweite Gateleiterstrukturen. Durch eine solche Lösung wird der Platzbedarf in der Ebene der Gateleiterstrukturen minimiert. In Fällen, in denen die ersten Gateleiterstrukturen in einer ersten Strukturdichte und die zweiten Gateleiterstrukturen in einer von der ersten Strukturdichte unterscheidbaren zweiten Strukturdichte vorgesehen sind, ist es vorteilhaft, die Stützstrukturen als funktional dem Bereich mit der niedrigeren Strukturdichte zugeordnete erste bzw. zweite Gateleiterstrukturen auszubilden, da diese in der Regel durch eine einfache Aufweitung der Strukturweite selbst die erfindungsgemäße Dimensionierungsvorschrift für den Abstand der Stützstrukturen erfüllen können. Die als Stützstruktur dienenden Gateleiterstrukturen sind entlang der Trennlinie deutlich weiter als es für ihre elektrische Funktion erforderlich wäre. Einen ersten Abschnitt einer als Stützstruktur fungierenden ersten oder zweiten Gateleiterstruktur kommt eine elektrische Funktion zu, während ein zweiter Abschnitt der Stützstruktur elektrisch weitgehend funktionslos ist.To a further preferred embodiment these are the support structures at least partially functional either the first or the second Area associated first or second gate ladder structures. By such a solution the space requirement in the level of the gate ladder structures is minimized. In cases, in which the first gate conductor structures in a first structure density and the second gate conductor structures in one of the first pattern density distinguishable second structural density are provided advantageous, the support structures as functionally associated with the region of lower structure density form first and second gate conductor structures, as these in the Usually by simply widening the structure width itself dimensioning rule according to the invention for the Can meet the distance of the support structures. The as a support structure serving gateways structures are clear along the dividing line further than it for their electrical function would be required. A first section one as a support structure acting first or second gate ladder structure comes an electrical Function to while a second section of the support structure electrically largely functionless.
In bevorzugter Weise beträgt der Abstand der Stützstrukturen zueinander das 1- bis 4-fache der Höhe der Stützstrukturen. Nach einem ersten Ausführungsbeispiel beträgt die Höhe der Stützstrukturen 180 bis 220 Nanometer, während der Abstand der Stützstrukturen 600 bis 800 nm beträgt.Preferably, the distance of the support structures to each other is 1 to 4 times the height of the support structures. According to a first embodiment, the height of the Stützstruktu 180 to 220 nanometers, while the distance of the support structures is 600 to 800 nm.
Eine erfindungsgemäße Halbleiterspeichereinrichtung umfasst einen Zellenbereich mit in einer ersten Dichte angeordneten ersten Gateleiterstrukturen sowie einen dem Zellenbereich an einer Trennlinie gegenüberliegenden Support-Bereich mit in einer die erste Dichte unterschreitenden zweiten Dichte angeordneten zweiten Gateleiterstrukturen. Erfindungsgemäß sind entlang der Trennlinie diese schneidende Stützstrukturen in einem Stützabstand zueinander angeordnet, bei dem eine per PECVD abgeschiedene amorphe Kohlenstoffschicht die Stützstrukturen gerade lückenlos füllt.A inventive semiconductor memory device includes a cell region arranged at a first density first gate ladder structures and a cell area at one Separating line opposite Support area with one in the first density below second density arranged second gate conductor structures. According to the invention are along the dividing line these cutting support structures in a support distance from each other in which a PECVD deposited amorphous carbon layer the support structures just completely crowded.
In bevorzugter Weise sind die Stützstrukturen zumindest zum Teil funktional dem Support-Bereich zugeordnete zweite Gateleiterstrukturen, so dass in vorteilhafter Weise keine zusätzlichen Strukturen in der Ebene der Gateleiterstrukturen vorgesehen werden müssen.In Preferably, the support structures at least partially functionally assigned to the support area second Gate ladder structures, so that advantageously no additional Structures are to be provided in the level of gatekeeper structures have to.
In bevorzugter Weise sind die Stützstrukturen mindestens teilweise funktional einer Adressierungslogik zur Auswahl von aus den ersten Gateleiterstrukturen ausgebildeten Wortleitungen im Zellenbereich zugeordnet. Die Adressierungslogik beinhaltet üblicherweise Elemente, die jeweils einer Mehrzahl von Wortleitungen im Zellenbereich zugeordnet sind. Diese Elemente weisen dann eine gegenüber der Dichte der Wortleitungen im Zellenbereich reduzierte Dichte auf, was der erfindungsgemäßen Dimensionierung des Stützabstands entgegenkommt.In Preferably, the support structures at least partially functional of an addressing logic for selection of word lines formed of the first gate conductor structures assigned in the cell area. The addressing logic usually includes Elements, each of a plurality of word lines in the cell area assigned. These elements then have a relation to the Density of the word lines in the cell area reduced density, what the inventive dimensioning the support distance accommodates.
In weiter bevorzugter Weise sind die Stützstrukturen die jeweils der Trennlinie am nächsten liegenden und funktional dabei jeweils einer Mehrzahl von Wortleitungen zugeordnete zweite Gateleiterstrukturen. Ausgehend vom Zellenfeld sind diese Gateleiterstrukturen die ersten, die gemäß einer anderen Verfahrensvorschrift zu prozessieren sind als die entsprechenden Gateleiterstrukturen im Zellenfeld. Beispielsweise sind die Spacer-Strukturen an den zweiten Gateleiterstrukturen in einer anderen Schichtdicke vorzusehen als im Zellenfeld, um den Abstand zu den unter den Gateleiterstrukturen in einem Halbleitersubstrat ausgebildeten Source/Drain-Bereichen zu erhöhen. Bevorzugt werden die an den als Stützstrukturen fungierenden zweiten Gateleiterstrukturen auf der dem Support-Bereich zugewandten Seite der Trennlinie mit den erforderlichen Spacern ausgebildet, die auf der dem Zellenbereich zugeordneten Seite der Trennlinie fehlen, wobei dieser Bereich elektrisch funktionslos bleiben kann und etwa keinem Source/Drain-Bereich zugeordnet ist.In more preferably, the support structures are each of the Dividing line next lying and functionally in each case a plurality of word lines associated second gate conductor structures. Starting from the cell field For example, these gatekeeper structures are the first to be designed according to a other procedural rules are to be processed than the corresponding ones Gatekeeper structures in the cell field. For example, the spacer structures at the second gate conductor structures in a different layer thickness than in the cell array to provide the distance to those under the gate conductor structures formed in a semiconductor substrate source / drain regions to increase. The second gate conductor structures acting as support structures are preferred on the side of the dividing line facing the support area formed the necessary spacers on the the cell area associated side of the dividing line are missing, this area being electrical can remain functionless and is not assigned to any source / drain area.
In bevorzugter Weise beträgt der Abstand der Stützstrukturen das 1- bis 4-fache der Höhe der Stützstrukturen und in weiter bevorzugter Weise beträgt die Höhe der Gateleiterstrukturen 180 bis 220 nm und der Abstand der Stützstrukturen 600 bis 800 nm.In preferred way the distance of the support structures 1 to 4 times the height the support structures and, more preferably, the height of the gate conductor structures is 180 to 220 nm and the spacing of the support structures 600 to 800 nm.
Nachfolgend werden die Erfindung und ihre Vorteile anhand der Figuren näher beschrieben. Dabei bezeichnen gleiche Bezugszeichen einander entsprechende Komponenten und Strukturen. Es zeigen:following The invention and its advantages are described in more detail with reference to FIGS. Here, like reference numerals designate corresponding components and structures. Show it:
Die
Im
Falle einer Halbleiterspeichereinrichtung sind die Stützstrukturen
Gemäß diesem
Ausführungsbeispiel
sind die Stützstrukturen
Im
Folgenden wird der abgeschiedene amorphe Kohlenwasserstoff mit Hilfe
eines photolithographischen Verfahrens strukturiert und dabei entlang der
Trennlinie
Im
Folgenden wird, wie in den
Die
Die
Die
Die
Die
- 100100
- HalbleitersubstratSemiconductor substrate
- 110110
- Strukturoberflächetextured surface
- 112112
- Maskenabschnittmask portion
- 113113
- Trennlinieparting line
- 114114
- Prozessabschnittprocess section
- 200200
- Stützstruktursupport structure
- 201201
- GateleiterstrukturGate conductor structure
- 201a201
- Erweiterungextension
- 202202
- GateleiterstrukturGate conductor structure
- 204204
- GateleiterstrukturGate conductor structure
- 205205
- GateleiterstrukturGate conductor structure
- 206206
- GateleiterstrukturGate conductor structure
- 206a206a
- Erweiterungextension
- 210210
- Gateleitergate conductor
- 220220
- leitfähiges Materialconductive material
- 230230
- Isolatorinsulator
- 300300
- Maskenmaterialmask material
- 302302
- Maskenmaterialmask material
- 302a302a
- Leerraumwhitespace
- 304304
- Maskenmaterialmask material
- 304a304a
- Leerraumwhitespace
- 310310
- KohlenstoffmaskeCarbon mask
- 410410
- Gate-SpacerGate spacers
- 420420
- Masken-SpacerMask Spacer
Claims (32)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006053956A DE102006053956B4 (en) | 2006-11-15 | 2006-11-15 | Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006053956A DE102006053956B4 (en) | 2006-11-15 | 2006-11-15 | Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006053956A1 true DE102006053956A1 (en) | 2008-05-29 |
DE102006053956B4 DE102006053956B4 (en) | 2011-03-31 |
Family
ID=39326092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006053956A Expired - Fee Related DE102006053956B4 (en) | 2006-11-15 | 2006-11-15 | Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006053956B4 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6035803A (en) * | 1997-09-29 | 2000-03-14 | Applied Materials, Inc. | Method and apparatus for controlling the deposition of a fluorinated carbon film |
DE10314274B3 (en) * | 2003-03-29 | 2004-09-16 | Infineon Technologies Ag | Production of a first contact perforated surface in a storage device having storage cells comprises preparing a semiconductor substrate with an arrangement of gate electrode strips on the semiconductor surface, and further processing |
KR20060075333A (en) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | Method for forming fine patterns of semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6486066B2 (en) * | 2001-02-02 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of generating integrated circuit feature layout for improved chemical mechanical polishing |
-
2006
- 2006-11-15 DE DE102006053956A patent/DE102006053956B4/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6035803A (en) * | 1997-09-29 | 2000-03-14 | Applied Materials, Inc. | Method and apparatus for controlling the deposition of a fluorinated carbon film |
DE10314274B3 (en) * | 2003-03-29 | 2004-09-16 | Infineon Technologies Ag | Production of a first contact perforated surface in a storage device having storage cells comprises preparing a semiconductor substrate with an arrangement of gate electrode strips on the semiconductor surface, and further processing |
KR20060075333A (en) * | 2004-12-28 | 2006-07-04 | 주식회사 하이닉스반도체 | Method for forming fine patterns of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE102006053956B4 (en) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004060171B4 (en) | Charge-trapping memory cell and its manufacturing process | |
DE4445796C2 (en) | Method of forming a semiconductor memory device | |
DE102005019702A1 (en) | Fuse assembly and manufacturing process | |
DE19925657B4 (en) | A method of forming a self-aligned contact in a semiconductor device | |
EP0642159B1 (en) | Method of manufacturing a bit line contact hole for a storage cell | |
DE102019203224A1 (en) | Self-aligned multiple structuring processes with layered spikes | |
DE102004007244B4 (en) | A method of forming a trace by a damascene process using a contact mask formed hard mask | |
DE102005053509A1 (en) | Process to manufacture a semiconductor component, e.g. a flash storage component | |
DE10228344B4 (en) | Process for the production of microstructures and arrangement of microstructures | |
DE102020116563A1 (en) | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME | |
DE10240099A1 (en) | Production of a semiconductor structure comprises preparing a semiconductor substrate, providing a lower first, a middle second and an upper third mask layer on a surface of the substrate, and further processing | |
DE10259792A1 (en) | A method of manufacturing a semiconductor device and semiconductor device | |
DE102006053956B4 (en) | Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device | |
EP0647355B1 (en) | Process for producing a semiconductor storage device | |
DE19732871C2 (en) | Fixed value memory cell arrangement, etching mask for programming it and method for its production | |
DE10239218A1 (en) | Method of manufacturing a semiconductor device and its construction | |
DE19535779B4 (en) | Method for forming contact holes in a semiconductor element | |
DE4238827C2 (en) | Semiconductor processing method for producing integrated memory circuits with stacked capacitors | |
DE102006017795B4 (en) | Semiconductor memory device and method for manufacturing a semiconductor memory device | |
EP1097471B1 (en) | Integrated circuit with at least one transistor and a capacitor and corresponding production method | |
DE4426364A1 (en) | Semiconductor component and method for its production | |
DE102007048957A1 (en) | An integrated circuit manufacturing method, corresponding integrated circuit interconnect device, and corresponding integrated circuit | |
DE4221433A1 (en) | Semiconductor memory device and method for its production | |
EP0617463A1 (en) | Process of making a contact hole | |
DE10131491B4 (en) | Method for producing a semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20110817 |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |