DE102006027841A1 - Herstellung von III-Nitrid-Halbleiter-Bauteilen - Google Patents

Herstellung von III-Nitrid-Halbleiter-Bauteilen Download PDF

Info

Publication number
DE102006027841A1
DE102006027841A1 DE102006027841A DE102006027841A DE102006027841A1 DE 102006027841 A1 DE102006027841 A1 DE 102006027841A1 DE 102006027841 A DE102006027841 A DE 102006027841A DE 102006027841 A DE102006027841 A DE 102006027841A DE 102006027841 A1 DE102006027841 A1 DE 102006027841A1
Authority
DE
Germany
Prior art keywords
iii
nitride
growth
nitride semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006027841A
Other languages
English (en)
Other versions
DE102006027841B4 (de
Inventor
Mike Manhattan Beach Briere
Robert Altadena Beach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102006027841A1 publication Critical patent/DE102006027841A1/de
Application granted granted Critical
Publication of DE102006027841B4 publication Critical patent/DE102006027841B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides

Abstract

Verfahren zur Herstellung eines III-Nitrid-Leistungshalbleiter-Bauteils, das die selektive Verhinderung des Wachstums von III-Nitrid-Halbleiter-Körpern auf ausgewählten Bereichen eines Substrates zur Verringerung mechanischer Spannungen und zum Verhindern von Brüchen einschließt.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beruht auf auf der provisorischen US-Patentanmeldung Nr. 60/690,627 vom 15. Juni 2005 mit dem Titel "Herstellung von III-Nitrid-Halbleiter-Bauteilen", deren Priorität hiermit beansprucht wird und deren Inhalt durch diese Bezugnahme mit aufgenommen wird.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Halbleiter-Bauteile und insbesondere auf III-Nitrid-Halbleiter-Bauteile und Verfahren zur Herstellung von III-Nitrid-Halbleiter-Bauteilen.
  • Ein III-V-Halbleiter ist ein Halbleitermaterial, das aus einem Element der Gruppe III und einem Element der Gruppe V besteht. III-V-Halbleiter sind für Leistungs-Anwendungen wünschenswert, wurden jedoch aufgrund von Schwierigkeiten bei der Herstellung nicht in weitem Umfang ausgenutzt.
  • Beispielsweise ist ein kommerziell wünschenswerter III-V-Halbleiter III-Nitrid. Es sei bemerkt, dass die Bezeichnung III-Nitrid-Halbleiter oder ein GaN-basierter Halbleiter sich hier auf eine Halbleiter-Legierung aus dem InAlGaN-System bezieht. Beispiele von Legierungen aus dem InAlGaN-System schließen GaN, AlGaN, AlN, InN, InGaN und InAlGaN ein. Es sei darauf hingewiesen, dass obwohl Stickstoff in jedem Legierung vorhanden ist, das Vorhandensein und der Anteil von In, Al oder Ga geändert werden kann, um eine Legierung in dem InAlGaN-System zu erhalten.
  • III-Nitrid-Halbleiter-Bauteile sind für Leistungs-Anwendungen hauptsächlich aufgrund des hohen Bandabstandes von III-Nitrid-Halbleiter-Materialien wünschenswert. Um ein III-Nitrid-Halbleiter-Bauteil herzustellen, muss zumindest eine oder III-Nitrid-Halbleiter-Legierung (d.h. eine Legierung aus dem InAlGaN-System) über einem Substrat gebildet werden. Die drei gut bekannten Substrat-Materialien für III-Nitrid-Halbleiter-Bauteile sind Saphir, SiC und Si.
  • Silizium-Substrate sind kommerziell aufgrund ihrer geringen Kosten und der hohen thermischen Leitfähigkeit wünschenswerter. Aufgrund der Gitter-Fehlanpassung und von Unterschieden in den thermischen Ausdehnungscharakteristiken von III-Nitrid-Halbleiter-Legierungen und Silizium führen dicke III-Nitrid-Halbleiter-Schichten (d.h. mehr als 1 Mikrometer dick) entweder zu Sprüngen oder Brüchen oder führen zu einem Biegen der Silizium-Scheibe. Es ist festzustellen, dass das Problem von Sprüngen oder Brüchen, das bei dicken III-Nitrid-Halbleiter-Schichten auftritt, nicht nur dann auftritt, wenn ein Silizium-Substrat verwendet wird, so dass das Problem nicht auf III-Nitrid-Halbleiter beschränkt ist, die auf Silizium-Substraten gebildet werden.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist ein Ziel der vorliegenden Erfindung, die mechanischen Spannungen aufgrund einer Material-Inkompatibilität bei der Herstellung eines III-Nitrid-Halbleiter-Bauteils zu verringern, um das Auftreten von Brüchen oder Sprüngen oder ähnlichen mechanischen Ausfällen zu verhindern. Insbesondere ist es ein Ziel der vorliegenden Erfindung, mechanische Spannungen aufgrund von Material-Inkompatibilitäten zu verringern, wenn ein dicker (eine Dicke von mehr als ein Mikrometer aufweisender) III-Nitrid-Halbleiter-Körper auf einem Substrat gebildet wird.
  • Bei einem Verfahren gemäß der vorliegenden Erfindung wird ein III-Nitrid-Halbleiter-Wachstum-Sperrkörper, der in der Lage ist, das Wachstum eines III-Nitrid- Halbleiters auf dessen Oberfläche zu verhindern, in einem Muster über einer Oberfläche eines Substrats gebildet, um eine Wachstums-Oberfläche oder eine Vielzahl von Wachstums-Oberflächen auf dem Substrat zu bilden, und dann wird ein III-Nitrid-Halbleiter-Körper über der oder den so gebildeten Wachstums-Oberflächen aufgewachsen. Weil der Sperr-Körper das Wachstum des III-Nitrid-Halbleiters auf seiner Oberfläche verhindert, ist das Wachstum des III-Nitrid-Körpers auf die so gebildeten definierten Wachstums-Oberfläche oder Wachstums-Oberflächen beschränkt. Als Ergebnis können die Abmessungen der Wachstums-Oberfläche oder der Wachstums-Oberflächen so ausgewählt werden, dass das Auftreten von Sprüngen oder Brüchen in den III-Nitrid-Halbleiter aufgrund von Material-Inkompatibilitäten verhindert wird.
  • Bei einer Ausführungsform der vorliegenden Erfindung kann ein Graben derart gebildet werden, dass er sich unter die Wachstums-Oberfläche oder die Wachstums-Oberflächen erstreckt, um einen Mesa zu bilden, und der Graben kann mit einem Oxid oder einem ähnlichen Füllmaterial gefüllt werden. Der Graben kann die mechanischen Spannungen aufgrund der Material-Inkompatibilität weiter entlasten.
  • Bei einer weiteren Ausführungsform kann ein amorpher Bereich unterhalb der Wachstums-Oberfläche oder der Wachstums-Oberflächen gebildet werden, um die mechanischen Spannungen aufgrund der Material-Inkompatibilität weiter zu entlasten.
  • Ein Verfahren gemäß der vorliegenden Erfindung kann für die Herstellung auf der Halbleiterscheiben-Ebene konfiguriert werden. Somit kann ein III-Nitrid-Wachstum-Sperrkörper über einer Oberfläche einer Halbleiterscheibe gebildet werden und selektiv entfernt werden, um eine Vielzahl von Wachstums-Oberflächen zu definieren. Der III-Nitrid-Halbleiter-Körper kann dann über jeder Wachstums-Oberfläche aufgewachsen werden.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
    •
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1 zeigt schematisch eine Seitenansicht einer Zwischen-Struktur, die bei einem Verfahren gemäß der vorliegenden Erfindung gewonnen wird.
  • 2A zeigt schematisch eine Draufsicht auf die in 1 gezeigte Struktur bei Betrachtung in Richtung der Pfeile.
  • 2B zeigt schematisch eine Draufsicht einer einzelnen Zelle in der in den 1 und 2A gezeigten Struktur.
  • 2C zeigt schematisch eine Querschnittsansicht der einzelnen in 2B gezeigten Zelle entlang der Linie 2C-2C bei Betrachtung in Richtung der Pfeile.
  • 3 zeigt schematisch eine Querschnittsansicht einer einzelnen Zelle in einer Halbleiterscheibe, die in einem Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung hergestellt wird.
  • 4 zeigt schematisch eine Querschnittsansicht einer einzelnen Zelle in einer Halbleiterscheibe, die in einem Verfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung hergestellt wird.
  • 5 zeigt schematisch eine Querschnittsansicht einer einzelnen Zelle in einer Halbleiterscheibe, die in einem Verfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung hergestellt wird.
  • 6 zeigt schematisch eine Draufsicht eines Halbleiter-Bauteil- Plättchens, das mit Hilfe eines Verfahrens gemäß der vorliegenden Erfindung hergestellt ist.
  • 7 zeigt schematisch eine Querschnittsansicht des in 6 gezeigten Halbleiterplättchens entlang der Linie 7-7 bei Betrachtung in Richtung der Pfeile.
  • AUSFÜHRLICHE BESCHREIBUNG DER FIGUREN
  • Gemäß 1 wird in einem Verfahren gemäß der vorliegenden Erfindung ein III-Nitrid-Wachstum-Sperrkörper 10 über einer Oberfläche 12 eines Substrates 14 gebildet. Das Substrat 14 ist eine Halbleiterscheibe, die aus irgendeinem Material besteht, auf dem ein III-Nitrid-Halbleiter-Körper gebildet werden kann, wie z.B. Si, SiC oder Saphir. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung besteht das Substrat 14 aus einem <111> – Silizium-Einkristall. Weiterhin besteht der Wachstum-Sperrkörper 10 aus einem Material, das kein Kristall-Wachstum durch ein ausgewähltes III-Nitrid-Halbleiter-Material auf seiner Oberfläche zulässt. Ein bevorzugtes Material zur Bildung des Wachstum-Sperrkörpers 10 ist Silizium-Dioxid, das durch Oxidieren der Oberfläche 12 des Substrates 14 oder durch Zersetzen eines Oxids über der Oberfläche 12 des Substrates 14 aufgewachsen werden kann. Ein weiteres Material, das zur Bildung des Wachstum-Sperrkörpers 10 geeignet ist, ist Si3N4.
  • Gemäß 2A, auf die nunmehr Bezug genommen wird, wird der Wachstum-Sperrkörper 10 dadurch mit einem Muster versehen, das selektiv Teile hiervon von der Oberfläche 12 des Substrates 14 durch Ätzen oder dergleichen entfernt werden, um eine Vielzahl von in einem Gitter angeordneten Zellen zu bilden. Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ähnelt das Gitter in seinem Aussehen einer Waffel.
  • Als Nächstes wird auf die 2B Bezug genommen, die eine einzelne Zelle in dem Gitter nach 2A zeigt, wobei jede Zelle eine III-Nitrid-Wachstum-Sperre 16 einschließt, die eine jeweilige Wachstums-Oberfläche 18 umgibt und vorzugsweise rechtwinklig ist, obwohl auch andere geometrische Formen möglich sind. Wie dies in 2C gezeigt ist, erhebt sich die Wachstum-Sperre 16 oberhalb der Ebene der Wachstums-Oberfläche 18 auf irgendeine gewünschte Höhe. Die Höhe der Wachstum-Sperre 16 kann so ausgebildet werden, dass sie der gewünschten Dicke des III-Nitrid-Bauteils entspricht, das über ihre jeweilige Wachstums-Oberfläche 18 gebildet wird. Vorzugsweise ist ein durch ein Verfahren gemäß der vorliegenden Erfindung gebildetes Bauteil ein Mikrometer oder mehr dick.
  • Bei einem Verfahren gemäß der vorliegenden Erfindung kann ein III-Nitrid-Halbleiter-Körper 20 über der Wachstums-Oberfläche 18 innerhalb der Grenzen aufgewachsen werden, die durch die Wachstum-Sperre 16 festgelegt sind. Das heißt, weil die Wachstum-Sperre 16 aus einem Material besteht, das kein Wachstum eines III-Nitrid-Halbleiter-Materials auf irgendeiner Oberfläche hiervon zulässt, der III-Nitrid-Halbleiter lediglich auf der Wachstums-Oberfläche 18 aufwächst. Als ein Ergebnis können die Abmessungen des III-Nitrid-Halbleiter-Körpers 20 durch den Bereich beschränkt werden, der durch die Wachstum-Sperre 16 definiert ist, so dass die internen mechanischen Spannungen aufgrund der Material-Inkompatibilität (Gitter-Fehlanpassung und/oder thermische Fehlanpassung) in Grenzen gehalten werden können, um Brüche oder Sprünge des III-Nitrid-Halbleiters zu vermeiden. Anders gesagt kann die Fläche der Wachstums-Oberfläche 18 durch die Wachstum-Sperre 16 festgelegt werden, um die mechanischen Spannungen aufgrund der Material-Inkompatibilität zu einem Minimum zu machen, um Sprünge oder Brüche in dem III-Nitrid-Halbleiter-Körper 20 verhindern. Die Fläche der Wachstums-Oberfläche kann vorzugsweise ein Quadratmillimeter oder mehr sein.
  • Gemäß 3 wird in einem Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung ein III-Nitrid-Halbleiter-Körper 20 innerhalb des durch jede Wachstum-Sperre 16 begrenzten Raumes über der Wachstums-Oberfläche 18 gebildet. Es sei bemerkt, dass ein III-Nitrid-Halbleiter-Körper 20, auf den hier Bezug genommen wird, eine gradierte oder nicht gradierte III-Nitrid-Halbleiter-Schicht oder eine Vielzahl von III-Nitrid-Halbleiter-Schichten mit unterschiedlichen Zusammensetzungen einschließen kann. Da heißt, dass die Bezeichnung III-Nitrid-Halbleiter-Körper 20, wie sie hier verwendet wird, nicht als auf eine einzige Schicht eines III-Nitrid-Halbleiter-Körpers beschränkt betrachtet werden sollte.
  • Speziell wird bei der bevorzugten Ausführungsform eine Zwischenschicht 22 (die auch manchmal als eine Pufferschicht bezeichnet wird) zunächst auf den Wachstums-Oberflächen 18 gebildet, und dann wird ein III-Nitrid-Halbleiter-Körper 20 über der Zwischenschicht 22 gebildet. Es sei bemerkt, dass das Material zum Bilden der Wachstums-Schicht 16 so ausgewählt ist, dass es der Zwischenschicht 22 und dem III-Nitrid-Halbleiter-Körper 20 nicht ermöglicht wird, auf irgendeiner Oberfläche hiervon aufzuwachsen. Als ein Ergebnis wächst die Zwischenschicht 22 lediglich auf den Wachstums-Oberflächen 18 auf, und dann wächst der III-Nitrid-Halbleiter-Körper 20 lediglich auf der Zwischenschicht 22 auf. Es ist festzustellen, dass nach seiner Bildung der III-Nitrid-Halbleiter-Körper einen Bereich von starken Versetzungen oder Dislokationen 24 an seinem Außenumfang benachbart zu der Wachstum-Sperre 16 einschließen kann.
  • Vorzugsweise ist die Zwischenschicht 22 ein hinsichtlich ihrer Zusammensetzung gradiertes III-Nitrid-Halbleiter-Material aus dem InAlGaN-System, wie z.B. AlN, AlGaInN oder AlGaN. Die Bezeichnung "hinsichtlich seiner Zusammensetzung gradiert", wie sie hier verwendet wird, bedeutet, dass sich der Aluminiumgehalt entlang der Dicke der Zwischenschicht 22 vorzugsweise von einer Aluminiumreichen Zusammensetzung, beispielsweise AlN, benachbart zu der Wachstums-Oberfläche 18 zu einer Zusammensetzung ändert, die im Wesentlichen Aluminiumfrei ist, beispielsweise GaN. Alternativ kann die Zwischenschicht 22 mehrfache Schichten von III-Nitrid-Halbleiter-Körpern aus dem InAlGaN-System einschließen, die jeweils eine unterschiedliche Zusammensetzung haben.
  • Der III-Nitrid-Halbleiter-Körper 20 besteht vorzugsweise aus GaN, das mehr als 1 μm dick ist und für Leistungs-Anwendungen geeignet ist. Das heißt, der III-Nitrid-Halbleiter-Körper 20 besteht aus GaN, das dick genug ist und so konfiguriert ist, dass er als Körperbestandteil in einem Leistungshalbleiter-Bauteil dient, wie z.B. einem Transistor mit mit hoher Elektronenbeweglichkeit (HEMT), einem Metall-Isolator-Halbleiter HEMT (MISHEMT) oder einem ähnlichen Bauteil.
  • Gemäß 4, in der gleiche Bezugsziffern ähnliche Merkmale bezeichnen, wird bei einem Verfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung ein Graben 26 gebildet, der sich von der Wachstums-Oberfläche 18 bis zu einer vorgegebenen Tiefe in den Körper des Substrates 14 erstreckt. Der Graben 26 umgrenzt vorzugsweise einen Mesa mit einer Wachstums-Oberfläche 18 an dessen Oberfläche, und er wird vorzugsweise mit einem Silizium-Dioxid 28 oder dergleichen gefüllt. In einem Verfahren gemäß der zweiten Ausführungsform wird, nachdem der Graben 26 gefüllt wurde, die Zwischenschicht 22 auf der Wachstums-Oberfläche 18 gebildet. Es sei bemerkt, dass sich die Zwischenschicht 22 seitlich über das Silizium-Dioxid 28 in den Graben erstreckt und sich auch zu der Wachstum-Sperre 16 erstrecken kann. Die Zwischenschicht 22 kann einen Bereich mit hoher Dislokations-Dichte 30 an ihren Außenumfang benachbart zu der Wachstum-Sperre 16 einschließen. Die verbleibenden Schritte in einem Verfahren gemäß der zweiten Ausführungsform sind identisch zu denen der ersten Ausführungsform und werden daher nicht wiederholt. Der Graben 26 ermöglicht eine weitere Entlastung von mechanischen Spannungen aufgrund der Material-Inkompatibilität, was andererseits die Bildung von Sprüngen oder Brüchen des III-Nitrid-Halbleiter-Körpers 20 verhindert.
  • Gemäß 5 wird in einem Prozess gemäß der dritten Ausführungsform der vorliegenden Erfindung die Kristallstruktur des Mesa durch Ionenimplantation oder dergleichen beshädigt, um einen amorphen Bereich 32 in diesem zu bilden. Der amorphe Bereich 32 kann weiter die mechanischen Beanspruchungen verringern, die durch eine Material-Inkompatibilität hervorgerufen werden, wodurch Sprünge oder Brüche des III-Nitrid-Halbleiter-Körpers 20 verhindert werden. Es sei bemerkt, dass bei einem alternativen Verfahren der Graben 28 fortgelassen werden kann und die Kristallstruktur unterhalb der Wachstums-Oberfläche 18 amorph gemacht werden kann, um die gewünschte Entlastung mechanischer Spannungen zu erzielen. Die verbleibenden Schritte des Verfahrens gemäß der dritten Ausführungsform sind identisch zu denen der zweiten oder ersten Ausführungsform (wenn der Graben 28 fortgelassen wird), und sie werden daher aus Gründen der Kürze hier nicht wiederholt.
  • Nach der Bildung des III-Nitrid-Halbleiter-Körpers 20 kann eine weitere Bearbeitung in der gewünschten Weise ausgeführt werden, um Halbleiter-Bauteile, wie z.B. HEMTs in jeder Zelle auf dem Substrat 14 zu bilden. So kann beispielsweise eine Schicht aus AlGaN über einem GaN-Material aufgewachsen werden (wenn GaN zur Bildung des III-Nitrid-Halbleiter-Körpers 20 verwendet wird), um eine Heterojunction in einem Prozess zur Herstellung eines HEMT zu bilden.
  • Danach kann ein einzelnes Halbleiter-Bauteil-Plättchen durch Unterteilen der Halbleiterscheibe gewonnen werden. Vorzugsweise kann das Halbleiterplättchen 15 durch Schneiden durch die Wachstum-Sperren 16 hindurch unterteilt werden, um einzelne getrennte Plättchen 34 zu gewinnen, die eine Sperre 16 an ihrem Außenumfang und ein Halbleiter-Bauteil 36 innerhalb der Sperre 16 haben kann, wie dies in 6 gezeigt ist. Gemäß beispielsweise 7 kann ein Bauteil 36 einen III-Nitrid-Halbleiter-Körper 20, der aus GaN bestehen kann und einen weiteren III-Nitrid-Halbleiter-Körper 21 haben, der aus einer anderen Halbleiter-Legierung aus dem InAlGaN-System gebildet ist, wie z.B. AlGaN, der über dem Halbleiter-Körper 20 ausgebildet ist, um eine aktive III-Nitrid-Heterojunction zu gewinnen. Leistungselektroden, beispielsweise eine Drainelektrode 38 und eine Source-Elektrode 40, und eine Steuerelektrode 42 des Bauteils 36 sind ebenso gezeigt. Beispiele von III-Nitrid-basierten Bauteilen, die auf der Wachstums-Oberfläche 18 hergestellt werden können, finden sich in den US-Patenten 5,192,987 und 6,878,593.
  • Obwohl die vorliegende Erfindung anhand spezieller Ausführungsformen hiervon beschrieben wurde, sind vielfältige andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch diese spezielle Beschreibung, sondern lediglich durch die beigefügten Ansprüche beschränkt ist.

Claims (37)

  1. Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils mit den folgenden Schritten: Bilden eines III-Nitrid-Wachstum-Sperrkörpers über einer Oberfläche des Substrats; selektives Entfernen von Teilen des III-Nitrid-Wachstum-Sperrkörpers, um Teile des Substrats freizulegen, die als III-Nitrid-Wachstums-Oberfläche dienen; und Aufwachsen eines III-Nitrid-Halbleiter-Körpers über zumindest einem der freigelegten Teile; wobei der Wachstum-Sperrkörper die äußere Begrenzung des Halbleiter-Bauteils definiert.
  2. Verfahren nach Anspruch 1, bei der III-Nitrid-Halbleiter-Körper eine Pufferschicht auf zumindest einem der freigelegten Teile und ein III-Nitrid-Leistungshalbleiter-Bauteil einschließt, das über der Pufferschicht gebildet ist.
  3. Verfahren nach Anspruch 2, bei dem die Pufferschicht aus AlN besteht.
  4. Verfahren nach Anspruch 2, bei dem die Pufferschicht gradiert ist.
  5. Verfahren nach Anspruch 2, bei dem die Pufferschicht aus gradiertem AlN besteht.
  6. Verfahren nach Anspruch 2, bei dem das III-Nitrid-Leistungshalbleiter-Bauteil einen GaN-Körper und einen AlGaN-Körper über dem GaN-Körper einschließt.
  7. Verfahren nach Anspruch 1, bei dem der III-Nitrid-Wachstum-Sperrkörper aus Siliziumdioxid besteht.
  8. Verfahren nach Anspruch 1, bei dem der III-Nitrid-Wachstum-Sperrkörper aus Siliziumnitrid besteht.
  9. Verfahren nach Anspruch 1, bei dem der III-Nitrid-Wachstum-Sperrkörper waffelförmig ist.
  10. Verfahren nach Anspruch 1, das weiterhin die Bildung eines Grabens um zumindest einen der freigelegten Teile umfasst.
  11. Verfahren nach Anspruch 10, das weiterhin das Füllen des Grabens mit einem III-Nitrid-Wachstum-Sperrkörper umfasst.
  12. Verfahren nach Anspruch 1, bei dem weiterhin ein Bereich unterhalb des zumindest einen der freigelegten Teile amorph gemacht wird.
  13. Verfahren nach Anspruch 1, bei dem das Substrat aus Silizium besteht.
  14. Verfahren nach Anspruch 1, bei dem das Substrat aus Siliziumcarbid besteht.
  15. Verfahren nach Anspruch 1, bei dem das Substrat aus Spahir besteht.
  16. Verfahren nach Anspruch 1, bei dem ein III-Nitrid-Halbleiter-Körper einen ersten III-Nitrid-Halbleiter-Körper einschließt, der aus einer Legierung aus dem InAlGaN-System und einer weiteren Legierung aus dem InAlGaN-System besteht.
  17. Verfahren nach Anspruch 1, bei dem der III-Nitrid-Wachstum-Sperrkörper selektiv entfernt wird, um ein Gittermuster auf dem Substrat zu bilden.
  18. Verfahren nach Anspruch 1, bei dem die Wachstums-Oberfläche zumindest einen Quadratmillimeter umfasst.
  19. Verfahren nach Anspruch 1, bei dem der III-Nitrid-Wachstum-Sperrkörper die Höhe des III-Nitrid-Bauteils bestimmt.
  20. Verfahren nach Anspruch 19, bei dem die Höhe zumindest ein Mikrometer beträgt.
  21. Verfahren zur Herstellung eines III-Nitrid-basierten Halbleiter-Bauteils mit den folgenden Schritten: Bilden von III-Nitrid-Wachstum-Sperren auf einer Oberfläche eines Substrates, wobei jede Wachstum-Sperre eine entsprechende III-Nitrid-Halbleiter-s-Oberfläche umgrenzt; und Aufwachsen eines III-Nitrid-Halbleiter-Körpers über zumindest eine der definierten Wachstums-Oberflächen; wobei jede III-Nitrid-Wachstum-Sperre die äußere Begrenzung eines jeweiligen Hälbleiter-Bauteils bildet.
  22. Verfahren nach Anspruch 21, bei dem die Sperren aus Siliziumdioxid bestehen.
  23. Verfahren nach Anspruch 21, bei dem die Sperren aus Siliziumnitrid bestehen.
  24. Verfahren nach Anspruch 21, bei dem das Substrat aus Silizium besteht.
  25. Verfahren nach Anspruch 21, bei dem das Substrat aus Siliziumcarbid besteht.
  26. Verfahren nach Anspruch 21, bei dem das Substrat aus Saphir besteht.
  27. Verfahren nach Anspruch 21, das weiterhin das Aufwachsen einer Zwischenschicht auf zumindest einer der Wachstums-Oberflächen und das nachfolgende Aufwachsen eines III-Nitrid-Halbleiter-Körpers über der Zwischenschicht umfasst.
  28. Verfahren nach Anspruch 27, bei dem die Zwischenschicht aus AlN besteht.
  29. Verfahren nach Anspruch 27, bei dem die Zwischenschicht aus gradiertem AlN besteht.
  30. Verfahren nach Anspruch 21, bei dem der III-Nitrid-Halbleiter-Körper eine Heterojunction ist, die einen III-Nitrid-Halbleiter-Körper, der aus einer Halbleiter-Legierung aus dem InAlGaN-System besteht, und einen weiteren III-Nitrid-Halbleiter-Körper einschließt, der aus einer weiteren Halbleiter-Legierung aus dem InAlGaN-System besteht.
  31. Verfahren nach Anspruch 21, bei dem zumindest eine der Wachstums-Oberflächen zumindest einen Quadratmillimeter aufweist.
  32. Verfahren nach Anspruch 21, bei dem die Wachstum-Sperren die Höhe der III-Nitrid-basierten Halbleiter-Bauteile festlegen.
  33. Verfahren nach Anspruch 32, bei dem die Höhe zumindest ein Mikrometer beträgt.
  34. Verfahren nach Anspruch 2, bei dem die Pufferschicht ein gradiertes III-Nitrid-Material aus dem InAlGaN-System ist.
  35. Verfahren nach Anspruch 27, bei dem die Zwischenschicht ein gradiertes III-Nitrid-Material aus dem InAlGaN-System ist.
  36. Verfahren nach Anspruch 2, bei dem die Pufferschicht aus mehrfachen Schichten aus III-Nitrid-Halbleiter aus dem InAlGaN-System besteht, wobei jede Schicht eine unterschiedliche Zusammensetzung hat.
  37. Verfahren nach Anspruch 27, bei dem die Zwischenschicht aus mehrfachen Schichten aus III-Nitrid-Halbleiter aus dem InAlGaN-System besteht, wobei jede Schicht eine unterschiedliche Zusammensetzung hat.
DE102006027841A 2005-06-15 2006-06-16 Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils Expired - Fee Related DE102006027841B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US69062705P 2005-06-15 2005-06-15
US60/690,627 2005-06-15
US11/452,547 US8168000B2 (en) 2005-06-15 2006-06-14 III-nitride semiconductor device fabrication
US11/452,547 2006-06-14

Publications (2)

Publication Number Publication Date
DE102006027841A1 true DE102006027841A1 (de) 2007-01-18
DE102006027841B4 DE102006027841B4 (de) 2013-03-21

Family

ID=37563636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006027841A Expired - Fee Related DE102006027841B4 (de) 2005-06-15 2006-06-16 Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils

Country Status (3)

Country Link
US (1) US8168000B2 (de)
JP (1) JP4495698B2 (de)
DE (1) DE102006027841B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809907B2 (en) * 2006-03-14 2014-08-19 Northrop Grumman Systems Corporation Leakage barrier for GaN based HEMT active device
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
KR102249689B1 (ko) * 2014-06-24 2021-05-10 삼성전자 주식회사 전자장치, 무선신호 수신 방법 및 그것을 구비한 시스템
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
US11426556B2 (en) 2017-01-27 2022-08-30 University Of Limerick Catheter securement device

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218216A (en) * 1987-01-31 1993-06-08 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same
JPS63281420A (ja) 1987-05-13 1988-11-17 Sharp Corp 化合物半導体基板の製造方法
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US6830992B1 (en) * 1990-02-28 2004-12-14 Toyoda Gosei Co., Ltd. Method for manufacturing a gallium nitride group compound semiconductor
CA2037198C (en) * 1990-02-28 1996-04-23 Katsuhide Manabe Light-emitting semiconductor device using gallium nitride group compound
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP2608513B2 (ja) * 1991-10-02 1997-05-07 三星電子株式会社 半導体装置の製造方法
EP0622858B2 (de) * 1993-04-28 2004-09-29 Nichia Corporation Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5432118A (en) * 1994-06-28 1995-07-11 Motorola, Inc. Process for forming field isolation
US6967369B1 (en) * 1995-09-20 2005-11-22 Micron Technology, Inc. Semiconductor memory circuitry
JP3700872B2 (ja) * 1995-12-28 2005-09-28 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置およびその製造方法
KR100190010B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
JP3164016B2 (ja) * 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
EP2234142A1 (de) * 1997-04-11 2010-09-29 Nichia Corporation Nitridhalbleitersubstrat
WO1999005728A1 (en) * 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
DE19838810B4 (de) 1998-08-26 2006-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
KR100304881B1 (ko) * 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US7589007B2 (en) * 1999-06-02 2009-09-15 Arizona Board Of Regents For And On Behalf Of Arizona State University MESFETs integrated with MOSFETs on common substrate and methods of forming the same
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US6265322B1 (en) * 1999-09-21 2001-07-24 Agere Systems Guardian Corp. Selective growth process for group III-nitride-based semiconductors
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6334971B1 (en) * 2000-07-20 2002-01-01 Wen-Ping Huang Manufacturing method for diode group processed by injection molding on the surface
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
DE10102315B4 (de) 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
DE10142656A1 (de) * 2001-08-31 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
JP2003257997A (ja) 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2003309071A (ja) 2002-04-15 2003-10-31 Mitsubishi Cable Ind Ltd ＧａＮ系半導体結晶基材
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP2005117967A (ja) 2003-09-09 2005-05-12 Koden:Kk 生鮮食品鮮度保持盆
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Also Published As

Publication number Publication date
US8168000B2 (en) 2012-05-01
DE102006027841B4 (de) 2013-03-21
JP4495698B2 (ja) 2010-07-07
JP2007036210A (ja) 2007-02-08
US20070000433A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE102006027841B4 (de) Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE112010003214B4 (de) Epitaxiesubstrat für eine halbleitervorrichtung, verfahren zur herstellung eines epitaxiesubstrats für eine halbleitervorrichtung, und halbleitervorrichtung
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE112008002817T5 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
WO2002019439A1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE102015117874A1 (de) Oberflächenbehandlung und Passivierung für Transistoren hoher Elektronenmobilität
DE102016103346A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE112017007040T5 (de) Halbleitereinheit
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102014223953A1 (de) FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102017113461A1 (de) III-Nitrid-Halbleiterkomponente mit niedriger Versetzungsdichte
DE102011088732B4 (de) Verfahren zum Herstellen eines Stöpsels in einem Halbleiterkörper

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130622

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee