DE102006011689B4 - Halbleitervorrichtung und isolierendes Substrat für dieselbe - Google Patents
Halbleitervorrichtung und isolierendes Substrat für dieselbe Download PDFInfo
- Publication number
- DE102006011689B4 DE102006011689B4 DE102006011689.5A DE102006011689A DE102006011689B4 DE 102006011689 B4 DE102006011689 B4 DE 102006011689B4 DE 102006011689 A DE102006011689 A DE 102006011689A DE 102006011689 B4 DE102006011689 B4 DE 102006011689B4
- Authority
- DE
- Germany
- Prior art keywords
- metallic conductor
- main surface
- ceramic substrate
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Halbleitervorrichtung (100) mit: einem Isolationssubstrat (50), welches ein Keramiksubstrat (1) mit einer ersten und einer zweiten Hauptoberfläche, einen ersten metallischen Leiter (2), der auf der ersten Hauptoberfläche angebracht ist, und einen zweiten metallischen Leiter (3), der auf der zweiten Hauptoberfläche angebracht ist, aufweist, einem Halbleiterelement (20), das auf dem ersten metallischen Leiter (2) auf der ersten Hauptoberfläche angeordnet ist, und einer Grundplatte (30), die mit dem zweiten metallischen Leiter (3) auf der zweiten Hauptoberfläche verbunden ist und auf der das Isolationssubstrat (50) angeordnet ist, wobei der zweite metallische Leiter (3) einen Verbindungsbereich (4) aufweist, der mit der zweiten Hauptoberfläche verbunden ist, wobei Nichtverbindungsbereiche (6, 16) zwischen dem Keramiksubstrat (1) und dem zweiten metallischen Leiter (3) ausgebildet sind, wobei ein Nichtverbindungsbereich (16) mit einer annähernd dreieckigen Gestalt an jeder Ecke des zweiten metallischen Leiters (3) entsprechend ausgebildet ist.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein isolierendes Substrat für dieselbe und spezieller auf eine Halbleitervorrichtung und ein isolierendes Substrat für dieselbe, durch welche ein durch thermische Belastung verursachter Ausfall verhindert wird zur Vergrößerung der Produktlebensdauer.
-
JP 2000-349 209 A -
US 6 844 621 B2 offenbart eine Halbleitervorrichtung mit einem Isolationssubstrat, welches aus einer Keramikplatte besteht, auf deren Ober- und Unterseite Leitungsmuster ausgebildet sind. Um Spannungsrisse in der Lotschicht zwischen dem Isolationssubstrat und einer metallischen Grundplatte zu verhindern, wird ein Leitungsmuster auf der Unterseite des Isolationssubstrates so ausgebildet, dass es einen geringeren Umfang als das Isolationssubstrat hat. -
EP 0 789 397 A2 offenbart eine Halbleitervorrichtung mit einer metallischen Grundplatte, einem auf der Grundplatte angeordneten Isolationssubstrat, einer leitenden Schicht, welche mit dem Isolationssubstrat über eine Verbindungsschicht 2 verbunden ist, und ein Halbleiterelement, das auf der leitenden Schicht angebracht ist. Ein Randabschnitt der Verbindungsschicht erstreckt sich über die Ränder der leitenden Schicht hinaus. -
JP H08-083 864 A -
JP H11-265 976 A -
JP 2000-101 203 A - Die Metallplatte enthält einen Verbindungsbereich und einen Nichtverbindungsbereich, der den Verbindungsbereich umgibt. Die Dicke der Metallplatte in einem Teil des Nichtverbindungsbereichs unterscheidet sich von der Dicke in einem anderen Teil des Nichtverbindungsbereichs.
-
DE 696 21 222 T2 beschreibt eine Keramikleiterplatte, die derart ausgebildet ist, dass eine Metallleiterplatte mit einem Lotmaterial an ein Keramiksubstrat gebunden ist, und insbesondere eine Keramikleiterplatte, bei der die Bindungsfestigkeit einer Metallleiterplatte hoch ist, die Hitzezyklus-Beständigkeitseigenschaften hervorragend sind und die Zuverlässigkeit hoch ist. - Ein isolierendes Substrat aus einem Keramiksubstrat mit blattartigen metallischen Leitern auf den beiden Seiten wird für eine Leistungshalbleitervorrichtung verwendet. Ein Leistungshalbleiterelement eines IGBT beispielsweise ist auf dem metallischen Leiter auf der Vorderseite des keramischen Substrats mittels einer Lotschicht befestigt. Der metallische Leiter auf der rückseitigen Oberfläche des keramischen Substrats ist auf einer metallischen Grundplatte durch eine Lotschicht befestigt. Da der thermische Ausdehnungskoeffizient des keramischen Substrats und der metallischen Grundplatte, die über die Lotschicht verbunden sind, unterschiedlich zueinander sind, werden Rissen in der Lotschicht erzeugt, wenn die Temperatur der Leistungshalbleitervorrichtung sich ändert. Folglich wird beispielsweise die Fläche des metallischen Leiters, der auf der rückseitigen Oberfläche des keramischen Substrats befestigt ist, breiter gemacht als die rückseitige Oberfläche der keramischen Platte, so dass die Konzentration der thermischen Belastung nahe den Eckabschnitten des keramischen Substrats besonders verhindert wird und die Generation der Risse in der Lotschicht verhindert wird (
JP 2000-349 209 A - Es gibt jedoch das Problem, dass dem Keramiksubstrat eine thermische Belastung zugefügt wird, wenn die Temperatur der Leistungshalbleitervorrichtung sich ändert, da die Gestalten oder dergleichen der metallischen Leiter, die auf der Vorder- und der Rückseite befestigt sind, unterschiedlich zueinander sind.
- Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung bereitzustellen, die die Erzeugung von Rissen in einem Keramiksubstrat, das in einem isolierenden Substrat beinhaltet ist, verhindert, wenn die Temperatur der Halbleitervorrichtung sich verändert, und das für dieselbige verwendete isolierende Substrat.
- Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und ein Isolationssubstrat nach Anspruch 7.
- Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
- Gemäß der vorliegenden Erfindung wird die Erzeugung von Rissen in einem Keramiksubstrat, das in einem Isolationssubstrat beinhaltet ist, sogar dann verhindert, wenn die Temperatur der Halbleitervorrichtung sich ändert. Daher ist es möglich, eine zuverlässige und langlebige Halbleitervorrichtung bereitzustellen.
- Weiterbildungen der Erfindung sind in den Unteransprüchen unter Zuhilfenahme der beigefügten Zeichnungen beschrieben. Von den Figuren zeigen:
-
1 eine Seitenansicht der Leistungshalbleitervorrichtung gemäß einem erläuternden Beispiel der vorliegenden Erfindung, -
2 eine Draufsicht des Isolationssubstrats gemäß einem erläuternden Beispiel der vorliegenden Erfindung, -
3 eine teilweise vergrößerte Ansicht der Leistungshalbleitervorrichtung gemäß einem erläuternden Beispiel der vorliegenden Erfindung, -
4 eine Seitenansicht des Isolationssubstrats gemäß der Ausführungsform 2 der vorliegenden Erfindung und -
5 eine Draufsicht des Isolationssubstrats gemäß der Ausführungsform 2 der vorliegenden Erfindung. - erläuterndes Beispiel
- Die Ausführungsform 1 stellt – bezüglich der Anordnung des Nichtverbindungsbereiches – keine Ausführungsform der beanspruchten Erfindung dar. Allgemeine Aussagen, wie Aussagen zu Materialien, Verwendungen und Vertrieb, sind jedoch allgemein gültig und deshalb auch auf andere Ausführungsformen anwendbar.
-
1 ist eine Seitenansicht einer Leistungshalbleitervorrichtung gemäß einem erläuternden Beispiel der vorliegenden Erfindung, die allgemein mit100 bezeichnet ist. Die Leistungshalbleitervorrichtung100 beinhaltet eine Isolationssubstrat10 . Das Isolationssubstrat10 besteht aus einem Keramiksubstrat1 und metallischen Leitern2 und3 , die an der Vorderfläche (ersten Hauptoberfläche) bzw. der rückseitigen Oberfläche (zweite Hauptoberfläche) des Keramiksubstrats1 ausgebildet sind. Das Keramiksubstrat1 ist beispielsweise aus Aluminiumoxid. Die metallischen Leiter2 und3 sind beispielsweise aus Kupfer und sind mit dem Keramiksubstrat1 verbunden unter Verwendung von beispielsweise einem Aktivmetallverfahren. - Ein Halbleiterelement
20 ist auf dem metallischen Leiter2 auf der vorderen Oberfläche des Isolationssubstrats10 befestigt. Ein Leistungs-FET, ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine FWD (Freilaufdiode) werden beispielsweise als ein Halbleiterelement20 verwendet. - Der metallische Leiter
3 auf der rückseitigen Oberfläche des Isolationssubstrats10 und eine metallische Grundplatte30 sind durch eine Lotschicht5 aneinander gefügt, so daß das Isolationssubstrat10 auf der metallischen Grundplatte30 angebracht ist. Die metallische Grundplatte30 ist beispielsweise aus Kupfer und wird verwendet zum Abgeben von Wärme, die in dem Halbleiterelement20 erzeugt wird. - Wie in
1 gezeigt, ist zwischen dem Keramiksubstrat1 und dem metallischen Leiter3 ein Nichtverbindungsbereich6 , in dem das Keramiksubstrat1 und der metallische Leiter3 nicht verbunden sind, entlang des Umfangs des Keramiksubstrats1 ausgebildet. -
2 ist eine Draufsicht auf das Isolationssubstrat10 von oben (von der Seite des Halbleiterelements20 ). Das Keramiksubstrat1 ist an die rückseitige Oberfläche des metallischen Leiters2 gefügt und der metallische Leiter3 ist an die rückseitige Oberfläche des Keramiksubstrats1 gefügt. Der metallische Leiter3 ist groß genug, so daß der Umfangsabschnitt des metallischen Leiters3 sich über die Kante des Keramiksubstrats1 hinaus ausdehnt. Es wird bemerkt, daß das Isolationssubstrat10 für sich verkauft oder auf dem Markt vertrieben werden kann. - Der in
2 gezeigte schraffierte Bereich ist der Nichtverbindungsbereich6 zwischen dem Keramiksubstrat1 und dem metallischen Leiter3 . Dies bedeutet, der Nichtverbindungsbereich6 ist um den Bereich herum angeordnet, der den metallischen Leitern2 , die auf der Vorderfläche des Keramiksubstrats1 ausgebildet sind, durch das Keramiksubstrat1 hindurch gegenüberliegt. Ein Verbindungsbereich4 ist an den Bereichen gegenüber den metallischen Leitern2 und gegenüber dem Bereich, der zwischen zwei metallischen Leiter2 vorhanden ist, angeordnet. -
3 ist eine teilweise vergrößerte Ansicht der Leistungshalbleitervorrichtung100 , die in1 gezeigt ist. Der Verbindungsbereich4 ist an dem Bereich angeordnet, der dem metallischen Leiter2 durch das Keramiksubstrat1 hindurch gegenüberliegt, und der Nichtverbindungsbereich6 ist um den Verbindungsbereich4 herum angeordnet. - Bei der Leistungshalbleitervorrichtung
100 gemäß dem erläuternden Beispiel ist der Umfangsabschnitt des metallischen Leiters3 außerhalb des Rands des Keramiksubstrats1 angeordnet. Daher ist die in dem Bereich erzeugte thermische Belastung, welche mit „B” bezeichnet ist, in der Lotschicht5 von3 abgeschwächt, so daß Risse in diesem Bereich der Lotschicht5 verhindert werden können. - Vorzugsweise wird eine bleifreie Lötung verwendet, beispielsweise hauptsächlich bestehend aus Zinn und gemischt mit Silber und Kupfer als einem Material der Lotschicht
5 . Da bei thermischer Belastung die bleifreie Lötung im Allgemeinen schwächer ist als eine Blei-Lötung, wird die Erzeugung von Rissen in der Lotschicht5 durch Verwendung des Aufbaus gemäß dem erläuternden Beispiel verhindert. - Weiterhin ist bei der Leistungshalbleitervorrichtung
100 der Verbindungsbereich4 an dem Bereich angeordnet, der dem metallischen Leiter2 durch das Keramiksubstrat1 hindurch gegenüberliegt, und der Nichtverbindungsbereich6 ist um den Verbindungsbereich4 herum angeordnet. Dadurch wird die thermische Belastung, die an dem Abschnitt, der in3 mit „A” bezeichnet ist, erzeugt wird, abgeschwächt und wird kleiner als jene, die in einer Leistungshalbleitervorrichtung ohne den Nichtverbindungsbereich6 erzeugt wird. Folglich kann in dem Keramiksubstrat1 die Erzeugung der Risse an dem Abschnitt, der mit „A” bezeichnet ist, verhindert werden. - Wie oben beschrieben, werden bei der Leistungshalbleitervorrichtung
100 gemäß dem erläuternden Beispiel die Erzeugung von Rissen sowohl in dem Keramiksubstrat1 , das in dem Isolationssubstrat10 beinhaltet ist, als auch in der Lötungsschicht5 , die das Isolationssubstrat10 mit der metallischen Grundplatte30 verbindet, verhindert. Dadurch kann die Leistungshalbleitervorrichtung100 mit hoher Zuverlässigkeit und einer langen Produktlebensdauer erhalten werden. - Ausführungsform 2
-
4 ist eine Seitenansicht des Isolationssubstrats gemäß der Ausführungsform 2 der vorliegenden Erfindung, das allgemein mit50 bezeichnet ist.5 ist eine Draufsicht auf das Isolationssubstrat50 . In4 und5 bezeichnen die Bezugszeichen, die identisch zu jenen von1 sind, identische und entsprechende Komponenten. Das Isolationssubstrat50 kann anstelle des Isolationssubstrats10 der oben erwähnten Leistungshalbleitervorrichtung100 verwendet werden. - In der Ausführungsform 2 enthält das Isolationssubstrat
50 ein Keramiksubstrat1 mit einer ersten und einer zweiten Hauptoberfläche, einen ersten metallischen Leiter2 , der auf der ersten Hauptoberfläche angebracht ist und auf dem ein Halbleiterelement20 anordenbar ist, und einen zweiten metallischen Leiter3 , der auf der zweiten Hauptoberfläche angebracht ist und der mit einer Grundplatte30 verbindbar ist. Der zweite metallische Leiter3 weist in der Draufsicht Ecken auf. - Das Isolationssubstrat
50 der Ausführungsform 2 weist einen Verbindungsbereich4 des zweiten metallischen Leiters3 auf der mit der zweiten Hauptoberfläche des Keramiksubstrats1 verbunden ist. Des Weiteren ist ein Nichtverbindungsbereich16 zwischen dem Keramiksubstrat1 und dem zweiten metallischen Leiter3 ausgebildet. Der Nichtverbindungsbereich ist dabei ein annähernd dreieckiger Bereich, der die Ecke des zweiten metallischen Leiters beinhaltet. - Bei dem Isolationssubstrat
50 in4 ist ein Nichtverbindungsbereich16 mit einer annähernd dreieckigen Gestalt an jeder Ecke des metallischen Leiters3 entsprechend ausgebildet. Der Bereich außer den Nichtverbindungsbereichen16 wird als ein Verbindungsbereich4 verwendet. Jeder der vier annähernd dreieckigen Nichtverbindungsbereiche16 ist vorzugsweise so ausgebildet, daß eine Seite (die längste Seite) des Dreiecks die Ecke des metallischen Leiters2 , durch das Keramiksubstrat1 gesehen, überdeckt. - Die an dem in
3 mit „A” bezeichneten Abschnitt erzeugte thermische Belastung wächst insbesondere an der Ecke des Keramiksubstrats1 . Durch Ausbilden des Nichtverbindungsbereiches16 an jeder Ecke des metallischen Leiters3 wird die thermische Belastung insbesondere an den Ecken des Keramiksubstrats1 abgebaut und dadurch kann die Erzeugung von Rissen verhindert werden. - Wie oben beschrieben werden durch Verwenden des Isolationssubstrats
50 gemäß der Ausführungsform 2 mit der Leistungshalbleitervorrichtung100 die Erzeugung von Rissen sowohl in dem Keramiksubstrat1 , das in dem Isolationssubstrat50 beinhaltet ist, als auch in der Lotschicht5 , die das Isolationssubstrat50 mit der metallischen Grundplatte30 verbindet, verhindert. Dadurch kann eine Leistungshalbleitervorrichtung100 mit hoher Zuverlässigkeit und einer langen Produktlebensdauer erhalten werden. - Es wird bemerkt, daß der erste metallische Leiter
2 aus Metall bestehen kann, das unterschiedlich zu jenem des zweiten metallischen Leiters3 ist oder eine unterschiedliche Dicke aufweist. Dies ermöglicht die Verringerung der thermischen Belastung, die in den Isolationssubstraten10 und50 erzeugt wird.
Claims (11)
- Halbleitervorrichtung (
100 ) mit: einem Isolationssubstrat (50 ), welches ein Keramiksubstrat (1 ) mit einer ersten und einer zweiten Hauptoberfläche, einen ersten metallischen Leiter (2 ), der auf der ersten Hauptoberfläche angebracht ist, und einen zweiten metallischen Leiter (3 ), der auf der zweiten Hauptoberfläche angebracht ist, aufweist, einem Halbleiterelement (20 ), das auf dem ersten metallischen Leiter (2 ) auf der ersten Hauptoberfläche angeordnet ist, und einer Grundplatte (30 ), die mit dem zweiten metallischen Leiter (3 ) auf der zweiten Hauptoberfläche verbunden ist und auf der das Isolationssubstrat (50 ) angeordnet ist, wobei der zweite metallische Leiter (3 ) einen Verbindungsbereich (4 ) aufweist, der mit der zweiten Hauptoberfläche verbunden ist, wobei Nichtverbindungsbereiche (6 ,16 ) zwischen dem Keramiksubstrat (1 ) und dem zweiten metallischen Leiter (3 ) ausgebildet sind, wobei ein Nichtverbindungsbereich (16 ) mit einer annähernd dreieckigen Gestalt an jeder Ecke des zweiten metallischen Leiters (3 ) entsprechend ausgebildet ist. - Halbleitervorrichtung (
100 ) nach Anspruch 1, bei der der erste metallische Leiter (2 ) in der Draufsicht Ecken aufweist, und eine Seite jedes annähernd dreieckigen Nichtverbindungsbereiches (16 ) einer Ecke des ersten metallischen Leiters (2 ) durch das Keramiksubstrat (1 ) hindurch gegenüber liegt. - Halbleitervorrichtung (
100 ) nach einem der Ansprüche 1 bis 2, bei der der zweite metallische Leiter (3 ) so ausgebildet ist, dass der gesamte Umfang des zweiten metallischen Leiters (3 ) sich über den Rand des Keramiksubstrats (1 ) hinaus ausdehnt. - Halbleitervorrichtung (
100 ) nach einem der Ansprüche 1 bis 3, bei der der erste und der zweite metallische Leiter (2 ,3 ) aus zueinander unterschiedlichen Metallen sind. - Halbleitervorrichtung (
100 ) nach einem der Ansprüche 1 bis 4, bei der der erste und der zweite metallische Leiter (2 ,3 ) aus Metallen sind, deren Dicken unterschiedlich zueinander sind. - Halbleitervorrichtung (
100 ) nach einem der Ansprüche 1 bis 5, bei der der zweite metallische Leiter (3 ) und die Grundplatte (30 ) durch eine bleifreie Lötung (5 ) verbunden sind. - Isolationssubstrat (
50 ), das über ein Halbleiterelement (20 ) verfügt, mit: einem Keramiksubstrat (1 ) mit einer ersten und einer zweiten Hauptoberfläche, einem ersten metallischen Leiter (2 ), der auf der ersten Hauptoberfläche angebracht ist und die Anordnung des Halbleiterelements (20 ) darauf ermöglicht, und einem zweiten metallischen Leiter (3 ), der auf der zweiten Hauptoberfläche angebracht ist und die Verbindung mit einer Grundplatte (30 ) ermöglicht, wobei der zweite metallische Leiter (3 ) einen Verbindungsbereich (4 ) aufweist, der mit der zweiten Hauptoberfläche verbunden ist, wobei Nichtverbindungsbereiche (6 ,16 ) zwischen dem Keramiksubstrat (1 ) und dem zweiten metallischen Leiter (3 ) ausgebildet sind, wobei ein Nichtverbindungsbereich (16 ) mit einer annähernd dreieckigen Gestalt an jeder Ecke des zweiten metallischen Leiters (3 ) entsprechend ausgebildet ist. - Isolationssubstrat (
50 ) nach Anspruch 7, bei dem der erste metallische Leiter (2 ) Ecken in der Draufsicht aufweist, und eine Seite jedes annähernd dreieckigen Nichtverbindungsbereiches (16 ) durch das Keramiksubstrat (1 ) hindurch einer Ecke des ersten metallischen Leiters (2 ) gegenüber liegt. - Isolationssubstrat (
50 ) nach einem der Ansprüche 7 bis 8, bei dem der zweite metallische Leiter (3 ) so ausgebildet ist, dass der gesamte Umfang des zweiten metallischen Leiters (3 ) sich über den Rand des Keramiksubstrats (1 ) hinaus ausdehnt. - Isolationssubstrat (
50 ) nach einem der Ansprüche 7 bis 9, bei dem der erste und der zweite metallische Leiter (2 ,3 ) aus zueinander unterschiedlichen Metallen sind. - Isolationssubstrat (
50 ) nach einem der Ansprüche 7 bis 10, bei dem der erste und der zweite metallische Leiter (2 ,3 ) aus Metallen sind, deren Dicke zueinander unterschiedlich ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005-074805 | 2005-03-16 | ||
JP2005074805A JP4722514B2 (ja) | 2005-03-16 | 2005-03-16 | 半導体装置および該半導体装置用絶縁基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006011689A1 DE102006011689A1 (de) | 2006-10-12 |
DE102006011689B4 true DE102006011689B4 (de) | 2014-11-06 |
Family
ID=37002906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006011689.5A Expired - Fee Related DE102006011689B4 (de) | 2005-03-16 | 2006-03-14 | Halbleitervorrichtung und isolierendes Substrat für dieselbe |
Country Status (4)
Country | Link |
---|---|
US (1) | US7919852B2 (de) |
JP (1) | JP4722514B2 (de) |
CN (1) | CN1835223B (de) |
DE (1) | DE102006011689B4 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4498966B2 (ja) * | 2005-03-31 | 2010-07-07 | Dowaホールディングス株式会社 | 金属−セラミックス接合基板 |
JP2010232545A (ja) * | 2009-03-27 | 2010-10-14 | Honda Motor Co Ltd | 半導体装置 |
US8786111B2 (en) | 2012-05-14 | 2014-07-22 | Infineon Technologies Ag | Semiconductor packages and methods of formation thereof |
JP2015119116A (ja) * | 2013-12-19 | 2015-06-25 | 株式会社東芝 | 半導体装置 |
WO2022064599A1 (ja) * | 2020-09-24 | 2022-03-31 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883864A (ja) * | 1994-09-13 | 1996-03-26 | Meidensha Corp | 電力用半導体装置 |
EP0789397A2 (de) * | 1996-02-07 | 1997-08-13 | Hitachi, Ltd. | Schaltungsplatine und Halbleiterbauteil mit dieser |
JPH11265976A (ja) * | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | パワー半導体モジュールおよびその製造方法 |
JP2000101203A (ja) * | 1998-09-28 | 2000-04-07 | Denki Kagaku Kogyo Kk | セラミックス回路基板とそれを用いたパワーモジュール |
JP2000349209A (ja) * | 1999-06-09 | 2000-12-15 | Mitsubishi Electric Corp | パワー半導体モジュール |
DE69621222T2 (de) * | 1995-07-21 | 2002-11-07 | Toshiba Kawasaki Kk | Keramische leiterplatte |
US6844621B2 (en) * | 2002-08-13 | 2005-01-18 | Fuji Electric Co., Ltd. | Semiconductor device and method of relaxing thermal stress |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4989117A (en) * | 1990-02-12 | 1991-01-29 | Rogers Corporation | Molded integrated circuit package incorporating thin decoupling capacitor |
DE10165080B4 (de) * | 2000-09-20 | 2015-05-13 | Hitachi Metals, Ltd. | Siliciumnitrid-Pulver und -Sinterkörper sowie Verfahren zu deren Herstellung und Leiterplatte damit |
JP5038565B2 (ja) * | 2000-09-22 | 2012-10-03 | 株式会社東芝 | セラミックス回路基板およびその製造方法 |
JP2002373955A (ja) * | 2001-06-13 | 2002-12-26 | Sumitomo Metal Electronics Devices Inc | パワーモジュール基板 |
JP4692708B2 (ja) * | 2002-03-15 | 2011-06-01 | Dowaメタルテック株式会社 | セラミックス回路基板およびパワーモジュール |
JP4057407B2 (ja) | 2002-12-12 | 2008-03-05 | 三菱電機株式会社 | 半導体パワーモジュール |
JP4206915B2 (ja) * | 2002-12-27 | 2009-01-14 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
JP3972821B2 (ja) * | 2003-01-22 | 2007-09-05 | 三菱電機株式会社 | 電力用半導体装置 |
DE10336747A1 (de) * | 2003-08-11 | 2005-03-17 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht |
JP2006240955A (ja) * | 2005-03-07 | 2006-09-14 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
JP2007141948A (ja) * | 2005-11-15 | 2007-06-07 | Denso Corp | 半導体装置 |
-
2005
- 2005-03-16 JP JP2005074805A patent/JP4722514B2/ja active Active
-
2006
- 2006-01-17 US US11/332,539 patent/US7919852B2/en not_active Expired - Fee Related
- 2006-02-28 CN CN2006100588199A patent/CN1835223B/zh not_active Expired - Fee Related
- 2006-03-14 DE DE102006011689.5A patent/DE102006011689B4/de not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883864A (ja) * | 1994-09-13 | 1996-03-26 | Meidensha Corp | 電力用半導体装置 |
DE69621222T2 (de) * | 1995-07-21 | 2002-11-07 | Toshiba Kawasaki Kk | Keramische leiterplatte |
EP0789397A2 (de) * | 1996-02-07 | 1997-08-13 | Hitachi, Ltd. | Schaltungsplatine und Halbleiterbauteil mit dieser |
JPH11265976A (ja) * | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | パワー半導体モジュールおよびその製造方法 |
JP2000101203A (ja) * | 1998-09-28 | 2000-04-07 | Denki Kagaku Kogyo Kk | セラミックス回路基板とそれを用いたパワーモジュール |
JP2000349209A (ja) * | 1999-06-09 | 2000-12-15 | Mitsubishi Electric Corp | パワー半導体モジュール |
US6844621B2 (en) * | 2002-08-13 | 2005-01-18 | Fuji Electric Co., Ltd. | Semiconductor device and method of relaxing thermal stress |
Also Published As
Publication number | Publication date |
---|---|
CN1835223B (zh) | 2010-05-26 |
US20060220235A1 (en) | 2006-10-05 |
JP4722514B2 (ja) | 2011-07-13 |
DE102006011689A1 (de) | 2006-10-12 |
JP2006261293A (ja) | 2006-09-28 |
US7919852B2 (en) | 2011-04-05 |
CN1835223A (zh) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009031388B4 (de) | Elektronische Trägervorrichtung | |
EP0920055B1 (de) | Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement | |
DE69819216T2 (de) | Freitragende Kugelverbindung für integrierte Schaltungschippackung | |
DE112017002961B4 (de) | Leistungs-halbleitereinheit | |
DE102017200256B4 (de) | Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE102011076886A1 (de) | Leistungshalbleitervorrichtung | |
DE112008001684B4 (de) | Verfahren zur Verhinderung der Hohlraumbildung in einer Lötverbindung | |
DE19634202C2 (de) | Halbleitervorrichtung | |
DE102016102476B4 (de) | Halbleiteranordnung, die einen mehrschichtigen Träger aufweist | |
DE102015001148B4 (de) | Anordnung und Verfahren zur elektromagnetischen Abschirmung | |
DE102006011689B4 (de) | Halbleitervorrichtung und isolierendes Substrat für dieselbe | |
DE4305793A1 (de) | Leistungsmodul | |
DE102017210589A1 (de) | Halbleitervorrichtung | |
DE112019002287T5 (de) | Halbleitervorrichtung | |
DE112019000184T5 (de) | Halbleitervorrichtung | |
DE102017207727B4 (de) | Halbleiteranordnung | |
DE112014005420B4 (de) | Halbleitervorrichtung | |
DE19924993A1 (de) | Intelligentes Leistungsmodul in Sandwich-Bauweise | |
EP0868778B1 (de) | Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement | |
DE4231869C2 (de) | Verfahren zur Herstellung eines integrierten Hybridbausteins | |
DE4235517C2 (de) | Halbleiteranordnung in Modulbauweise | |
DE112017006956B4 (de) | Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung | |
DE102014219759A1 (de) | Leistungsmodul | |
DE10059808A1 (de) | Verfahren zur Verbindung einer integrierten Schaltung und einer flexiblen Schaltung | |
DE19805492C2 (de) | Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |