DE102006006561B4 - Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls - Google Patents
Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls Download PDFInfo
- Publication number
- DE102006006561B4 DE102006006561B4 DE102006006561A DE102006006561A DE102006006561B4 DE 102006006561 B4 DE102006006561 B4 DE 102006006561B4 DE 102006006561 A DE102006006561 A DE 102006006561A DE 102006006561 A DE102006006561 A DE 102006006561A DE 102006006561 B4 DE102006006561 B4 DE 102006006561B4
- Authority
- DE
- Germany
- Prior art keywords
- contact
- flip
- substrate
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1601—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81052—Detaching bump connectors, e.g. after testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8134—Bonding interfaces of the bump connector
- H01L2224/81345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/799—Apparatus for disconnecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
Flip-Chip-Modul
umfassend
– zumindest einen Halbleiterchip (2), der an einer Oberfläche (3) etwa senkrecht zur Oberfläche (3) angeordnete Kontaktsäulen (4) aufweist, die an ihren freien Enden Stirnflächen (9) aufweisen,
– ein Substrat (8), das an einer Oberfläche Kontaktstellen (7) aufweist, die mit jeweils einer der Stirnflächen (9) einer der Kontaktsäulen (4) mittels jeweils einer Lötverbindung verbunden sind, wobei
die Stirnflächen der Kontaktsäulen die jeweilige Kontaktstelle vollständig überdecken, wobei die Stirnflächen der Kontaktsäulen größer als die jeweilige Fläche der entsprechenden Kontaktstellen sind, so dass die Stirnflächen am Rand der Kontaktstellen ein Stück überstehen.
– zumindest einen Halbleiterchip (2), der an einer Oberfläche (3) etwa senkrecht zur Oberfläche (3) angeordnete Kontaktsäulen (4) aufweist, die an ihren freien Enden Stirnflächen (9) aufweisen,
– ein Substrat (8), das an einer Oberfläche Kontaktstellen (7) aufweist, die mit jeweils einer der Stirnflächen (9) einer der Kontaktsäulen (4) mittels jeweils einer Lötverbindung verbunden sind, wobei
die Stirnflächen der Kontaktsäulen die jeweilige Kontaktstelle vollständig überdecken, wobei die Stirnflächen der Kontaktsäulen größer als die jeweilige Fläche der entsprechenden Kontaktstellen sind, so dass die Stirnflächen am Rand der Kontaktstellen ein Stück überstehen.
Description
- Die Erfindung betrifft ein Flip-Chip-Modul und ein Verfahren zum Austauschen eines Halbleiterchips eines solchen Flip-Chip-Moduls. Das Flip-Chip-Modul umfasst einen Halbleiterchip, der an einer Oberfläche etwa senkrecht zur Oberfläche angeordnete Kontaktsäulen aufweist, und ein Substrat, das Kontaktstellen aufweist, die mit den freien Enden der Kontaktsäulen verlötet sind.
- Ein solches Flip-Chip-Modul ist aus der
US 6 578 754 B1 bekannt. Die Kontaktsäulen bestehen aus einem Abschnitt, der im wesentlichen Kupfer enthält und einen kürzeren Abschnitt, der aus dem mit den Kontaktstellen des Substrates in Verbindung stehenden Lötmaterial besteht. Die Länge des Kupferabschnittes beträgt zumindest 50 μm. Mit diesen Kontaktsäulen sollen Kontaktstellen kontaktierbar sein, die in einem regelmäßigen Raster angeordnet sind, dessen Rasterabstand kleiner als 100 μm vorzugsweise im Bereich von 80 bis 100 μm liegt. Durch das Vorsehen definierter Kontaktsäulen werden im Vergleich zu herkömmlichen Flip-Chip-Modulen erhebliche Vorteile erzielt, die vor allem darin liegen, dass die Gefahr eines Kurzschlusses zwischen benachbarten Kontaktstellen bei weitem geringer ist als bei herkömmlichen Flip-Chip-Modulen, bei welchen alleine mit etwa kugelförmigen Kontaktelementen aus Lötmaterial die Verbindung zwischen dem Substrat und dem Halb leiterchip bewerkstelligt wird. Daher ist es möglich zuverlässig Kontaktstellen in einem Raster von weniger als 100 μm zu kontaktieren. - Es wird auch auf die
US 6 550 666 B2 und dieUS 6 592 019 B2 verwiesen, in welchen weitere Ausführungsformen des oben beschriebenen Flip-Chip-Moduls dargelegt sind. - Aus der
US 6 225 206 B1 geht ein Flip-Chip-Modul hervor, das ein erstes Substrat aufweist, das ein Chip oder ein Modul ist, und ein zweites Substrat, das falls das erste Substrat ein Chip ist, ein Chipcarrier oder eine Schaltungskarte ist. Am ersten Substrat, dem Chip, ist an den Kontaktstellen jeweils ein Leitkörper aus Lötmaterial in der Form einer Säule ausgebildet. Die Säule kann eine Höhe von 50 mils bis etwa 87 mils aufweisen. Mit dieser Säule wird eine Kontaktstelle des zweiten Substrates elektrisch verbunden, wobei zwischen der Kontaktstelle und der Säule ein Lötabschnitt vorgesehen ist. Weiterhin besitzt das Material der Säule einen höheren Schmelzpunkt als das Material des Lötabschnittes. - Weiterhin besitzt dieses Flip-Chip-Modul alle Vorteile herkömmlicher Flip-Chip-Module gegenüber Drahtverbindungen (wire-bonding). Insbesondere ist der Weg der elektrischen Leitung zwischen dem Halbleiterchip und dem Substrat und damit der Signalweg sehr kurz.
- Es besteht ein erheblicher Bedarf mehrere DRAM-Speicherchips mittels eines Flip-Chip-Moduls direkt ohne den Umweg einer zusätzlichen Verdrahtungsebene zu kontaktieren, da zum einem durch die Vielzahl der Verbindung das herkömmliche Kontaktieren mittels Drähten praktisch kaum mehr durchführbar ist und zum anderen die gewünschten Datentransferraten mit herkömmlichen Drahtverbindungen nicht möglich sind.
- Die Kontaktstellen dieser DRAM-Speicherchips sind mit einem Rasterabstand von weniger als 100 μm angeordnet, was im Fachjargon als "Fine-Pitch" bezeichnet wird. Ein derartiger Fine-Pitch kann mit den oben erläuterten Kontaktsäulen kontaktiert werden. Herkömmliche Kontaktierungstechnologien für Flip-Chip-Module sind hierzu nicht geeignet. Weiterhin ist zu berücksichtigen, dass für die Leiterbahnen innerhalb des Chips zunehmend Materialien mit geringer Dielektrizität (low k passivation materials) verwendet werden, die mechanisch schwach sind, weshalb eine auf ein solchen Halbleiterchip ausgeübte mechanische Spannung zu Rissen und Brüchen in der Passivierungsschicht führt.
- Aus der nicht vorveröffentlichten deutschen Offenlegungsschrift
DE 10 2005 043 910 A1 geht ein Flip-Chip-Modul mit einem Kontaktsäulen aufweisenden Halbleiterchip hervor, wobei die Kontaktsäulen mit einem Substrat elektrisch und mechanisch verbunden sind. Zwischen dem Substrat und dem Halbleiterchip ist ein Abstandshalter vorgesehen, der zumindest am Substrat mechanisch gekoppelt ist. Hierdurch werden thermische Spannungen im Flip-Chip-Modul durch den Abstandshalter aufgenommen und vom Halbleiterchip abgehalten. - Bei allen bekannten Ausführungsformen eines Flip-Chip-Moduls mit einem Kontaktsäulen aufweisenden Halbleiterchip ist zwischen den Kontaktstellen des Substrates und den Kontaktsäulen jeweils eine Schicht aus erstarrtem Lot angeordnet.
- Bei Flip-Chip-Modulen können die einmal auf einem Substrat befestigten Halbleiterchips nicht ausgetauscht werden. Dies gilt gleichermaßen für die oben erläuterten Flip-Chip-Module mit senkrecht an der Oberfläche eines Halbleiterchips angeordneten Kontaktsäulen als auch für herkömmliche Flip-Chip-Module, wie zum Beispiel BGA-Flip-Chip-Module (ball grid array), bei welchen die Halbleiterchips direkt mittels einer Lötkugel mit den Kontaktstellen am Substrat verbunden sind. Die hierbei verwendeten Lötverfahren sind zudem sehr aufwändig, da eine Maske aus isolierendem Material vorgesehen werden muss, die sicherstellt, dass das Lot einer bestimmen Kontaktstelle nicht beim Löten in Berührung mit einer weiteren Kontaktstelle gelangt und einen Kurzschluss erzeugt. All diesen Flip-Chip-Modulen ist gemeinsam, dass beim Auftrennen der Lötverbindung ein Rest an Lot auf den jeweiligen Kontaktstellen des Substrates verbleibt. Die Menge dieses Restes ist nicht definiert, wodurch an den Kontaktstellen unterschiedliche Erhöhungen durch die Reste an Lot ausgebildet sind. Ein Substrat mit derart unebenen Kontaktstellen kann nicht mehr mit einem Halbleiterchip zuverlässig kontaktiert werden.
- Andererseits gibt es bereits seit einiger Zeit Flip-Chip-Module, die auf einem Substrat mehrere Halbleiterchips umfassen. Stellt sich heraus, dass ein Halbleiterchip nicht korrekt funktioniert, dann ist das gesamte Flip-Chip-Modul Ausschuss, auch wenn die weiteren Halbleiterchips auf dem Flip-Chip-Modul in Ordnung sein sollten, da ein einzelner Halbleiterchip nicht ausgetauscht werden kann.
- Um derartige Probleme zu vermeiden, müssten alle Halbleiterchips einzeln vorab getestet werden. Das Testen von Halbleiterchips ist jedoch sehr teuer. Das Testen eines Flip-Chip-Moduls ist hingegen wesentlich günstiger als das Durchführen von mehreren separaten Tests für die jeweiligen Halbleiterchips, da in einem Testvorgang das gesamte Flip-Chip-Modul getestet werden kann und die Kontaktstellen eines Flip-Chip-Moduls wesentlich einfacher zugänglich sind als die eines Halbleiterchips.
- Je nach den wirtschaftlichen Rahmenbedingungen hat man deshalb entweder die hohen Kosten der mehreren einzelnen Tests der Halbleiterchips oder die hohen Kosten des Ausschusses vollständiger Flip-Chip-Module in Kauf genommen.
- Die
US 6 050 476 A offenbart ein Flip-Chip-Modul, bei dem ein Chip mittels Kaltlöten mit einem Substrat verbunden wird. Hierbei sind an den Oberflächen der Kontaktstellen des Chips und des Substrates dünne Schichten aus Indium vorgesehen. Werden zwei solche Kontaktstellen miteinander in Berührung gebracht und unter Druck gesetzt, dann verbinden sie sich mechanisch und elektrisch (Kaltlöten). Die Kontaktstellen des Chips sind hierbei vorzugsweise wesentlich größer als die Kontaktstellen des Substrates, wodurch es möglich ist, die Kontaktstellen des Substrates an mehreren unterschiedlichen Stellen der jeweiligen Kontaktfläche des Chips zu positionieren, die sich nicht überlappen. Dies erlaubt die Entfernung eines Chips von einem Substrat und die erneute Verwendung des Chips, wobei bei der erneuten Verwendung jeweils andere Bereiche der Kontaktstellen mit den Kontaktstellen des neuen Substrates in Verbindung gebracht werden. - Aus der
US 6 182 884 B1 und derDE 199 03 957 A1 gehen relativ aufwendige Vorrichtungen und Verfahren zum Wiederbearbeiten von Flip-Chip-Modulen hervor, mit welchen eine Lötverbindung getrennt und das entsprechende Lot entfernt werden kann. - Der Erfindung liegt die Aufgabe zugrunde, ein Flip-Chip-Modul zu schaffen, umfassend mindestens einen Halbleiterchip und ein Substrat, bei dem es möglich ist, den Halbleiterchip vom Substrat zu entfernen und zuverlässig das Substrat mit einem anderen Halbleiterchip wieder zu verbinden.
- Diese Aufgabe wird durch ein Flip-Chip-Modul mit dem Merkmal des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den jeweiligen Unteransprüchen angegeben.
- Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfahren zum Austauschen eines Halbleiterchips eines solchen Flip-Chip-Moduls zu schaffen, das einfach und zuverlässig ausführbar ist.
- Diese Aufgabe wird durch ein Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls mit den Merkmalen des Anspruchs 6 gelöst. Vorteilhafte Ausgestaltung der Erfindung sind in den jeweiligen Unteransprüchen angegeben.
- Das erfindungsgemäße Flip-Chip-Modul umfasst:
- – zumindest einen Halbleiterchip, der an einer Oberfläche etwa senkrecht zur Oberfläche angeordnete Kontaktsäulen aufweist, die an ihren freien Enden Stirnflächen aufweisen,
- – ein Substrat, das an einer Oberfläche Kontaktstellen aufweist, die mit jeweils einer der Stirnflächen einer der Kontaktsäulen mittels jeweils einer Lötverbindung verbunden sind, wobei die Stirnflächen der Kontaktsäulen die jeweilige Kontaktstelle vollständig überdecken, wobei die Stirnflächen der Kontaktsäulen größer als die jeweilige Fläche der entsprechenden Kontaktstellen sind, so dass die Stirnflächen am Rand der Kontaktstellen ein Stück überstehen.
- Da die Stirnflächen der Kontaktsäulen die jeweilige Kontaktstelle vollständig überdecken und an ihnen ein Stück am Rand überstehen, ist es möglich, dass bei einem erneuten Überführen des Lots von Lötverbindungen in den fließfähigen Zustand der Halbleiterchip und das Substrat zusammengedrückt werden können, wodurch aus dem Zwischenbereich zwischen den Stirnflächen der Kontaktsäulen und den Kontaktstellen das gesamte Lot heraus gedrückt wird. Da die Kontaktstellen von den Stirnflächen der Kontaktsäulen vollständig überdeckt werden, werden die Kontaktstellen im zusammengedrückten Zustand vollständig von den Stirnflächen der Kontaktsäulen bedeckt, wodurch die Kontaktstellen fast vollständig frei von Lot sind und wieder eine ebenflächige Kontaktfläche bilden.
- Beim erneuten Aufsetzen eines Halbleiterchips auf die Kontaktstellen stört der am Umfangsbereich befindliche Rest an Lot nicht. Da die Kontaktstelle mit ihren Kontaktflächen frei liegen, kann ein weiterer Halbleiterchip exakt auf den Kontaktstellen positioniert werden und eine neue Lötverbindung am Umfangsbereich ausgebildet werden. Das neu zugeführte Lot verbindet sich hierbei mit den bereits vorhandenen Resten an Lot, ohne dass hierdurch irgendwelche Beeinträchtigungen verursacht werden.
- Ein solches Flip-Chip-Modul erlaubt somit den Austausch des darauf befindlichen Halbleiterchips.
- Bei solchen Flip-Chip-Modulen macht es somit Sinn, die einzelnen Halbleiterchips nicht separat zu testen, bevor sie auf das Substrat aufgebracht werden, sondern das gesamte Flip-Chip-Modul als Einheit zu testen, was wesentlich günstiger ist als die einzelnen Tests der Halbleiterchips. Defekte Halbleiterchips können nach einem entsprechenden Test ausgetauscht werden.
- Vorzugsweise sind die Kontaktstellen des Substrats bezüglich der Oberfläche des Substrats etwas erhaben ausgebildet. Hierdurch wird sichergestellt, dass der Rest an Lot, der nach dem Trennen eines Halbleiterchips auf dem Substrat verbleibt, sich am Umfangbereich der Kontaktstellen anlagert und nicht auf den zum Halbleiterchip wei senden Flächen, den Kontaktflächen, der Kontaktstellen verbleibt. Der Rest an Lot befindet sich somit unterhalb des Niveaus der Kontaktflächen der Kontaktstellen.
- Beim erfindungsgemäßen Verfahren zum Austauschen eines Halbleiterchips eines solchen Flip-Chip-Moduls werden die bestehenden Lötverbindungen über den Fließpunkt erwärmt, der Halbleiterchip und das Substrat derart zusammengedrückt, dass das Lot fast vollständig aus den Bereichen zwischen den Stirnflächen der Kontaktsäulen und den Kontaktstellen herausgedrückt wird, der Halbleiterchip vom Substrat abgenommen und ein weiterer Halbleiterchip darauf befestigt.
- Hierdurch wird sichergestellt, dass im Kontaktbereich zwischen den Kontaktstellen und den Kontaktsäulen keine Mengen an Lot verbleiben, die ein erneutes Befestigen eines weiteren Halbleiterchips behindern würden.
- Die Erfindung wird nachfolgend beispielhaft anhand der Zeichnungen erläutert. Die Zeichnungen zeigen schematisch in:
-
1a und1b das Befestigen eines Halbleiterchips auf einem Substrat eines Flip-Chip-Moduls, -
2a bis2c das Lösen des Halbleiterchips vom Substrat eines erfindungsgemäßen Flip-Chip-Moduls, und -
3a bis3c den Verbindungsbereich zwischen einer Kontaktsäule und einer Kontaktstelle während des Austauschens eines Halbleiterchips. - Ein Flip-Chip-Modul
1 (1a ,1b ) umfasst einen Halbleiterchip2 , der an einer Oberfläche3 I/O-Kontaktstellen aufweist. An den I/O-Kontaktstellen sind Kontaktsäulen4 angeordnet, die jeweils senkrecht auf der Oberfläche3 stehen. - Diese Kontaktsäulen werden gemäß einem Verfahren erzeugt, wie es in der
US 6 578 754 B1 ,US 6 550 666 B2 bzw. derUS 6 592 019 B2 beschrieben ist. Es wird deshalb vollinhaltlich auf diese Patente Bezug genommen und sie werden in die vor liegende Anmeldung inkorporiert. Die Kontaktsäulen4 weisen an ihren freien Enden Stirnflächen9 auf, an welchen jeweils ein Lotabschnitt6 angeordnet ist (1a ). Die Länge der Kontaktsäulen beträgt mindestens 20 μm und liegt vorzugsweise im Bereich von 50 μm bis 100 μm. Die Metallsäule5 ist vor allem aus Kupfer und/oder Gold ausgebildet, ist unmittelbar am Halbleiterchip2 angeordnet und steht im elektrischen Kontakt mit einer Leiterbahn des Halbleiterchips2 . Die Lotabschnitte6 sind an den vom Halbleiterchip2 entfernten Enden der Kontaktsäulen4 angeordnet und dienen zum mechanischen und elektrischen Verbinden mit Kontaktstellen7 eines Substrates8 . Die Lotabschnitte6 sind auf Stirnflächen9 der freien Enden des Substrates8 angeordnet. Das Lot der Lotabschnitte6 ist beispielsweise eine Zinn/Blei-Legierung oder kann auch bleifreies Lot sein. - Das Flip-Chip-Modul
1 zeichnet sich dadurch aus, dass die Stirnflächen9 der Kontaktsäulen4 die Kontaktstellen7 vollständig überdecken. Dies heißt, dass die Stirnflächen9 zumindest die Größe der Fläche der jeweiligen Kontaktstelle7 in der Draufsicht aufweisen und so angeordnet sind, dass die jeweilige Kontaktstelle7 vollständig sich unterhalb der entsprechenden Stirnfläche9 befindet. Die Stirnfläche9 und die jeweilige Kontaktstelle7 muss hierbei nicht in Kontakt stehen. Die Stirnfläche9 kann und sollte in der Regel auch etwas beabstandet von der Kontaktstelle7 angeordnet sein. - Vorzugsweise sind die Kontaktstellen
7 bezüglich der Oberfläche des Substrates8 etwas erhaben ausgebildet. - In
1a ist das Flip-Chip-Modul während des Lötvorganges dargestellt. Der Lotabschnitt6 und die Kontaktstellen7 sind mit Flussmaterial10 benetzt. Das Flussmaterial10 kann vorab auf die Kontaktstellen7 und/oder auf die Lotabschnitte6 aufgebracht werden. Beim Lötvorgang wird durch Erwärmen das Lot in den fließfähigen Zustand und in Kontakt mit der jeweiligen Kontaktstelle7 gebracht. Das Lot umfließt die Kontaktstelle7 und bildet mit dieser eine intermetallische Verbindung aus. Nach dem Abkühlen erstarrt das Lot und der Halbleiterchip2 ist sowohl mechanisch als auch elektrisch mit dem Substrat verbunden (1b ). - Bei diesem Lötvorgang müssen keine Masken verwendet werden, wie sie bei BGA-Flip-Chip-Modulen üblich sind. Das Lot verbleibt in dem Zwischenbereich zwischen den Stirnflächen und der jeweiligen Kontaktstelle
7 , wobei das erstarrte Lot11 auch den Umfangsbereich der Kontaktstelle7 umfassen kann. - In den
2a bis2c ist das Lösen des Halbleiterchips2 eines Flip-Chip-Moduls1 gemäß der Erfindung, vom Substrat8 gezeigt. - Zunächst werden die Lötverbindungen zwischen dem Halbleiterchip
2 und dem Substrat8 erwärmt, damit das Lot11 wieder einen fließfähigen Zustand einnimmt. Das Erwärmen erfolgt mittels eines heißen Stempels12 , der von oben auf den zu entfernenden Halbleiterchip2 aufgesetzt wird. Die Wärme fließt dann vom Stempel12 über den Halbleiterchip2 und den Kontaktsäulen4 zu dem Lot11 . - Ist das Lot
11 im fließfähigen Zustand, werden der Halbleiterchip2 und das Substrat8 zusammengedrückt. Dies wird mittels des Stempels12 ausgeführt, der von oben auf den Halbleiterchip2 drückt. Hierdurch wird das fließfähige Lot aus den Bereichen zwischen den Stirnflächen9 und den der Stirnflächen9 gegenüberliegenden Oberflächen der Kontaktstellen7 , den Kontaktflächen5 herausgedrückt. Hierdurch stehen die Stirnflächen9 in Berührung mit den jeweiligen Kontaktstellen7 . Da die Stirnflächen9 die Kontaktstellen7 vollständig überdecken, sind die Kontaktflächen5 der Kontaktstellen7 fast vollständig frei von Lot (2b ). - Der Zustand, in dem die Stirnflächen
9 mit den Kontaktstellen7 in Berührung stehen, wird mittels eines Drucksensors automatisch erkannt. Danach wird die Temperatur des Stempels12 abgesenkt, so dass sich das Lot11 wieder etwas unter den Fließpunkt abkühlt, wodurch das Lot11 sich etwas verfestigt. - Der Halbleiterchip
2 wird vom Substrat abgenommen, beispielsweise indem an den Stempel ein Unterdruck angelegt wird, mit dem der Halbleiterchip2 an den Stempel12 gesaugt wird, so dass beim Anheben des Stempels12 der Halbleiterchip2 mitgenommen wird. Es kann jedoch auch ein mechanischer Greifer zum Abheben des Halbleiterchips2 verwendet werden. - Es hat sich gezeigt, dass der Großteil des Lots
11 an den Kontaktsäulen4 haftet. Lediglich geringe Restmengen bleiben an den Umfangsbereichen der Kontaktstellen7 haften. Die Kontaktflächen5 der Kontaktstellen7 sind fast vollständig frei von Lot, so dass die Kontaktstellen7 wieder definierte zur Aufnahme eines weiteren Halbleiterchips geeignet Kontaktflächen5 ausbilden. -
3a zeigt den Kontaktbereich zwischen einer Kontaktsäule4 und der entsprechenden Kontaktstelle7 , die hier in Berührung stehen. Das Lot11 ist aus dem Zwischenbereich herausgedrückt und haftet am Umfang der Kontaktsäule4 , dem Abschnitt der Stirnfläche9 , der über die Kontaktstelle7 vorsteht und am Umfang der Kontaktstelle7 . Zwischen dem Lot und der Kontaktstelle7 und der Kontaktsäule4 bildet sich eine intermetallische Verbindung13 aus. An der Grenzfläche14 zwischen dem Substrat8 und dem Lot haftet das Lot wesentlich schwächer am Substrat als an der metallischen Kontaktstelle7 und der metallischen Kontaktsäule4 . Beim Hochziehen des Halbleiterchips2 und der entsprechenden Kontaktsäule4 reißt das Lot und bildet aufgrund der Scherkräfte von der jeweiligen Stirnfläche9 schräg nach unten verlaufende Rissflächen15 . Das restliche Lot16 an den Kontaktstellen7 erstreckt sich somit von den Rändern der Kontaktstellen7 schräg nach unten und steht somit nicht über die nach oben weisenden Kontaktflächen5 der Kontaktstellen7 . Die Kontaktstellen7 weisen somit wieder glatte, definierte Kontaktflächen5 auf (3b ). - Auf dem Substrat
8 kann erneut ein weiterer Halbleiterchip befestigt werden. Hierzu wird, wie es oben anhand der1a und1b beschrieben ist, ein Halbleiterchip2 mit seinen Kontaktsäulen4 mit den entsprechenden Kontaktstellen2 des Substrates verlötet. Die Lotreste16 an den Kontaktstellen7 verbinden sich mit den neu hinzu geführten Lot6 des neuen Halbleiterchips2 (3c ). - Das erfindungsgemäße Flip-Chip-Modul erlaubt somit auf einfache Art und Weise ein sicheres Entfernen eines Halbleiterchips, wobei wieder benutzbare Kontaktstellen
7 am Substrat freigelegt werden. Wesentlich hierfür ist, dass die Stirnflächen9 die Kontaktstellen7 bzw. deren Kontaktflächen5 vollständig überdecken, damit das Lot durch Zusammendrücken der Stirnflächen9 und der Kontaktflächen5 fast vollständig aus dem Zwischenbereich herausgedrückt werden kann. - Gemäß der Erfindung sind die Stirnflächen
9 größer als die Kontaktflächen5 ausgebildet, so dass sie zum Beispiel im Mittel etwa um 2 μm bis 10 μm und vorzugsweise etwa um 3 μm bis 5 μm am Rand der Kontaktstellen überstehen. Hierdurch wird sichergestellt, dass beim Abheben kein an den Kontaktstellen7 haftendes Lot wieder mit den Kontaktflächen5 in Berührung kommt. - Weiterhin ist von Vorteil, wenn die Kontaktstellen
7 erhaben bezüglich der Oberfläche des Substrates8 ausgebildet sind, da dann nach dem Trennen eines Halbleiterchips2 vom Substrat8 die Lötreste16 auf dem Substrat verbleiben können, wobei sie sich jedoch unter dem Niveau der Kontaktflächen5 befinden und so eine weitere Kontaktierung nicht mehr stören. Die Höhe der Kontaktstellen beträgt etwa 10 μm bis 50 μm und liegt vorzugsweise im Bereich von 15 μm bis 25 μm. - Bei dem erfindungsgemäßen Flip-Chip-Modul ist die Qualität der Verbindung zwischen dem Substrat und dem Halbleiterchip
2 nach dem Austauschen eines Halbleiterchips2 genau so gut wie nach dem erstmaligen Verbinden des Halbleiterchips mit dem Substrat. - Ferner hat sich gezeigt, dass dieses System aus Kontaktsäule, Lötabschnitt und erhabene Kontaktstelle selbstzentrierend ist.
- Beim Zusammendrücken des Halbleiterchips
2 mit dem Substrat8 bilden die Kontaktstellen7 jeweils ein Stoppelement, an dem die Kontaktsäulen4 anschlagen. - Die vorliegende Erfindung kann auch an einem Flip-Chip-Modul angewandt werden, wie es in der deutschen Patentanmeldung
DE 10 2005 043 910 bzw.DE 10 2005 050 150 beschrieben ist. Auf diese Patentanmeldungen wird deshalb vollinhaltlich verwiesen und sie werden unter in-Bezug-Nahme in die vorliegende Anmeldung inkorporiert. - Die Erfindung kann folgendermaßen kurz zusammengefasst werden:
Die vorliegende Erfindung betrifft ein Flip-Chip-Modul, ein Verfahren zum Austausch eines Halbleiterchips eines solchen Flip-Chip-Moduls sowie eine Vorrichtung zum Ausführen des Verfahrens. - Das Flip-Chip-Modul umfasst zumindest einen Halbleiterchip und ein Substrat. Der Halbleiterchip weist an einer Oberfläche etwa senkrecht zur Oberfläche angeordnete Kontaktsäulen auf. Mit diesen Kontaktsäulen ist er über eine Lötverbindung mit Kontaktstellen des Substrates verbunden. Die Kontaktsäulen überdecken mit ihren Stirnflächen die Kontaktstellen vollständig. Hierdurch ist es möglich, das Lot zwischen den Kontaktsäulen und Kontaktstellen nach einem erneuten Erwärmen vollständig aus dem Zwischenbereich zwischen den Kontaktstellen und den Kontaktsäulen zu drücken. Dies erlaubt eine erneute Befestigung eines weiteren Halbleiterchips.
-
- 1
- Flip-Chip-Modul
- 2
- Halbleiterchip
- 3
- Oberfläche
- 4
- Kontaktsäule
- 5
- Kontaktfläche
- 6
- Lotabschnitt
- 7
- Kontaktstelle
- 8
- Substrat
- 9
- Stirnfläche
- 10
- Flussmaterial
- 11
- Lot
- 12
- Stempel
- 13
- Intermetallische Verbindung
- 14
- Grenzfläche
- 15
- Rissfläche
- 16
- Lotrest
Claims (9)
- Flip-Chip-Modul umfassend – zumindest einen Halbleiterchip (
2 ), der an einer Oberfläche (3 ) etwa senkrecht zur Oberfläche (3 ) angeordnete Kontaktsäulen (4 ) aufweist, die an ihren freien Enden Stirnflächen (9 ) aufweisen, – ein Substrat (8 ), das an einer Oberfläche Kontaktstellen (7 ) aufweist, die mit jeweils einer der Stirnflächen (9 ) einer der Kontaktsäulen (4 ) mittels jeweils einer Lötverbindung verbunden sind, wobei die Stirnflächen der Kontaktsäulen die jeweilige Kontaktstelle vollständig überdecken, wobei die Stirnflächen der Kontaktsäulen größer als die jeweilige Fläche der entsprechenden Kontaktstellen sind, so dass die Stirnflächen am Rand der Kontaktstellen ein Stück überstehen. - Flip-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktstellen bezüglich der Oberfläche des Substrates erhaben ausgebildet sind.
- Flip-Chip-Modul nach Anspruch 2, dadurch gekennzeichnet, dass die Kontaktstellen eine Höhe bezüglich der Oberfläche des Substrates von 10 μm–50 μm und vorzugsweise von 15 μm–25 μm aufweisen.
- Flip-Chip-Modul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Stirnflächen der Kontaktsäulen im Mittel etwa um 2 μm–10 μm und vorzugsweise etwa um 3 μm–5 μm über den Rand der Kontaktstellen vorstehen.
- Flip-Chip-Modul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kontaktsäulen eine Länge von zumindest 20 μm und vorzugsweise eine Länge von 50 μm–100 μm aufweisen.
- Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls, das aus einem Halbleiterchip (
2 ), der an einer Oberfläche (3 ) etwa senkrecht zur Oberfläche (3 ) angeordnete Kontaktsäulen (4 ) aufweist, die an ihren freien Enden Stirnflächen (9 ) aufweisen, und einem Substrat (8 ), das an einer Oberfläche Kontaktstellen (7 ) aufweist, die mit jeweils einer der Stirnflächen (9 ) einer der Kontaktsäulen (4 ) mittels Lötverbindungen verbunden sind, ausgebildet ist, wobei die Kontaktstellen bezüglich der Oberfläche des Substrates erhaben ausgebildet sind und die Stirnflächen der Kontaktsäulen die jeweilige Kontaktstelle vollständig bedecken, umfassend die folgenden Schritte: – Erwärmen der bestehenden Lötverbindungen über den Fließpunkt, – Zusammendrücken des Halbleiterchips (2 ) und des Substrates (8 ), so dass das Lot fast vollständig aus den Bereichen zwischen den Stirnflächen (9 ) der Kontaktsäulen (4 ) und den Kontaktstellen (7 ) herausgedrückt wird, – Abnehmen des Halbleiterchips (2 ) vom Substrat (8 ), – Befestigen eines weiteren Halbleiterchips (2 ). - Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass vor dem Abnehmen des Halbleiterchips (
2 ) die Temperatur unter den Fließpunkt erniedrigt wird, um das Lot etwas zu verfestigen. - Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass das Erwärmen der bestehenden Lötverbindungen durch Erwärmen des Halbleiterchips (
2 ) erfolgt, so dass die Wärme über die Kontaktsäulen (4 ) an die Lötverbindungen geleitet wird. - Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass ein Flip-Chip-Modul nach einem der Ansprüche 1 bis 5 verwendet wird.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006006561A DE102006006561B4 (de) | 2006-02-13 | 2006-02-13 | Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls |
EP07703419A EP1987534A1 (de) | 2006-02-13 | 2007-02-12 | Verfahren zum austauschen eines halbleiterchips eines flip-chip-moduls und ein hierfür geeignetes flip-chip-modul |
PCT/EP2007/001190 WO2007093350A1 (de) | 2006-02-13 | 2007-02-12 | Verfahren zum austauschen eines halbleiterchips eines flip-chip-moduls und ein hierfür geeignetes flip-chip-modul |
KR1020087022314A KR20090055519A (ko) | 2006-02-13 | 2007-02-12 | 플립 칩 모듈의 반도체 칩을 교체하는 방법 및 이에 적합한플립 칩 모듈 |
US12/190,342 US8084298B2 (en) | 2006-02-13 | 2008-08-12 | Method for exchanging semiconductor chip of flip-chip module and flip-chip module suitable therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006006561A DE102006006561B4 (de) | 2006-02-13 | 2006-02-13 | Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006006561A1 DE102006006561A1 (de) | 2007-08-23 |
DE102006006561B4 true DE102006006561B4 (de) | 2009-03-05 |
Family
ID=38123914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006006561A Expired - Fee Related DE102006006561B4 (de) | 2006-02-13 | 2006-02-13 | Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls |
Country Status (5)
Country | Link |
---|---|
US (1) | US8084298B2 (de) |
EP (1) | EP1987534A1 (de) |
KR (1) | KR20090055519A (de) |
DE (1) | DE102006006561B4 (de) |
WO (1) | WO2007093350A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8288871B1 (en) | 2011-04-27 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduced-stress bump-on-trace (BOT) structures |
US20170309584A1 (en) * | 2014-10-23 | 2017-10-26 | Agency For Science, Technology And Research | Method of bonding a first substrate and a second substrate |
US11641717B2 (en) * | 2021-08-30 | 2023-05-02 | International Business Machines Corporation | Soldering of end chip components in series |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4858820A (en) * | 1987-02-18 | 1989-08-22 | Plato Products, Inc. | Desoldering aid and method |
JPH11126799A (ja) * | 1997-10-24 | 1999-05-11 | Matsushita Electric Ind Co Ltd | Icチップの取り外し方法 |
US6050476A (en) * | 1997-09-22 | 2000-04-18 | Trw Inc. | Reworkable microelectronic multi-chip module |
DE19903957A1 (de) * | 1999-01-25 | 2000-07-27 | Finetech Gmbh & Co Kg | Verfahren und Vorrichtung zum Entfernen von Lot |
US6182884B1 (en) * | 1998-12-10 | 2001-02-06 | International Business Machines Corporation | Method and apparatus for reworking ceramic ball grid array or ceramic column grid array on circuit cards |
US6225206B1 (en) * | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1025587A4 (de) * | 1997-07-21 | 2000-10-04 | Aguila Technologies Inc | Halbleiter-flipchippackung und herstellungsverfahren dafür |
US6592019B2 (en) * | 2000-04-27 | 2003-07-15 | Advanpack Solutions Pte. Ltd | Pillar connections for semiconductor chips and method of manufacture |
US6578754B1 (en) * | 2000-04-27 | 2003-06-17 | Advanpack Solutions Pte. Ltd. | Pillar connections for semiconductor chips and method of manufacture |
US6360940B1 (en) * | 2000-11-08 | 2002-03-26 | International Business Machines Corporation | Method and apparatus for removing known good die |
US6550666B2 (en) * | 2001-08-21 | 2003-04-22 | Advanpack Solutions Pte Ltd | Method for forming a flip chip on leadframe semiconductor package |
DE112006002428A5 (de) | 2005-09-14 | 2008-12-11 | Htc Beteiligungs Gmbh | Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls |
DE102005043910A1 (de) | 2005-09-14 | 2007-03-15 | Weissbach, Ernst-A. | Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls |
-
2006
- 2006-02-13 DE DE102006006561A patent/DE102006006561B4/de not_active Expired - Fee Related
-
2007
- 2007-02-12 WO PCT/EP2007/001190 patent/WO2007093350A1/de active Application Filing
- 2007-02-12 EP EP07703419A patent/EP1987534A1/de not_active Withdrawn
- 2007-02-12 KR KR1020087022314A patent/KR20090055519A/ko not_active Application Discontinuation
-
2008
- 2008-08-12 US US12/190,342 patent/US8084298B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4858820A (en) * | 1987-02-18 | 1989-08-22 | Plato Products, Inc. | Desoldering aid and method |
US6050476A (en) * | 1997-09-22 | 2000-04-18 | Trw Inc. | Reworkable microelectronic multi-chip module |
JPH11126799A (ja) * | 1997-10-24 | 1999-05-11 | Matsushita Electric Ind Co Ltd | Icチップの取り外し方法 |
US6182884B1 (en) * | 1998-12-10 | 2001-02-06 | International Business Machines Corporation | Method and apparatus for reworking ceramic ball grid array or ceramic column grid array on circuit cards |
DE19903957A1 (de) * | 1999-01-25 | 2000-07-27 | Finetech Gmbh & Co Kg | Verfahren und Vorrichtung zum Entfernen von Lot |
US6225206B1 (en) * | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
Also Published As
Publication number | Publication date |
---|---|
DE102006006561A1 (de) | 2007-08-23 |
US8084298B2 (en) | 2011-12-27 |
EP1987534A1 (de) | 2008-11-05 |
US20090085203A1 (en) | 2009-04-02 |
WO2007093350A1 (de) | 2007-08-23 |
KR20090055519A (ko) | 2009-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4131413C2 (de) | Bondierungsverfahren für Halbleiterchips | |
DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
DE69133497T2 (de) | Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren | |
DE69534543T2 (de) | Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung | |
DE69535629T2 (de) | Montage von elektronischen komponenten auf einer leiterplatte | |
DE102012107760B4 (de) | Bauelement und Verfahren für Lötverbindungen | |
DE102005059224B4 (de) | SiC-Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE112004000360T5 (de) | Zweimetallisches Stud-Bumping für Flipchip-Anwendungen | |
DE102012109319B4 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
DE19835840B4 (de) | Herstellungsverfahren für einen Halbleiterchip | |
DE102006032960A1 (de) | Verkapselungsverfahren | |
DE102008011631A1 (de) | Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten | |
DE10240461A9 (de) | Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung | |
DE102006042774A1 (de) | Verfahren zur Herstellung einer elektrischen Ankontaktierung | |
DE112007003208T5 (de) | Ein Halbleitergehäuse | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
DE10011368A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102006006561B4 (de) | Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls | |
DE19541039A1 (de) | Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung | |
EP0850490B1 (de) | Verfahren und vorrichtung zum testen eines chips | |
DE102005015036B4 (de) | Verfahren zur Montage eines Chips auf einer Unterlage | |
WO2014032940A1 (de) | Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte | |
DE112005003629T5 (de) | IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe | |
DE19715926B4 (de) | Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil | |
DE102004005361B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: PATRONUS IP PATENT- & RECHTSANWAELTE BERNHARD , DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |