DE102005052358A1 - Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement - Google Patents

Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102005052358A1
DE102005052358A1 DE102005052358A DE102005052358A DE102005052358A1 DE 102005052358 A1 DE102005052358 A1 DE 102005052358A1 DE 102005052358 A DE102005052358 A DE 102005052358A DE 102005052358 A DE102005052358 A DE 102005052358A DE 102005052358 A1 DE102005052358 A1 DE 102005052358A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
semiconductor
separating
growth substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005052358A
Other languages
English (en)
Inventor
Volker Dr. Härle
Christoph Eichler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102005052358A priority Critical patent/DE102005052358A1/de
Priority to KR1020087007785A priority patent/KR101393777B1/ko
Priority to DE502006009404T priority patent/DE502006009404D1/de
Priority to PCT/DE2006/001366 priority patent/WO2007025497A1/de
Priority to CN2006800315363A priority patent/CN101253636B/zh
Priority to US11/991,489 priority patent/US20090117711A1/en
Priority to JP2008528324A priority patent/JP2009506969A/ja
Priority to EP06775805A priority patent/EP1920469B1/de
Priority to TW095131943A priority patent/TWI314755B/zh
Publication of DE102005052358A1 publication Critical patent/DE102005052358A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Bei einem Verfahren zum lateralen Zertrennen eines Halbleiterwafers (1) wird ein Aufwachssubstrat (2) bereitgestellt, auf das eine Halbleiterschichtenfolge (3) aufgewachsen wird, die eine als Trennschicht (4) vorgesehene Schicht und mindestens eine der Trennschicht (4) in Wachstumsrichtung nachfolgende funktionelle Halbleiterschicht (5) umfasst. Nachfolgend werden Ionen durch die funktionelle Halbleiterschicht (5) hindurch in die Trennschicht (4) implantiert und der Halbleiterwafer entlang der Trennschicht (4) zertrennt, wobei ein das Aufwachssubstrat (2) enthaltender Teil (1a) des Halbleiterwafers (1) abgetrennt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum lateralen Zertrennen eines Halbleiterwafers, insbesondere eines optoelektronischen Halbleiterwafers, bei dem ein Aufwachssubstrat von dem Halbleiterwafer abgetrennt wird, und ein optoelektronisches Bauelement.
  • Bei der Herstellung optoelektronischer Bauelemente, beispielsweise LEDs oder Halbleiterlasern, ist es oftmals wünschenswert, ein für das epitaktische Aufwachsen einer Halbleiterschichtenfolge des optoelektronischen Bauelements verwendetes Aufwachssubstrat nachträglich von dem Halbleiterwafer abzutrennen.
  • Beispielsweise wird bei der sogenannten Dünnfilm-Technologie zunächst die Halbleiterschichtenfolge eines optoelektronischen Bauelements epitaktisch auf einem Aufwachssubstrat aufgewachsen, anschließend ein Träger auf die dem Aufwachssubstrat gegenüberliegende Oberfläche der Halbleiterschichtenfolge aufgebracht und nachfolgend das Aufwachssubstrat abgetrennt. Dieses Verfahren hat einerseits den Vorteil, dass auf dem neuen Träger eine vergleichsweise dünne Epitaxieschichtenfolge verbleibt, aus der die von dem optoelektronischen Bauelement emittierte Strahlung mit hoher Effizienz ausgekoppelt werden kann, insbesondere wenn zwischen der Epitaxieschichtenfolge und dem neuen Träger eine reflektierende oder reflexionserhöhende Schicht vorgesehen ist. Weiterhin kann das Aufwachssubstrat nach dem Ablösen vorteilhaft wieder verwendet werden. Dies ist insbesondere dann von Vorteil, wenn das Aufwachssubstrat aus einem vergleichsweise hochwertigem Material, insbesondere Saphir, SiC, GaN oder AlN, besteht.
  • Ein Verfahren zum lateralen Zertrennen eines Halbleiterwafers wird zum Beispiel in der Druckschrift US 5,374,564 beschrieben.
  • Weiterhin ist aus der US 6,815,309 ein Verfahren zum lateralen Zertrennen eines Halbleiterwafers bekannt, bei dem eine dünne Schicht eines Epitaxiesubstrats auf ein anderes, geringwertigeres Substrat übertragen wird, um auf diese Weise ein für die Epitaxie geeignetes Quasisubstrat zu erzeugen. Das Epitaxiesubstrat wird dabei durch wiederholtes Ablösen dünner Schichten, die jeweils auf neue Trägersubstrate aufgebracht werden, nach und nach verbraucht. Bei einem derartigen Verfahren besteht die Gefahr, dass die auf das neue Trägersubstrat aufgebrachte dünne Schicht des Epitaxiesubstrats möglicherweise durch die zuvor erfolgte Ionenimplantation, die durch die abzulösende Schicht des Substrats erfolgt, geschädigt wird. Dieses könnte sich beim Aufwachsen epitaktischer Schichten auf das Quasisubstrat möglicherweise nachteilig auf die Kristallqualität der epitaktischen Schichten auswirken.
  • Aus der Druckschrift C.H. Yun, N.W. Cheung: Thermal and Mechanical Separation of Silicon Layers from Hydrogen Pattern-Implanted Wafers, Journ. of Electronic Materials, Vol. 30, Nr. 8, 2001, S. 960–964, ist ein Verfahren zum thermischen oder mechanischen Abtrennen einer Siliziumschicht von einem Siliziumwafer bekannt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum Abtrennen eines Aufwachssubstrats von einem Halbleiterwafer und ein optoelektronisches Bauelement mit einer auf einem Aufwachsubstrat aufgewachsenen Halbleiterschichtenfolge anzugeben, bei dem die Gefahr einer Schädigung des Aufwachssubstrats durch eine Ionenimplantation, die vor dem epitaktischen Aufwachsen von Halbleiterschichten erfolgt, vermindert ist. Weiterhin soll das Aufwachssubstrat vorzugsweise restlos von dem Halbleiterwafer abgelöst werden und somit vollständig wieder verwertbar sein.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und ein optoelektronisches Bauelement gemäß Patentanspruch 23 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei einem Verfahren zum lateralen Zertrennen eines Halbleiterwafers gemäß der Erfindung wird ein Aufwachssubstrat bereitgestellt, auf das eine Halbleiterschichtenfolge epitaktisch aufgewachsen wird, wobei die Halbleiterschichtenfolge eine als Trennschicht vorgesehene Schicht und mindestens eine der Trennschicht in Wachstumsrichtung nachfolgende funktionelle Halbleiterschicht umfasst. Nachfolgend werden Ionen durch die funktionelle Halbleiterschicht hindurch in die Trennschicht implantiert und der Halbleiterwafer zertrennt, wobei ein das Aufwachssubstrat enthaltender Teil des Halbleiterwafers entlang der Trennschicht abgetrennt wird.
  • Dadurch, dass die Ionenimplantation nicht in das Aufwachssubstrat, sondern in eine Trennschicht, die in der epitaktisch aufgewachsenen Halbleiterschichtenfolge enthalten ist, erfolgt, wird beim Zertrennen des Halbleiterwafers entlang der Trennschicht ein Teil des Halbleiterwafers abgetrennt, der das gesamte Aufwachssubstrat enthält. Der Halbleiterwafer wird in einer lateralen Richtung, die in einer Ebene der Trennschicht verläuft, zertrennt. Das Aufwachssubstrat wird beim Zertrennen des Halbleiterwafers also vorteilhaft nicht durchtrennt und kann vollständig wieder verwendet werden. Insbesondere kann mehrfach eine Schichtenfolge auf dem Aufwachssubstrat aufgewachsen und nachfolgend abgetrennt werden, ohne dass dabei das Aufwachssubstrat sukzessiv verbraucht wird. Dies ist insbesondere dann vorteilhaft, wenn ein hochwertiges Substrat als Aufwachssubstrat verwendet wird, wie zum Beispiel ein GaN-Substrat, ein AlN-Substrat, ein Saphir-Substrat oder ein SiC-Substrat.
  • Das Zertrennen des Halbleiterwafers erfolgt vorzugsweise mittels einer Temperaturbehandlung, bevorzugt bei einer Temperatur im Bereich von 300 °C bis 900 °C. Dabei diffundieren die implantierten Ionen in der Trennschicht und erzeugen Bläschen (Blister). Die Ausbreitung der Bläschen in der Trennschicht führt schließlich zum Zertrennen des Halbleiterwafers in einen ersten Teil, der das Aufwachssubstrat enthält, und einen zweiten Teil, der die funktionelle Halbleiterschicht enthält. Auf diese Weise wird ein das Aufwachssubstrat enthaltender Teil des Halbleiterwafers abgetrennt.
  • Bei der Temperaturbehandlung kann das Aufheizen der Trennschicht sowohl durch eine Erhöhung der Umgebungstemperatur als auch durch eine lokale Erwärmung durch elektromagnetische Strahlung, zum Beispiel Laser- oder Mikrowellenstrahlung, bewirkt werden.
  • Alternativ kann der Halbleiterwafer entlang der Implantationsbereiche auch auf mechanische Weise zertrennt werden, beispielsweise indem die gegenüberliegen Oberflächen des Halbleiterwafers mit Hilfsträgern verbunden werden und auf diese ein Drehmoment ausgeübt wird, so dass der Halbleiterwafer entlang der Trennschicht zertrennt wird.
  • Nach dem Verfahrensschritt des Zertrennens des Halbleiterwafers zum Abtrennen des Aufwachsubstrats kann das Aufwachssubstrat einen abgetrennten Teil der Trennschicht enthalten. Dieser nach dem Abtrennen auf dem Aufwachssubstrat enthaltene Teil der Trennschicht wird vorzugsweise nachträglich vom Aufwachssubstrat entfernt, beispielsweise mittels eines Ätz- oder Polierprozesses, um das Aufwachssubstrat für das epitaktische Aufwachsen weiterer Halbleiterschichtenfolgen vorzubereiten.
  • Die Halbleiterschichtenfolge basiert vorzugsweise auf einem Nitridverbindungshalbleitermaterial. „Auf einem Nitridverbindungshalbleitermaterial basierend" bedeutet im folgenden, dass ein derart bezeichnetes Bauelement oder Teil eines Bauelements vorzugsweise InxAlyGa1-x-yN umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 gilt. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Bevorzugt werden Wasserstoffionen durch die funktionelle Halbleiterschicht hindurch in die Trennschicht implantiert. Alternativ können auch Ionen von Edelgasen wie beispielsweise Helium, Neon, Krypton oder Xenon verwendet werden.
  • Die zum Abtrennen eines Teils des Halbleiterwafers, der das Aufwachssubstrat enthält, durchgeführte Temperaturbehandlung erfolgt vorzugsweise bei einer Temperatur im Bereich von 300 °C bis 900 °C. Dabei diffundieren die implantierten Ionen in der Trennschicht und erzeugen Bläschen (Blister).
  • Nach der Ionenimplantation erfolgt vorzugsweise ein thermisches Ausheilen der Halbleiterschichtenfolge, um eine mögliche Beeinträchtigung der Schichtqualität, die aufgrund der durch die Halbleiterschichtenfolge erfolgenden Ionenimplantation auftreten könnte, zu vermindern. Das thermische Ausheilen muss nicht unmittelbar nach der Ionenimplantation erfolgen, sondern kann insbesondere auch erst nach dem Zertrennen des Halbleiterwafers erfolgen, wenn beispielsweise die zum Zertrennen des Halbleiterwafers führende Bläschenbildung bereits bei einer geringeren als der für den Ausheilprozess erforderlichen Temperatur einsetzt.
  • Die Trennschicht enthält vorzugsweise zumindest ein Element, das eine größere Kernladungszahl als Gallium aufweist, zum Beispiel Indium. Das Element mit der größeren Kernladungszahl als Gallium kann als Dotierstoff in die Trennschicht eingebracht sein oder vorzugsweise Bestandteil des Halbleitermaterials der Trennschicht sein. Insbesondere kann die Trennschicht eine InGaN-Schicht sein. Das Vorhandensein eines Elements mit hoher Kernladungszahl in der Trennschicht hat den Vorteil, dass die bei der Ionenimplantation in die Trennschicht eindringenden Ionen abgebremst werden und somit ein weiteres Eindringen vermindert wird. Die Trennschicht wirkt in diesem Fall also als Stoppschicht für die implantierten Ionen.
  • Dies ist insbesondere dann vorteilhaft, wenn bei der Ionenimplantation vergleichsweise hochenergetische Ionen implantiert werden, um eine mögliche Schädigung der funktionellen Halbleiterschicht zu vermindern. Insbesondere hat sich herausgestellt, dass eine Schädigung der funktionellen Halbleiterschicht durch eine Erhöhung der Ionenenergie bei der Ionenimplantation vermindert werden kann. Eine Erhöhung der Ionenenergie hat allerdings in der Regel zur Folge, dass die implantierten Ionen ein breiteres und flacheres Konzentrationsprofil in einer Richtung senkrecht zur Ebene der Trennschicht ausbilden, das sich nachteilig auf den Ablöseprozess auswirken könnte. Die volle Halbwertsbreite des Konzentrationsprofils der implantierten Ionen kann beispielsweise etwa 200 nm betragen.
  • Dadurch, dass die Trennschicht mindestens ein Element mit einer Kernladungszahl, die größer ist als die von Gallium, enthält, kann auch bei vergleichsweise hoher Ionenenergie der implantierten Ionen ein vergleichsweise schmales Konzentrationsprofil in der Trennschicht erzielt werden, wodurch der Verfahrensschritt des Abtrennens erleichtert wird.
  • Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung enthält die Halbleiterschichtenfolge mindestens eine der Trennschicht benachbarte Diffusionsbarriereschicht für die implantierten Ionen. Unter einer Diffusionsbarriereschicht wird dabei eine Schicht verstanden, in der die implantierten Ionen einen geringeren Diffusionskoeffizienten aufweisen als in der Trennschicht. Die Diffusionsbarriereschicht kann in der Wachstumsrichtung der Halbleiterschichtenfolge oberhalb und/oder unterhalb der Trennschicht angeordnet sein.
  • Die Diffusionsbarriereschicht enthält vorteilhaft ein mit Zn, Fe oder Si dotiertes Nitridverbindungshalbleitermaterial und ist bevorzugt nicht p-dotiert. Insbesondere hat sich herausgestellt, dass Wasserstoff in vergleichsweise hochohmigem Zn-dotierten GaN oder mit Si dotiertem n-GaN einen geringeren Diffusionskoeffizienten aufweist als in mit Mg dotiertem p-GaN.
  • Insbesondere mit einer in Wachstumsrichtung der Schichtenfolge gesehen oberhalb der Trennschicht angeordneten Diffusionsbarriereschicht kann eine Diffusion der implantierten Ionen in die funktionelle Halbleiterschicht vermindert werden. Andernfalls könnte eine Diffusion der implantierten Ionen die Qualität der funktionellen Halbleiterschicht beeinträchtigen.
  • Besonders bevorzugt ist beidseits der Trennschicht, also in Wachstumsrichtung der Halbleiterschichtenfolge sowohl oberhalb als auch unterhalb der Trennschicht, eine Diffusionsbarriereschicht angeordnet. Durch die Diffusionsbarriereschicht oder die Diffusionsbarriereschichten wird eine Diffusion der implantierten Ionen in einer senkrecht zur Ebene der Trennschicht verlaufenden Richtung vermindert. Auf diese Weise wird einer unerwünschten Verbreiterung des Konzentrationsprofils der implantierten Ionen in einer Richtung senkrecht zur Schichtebene der Trennschicht entgegen gewirkt.
  • Bei einer weiteren bevorzugten Ausführungsform der Erfindung ist die Trennschicht eine tensil verspannte Schicht. Die Gitterkonstante der Trennschicht ist in diesem Fall geringer als die Gitterkonstante zumindest einer an die Trennschicht angrenzenden Schicht. Dies hat zur Folge, dass die Trennschicht einer Zugspannung ausgesetzt ist. Bevorzugt ist die tensil verspannte Schicht eine Nitridverbindungshalbleiterschicht, die Aluminium enthält. Die tensile Verspannung der Trennschicht kann in diesem Fall beispielsweise dadurch hervorgerufen sein, dass an die Trennschicht eine weitere Nitridverbindungshalbleiterschicht angrenzt, die einen geringeren Aluminiumanteil als die Trennschicht aufweist oder sogar frei von Aluminium ist. Insbesondere kann eine InGaN-Schicht an die Trennschicht angrenzen. Eine tensile Verspannung der Trennschicht kann weiterhin dadurch erzeugt werden, dass die Trennschicht mit Silizium dotiert ist. Durch die tensile Verspannung der Trennschicht wird der Verfahrensschritt des Abtrennens vorteilhaft erleichtert, da die Grenzfläche zwischen der tensil verspannten Trennschicht und der angrenzenden Schicht mit größerer Gitterkonstante in diesem Fall als Sollbruchstelle wirkt.
  • Weiterhin kann bei der Erfindung der Verfahrensschritt des Abtrennens mit Vorteil dadurch erleichtert werden, dass die Trennschicht eine durch laterales epitaktisches Überwachsen (ELOG, Epitaxial Layer Over Growth) hergestellte Halbleiterschicht ist. In diesem Fall wird die Trennschicht nicht direkt auf dem Aufwachssubstrat oder auf eine bereits auf das Aufwachssubstrat aufgebrachte Halbleiterschicht aufgewachsen, sondern vorher eine Maskenschicht auf das Aufwachssubstrat oder die Halbleiterschicht, auf der die Trennschicht aufgewachsen werden soll, aufgebracht. Die Maskenschicht ist vorzugsweise eine Siliziumnitridschicht, oder eine Siliziumdioxidschicht. Das epitaktische Wachstum der Trennschicht setzt in den nicht von der Maskenschicht bedeckten Bereichen des Aufwachssubstrats oder der zum Aufwachsen vorgesehenen Halbleiterschicht ein, wobei nachfolgend die maskierten Bereiche in lateraler Richtung überwachsen werden. Da die Haftung einer durch laterales epitaktisches Überwachsen hergestellten Trennschicht auf der lateral überwachsenen Maskenschicht nur gering ist, wirken die Grenzflächen zwischen der Maskenschicht und der Trennschicht als Sollbruchstellen bei dem Verfahrensschritt des Abtrennens.
  • Weiterhin ist es vorteilhaft, wenn die Trennschicht aus einem Halbleitermaterial gebildet ist, in dem die implantierten Ionen einen größeren Diffusionskoeffizienten als in einer an die Trennschicht angrenzenden Schicht aufweisen. Dadurch wird die Diffusion der implantierten Ionen innerhalb der Trennschicht, also insbesondere in einer parallel zur Ebene des Halbleiterwafers verlaufenden Richtung, erhöht und somit das Ausbilden von Bläschen in der Trennschicht gefördert, wodurch der Verfahrensschritt des Abtrennens erleichtert wird. Die diffusionsfördernde Trennschicht ist vorzugsweise eine p-dotierte Nitridverbindungshalbleiterschicht, die zum Beispiel mit Mg dotiert sein kann. Insbesondere hat sich herausgestellt, dass Wasserstoff in p-dotiertem GaN einen höheren Diffusionskoeffizienten aufweist als in einer mit Zn dotierten hochohmigen GaN-Schicht oder einer mit Silizium dotierten n-GaN-Schicht.
  • Der Halbleiterwafer wird vorzugsweise vor dem Abtrennen des Teils, der das Aufwachssubstrat enthält, an einer von dem Aufwachssubstrat abgewandten Oberfläche mit einem Trägersubstrat verbunden. Das Trägersubstrat vereinfacht die Handhabung der von dem Aufwachssubstrat abgetrennten epitaktischen Schichtenfolge und kann insbesondere als Träger für ein aus der Halbleiterschichtenfolge hergestelltes optoelektronisches Bauelement fungieren.
  • Das Trägersubstrat kann ein Zwischenträger sein, wobei ein Abtrennen oder Auflösen des Zwischenträgers in einem nachfolgenden Verfahrensschritt vorgesehen ist. Beispielsweise ist der Zwischenträger ein Glassubstrat. Das Glassubstrat wird vorzugsweise mittels einer Zwischenschicht aus einem Siliziumoxid mit der Halbleiterschichtenfolge verbunden. Der Zwischenträger kann in diesem Fall in einem späteren Verfahrensschritt einschließlich der Zwischenschicht zum Beispiel in Flusssäure (HF) aufgelöst werden.
  • Die funktionelle Halbleiterschicht ist vorzugsweise eine strahlungsemittierende oder strahlungsdetektierende Schicht. Insbesondere kann die funktionelle Halbleiterschicht die aktive Schicht einer Lumineszenzdiode oder eines Halbleiterlasers sein. Besonders bevorzugt weist die funktionelle Halbleiterschicht InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 auf.
  • Alternativ kann die Halbleiterschichtenfolge auch auf einem Phosphidverbindungshalbleiter oder einem Arsenidverbindungshalbleiter basieren. In diesem Fall weist die Halbleiterschichtenfolge und insbesondere die funktionelle Halbleiterschicht bevorzugt InxAlyGa1-x-yP oder InxAlyGa1-x-yAs mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 auf.
  • Bei einer weiteren bevorzugten Ausführungsform der Erfindung enthält die Halbleiterschichtenfolge eine oder mehrere weitere Trennschichten, welche der Trennschicht in Wachstumsrichtung nachfolgen. Jeder Trennschicht folgt vorzugsweise in Wachstumsrichtung eine funktionelle Halbleiterschicht nach. Auf das Aufwachssubstrat wird also eine Halbleiterschichtenfolge aus mehreren Teilschichtenfolgen aufgebracht, wobei die Teilschichtenfolgen jeweils durch eine Trennschicht voneinander separiert sind.
  • In diesem Fall erfolgt zunächst eine Ionenimplantation in eine obere Trennschicht, die den größten Abstand vom Aufwachssubstrat aufweist. Vorzugsweise wird anschließend die Halbleiterschichtenfolge an einer von dem Aufwachsubstrat abgewandten Seite mit einem Trägersubstrat verbunden. Nachfolgend wird der Halbleiterwafer, zum Beispiel mit einer Temperaturbehandlung, entlang der oberen Trennschicht zertrennt. Auf diese Weise wird die oberhalb der oberen Trennschicht angeordnete Teilschichtenfolge von dem Halbleiterwafer abgetrennt und auf das Trägersubstrat übertragen. Die zuvor genannten Verfahrensschritte werden entsprechend der Anzahl der Trennschichten wiederholt durchgeführt, um die mehreren Teilschichtenfolgen sukzessiv durch Zertrennen des Halbleiterwafers entlang der jeweiligen Trennschicht von dem Halbleiterwafer abzutrennen.
  • Ein Aufwachssubstrat kann so vorteilhaft zum Aufwachsen mehrerer Teilschichtenfolgen mit funktionellen Halbleiterschichten, die mittels Ionenimplantation und einem nachfolgenden Trennprozess nacheinander von dem Halbleiterwafer abgetrennt und jeweils auf ein Trägersubstrat übertragen werden, verwendet werden.
  • Ein optoelektronisches Bauelement gemäß der Erfindung enthält eine Halbleiterschichtenfolge, die eine funktionelle Halbleiterschicht aufweist, wobei die Halbleiterschichtenfolge durch das zuvor beschriebene Verfahren zum lateralen Zertrennen eines Halbleiterwafers von einem Aufwachssubstrat abgetrennt wurde. Insbesondere kann das optoelektronische Bauelement eine Lumineszenzdiode oder ein Halbleiterlaser sein.
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 6 näher erläutert.
  • Es zeigen:
  • 1A, 1B und 1C schematische Darstellungen eines Querschnitts durch einen Halbleiterwafer bei Zwischenschritten eines Verfahrens gemäß einem ersten Ausführungsbeispiel der Erfindung,
  • 2 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei einem Zwischenschritt eines Verfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung,
  • 3 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei einem Zwischenschritt eines Verfahrens gemäß einem dritten Ausführungsbeispiel der Erfindung,
  • 4 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei einem Zwischenschritt eines Verfahrens gemäß einem vierten Ausführungsbeispiel der Erfindung,
  • 5 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei einem Zwischenschritt eines Verfahrens gemäß einem fünften Ausführungsbeispiels der Erfindung, und
  • 6A bis 6F schematische Darstellungen von Querschnitten durch einen Halbleiterwafer bei Zwischenschritten eines Verfahrens gemäß einem sechsten Ausführungsbeispiel der Erfindung.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • In 1A ist ein Halbleiterwafer 1 schematisch im Querschnitt dargestellt, der ein Aufwachssubstrat 2 und eine epitaktisch auf das Aufwachssubstrat 2 aufgebrachte Halbleiterschichtenfolge 3 umfasst. Die Halbleiterschichtenfolge 3 ist beispielsweise mittels metallorganischer Gasphasenepitaxie (MOVPE) auf das Aufwachssubstrat 2 aufgebracht. Die epitaktische Halbleiterschichtenfolge 3 basiert vorzugsweise auf einem Nitridverbindungshalbleiter.
  • Das Aufwachssubstrat 2 ist bevorzugt ein zum epitaktischen Aufwachsen eines Nitridverbindungshalbleiters geeignetes Substrat, bei dem es sich insbesondere um ein GaN-Substrat, ein AlN-Substrat, ein SiC-Substrat oder ein Saphir-Substrat handeln kann.
  • Die epitaktische Halbleiterschichtenfolge 3 enthält mindestens eine funktionelle Halbleiterschicht 5, zum Beispiel eine für ein optoelektronisches Bauelement vorgesehene strahlungsemittierende oder strahlungsdetektierende Schicht.
  • Insbesondere kann es sich bei der funktionellen Halbleiterschicht 5 um eine Schicht handeln, die als aktive Schicht einer Lumineszenzdiode oder eines Halbleiterlasers vorgesehen ist. Die aktive Schicht kann dabei zum Beispiel als Heterostruktur, Doppelheterostruktur oder Quantentopfstruktur ausgebildet sein. Die Bezeichnung Quantentopfstruktur umfasst dabei jegliche Struktur, bei der Ladungsträger durch Einschluss (Confinement) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Weiterhin enthält die epitaktische Halbleiterschichtenfolge 3 eine zwischen dem Aufwachssubstrat 2 und der funktionellen Halbleiterschicht 5 angeordnete Trennschicht 4.
  • In die Trennschicht 4 werden, wie durch die Pfeile 6 angedeutet wird, durch die funktionelle Halbleiterschicht 5 hindurch Ionen implantiert. Bei den implantierten Ionen kann es sich insbesondere um Wasserstoffionen, oder alternativ um Ionen von Edelgasen wie beispielsweise Helium, Neon, Krypton oder Xenon handeln.
  • Anschließend wird der Halbleiterwafer 1, wie in 1B dargestellt, an einer dem Aufwachssubstrat 2 gegenüber liegenden Oberfläche mit einem Trägersubstrat 8 verbunden. Das Trägersubstrat 8 wird vorzugsweise mittels Löten oder Bonden mit dem Halbleiterwafer 1 verbunden. Beispielsweise kann das Trägersubstrat 8 mit einer Schicht der Halbleiterschichtenfolge 3 verbunden werden. Alternativ kann die Halbleiterschichtenfolge 3 vor dem Verbinden mit dem Trägersubstrat 8 mit einer Kontaktschicht und/oder reflexionserhöhenden Schicht 9 versehen werden.
  • Da das Trägersubstrat 8 im Gegensatz zum Aufwachssubstrat 2 nicht zum epitaktischen Aufwachsen der Halbleiterschichtenfolge 3, die zum Beispiel auf einem Nitridverbindungshalbleitermaterial basiert, geeignet sein muss, besteht für das Trägersubstrat 8 eine vergleichsweise große Freiheit bei der Materialauswahl. Insbesondere kann ein Trägersubstrat 8 ausgewählt werden, das sich durch vergleichsweise geringe Kosten und/oder eine gute Wärmeleitfähigkeit auszeichnet. Beispielsweise kann das Trägersubstrat 8 aus Ge, GaAs, einem Metall wie beispielsweise Mo oder Au, einer Metalllegierung, oder einer Keramik wie zum Beispiel AlN gebildet sein.
  • Nachfolgend wird, wie in 1B durch den Pfeil T angedeutet, eine Temperaturbehandlung durchgeführt, die eine Diffusion der in die Trennschicht 4 implantierten Ionen bewirkt. Die Temperaturbehandlung erfolgt vorzugsweise bei einer Temperatur zwischen 300 °C und 900 °C. Die durch die Temperaturbehandlung angeregte Diffusion der implantierten Ionen in der Trennschicht 4 führt zu einer Ausbildung von Bläschen 7 in der Trennschicht 4, deren Größe und Anzahl mit zunehmender Dauer der Temperaturbehandlung zunimmt.
  • Die durch die Diffusion der implantierten Ionen bewirkte Bildung von Bläschen 7 führt schließlich, wie in 1C schematisch dargestellt ist, zu einem Zertrennen des Halbleiterwafers 1 in einen ersten Teil 1a, der das Aufwachssubstrat 2 enthält und einen zweiten Teil 1b, der die funktionelle Halbleiterschicht 5 enthält.
  • Der von dem Aufwachssubstrat 2 abgetrennte Teil 1b des Halbleiterwafers 1 kann insbesondere ein optoelektronisches Bauelement sein, beispielsweise eine Lumineszenzdiode oder ein Halbleiterlaser, oder zu einem optoelektronischen Bauelement weiterverarbeitet werden. Weiterhin kann der abgetrennte Teil 1b des Halbleiterwafers auch zu einer Mehrzahl optoelektronischer Bauelemente vereinzelt werden.
  • Nach dem Zertrennen des Halbleiterwafers 1 in zwei Teile 1a, 1b können die auf dem Aufwachssubstrat 2 und/oder auf dem abgetrennten Teil der Halbleiterschichtenfolge 3 verbleibenden Reste der Trennschicht 4 mittels eines Ätz- oder Polierprozesses geglättet oder auch vollständig entfernt werden.
  • Das Aufwachssubstrat 2, das beispielsweise ein hochwertiges Substrat aus GaN, AlN, SiC oder Saphir ist, kann somit vollständig zum Aufwachsen weiterer Halbleiterschichtenfolgen wieder verwendet werden. Auf diese Weise können insbesondere epitaktische Halbleiterschichtenfolgen für eine Vielzahl von optoelektronischen Bauelementen auf einem einzigen Aufwachssubstrat hergestellt werden. Die Herstellungskosten werden dadurch vorteilhaft vermindert.
  • Um das in 1C schematisch dargestellte Zertrennen des Halbleiterwafers 1 in zwei Teile 1a, 1b zu vereinfachen, ist es vorteilhaft, wenn das Tiefenprofil der in die Trennschicht 4 implantierten Ionen eine vergleichsweise geringe Halbwertsbreite aufweist. Das Material der Trennschicht 4 wird dazu vorteilhaft derart gewählt, dass es eine Stoppschicht für die implantierten Ionen darstellt. Die Trennschicht 4 enthält zu diesem Zweck vorteilhaft mindestens ein Element, das eine größere Kernladungszahl als Gallium aufweist. Beispielsweise kann die Trennschicht 4 eine Nitridverbindungshalbleiterschicht sein, die Indium enthält. An den in der Trennschicht 4 enthaltenen Atomen des Elements mit hoher Kernladungszahl werden die Ionen bei der Ionenimplantation vergleichsweise stark abgebremst, wodurch ein vorteilhaft schmales Konzentrationsprofil innerhalb der Trennschicht 4 erzeugt wird. Mit einer derartigen als Stoppschicht für die implantierten Ionen fungierenden Trennschicht 4 können die Ionen vorteilhaft mit einer vergleichsweise hohen Ionenenergie durch die funktionelle Halbleiterschicht 5 in die Trennschicht 4 implantiert werden, wobei eine ansonsten auftretende Verbreiterung des Konzentrationsprofils aufgrund der hohen Ionenenergie durch die als Stoppschicht wirkende Trennschicht 4 vermindert wird. Die Verwendung einer hohen Ionenenergie bei der Ionenimplantation ist vorteilhaft, weil in diesem Fall die von dem Halbleiterwafer 1 abzutrennende Halbleiterschichtenfolge 3 weniger geschädigt wird. Ein tiefes Eindringen der implantierten Ionen in die Halbleiterschichtenfolge kann insbesondere unter Ausnutzung der Gitterführung (Channeling) erzielt werden.
  • Das Zertrennen des Halbleiterwafers 1 kann dadurch vereinfacht werden, dass die Trennschicht 4 als Sollbruchstelle ausgebildet ist. Dies ist so zu verstehen, dass die Trennschicht 4 beispielsweise aufgrund ihrer Struktur oder aufgrund von mechanischen Spannungen mit vergleichsweise geringem Aufwand zu zertrennen oder von den benachbarten Schichten abzutrennen ist. Insbesondere kann die Trennschicht 4 eine tensil verspannte Schicht sein. Dies bedeutet, dass die Trennschicht 4 eine kleinere Gitterkonstante als zumindest eine benachbarte Halbleiterschicht oder das Aufwachssubstrat 2 aufweist.
  • Insbesondere kann die tensil verspannte Trennschicht eine Nitridverbindungshalbleiterschicht sein, die Aluminium enthält. Der Aluminiumanteil in der tensil verspannten Schicht ist dabei vorteilhaft größer als in mindestens einer an die Trennschicht 4 angrenzenden Halbleiterschicht und/oder in dem Aufwachssubstrat 2. Weiterhin kann eine tensile Verspannung einer auf einem Nitridverbindungshalbleiter basierenden Trennschicht 4 auch durch eine Dotierung der Trennschicht 4 mit Atomen, die eine kleinere Ordnungszahl als Gallium aufweisen, zum Beispiel durch eine Dotierung mit Silizium, erzielt werden.
  • Bei dem in 2 schematisch dargestellten Zwischenschritt bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist die Trennschicht 4 eine durch epitaktisches laterales Überwachsen (ELOG) hergestellte Schicht. Zur Herstellung der ELOG-Schicht wird eine Maskenschicht 10 strukturiert auf das Aufwachssubstrat 2 aufgebracht, oder, falls die Trennschicht 4 nicht direkt auf das Aufwachssubstrat 2 aufgebracht ist, auf eine in Wachstumsrichtung unterhalb der Trennschicht 4 angeordnete Halbleiterschicht aufgebracht. Bei der Maskenschicht 10 kann es sich insbesondere um eine Siliziumnitrid- oder Siliziumoxidschicht handeln.
  • Die als ELOG-Schicht hergestellte Trennschicht 4 vereinfacht das Zertrennen des Halbleiterwafers 1, da das Halbleitermaterial der Trennschicht 4 auf den Bereichen der Maskenschicht 10, die lateral überwachsen werden, eine vergleichsweise geringe Haftung aufweist. Der Halbleiterwafer 1 kann daher in einer Ebene, die entlang einer der Trennschicht 4 zugewandten Oberfläche der Maskenschicht 10 verläuft, mit vergleichsweise geringem Aufwand zertrennt werden.
  • Anstelle einer ELOG-Maskenschicht 10 kann auch eine in-situ-SiN-Schicht zum Aufwachsen der Trennschicht mittels lateralen Überwachsens verwendet werden. Eine in-situ SiN-Schicht wird als derart dünne Schicht aufgebracht, dass sie noch nicht zu einer kontinuierlichen Schicht zusammengewachsen ist und somit das Aufwachssubstrat nicht vollständig bedeckt. Auf diese Weise fungiert die in-situ-SiN-Schicht als Maskenschicht.
  • Bei einem weiteren bevorzugten Ausführungsbeispiel ist, wie in 3 schematisch dargestellt, eine Diffusionsbarriereschicht 11 in Wachstumsrichtung der Halbleiterschichtenfolge 3 oberhalb der Trennschicht 4 angeordnet. Die Diffusionsbarriereschicht 11 ist bevorzugt eine undotierte oder eine n-dotierte Nitridverbindungshalbleiterschicht, zum Beispiel eine mit Zn dotierte GaN-Schicht oder eine Si-dotierte n-GaN-Schicht.
  • Insbesondere ist die Diffusionsbarriereschicht 11 nicht p-dotiert.
  • Die Diffusionsbarriereschicht 11 vermindert vorteilhaft eine Diffusion der in die Trennschicht 4 implantierten Ionen in darüber liegende Halbleiterschichten, insbesondere in die funktionelle Halbleiterschicht 5. Das schematisch dargestellte Tiefenprofil der Konzentration D der implantierten Ionen wird auf diese Weise nach oben hin verschmälert. Einer Schädigung der funktionellen Halbleiterschicht durch diffundierende Ionen wird auf diese Weise vorgebeugt.
  • Bei dem in 4 dargestellten Ausführungsbeispiel ist eine Diffusionsbarriereschicht 12 im Gegensatz zu dem in 3 dargestellten Ausführungsbeispiel nicht oberhalb, sondern unterhalb der Trennschicht 4 angeordnet. Durch die in Wachstumsrichtung unterhalb der Trennschicht 4 angeordnete Diffusionsbarriereschicht 12 wird vorteilhaft eine Diffusion der implantierten Ionen in das Aufwachssubstrat vermindert und das schematisch dargestellte Tiefenprofil der Konzentration D der implantierten Ionen zum Aufwachssubstrat 2 hin verschmälert.
  • Besonders bevorzugt sind, wie in 5 dargestellt, sowohl unterhalb als auch oberhalb der Trennschicht 4 Diffusionsbarriereschichten 11, 12 angeordnet. In diesem Fall wird das Tiefenprofil der Konzentration D der implantierten Ionen vorteilhaft auf beiden Seiten der Trennschicht 4 durch eine Verminderung der Diffusion der Ionen in die angrenzenden Schichten und das Aufwachssubstrat verschmälert. Selbstverständlich kann die anhand der 3 bis 5 erläuterte Verwendung von Diffusionsbarriereschichten oberhalb und/oder unterhalb der Trennschicht 4 mit den im Zusammenhang mit den 1 und 2 beschriebenen vorteilhaften Ausgestaltungen der Trennschicht 4 kombiniert werden.
  • Eine weitere vorteilhafte Ausgestaltung des Verfahrens gemäß der Erfindung wird im Folgenden anhand der in den 6A bis 6F schematisch dargestellten Zwischenschritte erläutert.
  • Der in 6A dargestellte Halbleiterwafer 1 enthält eine epitaktisch auf einem Aufwachssubstrat 2 aufgewachsene Halbleiterschichtenfolge 3 aus drei übereinander angeordneten Teilschichtenfolgen 3a, 3b, 3c. Anstelle von drei Teilschichtenfolgen kann die Halbleiterschichtenfolge 3 auch eine beliebige andere Anzahl von übereinander angeordneten Teilschichtenfolgen aufweisen. Jede der Teilschichtenfolgen 3a, 3b, 3c enthält eine Trennschicht 4a, 4b, 4c und jeweils mindestens eine der Trennschicht in Wachstumsrichtung nachfolgende funktionelle Halbleiterschicht 5a, 5b, 5c.
  • Wie in den 6A, 6B, 6C, 6D, 6E und 6F schematisch dargestellt, werden die Teilschichtenfolgen 3a, 3b und 3c durch eine Wiederholung des Verfahrensschritts der Ionenimplantation und des nachfolgenden Zertrennens des Halbleiterwafers entlang der jeweiligen Trennschichten 4a, 4b, 4c nacheinander von dem Halbleiterwafer 1 abgetrennt.
  • Die Ionenimplantation erfolgt dabei jeweils in die oberste der noch auf dem Halbleiterwafer 1 vorhandenen Trennschichten. Beispielsweise ist in 6A die Ionenimplantation in die anfangs oberste Trennschicht 4c, die in der Teilschichtenfolge 3c enthalten ist, dargestellt. 6B stellt das Zertrennen des Halbleiterwafers entlang der obersten Trennschicht 4c dar. Vor dem Verfahrensschritt des Abtrennens ist die Halbleiterschichtenfolge 3 an der von dem Aufwachssubstrat 2 abgewandten Oberfläche mit einem Trägersubstrat 8c verbunden worden. Die nach dem Verfahrensschritt des Abtrennens auf den auf der Teilschichtenfolge 3b und/oder auf der von dem Trägersubstrat 8c abgewandten Seite der abgetrennten Teilschichtenfolge 3c verbleibenden Reste der durchtrennten Trennschicht 4c werden vorteilhaft mit einem Ätz- oder Polierprozess geglättet oder entfernt.
  • Anschließend werden die Verfahrensschritte der Ionenimplantation und des Abtrennens entsprechend der Anzahl der Teilschichtenfolgen wiederholt. Zum Beispiel ist in 6C der Verfahrensschritt in der Ionenimplantation in die Trennschicht 4b dargestellt, die nach dem in 6B dargestellten Abtrennen der oberen Teilschichtenfolge 3c die oberste Trennschicht ist.
  • 6D zeigt das Zertrennen des Halbleiterwafers entlang der Trennschicht 4b, wobei die Teilschichtenfolge 3b auf ein Trägersubstrat 8b übertragen wird.
  • Mittels einer weiteren, in den 6E und 6F dargestellten Wiederholung der Ionenimplantation und des Zertrennens des Halbleiterwafers entlang der Trennschicht 4a wird auch die Teilschichtenfolge 3a auf ein Trägersubstrat 8a übertragen. Nach dem sukzessiven Abtrennen der mehreren Teilschichtenfolgen 3a, 3b, 3c werden eventuell vorhandene Reste der Trennschicht 4a von dem Aufwachssubstrat 2 entfernt. Das Aufwachssubstrat 2 kann somit vorteilhaft erneut zum Aufwachsen einer Halbleiterschichtenfolge 3 aus mehreren Teilschichtenfolgen 3a, 3b, 3c verwendet werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (23)

  1. Verfahren zum lateralen Zertrennen eines Halbleiterwafers (1), der ein Aufwachssubstrat (2) und eine Halbleiterschichtenfolge (3) enthält, mit den Verfahrensschritten: – Bereitstellen des Aufwachssubstrats (2), – Epitaktisches Aufwachsen der Halbleiterschichtenfolge (3) auf das Aufwachssubstrat (2), wobei die Halbleiterschichtenfolge (3) eine als Trennschicht (4) vorgesehene Schicht und mindestens eine der Trennschicht (4) in Wachstumsrichtung nachfolgende funktionelle Halbleiterschicht (5) umfasst, – Implantation von Ionen durch die funktionelle Halbleiterschicht (5) hindurch in die Trennschicht (4), und – Zertrennen des Halbleiterwafers (1), wobei ein das Aufwachssubstrat (2) enthaltender Teil (1a) des Halbleiterwafers (1) entlang der Trennschicht (4) abgetrennt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Zertrennen mittels einer Temperaturbehandlung erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Temperaturbehandlung bei einer Temperatur im Bereich von 300 °C bis 900 °C erfolgt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufwachssubstrat (2) ein GaN-Substrat oder ein AlN-Substrat ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) auf einem Nitridverbindungshalbleiter basiert.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der Ionenimplantation Wasserstoffionen implantiert werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach der Ionenimplantation ein thermisches Ausheilen der Halbleiterschichtenfolge (3) erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trennschicht (4) zumindest ein Element enthält, das eine größere Kernladungszahl als Gallium aufweist.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Trennschicht (4) Indium enthält.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) mindestens eine der Trennschicht (4) benachbarte Diffusionsbarriereschicht (10, 11) für die implantierten Ionen enthält.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Diffusionsbarriereschicht (10, 11) eine mit Zn, Fe oder Si dotierte Nitridverbindungshalbleiterschicht ist.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) beidseits der Trennschicht (4) Diffusionsbarriereschichten (10, 11) für die implantierten Ionen enthält.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trennschicht (4) eine tensil verspannte Schicht ist.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die tensil verspannte Trennschicht (4) eine Nitridverbindungshalbleiterschicht ist, die Aluminium enthält.
  15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die tensil verspannte Trennschicht (4) eine Si-dotierte Nitridverbindungshalbleiterschicht ist.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trennschicht (4) eine durch laterales epitaktisches Überwachsen (ELOG) hergestellte Halbleiterschicht ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trennschicht (4) aus einem Halbleitermaterial gebildet ist, in dem die implantierten Ionen einen größeren Diffusionskoeffizienten als in einer an die Trennschicht (4) angrenzenden Schicht aufweisen.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Trennschicht (4) eine p-dotierte Nitridverbindungshalbleiterschicht ist.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterwafer (1) vor dem Zertrennen an einer von dem Aufwachssubstrat (2) abgewandten Oberfläche mit einem Trägersubstrat (8) verbunden wird.
  20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die funktionelle Halbleiterschicht (5) eine strahlungsemittierende oder strahlungsdetektierende Schicht ist.
  21. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die funktionelle Halbleiterschicht (5) InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, aufweist.
  22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) eine Anzahl weiterer Trennschichten (4b, 4c) enthält, welche der Trennschicht (4a) in Wachstumsrichtung nachfolgen, wobei vor dem Verfahrensschritt der Ionenimplantation in die Trennschicht (4a) folgende Verfahrenschritte durchgeführt werden: a) Ionenimplantation in eine obere Trennschicht (4c), wobei die obere Trennschicht (4c) diejenige der weiteren Trennschichten (4b, 4c) ist, welche den größten Abstand vom Aufwachssubstrat (2) aufweist, b) Zertrennen des Halbleiterwafers entlang der oberen Trennschicht (4c), und c) gegebenenfalls wiederholte Durchführung der Verfahrensschritte a) und b), wobei die Anzahl der Wiederholungen gleich der Anzahl der weiteren Trennschichten (4b, 4c) ist.
  23. Optoelektronisches Bauelement mit einer Halbleiterschichtenfolge (3), die eine funktionelle Halbleiterschicht (5) aufweist, bei dem die Halbleiterschichtenfolge (3) durch ein Verfahren nach einem der Ansprüche 1 bis 22 von einem Aufwachssubstrat (2) abgetrennt wurde.
DE102005052358A 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement Withdrawn DE102005052358A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102005052358A DE102005052358A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
KR1020087007785A KR101393777B1 (ko) 2005-09-01 2006-08-04 반도체 웨이퍼를 측면으로 절단하는 방법 및 광전 소자
DE502006009404T DE502006009404D1 (de) 2005-09-01 2006-08-04 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
PCT/DE2006/001366 WO2007025497A1 (de) 2005-09-01 2006-08-04 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
CN2006800315363A CN101253636B (zh) 2005-09-01 2006-08-04 用于横向分离半导体晶片的方法和光电子器件
US11/991,489 US20090117711A1 (en) 2005-09-01 2006-08-04 Method for Laterally Cutting Through a Semiconductor Wafer and Optoelectronic Component
JP2008528324A JP2009506969A (ja) 2005-09-01 2006-08-04 半導体ウェハの横方向に分断する方法およびオプトエレクトロニクス構成素子
EP06775805A EP1920469B1 (de) 2005-09-01 2006-08-04 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
TW095131943A TWI314755B (en) 2005-09-01 2006-08-30 Process for lateral disjointing of a semiconductor wafer and opto-electronic element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005041571 2005-09-01
DE102005041571.7 2005-09-01
DE102005052358A DE102005052358A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
DE102005052358A1 true DE102005052358A1 (de) 2007-03-15

Family

ID=37075548

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102005052358A Withdrawn DE102005052358A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE502006009404T Active DE502006009404D1 (de) 2005-09-01 2006-08-04 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE502006009404T Active DE502006009404D1 (de) 2005-09-01 2006-08-04 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement

Country Status (8)

Country Link
US (1) US20090117711A1 (de)
EP (1) EP1920469B1 (de)
JP (1) JP2009506969A (de)
KR (1) KR101393777B1 (de)
CN (1) CN101253636B (de)
DE (2) DE102005052358A1 (de)
TW (1) TWI314755B (de)
WO (1) WO2007025497A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008019268A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US8268659B2 (en) 2006-06-30 2012-09-18 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
DE102011113775A1 (de) * 2011-09-19 2013-03-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US8502264B2 (en) 2006-04-25 2013-08-06 Osram Opto Semiconductors Gmbh Composite substrate, and method for the production of a composite substrate
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
JP2010180081A (ja) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
CN102867893A (zh) * 2012-09-17 2013-01-09 聚灿光电科技(苏州)有限公司 一种提高GaN衬底使用效率的方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US9577045B2 (en) 2014-08-04 2017-02-21 Fairchild Semiconductor Corporation Silicon carbide power bipolar devices with deep acceptor doping
EP3246937B1 (de) * 2015-01-16 2023-05-10 Sumitomo Electric Industries, Ltd. Verfahren zur herstellung eines halbleitenden diamantsubstrats und halbleitendes diamantsubstrat
US20200321242A1 (en) * 2015-09-18 2020-10-08 Bing Hu Method of separating a film from a brittle material
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
DE10329884A1 (de) * 2002-07-15 2004-03-04 Epistar Corp. Lichtemissionsdiode mit einer Kleberschicht und einer Reflexionsschicht und Herstellverfahren für diese

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
KR100399957B1 (ko) * 1996-05-28 2003-12-24 주식회사 하이닉스반도체 반도체소자의제조방법
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
WO2005008740A2 (en) * 2003-07-14 2005-01-27 Allegis Technologies, Inc. Methods of processing of gallium nitride
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP4340866B2 (ja) * 2003-11-14 2009-10-07 日立電線株式会社 窒化物半導体基板及びその製造方法
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
DE10329884A1 (de) * 2002-07-15 2004-03-04 Epistar Corp. Lichtemissionsdiode mit einer Kleberschicht und einer Reflexionsschicht und Herstellverfahren für diese

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US8502264B2 (en) 2006-04-25 2013-08-06 Osram Opto Semiconductors Gmbh Composite substrate, and method for the production of a composite substrate
US8268659B2 (en) 2006-06-30 2012-09-18 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
DE102008019268A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US8711893B2 (en) 2008-02-29 2014-04-29 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
DE102011113775A1 (de) * 2011-09-19 2013-03-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US9373747B2 (en) 2011-09-19 2016-06-21 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component
DE102011113775B4 (de) 2011-09-19 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102011113775B9 (de) 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück

Also Published As

Publication number Publication date
EP1920469B1 (de) 2011-04-27
WO2007025497A1 (de) 2007-03-08
KR101393777B1 (ko) 2014-05-12
TWI314755B (en) 2009-09-11
TW200715380A (en) 2007-04-16
CN101253636A (zh) 2008-08-27
CN101253636B (zh) 2011-09-07
JP2009506969A (ja) 2009-02-19
DE502006009404D1 (de) 2011-06-09
EP1920469A1 (de) 2008-05-14
US20090117711A1 (en) 2009-05-07
KR20080040795A (ko) 2008-05-08

Similar Documents

Publication Publication Date Title
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112014000592B4 (de) Verfahren zum Herstellen von lichtemittierenden Nanostrukturhalbleitervorrichtungen
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE112004002809B4 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
DE10051465A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP1596442A2 (de) Optoelectronic semiconductor chip and method of fabricating a contact structure for electrically contacting an optoelectronic semiconductor chip
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1675189A2 (de) Verfahren zur Herstellung eines Halbleiterchips
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
WO2013045190A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102011077542B4 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
EP1873879B1 (de) Kantenemittierender Halbleiterlaser
DE102011113775B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE10308646B4 (de) Halbleitersubstrat für optoelektronische Bauelemente und Verfahren zu dessen Herstellung
DE102018133526A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102019115351A1 (de) Halbleiterbauelement mit Strahlungskonversionselement und Verfahren zum Herstellen von Strahlungskonversionselementen
DE102018115594A1 (de) Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601