DE102005052357A1 - Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement - Google Patents

Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102005052357A1
DE102005052357A1 DE102005052357A DE102005052357A DE102005052357A1 DE 102005052357 A1 DE102005052357 A1 DE 102005052357A1 DE 102005052357 A DE102005052357 A DE 102005052357A DE 102005052357 A DE102005052357 A DE 102005052357A DE 102005052357 A1 DE102005052357 A1 DE 102005052357A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
semiconductor
semiconductor wafer
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005052357A
Other languages
English (en)
Inventor
Christoph Eichler
Volker Dr. Härle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102005052357A priority Critical patent/DE102005052357A1/de
Priority to PCT/DE2006/001377 priority patent/WO2007025499A1/de
Priority to US11/991,488 priority patent/US7943484B2/en
Priority to EP06775815.1A priority patent/EP1920508B1/de
Priority to KR1020087007758A priority patent/KR101325397B1/ko
Priority to CN2006800315382A priority patent/CN101253660B/zh
Priority to JP2008528326A priority patent/JP5074396B2/ja
Priority to TW095130981A priority patent/TW200715391A/zh
Publication of DE102005052357A1 publication Critical patent/DE102005052357A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

Ein erfindungsgemäßes Verfahren zum lateralen Zertrennen eines Halbleiterwafers (1) umfasst die Verfahrensschritte: DOLLAR A - Bereitstellen eines Aufwachssubstrats (2), DOLLAR A - epitaktisches Aufwachsen einer Halbleiterschichtenfolge (3), die eine funktionelle Halbleiterschicht (5) umfasst, auf das Aufwachssubstrat (2), DOLLAR A - Aufbringen einer Maskenschicht (10) auf Teilbereiche der Halbleiterschichtenfolge (3) zur Erzeugung maskierter Bereiche (11) und unmaskierter Bereiche (12), DOLLAR A - Implantation von Ionen durch die unmaskierten Bereiche (12), DOLLAR A - Erzeugung von Implantationsbereichen (13) in dem Halbleiterwafer (1) und DOLLAR A - Zertrennen des Halbleiterwafers (1) entlang der Implantationsbereiche (13), wobei das Aufwachssubstrat (2) oder zumindest ein Teil des Aufwachssubstrats (2) von dem Halbleiterwafer abgetrennt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum lateralen Zertrennen eines Halbleiterwafers, insbesondere eines Halbleiterwafers zur Herstellung von optoelektronischen Bauelementen, und ein optoelektronisches Bauelement.
  • Bei der Herstellung optoelektronischer Bauelemente, beispielsweise LEDs oder Halbleiterlasern, ist es oftmals wünschenswert, ein für das epitaktische Aufwachsen einer Halbleiterschichtenfolge des optoelektronischen Bauelements verwendetes Aufwachssubstrat nachträglich von dem Halbleiterwafer abzutrennen.
  • Beispielsweise wird bei der sogenannten Dünnfilm-Technologie zunächst die Halbleiterschichtenfolge eines optoelektronischen Bauelements epitaktisch auf einem Aufwachssubstrat aufgewachsen, anschließend ein Träger auf die dem Aufwachssubstrat gegenüberliegende Oberfläche der Halbleiterschichtenfolge aufgebracht und nachfolgend das Aufwachssubstrat abgetrennt. Dieses Verfahren hat einerseits den Vorteil, dass auf dem neuen Träger eine vergleichsweise dünne Epitaxieschichtenfolge verbleibt, aus der die von dem optoelektronischen Bauelement emittierte Strahlung mit hoher Effizienz ausgekoppelt werden kann, insbesondere wenn zwischen der Epitaxieschichtenfolge und dem neuen Träger eine reflektierende oder reflexionserhöhende Schicht vorgesehen ist. Weiterhin kann das Aufwachssubstrat nach dem Ablösen vorteilhaft wieder verwendet werden. Dies ist insbesondere dann von Vorteil, wenn das Aufwachssubstrat aus einem vergleichsweise hochwertigem Material, insbesondere Saphir, SiC oder GaN, besteht.
  • Bei der Verwendung eines transparenten Aufwachssubstrats aus Saphir kann das Ablösen des Aufwachssubstrats von der Epitaxieschichtenfolge beispielsweise mit einem aus der WO 98/14986 bekannten Laser-Lift-Off-Verfahren erfolgen. Dieser Verfahren ist allerdings nicht ohne weiteres auf Substrate aus einem Nitrid-Verbindungshalbleiter, insbesondere GaN, anwendbar.
  • Aus der Druckschrift US 6,815,309 ist bekannt, eine dünne Schicht eines hochwertigen Substrats, zum Beispiel GaN, auf ein geringwertigeres Trägersubstrat zu übertragen.
  • Aus der Druckschrift US 5,374,564 ist ein Verfahren zum Abtrennen einer dünnen Halbleiterschicht von einem Substrat bekannt, das auf der Implantation von Wasserstoffionen durch die abzulösende Schicht und einer nachfolgenden Temperaturbehandlung zur Erzeugung von Bläschen (Blistern) in dem ionenimplantierten Bereich, die ein thermisches Absprengen der abzulösenden Halbleiterschicht bewirkt, beruht.
  • Bei einer Anwendung dieses Verfahrens auf einen Halbleiterwafer, auf den bereits eine funktionelle Halbleiterschichtenfolge epitaktisch abgeschieden ist, besteht die Gefahr, dass die funktionelle Halbleiterschichtenfolge bei der Ionenimplantation in ihrer Qualität beeinträchtigt wird.
  • Aus der Druckschrift C.H. Yun, N.W. Cheung: Thermal and Mechanical Separation of Silicon Layers from Hydrogen Pattern-Implanted Wafers, Journ. of Electronic Materials, Vol. 30, Nr. 8, 2001, S. 960–964, ist ein Verfahren zum thermischen oder mechanischen Abtrennen einer Siliziumschicht von einem Siliziumwafer bekannt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum lateralen Zertrennen eines Halbleiterwafers und ein optoelektronisches Bauelement anzugeben, bei dem die Gefahr einer Beschädigung der Halbleiterschichtenfolge bei der Ionenimplantation vermindert ist.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und ein optoelektronisches Bauelement nach Patentanspruch 32 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei einem Verfahren zum lateralen Zertrennen eines Halbleiterwafers gemäß der Erfindung wird ein Aufwachssubstrat bereit gestellt, auf das eine Halbleiterschichtenfolge epitaktisch aufgewachsen wird, die eine funktionelle Halbleiterschicht umfasst. Durch Aufbringen einer Maskenschicht auf Teilbereiche der Halbleiterschichtenfolge werden maskierte und unmaskierte Bereiche erzeugt. Nachfolgend werden Ionen durch die unmaskierten Bereiche zur Erzeugung von Implantationsbereichen in den Halbleiterwafer implantiert. Das Aufwachssubstrat oder zumindest ein Teil des Aufwachssubstrats wird dann entlang der Implantationsbereiche von dem Halbleiterwafer abgetrennt.
  • Die Ionenimplantation in den Halbleiterwafer erfolgt also nicht ganzflächig, sondern vorteilhaft nur durch die nicht von der Maskenschicht bedeckten Bereiche der Halbleiterschichtenfolge. Die von der Maskenschicht bedeckten Teilbereiche der Halbleiterschichtenfolge, insbesondere die unterhalb der Maskenschicht angeordneten Bereiche der funktionellen Halbleiterschicht, werden auf diese Weise vor einer möglichen Schädigung bei dem Ionenimplantationsprozess geschützt.
  • Bevorzugt werden bei der Ionenimplantation Wasserstoffionen implantiert. Alternativ können auch Ionen von Edelgasen wie beispielsweise Helium, Neon, Krypton oder Xenon verwendet werden.
  • Das Zertrennen erfolgt vorzugsweise mittels einer Temperaturbehandlung, bevorzugt bei einer Temperatur im Bereich von 300 °C bis 900 °C. Dabei diffundieren die in die Implantationsbereiche implantierten Ionen und erzeugen dabei Bläschen (Blister). Beim Zusammenlaufen der Bläschen wird der Halbleiterwafer schließlich vollständig in lateraler Richtung zertrennt und auf diese Weise das Aufwachssubstrat oder zumindest ein Teil des Aufwachssubstrats von dem Halbleiterwafer abgetrennt.
  • Bei der Temperaturbehandlung kann das Aufheizen der Implantationsbereiche sowohl durch eine Erhöhung der Umgebungstemperatur als auch durch eine lokale Erwärmung durch elektromagnetische Strahlung, zum Beispiel Laser- oder Mikrowellenstrahlung, bewirkt werden.
  • Der Halbleiterwafer kann entlang der Implantationsbereiche vollständig in lateraler Richtung zertrennt werden, obwohl die Ionenimplantation aufgrund der Maskierung der Halbleiterschichtenfolge nur in Teilbereiche des Halbleiterwafers erfolgt. Dies beruht darauf, dass die Ionen bei der auf die Ionenimplantation folgenden Temperaturbehandlung in lateraler Richtung diffundieren und auf diese Weise ausgehend von den Implantationsbereichen auch die unterhalb der Maskenschicht angeordneten Teilbereiche des Halbleiterwafers mit Bläschen durchsetzen.
  • Alternativ kann der Halbleiterwafer entlang der Implantationsbereiche auch auf mechanische Weise zertrennt werden, beispielsweise indem die gegenüberliegen Oberflächen des Halbleiterwafers mit Hilfsträgern verbunden werden und auf diese ein Drehmoment ausgeübt wird, so dass der Halbleiterwafer entlang der Implantationsbereiche zertrennt wird.
  • Die Halbleiterschichtenfolge basiert vorzugsweise auf einem Nitridverbindungshalbleitermaterial. „Auf einem Nitridverbindungshalbleitermaterial basierend" bedeutet im folgenden, dass ein derart bezeichnetes Bauelement oder Teil eines Bauelements vorzugsweise InxAlyGa1-x-yN umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 gilt. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Die funktionelle Halbleiterschicht ist vorzugsweise eine strahlungsemittierende oder strahlungsdetektierende Schicht.
  • Insbesondere kann die funktionelle Halbleiterschicht die aktive Schicht einer Lumineszenzdiode oder eines Halbleiterlasers sein. Besonders bevorzugt weist die funktionelle Halbleiterschicht InxAlyGa1-x-yN mit 0 < x ≤ 1, Q < y ≤ 1 und x + y ≤ 1 auf.
  • Das Aufwachsubstrat ist vorzugsweise ein zum epitaktischen Aufwachsen eines Nitridverbindungshalbleiters geeignetes Substrat, insbesondere ein GaN-Substrat, ein AlN-Substrat, ein SiC-Substrat oder ein Saphir-Substrat.
  • Alternativ kann die Halbleiterschichtenfolge auch auf einem Phosphidverbindungshalbleiter oder einem Arsenidverbindungshalbleiter basieren. In diesem Fall weist die Halbleiterschichtenfolge und insbesondere die funktionelle Halbleiterschicht bevorzugt InxAlyGa1-x-yP oder InxAlyGa1-x-yAs mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 auf.
  • Die Maskenschicht kann zum Beispiel aus Silizium, einem Metall, einem Dielektrikum wie zum Beispiel SiN oder SiO2, oder einem Lack bestehen. Die Maskenschicht weist eine derartige Dicke auf, dass sie von den implantierten Ionen im Wesentlichen nicht durchdrungen werden kann. Beispielsweise kann die Maskenschicht eine polykristalline Siliziumschicht mit einer Dicke von 2 μm oder mehr sein.
  • Die maskierten Bereiche der Halbleiterschichtenfolge weisen vorzugsweise in zumindest einer lateralen Richtung eine Abmessung von 20 μm oder weniger, besonders bevorzugt von 5 μm oder weniger, auf. Eine derart geringe laterale Abmessung der maskierten Bereiche ist vorteilhaft, da angestrebt wird, dass die implantierten Ionen bei der Temperaturbehandlung aus den unterhalb der unmaskierten Bereiche der Halbleiterschicht liegenden Implantationsbereichen in die in lateraler Richtung angrenzenden Bereiche, die unterhalb der maskierten Bereiche der Halbleiterschichtenfolge liegen, diffundieren und so den Halbleiterwafer in lateraler Richtung vollständig mit Bläschen durchsetzen. Die Maskenschicht kann zum Beispiel eine streifenförmige Maskenschicht sein, bei der die Streifen eine Breite von 5 μm oder weniger, bevorzugt zwischen einschließlich 1,5 μm und 3 μm, aufweisen.
  • Die Implantationsbereiche werden zum Beispiel in dem Aufwachssubstrat erzeugt. In diesem Fall werden die Ionen durch die unmaskierten Bereiche des Halbleiterwafers in das Aufwachssubstrat implantiert.
  • Bei einer bevorzugten Ausführungsform der Erfindung enthält die auf das Aufwachssubstrat aufgewachsene Halbleiterschichtenfolge eine als Trennschicht vorgesehene Schicht, in der die Implantationsbereiche erzeugt werden. In diesem Fall erfolgt die Ionenimplantation nicht in das Aufwachssubstrat, sondern in die Trennschicht. Dies hat den Vorteil, dass beim Zertrennen des Halbleiterwafers entlang der in der Trennschicht erzeugten Implantationsbereiche ein Teil des Halbleiterwafers abgetrennt wird, der das gesamte Aufwachssubstrat enthält. Das Aufwachssubstrat wird beim Zertrennen des Halbleiterwafers also vorteilhaft nicht durchtrennt und kann vollständig wieder verwendet werden. Insbesondere kann mehrfach eine Schichtenfolge auf dem Aufwachssubstrat aufgewachsen und nachfolgend abgetrennt werden, ohne dass dabei das Aufwachssubstrat sukzessiv verbraucht wird. Dies ist insbesondere dann vorteilhaft, wenn ein hochwertiges Substrat als Aufwachssubstrat verwendet wird, wie zum Beispiel ein GaN-Substrat, ein AlN-Substrat, ein SiC-Substrat oder ein Saphirsubstrat.
  • Nach dem Verfahrensschritt der Temperaturbehandlung zum Abtrennen des Aufwachsubstrats kann das Aufwachssubstrat einen abgetrennten Teil der Trennschicht enthalten. Dieser nach dem Abtrennen auf dem Aufwachssubstrat enthaltene Teil der Trennschicht wird vorzugsweise nachträglich vom Aufwachssubstrat entfernt, beispielsweise mittels eines Ätz- oder Polierprozesses, um das Aufwachssubstrat für das epitaktische Aufwachsen weiterer Halbleiterschichtenfolgen vorzubereiten.
  • Die Trennschicht enthält vorzugsweise zumindest ein Element, das eine größere Kernladungszahl als Gallium aufweist, zum Beispiel Indium. Das Element mit der größeren Kernladungszahl als Gallium kann als Dotierstoff in die Trennschicht eingebracht sein oder vorzugsweise Bestandteil des Halbleitermaterials der Trennschicht sein. Insbesondere kann die Trennschicht eine InGaN-Schicht sein. Das Vorhandensein eines Elements mit hoher Kernladungszahl in der Trennschicht hat den Vorteil, dass die bei der Ionenimplantation in die Trennschicht eindringenden Ionen abgebremst werden und somit ein weiteres Eindringen vermindert wird. Die Trennschicht wirkt in diesem Fall also als Stoppschicht für die implantierten Ionen.
  • Dies ist insbesondere dann vorteilhaft, wenn bei der Ionenimplantation vergleichsweise hochenergetische Ionen implantiert werden, um eine mögliche Schädigung der funktionellen Halbleiterschicht zu vermindern. Insbesondere hat sich herausgestellt, dass eine Schädigung der funktionellen Halbleiterschicht durch eine Erhöhung der Ionenenergie bei der Ionenimplantation vermindert werden kann. Eine Erhöhung der Ionenenergie hat allerdings in der Regel zur Folge, dass die implantierten Ionen ein breiteres und flacheres Konzentrationsprofil in einer Richtung senkrecht zur Ebene der Trennschicht ausbilden, das sich nachteilig auf den Ablöseprozess auswirken könnte. Die volle Halbwertsbreite des Konzentrationsprofils der implantierten Ionen kann beispielsweise etwa 200 nm betragen.
  • Dadurch, dass die Trennschicht mindestens ein Element mit einer Kernladungszahl, die größer ist als die von Gallium, enthält, kann auch bei vergleichsweise hoher Ionenenergie der implantierten Ionen ein vergleichsweise schmales Konzentrationsprofil in der Trennschicht erzielt werden, wodurch der Verfahrensschritt des Abtrennens erleichtert wird.
  • Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung enthält die Halbleiterschichtenfolge mindestens eine der Trennschicht benachbarte Diffusionsbarriereschicht für die implantierten Ionen. Unter einer Diffusionsbarriereschicht wird dabei eine Schicht verstanden, in der die implantierten Ionen einen geringeren Diffusionskoeffizienten aufweisen als in der Trennschicht. Die Diffusionsbarriereschicht kann in der Wachstumsrichtung der Halbleiterschichtenfolge oberhalb und/oder unterhalb der Trennschicht angeordnet sein.
  • Die Diffusionsbarriereschicht enthält vorteilhaft ein mit Zn, Fe oder Si dotiertes Nitridverbindungshalbleitermaterial und ist bevorzugt nicht p-dotiert. Insbesondere hat sich herausgestellt, dass Wasserstoff in vergleichsweise hochohmigem Zn-dotierten GaN oder mit Si dotiertem n-GaN einen geringeren Diffusionskoeffizienten aufweist als in mit Mg dotiertem p-GaN.
  • Besonders bevorzugt ist beidseits der Trennschicht, also in Wachstumsrichtung der Halbleiterschichtenfolge sowohl oberhalb als auch unterhalb der Trennschicht, eine Diffusionsbarriereschicht angeordnet. Durch die Diffusionsbarriereschicht oder die Diffusionsbarriereschichten wird eine Diffusion der implantierten Ionen in einer senkrecht zur Ebene der Trennschicht verlaufenden Richtung vermindert. Auf diese Weise wird einer unerwünschten Verbreiterung des Konzentrationsprofils der implantierten Ionen in einer Richtung senkrecht zur Schichtebene der Trennschicht entgegen gewirkt. Insbesondere mit einer in Wachstumsrichtung der Schichtenfolge gesehen oberhalb der Trennschicht angeordneten Diffusionsbarriereschicht kann eine Diffusion der implantierten Ionen in die funktionelle Halbleiterschicht vermindert werden. Andernfalls könnte eine Diffusion der implantierten Ionen die Qualität der funktionellen Halbleiterschicht beeinträchtigen.
  • Bei einer weiteren bevorzugten Ausführungsform der Erfindung ist die Trennschicht eine tensil verspannte Schicht. Die Gitterkonstante der Trennschicht ist in diesem Fall geringer als die Gitterkonstante zumindest einer an die Trennschicht angrenzenden Schicht. Dies hat zur Folge, dass die Trennschicht einer Zugspannung ausgesetzt ist. Bevorzugt ist die tensil verspannte Schicht eine Nitridverbindungshalbleiterschicht, die Aluminium enthält. Die tensile Verspannung der Trennschicht kann in diesem Fall beispielsweise dadurch hervorgerufen sein, dass an die Trennschicht eine weitere Nitridverbindungshalbleiterschicht angrenzt, die einen geringeren Aluminiumanteil als die Trennschicht aufweist oder sogar frei von Aluminium ist. Insbesondere kann eine InGaN-Schicht an die Trennschicht angrenzen. Eine tensile Verspannung der Trennschicht kann weiterhin dadurch erzeugt werden, dass die Trennschicht mit Silizium dotiert ist. Durch die tensile Verspannung der Trennschicht wird der Verfahrensschritt des Abtrennens vorteilhaft erleichtert, da die Grenzfläche zwischen der tensil verspannten Trennschicht und der angrenzenden Schicht mit größerer Gitterkonstante in diesem Fall als Sollbruchstelle wirkt.
  • Weiterhin kann bei der Erfindung der Verfahrensschritt des Abtrennens mit Vorteil dadurch erleichtert werden, dass die Trennschicht eine durch laterales epitaktisches Überwachsen (ELOG, Epitaxial Layer Over Growth) hergestellte Halbleiterschicht ist. In diesem Fall wird die Trennschicht nicht direkt auf dem Aufwachssubstrat oder auf eine bereits auf das Aufwachssubstrat aufgebrachte Halbleiterschicht aufgewachsen, sondern vorher eine Maskenschicht auf das Aufwachssubstrat oder die Halbleiterschicht, auf der die Trennschicht aufgewachsen werden soll, aufgebracht. Diese Maskenschicht wird im Folgenden zur Unterscheidung von der für die Ionenimplantation verwendeten Maskenschicht als ELOG-Maskenschicht bezeichnet. Die ELOG-Maskenschicht ist vorzugsweise eine Siliziumnitridschicht oder eine Siliziumdioxidschicht.
  • Das epitaktische Wachstum der Trennschicht setzt in den nicht von der ELOG-Maskenschicht bedeckten Bereichen des Aufwachssubstrats („Post"-Bereiche) oder der zum Aufwachsen vorgesehenen Halbleiterschicht ein, wobei nachfolgend die maskierten Bereiche („Wing"-Bereiche) in lateraler Richtung überwachsen werden. Da die Haftung einer durch laterales epitaktisches Überwachsen hergestellten Trennschicht auf der lateral überwachsenen ELOG-Maskenschicht nur gering ist, wirken die Grenzflächen zwischen der Maskenschicht und der Trennschicht als Sollbruchstellen bei dem Verfahrensschritt des Abtrennens.
  • Bei der Ausführung der Trennschicht als ELOG-Schicht erfolgt die Ionenimplantation vorzugsweise in die Bereiche der Trennschicht, die von der ELOG-Maskenschicht in lateraler Richtung versetzt angeordnet sind („Post"-Bereiche). Dazu weisen die für die Ionenimplantation verwendete Maskenschicht und ELOG-Maskenschicht vorteilhaft die gleiche Strukturierung auf. Dies ist so zu verstehen, dass in vertikaler Richtung gesehen die von der Maskenschicht maskierten Bereiche der Halbleiterschicht den von der ELOG-Maskenschicht maskierten Bereichen des Aufwachssubstrats gegenüber liegen und bevorzugt deckungsgleich sind. Auf eine Ionenimplantation in die oberhalb der ELOG-Maskenschicht angeordneten Bereiche der Trennschicht („Wing"-Bereiche) kann vorteilhaft verzichtet werden, da die Trennschicht in diesen Bereichen aufgrund der geringen Haftung der Trennschicht auf der ELOG-Maskenschicht vergleichsweise einfach durchtrennt werden kann.
  • Weiterhin ist es vorteilhaft, wenn die Trennschicht aus einem Halbleitermaterial gebildet ist, in dem die implantierten Ionen einen größeren Diffusionskoeffizienten als in einer an die Trennschicht angrenzenden Schicht aufweisen. Dadurch wird die Diffusion der implantierten Ionen innerhalb der Trennschicht, also insbesondere in einer parallel zur Ebene des Halbleiterwafers verlaufenden Richtung, erhöht und somit das Ausbilden von Bläschen in der Trennschicht gefördert, wodurch der Verfahrensschritt des Abtrennens erleichtert wird. Die diffusionsfördernde Trennschicht ist vorzugsweise eine p-dotierte Nitridverbindungshalbleiterschicht, die zum Beispiel mit Mg dotiert sein kann. Insbesondere hat sich herausgestellt, dass Wasserstoff in p-dotiertem GaN einen höheren Diffusionskoeffizienten aufweist als in einer mit Zn dotierten hochohmigen GaN-Schicht oder einer mit Silizium dotierten n-GaN-Schicht.
  • Der Halbleiterwafer wird vorzugsweise vor dem Zertrennen an einer von dem Aufwachssubstrat abgewandten Oberfläche mit einem Trägersubstrat verbunden. Das Trägersubstrat stabilisiert die Halbleiterschichtenfolge nach dem Abtrennen von dem Aufwachssubstrat und kann insbesondere als Träger für ein aus der Halbleiterschichtenfolge hergestelltes optoelektronisches Bauelement fungieren.
  • Das Trägersubstrat kann ein Zwischenträger sein, wobei ein Abtrennen oder Auflösen des Zwischenträgers in einem nachfolgenden Verfahrensschritt vorgesehen ist. Beispielsweise ist der Zwischenträger ein Glassubstrat. Das Glassubstrat wird vorzugsweise mittels einer Zwischenschicht aus einem Siliziumoxid mit der Halbleiterschichtenfolge verbunden. Der Zwischenträger kann in diesem Fall in einem späteren Verfahrensschritt einschließlich der Zwischenschicht zum Beispiel in Flusssäure (HF) aufgelöst werden.
  • Die bei der Ionenimplantation verwendete Maskenschicht kann beispielsweise vor dem Verbinden der Halbleiterschichtenfolge mit dem Trägersubstrat entfernt werden. Alternativ kann die Maskenschicht auch auf der Halbleiterschichtenfolge verbleiben, wobei vorzugsweise vor dem Verbinden der Halbleiterschichtenfolge mit dem Trägersubstrat eine Zwischenschicht aufgebracht wird, welche die Maskenschicht planarisiert. Die planarisierende Zwischenschicht hat den Vorteil, dass die Gewichtskraft des Trägersubstrats auch auf die unmaskierten Bereiche der Halbleiterschichtenfolge wirkt, die ansonsten durch die Maskenschicht von dem Trägersubstrat beabstandet wären. Die Einwirkung der Gewichtskraft des Trägersubstrats auf die Implantationsbereiche hat bei dem Verfahrensschritt der Temperaturbehandlung den Vorteil, dass eine Ausbreitung der durch die Diffusion der Ionen erzeugten Bläschen in lateraler Richtung gefördert und in einer senkrecht zur Wachstumsrichtung der Halbleiterschichtenfolge verlaufenden vertikalen Richtung vermindert wird.
  • Im Fall einer Maskenschicht aus einem Metall oder einer Metalllegierung kann diese als elektrische Kontaktschicht auf der Halbleiterschichtenfolge verbleiben. In diesem Fall ist die elektrische Kontaktschicht ohne weiteren Herstellungsaufwand strukturiert auf die Bereiche der Halbleiterschichtenfolge aufgebracht, in die keine Ionen implantiert werden. Gegebenenfalls kann ein zur Ausbildung eines elektrischen Kontakts mit der obersten Schicht der Halbleiterschichtenfolge geeignetes Kontaktmetall in die Maskenschicht eingebracht werden. Vorteilhaft wird bei der Temperaturbehandlung zur Erzeugung der Bläschen gleichzeitig ein Kontaktmetall durch Ausbilden einer Legierung mit dem Metall der Maskenschicht in die Maskenschicht eingebracht.
  • Bei einer besonders bevorzugten Ausführungsform wird vor dem Verbinden des Halbleiterwafers mit dem Trägersubstrat eine Zwischenschicht auf die unmaskierten Bereiche des Halbleiterwafers aufgebracht, deren Dicke größer als die Dicke der Maskenschicht ist. In diesem Fall sind die maskierten Bereiche der Halbleiterschichtenfolge durch die auf die unmaskierten Bereiche aufgebrachte Zwischenschicht von dem Trägersubstrat beabstandet. Deshalb wirkt die Gewichtskraft des Trägersubstrats vorteilhaft in erster Linie auf die unmaskierten Bereiche ein, wodurch die Ausbreitung der durch die Diffusion der implantierten Ionen erzeugten Bläschen in lateraler Richtung verstärkt und in vertikaler Richtung gehemmt wird. Die Ausbreitung der erzeugten Bläschen in die unterhalb der Maskenschicht angeordneten Bereiche des Halbleiterwafers wird auf diese Weise gefördert. Dieser Effekt kann alternativ auch dadurch erzielt werden, dass die Maskenschicht entfernt wird und eine Zwischenschicht auf die Halbleiterschichtenfolge aufgebracht wird, die derart strukturiert ist, dass sie im wesentlichen die Bereiche der Halbleiterschichtenfolge bedeckt, in welche die Ionen implantiert wurden. Die Wirkung der Gewichtskraft des Trägersubstrats auf die Implantationsbereiche kann durch die Ausübung einer zum Aufwachssubstrat hin gerichteten Kraft auf das Trägersubstrat verstärkt werden.
  • Bei einer weiteren bevorzugten Ausführungsform wird die Halbleiterschichtenfolge vor der Ionenimplantation strukturiert. Beispielsweise kann die Halbleiterschichtenfolge derart strukturiert werden, dass sie eine zur Herstellung von Lumineszenzdioden oder Halbleiterlaserbauelementen geeignete Struktur aufweist.
  • Insbesondere kann die Halbleiterschichtenfolge derart strukturiert sein, dass der Halbleiterwafer eine oder vorzugsweise mehrere Streifenlaserstrukturen umfasst, die in einem nachfolgenden Prozessschritt in einzelne Streifenlaserbauelemente vereinzelt werden. Die Streifenlaser weisen bevorzugt eine Streifenbreite von etwa 1,5 μm bis etwa 3 μm auf. Eine derartige Breite der Strukturen ist vorteilhaft gering genug, dass die implantierten Ionen bei der Temperaturbehandlung weit genug in lateraler Richtung diffundieren, dass durch die Bläschenbildung eine vollständige Ablösung dieser Strukturen bewirkt wird.
  • Wenn die Strukturierung der Halbleiterschichtenfolge bereits vor der Ionenimplantation erfolgt, ist es vorteilhaft, wenn die erzeugte Struktur, insbesondere die Seitenflanken der Struktur, durch eine umhüllende Maskenschicht vor den Ionen geschützt werden. Unter einer umhüllenden Maskenschicht ist eine Maskenschicht zu verstehen, die sowohl die Oberfläche als auch die Seitenflanken der Struktur bedeckt.
  • Das Verfahren gemäß der Erfindung ist insbesondere zur Herstellung optoelektronischer Bauelemente, zum Beispiel zur Herstellung von Lumineszenzdioden oder Laserdioden, geeignet.
  • Ein optoelektronisches Bauelement gemäß der Erfindung enthält eine auf einem Trägersubstrat angeordnete Halbleiterschichtenfolge, die eine funktionelle Halbleiterschicht aufweist, wobei die Halbleiterschichtenfolge durch das zuvor beschriebene Verfahren zum lateralen Zertrennen eines Halbleiterwafers von einem Aufwachssubstrat abgetrennt wurde. Insbesondere kann das optoelektronische Bauelement eine Lumineszenzdiode (LED) oder eine Laserdiode sein.
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 13 näher erläutert.
  • Es zeigen:
  • 1A, 1B, 1C, 1D, 1E, 1F und 1G schematische Darstellungen eines Querschnitts durch einen Halbleiterwafer bei Zwischenschritten eines Ausführungsbeispiels eines Verfahrens gemäß der Erfindung,
  • 2 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer vor dem Verfahrensschritt des Zertrennens des Halbleiterwafers bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 3 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer vor dem Verfahrensschritt des Zertrennens des Halbleiterwafers bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 4 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 5 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 6A eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 6B eine schematische Darstellung eines Querschnitts durch den ein 6A dargestellten Halbleiterwafer nach der Strukturierung der Halbeleiterschichtenfolge zu einem Laserstreifen,
  • 7 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 8 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 9 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 10 eine schematische Darstellung eines Querschnitts durch einen Halbleiterwafer bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel eines Verfahrens gemäß der Erfindung,
  • 11 bis 13 schematische Darstellungen einer Aufsicht auf die Maskenschicht bei weiteren Ausführungsbeispielen eines Verfahrens gemäß der Erfindung.
  • Gleiche oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Wie in 1A dargestellt, wird bei einem Verfahren gemäß der Erfindung ein Aufwachssubstrat 2 bereitgestellt. Das Aufwachssubstrat 2 ist ein zum epitaktischen Aufwachsen eines Nitridverbindungshalbleiters geeignetes Substrat, das bevorzugt ein GaN-Substrat, ein AlN-Substrat oder alternativ ein SiC-Substrat oder ein Saphir-Substrat ist.
  • Bei dem in 1B schematisch dargestellten Zwischenschritt ist eine Halbleiterschichtenfolge 3 epitaktisch auf das Aufwachssubstrat 2 aufgewachsen. Der auf diese Weise hergestellte Halbleiterwafer 1 enthält das Aufwachssubstrat 2 und die Halbleiterschichtenfolge 3. Die Halbleiterschichtenfolge 3 ist beispielsweise mittels metallorganischer Gasphasenepitaxie (MOVPE) auf das Aufwachssubstrat 2 aufgebracht.
  • Die epitaktische Halbleiterschichtenfolge 3 basiert vorzugsweise auf einem Nitridverbindungshalbleiter. Die epitaktische Halbleiterschichtenfolge 3 enthält mindestens eine funktionelle Halbleiterschicht 5, zum Beispiel eine für ein optoelektronisches Bauelement vorgesehene strahlungsemittierende oder strahlungsdetektierende Schicht.
  • Insbesondere kann es sich bei der funktionellen Halbleiterschicht 5 um eine aktive Schicht einer Lumineszenzdiode oder eines Halbleiterlasers handeln. Die aktive Schicht kann dabei zum Beispiel als Heterostruktur, Doppelheterostruktur oder als Quantentopfstruktur ausgebildet sein. Die Bezeichnung Quantentopfstruktur umfasst dabei jegliche Struktur, bei der Ladungsträger durch Einschluss (Confinement) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Weiterhin ist bei dem in 1B dargestellten Zwischenschritt eine strukturierte Maskenschicht 10 auf die Halbeliterschichtenfolge 3 aufgebracht. Die Oberfläche der Halbleiterschichtenfolge 3 weist also von der Maskenschicht 10 bedeckte maskierte Bereiche 11 und unmaskierte Bereiche 12 auf. Es ist vorteilhaft, wenn die Breite b der maskierten Bereiche 11 in zumindest einer lateralen Richtung 20 μm oder weniger, besonders bevorzugt 5 μm oder weniger, beträgt.
  • Bei dem in 1C schematisch dargestellten Zwischenschritt werden, wie durch die Pfeile 6 angedeutet, Ionen durch die unmaskierten Bereiche 12 durch die Halbleiterschichtenfolge 3 hindurch zur Erzeugung von Implantationsbereichen 13 in den Halbleiterwafer 1 implantiert.
  • In die maskierten Bereiche 11 der Halbleiterschichtenfolge 3 können die Ionen dagegen vorteilhaft nicht eindringen, da sie das Material der Maskenschicht 10 im Wesentlichen nicht durchdringen können. Insbesondere wird auf diese Weise verhindert, dass die unterhalb der maskierten Bereiche 11 angeordneten Teilbereiche der funktionellen Halbleiterschicht 5 bei dem Verfahrensschritt der Ionenimplantation beschädigt werden.
  • Die Maskenschicht 10 kann zum Beispiel aus einem Metall, einem Dielektrikum oder einem Lack gebildet sein, wobei die Dicke in Abhängigkeit von der Ionenenergie der implantierten Ionen derart gewählt ist, dass die Maskenschicht 10 von den Ionen im Wesentlichen nicht durchdrungen werden kann. Zum Beispiel kann die Maskenschicht 10 eine etwa 2 μm dicke Siliziumoxidschicht sein.
  • Bei den implantierten Ionen kann es sich insbesondere um Wasserstoffionen, oder alternativ um Ionen von Edelgasen wie beispielsweise Helium, Neon, Krypton oder Xenon handeln.
  • Die Implantationsbereiche 13 werden vorzugsweise in einer als Trennschicht vorgesehenen Schicht 4, die in der Halbleiterschichtenfolge 3 enthalten ist, erzeugt. Alternativ ist es auch möglich, die Ionen zur Ausbildung der Implantationsbereiche 13 in das Aufwachssubstrat 2 zu implantieren.
  • Die Maskenschicht 10 kann daraufhin, wie in 1D dargestellt, wieder von der Halbleiterschichtenfolge 3 entfernt werden.
  • Nachfolgend wird der Halbleiterwafer 1, wie in 1E dargestellt, an einer von dem Aufwachssubstrat 2 abgewandten Seite mit einem Trägersubstrat 15 verbunden. Da das Trägersubstrat 15 im Gegensatz zum Aufwachssubstrat 2 nicht zum epitaktischen Aufwachsen der Halbleiterschichtenfolge 3, die zum Beispiel auf einem Nitridverbindungshalbleitermaterial basiert, geeignet sein muss, besteht für das Trägersubstrat 15 eine vergleichsweise große Freiheit bei der Materialauswahl. Insbesondere kann ein Trägersubstrat 15 ausgewählt werden, das sich durch vergleichsweise geringe Kosten und/oder eine gute Wärmeleitfähigkeit auszeichnet. Beispielsweise kann das Trägersubstrat 15 aus Ge, GaAs, Metallen wie beispielsweise Mo oder Au, Metalllegierungen oder Keramiken wie zum Beispiel AlN gebildet sein. Das Trägersubstrat 15 wird vorzugsweise mittels Löten oder Bonden mit der Halbleiterschichtenfolge 3 verbunden.
  • Vor dem Verbinden des Halbleiterwafers 1 mit dem Trägersubstrat 15 kann eine Zwischenschicht 14 auf die Halbleiterschichtenfolge 3 aufgebracht werden. Die Zwischenschicht 14 kann zum Beispiel zu dem Zweck aufgebracht werden, die Halbleiterschichtenfolge 3 nach dem Verfahrensschritt der Ionenimplantation und dem Entfernen der Maskenschicht zu glätten. Weiterhin kann die Zwischenschicht 14 auch eine reflektierende Schicht sein, die in einem optoelektronischen Bauelement ein Eindringen von Strahlung in das Trägersubstrat 15 verhindern soll.
  • Nachfolgend wird, wie in 1F durch den Pfeil T angedeutet, eine Temperaturbehandlung durchgeführt, die eine Diffusion der in die Implantationsbereiche 13 implantierten Ionen bewirkt.
  • Die Temperaturbehandlung erfolgt vorzugsweise bei einer Temperatur zwischen 300 °C und 900 °C. Die durch die Temperaturbehandlung angeregte Diffusion der implantierten Ionen führt zu einer Ausbildung von Bläschen 7, deren Größe und Anzahl mit zunehmender Dauer der Temperaturbehandlung zunimmt.
  • Auf diese Weise entstehen von Bläschen 7 durchsetzte Diffusionsbereiche 16, die sich in lateraler Richtung auch unter die zuvor maskierten Bereiche der Halbleiterschichtenfolge 3 ausdehnen und dort schließlich zusammenlaufen.
  • Das Zusammenlaufen der von Bläschen 7 durchsetzten Diffusionsbereiche 16 führt, wie in 1G schematisch dargestellt ist, schließlich zu einem Zertrennen des Halbleiterwafers in zwei Teile 1a, 1b.
  • Der von dem Aufwachssubstrat 2 abgetrennte Teil 1b des Halbleiterwafers 1 kann insbesondere ein optoelektronisches Bauelement sein, beispielsweise eine Lumineszenzdiode oder ein Halbleiterlaser, oder zu einem optoelektronischen Bauelement weiterverarbeitet werden. Weiterhin kann der abgetrennte Teil 1b des Halbleiterwafers auch zu einer Mehrzahl optoelektronischer Bauelemente vereinzelt werden.
  • Dadurch, dass die Ionen nicht in das Aufwachssubstrat 2, sondern in eine als Trennschicht 4 vorgesehene Schicht der Halbleiterschichtenfolge 3 implantiert werden, wird beim Zertrennen des Halbleiterwafers 1 vorteilhaft ein Teil 1a des Halbleiterwafers 1 abgetrennt, der das gesamte Aufwachssubstrat 2 enthält. Der abgetrennte Teil 1a des Halbleiterwafers 1 enthält nach dem Zertrennen, wie schematisch in 1G dargestellt ist, Reste der Trennschicht 4, die in einem nachträglichen Ätz- oder Polierprozess entfernt werden können. Das Aufwachssubstrat 2 ist also vollständig wieder verwertbar. Weiterhin kann auch die mit dem Trägersubstrat 15 verbundene Halbleiterschichtenfolge 3 Reste der Trennschicht 4 aufweisen, die vorteilhaft in einem nachträglichen Ätz- oder Polierprozess entfernt werden.
  • In 2 ist ein Halbleiterwafer nach dem Verfahrensschritt der Ionenimplantation in die Implantationsbereiche 13 bei einem weiteren Ausführungsbeispiel dargestellt, wobei die Maskenschicht 10 nicht wie bei dem zuvor beschriebenen Ausführungsbeispiel von der Oberfläche der Halbleiterschichtenfolge 3 entfernt wurde, sondern vor dem Verbinden des Halbleiterwafers 1 mit dem Trägersubstrat 15 mit einer planarisierenden Zwischenschicht 16 versehen wurde. Die Maskenschicht 10 wird durch die Zwischenschicht 16 eingeebnet und wird vorteilhaft nicht vor dem Verbinden des Halbleiterwafers 1 mit dem Trägersubstrat 15 entfernt. Der Herstellungsaufwand wird auf diese Weise vermindert.
  • Das mit der planarisierenden Zwischenschicht 16 verbundene Trägersubstrat 15 übt beim nachfolgenden Verfahrensschritt der Temperaturbehandlung eine Kraft auf die Implantationsbereiche 13 aus, welche die laterale Ausbreitung der Bläschen fördert und die vertikale Ausbreitung vermindert.
  • Dieser vorteilhafte Einfluss des Trägersubstrats 15 auf die Ausbreitung der bei der Temperaturbehandlung erzeugten Bläschen kann weiter verstärkt werden, wenn, wie in 3 anhand eines weiteren Ausführungsbeispiels dargestellt, der Halbleiterwafer 1 über eine Zwischenschicht 17 mit dem Trägersubstrat 15 verbunden wird, die eine größere Dicke als die Maskenschicht 10 aufweist. In diesem Fall ist der Halbleiterwafer 1 nur in den unmaskierten Bereichen 12 über die Zwischenschicht 17 mit dem Trägersubstrat 15 verbunden, wohingegen die maskierten Bereiche 11 durch Zwischenräume 18 von dem Trägersubstrat 15 beabstandet sind. Um den Einfluss des Trägersubstrats 15 auf die Diffusion der in die Implantationsbereiche 13 implantierten Ionen weiter zu erhöhen, wird während des Verfahrensschritts der Temperaturbehandlung vorteilhaft eine Kraft F auf das Trägersubstrat 15 in Richtung zum Halbleiterwafer 1 hin ausgeübt.
  • In 4 ist ein Halbleiterwafer 1 bei dem Verfahrensschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel der Erfindung schematisch dargestellt, bei dem die Halbleiterschichtenfolge 3 vor der Ionenimplantation strukturiert wurde. Die Halbleiterschichtenfolge 3 kann zum Beispiel derart strukturiert sein, dass sie Gräben 19 aufweist, in der die Trennschicht 4, beispielsweise mittels eines Ätzprozesses, freigelegt ist. Durch die in der Halbleiterschichtenfolge 3 erzeugten Gräben 19 können die Ionen bei der Ionenimplantation direkt in die Trennschicht 4 implantiert werden, ohne dabei die übrigen Schichten der Halbleiterschichtenfolge 3, insbesondere die funktionelle Halbleiterschicht 5, zu durchqueren. Dies hat insbesondere den Vorteil, dass bei der Ionenimplantation nur eine vergleichsweise geringe Ionenenergie und/oder Ionendosis erforderlich ist. Die zwischen den Gräben 19 angeordneten Teilbereiche 20 der Halbleiterschichtenfolge 3 können beispielsweise in einem späteren Verfahrensschritt in einzelne optoelektronische Bauelemente, beispielsweise zu Streifenlasern, vereinzelt werden. Weiterhin ist es auch möglich, dass eine Mehrzahl der durch Gräben 19 separierten Teilbereiche 20 gemeinsam den Halbleiterchip eines optoelektronischen Bauelementes, beispielsweise einer Lumineszenzdiode, ausbilden.
  • Bei dem in 5 dargestellten Verfahrensschritt der Ionenimplantation bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist eine Halbleiterschichtenfolge vor der Ionenimplantation zu einem Streifenlaser 21 strukturiert worden. Der Streifenlaser 21 ist vorteilhaft von einer umhüllenden Maskenschicht 22 umgeben, die nicht nur die Oberfläche 23, sondern auch die Seitenflanken 24 des Streifenlasers 21 abdeckt. Dies hat den Vorteil, dass die Seitenflanken 24 bei der Ionenimplantation gegen möglicherweise auftreffende hochenergetische Ionen geschützt sind. Insbesondere wird dadurch einer Schädigung der aktiven Zone 5 des Streifenlasers 21 vorgebeugt. Weiterhin ist es vorteilhaft, dass die an den Streifenlaser 21 angrenzenden Bereiche der Trennschicht 4 von der Maskenschicht 22 bedeckt sind, um beim Betrieb des Streifenlasers eine nichtstrahlende Rekombination der Ladungsträger in den ionenimplantierten Bereichen zu vermindern. Zum Beispiel kann die Maskenschicht 22 bei einem 1,5 μm breiten Streifenlaser 21 eine Breite von 5,5 μm aufweisen, so dass auf beiden Seiten des Streifenlasers 21 jeweils ein 2 μm breiter streifenförmiger Bereich der Oberfläche der Trennschicht 4 maskiert ist.
  • Eine weitere bevorzugte Ausführungsform des Verfahrens, bei dem eine mögliche Schädigung der Seitenflanken 24 eines optoelektronischen Bauelements, insbesondere eines Streifenlasers 21, bei dem Verfahrensschritt der Ionenimplantation vermieden wird, ist in den 6A und 6B schematisch dargestellt.
  • Auf den in 6A dargestellten Halbleiterwafer 1 ist eine Halbleiterschichtenfolge aufgebracht, die derart strukturiert ist, dass sie eine Breite D aufweist, die größer ist als eine Breite d, die für den in 6B dargestellten Streifenlaser 21 vorgesehen ist. Die außerhalb der in 6A dargestellten gestrichelten Linien 25 angeordneten Teilbereiche 26 der Halbleiterschichtenfolge werden erst nach dem Verfahrensschritt der Ionenimplantation durch einen weiteren Strukturierungsschritt entfernt, um den in 6B dargestellten Streifenlaser 21 herzustellen. Auf diese Weise werden die Seitenflanken 24 des Streifenlasers 21 bei dem vorhergehenden Verfahrensschritt der Ionenimplantation vor einer möglichen Schädigung geschützt.
  • Bei dem in 7 schematisch dargestellten Zwischenschritt der Ionenimplantation bei einem weiteren Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist die Trennschicht 4 eine durch epitaktisches laterales Überwachsen (ELOG) hergestellte Schicht. Zur Herstellung der ELOG-Schicht wird eine Maskenschicht 27 strukturiert auf das Aufwachssubstrat 2 aufgebracht. Alternativ könnte, falls die Trennschicht 4 nicht direkt auf das Aufwachssubstrat 2 aufgebracht ist, die Maskenschicht 27 auf eine in Wachstumsrichtung unterhalb der Trennschicht 4 angeordnete Halbleiterschicht aufgebracht sein.
  • Bei der ELOG-Maskenschicht 27 kann es sich insbesondere um eine Siliziumnitrid- oder Siliziumoxidschicht handeln.
  • Anstelle einer ELOG-Maskenschicht 27 kann auch eine in-situ-SiN-Schicht zum Aufwachsen der Trennschicht mittels lateralen Überwachsens verwendet werden. Eine in-situ SiN-Schicht wird als derart dünne Schicht aufgebracht, dass sie noch nicht zu einer kontinuierlichen Schicht zusammengewachsen ist und somit das Aufwachssubstrat nicht vollständig bedeckt. Auf diese Weise fungiert die in-situ-SiN-Schicht als Maskenschicht.
  • Die mittels lateralem epitaktischen Überwachsen hergestellte Trennschicht 4 vereinfacht das Zertrennen des Halbleiterwafers 1, da das Halbleitermaterial der Trennschicht 4 auf den Bereichen der Maskenschicht 27, die lateral überwachsen werden, eine vergleichsweise geringe Haftung aufweist. Der Halbleiterwafer 1 kann daher in einer Ebene, die entlang einer der Trennschicht 4 zugewandten Oberfläche der Maskenschicht 27 verläuft, mit vergleichsweise geringem Aufwand zertrennt werden.
  • Besonders bevorzugt stimmen die Struktur der ELOG-Maskenschicht 27 und die Struktur der Maskenschicht 10, die für die Ionenimplantation verwendet wird, überein. In diesem Fall werden die Ionen vorteilhaft in Implantationsbereiche 13 der Trennschicht 4 implantiert, die zwischen den lateral von der Trennschicht 4 überwachsenen Bereichen der ELOG-Maskenschicht 27 angeordnet sind.
  • Bei einem weiteren bevorzugten Ausführungsbeispiel ist, wie in 8 schematisch dargestellt, eine Diffusionsbarriereschicht 8 in Wachstumsrichtung der Halbleiterschichtenfolge 3 oberhalb der Trennschicht 4 angeordnet.
  • Die Diffusionsbarriereschicht 8 ist bevorzugt eine hochohmige oder n-dotierte Nitridverbindungshalbleiterschicht, zum Beispiel eine mit Zn dotierte GaN-Schicht oder eine Si-dotierte n-GaN-Schicht. Insbesondere ist die Diffusionsbarriereschicht 8 nicht p-dotiert.
  • Die Diffusionsbarriereschicht 8 vermindert vorteilhaft eine Diffusion der in die Trennschicht 4 implantierten Ionen in darüber liegende Halbleiterschichten, insbesondere in die funktionelle Halbleiterschicht 5. Das schematisch dargestellte Tiefenprofil der Konzentration K der implantierten Ionen wird auf diese Weise nach oben hin verschmälert. Einer Schädigung der funktionellen Halbleiterschicht durch diffundierende Ionen wird auf diese Weise vorgebeugt.
  • Bei dem in 9 dargestellten Ausführungsbeispiel ist eine Diffusionsbarriereschicht 9 im Gegensatz zu dem in 8 dargestellten Ausführungsbeispiel nicht oberhalb, sondern unterhalb der Trennschicht 4 angeordnet. Durch die in Wachstumsrichtung unterhalb der Trennschicht 4 angeordnete Diffusionsbarriereschicht 9 wird vorteilhaft eine Diffusion der implantierten Ionen in das Aufwachssubstrat 2 vermindert und das schematisch dargestellte Tiefenprofil der Konzentration K der implantierten Ionen zum Aufwachssubrat 2 hin verschmälert.
  • Besonders bevorzugt sind, wie in 10 anhand eines weiteren Ausführungsbeispiels dargestellt, sowohl unterhalb als auch oberhalb der Trennschicht 4 Diffusionsbarriereschichten 8, 9 angeordnet. In diesem Fall wird das Konzentrationsprofil K der implantierten Ionen vorteilhaft auf beiden Seiten der Trennschicht 4 durch eine Verminderung der Diffusion der Ionen in die angrenzenden Schichten und das Aufwachssubstrat 2 verschmälert.
  • Selbstverständlich kann die anhand der 8 bis 10 erläuterte Anordnung von Diffusionsbarriereschichten 8, 9 oberhalb und/oder unterhalb der Trennschicht 4 mit den zuvor beschriebenen vorteilhaften Ausgestaltungen der Trennschicht 4 kombiniert werden.
  • In den 11, 12 und 13 werden verschiedene Ausführungsformen der Maskenschicht 10 bei Ausführungsbeispielen des erfindungsgemäßen Verfahrens anhand von schematisch dargestellten Aufsichten auf den Halbleiterwafer nach dem Verfahrenschritt des Aufbringens der Maskenschicht gezeigt. Die unmaskierten Bereiche 12 sind dabei im Gegensatz zu den maskierten Bereichen 11 jeweils schraffiert dargestellt.
  • Das in 11 dargestellte Ausführungsbeispiel zeigt eine streifenförmige Maskenschicht 10, die insbesondere bei einer Anwendung des erfindungsgemäßen Verfahrens zur Herstellung von optoelektronischen Bauelementen, wie insbesondere Streifenlasern, verwendet werden kann. Die Breite der Streifen beträgt vorzugsweise 5 μm oder weniger.
  • Alternativ kann die Maskenschicht 10, wie beispielsweise in den 12A und 12B dargestellt, auch eine Gitterstruktur aufweisen. Die Gitterstruktur kann beispielsweise ein in 12A dargestelltes Streifengitter sein. Alternativ sind auch beliebige andere Gitterstrukturen denkbar, wie beispielsweise die in 12B dargestellte Gitterstruktur, die hexagonale Strukturen enthält.
  • Ebenso können, wie in den 13A und 13B schematisch dargestellt, punktförmige Maskenschichten 10 verwendet werden. Die einzelnen Punkte 11 der Maskenschicht können dabei beliebige geometrische Formen aufweisen, beispielsweise wie in 13A dargestellt eine quadratische Form oder, wie in 13B dargestellt, eine hexagonale Struktur. Alternativ können die Punkte der Maskenschicht 10 zum Beispiel runde oder dreieckige Formen aufweisen. Die lateralen Abmessungen der Maskenpunkte 11, zum Beispiel die Kantenlängen bei einer quadratischen oder rechteckigen Form der Maskenpunkte 11, betragen vorzugsweise 5μm oder weniger.
  • Die in den 12 und 13 dargestellten gitterförmigen oder punktförmigen Maskenschichten können insbesondere bei einer Anwendung des erfindungsgemäßen Verfahrens bei der Herstellung von Lumineszenzdioden eingesetzt werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (33)

  1. Verfahren zum lateralen Zertrennen eines Halbleiterwafers, der ein Aufwachssubstrat (2) und eine Halbleiterschichtenfolge (3) enthält, mit den Verfahrensschritten: – Bereitstellen eines Aufwachssubstrats (2), – Epitaktisches Aufwachsen einer Halbleiterschichtenfolge (3), die eine funktionelle Halbleiterschicht (5) umfasst, auf das Aufwachssubstrat (2), – Aufbringen einer Maskenschicht (10) auf Teilbereiche der Halbleiterschichtenfolge (3) zur Erzeugung maskierter Bereiche (11) und unmaskierter Bereiche (12), – Implantation von Ionen durch die unmaskierten Bereiche (12) zur Erzeugung von Implantationsbereichen (13) in dem Halbleiterwafer (1), und – Zertrennen des Halbleiterwafers (1) entlang der Implantationsbereiche (13), wobei das Aufwachssubstrat (2) oder zumindest ein Teils des Aufwachssubstrats (2) von dem Halbleiterwafer abgetrennt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der Ionenimplantation Wasserstoffionen implantiert werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Zertrennen mittels einer Temperaturbehandlung erfolgt.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Temperaturbehandlung bei einer Temperatur im Bereich von 300 °C bis 900 °C erfolgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) auf einem Nitridverbindungshalbleitermaterial basiert.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die funktionelle Halbleiterschicht (5) eine strahlungsemittierende Schicht oder eine strahlungsdetektierende Schicht ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die funktionelle Halbleiterschicht (5) InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufwachssubstrat (2) ein GaN-Substrat oder ein AlN-Substrat ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die maskierten Bereiche (11) der Halbleiterschichtenfolge (3) in zumindest einer lateralen Richtung eine Abmessung (b) von 20 μm oder weniger aufweisen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Implantationsbereiche (13) in einer als Trennschicht (4) vorgesehenen Schicht der Halbleiterschichtenfolge (3) angeordnet sind.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Trennschicht (4) zumindest ein Element enthält, das eine größere Kernladungszahl als Gallium aufweist.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Trennschicht (4) Indium enthält.
  13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) mindestens eine der Trennschicht (4) benachbarte Diffusionsbarriereschicht (8, 9) für die implantierten Ionen enthält.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Diffusionsbarriereschicht (8, 9) eine mit Zn, Si oder Fe dotierte Nitridverbindungshalbleiterschicht ist.
  15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) beidseits der Trennschicht (4) Diffusionsbarriereschichten (8, 9) für die implantierten Ionen enthält.
  16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass die Trennschicht (4) eine tensil verspannte Schicht ist.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die tensil verspannte Trennschicht (4) eine Nitridverbindungshalbleiterschicht ist, die Aluminium enthält.
  18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass die tensil verspannte Trennschicht (4) eine Si-dotierte Nitridverbindungshalbleiterschicht ist.
  19. Verfahren nach einem der Ansprüche 10 bis 18, dadurch gekennzeichnet, dass die Trennschicht (4) eine durch laterales epitaktisches Überwachsen (ELOG) hergestellte Halbleiterschicht ist.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass vor dem Aufwachsen der Trennschicht (4) eine ELOG-Maskenschicht (27) auf das Aufwachssubstrat (2) aufgebracht wird, deren Struktur zumindest teilweise mit der Struktur der Maskenschicht (10) übereinstimmt.
  21. Verfahren nach einem der Ansprüche 10 bis 20, dadurch gekennzeichnet, dass die Trennschicht (4) aus einem Halbleitermaterial gebildet ist, in dem die implantierten Ionen einen größeren Diffusionskoeffizienten als in einer an die Trennschicht (4) angrenzenden Schicht aufweisen.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Trennschicht (4) eine p-dotierte Nitridverbindungshalbleiterschicht ist.
  23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterwafer (1) vor dem Zertrennen an einer von dem Aufwachssubstrat (2) abgewandten Oberfläche mit einem Trägersubstrat (15) verbunden wird.
  24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass vor dem Verbinden des Halbleiterwafers (1) mit dem Trägersubstrat (15) eine planarisierende Zwischenschicht (16) auf die Maskenschicht (10) aufgebracht wird.
  25. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass vor dem Verbinden des Halbleiterwafers (1) mit dem Trägersubstrat (15) eine Zwischenschicht (17) auf die unmaskierten Bereiche (12) des Halbleiterwafers (1) aufgebracht wird, deren Dicke größer als die Dicke der Maskenschicht (10) ist.
  26. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Maskenschicht (10) vor dem Verbinden des Halbleiterwafers (1) mit dem Trägersubstrat (15) entfernt wird.
  27. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschichtenfolge (3) vor der Ionenimplantation strukturiert wird.
  28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass durch die Strukturierung eine Lumineszenzdiodenstruktur oder Laserdiodenstruktur erzeugt wird.
  29. Verfahren nach 28, dadurch gekennzeichnet, dass eine Streifenlaserstruktur (21) erzeugt wird.
  30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass die Streifenlaserstruktur (21) eine Streifenbreite (d) zwischen einschließlich 1,5 μm und einschließlich 3 μm aufweist.
  31. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass die Maskenschicht (22) die durch die Strukturierung erzeugte Struktur (21) umhüllt.
  32. Optoelektronisches Bauelement mit einer Halbleiterschichtenfolge (3), die eine funktionelle Halbleiterschicht (5) aufweist, bei dem die Halbleiterschichtenfolge (3) durch ein Verfahren nach einem der Ansprüche 1 bis 31 von einem Aufwachssubstrat (2) abgetrennt wurde.
  33. Optoelektronisches Bauelement nach Anspruch 32, bei dem es sich um Lumineszenzdiode oder einer Laserdiode handelt.
DE102005052357A 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement Ceased DE102005052357A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102005052357A DE102005052357A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
PCT/DE2006/001377 WO2007025499A1 (de) 2005-09-01 2006-08-07 Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
US11/991,488 US7943484B2 (en) 2005-09-01 2006-08-07 Method for laterally cutting through a semiconductor wafer and optoelectronic component
EP06775815.1A EP1920508B1 (de) 2005-09-01 2006-08-07 Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
KR1020087007758A KR101325397B1 (ko) 2005-09-01 2006-08-07 반도체 웨이퍼의 측방향 절단 방법 및 광전 소자
CN2006800315382A CN101253660B (zh) 2005-09-01 2006-08-07 用于横向分离半导体晶片的方法以及光电子器件
JP2008528326A JP5074396B2 (ja) 2005-09-01 2006-08-07 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
TW095130981A TW200715391A (en) 2005-09-01 2006-08-23 Method for lateral dividing of a semiconductor wafer and optoelectronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005041572.5 2005-09-01
DE102005041572 2005-09-01
DE102005052357A DE102005052357A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
DE102005052357A1 true DE102005052357A1 (de) 2007-03-15

Family

ID=37305266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005052357A Ceased DE102005052357A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement

Country Status (8)

Country Link
US (1) US7943484B2 (de)
EP (1) EP1920508B1 (de)
JP (1) JP5074396B2 (de)
KR (1) KR101325397B1 (de)
CN (1) CN101253660B (de)
DE (1) DE102005052357A1 (de)
TW (1) TW200715391A (de)
WO (1) WO2007025499A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2012072857A1 (en) * 2010-12-01 2012-06-07 Helsingin Yliopisto Modulation of magnetic properties of a substrate for electronic components
TWI462285B (zh) * 2010-12-30 2014-11-21 Lextar Electronics Corp 半導體結構及其製造方法
JP4862965B1 (ja) * 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
KR20140047055A (ko) * 2011-08-10 2014-04-21 엔지케이 인슐레이터 엘티디 반도체 발광 소자 및 이것을 포함하는 적층체
JP5918749B2 (ja) * 2011-08-10 2016-05-18 日本碍子株式会社 13族元素窒化物膜およびその積層体
JP5943921B2 (ja) * 2011-08-10 2016-07-05 日本碍子株式会社 13族元素窒化物膜の剥離方法
WO2013123241A1 (en) 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US8884268B2 (en) * 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
WO2014015337A2 (en) 2012-07-20 2014-01-23 The Regents Of The University Of California Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser
KR101923673B1 (ko) * 2012-09-13 2018-11-29 서울바이오시스 주식회사 질화갈륨계 반도체 소자를 제조하는 방법
EP2743966B1 (de) 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxialschichtwafer mit Leerstelle zur Trennung eines Wachstumssubstrats davon und damit hergestellte Halbleitervorrichtung
FR3001331A1 (fr) * 2013-01-24 2014-07-25 Centre Nat Rech Scient Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
DE102017119568B4 (de) 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
CN110957399B (zh) * 2018-09-26 2021-04-30 中国科学院苏州纳米技术与纳米仿生研究所 半导体光电子器件的制作方法
CN111326409B (zh) * 2018-12-14 2023-01-31 云谷(固安)科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19750167A1 (de) * 1997-11-12 1999-05-27 Fraunhofer Ges Forschung Verfahren zur Herstellung integrierter Schaltkreise
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (de) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Herstellungsmethode einer SOI Struktur
CA2246087A1 (en) 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP3729065B2 (ja) 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
TW567618B (en) * 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2842648B1 (fr) 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
KR100874788B1 (ko) * 2003-01-07 2008-12-18 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
DE102004062290A1 (de) 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19750167A1 (de) * 1997-11-12 1999-05-27 Fraunhofer Ges Forschung Verfahren zur Herstellung integrierter Schaltkreise
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
WO2003100839A2 (fr) * 2002-05-28 2003-12-04 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.H.,YUN, et.al.: Transfer of patterned ion-cut silicon layers. In: Applied Physics Letters, Vol.73, No.19, 1998, S.2772-2774 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
TW200715391A (en) 2007-04-16
WO2007025499A1 (de) 2007-03-08
TWI360172B (de) 2012-03-11
EP1920508A1 (de) 2008-05-14
US7943484B2 (en) 2011-05-17
JP2009507364A (ja) 2009-02-19
CN101253660B (zh) 2011-08-10
US20090290610A1 (en) 2009-11-26
CN101253660A (zh) 2008-08-27
JP5074396B2 (ja) 2012-11-14
EP1920508B1 (de) 2016-12-07
KR20080051150A (ko) 2008-06-10
KR101325397B1 (ko) 2013-11-08

Similar Documents

Publication Publication Date Title
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE112014000592B4 (de) Verfahren zum Herstellen von lichtemittierenden Nanostrukturhalbleitervorrichtungen
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE112004002809B4 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
EP1596442B1 (de) Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
EP2248235B1 (de) Kantenemittierender halbleiterlaser und verfahren zur herstellung eines kantenemittierenden halbleiterlasers
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
EP1675189A2 (de) Verfahren zur Herstellung eines Halbleiterchips
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als &#34;Quantenpunkte&#34; bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x &gt; 0) mit Zinkblendestruktur (auch als &#34;kubisch&#34; bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
EP1873879B1 (de) Kantenemittierender Halbleiterlaser
WO2022090319A1 (de) Lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden halbleiterkörpers
WO2021099100A2 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE10056475A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
DE102015112944A1 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2023078912A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018133526A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final