DE102005051414B3 - Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement - Google Patents

Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement Download PDF

Info

Publication number
DE102005051414B3
DE102005051414B3 DE102005051414A DE102005051414A DE102005051414B3 DE 102005051414 B3 DE102005051414 B3 DE 102005051414B3 DE 102005051414 A DE102005051414 A DE 102005051414A DE 102005051414 A DE102005051414 A DE 102005051414A DE 102005051414 B3 DE102005051414 B3 DE 102005051414B3
Authority
DE
Germany
Prior art keywords
solder balls
wiring substrate
semiconductor
semiconductor device
lower wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005051414A
Other languages
German (de)
Inventor
Irmgard Dr. Escher-Pöppel
Jens Dipl.-Ing. Pohl
Markus Dr. Brunnbauer
Michael Dipl.-Ing. Bauer
Christian Stümpfl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005051414A priority Critical patent/DE102005051414B3/en
Application granted granted Critical
Publication of DE102005051414B3 publication Critical patent/DE102005051414B3/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

A semiconductor component with solder balls (2), plastic housing and a lower wiring substrate (4) of a base semiconductor component (5) comprises a central upper region of the wiring having a spatially limited plastic mass (3) and with solder balls on the upper side of the lower wiring substrate in edge regions (11) surrounded by a film template (15) having openings (16) in which the solder balls are arranged in a spatially limited manner. Independent claims are also included for production processes for the above.

Description

Oberflächenmontierbare Halbleiterbauteile mit Verdrahtungssubstraten und Lotkugeln als Außenkontakte haben den Nachteil, dass die Außenkontakthöhe auf den Durchmesser der Lotkugeln begrenzt ist. Gleichzeitig hängt die Schrittweite, die auch "Pitch" genannt wird, mit dem die Außenkontakte auf der Unterseite eines Halbleiterbauteils für die Oberflächenmontage auf einer übergeordneten Schaltungsplatine angeordnet werden können, von dem Durchmesser der Lotkugeln ab. Somit kann der Bedarf an größerer Außenkontakthöhe nur mit dem Nachteil von größeren Lotkugeln und damit mit dem Nachteil einer größeren Schrittweite erkauft werden.surface mount Semiconductor devices with wiring substrates and solder balls as external contacts have the disadvantage that the external contact height on the Diameter of the solder balls is limited. At the same time the hangs Increment, which is also called "pitch", with the external contacts on the underside of a semiconductor device for surface mounting on a parent circuit board can be arranged from the diameter of the solder balls. Thus, the need for greater external contact height only with the disadvantage of larger solder balls and thus with the disadvantage of a larger step size become.

Es besteht demnach der Bedarf, die Kopplung der Außenkontakthöhe an den Lotkugeldurchmesser von Verbindungselementen und Außenkontakten, insbesondere für oberflächenmontierbare Halbleiterbauteilstapel zu überwinden.It There is therefore the need, the coupling of the external contact height to the Lotkugeldurchmesser of connecting elements and external contacts, especially for Surface mount semiconductor device stack to overcome.

Aus der US 5,222,014 A ist es bekannt, stundenglasförmige Verbindungselemente mit einem Aspektverhältnis größer als eins mit Hilfe eines zwischen gestapelten Halbleiterbauteilen angeordneten Abstandshalters herzustellen. Dabei besteht jedoch die Gefahr eines Ausschmelzens der Verbindungselemente bei nachfolgenden Reflow-Prozessen.From the US 5,222,014 A It is known to produce hourglass-shaped connectors with an aspect ratio greater than one by means of a spacer arranged between stacked semiconductor devices. However, there is a risk of melting out of the connecting elements in subsequent reflow processes.

Aus der US 2005/0121764 A1 ist es bekannt, Lotkugeln verschiedener Größe durch Einbetten in eine Kunststoffgehäusemasse zu stabilisieren.Out US 2005/0121764 A1 it is known, solder balls of different sizes by Embedding in a plastic housing compound to stabilize.

Die US 5,641,113 A offenbart einen um gestapelte Lotkugeln herum angeordneten Harzkragen zur Stabilisierung, eine ähnliche Anordnung ist auch aus der US 5,869,904 A bekannt.The US 5,641,113 A discloses a resin collar disposed around stacked solder balls for stabilization, a similar arrangement is also shown in FIG US 5,869,904 A known.

Aus der US 6,399,178 B1 ist ein Halbleiterbauteil bekannt, bei dem Flip-Chip-Kontakte zum Ausgleich mechanischer Spannungen mit einer festen Schablone aus Unterfüllmaterial umgeben werden.From the US 6,399,178 B1 a semiconductor device is known in which flip-chip contacts are surrounded to compensate for mechanical stresses with a solid stencil of underfill material.

Die US 2004/0212088 A1 offenbart einen auf einem Verdrahtungssubstrat angeordneten Stapel aus Halbleiterchips.The US 2004/0212088 A1 discloses one on a wiring substrate arranged stacks of semiconductor chips.

Aus der US 6,204,558 B1 ist es bekannt, zum Stapeln von Lotkugeln Materialien mit unterschiedlichen Schmelzpunkten zu verwenden, die Verwendung von Lotkugeln aus einem bleifreien SnAgAu-Material ist aus der US 2003/0222352 A1 bekannt.From the US 6,204,558 B1 It is known to use for melting of solder balls materials with different melting points, the use of solder balls made of a lead-free SnAgAu material is known from US 2003/0222352 A1.

Ein weiterer bekannter Lösungsansatz ist die Ausbildung von galvanisch abgeschiedenen Sockeln mit Außenkontaktflächen für die Lotkugeln. Mit derartigen Sockeln kann die Außenkontakthöhe vollständig von dem Durchmesser der Lotkugeln entkoppelt werden. Jedoch hat dieser Lösungsansatz den Nachteil, dass er technisch aufwendig und kostenintensiv ist und nicht das vielfältige Angebot an preiswerten Lotkugelvarianten, die auf dem Fertigungssektor von Halbleiterbauteilstapeln zur Verfügung stehen, nutzt.One another known approach is the formation of galvanically deposited sockets with external contact surfaces for the solder balls. With such sockets, the outer contact height completely from the diameter of the Solder balls are decoupled. However, this approach has the disadvantage that it is technically complex and costly and not the varied offer on cheap solder ball variants used in the semiconductor device stacking industry to disposal stand, uses.

Aus der Druckschrift US 5,956,606 A ist eine elektrische Verbindungsstruktur bekannt, für die zwei Lotkugeln zwischen zwei zu verbindenden Komponenten angeordnet sind, wozu die Lotkugeln über eine niedrig schmelzende Lotpaste aufeinander gestapelt werden. Die Lotkugeln müssen dazu einen höheren Schmelzpunkt aufweisen, als die Lotpaste.From the publication US 5,956,606 A For example, an electrical connection structure is known for which two solder balls are arranged between two components to be connected, for which purpose the solder balls are stacked on one another via a low-melting solder paste. The solder balls must have a higher melting point than the solder paste.

Eine derartige Verbindungsstruktur hat den Nachteil, dass die zwei Lotkugeln des Verbindungselementes über Grenzflächen einer Lotpaste elektrisch in Verbindung stehen, was sowohl den Nachteil der Ausbildung zusätzlicher Kontaktübergangswiderstände zwischen Lotmaterial und Material der Lotpaste hat, als auch den Nachteil einer Einschränkung in der Wahl der Materialien der Lotkugeln, zumal als Material der Lotkugeln, gemäß US 5,956,606 A , ausschließlich Material verwendet werden muss, das einen deutlich höheren Schmelzpunkt als das Material der Lotpaste aufweist.Such a connection structure has the disadvantage that the two solder balls of the connection element are electrically connected via interfaces of a solder paste, which has both the disadvantage of forming additional contact contact resistances between solder material and material of the solder paste, as well as the disadvantage of a restriction in the choice of materials Lotkugeln, especially as a material of the solder balls, according to US 5,956,606 A , only material must be used, which has a much higher melting point than the material of the solder paste.

Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselemente anzugeben, bei dem die Höhe der Verbindungselemente größer ist, als der Außendurchmesser der Lotkugeln, wobei ein derartiges Verbindungselement die Nachteile und Einschränkungen im Stand der Technik überwinden soll, eine kostengünstige Fertigung ermöglichen soll, und gleichartige Lotkugeln sowohl als Außenkontakte, als auch als Verbindungselemente in Halbleiterbauteilstapeln einsetzbar machen soll.task The invention is a semiconductor device with a wiring substrate and to provide solder balls as connecting elements, wherein the height of the connecting elements is bigger, as the outer diameter the solder balls, wherein such a connecting element, the disadvantages and restrictions overcome in the prior art should, a cost-effective Enable production should, and similar solder balls both as external contacts, as well as fasteners to make it usable in semiconductor component stacks.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.These The object is achieved with the subject matter of the independent claims. advantageous Further developments of the invention will become apparent from the dependent claims.

Erfindungsgemäß wird ein Halbleiterbauteil mit Lotkugeln, einer Kunststoffgehäusemasse und einem Verdrahtungssubstrat geschaffen. Dazu weist das Halbleiterbauteil ein Basishalbleiterbauelement mit einem unteren Verdrahtungssubstrat auf. Das Basishalbleiterbauelement besitzt einen zentralen Bereich auf der Oberseite des unteren Verdrahtungssubstrats, auf dem eine räumlich erste Kunststoffgehäusemasse unter Freilassen der Randbereiche des unteren Verdrahtungssubstrats mindestens einen Halbleiterchip oder einen Halbleiterchipstapel mit zugehörigen inneren Verbindungselementen einbettet. In den Randbereichen der Oberseite des unteren Verdrahtungssubstrats des Halbleiterbauteils sind Lotkugeln angeordnet, die von einer Folienschablone umgeben sind. Dazu weist die Folienschablone Öffnungen auf, in denen die Lotkugeln räumlich begrenzt auf entsprechenden Kontaktanschlussflächen des unteren Verdrahtungssubstrats angeordnet sind.According to the invention, a semiconductor device with solder balls, a plastic housing composition and a wiring substrate is provided. For this purpose, the semiconductor device has a base semiconductor component with a lower wiring substrate. The base semiconductor device has a central area on the upper surface of the lower wiring substrate on which a spatially first plastic package ground, leaving at least one of the edge portions of the lower wiring substrate, at least one semiconductor chip or a semiconductor chip stack embeds appropriate inner fasteners. In the edge regions of the upper side of the lower wiring substrate of the semiconductor device solder balls are arranged, which are surrounded by a foil template. For this purpose, the film template has openings in which the solder balls are arranged spatially limited on corresponding contact pads of the lower wiring substrate.

Dieses Basishalbleiterbauelement hat den Vorteil, dass es jederzeit zu einem Stapel aus mehreren Halbleiterbauelementen ergänzt werden kann, dazu ist es lediglich erforderlich, dass das gestapelte Halbleiterbauelement auf der Oberseite des oberen Verdrahtungssubstrats eine räumlich begrenzte zweite Kunststoffgehäusemasse aufweist, welche die Oberseite bedeckt, während auf der Unterseite Lotkugeln angeordnet sind, wobei die auf der Unterseite des gestapelten Halbleiterbauelements angeordneten Lotkugeln in Anzahl und Anordnung den Lotkugeln in den Randbereichen der Oberseite des unteren Verdrahtungssubstrats entsprechen.This Basic semiconductor device has the advantage of being available anytime a stack of a plurality of semiconductor devices are added can do this, it is only necessary that the stacked semiconductor device on the top of the upper wiring substrate, a spatially limited second Plastic housing composition which covers the top, while on the bottom solder balls are arranged, wherein on the underside of the stacked semiconductor device arranged solder balls in number and arrangement of the solder balls in the edge portions of the upper surface of the lower wiring substrate correspond.

Dabei sind die Lotkugeln des oberen und des unteren Verdrahtungssubstrats stoffschlüssig zu Verbindungselementen verbunden, so dass der Zwischenraum zwischen den Verdrahtungssub straten elektrisch durch die Verbindungselemente aus gestapelten Lotkugeln überbrückt ist.there are the solder balls of the upper and lower wiring substrates cohesively connected to fasteners, leaving the gap between the wiring substrate electrically through the connection elements is bridged from stacked solder balls.

Dieses Halbleiterbauteil hat den Vorteil, dass ein Zwischenraum zwischen Verdrahtungssubstraten von gestapelten Halbleiterbauelementen mit Hilfe von Lotkugeln von relativ kleinem Durchmesser überbrückt werden kann, so dass im Zentrum auf dem unteren Verdrahtungssubstrat ein Halbleiterchip oder ein Halbleiterchipstapel mit inneren Verbindungselementen und Kunststoffgehäusemasse eingebettet werden kann, der eine größere Höhe in Anspruch nimmt, als es die Lotkugeln mit relativ kleinem Durchmesser als Verbindungselemente zwischen den Halbleiterbauelementen zulassen würden. Im Prinzip wird durch die Kombination von gestapelten Lotkugeln ein Verbindungselement geschaffen, dass eine mehrfache Höhe bzw. einen mehrfachen Abstand gegenüber einer einzelnen Lotkugel überbrücken kann.This Semiconductor component has the advantage that a gap between Wiring substrates of stacked semiconductor devices with Help of solder balls of relatively small diameter to be bridged can, so in the center on the lower wiring substrate Semiconductor chip or a semiconductor chip stack with inner connecting elements and plastic housing compound can be embedded, which occupies a greater height than it the solder balls with a relatively small diameter as connecting elements between the semiconductor devices would allow. In principle, through the combination of stacked solder balls a connecting element created that a multiple height or a multiple distance across from a single solder ball can bridge.

Die Gefahr, dass beim Zusammenlöten die unteren Lotkugeln auf dem unteren Verdrahtungssubstrat auseinander fließen bevor die oberen Lotkugeln sich mit dem Material der unteren Lotkugeln zu einem Verbindungselement verbunden haben, wird durch die Folienschablonen in vorteilhafter Weise behindert. Dazu wird eine Folienschablone mit einer Foliendicke eingesetzt, sodass die Öffnungen pro Lotkugel ein Volumen aufweisen, das dem Lotkugelvolumen in der Öffnung entspricht. Beim Auflöten der Lotkugeln auf dem unteren Verdrahtungssubstrat entstehen in den Öffnungen der Folienschablonen Lotmaterialsockel, die sich mit den oberen Lotkugeln des oberen Verdrahtungssubstrats zu Verbindungselementen zur Überbrückung des Zwischenraumes zwischen den beiden Verdrahtungssubstraten verbinden.The Danger that when soldering together apart the lower solder balls on the lower wiring substrate flow before the upper solder balls get in contact with the material of the lower solder balls connected to a connecting element is through the foil stencils impeded in an advantageous manner. This is a slide template used with a film thickness, so that the openings per Lotkugel a volume which corresponds to the Lotkugelvolumen in the opening. When soldering the Solder balls on the lower wiring substrate arise in the openings the foil stencil solder material base, which coincides with the upper Lotkugeln the upper wiring substrate to fasteners to bridge the Connect space between the two wiring substrates.

Wird für die Folienschablone ein Folienmaterial eingesetzt, das bei Lottemperatur die Öffnungen schrumpfen lässt, weil das Folienmaterial aufquillt, so lassen sich sehr schlanke säulenförmige Sockelkontakte in den Öffnungen bereitstellen, die entsprechend größere Zwischenräume zwischen gestapelten Halbleiterbauelementen bei entsprechend vermindertem "Pitch" bereitstellen.Becomes for the Foil stencil a film material used, which at solder temperature the openings shrink leaves, because the film material swells, so can be very slim columnar base contacts in the openings provide correspondingly larger spaces between provide stacked semiconductor devices with a correspondingly reduced "pitch".

Ein weiterer Vorteil dieser Verbindungselemente ist, dass die Schrittweite zwischen den Verbindungselementen lediglich vom Durchmesser einer einzelnen Lotkugel bzw. vom Durchmesser einer Öffnung in der Folienschablone abhängig ist, obgleich das Überbrücken des Zwischenraumes mehrere gestapelte Lotkugeln erfordern kann. Es können folglich in den Randbereichen eine größere Anzahl an Verbindungselementen zwischen dem unteren Verdrahtungssubstrat und dem oberen Verdrahtungssubstrat angeordnet werden, als eine Anzahl, die mit einer einzelnen Lotkugel und entsprechend vergrößertem Durchmesser möglich ist.One Another advantage of these fasteners is that the step size between the connecting elements only the diameter of a single Lotkugel or the diameter of an opening in the film template dependent although bridging the Interspace may require several stacked solder balls. It can therefore be in the edge areas a larger number at connecting elements between the lower wiring substrate and the upper wiring substrate, as one Number with a single solder ball and correspondingly increased diameter possible is.

In einer bevorzugten Ausführungsform der Erfindung weisen die Verdrahtungssubstrate von dem Basishalbleiterbauelement und einem gestapelten Halbleiterbauelement jeweils eine Oberseite mit einer oberen Verdrahtungsstruktur und eine Unterseite, die der Oberseite gegenüberliegt, mit einer unteren Verdrahtungsstruktur auf. Diese Verdrahtungsstrukturen haben den Vorteil, dass eine Vielzahl von Kontaktanschlussflächen auf der Oberseite bzw. der Unterseite des jeweiligen Verdrahtungssubstrats angeordnet werden kann, und wobei mittels Durchkontakten vorbestimmte Kontaktanschlussflächen auf den Oberseiten und Unterseiten über Durchkontakte elektrisch verbunden werden können.In a preferred embodiment of the invention, the wiring substrates from the base semiconductor device and a stacked semiconductor device each have an upper side with a top wiring structure and a bottom that the Opposite the top with a lower wiring structure. These wiring structures have the advantage of having a variety of contact pads on the top and the bottom of the respective wiring substrate can be arranged, and wherein predetermined by means of vias Contact pads on the tops and bottoms via electrical contacts can be connected.

In einer weiteren Ausführungsform der Erfindung sind auf Außenkontaktflächen der unteren Verdrahtungsstruktur des unteren Verdrahtungssubstrats Außenkontakte des Halbleiterbauteilstapels angeordnet. Aufgrund der Variation und Strukturierbarkeit der unteren Verdrahtungsstruktur kann die Anordnung dieser Außenkontakte beliebig auf der Unterseite des Halbleiterbauteils für eine Oberflächenmontage gestaltet werden.In a further embodiment the invention are on external contact surfaces of lower wiring structure of the lower wiring substrate external contacts arranged the semiconductor device stack. Because of the variation and structurability of the lower wiring structure may be the Arrangement of these external contacts optionally on the underside of the semiconductor device for surface mounting be designed.

Vorzugsweise sind auf der Verdrahtungsstruktur der Unterseite des oberen Verdrahtungssubstrats Lotkugeln angeordnet, die mit Lotkugeln in der Folienschablone des Basishalbleiterbauelements Verbindungselemente bilden, deren Höhe nicht von dem Durchmesser einer einzelnen Lotkugel abhängt. Prinzipiell können auch mehrere Schablonenfolien übereinander angeordnet werden, um damit mehrere Lotkugeln übereinander zu Verbindungselementen zu verbinden und somit noch größere Zwischenräume zu überbrücken und/oder noch kleinere Schrittweiten für die einzelnen Verbindungselemente zu erreichen.Preferably, solder balls are arranged on the wiring structure of the underside of the upper wiring substrate and form soldering elements with solder balls in the film template of the base semiconductor device, the height of which does not depend on the diameter of a single solder ball. In principle, also several stencil films be arranged one above the other, so as to connect a plurality of solder balls one above the other to connecting elements and thus to bridge even larger gaps and / or to achieve even smaller increments for the individual fasteners.

Anstelle von mehreren gleichartigen Folienschablonen mit einer Normdicke, kann auch eine Schablonenfolie eingesetzt werden, die eine entsprechend höhere Dicke aufweist, so dass mehrere Lotkugeln übereinander an den Öffnungen der Folienschablone gestapelt und zusammengeschmolzen werden können. Auch ist es möglich, die Folienschablone derart zu gestalten, dass zusätzlich die Lotkugeln des gestapelten Halbleiterbauelements in den Öffnungen der Folienschablone platziert werden können, in diesem Fall kann die Folienschablone eine Abstandhaltefunktion beim Zusammenschmelzen der gestapelten Lotkugeln zu Verbindungselementen erfüllen.Instead of of several similar film stencils with a standard thickness, It is also possible to use a stencil film which has a corresponding shape higher Has thickness, so that several solder balls on top of each other at the openings the foil stencil can be stacked and melted together. Also Is it possible, to make the film template in such a way that additionally the Lotkugeln the stacked semiconductor device in the openings the slide template can be placed, in which case the Foil mask a spacer function when melting the meet stacked solder balls to fasteners.

In einer weiteren bevorzugten Ausführungsform der Erfindung sind die Außenkontakte des Halbleiterbauteilstapels Lotkugeln. Weisen diese das gleiche Lotmaterial, wie die gestapelten Lotkugeln für Verbindungselemente auf, so besteht die Gefahr, dass beim Anbringen der Lotkugeln als Außenkontakte auch die Verbindungselemente erneut aufgeschmolzen werden. Deshalb ist es vorteilhaft, die Lotkugeln der Verbindungselemente aus einem höher schmelzenden Lotmaterial, wie einer SnAgCu-Metalllegierung herzustellen, während die Lotkugeln der Außenkontakte ein niedriger schmelzendes Lotmaterial, aus vorzugsweise SnPbCu-Metalllegierungen aufweisen. Dieses hat den Vorteil, dass bei der Oberflächenmontage des Halbleiterbauteils auf eine übergeordneten Schaltungsplatine lediglich die Außenkontakte des Halbleiterbauteils aufschmelzen und nicht die bereits in einem Halbleiterbauteilstapel angeordneten Verbindungselemente.In a further preferred embodiment The invention relates to the external contacts of the semiconductor device stack of solder balls. Are these the same? Solder material, such as the stacked solder balls for fasteners, so there is a risk that when attaching the solder balls as external contacts also the fasteners are remelted. Therefore it is advantageous, the solder balls of the connecting elements of a higher melting To produce solder material, such as a SnAgCu metal alloy, while the Solder balls of the external contacts a lower melting solder material, preferably made of SnPbCu metal alloys. This has the advantage that in the surface mounting of the semiconductor device to a parent Circuit board only the external contacts of the semiconductor device melt and not those already in a semiconductor device stack arranged fasteners.

Bei einer alternativen Ausführungsform der Außenkontakte des Halbleiterbauteilstapels, weisen die Außenkontakte des Halbleiterbauteilstapels auf entsprechenden Außenkontaktflächen der unteren Verdrahtungsstruktur des Halbleiterbauteilstapels chemisch oder galvanisch abgeschiedene, sockelförmige Außenkontakte auf. Da die chemische oder galvanische Abscheidung bei Raumtemperatur durchgeführt werden kann, werden die Verbindungselemente aus gestapelten Lotkugeln im Halbleiterbauteilstapel bei diesem Abscheidevorgang nicht geschmolzen.at an alternative embodiment the external contacts of the semiconductor device stack, have the external contacts of the semiconductor device stack on corresponding external contact surfaces of lower wiring structure of the semiconductor device stack chemically or galvanically isolated, socket-shaped external contacts. Because the chemical or electrodeposition at room temperature can, the fasteners are made of stacked solder balls in the Semiconductor device stack not melted during this deposition process.

Der mindestens eine Halbleiterchip des Halbleiterbauteils im zentralen Bereich des unteren Verdrahtungssubstrats weist in einer bevorzugten Ausführungsform der Erfindung Flipchip-Kontakte als innere Verbindungselemente auf, die mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur des unteren Verdrahtungssubstrats elektrisch verbunden sind. Der Einsatz eines Halbleiterchips mit Flipchip-Kontakten im zentralen Bereich auf der Oberseite des unteren Verdrahtungssubstrats hat den Vorteil, dass die Rückseite des Halbleiterchips zum Stapeln weiterer Halbleiterchips zur Verfügung steht.Of the at least one semiconductor chip of the semiconductor device in the central Area of the lower wiring substrate, in a preferred embodiment Invention flip-chip contacts as inner fasteners, with contact pads of the upper wiring structure of the lower wiring substrate electrically are connected. The use of a semiconductor chip with flip-chip contacts in the central area on top of the lower wiring substrate has the advantage that the back of the semiconductor chip is available for stacking further semiconductor chips.

In einer weiteren bevorzugten Ausführungsform der Erfindung ist der mindestens eine Halbleiterchip mit seiner Rückseite auf der oberen Verdrahtungsstruktur des Basishalbleiterbauelements angeordnet. Dazu weist der Halbleiterchip mindestens auf seiner aktiven Oberseite Kontaktflächen auf, die über Bonddrahtverbindungen mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur elektrisch in Verbindung stehen. Auch auf diesem Halbleiterchip kann im zentralen Bereich der unteren Verdrahtungsstruktur ein Halbleiterchipstapel ausschließlich mit Bonddrahtverbindungen angeordnet sein, jedoch nur, wenn die flächige Erstreckung des mindestens einen Halbleiterchips größer ist, als die flächige Erstreckung des zu stapelnden Halbleiterchips. Ein derartiger stufenpyramidenförmiger Halbleiterchipstapel kann somit mehrere gestapelte Halbleiterchips mit Bonddrahtverbindungen aufweisen.In a further preferred embodiment The invention is the at least one semiconductor chip with its back on the upper wiring structure of the base semiconductor device arranged. For this purpose, the semiconductor chip at least on his active top contact surfaces on that over bonding wire connections with contact pads the upper wiring structure are electrically connected. Also on this semiconductor chip can be in the central area of the lower Wiring structure a semiconductor chip stack exclusively with bonding wire connections be arranged, but only if the areal extent of the at least one Semiconductor chips is larger, as the plane Extension of the semiconductor chip to be stacked. Such a stepped pyramidal semiconductor chip stack can thus several stacked semiconductor chips with bonding wire connections exhibit.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Halbleiterchipstapel im zentralen Bereich des unteren Verdrahtungssubstrats zwei Halbleiterchips auf, die mit ihren Rückseiten stoffschlüssig verbunden sind, wobei der untere Halbleiterchip des Halbleiterchipstapels mit Flipchip-Kontakten auf entsprechenden Kontaktanschlussflächen der oberen Verdrahtungsstruktur des unteren Verdrahtungssubstrats elektrisch verbunden ist, während der obere Halbleiterchip auf seiner Oberseite Kontaktflächen aufweist, die über interne Verbindungselemente aus Bonddrähten mit entsprechenden Kontaktanschlussflächen der oberen Verdrahtungsstruktur des unteren Verdrahtungssubstrats verbunden sind. Derartige Halb leiterchipstapel werden vorzugsweise für Speicherbauelemente eingesetzt, um die Speicherkapazität eines Halbleiterbauteils zu erhöhen.In a further preferred embodiment The invention has the semiconductor chip stack in the central region of the lower wiring substrate has two semiconductor chips, the connected with their backs cohesively are, wherein the lower semiconductor chip of the semiconductor chip stack with flipchip contacts on corresponding contact pads of the upper wiring structure of the lower wiring substrate is electrically connected while the upper semiconductor chip has contact surfaces on its upper side, the above internal connecting elements made of bonding wires with corresponding contact pads of connected upper wiring structure of the lower wiring substrate are. Such semiconductor chip stack are preferably for memory devices used to increase the storage capacity of a semiconductor device to increase.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist ein Teil der Lotkugeln metallbeschichtete Polymerkugeln auf. Diese metallbeschichteten Polymerkugeln haben den Vorteil, dass sie Scherspannungen dämpfen, so dass sich Unterschiede im thermischen Ausdehnungskoeffizienten der Komponenten des gestapelten Halbleiterbauteils nicht auf die Güte der Verbindung zwischen Lotkugeln und den unterschiedlichen Verdrahtungsstrukturen auswirken, da der Kern aus Polymeren die Spannungen dämpft.In a further preferred embodiment According to the invention, a part of the solder balls comprises metal-coated polymer balls on. These metal-coated polymer spheres have the advantage that they dampen shear stresses, so that differences in the thermal expansion coefficient of the Components of the stacked semiconductor device not on the quality of the connection between solder balls and the different wiring structures as the core of polymers absorbs the stress.

In einer weiteren bevorzugten Ausführungsform weisen die Lotkugeln ein Kernmaterial auf, das einen höheren Schmelzpunkt als ein das Kernmaterial umgebendes Lotmaterial aufweist. Verbindungselemente aus diesen Lotkugeln haben den Vorteil, dass am stoffschlüssigen Verbinden der Lotkugeln zu einem Lotkugelstapel lediglich das den Kern umgebende Lotmaterial die stoffschlüssige Verbindung bewirkt, während der Kern seine Formstabilität beibehält. Eine derartige Lotkugel ändert somit ihre Kugelform nur geringfügig innerhalb einer Öffnung der Folienschablone und füllt somit nicht die Öffnung der Folienschablone zu einem Lotmaterialsockel vollständig auf.In a further preferred embodiment, the solder balls to a core material, the has a higher melting point than a solder material surrounding the core material. Connecting elements made of these solder balls have the advantage that the cohesive bonding of the solder balls to a Lotkugelstapel only the solder material surrounding the core causes the cohesive connection, while the core retains its dimensional stability. Such a solder ball thus changes its spherical shape only slightly within an opening of the film template and thus does not completely fill the opening of the film template to a Lotmaterialsockel.

Vorzugsweise weisen die Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats und die damit stoffschlüssig verbundenen Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats ein Lotmaterial auf, dass einen gleichen Schmelzpunkt besitzt und vorzugsweise aus einer SnAgCu-Metalllegierung besteht. Durch die Folienschablone wird gewährleistet, dass sich selbst bei gleichem Schmelzpunkt bei der zu verbindender Lotkugeln die untere Lotkugel durch die begrenzenden Öffnungen nicht auf der Oberseite des unteren Verdrahtungssubstrats ausbreiten kann. Somit wird durch die Folienschablone gewährleistet, dass auch bei Lotmaterialien der Lotkugeln mit gleichem Schmelzpunkt ein erfindungsgemäßes Verbindungselement entstehen kann.Preferably have the solder balls on top of the lower wiring substrate and the cohesive with it connected solder balls on the underside of the upper wiring substrate a solder material having a same melting point and preferably of a SnAgCu metal alloy consists. The foil template ensures that itself at the same melting point in the solder balls to be joined, the lower Solder ball through the delimiting openings not on the top of the lower wiring substrate can propagate. Thus, the foil template ensures that even with solder materials the solder balls with the same melting point an inventive connecting element can arise.

In einer weiteren bevorzugten Ausführungsform der Erfindung weisen die Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats ein Metall auf, das einen niedrigeren Schmelzpunkt aufweist, als das Material der Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats. In diesem Fall bildet sich zunächst ein schmelzflüssiger Lotmaterialsockel innerhalb der Öffnungen der Folienschablone, wobei die Lotkugeln des oberen Verdrahtungssubstrats in die schmelzflüssigen Lotmaterialsockel des unteren Verdrahtungssubstrats eintauchen, und unter Beibehaltung der äußeren Kontur der oberen Lotkugeln eine Verbindung zwischen unterem und oberem Verdrahtungssubstrat herstellen, wobei sich eine charakteristische Grenzfläche eines Kugelabschnitts der oberen Lotkugeln in dem Verbindungselement ausbildet.In a further preferred embodiment the invention, the solder balls on the top of the lower Wiring substrate on a metal, which has a lower melting point has, as the material of the solder balls on the bottom of the upper wiring substrate. In this case, first forms molten Lotmaterialsockel within the openings the foil stencil, wherein the solder balls of the upper wiring substrate in the molten one Dip the solder base of the lower wiring substrate, while maintaining the outer contour the upper solder balls a connection between the lower and upper Wiring substrate produce, with a characteristic interface a ball portion of the upper Lotkugeln in the connecting element formed.

Vorzugsweise weisen für eine derartige Materialkombination die Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats eine SnPbAg-Metalllegierung und die Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats eine SnAgCu-Metalllegierung auf.Preferably show for Such a combination of materials, the solder balls on the top of the lower wiring substrate, a SnPbAg metal alloy and the Lot balls on the underside of the upper wiring substrate on a SnAgCu metal alloy.

Ein Verfahren zur Herstellung mehrerer Halbleiterbauteile mit Verdrahtungssubstrat und Lotkugeln als Verbindungselemente, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein erster Nutzen mit in Zeilen und Spalten angeordneten Basishalbleiterelementpositionen auf einem unteren Verdrah tungssubstrat hergestellt, wobei in den Basishalbleiterelementpositionen in zentralen Bereichen eine räumlich begrenzte erste Kunststoffmasse aufgebracht ist. Diese erste Kunststoffmasse bettet mindestens einen Halbleiterchip oder einen Halbleiterchipstapel mit inneren Verbindungselementen in einen Kunststoff ein. Dabei bleiben Randbereiche frei von Kunststoff und weisen Kontaktanschlussflächen zum Aufbringen von Lotkugeln auf. Auf diese Kontaktanschlussflächen werden Lotkugeln aufgebracht und fixiert.One Method for producing a plurality of semiconductor components with a wiring substrate and solder balls as connecting elements, has the following method steps on. First becomes a first benefit with basic semiconductor element positions arranged in rows and columns made on a lower wiring substrate, in which Basic semiconductor element positions in central areas a spatially limited first plastic compound is applied. This first plastic mass embeds at least one semiconductor chip or a semiconductor chip stack with inner fasteners in a plastic. there edge areas remain free of plastic and have contact pads for Applying solder balls on. On these contact pads are Solder balls applied and fixed.

Ferner wird eine Folienschablone hergestellt, die Öffnungen aufweist, welche in Anzahl, Anordnung und Größe der Anzahl, Anordnung und Größe der Lotkugeln in den Randbereichen entsprechen. Ferner weist die Folienschablone eine zentrale Öffnung auf, die in ihrer flächigen Erstreckung der flächigen Erstreckung der ersten Kunststoffgehäusemasse angepasst ist. Diese Folienschablone wird auf den Randbereichen der Oberseite des unteren Verdrahtungssubstrats ausgerichtet und fixiert. Dieses Aufbringen der Folienschablone erfolgt vorzugsweise nach dem Auftrennen des ersten Nutzens in einzelne Basishalbleiterbauelemente.Further a foil stencil is produced which has openings which in Number, arrangement and size of the number, Arrangement and size of the solder balls correspond in the border areas. Furthermore, the film template a central opening on that in their plane Extension of the plane Extension of the first plastic housing composition is adjusted. These Foil stencil is on the edge areas of the top of the lower Wiring substrate aligned and fixed. This application the foil template is preferably carried out after the separation of the first benefit in individual basic semiconductor components.

Neben diesem ersten Nutzen, kann für ein Halbleiterbauteil mit gestapelten Halbleiterbauelementen ein zweiter, gleichgroßer Nutzen wie der erste Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauelementpositionen für zu stapelnde Halbleiterbauelemente auf einem oberen Verdrahtungssubstrat hergestellt werden. Dazu wird in den Halbleiterelementpositionen auf der Oberseite des oberen Verdrahtungssubstrats eine räumlich begrenzte zweite Kunststoffmasse aufgebracht, welche die Oberseite des oberen Verdrahtungssubstrats bedeckt. Diese zweite Kunststoffmasse bettet mindestens einen Halbleiterchip oder einen Halbleiterchipstapel mit inneren Verbindungsele menten ein. Auf der Unterseite des oberen Verdrahtungssubstrats werden in den Randbereichen Lotkugeln aufgebracht, die in ihrer Anordnung und Anzahl den Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats entsprechen.Next this first benefit, can for a semiconductor device with stacked semiconductor devices second, same size Benefit as the first benefit with semiconductor device locations arranged in rows and columns for too stacking semiconductor devices on an upper wiring substrate getting produced. This is done in the semiconductor element positions on the top of the upper wiring substrate, a spatially limited second plastic compound applied, which is the top of the top Wiring substrate covered. This second plastic mass is embedded at least one semiconductor chip or a semiconductor chip stack with inner Verbindungsele elements. On the bottom of the top Wiring substrates are applied in the edge regions solder balls, in their arrangement and number of solder balls on the top of the lower wiring substrate.

Anschließend können der erste und der zweite Nutzen aufgetrennt oder direkt aufeinander gestapelt werden. Dabei erfolgt ein stoffschlüssigem Verbinden der aufeinander angepassten, ausgerichteten und gestapelten Lotkugeln des oberen und unteren Verdrahtungssubstrats zu entsprechenden Verbindungselementen zwischen den beiden Substraten. Sind der erste und der zweite Nutzen bereits in Halbleiterbauelemente getrennt, so ergeben sich mit diesem Schritt einzelne Halbleiterbauteile als Halbleiterbauteilstapel.Subsequently, the first and the second benefit separated or stacked directly on each other become. In this case, a cohesive joining of the one another takes place matched, aligned and stacked solder balls of the upper and lower wiring substrate to corresponding connection elements between the two substrates. Are the first and the second benefit already separated in semiconductor devices, so arise with this Step single semiconductor devices as semiconductor device stacks.

Dieses Verfahren hat den Vorteil, dass durch das Aufbringen der Folienschablone sichergestellt wird, dass sämtliche Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats bzw. der Basishalbleiterpositionen gleichzeitig mit einer Vielzahl von Lotkugeln auf der Unterseite des oberen Verdrahtungssubstrats in einem Lötungsprozess bei erhöhter Temperatur zu einer Vielzahl von Verbindungselementen zwischen den beiden Verdrahtungssubstraten erfolgreich verbunden werden können. Eine Schwierigkeit kann darin bestehen, dass ein Zwischenraum zwischen den beiden Substraten bestehen bleibt. Somit besteht die Gefahr, dass die Verbindungselemente eventuell bei höheren Belastungen abreißen.This method has the advantage that by ensuring the application of the film stencil that all the solder balls on the upper surface of the lower wiring substrate (s) are simultaneously connected to a plurality of solder balls on the underside of the upper wiring substrate in a high temperature soldering process to a plurality of connecting elements between the two wiring substrates can. One difficulty may be that there is a gap between the two substrates. Thus, there is a risk that the fasteners may tear off at higher loads.

Bei einem alternativen Verfahren werden zunächst der erste Nutzen und der zweite Nutzen nach Aufbringen der Folienschablone aufeinander gestapelt. Danach wird der Zwischenraum zwischen den aufeinander gestapelten Nutzen mit einer dritten Kunststoffgehäusemasse aufgefüllt. Anschließend werden die kompaktierten aufeinander gestapelten Nutzen in Halbleiterbauteilstapel aufgetrennt. Da der Zwischenraum aufgefüllt ist, besteht hier also keine Gefahr der Kontamination der Komponenten in den Zwischenräumen bei der Weiterverarbeitung der Halbleiterbauteilstapel. Außerdem wird die Stabilität der Verbindungselemente verbessert.at An alternative method will be the first benefit and the first second benefit stacked after applying the foil stencil. Thereafter, the space between the stacked Benefit filled with a third plastic housing composition. Then be the compacted stacked benefits in semiconductor device stacks separated. Since the gap is filled, so here no risk of contamination of the components in the interstices the further processing of the semiconductor component stack. In addition, will the stability of the Improved fasteners.

Vor dem Auftrennen des Nutzens können Lotkugeln als Außenkontakte auf Außenkontaktflächen der unteren Verdrahtungsstruktur des unteren Verdrahtungssubstrats aufgebracht werden. Diese Lotkugeln dienen nicht der Verbindung der beiden Verdrahtungssubstrate miteinander, sondern der Herstellung von Außenkontakten für den Halbleiterbauteilstapel. Bei einer weiteren Variante ist es vorgesehen, vor dem Auftrennen des Nutzens auf Außenkontaktflächen einer unteren Verdrahtungsstruktur des unteren Verdrahtungssubstrats Außenkontaktsockel als Außenkontakte chemisch oder galvanisch abgeschieden werden. Bei der chemischen oder galvanischen Abscheidung von oberflächenmontierbaren Außenkontakten wird ein sehr widerstandsfähiges Außenkontaktmaterial aufgebaut.In front The separation of benefits can Lotkugeln as external contacts on external contact surfaces of lower wiring structure of the lower wiring substrate applied become. These solder balls do not serve to connect the two wiring substrates but the production of external contacts for the semiconductor device stack. In a further variant, it is provided before the separation the benefit on external contact surfaces of a lower wiring structure of the lower wiring substrate outer contact socket as external contacts be deposited chemically or galvanically. At the chemical or galvanic deposition of surface mount external contacts will be a very resilient External contact material built up.

Zusammenfassend ist festzustellen, dass mit einer gestanzten, dehnbaren Folienschablone in einem Bestückungsprozess auf das mit Lotkugeln versehene Basishalbleiterbauelement eine Möglichkeit geschaffen wird, die Seitenwände des aufgeschmolzenen Lotes vor einem Ausbreiten auf der Oberseite des unteren Verdrahtungssubstrats zu hindern. Der Vorteil dieses Verfahrens ist es, dass eine deutliche Prozessvereinfachung gegenüber den bisherigen Verfahren zur Herstellung von Verbindungselementen zwischen zwei beabstandeten Verdrahtungssubstraten die Folge ist. Eine vorgestanzte Folienschablone kann zum Beispiel fertig vom Lieferanten auf einer Trägerfolie angeliefert werden, die bei hohem Durchsatz und kurzen Taktzei ten auf dem Basishalbleiterbauelement ausgerichtet und fixiert werden kann.In summary It should be noted that with a punched, stretchable film template in a placement process created on the provided with solder balls base semiconductor device a possibility will, the side walls of the molten solder before spreading on top of the lower wiring substrate. The advantage of this method is it that a significant process simplification over the Previous method for the production of fasteners between two spaced wiring substrates is the result. A pre-punched Foil template can be finished by the supplier on one example support film delivered at high throughput and short Taktzei th can be aligned and fixed on the base semiconductor device.

Vorzugsweise wird als Folienschablone ein Thermoplast oder ein vorvernetztes Epoxidharz im sogenannten "B-Stage" eingesetzt. Weiterhin ist es möglich, einen Folienkunststoff als Folienschablone mit Öffnungen für Lotbälle einzusetzen, wobei die Öffnungsweite der Öffnungen bei Erwärmung schrumpft, sodass die Lotkugeln beim Aufschmelzen zu langgestreckten Säulen verformt werden. Außerdem ist es möglich, dass die Folienschablone beim Erwärmen oberflächig anschmilzt und mit der Oberseite des Substrats unlösbar verklebt.Preferably is used as a film template, a thermoplastic or a pre-crosslinked Epoxy resin used in the so-called "B-stage". Farther Is it possible, to use a film plastic as a film template with openings for solder balls, the opening width the openings shrinks when heated, so that the solder balls deform during melting to elongated columns become. Furthermore Is it possible, that the film template melts on heating surface and with the Top of the substrate insoluble bonded.

Bei diesem Verfahren wird auch sichergestellt, dass die Lotkugeln von der Folienschablone gleichzeitig vor Kontaminationen beim Aufschmelzen geschützt sind, so dass mit diesem Verfahren eine höhere Prozesssicherheit der Herstellung der Halbleiterbauteilstapel erreicht werden kann, zumal bei Verwendung der vorgestanzten Folienschablone eine Art "Gitter" erreicht wird, dass die Lotkugeln des Basishalbleiterbauelements an einem seitlichen Ausbreiten des Lotmaterials hindert.at This procedure also ensures that the solder balls of the foil template are simultaneously protected against contamination during melting, so that with this method a higher process reliability of Production of the semiconductor device stack can be achieved, especially when using the pre-cut foil stencil a kind of "grid" is achieved that the solder balls of the base semiconductor component on a lateral Spreading the solder material prevents.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.The The invention will now be described with reference to the accompanying figures.

1 zeigt einen schematischen Querschnitt durch einen Halbleiterchipstapel, gemäß einer ersten Ausführungsform der Erfindung; 1 shows a schematic cross section through a semiconductor chip stack, according to a first embodiment of the invention;

2 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement des Halbleiterchipstapels, gemäß 1; 2 shows a schematic cross section through a base semiconductor device of the semiconductor chip stack, according to 1 ;

3 zeigt eine schematische Draufsicht auf eine Folienschablone vor dem Aufbringen auf ein Basishalbleiterbauelement; 3 shows a schematic plan view of a foil stencil prior to application to a base semiconductor device;

4 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement nach Aufbringen der Folienschablone; 4 shows a schematic cross section through the base semiconductor component after applying the foil template;

5 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement nach Aufbringen von Lotkugeln als Außenkontakte; 5 shows a schematic cross section through the base semiconductor component after applying solder balls as external contacts;

6 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement der 5, nach Ausrichten eines zu stapelnden Halbleiterbauelements über dem Basishalbleiterbauelement; 6 shows a schematic cross section through a base semiconductor device of 5 after aligning a semiconductor device to be stacked over the base semiconductor device;

7 zeigt einen schematischen Querschnitt durch einen Halbleiterchipstapel, gemäß einer zweiten Ausführungsform der Erfindung; 7 shows a schematic cross section through a semiconductor chip stack, according to a second embodiment of the invention;

8 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel mit drei Halbleiterbauelementen. 8th shows a schematic cross section through a semiconductor device stack with three semiconductor devices.

1 zeigt einen schematischen Querschnitt durch einen Halbleiterchipstapel 1, gemäß einer ersten Ausführungsform der Erfindung. Der Halbleiterchipstapel 1 weist ein Basishalbleiterbauelement 5 mit einem unteren Verdrahtungssubstrat 4 und ein gestapeltes Halbleiterbauelement 7 mit einem oberen Verdrahtungssubstrat 6 auf. Die Verdrahtungssubstrate 4 und 6 stehen über Verbindungselemente 21 aus aufeinander gestapel ten Lotkugeln 2 und 20 elektrisch miteinander in Verbindung, wobei die Lotkugeln 2 auf der unteren Verdrahtungsstruktur 4 auf Kontaktanschlussflächen 41 in Randbereichen 11 fixiert sind und die Lotkugeln 20 auf Kontaktanschlussfläche 43 des oberen Verdrahtungssubstrats 6 in den Randbereichen 11 angeordnet sind. 1 shows a schematic cross section through a semiconductor chip stack 1 , According to a first embodiment of the invention. The semiconductor chip stack 1 has a base semiconductor device 5 with a lower wiring substrate 4 and a stacked semiconductor device 7 with an upper wiring substrate 6 on. The wiring substrates 4 and 6 Stand over fasteners 21 from stacked th Lotkugeln 2 and 20 electrically connected to each other, wherein the solder balls 2 on the lower wiring structure 4 on contact pads 41 in peripheral areas 11 are fixed and the solder balls 20 on contact pad 43 of the upper wiring substrate 6 in the border areas 11 are arranged.

Die Kontur der unteren Lotkugeln 2 wird durch eine Folienschablone 15 bestimmt, die auf die Oberseite 9 des unteren Verdrahtungssubstrats 4 in den Randbereichen 11 angeordnet ist, und Öffnungen 16 aufweist, welche das Ausbreiten des Lotmaterials der Lotkugeln 2 beim Herstellen der Verbindungselemente 21 zwischen dem unteren Verdrahtungssubstrat 4 und dem oberen Verdrahtungssubstrat 6 begrenzen, sodass sich Lotmaterialsockel 44 bilden können. Die Dicke d der Folienschablonen 15 ist derart bemessen, dass beim Auflöten der Lotkugeln 2 auf die Kontaktanschlussflächen 41 die Öffnungen 16 in der Folienschablone 15 von dem Lotmaterial der Lotkugeln 2 aufgefüllt werden. Entsprechend dem Bedarf kann die Dicke d der Folienschablone 15 das doppelte oder dreifache betragen, und die Öffnung 16 entsprechend zwei oder drei Lotkugeln 2 übereinander aufnehmen. Dieses hängt nur davon ab, wie groß der Zwischenraum 40 zwischen dem unteren Verdrahtungssubstrat 4 und dem oberen Verdrahtungssubstrat 6 ist, der zu überbrücken ist.The contour of the lower solder balls 2 is through a foil template 15 that determines on the top 9 of the lower wiring substrate 4 in the border areas 11 is arranged, and openings 16 which shows the spreading of the solder material of the solder balls 2 when making the fasteners 21 between the lower wiring substrate 4 and the upper wiring substrate 6 limit, so that Lotmaterialsockel 44 can form. The thickness d of the film stencils 15 is sized so that when soldering the solder balls 2 on the contact pads 41 the openings 16 in the foil template 15 from the solder material of the solder balls 2 be filled. According to requirements, the thickness d of the film stencil 15 double or triple, and the opening 16 according to two or three solder balls 2 to record one above the other. This depends only on how big the gap 40 between the lower wiring substrate 4 and the upper wiring substrate 6 is to be bridged.

Die Folienschablone 15 weist darüber hinaus eine zentrale Öffnung 42 auf, die in ihrer flächigen Erstreckung einem zentralen Bereich 8 des Halbleiterchipstapels 1 entspricht. In diesem zentralen Bereich 8 weist das Basishalbleiterbauelement 5 eine erste Kunststoffgehäusemasse 3 auf, deren Höhe H größer ist, als der Durchmesser einer Lotkugel 2, so dass es nicht möglich ist, den Zwischenraum 40 mit einer Lotkugeln 2 zu überbrücken. Da jedoch die Dicke d der Folienschablone in Stufen beliebig erhöht werden kann, können Verbindungselemente 21 gebildet werden, die praktisch jede beliebige Höhe H der ersten Kunststoffgehäusemasse 3 im Zwischenraum 40 zwischen der Oberseite 9 des unteren Verdrahtungssubstrats 4 und der Unterseite 19 des oberen Verdrahtungssubstrats 6 überbrücken können.The foil template 15 also has a central opening 42 on, in their areal extent a central area 8th of the semiconductor chip stack 1 equivalent. In this central area 8th has the base semiconductor device 5 a first plastic housing compound 3 whose height H is greater than the diameter of a solder ball 2 so that it is not possible the gap 40 with a solder balls 2 to bridge. However, since the thickness d of the film template can be increased in stages as desired, fasteners 21 are formed, which are virtually any height H of the first plastic housing composition 3 in the space 40 between the top 9 of the lower wiring substrate 4 and the bottom 19 of the upper wiring substrate 6 can bridge.

Deshalb ist es nun möglich, in die erste Kunststoffmasse 3 auch Halbleiterchipstapel 13 einzubetten, wie es in dieser Ausführungsform der Erfindung gezeigt wird, in welcher der Halbleiterchipstapel 13 aus einem unteren Halbleiterchip 12 mit Flipchip-Kontakten 31 auf seiner aktiven Oberseite 35 und einem auf der Rückseite 33 des unteren Halbleiterchips 12 mit seiner Rückseite 34 angeordneten, gestapelten Halbleiterchips 32 einzubetten. Der gestapelte Halbleiterchip 32 in der ersten Kunststoffgehäusemasse 3 weist darüber hinaus eine Oberseite 37 mit Kontaktflächen 36 auf, die über Bonddrahtverbindungen 38 mit Kontaktanschlussflächen 39 einer oberen Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 elektrisch verbunden sind. Selbst diese raumaufwendigen Komponenten eines Halbleiterchipstapels 13 können in der ersten Kunststoffgehäusemasse 3 eingebettet werden, da nun die Möglichkeit besteht, durch die Verbindungselemente 21 beliebige Zwischenräume 40 zwischen der Oberseite 9 des unteren Verdrahtungssubstrats 4 und der Unterseite 19 des oberen Verdrahtungssubstrats 6 zu überbrücken.That is why it is now possible in the first plastic mass 3 also semiconductor chip stacks 13 to embed, as shown in this embodiment of the invention, in which the semiconductor chip stack 13 from a lower semiconductor chip 12 with flipchip contacts 31 on its active top 35 and one on the back 33 of the lower semiconductor chip 12 with his back 34 arranged, stacked semiconductor chips 32 embed. The stacked semiconductor chip 32 in the first plastic housing compound 3 also has a top 37 with contact surfaces 36 on that over bonding wire connections 38 with contact pads 39 an upper wiring structure 22 of the lower wiring substrate 4 are electrically connected. Even these space-consuming components of a semiconductor chip stack 13 can in the first plastic housing compound 3 embedded, since now the possibility exists, by the connecting elements 21 any gaps 40 between the top 9 of the lower wiring substrate 4 and the bottom 19 of the upper wiring substrate 6 to bridge.

In der gezeigten Ausführungsform der Erfindung weist der Halbleiterchipstapel 1 eine zweite Kunststoffgehäusemasse 10 auf, welche auf der Oberseite 17 des oberen Verdrahtungssubstrats 6 angeordnet ist, und im zentralen Bereich 8 einen Halbleiterchips 45 mit inneren Verbindungselementen 14 ein bettet, wobei die zweite Kunststoffgehäusemasse 10 die Oberseite 17 des oberen Verdrahtungssubstrats 6 beispielsweise vollständig bedecken kann. Anstelle eines einzelnen Halbleiterchips 45 kann auch in die zweite Kunststoffgehäusemasse 10 ein beliebiger Halbleiterchipstapel angeordnet werden.In the illustrated embodiment of the invention, the semiconductor chip stack 1 a second plastic housing compound 10 on top of that 17 of the upper wiring substrate 6 is arranged, and in the central area 8th a semiconductor chip 45 with internal fasteners 14 a bed, with the second plastic housing compound 10 the top 17 of the upper wiring substrate 6 for example, completely cover. Instead of a single semiconductor chip 45 can also be in the second plastic housing compound 10 an arbitrary semiconductor chip stack can be arranged.

Die elektrische Verbindung zwischen Kontaktflächen 36 des Halbleiterchips 45 des gestapelten Halbleiterbauelements 7 zu den Außenkontakten 28 des Halbleiterchipstapels in Form von Lotkugeln 29 wird in diesem Ausführungsbeispiel der Erfindung über nachfolgende Strukturen erreicht: von der Kontaktfläche 36 über die Bondverbindung 38 zu einer Kontaktanschlussfläche 46 einer oberen Verdrahtungsstruktur 23 des oberen Verdrahtungssubstrats 6 über Durchkontakte 47 der oberen Verdrahtungsstruktur 6 zu den Kontaktanschlussflächen 43 der unteren Verdrahtungsstruktur 26 zu den Verbindungselemente 21 und über die Verbindungselemente 21 und die Kontaktanschlussflächen 41 der oberen Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 und über Durchkontakte 48 des unteren Verdrahtungssubstrats 4 über Außenkontaktflächen 27 auf der Unterseite 24 der unteren Verdrahtungsstruktur 25 zu den Lotkugeln 29 der Außenkontakte 28 des Halbleiterchipstapels 1.The electrical connection between contact surfaces 36 of the semiconductor chip 45 the stacked semiconductor device 7 to the external contacts 28 of the semiconductor chip stack in the form of solder balls 29 is achieved in this embodiment of the invention via the following structures: from the contact surface 36 over the bond connection 38 to a contact pad 46 an upper wiring structure 23 of the upper wiring substrate 6 via vias 47 the upper wiring structure 6 to the contact pads 43 the lower wiring structure 26 to the fasteners 21 and about the fasteners 21 and the contact pads 41 the upper wiring structure 22 of the lower wiring substrate 4 and via contacts 48 of the lower wiring substrate 4 via external contact surfaces 27 on the bottom 24 the lower wiring structure 25 to the solder balls 29 the external contacts 28 of Semiconductor chip stack 1 ,

In ähnlicher Weise erfolgt die elektrische Verbindung zwischen den Kontaktflächen 36 des Halbleiterchips 32 des Halbleiterchipstapels 13 in der ersten Kunststoffgehäusemasse 3 zu den Außenkontakten 28, während der Halbleiterchips 12 des Halbleiterchipstapels 13 mit seinen Flipchipkontakten 30 unmittelbar auf Kontaktflächen 31 der Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 angeordnet ist. Durch die Folienschablone 15 ist es somit möglich, Halbleiterbauelemente mit unterschiedlichen Chipstapeln in ihren Kunststoffgehäusemassen elektrisch zu einem Halbleitermodul zu stapeln.Similarly, the electrical connection between the contact surfaces 36 of the semiconductor chip 32 of the semiconductor chip stack 13 in the first plastic housing compound 3 to the external contacts 28 while the semiconductor chips 12 of the semiconductor chip stack 13 with its flip chip contacts 30 directly on contact surfaces 31 the wiring structure 22 of the lower wiring substrate 4 is arranged. Through the foil template 15 Thus, it is possible to stack semiconductor devices with different chip stacks in their plastic housing compositions electrically to a semiconductor module.

Darüber hinaus ist es möglich, anstelle des hier gezeigten gestapelten Halbleiterbauteils 1 mit einer zweiten Kunststoffgehäusemasse 10, welche die gesamte Oberseite 17 des Verdrahtungssubstrats 6 bedeckt, ein gestapeltes Halbleiterbauelement einzusetzen, bei dem die Randbereiche 11 frei von Kunststoffgehäusemasse sind, so dass der Stapel mit Hilfe von Folienschablonen 15 fortgesetzt werden kann, um dadurch eine beliebige Anzahl von Halbleiterbauelementen aufeinander zu stapeln.Moreover, instead of the stacked semiconductor device shown here, it is possible 1 with a second plastic housing compound 10 which the entire top 17 of the wiring substrate 6 covered to use a stacked semiconductor device, wherein the edge regions 11 are free of plastic housing compound, so the stack with the help of foil stencils 15 can be continued to thereby stack any number of semiconductor devices on each other.

Die 2 bis 5 zeigen Verfahrensschritte bei der Herstellung eines Basishalbleiterbauelements 5. Komponenten mit gleichen Funktionen wie in 1 werden in den 2 bis 5 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.The 2 to 5 show process steps in the manufacture of a base semiconductor device 5 , Components with the same functions as in 1 be in the 2 to 5 denoted by the same reference numerals and not discussed separately.

2 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement 5 des Halbleiterbauteilstapels 1, gemäß 1, nach Aufbringen von Lotkugeln 2 auf Kontaktanschlussflächen 41 der oberen Verdrahtungsstruktur 22 des unteren Verdrahtungssubstrats 4 in den Randbereichen 11 des Basishalbleiterbauteils 5. In diesem Stadium der Fertigung weist das Halbleiterbauelement 5 noch keine Außenkontakte auf, jedoch sind bereits auf der unteren Verdrahtungsstruktur 25 des unteren Verdrahtungssubstrats 4 entsprechende Außenkontaktflächen 27 vorgesehen, auf welchen Lotkugeln als Außenkontakte angeordnet werden können. 2 shows a schematic cross section through a base semiconductor device 5 of the semiconductor device stack 1 , according to 1 , after applying solder balls 2 on contact pads 41 the upper wiring structure 22 of the lower wiring substrate 4 in the border areas 11 of the base semiconductor component 5 , At this stage of manufacturing, the semiconductor device 5 no external contacts yet, but are already on the bottom wiring structure 25 of the lower wiring substrate 4 corresponding external contact surfaces 27 provided on which solder balls can be arranged as external contacts.

3 zeigt eine schematische Draufsicht auf eine Folienschablone 15 vor dem Aufbringen auf ein Basishalbleiterbauelement. Die Folie 15 weist mindestens eine ringförmige Reihe von Öffnungen 16 auf, welche in Größe und Anordnung der Größe und Anordnung der Lotkugeln auf der Oberseite des unteren Verdrahtungssubstrats angepasst sind. Ferner weist die Folienschablone 15 eine zentrale Öffnung 42 auf, die in ihrer flächigen Erstreckung der Erstreckung der ersten Kunststoffgehäusemasse des Basishalbleiterbauelements entspricht. 3 shows a schematic plan view of a foil template 15 prior to application to a base semiconductor device. The foil 15 has at least one annular row of openings 16 which are adapted in size and arrangement of the size and arrangement of the solder balls on the top of the lower wiring substrate. Furthermore, the film template 15 a central opening 42 which corresponds in its planar extent to the extent of the first plastic housing composition of the base semiconductor component.

4 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement 5 nach Aufbringen der Folienschablone 15 auf die Oberseite 9 des unteren Verdrahtungssubstrats 4. Dabei wird die Folienschablone 15 auf der Oberseite 9 derart fixiert, dass beim Auflöten der Lotkugeln 2 das Lotmaterial in den Öffnungen 16 verbleibt und sich nicht entlang der Oberseite 9 ausbreiten kann und die Querschnittsform in x- und y-Ausdehnung der Lotkugeln durch die Öffnungen 16 definiert wird. 4 shows a schematic cross section through the base semiconductor device 5 after application of the foil template 15 on top 9 of the lower wiring substrate 4 , At the same time the foil template becomes 15 on the top 9 fixed so that when soldering the solder balls 2 the solder material in the openings 16 stays and not along the top 9 can spread and the cross-sectional shape in x- and y-extension of the solder balls through the openings 16 is defined.

5 zeigt einen schematischen Querschnitt durch das Basishalbleiterbauelement 5 nach Aufbringen von Lotkugeln 29 als Außenkontakte 28 auf die Unterseite 24 des unteren Verdrahtungssubstrats 4. Dabei werden die Lotkugeln 29 auf den vorbereiteten Außenkontaktflächen 27 ausgerichtet und aufgelötet. Auf einem derart vorbereiteten Basishalbleiterbauelement 5 kann nun mindestens ein weiteres Halbleiterbauelement gestapelt werden. 5 shows a schematic cross section through the base semiconductor device 5 after application of solder balls 29 as external contacts 28 on the bottom 24 of the lower wiring substrate 4 , This will be the solder balls 29 on the prepared external contact surfaces 27 aligned and soldered. On a basic semiconductor component prepared in this way 5 At least one further semiconductor component can now be stacked.

6 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement 5 der 5, nach Ausrichten eines zu stapelnden Halbleiterbauelements 7 über dem Basishalbleiterbauelement 5. Dazu weist das zu stapelnde Halbleiterbauelement 7 auf der Unterseite 19 des oberen Verdrahtungssubstrats 6 Kontaktanschlussflächen 43 für Lotkugeln 20 auf. Diese Lotkugeln 20 sind in Anordnung und Anzahl der Anordnung und Anzahl der Lotkugeln 2 des Basishalbleiterbauelement 5 angepasst, so dass das zu stapelnde Halbleiterbauelement 7 in Pfeilrichtung A mit seinen Lotkugeln 20 auf die Lotkugeln 2 aufgesetzt werden kann. 6 shows a schematic cross section through a base semiconductor device 5 of the 5 after aligning a semiconductor device to be stacked 7 above the base semiconductor device 5 , For this purpose, the semiconductor component to be stacked points 7 on the bottom 19 of the upper wiring substrate 6 Contact pads 43 for solder balls 20 on. These solder balls 20 are in arrangement and number of arrangement and number of solder balls 2 of the base semiconductor device 5 adapted so that the semiconductor device to be stacked 7 in the direction of arrow A with its solder balls 20 on the solder balls 2 can be put on.

7 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel 49, gemäß einer Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung ist nach dem Auflöten der Lotkugeln 20 des gestapelten Halbleiterbauelements 7 auf die Lotkugeln 2 des Basishalbleiterbauelements 5 zu Verbindungselementen 21 der Zwischenraum 40 zwischen den beiden Halbleiterbauelementen 5 und 7 mit einer dritten Kunststoffgehäusemasse 18 aufgefüllt worden, so dass ein kompaktes Modul zur Verfügung steht. 7 shows a schematic cross section through a semiconductor device stack 49 , according to an embodiment of the invention. In this embodiment of the invention, after soldering the solder balls 20 the stacked semiconductor device 7 on the solder balls 2 of the base semiconductor device 5 to fasteners 21 The gap 40 between the two semiconductor devices 5 and 7 with a third plastic housing compound 18 been filled, so that a compact module is available.

8 zeigt einen schematischen Querschnitt durch einen Halbleiterbauteilstapel 50 mit drei Halbleiterbauelementen, wobei die mittleren Halbleiterbauelemente 52 jeweils eine Folienschablone 15, wie das Halbleiterbauelement 5 aufweisen. Diese mittleren Halbleiterbauelemente 52 werden von dem Basishalbleiterbauelement 5 und einem obersten Halbleiterbauelement 51, das in Pfeilrichtung A auf die mittleren Halbleiterbauelemente aufgebracht wird, eingerahmt. 8th shows a schematic cross section through a semiconductor device stack 50 with three semiconductor devices, wherein the middle semiconductor devices 52 one foil stencil each 15 as the semiconductor device 5 exhibit. These middle semiconductor devices 52 are from the base semiconductor device 5 and a top semiconductor device 51 , which is applied in the direction of arrow A on the middle semiconductor devices, framed.

11
HalbleiterbauteilSemiconductor device
22
Lotkugelnsolder balls
33
erste Kunststoffgehäusemassefirst Plastic housing composition
44
unteres Verdrahtungssubstrat (Basis)lower Wiring substrate (base)
55
BasishalbleiterbauelementBased semiconductor device
66
oberes Verdrahtungssubstrat (Stapel)upper Wiring substrate (stack)
77
gestapeltes oder oberstes Halbleiterbauelementstacked or topmost semiconductor device
88th
zentraler Bereichcentrally Area
99
Oberseite des Umverdrahtungssubstrats (Basis)top of the rewiring substrate (base)
1010
zweite Kunststoffgehäusemassesecond Plastic housing composition
1111
Randbereich (Basis, Stapel)border area (Base, stack)
1212
Halbleiterchip (Basis)Semiconductor chip (Base)
1313
Halbleiterchipstapel (Basis)Semiconductor chip stack (Base)
1414
innere Verbindungselementeinner fasteners
1515
Folienschablonesheet template
1616
Öffnungen in der Folienschabloneopenings in the foil template
1717
Oberseite des oberen Substrats (Stapel)top of the upper substrate (stack)
1818
dritte Kunststoffgehäusemassethird Plastic housing composition
1919
Unterseite des oberen Verdrahtungssubstrats (Stapel)bottom of the upper wiring substrate (stack)
2020
Lotkugeln des oberen Verdrahtungssubstrats (Stapel)solder balls of the upper wiring substrate (stack)
2121
Verbindungselementconnecting element
2222
obere Verdrahtungsstruktur (Basis)upper Wiring structure (base)
2323
obere Verdrahtungsstruktur (Stapel)upper Wiring structure (stack)
2424
Unterseite des Verdrahtungssubstrats (Basis)bottom of the wiring substrate (base)
2525
untere Verdrahtungsstruktur (Basis)lower Wiring structure (base)
2626
untere Verdrahtungsstruktur (Stapel)lower Wiring structure (stack)
2727
Außenkontaktfläche (Basis)External contact surface (base)
2828
Außenkontakt (Basis)outside Contact (Base)
2929
Lotkugeln (Basis)solder balls (Base)
3030
FlipchipkontaktFlipchipkontakt
3131
Kontaktanschlussfläche für Flipchip-Kontakt (Basis)Contact pad for flip-chip contact (base)
3232
gestapelten Halbleiterchip (Basis)stacked Semiconductor chip (base)
3333
Rückseite des Flipchips (Basis)back of the flip chip (base)
3434
Rückseite des gestapelten Chips (Basis)back of the stacked chip (base)
3535
Oberseite des Flipchips (Basis)top of the flip chip (base)
3636
Kontaktflächecontact area
3737
Oberseite des gestapelten Halbleiterchipstop of the stacked semiconductor chip
3838
BonddrahtverbindungBonding wire connection
3939
Kontaktanschlussfläche (Basis für Bonddraht)Contact surface (base for bonding wire)
4040
Zwischenraumgap
4141
Kontaktanschlussflächen für Lotkugeln (Basis)Contact pads for solder balls (Base)
4242
zentrale Öffnung der Folienschablonecentral opening of the sheet template
4343
Kontaktanschlussflächen für Lotkugeln (20) (Stapel)Contact pads for solder balls ( 20 ) (Stack)
4444
LotmaterialsockelLotmaterialsockel
4545
HalbleiterchipsSemiconductor chips
4646
KontaktanschlussflächenContact pads
4747
Durchkontaktby contact
4848
Durchkontaktby contact
4949
Halbleiterbauteilstapel (erste Ausführungsform)Semiconductor component stack (first embodiment)
5050
Halbleiterbauteilstapel (zweite Ausführungsform)Semiconductor component stack (second embodiment)
5151
oberstes Halbleiterbauelementtop Semiconductor device
5252
mittleres Halbleiterbauelementaverage Semiconductor device
dd
Dicke der Folienschablonethickness the foil template
HH
Höhe der KunststoffgehäusemasseHeight of the plastic housing composition

Claims (26)

Halbleiterbauteil mit Lotkugeln (2), einer Kunststoffgehäusemasse und einem unteren Verdrahtungssubstrat (4) eines Basishalbleiterbauelements (5), wobei das Basishalbleiterbauelement (5) einen zentralen Bereich (8) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) aufweist, auf dem eine räumlich begrenzte erste Kunststoffgehäusemasse (3) unter Freilassen der Randbereiche (11) des unteren Verdrahtungssubstrats (4) angeordnet ist, und wobei Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) in Randbereichen (11) angeordnet sind, die von einer Folienschablone (15) umgeben sind, wobei die Folienschablone (15) Öffnungen (16) aufweist, in denen die Lotkugeln (2) räumlich begrenzt angeordnet sind.Semiconductor component with solder balls ( 2 ), a plastic package and a lower wiring substrate ( 4 ) of a base semiconductor device ( 5 ), wherein the base semiconductor component ( 5 ) a central area ( 8th ) on the top ( 9 ) of the lower wiring substrate ( 4 ), on which a spatially limited first plastic housing composition ( 3 ) leaving the margins ( 11 ) of the lower wiring substrate ( 4 ), and wherein solder balls ( 2 ) on the top ( 9 ) of the lower wiring substrate ( 4 ) in peripheral areas ( 11 ) arranged by a foil template ( 15 ), wherein the foil template ( 15 ) Openings ( 16 ), in which the solder balls ( 2 ) are arranged spatially limited. Halbleiterbauteil mit Lotkugeln (2), einer Kunststoffgehäusemasse und einem Basishalbleiterbauelement (5) gemäß Anspruch 1, auf dem ein gestapeltes Halbleiterbauelement angeordnet ist, und wobei das gestapelte Halbleiterbauelement (7) auf der Unterseite (19) Lotkugeln (20) aufweist, die in Anzahl und Anordnung den Lotkugeln (2) in den Randbereichen (11) der Oberseite (9) des unteren Verdrahtungssubstrats (4) entsprechen, wobei die Lotkugeln (2, 20) stoffschlüssig zu Verbindungselementen (21) verbunden sind, so dass der Zwischenraum (40) zwischen dem unteren Verdrahtungssubstrat (4) und einem oberen Verdrahtungssubstrat (6) elektrisch durch die Verbindungselemente (21) aus gestapelten Lotkugeln (2, 20) überbrückt ist.Semiconductor component with solder balls ( 2 ), a plastic housing composition and a base semiconductor component ( 5 ) according to claim 1, on which a stacked semiconductor device is arranged, and wherein the stacked semiconductor device ( 7 ) on the bottom ( 19 ) Solder balls ( 20 ), which in number and arrangement the solder balls ( 2 ) in the peripheral areas ( 11 ) of the top side ( 9 ) of the lower wiring substrate ( 4 ), wherein the solder balls ( 2 . 20 ) cohesively to connecting elements ( 21 ), so that the gap ( 40 ) between the lower wiring substrate ( 4 ) and an upper wiring substrate ( 6 ) electrically through the connecting elements ( 21 ) of stacked solder balls ( 2 . 20 ) is bridged. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Verdrahtungssubstrate (4, 6) von dem Basishalbleiterbauelement (5) und dem gestapeltem Halbleiterbauelement (7) eine Oberseite mit einer oberen Verdrahtungsstruktur und eine der Oberseite (9, 17) gegenüberliegende Unterseite (24, 19) mit einer unteren Verdrahtungsstruktur (25, 26) aufweisen.Semiconductor component according to Claim 1 or Claim 2, characterized in that the wiring substrates ( 4 . 6 ) of the base semiconductor device ( 5 ) and the stacked semiconductor device ( 7 ) an upper side with an upper wiring structure and one of the upper side ( 9 . 17 ) opposite underside ( 24 . 19 ) having a lower wiring structure ( 25 . 26 ) exhibit. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Kunststoffgehäusemasse mindestens einen Halbleiterchip (12) oder einen Halbleiterchipstapel (13) mit zugehörigen inneren Verbindungselementen (14) einbettet, und auf Außenkontaktflächen (27) der unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) Außenkontakte (28) des Halbleiterbauteils angeordnet sind.Semiconductor component according to one of the preceding claims, characterized in that the first plastic housing composition has at least one semiconductor chip ( 12 ) or a semiconductor chip stack ( 13 ) with associated inner connecting elements ( 14 ) and on external contact surfaces ( 27 ) of the lower wiring structure ( 25 ) of the lower ver Wiring substrate ( 4 ) External contacts ( 28 ) of the semiconductor device are arranged. Halbleiterbauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass das gestapelte Halbleiterbauelement auf der Oberseite (17) des oberen Verdrahtungssubstrats (6) eine zweite Kunststoffgehäusemasse (10) aufweist, welche die Oberseite (17) bedeckt und mindestens einen Halbleiterchip oder einen Halbleiterchipstapel einbettet.Semiconductor component according to one of claims 2 to 4, characterized in that the stacked semiconductor component on the upper side ( 17 ) of the upper wiring substrate ( 6 ) a second plastic housing compound ( 10 ), which the upper side ( 17 ) and at least one semiconductor chip or a semiconductor chip stack embeds. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungselemente (21) eine Höhe aufweisen, die nicht von dem Durchmesser einer einzigen Lotkugel (2) abhängt, sondern durch die Anzahl der in einer Öffnung (16) auf den Randbereichen (11) der Folienschablone (15) aufeinander stapelbaren Lotkugeln definiert wird.Semiconductor component according to one of the preceding claims, characterized in that the connecting elements ( 21 ) have a height not exceeding the diameter of a single solder ball ( 2 ) depends, but by the number of in an opening ( 16 ) on the edge areas ( 11 ) of the foil template ( 15 ) stacked solder balls is defined. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Außenkontakte (28) des Halbleiterbauteils (1) auf Außenkontaktflächen (27) der unteren Verdrahtungsstruktur (25) des Halbleiterbauteilstapels (1) Lotkugeln oder chemisch oder galvanisch abgeschiedene Außenkontaktsockel aufweisen.Semiconductor component according to one of claims 1 to 5, characterized in that the external contacts ( 28 ) of the semiconductor device ( 1 ) on external contact surfaces ( 27 ) of the lower wiring structure ( 25 ) of the semiconductor device stack ( 1 ) Have solder balls or chemically or galvanically deposited external contact socket. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (12) des Halbleiterbauteils (1) Flipchip-Kontakte (30) als innere Verbindungselemente (14) aufweist, die mit Kontaktanschlussflächen (31) der oberen Verdrahtungsstruktur (22) des unteren Verdrahtungssubstrats (4) elektrisch verbunden sind.Semiconductor component according to one of the preceding claims, characterized in that the at least one semiconductor chip ( 12 ) of the semiconductor device ( 1 ) Flip-chip contacts ( 30 ) as inner connecting elements ( 14 ), which are provided with contact pads ( 31 ) of the upper wiring structure ( 22 ) of the lower wiring substrate ( 4 ) are electrically connected. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip (12) mit seiner Rückseite auf der oberen Verdrahtungsstruktur (22) angeordnet ist und auf seiner aktiven Oberseite Kontaktflächen aufweist, die über Bonddrahtverbindungen mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur (22) elektrisch in Verbindung stehen.Semiconductor component according to one of Claims 1 to 7, characterized in that the at least one semiconductor chip ( 12 ) with its rear side on the upper wiring structure ( 22 ) and has contact surfaces on its active upper side which are connected via bonding wire connections to contact pads of the upper wiring structure (FIG. 22 ) communicate electrically. Halbleiterbaut nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (13) zwei Halbleiterchips (12, 32) aufweist, die mit ihren Rückseiten (33, 34) stoffschlüssig verbunden sind.Semiconductor device according to one of the preceding claims, characterized in that the semiconductor chip stack ( 13 ) two semiconductor chips ( 12 . 32 ), with their backs ( 33 . 34 ) are cohesively connected. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (13) einen ersten Halbleiterchip (12) mit Flipchip-Kontakten (30) als innere Verbindungselemente (14) auf seiner Oberseite (35) und einen zweiten Halbleiterchip (32) mit Kontaktflächen (36) auf seiner Oberseite (37) aufweist.Semiconductor component according to one of the preceding claims, characterized in that the semiconductor chip stack ( 13 ) a first semiconductor chip ( 12 ) with flip-chip contacts ( 30 ) as inner connecting elements ( 14 ) on its top ( 35 ) and a second semiconductor chip ( 32 ) with contact surfaces ( 36 ) on its top ( 37 ) having. Halbleiterbauteil nach Anspruch 10, dadurch gekennzeichnet, dass der erste Halbleiterchip (12) über seine Flipchip-Kontakte (30) und der zweite Halbleiterchip (32) über Bonddrahtverbindungen (38) als innere Verbindungselemente (14) mit Kontaktanschlussflächen (39) der oberen Verdrahtungsstruktur (22) des unteren Verdrahtungssubstrats (4) elektrisch in Verbindung steht.Semiconductor component according to claim 10, characterized in that the first semiconductor chip ( 12 ) via its flip-chip contacts ( 30 ) and the second semiconductor chip ( 32 ) via bonding wire connections ( 38 ) as inner connecting elements ( 14 ) with contact pads ( 39 ) of the upper wiring structure ( 22 ) of the lower wiring substrate ( 4 ) is electrically connected. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Teil der Lotkugeln (2, 20, 29) metallbeschichtete Polymerkugeln aufweisen.Semiconductor component according to one of the preceding claims, characterized in that at least a part of the solder balls ( 2 . 20 . 29 ) have metal coated polymer spheres. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Lotkugeln (2, 20, 29) ein Kernmaterial aufweisen, das einen höheren Schmelzpunkt als ein das Kernmaterial umgebendes Lotmaterial aufweist.Semiconductor component according to one of Claims 1 to 12, characterized in that the solder balls ( 2 . 20 . 29 ) comprise a core material having a higher melting point than a solder material surrounding the core material. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) und die damit stoffschlüssig verbundenen Lotkugeln (20) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6) ein Lotmaterial mit gleichem Schmelzpunkt, vorzugsweise eine SnAgCu-Metalllegierung, aufweisen.Semiconductor component according to one of Claims 1 to 12, characterized in that solder balls ( 2 ) on the top ( 9 ) of the lower wiring substrate ( 4 ) and the cohesively connected solder balls ( 20 ) on the bottom ( 19 ) of the upper wiring substrate ( 6 ) comprise a solder material having the same melting point, preferably a SnAgCu metal alloy. Halbleiterbauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) ein Metall aufweisen, das einen niedrigeren Schmelzpunkt aufweist, als das Material der Lotkugeln (20) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6).Semiconductor component according to one of Claims 1 to 12, characterized in that the solder balls ( 2 ) on the top ( 9 ) of the lower wiring substrate ( 4 ) have a metal which has a lower melting point than the material of the solder balls ( 20 ) on the bottom ( 19 ) of the upper wiring substrate ( 6 ). Halbleiterbauteil nach Anspruch 16, dadurch gekennzeichnet, dass die Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) eine SnPbAg-Metalllegierung und die Lotkugeln (20) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6) eine SnAgCu-Metalllegierung aufweisen.Semiconductor component according to Claim 16, characterized in that the solder balls ( 2 ) on the top ( 9 ) of the lower wiring substrate ( 4 ) a SnPbAg metal alloy and the solder balls ( 20 ) on the bottom ( 19 ) of the upper wiring substrate ( 6 ) have a SnAgCu metal alloy. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Halbleiterbasiselement mehrere Halbleiterbauelemente (5) mit einer Folienschablone (15) gestapelt sind, und ein oberstes Halbleiterbauelement (51) einen Halbleiterbauteilstapel (50) abschließt.Semiconductor component according to one of the preceding claims, characterized in that on the semiconductor base element a plurality of semiconductor components ( 5 ) with a foil template ( 15 ) are stacked, and a topmost semiconductor device ( 51 ) a semiconductor device stack ( 50 ) completes. Verfahren zur Herstellung eines Halbleiterbauteils (1) mit einem unteren Verdrahtungssubstrat (4) und Lotkugeln (2) als Verbindungselemente (21), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Basishalbleiterbauelements (5), wobei in einem zentralen Bereich (8) eines Verdrahtungssubstrats (4) ein räumlich begrenzte erste Kunststoffmasse (3) einen Halbleiterchip oder einen Halbleiterchipstapel einbettet, und wobei in den umgebenden Randbereichen (11) Kontaktanschlussflächen (41) zum Aufbringen von Lotkugeln (2) angeordnet werden; – Aufbringen und Fixieren von Lotkugeln (2) auf den Kontaktanschlussflächen (41); – Herstellen einer Folienschablone (15), die Öffnungen (16) aufweist, die in Anzahl, Anordnung und Größe der Anzahl, Anordnung und Größe der Lotkugeln (2) in den Randbereichen (11) entspricht, wobei eine zentrale Öffnung (42) in ihrer flächigen Erstreckung der flächigen Erstreckung der ersten Kunststoffgehäusemasse (3) des Basishalbleiterbauelements (5) angepasst ist, – Ausrichten und Fixieren der Folienschablone (15) auf den Randbereichen (11) des Basishalbleiterbauelements (5) derart, dass die Lotkugeln in den Öffnungen der Folienschablone (15) angeordnet sind.Method for producing a semiconductor component ( 1 ) with a lower wiring substrate ( 4 ) and solder balls ( 2 ) as connecting elements ( 21 ), the method comprising the following method steps: - producing a base semiconductor component ( 5 ), whereby in a central area ( 8th ) of a wiring substrate ( 4 ) a spatially limited first plastic mass ( 3 ) a semiconductor chip or a Embedded semiconductor chip stack, and wherein in the surrounding edge regions ( 11 ) Contact pads ( 41 ) for applying solder balls ( 2 ) to be ordered; - application and fixing of solder balls ( 2 ) on the contact pads ( 41 ); - producing a foil template ( 15 ), the openings ( 16 ), the number, arrangement and size of the number, arrangement and size of the solder balls ( 2 ) in the peripheral areas ( 11 ), with a central opening ( 42 ) in their planar extension of the planar extent of the first plastic housing composition ( 3 ) of the base semiconductor component ( 5 ), - Aligning and fixing the foil template ( 15 ) on the edge areas ( 11 ) of the base semiconductor component ( 5 ) such that the solder balls in the openings of the foil template ( 15 ) are arranged. Verfahren zur Herstellung eines Halbleiterbauteils (1), das ein Basishalbleiterbauelement (5) aufweist, das mit den Verfahrensschritten des Anspruchs 18 hergestellt wird und ein gestapeltes Halbleiterbauelement (7), das mit nachfolgenden Verfahrensschritten hergestellt wird: – Herstellen eines zu stapelnden Halbleiterbauelements (7) auf einem weiteren Verdrahtungssubstrat (6), wobei auf der Oberseite (17) des weiteren Verdrahtungssubstrats (6) in eine zweite Kunststoffmasse (10) ein Halbleiterchip oder ein Halbleiterchipstapel eingebettet wird und wobei in Randbereichen (11) auf der Unterseite (19) des Verdrahtungssubstrats (6) Kontaktanschlussflächen (43) zum Aufbringen von Lotkugeln (20) angeordnet werden; – Aufbringen von Lotkugeln (20) auf die Kontaktanschlussflächen (43) in Randbereichen (11) auf der Unterseite (19) des Verdrahtungssubstrats (6), wobei die Lotkugeln (20) in Anzahl und Anordnung den Lotkugeln (2) auf der Oberseite (9) des Basishalbleiterbauelements (5) entsprechen; – Stapeln des zu stapelnden Halbleiterbauelements (7) auf dem Basishalbleiterbauelement (5) unter stoffschlüssigem Verbinden der aufeinander angepassten und gestapelten Lotkugeln (2, 20) zu Verbindungselementen (21).Method for producing a semiconductor component ( 1 ), which is a base semiconductor device ( 5 ) produced by the method steps of claim 18 and a stacked semiconductor device ( 7 ), which is produced with the following method steps: - producing a semiconductor component to be stacked ( 7 ) on another wiring substrate ( 6 ), whereas on the top ( 17 ) of the further wiring substrate ( 6 ) in a second plastic mass ( 10 ) a semiconductor chip or a semiconductor chip stack is embedded and wherein in peripheral areas ( 11 ) on the bottom ( 19 ) of the wiring substrate ( 6 ) Contact pads ( 43 ) for applying solder balls ( 20 ) to be ordered; - Application of solder balls ( 20 ) on the contact pads ( 43 ) in peripheral areas ( 11 ) on the bottom ( 19 ) of the wiring substrate ( 6 ), wherein the solder balls ( 20 ) in number and arrangement of the solder balls ( 2 ) on the top ( 9 ) of the base semiconductor component ( 5 ) correspond; Stacking the semiconductor device to be stacked ( 7 ) on the base semiconductor device ( 5 ) with cohesive bonding of the matched and stacked solder balls ( 2 . 20 ) to connecting elements ( 21 ). Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) mit Verdrahtungssubstraten (4, 6) und Lotkugeln (2, 20) als Verbindungselemente (21), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines ersten Nutzens mit in Zeilen und Spalten angeordneten Basishalbleiterelementpositionen auf einem unteren Verdrahtungssubstrat (4), wobei in den Basishalbleiterelementpositionen in zentralen Bereichen (8) eine räumlich begrenzte erste Kunststoffmasse (3) aufgebracht wird und wo bei in Randbereichen (11) Kontaktanschlussflächen (41) zum Aufbringen von Lotkugeln (2) angeordnet werden; – Aufbringen und Fixieren von Lotkugeln (2) auf den Kontaktanschlussflächen (41) des unteren Verdrahtungssubstrats (4) in den Randbereichen (11) der Basishalbleiterelementpositionen; – Auftrennen des ersten Nutzens in einzelne Basisbauteilelemente (5); – Herstellen eines zweiten Nutzens mit in Zeilen und Spalten angeordneten Halbleiterelementpositionen für zu stapelnde Halbleiterbauelemente auf einem oberen Verdrahtungssubstrat (6), wobei in den Halbleiterbauelementpositionen in zentralen Bereichen (8) der Oberseite (17) des oberen Verdrahtungssubstrats (6) eine räumlich begrenzte zweite Kunststoffmasse (10) aufgebracht wird, und wobei in Randbereichen (11) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6) Kontaktanschlussflächen (43) zum Aufbringen von Lotkugeln (20) angeordnet werden; – Aufbringen von Lotkugeln (20) auf Kontaktanschlussflächen (43) in Randbereichen (11) auf der Unterseite (19) des oberen Verdrahtungssubstrats (6), wobei die Lotkugeln (20) in Anzahl und Anordnung den von der Folienschablone (15) umgebenen Lotkugeln (2) auf der Oberseite (9) des unteren Verdrahtungssubstrats (4) des ersten Nutzens entsprechen; – Auftrennen des zweiten Nutzens in einzelne zu stapelnde Halbleiterbauelemente; – Herstellen einer Folienschablone (15), die Öffnungen (16) aufweist, die in Anzahl, Anordnung und Größe der Anzahl, Anordnung und Größe der Lotkugeln (2) in den Randbereichen (11) entspricht, wobei eine zentrale Öffnung (42) in ihrer flächigen Erstreckung der flächigen Erstreckung der ersten Kunststoffgehäusemasse (3) des Basishalbleiterbauelements (5) angepasst ist; – Ausrichten und Anbringen der Folienschablone (15) auf den Randbereichen (11) der Oberseite (9) des unteren Verdrahtungssubstrats (4); – Stapeln des zu stapelnden Halbleiterbauelements (7) auf dem Basishalbleiterbauelement (5) unter stoffschlüssigem Verbinden der aufeinander angepassten und gestapelten Lotkugeln (2, 20) zu Verbindungselementen (21).Method for producing a plurality of semiconductor components ( 1 ) with wiring substrates ( 4 . 6 ) and solder balls ( 2 . 20 ) as connecting elements ( 21 ), wherein the method comprises the following method steps: producing a first benefit with basic semiconductor element positions arranged in rows and columns on a lower wiring substrate ( 4 ), where in the base semiconductor element positions in central regions ( 8th ) a spatially limited first plastic mass ( 3 ) and where in peripheral areas ( 11 ) Contact pads ( 41 ) for applying solder balls ( 2 ) to be ordered; - application and fixing of solder balls ( 2 ) on the contact pads ( 41 ) of the lower wiring substrate ( 4 ) in the peripheral areas ( 11 ) of the base semiconductor element positions; - separating the first benefit into individual basic component elements ( 5 ); Producing a second benefit with semiconductor element positions arranged in rows and columns for semiconductor components to be stacked on an upper wiring substrate ( 6 ), wherein in the semiconductor device positions in central regions ( 8th ) of the top side ( 17 ) of the upper wiring substrate ( 6 ) a spatially limited second plastic mass ( 10 ) and in peripheral areas ( 11 ) on the bottom ( 19 ) of the upper wiring substrate ( 6 ) Contact pads ( 43 ) for applying solder balls ( 20 ) to be ordered; - Application of solder balls ( 20 ) on contact pads ( 43 ) in peripheral areas ( 11 ) on the bottom ( 19 ) of the upper wiring substrate ( 6 ), wherein the solder balls ( 20 ) in number and arrangement that of the foil template ( 15 surrounded solder balls ( 2 ) on the top ( 9 ) of the lower wiring substrate ( 4 ) of the first benefit; Separating the second benefit into individual semiconductor components to be stacked; - producing a foil template ( 15 ), the openings ( 16 ), the number, arrangement and size of the number, arrangement and size of the solder balls ( 2 ) in the peripheral areas ( 11 ), with a central opening ( 42 ) in their planar extension of the planar extent of the first plastic housing composition ( 3 ) of the base semiconductor component ( 5 ) is adjusted; - Aligning and attaching the foil template ( 15 ) on the edge areas ( 11 ) of the top side ( 9 ) of the lower wiring substrate ( 4 ); Stacking the semiconductor device to be stacked ( 7 ) on the base semiconductor device ( 5 ) with cohesive bonding of the matched and stacked solder balls ( 2 . 20 ) to connecting elements ( 21 ). Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass vor dem Auftrennen des Nutzens Lotkugeln (29) als Außenkontakte (28) auf Außenkontaktflächen (27) einer unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) aufgebracht werden.A method according to claim 21, characterized in that prior to the separation of the benefit solder balls ( 29 ) as external contacts ( 28 ) on external contact surfaces ( 27 ) a lower wiring structure ( 25 ) of the lower wiring substrate ( 4 ) are applied. Verfahren nach Anspruch 21 oder Anspruch 22, dadurch gekennzeichnet, dass vor dem Auftrennen des Nutzens auf Außenkontaktflächen (27) einer unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) Außenkontaktsockel als Außenkontakte (28) auf Außenkontaktflächen (27) einer unteren Verdrahtungsstruktur (25) des unteren Verdrahtungssubstrats (4) chemisch oder galvanisch abgeschieden werden.A method according to claim 21 or claim 22, characterized in that prior to the separation of the benefit on external contact surfaces ( 27 ) a lower wiring structure ( 25 ) of the lower wiring substrate ( 4 ) External contact socket as external contacts ( 28 ) on external contact surfaces ( 27 ) a lower wiring structure ( 25 ) of the lower wiring substrate ( 4 ) chemically or galvanically be divorced. Verfahren nach einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, dass vor dem Auftrennen der Nutzen eine Folienschablone (15) in den Basishalbleiterbauelementpositionen auf dem ersten Nutzen ausgerichtet und aufgebracht wird, und der zweite Nutzen mit seinen Lotkugeln (20) auf dem ersten Nutzen gestapelt wird.Method according to one of claims 21 to 23, characterized in that prior to the separation of the benefits of a film template ( 15 ) is aligned and applied in the base semiconductor device positions on the first utility, and the second utility with its solder balls ( 20 ) is stacked on the first benefit. Verfahren nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass nach dem Stapeln der Nutzen die gebildeten Verbindungselemente (21) in eine dritte Kunststoffgehäusemasse (18) unter Auffüllen des Zwischenraums (40) zwischen dem ersten und zweiten Nutzen eingebettet werden und danach der Stapel aus Nutzen in einzelne Halbleiterbauteile aufgetrennt wird.Method according to one of claims 21 to 24, characterized in that after stacking the benefits of the formed connecting elements ( 21 ) in a third plastic housing composition ( 18 ) filling the gap ( 40 ) are embedded between the first and second benefits, and thereafter the stack of benefits is separated into individual semiconductor devices. Verfahren nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, dass die Dicke der Folienschablone (15) derart gewählt wird, dass das Volumen einer einzelnen Öffnung (16) für eine Lotkugel (2) dem Volumen der Lotkugel (2) angepasst ist, sodass beim Aufschmelzen der Lotkugel (2) die Öffnung (16) in der Folienschablone (15) mit Lotmaterial zu einem Lotmaterialsockel (44) gefüllt wird.Method according to one of claims 19 to 25, characterized in that the thickness of the foil template ( 15 ) is chosen such that the volume of a single opening ( 16 ) for a solder ball ( 2 ) the volume of the solder ball ( 2 ) is adapted, so that when melting the solder ball ( 2 ) the opening ( 16 ) in the foil template ( 15 ) with solder material to a Lotmaterialsockel ( 44 ) is filled.
DE102005051414A 2005-10-25 2005-10-25 Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement Expired - Fee Related DE102005051414B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005051414A DE102005051414B3 (en) 2005-10-25 2005-10-25 Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005051414A DE102005051414B3 (en) 2005-10-25 2005-10-25 Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement

Publications (1)

Publication Number Publication Date
DE102005051414B3 true DE102005051414B3 (en) 2007-04-12

Family

ID=37887278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005051414A Expired - Fee Related DE102005051414B3 (en) 2005-10-25 2005-10-25 Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement

Country Status (1)

Country Link
DE (1) DE102005051414B3 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009702A1 (en) * 2013-07-15 2015-01-22 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5641113A (en) * 1994-06-30 1997-06-24 Oki Electronic Industry Co., Ltd. Method for fabricating an electronic device having solder joints
US5869904A (en) * 1997-04-28 1999-02-09 Nec Corporation Semiconductor device having a projecting electrode
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6204558B1 (en) * 1998-09-01 2001-03-20 Sony Corporation Two ball bump
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US20030222352A1 (en) * 2002-05-29 2003-12-04 Via Technologies, Inc. Under-bump metallugical structure
US20040212088A1 (en) * 2003-04-28 2004-10-28 Advanced Semiconductor Engineering Inc. Multi-chip package substrate for flip-chip and wire bonding
US20050121764A1 (en) * 2003-12-04 2005-06-09 Debendra Mallik Stackable integrated circuit packaging

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5641113A (en) * 1994-06-30 1997-06-24 Oki Electronic Industry Co., Ltd. Method for fabricating an electronic device having solder joints
US5869904A (en) * 1997-04-28 1999-02-09 Nec Corporation Semiconductor device having a projecting electrode
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6204558B1 (en) * 1998-09-01 2001-03-20 Sony Corporation Two ball bump
US20030222352A1 (en) * 2002-05-29 2003-12-04 Via Technologies, Inc. Under-bump metallugical structure
US20040212088A1 (en) * 2003-04-28 2004-10-28 Advanced Semiconductor Engineering Inc. Multi-chip package substrate for flip-chip and wire bonding
US20050121764A1 (en) * 2003-12-04 2005-06-09 Debendra Mallik Stackable integrated circuit packaging

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009702A1 (en) * 2013-07-15 2015-01-22 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
CN105556662A (en) * 2013-07-15 2016-05-04 英闻萨斯有限公司 Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
TWI550736B (en) * 2013-07-15 2016-09-21 英帆薩斯公司 Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9356006B2 (en) 2014-03-31 2016-05-31 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9812433B2 (en) 2014-03-31 2017-11-07 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies

Similar Documents

Publication Publication Date Title
DE102006001767B4 (en) Semiconductor module with semiconductor chips and method for producing the same
DE102004022884B4 (en) Semiconductor device with a rewiring substrate and method of making the same
DE10360708B4 (en) Semiconductor module with a semiconductor stack, rewiring plate, and method of making the same
DE102005006995B4 (en) Semiconductor device with plastic housing and external connections and method for producing the same
DE102005043557B4 (en) Method for producing a semiconductor device with through contacts between top side and rear side
DE102006005645B4 (en) Stackable device, device stack and process for their manufacture
DE10045043B4 (en) Semiconductor component and method for its production
DE102005027356B4 (en) Semiconductor power device stack in flat conductor technology with surface-mountable external contacts and a method for producing the same
DE10142120A1 (en) Electronic component has semiconductor chips whose passive back sides are fastened to top side of carrier substrate and active chip surface, respectively
DE102008047416A1 (en) Semiconductor arrangement and method for the production of semiconductor devices
DE60032067T2 (en) Multilayer printed circuit board and method for its production
DE10110203B4 (en) Electronic component with stacked semiconductor chips and method for its production
DE10142119B4 (en) Electronic component and method for its production
DE102006016345A1 (en) Semiconductor module with discrete components and method for producing the same
DE102004001829A1 (en) Semiconductor device
EP1620893B1 (en) Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel
DE19709259B4 (en) Multi-layer ground connection housing
WO2005086235A2 (en) Base semi-conductor component for a semi-conductor component stack and method for the production thereof
DE102005051414B3 (en) Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement
DE4446471C2 (en) Method for mounting a chip on a flexible circuit carrier
DE10136655C1 (en) Multichip module in COB design, in particular CompactFlash card with high storage capacity and method for producing the same
DE10141571B4 (en) A method of assembling a semiconductor device and integrated circuit fabricated therewith that is suitable for three-dimensional, multi-layered circuits
DE19747177C2 (en) Housing component and method for its production
DE102005050637A1 (en) Surface mountable semiconductor module has plastic housing having area in which ball sections of solder balls protrude out of socket contact surface
DE10133959B4 (en) Electronic component with semiconductor chip

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee