-
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und genauer auf eine Technik zum Steuern einer in einer induktiven Last erzeugten Überspannung beim erzwungenen Anhalten einer Schaltervorrichtung, insbesondere zum Schützen der Halbleitervorrichtung.
-
Eine Zündanlage für einen internen Verbrennungsmotor, wie z. B. einen Automotor, weist ein Problem dahingehend auf, daß ein Steuersignal auf ”EIN” gehalten wird wegen eines Fehlbetriebs oder dergleichen während der Wartung, was bewirkt, daß eine Schaltvorrichtung zum Steuern von Strom in einer induktiven Last (z. B. einem Transformator oder einer Lastspule) leitfähig gehalten wird, was zu einer Verschlechterung der Eigenschaften oder zum Ausfall einer Halbleitervorrichtung selbst oder einer Last aufgrund von Wärmeerzeugung führt.
-
Zum Lösen dieses Problems ist eine Funktion des gezwungenen Anhaltens einer Schaltvorrichtung vorgesehen, wobei eine Zeitschalterschaltung verwendet wird, die nach Ablauf einer vorbestimmten Zeitspanne (etwa mehrere hundert Millisekunden) von dem Beginn eines EIN-Betriebs an arbeitet. In anderen Worten ist es möglich, den Ausfall einer Schaltvorrichtung mittels der Zeitschalterschaltung in dem Fall zu vermeiden, in dem ein EIN-Signal aufgrund eines Fehlbetriebs oder dergleichen über eine vorbestimmte Zeitspanne nach dem Beginn eines EIN-Betriebs abgegeben bleibt.
-
In diesem Fall kann eine erzwungene Stromunterbrechung in der Schaltvorrichtung eine große induzierte elektromotorische Kraft in einer induktiven Last erzeugen, was bewirkt, daß eine Bogenentladung in einer Zündspule mit einer Zeitsteuerung stattfindet, der ein Computer zum Steuern der Zündung eines internen Verbrennungsmotors nicht zu folgen bestimmt ist.
-
Dementsprechend begrenzt eine Zündanlage eine Stromunterbrechungsgeschwindigkeit einer Schaltvorrichtung auf nicht mehr als eine bestimmte Geschwindigkeit, um das Maß an induzierter elektromotorischer Kraft, die in einer induktiven Last erzeugt wird, zu steuern (vgl. die japanische Patentoffenlegungsschrift
JP 2002-4991 ).
-
Allgemein ist jedoch der Ausgangsstrom nicht linear proportional zu der Gatespannung in einer Schaltvorrichtung. Z. B. ist in einer MOS-Gatevorrichtung ein Ausgangsstrom proportional zu dem Quadrat der Gatespannung. Daher wird ein komplizierter Schaltungsaufbau und eine Einstellung benötigt, um die Schaltvorrichtung so zu steuern, daß die Stromunterbrechungsgeschwindigkeit auf nicht mehr als eine bestimmte Geschwindigkeit beschränkt ist.
-
Z. B. steuert die durch die oben erwähnte
JP 2002-4991 offenbarte Erfindung eine Unterbrechungsgeschwindigkeit des Ausgangsstroms mittels der Kapazitätsladezeit. Da ein Kondensator mit hoher Kapazität benötigt wird, um die Unterbrechungsgeschwindigkeit des Ausgangsstroms zu verringern, ist es schwierig, die Schaltfläche zu verringern. Weiter variiert eine induzierte elektromotorische Kraft in Abhängigkeit von der Induktivität einer induktiven Last, was es notwendig macht, die Kapazität des Kondensators in Abhängigkeit von der Induktivität der induktiven Last zu variieren. Daher ist es schwierig, die induzierte elektromotorische Kraft derart zu steuern, daß sie eine gewünschte Klemmspannung ist, ohne von der Induktivität der induktiven Last abhängig zu sein.
-
Wenn das Potential an dem Stromeingangsanschluß aufgrund irgendeines ungewöhnlichen Ereignisses ansteigt, während die Schaltvorrichtung stromführend ist, kann ferner der Ausgangsstrom zunehmen, was eine Schädigung der Schaltvorrichtung bewirkt.
-
US 5,569,982 offenbart eine Zündschaltung, die einen IGBT-Schalter und eine Foldback-Klemmschaltung enthält. Die Foldback-Klemmschaltung hat eine erste höhere Klemmspannung für eine erste kurze Zeitspanne zum zünden des Zündfunkens, die von einer niedrigeren Klemmspannung gefolgt wird. Dadurch wird der Leistungsverbrauch des IGBT-Schalters beim Ausschalten wesentlich verringert.
-
DE 44 28 675 A1 offenbart eine Schaltungsanordnung zum Schutz eines über seinen MOS-Steuereingang ein- und ausschaltbaren Leistungshalbleiter-Schalter vor energiereichen Überspannungen mit einer Spannungsklemmbeschaltung, bestehend aus einer Reihenschaltung aus wenigstens einer zum MOS-Steuereingang des Leistungshalbleiter-Schalters gerichteten Diode und wenigstens einer entgegengerichteten Beschaltungs-Zenerdiode, wobei diese Spannungsklemmbeschaltung elektrisch parallel zur Kollektor-Gate-Strecke des Leistungshalbleiter-Schalters geschaltet ist.
-
Es ist eine Aufgabe der vorliegenden Erfindung, mit einem einfachen Schaltungsaufbau eine Technik des Steuerns einer induzierten elektromotorischen Kraft bereitzustellen, die in einer induktiven Last erzeugt wird, wenn eine Schaltvorrichtung in erzwungener Art und Weise unterbrochen wird.
-
Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Technik des Steuerns einer induzierten elektromotorischen Kraft mit hoher Genauigkeit derart bereitzustellen, daß sie eine gewünschte Klemmspannung unabhängig von der Induktivität der induktiven Last ist, wenn die Schaltvorrichtung in erzwungener Art und Weise unterbrochen wird.
-
Es ist weiter eine Aufgabe der vorliegenden Erfindung, ein Verfahren des Vermeidens des Abbrennens einer Schaltvorrichtung aufgrund eines Spannungsanstiegs an einem Stromeingangsanschluß, wenn die Schaltvorrichtung in einem EIN-Zustand ist.
-
Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
-
Da der Widerstand des Entladewiderstandselementes zunimmt, selbst wenn die Schaltvorrichtung in erzwungener Art und Weise als Antwort auf den vorbestimmten Signalausgang von der Zeitschalterschaltung in den AUS-Zustand gesteuert wird, wird die Schaltvorrichtung durch einen durch die Klemmvorrichtung fließenden Leckstrom in dem EIN-Zustand gehalten, was eine plötzliche Unterbrechung des Kollektorstroms verhindern kann. Daher ist es möglich, das Maß der induzierten elektromotorischen Kraft, die in der induktiven Last erzeugt wird, zu steuern ohne daß ein komplizierter Schaltungsaufbau für das allmähliche Unterbrechen des Kollektorstroms benötigt wird.
-
Die Aufgabe wird ebenfalls gelöst durch eine Halbleitervorrichtung nach Anspruch 3.
-
Eine Spannung zwischen dem Steueranschluß und dem Stromeingangsanschluß der Schaltvorrichtung kann durch die zweite Klemmvorrichtung auf eine Durchbruchspannung geklemmt werden, die geringer ist als eine Durchbruchspannung der ersten Klemmvorrichtung, selbst wenn die Schaltvorrichtung in erzwungener Art und Weise in den AUS-Zustand gesteuert wird als Antwort auf das vorbestimmte Signal, das von der Zeitschalterschaltung abgegeben wird.
-
Die Aufgabe wird ebenfalls gelöst durch eine Halbleitervorrichtung nach Anspruch 6.
-
In dem Fall, in dem die Spannung an dem Stromeingangsanschluß ansteigt, wenn die Schaltvorrichtung in dem EIN-Zustand ist, wird die Schaltvorrichtung in erzwungener Art und Weise in den AUS-Zustand gebracht. Dies kann ein Abbrennen der Schaltvorrichtung verhindern.
-
Weiterentwicklungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
-
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
-
Von den Figuren zeigen:
-
1 einen Schaltplan, der einen Aufbau einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform darstellt;
-
2 einen Schaltplan, der einen Aufbau einer Gateansteuerungsschaltung für die Verwendung in der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform darstellt;
-
3 ein Wellenformdiagramm eines Betriebs der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform;
-
4 einen Schaltplan, der einen Aufbau einer bekannten Halbleitervorrichtung darstellt;
-
5 einen Schaltplan, der einen Aufbau einer Gateansteuerungsschaltung für die Verwendung in der bekannten Halbleitervorrichtung darstellt;
-
6 einen Schaltplan, der einen anderen Aufbau der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform darstellt;
-
7 einen Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach einer zweiten bevorzugten Ausführungsform darstellt;
-
8 einen Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach einer dritten bevorzugten Ausführungsform darstellt;
-
9 einen Schaltplan, der einen anderen Aufbau der Halbleitervorrichtung nach der dritten bevorzugten Ausführungsform darstellt;
-
10 einen Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach einer vierten bevorzugten Ausführungsform darstellt;
-
11 einen Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach einer fünften bevorzugten Ausführungsform darstellt;
-
12 einen Schaltplan, der einen Aufbau einer Überspannungserfassungsschaltung für die Verwendung in der Halbleitervorrichtung nach der fünften bevorzugten Ausführungsform darstellt; und
-
13 ein Wellenformdiagramm eines Betriebs der Halbleitervorrichtung nach der fünften bevorzugten Ausführungsform.
-
Erste bevorzugte Ausführungsform
-
1 ist ein Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach der vorliegenden Erfindung darstellt. Der Eingang einer Steuerschaltung 6 ist mit einem Einganganschluß 10 verbunden und deren Ausgang ist mit dem Eingang einer Gateansteuerungsschaltung 9 verbunden. Der Ausgang der Gateansteuerungsschaltung 9 ist mit dem Gate (Steueranschluß) eines IGBT (Bipolartransistor mit isoliertem Gate) 1 verbunden, der als eine Schaltvorrichtung dient.
-
Nach Empfang eines Eingangssignals VIN durch den Eingangsanschluß 10 steuert die Steuerschaltung 6 das Eingangssignal VIN als Antwort auf ein von einer Überwachungsschaltung (nicht dargestellt) zum Überwachen des Ansteuerzustands des IGBT 1 gesendeten Signals derart, daß ein Steuersignal an die Gateansteuerschaltung 9 abgegeben wird. Die Gateansteuerschaltung 9 steuert das Gate des IGBT 1 als Antwort auf das Steuersignal an.
-
Der Kollektor (Stromeingangsanschluß) des IGBT 1 ist mit einem Ende einer eine Lastspule (induktive Last) 2 bildenden Primärspule und der Kathode einer Zenerdiode (Klemmvorrichtung, erste Klemmvorrichtung) 3 verbunden, und der Emitter des IGBT 1 ist geerdet. Das andere Ende der Primärspule ist mit einer Spannungsquelle 12 verbunden. Die Anode der Zenerdiode 3 ist mit dem Gate des IGBT 1 verbunden. Ein Ende einer zweiten Spule der Lastspule 2 ist mit der Spannungsquelle 12 verbunden und das andere Ende ist mit einem Ende der Zündspule 13 verbunden. Das andere Ende der Zündspule 13 ist geerdet.
-
Die Zenerdiode 3 ist derart angeschlossen, daß sie die Kollektor-Emitter-Spannung in dem IGBT 1 auf eine vorbestimmte Spannung (z. B. näherungsweise 500 V) oder weniger klemmt, um den Ausfall der Lastspule 2 zu vermeiden, und ist gebildet aus Zenerdioden, die in mehreren zehn Ebenen verbunden sind, die jeweils eine Durchbruchspannung im Bereich von näherungsweise 7 bis 8 V besitzen.
-
Ein Ende eines Widerstands 4 ist mit dem Gate des IGBT 1 verbunden und das andere Ende ist mit dem Drain eines NMOS-Transistors 11 verbunden. Der Sourceanschluß des NMOS-Transistors 11 ist geerdet. Ein Widerstand 5 ist zwischen Source und Drain des NMOS-Transistors 11 geschaltet. Der Widerstand des Widerstands 5 wird auf einen solchen Wert festgelegt, daß der Leckstrom in der Zenerdiode 3 den IGBT 1 einschaltet.
-
Der Ausgang eines Inverters 8 ist mit dem Gate des NMOS-Transistors 11 verbunden, und der Ausgang einer Zeitschalterschaltung 7 ist mit dem Eingang des Inverters 8 verbunden. Der Ausgang der Zeitschalterschaltung 7 ist auch mit der Gateansteuerungsschaltung 9 verbunden. Die Widerstände 4, 5, der Inverter 8 und der NMOS-Transistor 11 bilden ein Gateentladewiderstandselement 101 (Entladewiderstandselement). Der Eingang der Zeitschalterschaltung 7 ist mit dem Eingangsanschluß 10 verbunden und empfängt Leistung von dem Eingangssignal VIN.
-
Die Zeitschalterschaltung 7 gibt gewöhnlicherweise ein L-Pegelsignal ab und führt nach dem Empfang eines EIN-Signals durch den Eingangsanschluß 10 einen Zeitsteuerungsbetrieb aus. Insbesondere in dem Fall, in dem ein EIN-Signal aufgrund eines Fehlbetriebs oder dergleichen während eines Wartungsbetriebs eingegeben bleibt, gibt die Zeitschalterschaltung 7 ein H-Pegelsignal nach Ablauf einer vorbestimmten Zeitspanne von dem Beginn des Anlegens des EIN-Signals an aus. In dem Fall, in dem ein EIN-Signal nicht über eine vorbestimmte Zeitspanne eingegeben bleibt, setzt die Zeitschalterschaltung 7 das Abgeben eines L-Pegelsignals fort. Das bedeutet, daß die Zeitschalterschaltung 7 derart gestaltet ist, daß sie ein vorbestimmtes Signal (in dem obigen Fall ein H-Pegelsignal) abgibt, wenn ein EIN-Signal zum Ansteuern des IGBT 1 über eine vorbestimmte Zeitspanne angelegt bleibt.
-
Als nächstes wird mit Bezug auf 2 ein Aufbau der Gateansteuerungsschaltung 9 beschrieben werden. Der Eingang einer Stromspiegelschaltung 14 ist mit dem Ausgang der Steuerschaltung 6 verbunden und deren Ausgang ist mit dem Gate des IGBT 1 verbunden. Der Drainanschluß eines NMOS-Transistors 15 ist mit dem Eingang der Stromspiegelschaltung 14 verbunden und deren Sourceanschluß ist geerdet. Das Gate des NMOS-Transistors 15 ist mit dem Ausgang der Zeitschalterschaltung 7 verbunden.
-
Ein Betrieb der Halbleitervorrichtung des obigen Aufbaus wird nun beschrieben werden. 3 ist eine Wellenformdarstellung des Betriebs der Halbleitervorrichtung nach der vorliegenden Ausführungsform. Der Betrieb der Halbleitervorrichtung ist in zwei Betriebsarten unterteilt: einer in einer Zeitspanne, während der die Zeitschalterschaltung 7 ein L-Pegelsignal abgibt, die im folgenden als eine ”normale Betriebsart” bezeichnet wird, und in die andere in einer Zeitspanne, während der die Zeitschalterschaltung 7 ein H-Pegelsignal abgibt, die im folgenden als eine ”Schutzbetriebsart” bezeichnet wird.
-
Zuerst wird die normale Betriebsart der Halbleitervorrichtung beschrieben werden. In einem anfänglichen Zustand ist die Kollektor-Emitter-Spannung VCE des IGBT 1 gleich einer Spannung VB der Spannungsversorgung 12. Die Spannung V2 der Zündspule 13 ist gleich der Spannung VB.
-
Wenn ein Übergang des Eingangssignals VIN von dem L-Pegel (AUS-Signal) auf den H-Pegel (EIN-Signal) bewirkt wird, steuert die Gateansteuerungsschaltung 9 das Gate des IGBT 1 auf den H-Pegel. Dann geht der IGBT 1 von dem AUS-Zustand in den EIN-Zustand.
-
Die Zeitschalterschaltung 7 gibt ein L-Pegelsignal ab. Der Ausgang der Zeitschalterschaltung 7 wird in dem Inverter 8 derart invertiert, daß er an das Gate des NMOS-Transistors 11 als ein H-Pegelsignal eingegeben wird. Da der NMOS-Transistor 11 in den EIN-Zustand gebracht ist, fließt in dem Gateentladewiderstandselement 101 fließender Strom von dem Widerstand 4 durch den NMOS-Transistor 11 zu einem Massepotential. Daher wird der Widerstand des Gateentladewiderstandselementes 101 nahezu gleich dem des Widerstands 4.
-
Mit dem Übergang des IGBT 1 in den EIN-Zustand fällt die Kollektor-Emitter-Spannung VCE (die im folgenden kurz als ”Spannung VCE” bezeichnet wird) auf das Massepotential, und der von der Spannungsquelle 12 durch die Lastspule 2 und den IGBT 1 fließende Kollektorstrom IC nimmt allmählich zu. Wenn danach der Kollektorstrom IC über einen vorbestimmten Stromwert zunimmt, arbeitet eine Strombegrenzungsschaltung (nicht dargestellt) derart, daß sie den Stromwert begrenzt, was bewirkt, daß die Spannung VCE leicht ansteigt.
-
Als nächstes steuert die Gateansteuerungsschaltung 9 nach Empfang eines AUS-Signals das Gate des IGBT 1 derart an, daß es auf den L-Pegel wechselt, wodurch bewirkt wird, daß der IGBT 1 von dem EIN-Zustand in den AUS-Zustand übergeht. Der Übergang des IGBT 1 in den AUS-Zustand bewirkt, daß der Kollektorstrom IC, der durch die Lastspule 2 fließt, plötzlich unterbrochen wird, wie durch eine durchgezogene Linie angezeigt ist, worauf folgend eine induzierte elektromotorische Kraft über die Lastspule 2 erzeugt wird, und die Spannung VCE steigt plötzlich an.
-
Wie oben beschrieben, ist der Widerstandswert des Gateentladewiderstandselementes 101 gleich dem des Widerstands 4. Daher wird durch den Strom, der so klein ist wie der durch die Zenerdiode 3 fließende Leckstrom, keine Gatespannung eines solchen Pegels erzeugt, daß bewirkt wird, daß der IGBT 1 in den EIN-Zustand übergeht, und die Spannung VCE steigt mit dem in dem AUS-Zustand gehaltenen IGBT 1 an.
-
Wenn die Spannung VCE über näherungsweise 500 V ansteigt, fließt ein Sperrstrom durch die Zenerdiode 3 und den Widerstand 4. Eine durch ein Produkt des Sperrstroms und des Widerstandswertes des Widerstands 4 gegebene Spannung wird an das Gate des IGBT 1 angelegt, was bewirkt, daß der IGBT 1 in den EIN-Zustand übergeht. Dann wird elektrische Ladung von der Lastspule 2 als ein Kollektorstrom in den IGBT 1 entladen. Nachdem elektrische Ladung von der Lastspule 2 entladen ist und die Spannung VCE nahezu auf den gleichen Pegel wie die Klemmspannung gefallen ist, geht der IGBT 1 wieder in den AUS-Zustand über. Auf diese Art und Weise wird die Spannung VCE durch eine Zenerdiode 3 auf eine Klemmspannung von näherungsweise 500 V geklemmt.
-
Als nächstes wird die Spannung einer induzierten elektromotorischen Kraft, die auf der Primärspulenseite erzeugt wird, auf näherungsweise –30 kV angehoben und auf die Sekundärspulenseite übertragen, so daß eine Bogenentladung in der Zündspule 13 stattfindet. Dann fallen die Spannung auf der Primärspulenseite und die Spannung auf der Sekundärspulenseite der Lastspule 2, so daß die Spannung VCE und die Spannung V2 in der Zündspule 13 beide gleich der Spannung VB werden.
-
Als nächstes wird das Verfahren des Schutzbetriebs der Halbleitervorrichtung nach der vorliegenden Ausführungsform beschrieben werden. Nach dem Ablauf einer vorbestimmten Zeitspanne seit dem das Eingangssignal VIN in ein EIN-Signal gewechselt ist, gibt die Zeitschalterschaltung 7 ein H-Pegelsignal ab. Der Signalausgang von der Zeitschalterschaltung 7 wird in dem Inverter 8 invertiert und in das Gate des NMOS-Transistors 11 als ein L-Pegelsignal eingegeben. Nach Empfang des L-Pegelsignals wird der NMOS-Transistor 11 in den AUS-Zustand von dem EIN-Zustand geändert. Dementsprechend ist der Widerstand des Gateentladewiderstandselementes 101 gleich einem kombinierten Widerstandswert der Widerstände 4 und 5.
-
Das von der Zeitschalterschaltung 7 abgegebene H-Pegelsignal wird auch in den NMOS-Transistor 15 (siehe 2) der Gateansteuerungsschaltung 9 eingespeist. Dann wird der NMOS-Transistor 15 in den EIN-Zustand gebracht, was bewirkt, daß der Eingang der Stromspiegelschaltung 14 geerdet wird. Daher wird der Ausgang der Stromspiegelschaltung 14 (Ausgang der Gateansteuerungsschaltung 9) auf den L-Pegel geändert, was bewirkt, daß der IGBT 1 in den AUS-Zustand übergeht. Der Übergang des IGBT 1 in den AUS-Zustand vermeidet die Verschlechterung des IGBT 1 und der Lastspule 2, die aus der Fortführung des EIN-Zustands über eine vorbestimmte Zeitspanne folgt.
-
Mit dem Übergang des IGBT 1 in den AUS-Zustand wird der Kollektorstrom IC allmählich unterbrochen, so daß die Spannung VCE ansteigt. Wie beschrieben ist der Widerstandswert des Gateentladewiderstandselementes 101 gleich dem kombinierten Widerstandswert der Widerstände 4 und 5, wie oben beschrieben. Durch Festlegen des Widerstandswertes des Widerstands 5 wird der kombinierte Widerstandswert auf einen solchen Wert festgelegt, daß der IGBT 1 nahezu durch den durch die Zenerdiode 3 fließenden Leckstrom einschaltet wird. Wenn die Spannung VCE auf näherungsweise 30 V ansteigt, wird eine Gatespannung des zum Halten des IGBT 1 in dem EIN-Zustand ausreichenden Pegels an das Gate des IGBT 1 angelegt. Selbst wenn daher die Gateansteuerungsschaltung 9 ein L-Pegelsignal abgibt, geht der IGBT 1 nicht gänzlich in den AUS-Zustand und der Kollektorstrom IC wird, wie durch gestrichelte Linien angedeutet, allmählich verringert. Wenn der Kollektorstrom IC Null wird, wird der IGBT 1 ganz in den AUS-Zustand gebracht und die Spannung VCE wird VB.
-
Wie oben beschrieben beschränkt das Steuern der in der Schutzbetriebsart angelegten Gatespannung durch angemessenes Auswählen des Widerstandswertes des Widerstands 5 die Spannung VCE derart, daß sie nicht über näherungsweise 30 V ansteigt. Weiter wird auch wie durch die gestrichelten Linien in 3 angedeutet die Spannung V2 in der Zündspule 13 derart beschränkt, daß sie nicht über näherungsweise –3000 V ansteigt, was das Auftreten einer Bogenentladung vermeidet.
-
Hierbei wird angenommen, daß die Spannung VCE in der Schutzbetriebsart (im folgenden auf 30 V in diesem Beispiel bezogen) größer ist als die Spannung VB (in diesem Fall wird angenommen, daß sie die Nominalspannung von 12 V einer herkömmlichen Autobatterie ist) der Spannungsversorgung 12 und einen solchen Wert besitzt, daß eine Bogenentladung in der Zündspule 13 nicht stattfindet. In anderen Worten kann die Spannung VCE in der Schutzbetriebsart festgelegt werden auf einen Wert in Übereinstimmung mit dem Wert der Spannung VB in einem zu verwendenden System oder dergleichen.
-
4 ist ein Schaltplan, der ein Beispiel einer bekannten Halbleitervorrichtung darstellt. Wie in 4 gezeigt, ist die bekannte Halbleitervorrichtung mit einem Widerstand 16 versehen, der anstelle des Gateentladewiderstandselementes 101 angeschlossen ist.
-
5 ist ein Schaltplan, der einen Aufbau der Gateansteuerungsschaltung 9 zur Verwendung in der bekannten Halbleitervorrichtung darstellt. Der Eingang eines Inverters 22 ist mit dem Ausgang der Zeitschalterschaltung 7 (siehe 4) verbunden und der Ausgang des Inverters 22 ist mit dem Gate eines NMOS-Transistors 20 verbunden. Der Sourceanschluß des NMOS-Transistors 20 ist geerdet und dessen Drainanschluß ist mit einem Ende einer Stromquelle 18 und einem Ende eines Kondensators 21 verbunden.
-
Das andere Ende der Stromquelle 18 ist mit einer nicht dargestellten Spannungsquelle verbunden und das andere Ende des Kondensators 21 ist geerdet. Das eine Ende des Kondensators 21 ist auch mit einem Minusanschluß eines Subtrahierers 23 verbunden. Der Plusanschluß des Subtrahierers 23 ist mit dem Ausgang der Steuerschaltung 6 verbunden (siehe 4). Der Ausgang der Stromspiegelschaltung 14 ist mit dem Gate des IGBT 1 verbunden. Hierbei ist der Subtrahierer 23 eine Schaltung zum Abgeben von Strom in Übereinstimmung mit einem Potentialunterschied zwischen dem Plus- und dem Minusanschluß.
-
Der Betrieb der bekannten Halbleitervorrichtung wird nun beschrieben werden. In der normalen Betriebsart wird ein von der Zeitschalterschaltung 7 eingegebenes L-Pegelsignal in dem Inverter 22 invertiert und an das Gate des NMOS-Transistors 20 abgegeben. Daher fließt der von der Stromquelle 18 abfließende Strom durch den NMOS-Transistor 20 zu dem Massepotential. Ein EIN-Signalausgang von der Steuerschaltung 6 wird durch den Subtrahierer 23 direkt in die Stromspiegelschaltung 14 eingespeist. Die Stromspiegelschaltung 14 verstärkt den von dem Subtrahierer 23 abgegebenen Strom und gibt ihn ab. In dem EIN-Zustand des IGBT 1 fließt von der Stromspiegelschaltung 14 abgegebener Strom durch den Widerstand 16, so daß Spannung auf einem für das Halten des IGBT 1 in dem EIN-Zustand ausreichenden Pegel an den Gateanschluß des IGBT 1 angelegt wird.
-
Wenn ein EIN-Signal durch den Eingangsanschluß 10 über eine vorbestimmte Zeitspanne angelegt bleibt, gibt die Zeitschalterschaltung 7 ein H-Pegelsignal ab. Dann führt die Halbleitervorrichtung die Schutzbetriebsart aus. Der Signalausgang von der Zeitschalterschaltung 7 wird in dem Inverter 22 invertiert (siehe 5) und an den Gateanschluß des NMOS-Transistors 20 angelegt, wodurch bewirkt wird, daß der NMOS-Transistor 20 in den AUS-Zustand übergeht. Wenn der NMOS-Transistor 20 in den AUS-Zustand übergeht, lädt der von der Stromquelle 18 abfließende Strom allmählich den Kondensator 21.
-
Wie oben beschrieben ist ein Ende des Kondensators 21 mit dem Minusanschluß des Subtrahierers 23 verbunden. Der Subtrahierer 23 gibt Strom in Übereinstimmung mit einem den Potentialunterschied zwischen einem von der Steuerschaltung 6 abgegebenen Steuersignal und einem Potential an einem Ende des Kondensators 21 ab. Daher wird der Ausgangsstrom von dem Subtrahierer 23 allmählich verringert. Mit einer solchen Verringerung fällt die an den Gateanschluß des IGBT 1 angelegte Spannung, wodurch bewirkt wird, daß der durch den IGBT 1 fließende Kollektorstrom IC allmählich unterbrochen wird.
-
Nach Abschluß des Ladens des Kondensators 21 wird der Ausgangsstrom von dem Subtrahierer 23 verringert. Somit wird auch der Ausgangsstrom von der Stromspiegelschaltung 14 auf Null verringert, so daß der IGBT 1 ganz in den AUS-Zustand gebracht wird, wodurch eine Unterbrechung des Kollektorstroms IC bewirkt wird. Da der Kollektorstrom IC allmählich unterbrochen wird, wird keine große induzierte elektromotorische Kraft an der Lastspule erzeugt, was das Auftreten einer Bogenentladung in der Zündspule 13 vermeidet.
-
Wie oben beschrieben verwendet die bekannte Halbleitervorrichtung den Subtrahierer 23 und den Kondensator 21 zum Steuern einer Unterbrechungsgeschwindigkeit des Ausgangsstroms von der Gateansteuerungsschaltung 9 durch eine Aufladegeschwindigkeit des Kondensators 21 und ist derart gestaltet, daß eine Unterbrechungsgeschwindigkeit des Kollektorstroms IC auf eine solche Geschwindigkeit beschränkt wird, daß keine große induzierte elektromotorische Kraft erzeugt wird.
-
Dementsprechend besitzt die Gateansteuerungsschaltung 9 einen komplizierten Aufbau mit der Stromquelle 18, dem Kondensator 21, dem Subtrahierer 23 und dergleichen. Um die Unterbrechungsgeschwindigkeit des Kollektorstroms IC ausreichend zu verringern, muß die Kapazität des Kondensators 21 erhöht werden, wodurch erschwert wird, die Schaltungsfläche der Halbleitervorrichtung zu verringern.
-
Weiter wird die Unterbrechungsgeschwindigkeit des Kollektorstroms IC durch den Kapazitätswert des Kondensators 21 gesteuert, wodurch es notwendig gemacht wird, die Kapazität des Kondensators 21 in Übereinstimmung mit der Anzahl der Bindungen der Lastspule 2 festzulegen.
-
Darüber hinaus kann in dem Fall, in dem die Leistung zum Treiben des Subtrahierers 23 von dem Eingangssignal VIN erhalten werden muß, die an den Subtrahierer 23 gelieferte Leistung aufgrund von Anheben des Massepotentials oder dergleichen verringert sein, was bewirkt, daß der Subtrahierer 23 nicht arbeitet.
-
Bei der vorliegenden Ausführungsform ist es nicht notwendig, die Unterbrechungsgeschwindigkeit des Ausgangsstroms von der Gateansteuerungsschaltung 9 zu steuern, und der Ausgangsstrom wird einfach unterbrochen, wenn ein H-Pegelsignal von der Zeitschalterschaltung 7 eingespeist wird. Da kein Kondensator verwendet werden muß, kann die Schaltfläche verringert sein.
-
Der Widerstandswert des Widerstands 5 wird derart eingestellt, daß eine an das Gate des IGBT 1 angelegte Steuerspannung so eingestellt ist, daß die Höhe einer Klemmspannung zum Klemmen der Spannung VCE gesteuert werden kann. In anderen Worten kann die Spannung VCE auf einer gewünschten Klemmspannung geklemmt werden unabhängig von der Induktivität der zu verwendenden Lastspule 2.
-
Die vorliegende Ausführungsform verwendet den NMOS-Transistor 11 derart, daß er das Gateentladewiderstandselement 101 bildet. Jedoch kann statt dessen ein PMOS-Transistor 24 wie in 6 gezeigt verwendet werden.
-
6 zeigt einen beispielhaften Aufbau, bei dem das Gateentladewiderstandselement 101 den PMOS-Transistor 24 enthält. Der Eingang eines Puffers 45 ist mit dem Ausgang der Zeitschalterschaltung 7 verbunden und dessen Ausgang ist mit dem Gate des PMOS-Transistors 24 verbunden. Der Widerstand 4 ist zwischen den Sourceanschluß und den Drainanschluß des PMOS-Transistors 24 eingefügt. Der Sourceanschluß des PMOS-Transistors 24 ist mit dem Gate des IGBT 1 verbunden und der Drainanschluß ist geerdet. Bei der vorliegenden Ausführungsform wird ein Widerstand mit großem Widerstandswert als der Widerstand 4 verwendet und ein Widerstand mit einem geringen Widerstandwert wird als der Widerstand 5 verwendet. Der weitere Aufbau ist der gleiche wie der der in 1 dargestellten Halbleitervorrichtung, deren wiederholte Erklärung daher hier ausgelassen wird. Der Betrieb ist auch der gleiche wie der des in 1 gezeigten Aufbaus, dessen Erklärung hier ausgelassen ist.
-
Bei dem obigen Aufbau wird ein IGBT als eine Schaltvorrichtung verwendet. Jedoch ist die vorliegende Erfindung auch anwendbar auf eine Halbleitervorrichtung, die einen Leistungs-MOSFET oder dergleichen verwendet. Weiter kann die Schaltungsfläche verringert werden durch Bilden der Bauelemente mit Ausnahme der Lastspule 2 auf dem gleichen Halbleitersubstrat.
-
Zweite bevorzugte Ausführungsform
-
7 ist ein Schaltplan, der einen Aufbau einer Halbleitervorrichtung gemäß der vorliegenden Erfindung darstellt. Die Kathode einer Zenerdiode 28 (zweite Klemmvorrichtung) ist mit dem Kollektor des IGBT 1 verbunden und die Anode ist mit dem Sourceanschluß des PMOS-Transistors 27 und einem Ende eines Widerstands 29 verbunden. Der Drainanschluß des PMOS-Transistors 27 ist mit dem Gate des IGBT 1 verbunden. Eine Durchbruchspannung der Zenerdiode 28 wird auf den gleichen Wert wie der der Zenerdiode 3 festgelegt.
-
Das andere Ende des Widerstands 29 ist mit dem Gateanschluß des PMOS-Transistors 27 und dem Drain eines NMOS-Transistors 26 verbunden. Der Sourceanschluß des NMOS-Transistors 26 ist geerdet. Der Ausgang einer Pufferschaltung 25 ist mit dem Gateanschluß des NMOS-Transistors 26 verbunden und der Eingang ist mit dem Ausgang der Zeitschalterschaltung 7 verbunden.
-
Da der andere Aufbau der gleiche wie der bei der ersten bevorzugten Ausführungsform beschriebene ist, sind gleiche Bauelemente durch die gleichen Bezugszeichen bezeichnet und eine wiederholte Erklärung wird hier ausgelassen.
-
Der Betrieb der Halbleitervorrichtung nach der vorliegenden Ausführungsform wird nun beschrieben werden. In der normalen Betriebsart wird ein von der Zeitschalterschaltung 7 abgegebenes L-Pegelsignal an das Gate des NMOS-Transistors 26 über die Pufferschaltung 25 abgegeben. Somit ist der NMOS-Transistor 26 in dem AUS-Zustand. Der PMOS-Transistor 27 wird nicht eingeschaltet und die Zenerdiode 28 wird nicht zwischen den Gateanschluß und den Kollektoranschluß des IGBT 1 geschaltet. Daher wird die Gate-Kollektor-Spannung des IGBT 1 durch die Zenerdiode 3 geklemmt. Dann steigt die Spannung VCE auf etwa den gleichen Pegel wie die Klemmspannung bei der Zenerdiode 3, so daß Entladung an der Zündspule 13 auftritt.
-
In der Schutzbetriebsart wird der NMOS-Transistor 26 nach Empfang eines H-Pegelsignals von der Zeitschalterschaltung 7 in den EIN-Zustand gebracht. Der Gateanschluß des PMOS-Transistors 27 wird über den NMOS-Transistor 26 geerdet, wodurch der NMOS-Transistor 27 in den EIN-Zustand gebracht wird. Daher werden die Zenerdioden 28 und 3 parallel zwischen den Gateanschluß und den Kollektoranschluß des IGBT 1 geschaltet.
-
In der Schutzbetriebsart fließt der durch die Zenerdioden 28 und 3 fließende Leckstrom in die Widerstände 4 und 5, wodurch bewirkt wird, daß der IGBT 1 in dem EIN-Zustand gehalten wird. Als Folge wird ähnlich der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform die Kollektor-Emitter-Spannung VCE auf eine gewünschte Klemmspannung geklemmt, was das Auftreten einer Bogenentladung in der Zündspule 13 verhindert.
-
Die Halbleitervorrichtung nach der vorliegenden Ausführungsform erzielt zusätzlich zu den Wirkungen, die durch die erste bevorzugte Ausführungsform erreicht werden, die folgenden Wirkungen.
-
Der Aufbau gemäß der ersten bevorzugten Ausführungsform sichert eine Gatespannung, die notwendig ist zum Einschalten des IGBT 1, nur durch den Leckstrom, der durch die Zenerdiode 3 fließt. Es ist daher notwendig, den Widerstandswert des Widerstands 5 auf einen großen Wert festzulegen.
-
Bei der vorliegenden Ausführungsform wird der durch die Zenerdiode 28 fließende Leckstrom zu dem Leckstrom hinzu addiert, der durch die Zenerdiode 3 fließt, wodurch dem Widerstandswert des Widerstands 4 erlaubt wird, niedriger festgelegt zu werden als bei der ersten bevorzugten Ausführungsform. Daher kann die Schaltungsfläche weiter verringert werden als bei der ersten bevorzugten Ausführungsform.
-
Bei dem obigen Aufbau wird ein IGBT als eine Schaltvorrichtung verwendet. Jedoch ist die vorliegende Erfindung auch auf eine Halbleitervorrichtung anwendbar, die einen Leistungs-MOSFET oder dergleichen verwendet. Weiter kann die Schaltungsfläche verringert werden durch Bilden der Bauelemente mit Ausnahme der Lastspule 2 auf dem gleichen Halbleitersubstrat.
-
Dritte bevorzugte Ausführungsform
-
8 ist ein Schaltplan, der einen Aufbau einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt. Bei der vorliegenden Ausführungsform ist der Widerstand (Entladewiderstandselement) 16 anstelle des Gateentladewiderstandselementes 101 mit dem Gateanschluß des IGBT 1 verbunden. Die Zenerdiode 28 ist derart gestaltet, daß sie eine Durchbruchsspannung besitzt, die gleich einer gewünschten Klemmspannung (z. B. näherungsweise 30 V) zum Klemmen der Spannung VCE ist.
-
Da der andere Aufbau der gleiche ist wie der bei der zweiten bevorzugten Ausführungsform beschriebene, sind gleiche Bauelemente durch die gleichen Bezugszeichen bezeichnet und die wiederholte Erklärung wird hier ausgelassen.
-
Der Betrieb der Halbleitervorrichtung nach der vorliegenden Ausführungsform wird nun beschrieben werden. In der normalen Betriebsart wird ein von der Zeitschalterschaltung 7 abgegebenes L-Pegelsignal an das Gate des NMOS-Transistors 26 über die Pufferschaltung 25 abgegeben. Der NMOS-Transistor 26 wird in den AUS-Zustand gebracht und der Gateanschluß des PMOS-Transistors 27 wird nicht über den NMOS-Transistor 26 geerdet und somit in den AUS-Zustand gebracht.
-
Daher wird die Kollektor-Emitter-Spannung VCE durch die Zenerdiode 3 geklemmt. Das bedeutet, daß die Spannung VCE auf näherungsweise 500 V ansteigen kann, wodurch bewirkt wird, daß die Zündspule 13 eine Bogenentladung ausführt.
-
Als nächstes wird in der Schutzbetriebsart ein H-Pegelsignal von der Zeitschalterschaltung 7 abgegeben. Nach Empfang des von der Zeitschalterschaltung 7 abgegebenen Signals wird der IGBT 1 in den AUS-Zustand gesteuert, was die von der Fortführung des EIN-Zustands resultierende Degradation des IGBT 1 und der Lastspule 2 verhindert.
-
Der Ausgang der Zeitschalterschaltung 7 wird auch über die Pufferschaltung 25 an den Gateanschluß des NMOS-Transistors 26 abgegeben, wodurch bewirkt wird, daß der NMOS-Transistor 26 in den EIN-Zustand übergeht. Der Gateanschluß des PMOS-Transistors 27 wird über den NMOS-Transistor 26 geerdet und in den EIN-Zustand gebracht. Als Folge des Übergangs des PMOS-Transistors 27 in den EIN-Zustand wird die Zenerdiode 28 zwischen dem Gateanschluß und dem Kollektoranschluß des IGBT 1 über den PMOS-Transistor 27 geschaltet.
-
Eine Durchbruchspannung der Zenerdiode 28 wird geringer festgelegt als die der Zenerdiode 3. Somit wird, wenn der IGBT 1 in den AUS-Zustand gebracht wird, die Kollektor-Emitter-Spannung VCE auf eine Klemmspannung geklemmt, die nahezu durch die Zenerdiode 28 bestimmt ist.
-
Da die erste und zweite bevorzugte Ausführungsform den Leckstrom der Zenerdioden ausnutzen, ist es schwierig, eine gewünschte Klemmspannung unter Temperaturbedingungen eines weiten Bereichs festzulegen.
-
Bei der vorliegenden Ausführungsform kann eine gewünschte Klemmspannung unter Temperaturbedingungen eines weiten Bereichs erzielt werden durch geeignetes Auswählen einer Durchbruchspannung der Zenerdiode 28.
-
Bei der vorliegenden Ausführungsform ist der PMOS-Transistor 27 mit der Zenerdiode 28 verbunden. Jedoch kann ein NMOS-Transistor 30 wie in 9 gezeigt anstelle des PMOS-Transistors 27 verwendet werden.
-
Bei dem in 9 gezeigten Schaltungsaufbau ist der Drainanschluß des NMOS-Transistors 30 mit der Anode der Zenerdiode 28 verbunden und dessen Sourceanschluß ist geerdet. Ein Ende eines Widerstands 31 und der Ausgang eines Puffers 32 sind mit dem Gateanschluß des NMOS-Transistors 30 verbunden. Das andere Ende des Widerstands 31 ist mit dem Gateanschluß des IGBT 1 verbunden. Der Ausgang der Zeitschalterschaltung 7 ist mit dem Eingang des Puffers 32 verbunden. Der weitere Aufbau ist der gleiche wie der in 8 gezeigte, und eine wiederholte Erklärung davon wird somit hier ausgelassen.
-
Der Betrieb wird nun beschrieben werden. In der normalen Betriebsart wird ein L-Pegelsignal von der Zeitschalterschaltung 7 abgegeben und in das Gate des NMOS-Transistors 30 über dem Puffer 32 eingespeist. Dann wird der NMOS-Transistor 30 in den AUS-Zustand gebracht und die Gate-Kollektor-Spannung in dem IGBT 1 wird in der normalen Betriebsart durch die Zenerdiode 3 geklemmt.
-
Wenn als nächstes ein EIN-Signal über eine vorbestimmte Zeitspanne an das Gate des IGBT 1 angelegt bleibt, gibt die Zeitschalterschaltung 7 ein H-Pegelsignal ab. Dann geht der NMOS-Transistor 30 in den EIN-Zustand über, wodurch bewirkt wird, daß die Zenerdiode 28 zwischen den Gateanschluß und den Kollektor des IGBT 1 geschaltet wird.
-
Da die Durchbruchspannung der Zenerdiode 28 niedriger festgelegt ist als die der Zenerdiode 3, ist die Gate-Kollektor-Spannung des IGBT 1 durch die Zenerdiode 28 in der Schutzbetriebsart geklemmt. Durch geeignetes Auswählen der Durchbruchspannung der Zenerdiode 28 kann die Klemmspannung in der Schutzbetriebsart auf einen gewünschten Wert mit hoher Genauigkeit festgelegt werden.
-
Bei dem obigen Aufbau wird ein IGBT als eine Schaltvorrichtung verwendet. Jedoch ist die vorliegende Erfindung auch anwendbar auf eine Halbleitervorrichtung, die einen Leistungs-MOSFET oder dergleichen verwendet. Weiter kann die Schaltungsfläche verringert werden durch Bilden der Bauelemente mit Ausnahme der Lastspule 2 auf dem gleichen Halbleitersubstrat.
-
Vierte bevorzugte Ausführungsform
-
10 ist ein Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach der vorliegenden Ausführungsform darstellt. Der Emitter eines PNP-Transistors (erster Transistor) 37 ist mit der Kathode der Zenerdiode 3 verbunden und der Kollektor (Stromeingangsanschluß) ist mit dem Basisanschluß des NPN-Transistors (zweiter Transistor) 38 und der Kathode einer Zenerdiode 36 verbunden. Der Basisanschluß des PNP-Transistors 37 ist mit dem Kollektoranschluß des NPN-Transistors 38 verbunden, und der Emitteranschluß (Stromausgangsanschluß) des NPN-Transistors 38 ist mit einem Ende eines Widerstands 39 verbunden. Das andere Ende des Widerstands 39 ist geerdet.
-
Hierbei bilden der PNP-Transistor
37 und der NPN-Transistor
38 einen Thyristor, und der Widerstand
39 ist derart vorgesehen, daß er den Latch-Up des Thyristors verhindert. Weiter kann der PNP-Transistor
37 unter Verwendung eines parasitären PNP-Transistors des IGBT
1 aufgebaut sein wie es in der japanischen Patentoffenlegungsschrift
JP 2000-183341 offenbart ist.
-
Die Kathode einer Zenerdiode 35 ist mit der Anode der Zenerdiode 36 verbunden und die Anode der Zenerdiode 35 ist mit der Kathode einer Zenerdiode 34 verbunden. Die Anode der Zenerdiode 34 ist mit einem Ende des Widerstands 29, dem Drainanschluß (Stromausgangsanschluß) des PMOS-Transistors (dritter Transistor) 27 und der Kathode einer Zenerdiode 33 (dritte Klemmvorrichtung) verbunden. Die Anode der Zenerdiode 33 ist geerdet.
-
Da der weitere Aufbau der gleiche ist wie der bei der dritten bevorzugten Ausführungsform beschriebene, werden gleiche Bauelemente durch die gleichen Bezugszeichen bezeichnet und eine wiederholte Erklärung wird hier ausgelassen.
-
Der Betrieb der Halbleitervorrichtung nach der vorliegenden Ausführungsform wird nun beschrieben werden. Zuerst wird das Verfahren der normalen Betriebsart beschrieben werden. Nach Empfang eines EIN-Signals über den Eingangsanschluß 10 geht der IGBT 1 von dem AUS-Zustand in den EIN-Zustand über. Zu dieser Zeit gibt die Zeitschalterschaltung 7 ein L-Pegelsignal ab, wodurch der NMOS-Transistor 26 in den AUS-Zustand gebracht wird.
-
Mit dem Übergang des IGBT 1 in dem EIN-Zustand fliest der Kollektorstrom IC allmählich von der Spannungsquelle 12 über den IGBT 1 ab. Zu dieser Zeit wird ein Teil des Kollektorstroms IC ein Emitterstrom in dem NPN-Transistor 37, wodurch bewirkt wird, daß der Thyristor, der den NPN-Transistor 37 und den PNP-Transistor 38 enthält, in den EIN-Zustand übergeht. Dann fließt der Strom über den NPN-Transistor 37, den PNP-Transistor 38 und den Widerstand 39 zu dem Massepotential ab.
-
Als nächstes bewirkt der Übergang des IGBT 1 in den AUS-Zustand, daß der Kollektorstrom IC plötzlich unterbrochen wird, so daß die Kollektor-Emitter-Spannung VCE ansteigt. Zu dieser Zeit fließt aufgrund der plötzlichen Unterbrechung des Kollektorstroms IC kein Strom in den PNP-Transistor 37, wodurch der Thyristor in den AUS-Zustand gebracht wird. Daher sind die Zenerdioden 33 bis 36 abgetrennt von der Halbleitervorrichtung, wenn der IGBT 1 in dem AUS-Zustand ist. Dies bewirkt, daß die Spannung VCE durch die Zenerdiode 3 geklemmt wird. Wenn die Spannung VCE auf etwa den gleichen Pegel wie die Klemmspannung in der Zenerdiode 3 ansteigt, findet eine Bogenentladung in der Zündspule 13 statt.
-
Als nächstes wird die Schutzbetriebsart gemäß der vorliegenden Ausführungsform beschrieben werden. Wenn ein EIN-Signal über eine vorbestimmte Zeitspanne angelegt bleibt, gibt die Zeitschalterschaltung 7 ein H-Pegelsignal ab. Der Ausgang der Zeitschalterschaltung 7 wird über die Gateansteuerungsschaltung 9 und die Pufferschaltung 25 in das Gate des NMOS-Transistors 26 eingespeist.
-
Nach Empfang des H-Pegelsignals von der Zeitschalterschaltung 7 wird der NMOS-Transistor 26 in den AUS-Zustand gebracht und der Gateanschluß des PMOS-Transistors 27 über den NMOS-Transistor 26 geerdet, womit er in den EIN-Zustand gebracht wird. Als Folge sind die Zenerdioden 34 bis 36 zwischen dem Gateanschluß und dem Kollektoranschluß des IGBT 1 über den PNP-Transistor 37 geschaltet.
-
Weiter steuert die Gateansteuerungsschaltung 9 nach Empfang des H-Pegelsignals von der Zeitschalterschaltung 7 den IGBT 1 in den AUS-Zustand. Daher wird der Kollektorstrom IC plötzlich unterbrochen, wodurch die Kollektor-Emitter-Spannung VCE ansteigt.
-
Wie oben beschrieben sind die Zenerdioden 34 bis 36 zwischen dem Gateanschluß und dem Kollektoranschluß des IGBT 1 über den PNP-Transistor 37 geschaltet. Der PNP-Transistor 37 ist in dem EIN-Zustand und besitzt daher eine Kollektorspannung (Basisspannung des NPN-Transistors 38), die nahezu gleich der Kollektor-Emitter-Spannung VCE des IGBT 1 ist. Daher ist die Spannung VCE auf eine Durchbruchsspannung der Zenerdioden 34 bis 36 geklemmt. Die Anzahl der Niveaus der Zenerdioden, die hier verwendet werden, kann gemäß einem gewünschten Spannungswert variiert werden.
-
Der durch die Zenerdioden 34 bis 36 fließende Strom ist durch den Thyristor mit dem NPN-Transistor 37 und dem PNP-Transistor 38 beschränkt. Daher fallen die Zenerdioden 34 bis 36 bis zu einem großen Strom nicht aus.
-
Bei der Halbleitervorrichtung nach der vorliegenden Ausführungsform kann die Schaltungsfläche verringert werden durch Verwenden eines parasitären PNP-Transistors des IGBT 1 als der PNP-Transistor 37.
-
Bei der Halbleitervorrichtung nach der zweiten bevorzugten Ausführungsform bewirkt ein Anstieg der Kollektor-Emitter-Spannung VCE bei dem AUS-Betrieb des IGBT 1, das eine Ruhespannung zwischen dem Sourceanschluß und dem Drainanschluß des PMOS-Transistors 27 angelegt wird. Daher muß ein PMOS-Transistor mit hoher Durchbruchsspannung als PMOS-Transistor 27 verwendet werden, was eine Zunahme der Schaltungsfläche verursacht.
-
Bei der vorliegenden Ausführungsform ist die an den PMOS-Transistor 27 angelegte Spannung beschränkt durch die Zenerdiode 33 auf nicht mehr als die Durchbruchsspannung der Zenerdiode 33. Somit kann ein PMOS-Transistor mit niedriger Durchbruchsspannung als der PMOS-Transistor 27 verwendet werden. Folglich kann die Schaltungsfläche verringert werden.
-
Bei dem obigen Aufbau wird ein IGBT als eine Schaltvorrichtung verwendet. Jedoch ist die vorliegende Erfindung auch anwendbar auf eine Halbleitervorrichtung, die einen Leistungs-MOSFET oder dergleichen verwendet. Weiter kann die Schaltungsfläche verringert werden durch Bilden der Bauelemente außer der Lastspule 2 auf dem gleichen Halbleitersubstrat.
-
Fünfte bevorzugte Ausführungsform
-
11 ist ein Schaltplan, der einen Aufbau einer Halbleitervorrichtung nach der vorliegenden Ausführungsform darstellt. Der Eingang einer Überspannungserfassungsschaltung 40 ist mit der Kathode der Zenerdiode 33 verbunden und deren Ausgang ist mit der Gateansteuerungsschaltung 9 verbunden.
-
Da der weitere Aufbau der gleiche ist wie der bei der vierten bevorzugten Ausführungsform beschriebene, sind gleiche Bauelemente durch die gleichen Bezugszeichen bezeichnet und eine wiederholte Erklärung wird daher hier ausgelassen.
-
12 ist ein Schaltplan, der einen Aufbau der Überspannungserfassungsschaltung 40 darstellt. Ein Ende eines Widerstands 44 und die Kathode der Zenerdiode 33 sind mit dem Plusanschluß einer Vergleichers 42 verbunden. Das andere Ende des Widerstands 44 ist geerdet.
-
Eine Referenzspannungsquelle 43 ist mit dem Minusanschluß des Vergleichers 42 verbunden. Die Spannung der Referenzspannungsquelle 43 wird auf einen Wert festgelegt, der geringer ist als die Durchbruchsspannung der Zenerdiode 33. Der Ausgang des Vergleichers 42 ist mit dem Eingang einer Verriegelungsschaltung 41 verbunden, und der Ausgang der Verriegelungsschaltung 41 ist mit der Gateansteuerungsschaltung 9 verbunden.
-
Mit Bezug auf 13 wird der Betrieb der Halbleitervorrichtung nach der vorliegenden Ausführungsform nun beschrieben werden. In dem Fall, in dem die Spannung VCE nicht größer ist als eine Durchbruchspannung, die während des EIN-Zustands durch die Zenerdioden 33 bis 36 vorgegeben ist (z. B. ungefähr 30 V, während des EIN-Betriebs des IGBT 1), wird eine an den Plusanschluß des Vergleichers 42 angelegte Spannung nahezu 0 V, was geringer ist als eine Referenzspannung. Als Folge gibt der Vergleicher 42 ein L-Pegelsignal ab. Die Verriegelungsschaltung 41 fährt mit dem Abgeben eines L-Pegelsignals fort.
-
Wenn irgendein ungewöhnliches Ereignis auftritt, so daß bewirkt wird, daß die Kollektor-Emitter-Spannung VCE über die durch die Zenerdioden 33 bis 36 vorgegebene Durchbruchsspannung (z. B. etwa 30 V) ansteigt während des EIN-Betriebs des IGBT 1, fließt Strom von dem Kollektor des IGBT 1 zu der Zenerdiode 33 und den Widerstand 44 über den PNP-Transistor 37 und die Zenerdioden 34 bis 36. Als Folge wird eine Spannung, die gleich der Durchbruchspannung der Zenerdiode 33 ist, an den Plusanschluß des Vergleichers 42 angelegt.
-
Wenn die an den Plusanschluß des Vergleichers 42 angelegte Spannung die Referenzspannung übersteigt, gibt der Vergleicher 42 ein H-Pegelsignal ab. Nach Empfang des Ausgangs von dem Vergleicher 42 gibt die Verriegelungsschaltung 41 ein H-Pegelsignal ab. Dann fährt die Verriegelungsschaltung 41 fort, das H-Pegelsignal abzugeben, selbst wenn die Spannung VCE abfällt.
-
Nach Empfang des Ausgangs von der Überspannungserfassungsschaltung 40 (d. h. dem Ausgang von dem Vergleicher 42) steuert die Gateansteuerungsschaltung 9 den IGBT 1 in den AUS-Zustand. Der weitere Betrieb ist der gleiche wie der bei der dritten bevorzugten Ausführungsform beschriebene, weshalb die Erklärung davon hier ausgelassen wird.
-
In dem Fall, in dem die Spannung VCE ansteigt, wenn der IGBT 1 in dem EIN-Zustand ist, fließt ein großer Kollektorstrom IC in den IGBT 1, was einen thermischen Durchbruch des IGBT 1 bewirken kann.
-
Bei der vorliegenden Ausführungsform, in dem Fall, in dem die Überspannungserfassungsschaltung 40 eine Sperrspannung in der Zenerdiode 33 erfaßt bevor die Zeitschalterschaltung 7 ein H-Pegelsignal abgibt, gibt die Gateansteuerungsschaltung 9 ein AUS-Signal ab, wodurch der IGBT 1 in den AUS-Zustand übergeht. Dies verhindert den Ausfall des IGBT 1 durch Abbrennen.
-
Bei dem obigen Aufbau wird ein IGBT als eine Schaltvorrichtung verwendet. Jedoch ist die vorliegende Erfindung auch anwendbar auf eine Halbleitervorrichtung, die einen Leistungs-MOSFET oder dergleichen verwendet. Weiter kann die Schaltungsfläche verringert werden durch Bilden der Bauelemente mit Ausnahme der Lastspule 2 auf dem gleichen Halbleitersubstrat.
-
Bei der vorliegenden Ausführungsform ist die Überspannungserfassungsschaltung 40 hinzugefügt zu dem bei der vierten bevorzugten Ausführungsform beschriebenen Aufbau (siehe 10). Jedoch ist dies kein beschränkendes Beispiel und die vorliegende Ausführungsform ist auch anwendbar auf einen anderen Aufbau. Es ist lediglich notwendig, daß das eine Ende der Überspannungserfassungsschaltung 40 mit der Kathode der Zenerdiode 33 verbunden ist und daß der IGBT 1 durch den Ausgang der Überspannungserfassungsschaltung 40 in den AUS-Zustand gesteuert wird. Selbst wenn der weitere Aufbau verschieden ist, werden ähnliche Wirkungen erzielt.