DE102005020972A1 - Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren - Google Patents

Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE102005020972A1
DE102005020972A1 DE102005020972A DE102005020972A DE102005020972A1 DE 102005020972 A1 DE102005020972 A1 DE 102005020972A1 DE 102005020972 A DE102005020972 A DE 102005020972A DE 102005020972 A DE102005020972 A DE 102005020972A DE 102005020972 A1 DE102005020972 A1 DE 102005020972A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
base frame
conductive bump
lower semiconductor
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005020972A
Other languages
English (en)
Inventor
Heung-Kyu Kwon
Kyung-Lae Jang
Hee-Seok Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005020972A1 publication Critical patent/DE102005020972A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/14—Stoves or ranges for gaseous fuels with special adaptation for travelling, e.g. collapsible
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/12—Arrangement or mounting of control or safety devices
    • F24C3/126—Arrangement or mounting of control or safety devices on ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

Die Erfindung bezieht sich auf eine Halbleiterpackung mit einem Basisrahmen (110), einem unteren Halbleiterchip (120), der mit dem Basisrahmen elektrisch verbunden ist und eine auf einer Oberseite desselben ausgebildete erste Bondkontaktstelle (122) aufweist, und einem oberen Halbleiterchip (140), der über dem unteren Halbleiterchip liegt und eine auf einer Unterseite desselben ausgebildete zweite Bondkontaktstelle (142) aufweist. DOLLAR A Erfindungsgemäß beinhaltet die Halbleiterpackung einen ersten leitfähigen Bondhügel (124) und einen zweiten leitfähigen Bondhügel (144), die gemeinsam die erste Bondkontaktstelle mit der zweiten Bondkontaktstelle koppeln. DOLLAR A Verwendung in der Halbleiterpackungstechnik.

Description

  • Die Erfindung bezieht sich auf eine Halbleiterpackung nach dem Oberbegriff des Anspruchs 1 und auf ein zugehöriges Herstellungsverfahren.
  • Die Nachfrage nach kleineren elektronischen Anwendungen erforderte die Entwicklung von dünneren und kleineren Halbleiterpackungen, die ihrerseits kleinere Halbleiterbauelemente erfordern. Um der Marktanforderung zu genügen, wurden zur Herstellung von Halbleiterbauelementen eine System-auf-Chip(SOC)-Konfiguration und eine System-in-Packung(SIP)-Konfiguration vorgeschlagen.
  • Ein SOC ist ein Halbleiterbauelement, bei dem eine Mehrzahl von Halbleiterchips in einen einzelnen Halbleiterchipaufbau integriert ist. Ein SIP ist ein Halbleiterbauelement, bei dem eine Mehrzahl von einzelnen Halbleiterchips in einer einzelnen Halbleiterpackung zusammengefasst ist. Gemäß dem SIP-Prozess wird eine Mehrzahl von Halbleiterchips horizontal oder vertikal in eine einzelne Halbleiterpackung verbracht und weist ein typisches Mehrchippackungs(MCP)-Konzept auf. Im Allgemei nen wird eine Mehrzahl von Halbleiterchips horizontal in der MCP verbaut, jedoch in dem SIP vertikal gestapelt.
  • Bei einer Leiterplatte einer allgemeinen elektronischen Anwendung ist ein Halbleiterbauelement zusammen mit einem passiven Bauelement angebracht, um Rauschcharakteristika des Halbleiterbauelements zu verbessern. Das passive Bauelement beinhaltet einen Kondensator, einen Widerstand und/oder einen Induktor. Das passive Bauelement ist so dicht wie möglich an dem Halbleiterbauelement angebracht, um Charakteristika des Halbleiterbauelements zu verbessern. Demgemäß wurde ein SIP entwickelt, in dem ein passives Bauelement, wie ein Kondensator, und ein Halbleiterchip, wie ein Mikroprozessor, enthalten sind.
  • Ein Kondensator als das passive Element wird unter Verwendung eines Siliciumwafers hergestellt. Die Technik zur Bildung eines Kondensators unter Verwendung eines Siliciumwafers ist allgemein bekannt. Eine exemplarische Technik ist in der am 31. August 1999 von Lucent Technology Co., Ltd. eingereichten US-Patentanmeldung Nr. 9/386.660 offenbart.
  • In der Patentschrift US 6.057.598 sind eine Halbleiterpackung und ein Verfahren zur Herstellung derselben offenbart, bei denen ein oberer und ein unterer Halbleiterchip durch Flip-Chip-Bondtechnik miteinander verbunden werden.
  • 1 ist eine Querschnittansicht einer herkömmlichen Halbleiterpackung 260, bei der ein unterer Halbleiterchip 212 und ein oberer Halbleiterchip 200 auf einem Basisrahmen 262 gestapelt und mit Lothügeln 210, die zwischen den unteren Halbleiterchip 212 und den oberen Halbleiterchip 200 zwischengefügt sind, mittels Flip-Chip-Bonden miteinander verbunden sind. Eine Bondkontaktstelle 226, die in einem Kantenbereich des unteren Halbleiterchips 212 angeordnet ist, ist über einen Draht 264 mit einer nicht gezeigten Leitung des Basisrahmens 262 elektrisch verbunden. Der obere und der untere Halbleiterchip 200 und 212, die Drähte 264 und ein Teil des Basisrahmens 262 sind mit einem Dichtungsharz 266 abgedichtet.
  • Die 2 bis 4 sind Querschnittansichten, die eine Zwischenverbindung des unteren Halbleiterchips 200 und des oberen Halbleiterchips 212 mittels Flip-Chip-Bonden innerhalb der herkömmlichen Halbleiterpackung darstellen. Bezugnehmend auf 2 sind die Lothügel 210 unter dem oberen Halbleiterchip 200 ausgebildet. Der obere und der untere Halbleiterchip 200 und 212 werden in einer durch Pfeile A angezeigten Richtung zusammengebracht. Der obere Halbleiterchip 200 weist einen Schaltkreisbereich 202 und Bondkontaktstellen 208 auf. Der untere Halbleiterchip 212 weist einen Schaltkreisbereich 214 und Bondkontaktstellen 224 entsprechend den Bondkontaktstellen 208 des oberen Halbleiterchips 200 auf. Des Weiteren ist eine zusätzliche Bondkontaktstelle 226 zum Drahtbonden separat im Kantenbereich des unteren Halbleiterchips 212 ausgebildet.
  • 3 ist eine Querschnittansicht, die eine obere Struktur einer Bondkontaktstelle 12 bei einem Halbleiterchip 10 darstellt, wenn der Lothügel 210 in einer herkömmlichen Halbleiterpackung auf der Bondkontaktstelle 12 ausgebildet ist. Um den Lothügel 210 zu bilden, wird eine isolierende Schicht 16, wie ein Polyimidfilm, zusätzlich auf einer Passivierungsschicht 14 gebildet, durch welche die Bondkontaktstelle 12 freigelegt wird. Des Weiteren sollte eine Unterhügelmetallurgie(UBM)-Schicht 18 gebildet werden, die mit der Bondkontaktstelle 12 verbunden ist. Denn es ist schwierig, den Lothügel 210 direkt auf einer Aluminiumschicht oder einer Kupferschicht zu bilden, die im Allgemeinen die Bondkontaktstelle 12 bilden. Um dieses Problem anzugehen, erleichtert die UBM-Schicht 18 das Bonden des Lothügels 210 an die Bondkontaktstelle 12 und verhindert eine Diffusion der Lothügelbestandteile in die Bondkon taktstelle 12. Die UBM-Schicht 18 ist typischerweise eine mehrlagige Metallschichtstruktur, die eine Zwischenverbindungsschicht, eine Diffusionsblockierschicht und eine benetzbare Schicht umfasst.
  • 4 ist eine vergrößerte Querschnittansicht eines Teils B in 1. Bezugnehmend auf 4 werden die UBM-Schicht 18 und eine weitere UBM-Schicht 18' auf den Bondkontaktstellen 12 und 12' des oberen Halbleiterchips 200 bzw. des unteren Halbleiterchips 212 gebildet, um das Flip-Chip-Bonden unter Verwendung der Lothügel 210 zu erreichen, d.h. die UBM-Schicht 18' wird auf dem unteren Halbleiterchip 212 gebildet, um ein Bonden des Lothügels 210 zu erleichtern, der an dem oberen Halbleiterchip 200 angebracht ist, und um die Diffusion des Lothügels 210 in die Bondkontaktstelle 12' des unteren Halbleiterchips 212 zu verhindern.
  • Die Flip-Chip-Bondtechnik unter Verwendung des Lothügels 210 kann vorzugsweise für eine Zwischenverbindung verwendet werden, da während des Drahtbondens eventuell ein bestimmter Mindestdruck auf den Halbleiterchip einwirkt, insbesondere wenn die Bondkontaktstelle auf einem mittigen Teil des Halbleiterchips angeordnet ist. Der Druck kann den Schaltkreisbereich des Halbleiterchips schädigen, der auf dem unteren Teil der Bondkontaktstelle angebracht ist.
  • 5 ist eine Querschnittansicht, die einen Draht darstellt, der an den unteren Halbleiterchip 212, siehe Teil C von 1, der in 1 gezeigten Halbleiterpackung gebondet ist. Eine Metallschicht 19, die ein Drahtbonden erleichtert, ist auf einer anderen Bondkontaktstelle 226 von 1 ausgebildet, die auf dem unteren Halbleiterchip 212 angeordnet ist. Die Metallschicht kann aus Kompositschichten von Ni/Au, Ni/Ag oder Ti/Cu/Ni/Au zusammengesetzt sein.
  • In der erwähnten herkömmlichen Halbleiterpackung ist folglich eine UBM-Schicht zusätzlich in dem unteren Halbleiterchip ausgebildet, was die Gesamtfertigungsdauer des SIP unerwünscht verlängert und die Herstellungskosten erhöht.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Halbleiterpackung der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, die sich mit vergleichsweise geringem Aufwand realisieren lassen und mit denen die vorstehend genannten Schwierigkeiten des Standes der Technik wenigstens teilweise vermieden werden können.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Halbleiterpackung mit den Merkmalen des Anspruchs 1 und eines zugehörigen Herstellungsverfahrens mit den Merkmalen des Anspruchs 16.
  • Die Erfindung stellt eine neuartige Struktur zum Flip-Chip-Bonden zur Verfügung, wodurch die Notwendigkeit für eine UBM-Schicht auf einem Halbleiterchip, der keinen Lothügel aufweist, eliminiert wird.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt.
  • Hierbei zeigen:
  • 1 eine Querschnittansicht einer herkömmlichen Halbleiterpackung,
  • 2 eine Querschnittansicht eines unteren Halbleiterchips und eines oberen Halbleiterchips der in 1 gezeigten herkömmlichen Halbleiterpackung vor einem Flip-Chip-Bonden,
  • 3 eine Querschnittansicht einer Bondkontaktstelle mit Lothügel des oberen Halbleiterchips von 1,
  • 4 eine Querschnittansicht einer Lothügelverbindung von unterem und oberem Halbleiterchip von 1,
  • 5 eine Querschnittansicht eines Detailbereichs C von 1 mit einem Draht, der in der in 1 gezeigten herkömmlichen Halbleiterpackung an den unteren Halbleiterchip gebondet ist,
  • 6 eine Querschnittansicht einer erfindungsgemäßen Halbleiterpackung,
  • 7 eine Querschnittansicht einer Lothügelverbindung, mit der ein unterer Halbleiterchip und ein oberer Halbleiterchip in der in 6 gezeigten Halbleiterpackung durch Flip-Chip-Bonden verbunden sind,
  • 8 eine Querschnittansicht einer Drahtbondverbindung an dem unteren Halbleiterchip der in 6 gezeigten Halbleiterpackung,
  • 9 eine Querschnittansicht einer weiteren erfindungsgemäßen Halbleiterpackung,
  • 10 eine Querschnittansicht entsprechend 7 für die in 9 gezeigte Halbleiterpackung,
  • 11 eine Querschnittansicht entsprechend 8 für die in 9 gezeigte Halbleiterpackung,
  • 12 eine Querschnittansicht einer weiteren erfindungsgemäßen Halbleiterpackung,
  • 13 eine Querschnittansicht entsprechend 7 für die in 12 gezeigte Halbleiterpackung,
  • 14 eine Querschnittansicht entsprechend 8 für die in 12 gezeigte Halbleiterpackung,
  • 15 eine Querschnittansicht einer weiteren erfindungsgemäßen Halbleiterpackung,
  • 16 eine Querschnittansicht entsprechend 7 für die in 15 gezeigte Halbleiterpackung,
  • 17 eine Querschnittansicht entsprechend 8 für die in 15 gezeigte Halbleiterpackung,
  • 18 eine Draufsicht, die einen Aufbau eines Basisrahmens, eines unteren Halbleiterchips und eines oberen Halbleiterchips der Halbleiterpackung gemäß einer Ausführungsform der Erfindung darstellt, und
  • 19 eine Querschnittansicht einer weiteren erfindungsgemäßen Halbleiterpackung.
  • 6 zeigt eine erfindungsgemäße Halbleiterpackung 100A, z.B. ein SIP mit einem Basisrahmen 110. Ein unterer Halbleiterchip 120 ist an einer Chipkontaktstelle des Basisrahmens 110 zum Beispiel mittels ei nes Klebemittels 160 angebracht. Eine erste Bondkontaktstelle 122 ist auf einem mittigen Bereich der Oberseite des unteren Halbleiterchips 120 für eine Flip-Chip-Zwischenverbindung ausgebildet, und eine zweite Bondkontaktstelle 132 ist in einem Kantenbereich oder einem peripheren Gebiet der Oberseite des unteren Halbleiterchips 120 ausgebildet. Außerdem beinhaltet der untere Halbleiterchip 120 einen leitfähigen Bondhügel 124, z.B. einen Bondhügel aus Gold, der auf der ersten Bondkontaktstelle 122 ausgebildet ist. Der leitfähige Bondhügel 124 kann stiftartig oder in anderen, für eine Zwischenverbindung geeigneten Strukturen ausgebildet sein.
  • Das SIP 100A kann einen Draht 130 beinhalten, der die zweite Bondkontaktstelle 132 des unteren Halbleiterchips 120 elektrisch mit dem Basisrahmen 110 verbindet. Außerdem beinhaltet ein oberer Halbleiterchip 140, der auf dem unteren Halbleiterchip 120 angebracht ist, einen weiteren leitfähigen Bondhügel 144, z.B. einen Lothügel, der auf einer dritten Bondkontaktstelle 142 angeordnet ist, um mit dem Bondhügel 124 aus Gold auf der ersten Bondkontaktstelle 122 des unteren Halbleiterchips 120 gekoppelt zu werden. Ein Dichtungsharz 150 dichtet eng einen Teil des Basisrahmens 110, die Drähte 130, den unteren Halbleiterchip 120 und den oberen Halbleiterchip 140 ab.
  • Ein Zwischenraum zwischen dem unteren Halbleiterchip 120 und dem mit ihm verbundenen oberen Halbleiterchip 140 wird mit dem Dichtungsharz 150 und/oder einem Unterfüllmaterial 170, wie einem Epoxid, gefüllt, um die Zuverlässigkeit der Zwischenverbindung zu verbessern.
  • Der Bondhügel 124 aus Gold kann ohne Weiteres unter Verwendung eines Drahtbondapparates während eines Halbleitermontageprozesses auf der ersten Bondkontaktstelle 122 gebildet werden. Der Bondhügel 124 aus Gold eliminiert die Notwendigkeit für eine UBM-Schicht über der zweiten Bondkontaktstelle 132. Das heißt, es braucht keine UBM- Schicht auf dem unteren Halbleiterchip 120 gebildet werden, während die herkömmlicherweise eingesetzten ersten und zweiten Bondkontaktstellen 122 und 132 verwendet werden. Somit können die Gesamtfertigungsdauer verkürzt und die Herstellungskosten verringert werden.
  • 7 ist eine Querschnittansicht, die eine Verbindung des unteren Halbleiterchips 120 und des oberen Halbleiterchips 140 unter Verwendung einer Flip-Chip-Technik in dem SIP darstellt. 8 ist eine Querschnittansicht, die einen Draht 130 darstellt, der an den unteren Halbleiterchip 120 gebondet ist. Bezugnehmend auf die 7 und 8 kann in dem SIP 100A gemäß dieser Ausführungsform der Erfindung ein Flip-Chip-Bonden durch Verbinden des stiftartigen Bondhügels 124 aus Gold mit dem Lothügel 144 erreicht werden. Der obere Halbleiterchip 140 mit dem Lothügel 144 wird einer UBM-Behandlung unterworfen, bei der eine isolierende Schicht 146 und eine UBM-Schicht 148 gebildet werden. Die UBM-Behandlung ist jedoch auf dem unteren Halbleiterchip 120 mit dem Bondhügel 124 aus Gold nicht erforderlich. Außerdem ist der Draht 130, der den unteren Halbleiterchip 120 mit dem Basisrahmen 110 verbindet, direkt mit Aluminium verbunden, das die zweite Bondkontaktstelle 132 bildet. Der Draht 130 kann aus Au, Ag, oder Cu bestehen.
  • Bezugnehmend auf 6 wird nunmehr ein Verfahren zur Herstellung des SIP 100A gemäß dieser Ausführungsform der Erfindung beschrieben. Eine flexible Leiterplatte (PCB) oder eine PCB vom starren Typ kann als Basisrahmen 110 verwendet werden. Es kann auch ein Basisrahmen, der im Allgemeinen für ein Lotkugelgitterfeld (BGA) eingesetzt wird, als Basisrahmen 110 verwendet werden. Der untere Halbleiterchip 120 wird dann auf dem Basisrahmen 110 vorzugsweise unter Verwendung eines Klebemittels 160 angebracht, wie eines Klebestreifens oder eines Epoxids. Die erste Bondkontaktstelle 122, die zum Flip-Chip-Bonden geeignet ist, ist auf dem mittigen Bereich des unteren Halbleiterchips 120 ausgebildet, und die zweite Bondkontaktstelle 132 zum Draht bonden ist in dem Kantenbereich des unteren Halbleiterchips 120 ausgebildet. Der Bondhügel 124 aus Gold ist auf der ersten Bondkontaktstelle 122 ausgebildet. Der untere Halbleiterchip 120 kann als Mikroprozessor, LSI oder logisches Bauelement fungieren.
  • Der Bondhügel 124 aus Gold wird in einem Waferfertigungsprozess oder in einem Halbleiterchipzustand nach dem Anbringen des unteren Halbleiterchips 120 auf dem Basisrahmen 110 gebildet. Nachfolgend wird die zweite Bondkontaktstelle 132 des unteren Halbleiterchips 120 mit einem Bondfinger 112, siehe 18, des Basisrahmens 110 durch elektrische Verbindungsmittel, wie den Bonddraht 130, elektrisch verbunden. Das Drahtbonden kann nach dem Aufbringen des oberen Halbleiterchips 140 durchgeführt werden.
  • Daraufhin werden der obere Halbleiterchip 140 mit der dritten Bondkontaktstelle 142, die der ersten Bondkontaktstelle 122 des unteren Halbleiterchips 120 entspricht, und der Lothügel 144 auf der dritten Bondkontaktstelle 142 hergestellt. Die dritte Bondkontaktstelle 142 des oberen Halbleiterchips 140 wird mit der UBM-Schicht 148 und der isolierenden Schicht 146 gebildet, um die Verbindung mit dem Lothügel 144 zu erleichtern und Diffusion zu verhindern.
  • Dann wird der Bondhügel 124 aus Gold des unteren Halbleiterchips 120 in Kontakt mit dem Lothügel 144 des oberen Halbleiterchips 140 durch Flip-Chip-Bonden platziert, wodurch der obere Halbleiterchip 140 auf dem unteren Halbleiterchip 120 angebracht wird. Nach dem Anbringen des oberen Halbleiterchips 140 wird ein Unterfüllmaterial, wie ein Epoxid im flüssigen Zustand, zwischen den unteren Halbleiterchip 120 und den oberen Halbleiterchip 140 gefüllt, um die Zuverlässigkeit der Zwischenverbindung zu verbessern, und wird gehärtet, um die Unterfüllung 170 zu bilden.
  • Danach werden ein Teil des Basisrahmens 110, die Drähte 130 und der obere und der untere Halbleiterchip 120 und 140 durch das Dichtharz 150 abgedichtet. Schließlich wird die Lotkugel 152 an einer nicht gezeigten Lotkugelkontaktstelle angebracht, die unter dem Basisrahmen 110 angeordnet ist, und es wird ein Vereinzelungsprozess zum individuellen Trennen des SIP 100A durchgeführt, dsa in einer Matrixform hergestellt wurde.
  • Wieder bezugnehmend auf 6 wird nunmehr ein alternatives Verfahren zur Herstellung dieses SIP beschrieben. Hierbei werden zuerst der untere Halbleiterchip 120 und der obere Halbleiterchip 140 miteinander verbunden, und die verbundene Struktur wird dann auf dem Basisrahmen 110 angebracht.
  • Detaillierter gesagt, wird der untere Halbleiterchip 120 mit der ersten Bondkontaktstelle 122 auf dem mittigen Bereich und der zweiten Bondkontaktstelle 132 auf dem peripheren Bereich gebildet. Der obere Halbleiterchip 140 wird mit der dritten Bondkontaktstelle 142 darauf gebildet, die der ersten Bondkontaktstelle 122 entspricht. Der stiftartige Bondhügel 124 aus Gold wird auf der ersten Bondkontaktstelle 122 gebildet, und der Lothügel 144 wird auf der dritten Bondkontaktstelle 142 gebildet.
  • Der Bondhügel 124 aus Gold des unteren Halbleiterchips 120 und der Lothügel 144 des oberen Halbleiterchips 140 werden in Kontakt zueinander platziert. Dann werden der untere Halbleiterchip 120 und der obere Halbleiterchip 140, die miteinander verbunden sind, unter Verwendung des Klebemittels 160 auf dem Basisrahmen 110 angebracht. Der untere Halbleiterchip 120 und der obere Halbleiterchip 140 werden unmittelbar nach dem Verbinden des unteren Halbleiterchips 120 mit dem oberen Halbleiterchip 140 oder nach dem Anbringen des mit dem oberen Halbleiterchip 140 verbundenen unteren Halbleiterchips 120 auf dem Basisrahmen 110 einer Flussmittelreinigung unterworfen.
  • Der Zwischenraum zwischen dem unteren Halbleiterchip 120 und dem oberen Halbleiterchip 140 wird mit dem Epoxid im flüssigen Zustand gefüllt, das gehärtet wird, um die Unterfüllung 170 zur Verbesserung der Zuverlässigkeit der Zwischenverbindung zu bilden. Danach werden die zweite Bondkontaktstelle 132 des unteren Halbleiterchips 120 und der Basisrahmen 110 mittels des Drahtes 130 elektrisch verbunden. Der Basisrahmen 110, die Drähte 130 und der untere und der obere Halbleiterchip 120 und 140 werden unter Verwendung des Dichtungsharzes 150 abgedichtet. Schließlich werden die Lotkugeln 152 an dem unteren Bereich des Basisrahmens 110 angebracht, und es wird ein Vereinzelungsprozess zum individuellen Separieren des SIP 100A durchgeführt, das in einer Matrixform hergestellt wurde.
  • Nunmehr wird eine weitere Ausführungsform mit einem stiftartigen Bondhügel aus Gold beschrieben, der an einem oberen Halbleiterchip angebracht ist. 9 ist eine Querschnittansicht eines SIP 110B gemäß dieser Ausführungsform der Erfindung. Bezugnehmend auf 9 beinhaltet das SIP 100B einen Basisrahmen 110, auf dem Halbleiterchips angebracht werden können. Ein unterer Halbleiterchip 120 ist an einer Chipkontaktstelle des Basisrahmens 110 unter Verwendung eines Klebemittels 160 angebracht, eine erste Bondkontaktstelle 122 zum Flip-Chip-Bonden ist auf einem mittigen Bereich des unteren Halbleiterchips 120 ausgebildet, und eine zweite Bondkontaktstelle 132 ist in einem Kantenbereich des unteren Halbleiterchips 120 ausgebildet. Ein Lothügel 124 ist auf der ersten Bondkontaktstelle 122 des unteren Halbleiterchips 120 ausgebildet.
  • Das SIP 100B beinhaltet außerdem einen Draht 130, der die zweite Bondkontaktstelle 132 des unteren Halbleiterchips 120 elektrisch mit dem Basisrahmen 110 verbindet, und einen oberen Halbleiterchip 140, der auf dem unteren Halbleiterchip 120 gestapelt ist. Eine dritte Bond kontaktstelle 142 des oberen Halbleiterchips 140 ist mit einem Bondhügel 144 aus Gold in Kontakt mit dem Lothügel 124 des unteren Halbleiterchips 120 ausgebildet.
  • Außerdem beinhaltet das SIP 100B ein Dichtungsharz 150, das einen Teil des Basisrahmens 110, die Drähte 130, den unteren Halbleiterchip 120 und den oberen Halbleiterchip 140 eng abdichtet. Zwischen dem unteren Halbleiterchip 120 und dem oberen Halbleiterchip 140 ist eine Unterfüllung 170 ausgebildet. Die dritte Bondkontaktstelle 142 des oberen Halbleiterchips 140, die mit dem stiftartigen Bondhügel 144 aus Gold gebildet ist, eliminiert die Notwendigkeit für eine UBM-Behandlung.
  • 10 ist eine Querschnittansicht, die ein Flip-Chip-Bonden des unteren Halbleiterchips 120 und des oberen Halbleiterchips 140 in dem SIP gemäß der Ausführungsform der Erfindung darstellt. 11 ist eine Querschnittansicht, die einen Draht 130 darstellt, der an den unteren Halbleiterchip 120 gebondet ist. Bezugnehmend auf die 10 und 11 wird das Flip-Chip-Bonden durch Kontaktieren des stiftartigen Bondhügels 144 aus Gold des oberen Halbleiterchips 140 mit dem Lothügel 124 erreicht, der auf dem unteren Halbleiterchip 120 ausgebildet ist. Der untere Halbleiterchip 120 mit dem Lothügel 124 wird einer UBM-Behandlung unterworfen. Das heißt, der untere Halbleiterchip 120 beinhaltet eine isolierende Schicht 126 und eine UBM-Schicht 128.
  • Eine Metallschicht 129 ist auf der UBM-Schicht 128 ausgebildet, um zur Erleichterung des Drahtbondprozesses beizutragen. Die Metallschicht 129 kann z.B. aus einer Kompositschicht aus Ni/Au, Ni/Ag oder Ni/Pd bestehen. Der Draht 130 kann z.B. aus Au, Ag, oder Cu bestehen.
  • Im Folgenden wird unter Bezugnahme auf 9 ein Verfahren zur Herstellung des SIP 100B gemäß dieser Ausführungsform der Erfindung beschrieben. Eine flexible PCB oder eine starre PCB wird als Basisrah men 110 bereitgestellt. Der untere Halbleiterchip 120 wird an dem Basisrahmen 110 unter Verwendung des Klebemittels 160 angebracht, wie eines Klebestreifens oder eines Epoxids. Die erste Bondkontaktstelle 122, die zum Flip-Chip-Bonden geeignet ist, wird auf dem mittigen Bereich des unteren Halbleiterchips 120 gebildet, und die zweite Bondkontaktstelle 132 zum Drahtbonden wird auf dem Kantenbereich des unteren Halbleiterchips 120 gebildet. Der Lothügel 124 wird auf der ersten Bondkontaktstelle 122 gebildet. Der untere Halbleiterchip 120 kann z.B. ein Mikroprozessor, ein LSI und ein logisches Bauelement sein, während der obere Halbleiterchip 140 z.B. ein Kondensatorbauelement sein kann.
  • Nachfolgend wird die zweite Bondkontaktstelle 132 des unteren Halbleiterchips 120 mit dem Bondfinger 112, siehe 18, des Basisrahmens 110 mittels Drahtbonden elektrisch verbunden. Dieser Prozess kann auch nach dem Anbringen des oberen Halbleiterchips 140 durchgeführt werden.
  • Dann werden der obere Halbleiterchip 140 mit der dritten Bondkontaktstelle 142, die der ersten Bondkontaktstelle 122 des unteren Halbleiterchips 120 entspricht, und der Bondhügel 144 aus Gold hergestellt, der auf der dritten Bondkontaktstelle 142 angeordnet ist. Der Bondhügel 144 aus Gold kann z.B. in einem Waferfertigungsprozess gebildet werden. Die dritte Bondkontaktstelle 142 des oberen Halbleiterchips 140 braucht keine UBM-Schicht beinhalten.
  • Danach werden der Lothügel 124 des unteren Halbleiterchips 120 und der Bondhügel 144 aus Gold des oberen Halbleiterchips 140 durch Flip-Chip-Bonden verbunden, wodurch der obere Halbleiterchip 140 auf dem unteren Halbleiterchip 120 angebracht wird. Nach dem Anbringen des oberen Halbleiterchips 140 wird ein Epoxid im flüssigen Zustand zwischen den unteren Halbleiterchip 120 und den oberen Halbleiterchip 140 gefüllt und gehärtet, um die Unterfüllung 170 zur Verbesserung der Zuverlässigkeit der Verbindung zu bilden.
  • Der Basisrahmen 110, die Drähte 130 und der untere und der obere Halbleiterchip 120 und 140 werden durch das Dichtungsharz 150 abgedichtet. Schließlich werden die Lotkugeln 152 an einem unteren Bereich des Basisrahmens 110 angebracht, und das SIP 100B, das in einer Matrixform hergestellt wurde, wird vereinzelt.
  • Nunmehr wird unter Bezugnahme auf 9 ein Verfahren zur Herstellung des SIP 100B gemäß einer weiteren Ausführungsform der Erfindung beschrieben. Hierbei werden zuerst der untere Halbleiterchip 120 und der obere Halbleiterchip 140 verbunden. Dann wird die resultierende Struktur auf den Basisrahmen 110 verbracht.
  • Detaillierter gesagt, werden zunächst der untere Halbleiterchip 120 und der obere Halbleiterchip 140 bereitgestellt. Zu diesem Zeitpunkt weist der untere Halbleiterchip 120 die erste Bondkontaktstelle 122 im mittigen Bereich und die zweite Bondkontaktstelle 132 im Kantenbereich auf. Der obere Halbleiterchip 140 weist die dritte Bondkontaktstelle 142 auf, die der ersten Bondkontaktstelle 122 entspricht. Der Lothügel 124 wird auf der ersten Bondkontaktstelle 122 gebildet, und der stiftartige Bondhügel 144 aus Gold wird auf der dritten Bondkontaktstelle 142 gebildet.
  • Der Lothügel 142 des unteren Halbleiterchips 120 und der Bondhügel 144 aus Gold des oberen Halbleiterchips 140 werden in Kontakt zueinander platziert. Der untere Halbleiterchip 120 und der obere Halbleiterchip 140, die miteinander verbunden sind, werden unter Verwendung des Klebemittels 160 auf dem Basisrahmen 110 angebracht. Der untere Halbleiterchip 120 und der obere Halbleiterchip 140 können unmittelbar nach der Verbindung oder nach der Anbringung der bereits verbunde nen oberen und unteren Halbleiterchips 140 und 120 auf dem Basisrahmen 110 einer Flussmittelreinigung unterzogen werden.
  • Um die Zuverlässigkeit der Zwischenverbindung zu verbessern, wird das Epoxid im flüssigen Zustand zwischen den unteren Halbleiterchip 120 und den oberen Halbleiterchip 140 gefüllt, das dann zur Bildung der Unterfüllung 170 gehärtet wird. Danach wird der Draht 130 mit der zweiten Bondkontaktstelle 132, welche die Metallschicht 129 beinhaltet, elektrisch verbunden, um das Drahtbonden an den Basisrahmen 110 zu erleichtern. Der Basisrahmen 110, die Drähte 130 und der untere sowie der obere Halbleiterchip 120 und 140 werden unter Verwendung des Dichtharzes 150 oder anderer geeigneter Verkapselungsmittel abgedichtet oder verkapselt. Schließlich werden die Lotkugeln 152 an dem unteren Bereich des Basisrahmens 110 angebracht, und das SIP 100B, das in einer Matrixform hergestellt wurde, wird vereinzelt, d.h. einzeln separiert.
  • Nunmehr wird noch eine weitere Ausführungsform beschrieben, die einen an dem unteren Halbleiterchip angebrachten Bondhügel aus elektroplattiertem Gold aufweist. 12 ist eine Querschnittansicht eines SIP gemäß dieser Ausführungsform der Erfindung. 13 ist eine Querschnittansicht, die das Flip-Chip-Bonden des unteren Halbleiterchips 120 und des oberen Halbleiterchips 140 darstellt, und 14 ist eine Querschnittansicht, die einen Draht darstellt, der an den unteren Halbleiterchip 120 gebondet ist. Bezugnehmend auf die 12, 13 und 14 sind der Aufbau und das Verfahren zur Herstellung des SIP 1000 gemäß dieser Ausführungsform der Erfindung ähnlich jenen der vorstehend beschriebenen ersten Ausführungsform. Die Beschreibung identischer Teile wird somit zwecks Einfachheit nicht wiederholt.
  • Im Gegensatz zu der beschriebenen ersten Ausführungsform wird der auf dem unteren Halbleiterchip 120 angeordnete Bondhügel 125 aus Gold in der dritten Ausführungsform durch Elektroplattieren gebildet. Der Bondhügel 125 aus Gold wird auf der zweiten Bondkontaktstelle 132 im Kantenbereich des unteren Halbleiterchips 120 und auf der ersten Bondkontaktstelle 122 des unteren Halbleiterchips 120 gebildet. Daher wird das Drahtbonden zur Verbindung des unteren Halbleiterchips 120 mit dem Basisrahmen 110 auf dem Bondhügel 125 aus Gold durchgeführt, der auf der zweiten Bondkontaktstelle 132 angeordnet ist, so dass der drahtgebondete Bondhügel 134 aus Gold die Form von zwei gestapelten Kugelbondhügeln aufweist.
  • Wie in der beschriebenen ersten Ausführungsform wird an dem oberen Halbleiterchip 140 eine UBM-Behandlung durchgeführt, diese ist jedoch für den unteren Halbleiterchip 120 nicht erforderlich. Daher ist der Prozess vereinfacht und die Herstellungskosten sind verringert.
  • Nunmehr wird noch eine weitere Ausführungsform beschrieben, die einen an einem oberen Halbleiterchip 140 angebrachten Bondhügel aus elektroplattiertem Gold aufweist. 15 ist eine Querschnittansicht eines SIP gemäß dieser Ausführungsform der Erfindung. 16 ist eine Querschnittansicht, die das Flip-Chip-Bonden des unteren Halbleiterchips und des oberen Halbleiterchips darstellt, und 17 ist eine Querschnittansicht, die einen Draht darstellt, der an den unteren Halbleiterchip gebondet ist. Bezugnehmend auf die 15, 16 und 17 sind der Aufbau und das Verfahren zur Herstellung des SIP 100D gemäß dieser Ausführungsform der Erfindung ähnlich jenen der in Verbindung mit 9 beschriebenen Ausführungsform. Die Beschreibungen identischer Teile wird somit zwecks Einfachheit nicht wiederholt.
  • Im Gegensatz zu der in 9 gezeigten Ausführungsform wird ein Bondhügel 144 aus Gold, der auf der dritten Bondkontaktstelle 142 des oberen Halbleiterchips 140 angebracht ist, durch Elektroplattieren gebildet. Wie in der Ausführungsform von 9 wird der untere Halbleiter chip 120 einer UBM-Behandlung unterworden, die an dem oberen Halbleiterchip 140 nicht durchgeführt wird. Daher ist der Prozess vereinfacht und die Herstellungskosten sind verringert.
  • 18 ist eine Draufsicht, die einen Aufbau des Basisrahmens, des unteren Halbleiterchips und des oberen Halbleiterchips in dem SIP gemäß Ausführungsformen der Erfindung darstellt.
  • Bezugnehmend auf 18 ist der untere Halbleiterchip 120 auf dem Basisrahmen 110 angebracht. Der obere Halbleiterchip 140 ist auf dem unteren Halbleiterchip 120 angebracht. Die zweite Bondkontaktstelle 132, die auf dem unteren Halbleiterchip 120 angeordnet ist, ist mit dem Bondfinger 112 auf dem Basisrahmen 110 über den Draht 130 elektrisch verbunden. Das Material und der Aufbau der Flip-Chip-Verbindung 180 des unteren und des oberen Halbleiterchips 120 und 140 gemäß Ausführungsformen der Erfindung sind durch den Lothügel und den Bondhügelkontakt aus Gold charakterisiert.
  • Der obere Halbleiterchip 140 kann ein passives Bauelement zur Verbesserung von Rauschcharakteristika des Halbleiterbauelements sein bzw. beinhalten. Ein Verfahren zur Herstellung des passiven Bauelements ist allgemein bekannt, und ein Beispiel für ein derartiges Verfahren ist in der am 31. August 1999 von Lucent Technology. Co.Ltd eingereichten US-Patentanmeldung Nr. 9/386/660 offenbart, auf deren detaillierte Beschreibung verwiesen wird.
  • Außerdem kann die erste Bondkontaktstelle 122 im mittigen Bereich des unteren Halbleiterchips 120 mittels einer inneren Schaltkreisleitung 121 mit der zweiten Bondkontaktstelle 132 verbunden sein. Die innere Schaltkreisleitung 121, welche die erste und die zweite Bondkontaktstelle 122 und 132 miteinander verbindet, kann während oder nach einem Waferfertigungsprozess zur Bildung einer Waferebenenpackung (WLP) durchgeführt werden.
  • Demzufolge können Leistungsanschlüsse und Masseanschlüsse des oberen Halbleiterchips 140, der z.B. als Kondensator dient, über die ersten Bondkontaktstellen 122 mit den zweiten Bondkontaktstellen 132 verbunden sein. Außerdem können die zweiten Bondkontaktstellen 132 über die Drähte 130 mit den Bondfingern 112 des Basisrahmens 110 verbunden sein. Die Bondfinger 112 können über die nicht gezeigten Lotkugeln extern verbunden sein, die an der Unterseite des Basisrahmens 110 angebracht sind.
  • Als Ergebnis kann der obere Halbleiterchip 140, der als Kondensator fungiert, benachbart zu dem unteren Halbleiterchip 120 angebracht werden, der als Mikroprozessor, LSI-Bauelement oder logisches Bauelement fungiert, wodurch ein SIP ausgeführt wird, das in der Lage ist, Rauschcharakteristika des unteren Halbleiterchips 120 zu verbessern.
  • In noch einer weiteren Ausführungsform kann ein Leiterrahmen als Basisrahmen verwendet werden.
  • 19 ist eine Querschnittansicht des SIP gemäß einer weiteren Ausführungsform der Erfindung. In den zuvor beschriebenen Ausführungsformen kann der Basisrahmen 110 aus einer flexiblen PCB oder einer starren PCB bestehen. Das SIP 100E beinhaltet hingegen einen Leiterrahmen 110' anstelle der PCB, die in den zuvor beschriebenen Ausführungsformen enthalten ist. Der Leiterrahmen 110' beinhaltet eine Chipkontaktstelle 114 und eine Leitung 124. Das SIP 100E ermöglicht verschiedene Packungen, wie eine Thin-Small-Outline-Packung (TSOP), eine Thin-Quad-Flat-Packung (TQFP) und eine Quad-Flat-No-lead-Packung (QFN), abhängig von den Formen des Leiterrahmens 110'. Nach der Verkapselung oder Abdichtung können in diesem Fall die Leitungen, die außerhalb des Dichtharzes 150 liegen, beschnitten, plattiert oder umgeformt werden. Des Weiteren ist die Erfindung auf eine Pin-Grid-Array(PGA)-Packung anwendbar, bei der Stifte mit einer Unterseite des Basisrahmens 110 verbunden sind, statt dass Lotkugeln verwendet werden.
  • Wie vorstehend beschrieben, besteht bei Ausführungsformen der Erfindung keine Notwendigkeit zur Durchführung einer UBM-Behandlung an einem Halbleiterchip mit einem Bondhügel aus Gold. Daher können die Herstellungskosten des SIP verringert und der Herstellungsprozess vereinfacht werden.

Claims (38)

  1. Halbleiterpackung mit: – einem Basisrahmen (110), – einem unteren Halbleiterchip (120), der mit dem Basisrahmen elektrisch gekoppelt ist, wobei der untere Halbleiterchip eine auf einer Oberseite desselben ausgebildete erste Bondkontaktstelle (122) aufweist, und – einem oberen Halbleiterchip (140), der über dem unteren Halbleiterchip liegt, wobei der obere Halbleiterchip eine auf einer Unterseite desselben ausgebildete zweite Bondkontaktstelle (142) aufweist, gekennzeichnet durch – einen ersten leitfähigen Bondhügel (124) und einen zweiten leitfähigen Bondhügel (144), die gemeinsam die erste Bondkontaktstelle mit der zweiten Bondkontaktstelle koppeln.
  2. Halbleiterpackung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Bondkontaktstelle auf einem mittigen Bereich des unteren Halbleiterchips ausgebildet ist und eine dritte Bondkontaktstelle auf einer Peripherie des unteren Halbleiterchips ausgebildet ist, wobei die dritte Bondkontaktstelle mit dem Basisrahmen elektrisch verbunden ist.
  3. Halbleiterpackung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der zweite leitfähige Bondhügel innerhalb des ersten leitfähigen Bondhügels angeordnet ist.
  4. Halbleiterpackung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der erste leitfähige Bondhügel mit der ers ten Bondkontaktstelle gekoppelt ist und der zweite leitfähige Bondhügel mit der zweiten Bondkontaktstelle gekoppelt ist.
  5. Halbleiterpackung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der erste leitfähige Bondhügel Lotmittel beinhaltet und der zweite leitfähige Bondhügel Gold beinhaltet oder der erste leitfähige Bondhügel Gold beinhaltet und der zweite leitfähige Bondhügel Lotmittel beinhaltet.
  6. Halbleiterpackung nach Anspruch 5, dadurch gekennzeichnet, dass keine UBM-Schicht auf der ersten und/oder zweiten und/oder dritten Bondkontaktstelle ausgebildet ist.
  7. Halbleiterpackung nach einem der Ansprüche 1 bis 6, weiter gekennzeichnet durch eine Metallschicht, die auf einer Oberfläche der dritten Bondkontaktstelle ausgebildet ist.
  8. Halbleiterpackung nach Anspruch 7, dadurch gekennzeichnet, dass die Metallschicht eine Kompositschicht aus Ni/Au, Ni/Ag oder Ni/Pd ist.
  9. Halbleiterpackung nach einem der Ansprüche 1 bis 8, weiter gekennzeichnet durch ein Dichtungsharz, das einen Teil des Basisrahmens, den unteren Halbleiterchip und den oberen Halbleiterchip abdichtet.
  10. Halbleiterpackung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Basisrahmen eine flexible Leiterplatte (PCB), eine starre PCB oder ein Leiterrahmen ist.
  11. Halbleiterpackung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der untere Halbleiterchip oder der obere Halbleiterchip als Kondensator wirkt.
  12. Halbleiterpackung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der erste oder der zweite leitfähige Bondhügel einen Bondhügel aus Gold beinhaltet, der durch Elektroplattieren oder Stiftbildung gebildet ist.
  13. Halbleiterpackung nach einem der Ansprüche 1 bis 12, weiter gekennzeichnet durch eine Unterfüllung, die einen Zwischenraum zwischen dem unteren Halbleiterchip und dem oberen Halbleiterchip füllt.
  14. Halbleiterpackung nach einem der Ansprüche 1 bis 13, weiter gekennzeichnet durch Lotkugeln, die an einer Unterseite des Basisrahmens angebracht sind.
  15. Halbleiterpackung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die erste und die dritte Bondkontaktstelle elektrisch miteinander verbunden sind.
  16. Verfahren zur Herstellung einer Halbleiterpackung mit folgenden Schritten: – Bereitstellen eines Basisrahmens (110), – Bereitstellen eines unteren Halbleiterchips (120) mit einer ersten Bondkontaktstelle (122) auf einem mittigen Bereich, – Bereitstellen eines oberen Halbleiterchips (140) mit einer zweiten Bondkontaktstelle (142), die der ersten Bondkontaktstelle des unteren Halbleiterchips entspricht, gekennzeichnet durch folgende Schritte: – Bereitstellen eines Packungsaufbaus mit dem auf dem Basisrahmen angebrachten unteren Halbleiterchip (120) und dem auf dem unteren Halbleiterchip (120) angebrachten oberen Halbleiterchip (140) durch Koppeln der zweiten Bondkontaktstelle (142) mit der ersten Bondkontaktstelle (122) unter Verwendung des ersten leitfähigen Bondhügels (124) und des zweiten leitfähigen Bondhügels (144).
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass der untere Halbleiterchip vor dem Anbringen des oberen Halbleiterchips auf dem unteren Halbleiterchip auf dem Basisrahmen angebracht wird.
  18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass der obere Halbleiterchip zuerst auf dem unteren Halbleiterchip angebracht wird, indem die erste Bondkontaktstelle des unteren Halbleiterchips mit der zweiten Bondkontaktstelle des oberen Halbleiterchips unter Verwendung des ersten leitfähigen Bondhügels und des zweiten leitfähigen Bondhügels elektrisch verbunden werden, und dann der obere Halbleiterchip und der untere Halbleiterchip, die elektrisch verbunden sind, auf dem Basisrahmen angebracht werden.
  19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass der zweite leitfähige Bondhügel innerhalb des ersten leitfähigen Bondhügels angeordnet ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass eine dritte Bondkontaktstelle in einem Kantenbereich des unteren Halbleiterchips ausgebildet und mit dem Basisrahmen elektrisch verbunden wird.
  21. Verfahren nach einem der Ansprüche 16 bis 20, gekennzeichnet durch ein Abdichten eines Teils des Basisrahmens und des unteren sowie des oberen Halbleiterchips unter Verwendung eines Dichtungsharzes.
  22. Verfahren nach einem der Ansprüche 18 bis 21, gekennzeichnet durch eine Flussmittelreinigung nach der elektrischen Verbindung des unteren Halbleiterchips und des oberen Halbleiterchips.
  23. Verfahren nach einem der Ansprüche 16 bis 22, gekennzeichnet durch folgende Schritte nach dem Anbringen des unteren Halbleiterchips auf dem Basisrahmen und dem Anbringen des oberen Halbleiterchips auf dem unteren Halbleiterchip oder nach der Flussmittelreinigung: – Füllen eines Unterfüllmaterials in einem flüssigen Zustand zwischen den unteren Halbleiterchip und den oberen Halbleiterchip und – Härten des Unterfüllmaterials im flüssigen Zustand.
  24. Verfahren nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, dass der Basisrahmen eine flexible PCB, eine PCB vom starren Typ oder ein Leiterrahmen ist.
  25. Verfahren nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass der zweite leitfähige Bondhügel auf dem oberen Halbleiterchip und der erste leitfähige Bondhügel auf dem unteren Halbleiterchip ausgebildet werden.
  26. Verfahren nach einem der Ansprüche 16 bis 25, dadurch gekennzeichnet, dass das Anbringen des unteren Halbleiterchips auf dem Basisrahmen die Verwendung eines Klebestreifens oder eines Epoxids beinhaltet.
  27. Verfahren nach einem der Ansprüche 16 bis 26, dadurch gekennzeichnet, dass keine UBM-Schicht auf der ersten und/oder der zweiten und/oder der dritten Bondkontaktstelle gebildet wird.
  28. Verfahren nach einem der Ansprüche 16 bis 27, dadurch gekennzeichnet, dass der untere Halbleiterchip oder der obere Halbleiterchip als Kondensator wirkt.
  29. Verfahren nach einem der Ansprüche 16 bis 28, dadurch gekennzeichnet, dass wenigstens der erste leitfähige Bondhügel und/oder der zweite leitfähige Bondhügel Gold beinhaltet, das durch Elektroplattieren oder Stiftbildung gebildet wird.
  30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass der Bondhügel aus Gold in einem Waferherstellungsprozess vor dem Anbringen des unteren Halbleiterchips auf dem Basisrahmen gebildet wird.
  31. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass der Bondhügel aus Gold nach dem Anbringen des unteren Halbleiterchips auf dem Basisrahmen gebildet wird.
  32. Verfahren nach einem der Ansprüche 16 bis 31, dadurch gekennzeichnet, dass ein Bondhügel aus elektroplattiertem Gold auf der ersten und/oder der zweiten und/oder der dritten Bondkontaktstelle gebildet wird.
  33. Verfahren nach einem der Ansprüche 29 bis 32, dadurch gekennzeichnet, dass der erste leitfähige Bondhügel Gold beinhaltet und der zweite leitfähige Bondhügel Lotmittel beinhaltet.
  34. Verfahren nach einem der Ansprüche 29 bis 32, dadurch gekennzeichnet, dass der erste leitfähige Bondhügel Lotmittel beinhaltet und der zweite leitfähige Bondhügel Gold beinhaltet.
  35. Verfahren nach Anspruch 34, gekennzeichnet durch das Bilden einer Metallschicht auf einer Oberfläche der zweiten Bondkontaktstelle, um das Drahtbonden zu vereinfachen.
  36. Verfahren nach Anspruch 35, dadurch gekennzeichnet, dass die Metallschicht eine Kompositschicht aus Ni/Au, Ni/Ag oder Ni/Pd ist.
  37. Verfahren nach einem der Ansprüche 21 bis 36, gekennzeichnet durch das Anbringen von Lotkugeln an Lotkugelkontaktstellen, die auf einer Unterseite des Basisrahmens angeordnet sind, nach dem Abdichten.
  38. Verfahren nach einem der Ansprüche 21 bis 37, gekennzeichnet durch das Bearbeiten von Leitungen, die außerhalb des Dichtungsharzes liegen, nach dem Abdichten.
DE102005020972A 2004-04-30 2005-04-29 Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren Ceased DE102005020972A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040030468A KR100604848B1 (ko) 2004-04-30 2004-04-30 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
KR10-2004-0030468 2004-04-30

Publications (1)

Publication Number Publication Date
DE102005020972A1 true DE102005020972A1 (de) 2006-01-05

Family

ID=35186218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005020972A Ceased DE102005020972A1 (de) 2004-04-30 2005-04-29 Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren

Country Status (5)

Country Link
US (1) US20050242426A1 (de)
JP (1) JP2005317975A (de)
KR (1) KR100604848B1 (de)
CN (1) CN1700458A (de)
DE (1) DE102005020972A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
JP5338029B2 (ja) * 2007-01-26 2013-11-13 日亜化学工業株式会社 半導体レーザ素子、半導体レーザ装置及びその製造方法
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102412208B (zh) * 2010-09-21 2014-08-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102691921A (zh) * 2011-03-22 2012-09-26 展晶科技(深圳)有限公司 发光二极管灯条及其制造方法
CN102769009A (zh) * 2011-05-04 2012-11-07 三星半导体(中国)研究开发有限公司 半导体封装件
TWI435667B (zh) * 2012-04-13 2014-04-21 Quanta Comp Inc 印刷電路板組件
KR20140070057A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
KR101504011B1 (ko) 2013-06-26 2015-03-18 (주)인터플렉스 복합 직접회로소자 패키지 제조방법
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
CN104157617B (zh) 2014-07-29 2017-11-17 华为技术有限公司 芯片集成模块、芯片封装结构及芯片集成方法
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5211875A (en) * 1991-06-27 1993-05-18 W. R. Grace & Co.-Conn. Methods and compositions for oxygen scavenging
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US6413797B2 (en) * 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US20020127747A1 (en) * 2001-03-08 2002-09-12 Motorola, Inc. Lithography method and apparatus with simplified reticles
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
JP2005317975A (ja) 2005-11-10
CN1700458A (zh) 2005-11-23
KR20050105361A (ko) 2005-11-04
KR100604848B1 (ko) 2006-07-31
US20050242426A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE102016100279B4 (de) Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE602004005760T2 (de) Halbleitervorrichtung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005002631B4 (de) Mehrchippackung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
US20050121765A1 (en) Multi-chips bumpless assembly package and manufacturing method thereof
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102013104455A1 (de) PoP-Gerät
DE102012107760A1 (de) Verfahren und Bauelement für Lötverbindungen
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102011055884A1 (de) Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection