DE102005013325A1 - Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren - Google Patents
Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren Download PDFInfo
- Publication number
- DE102005013325A1 DE102005013325A1 DE102005013325A DE102005013325A DE102005013325A1 DE 102005013325 A1 DE102005013325 A1 DE 102005013325A1 DE 102005013325 A DE102005013325 A DE 102005013325A DE 102005013325 A DE102005013325 A DE 102005013325A DE 102005013325 A1 DE102005013325 A1 DE 102005013325A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chips
- clamping
- connection
- circuit module
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Die vorliegende Erfindung schafft ein Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul mit den Schritten: Bereitstellen eines Modulträgers (1, 1', 1'', 1''', 1'''') mit einem Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') und einem Anschlussbereich (1b, 1b', 1b'', 1b''', 1b''''), wobei der Chipmontagebereich (1a, 1a', 1a'', 1a''', 1a'''') eine Klemmeinrichtung (10a-i; 20; 20''; 20''', 3'''; 20''', 15'''; 20''', 16'''; 20'''', 3'''') zum Einklemmen einer Mehrzahl von Halbleiterchips (2a-h, 2', 2a''-h'', 2''', 2a''', 2b''', 2a'''', 2b'''') und eine Anschlusseinrichtung (3a-h; 3'; 3a''-h''; 3'''; 15'''; 16''', 16'''') zum elektrischen Anschließen der Halbleiterchipps (2a-h, 2', 2a''-h'', 2''', 2a''', 2b''', 2a'''', 2b'''') aufweist; und Einklemmen und elektrisches Anschließen der Mehrzahl von Halbleiterchips (2a-h, 2', 2a''-h'', 2''', 2a''', 2b''', 2a'''', 2b''''). Die Erfindung schafft ebenfalls ein entsprechendes Schaltungsmodul und ein entsprechendes Anwendungsverfahren.
Description
- Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren Die vorliegende Erfindung betrifft ein Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, ein entsprechendes Schaltungsmodul und ein entsprechendes Anwendungsverfahren.
- Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf Chips mit integrierten Speicherschaltungen, z.B. DRAMs, in Silizium-Technologie erläutert.
- Für das Erreichen einer immer höheren Packungsdichte auf Speichermodulen und innerhalb der Abmessungen herkömmlicher Memory-Packages sind hinsichtlich Ausbeute und Zuverlässigkeit eine sehr hohe Qualität der Einzelkomponenten zwingend. Dies wird im konventionellen DRAM-Backend-Flow durch das Einzelkomponenten-Packaging, -Testen und -Burn-in erreicht. Spätestens beim Verlassen der bisherigen Standard-Packages, z.B. Mikro Ball Grid Arrays und gestapelte Anordnungen, sind derartige übliche Burn-in- und Anwendungsverfahren entweder unproportional teuer oder nicht nach dem Stand der Technik realisierbar. Auswege in dieser Hinsicht werden durch die so genannte Known-Good-Die-Technologie angeboten, aber auch hier ist nach dem Stand der Technik ein unverhältnismäßig hoher Aufwand notwendig.
- Des Weiteren werden bei allen DRAM-Technologien durch konventionelle Modulmontageprozesse mittels Löten thermisch induzierte Fehler generiert (z.B. Haltezeitverschlechterung). Dies zieht einen nicht vernachlässigbaren Ausbeuteverlust im Stadium der höchsten Wertschöpfung nach sich und zwingt zum Rework bei degenerierten DRAM-Chips. Auch das ist wiederum ein Lötprozess mit den genannten Nachteilen des thermischen Stresses.
-
6a zeigt ein Flussdiagram zum Erläutern eines bekannten Verfahrens zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul und zum Anwenden des Schaltungsmoduls. - Der Ablauf, des Backend-Prozesses verläuft in Richtung des Pfeils BF. In Schritt S10 wird ein Waferprozess durchgeführt, bei dem integrierte Speicherschaltungen auf einem Wafer hergestellt werden. Anschließend erfolgt ein Funktionstest auf Waferebene in Schritt S20. In Schritt S30 wird dann, sofern möglich, eine Laserreparatur von defekten Schaltungen, z.B. durch Aufschmelzen von so genannten Fuses, durchgeführt.
- Im Schritt S40 erfolgt ein Sägen und anschließend ein Rückschleifen in Schritt S50. In den Schritten S60, S70 erfolgen ein Diebonden bzw. Drahtbonden einer Mehrzahl von Speicherchips auf ein gemeinsames Substrat. Das Substrat mit den gebondeten Chips wird im Schritt S80 mit einer Verpackung versehen (mittels Spritzguss ummolded), wonach die verpackten Chips im Schritt S90 vereinzelt werden.
- Anschließend erfolgt im Schritt S100 ein Burn-in der vereinzelten verpackten Chips und im Schritt S110 ein Test der vereinzelten verpackten Chips. Die Schritte S100 bzw. S110 erfolgen auf einer speziell entwickelten Kontaktierungseinrichtung, mit der die Chips temporär kontaktiert werden.
- Im Schritt S120 erfolgt dann der Aufbau eines Schaltungsmoduls aus einer Mehrzahl von getesteten Chips durch Löten. Anschließend wird das Modul im Schritt S130 getestet und letztendlich im Schritt S140 ein Anwendungstest durchgeführt.
- Als Nachteil bei diesem bekannten Verfahren zum Aufbau und zum Testen des Schaltungsmoduls hat sich die Tatsache herausgestellt, dass aufgrund der Lötverbindungen der Chips mit dem Modulträger ein Rework-Prozess in einem Schritt S150 bereitgestellt werden muss, der ein Entlöten defekter (z.B. bei der Montage thermisch zerstörter) Bauteile vorsieht. Dieses Entlöten ist bei hoher Packungsdichte schwierig und belastet thermisch benachbarte Bauteile, welche dabei zerstört werden können.
- Eine Aufgabe der vorliegenden Erfindung liegt darin, ein Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, ein entsprechendes Schaltungsmodul und ein entsprechendes Anwendungsverfahren zu schaffen, welche eine größere Flexibilität und Robustheit aufweisen.
- Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul gemäss Anspruch 1, das entsprechende Schaltungsmodul gemäss Anspruch 8 und das entsprechende Anwendungsverfahren gemäss Anspruch 15 gelöst.
- Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, dass die einzelnen Chips am Modulträger verklemmt und nicht verlötet werden, so dass ein Austausch sich sehr einfach darstellt. Darüber hinaus ist es somit möglich, den Burn-in und das Testen der einzelnen Chips auf den Schaltungsmodulzustand zu verlagern. Mit anderen Worten, der Testträger ist identisch mit dem Modulträger, welcher später auch beim Endbenutzer verwendet wird. Somit lassen sich erhebliche Einsparungen beim Test- und Burn-in-Schritt realisieren.
- Die Erfindung schafft einen universellen Backend-Carrier für Test-/Burn-in auf der Basis standardisierter Speichermodule, die mechanisch und elektrisch kompatibel zu Standardprodukten, wie z.B. DIMM184, sind. Die Einzelkomponenten, vorzugsweise Wafer-Level-Packages, werden nur mittels eines Press kontakts elektrisch kontaktiert, beispielsweise durch einen Au-Au-Kontakt. Flexible Kontaktelemente können beispielsweise auf der Trägerseite oder auf der Chipseite oder auf beiden Seiten realisiert werden. Ein Heatspreader sorgt vorzugsweise für eine thermische Ankopplung mit niedrigem Wärmewiderstand, wodurch niedrige Betriebstemperaturen realisierbar sind. Da der Heatspreader in der Applikation auf dem Modul verbleibt, muss das getestete Modul nicht mehr verändert werden.
- Bei Einzelkomponenten in Form von robusten Wafer-Level-Packages bieten sich als Lösungen RDL (Redistribution Layer) in Kombination mit Backside- und Etch-Protection an. Die Einzelkomponenten sind durch die erfindungsgemäße Form der Anbringung frei und flexibel auswechselbar, und zwar sowohl manuell als auch automatisiert. Eine Kaskadierbarkeit bzw. Stapelbarkeit der Einzelkomponenten ist realisierbar. Der Wegfall von Testen und Burn-in auf Chipebene fällt weg, was zu einer dramatischen Kosteneinsparung führt. Test und Burn-in auf Modulträgern ist mit dem vorhandenen Test-Equipment leicht möglich bzw. leicht adaptierbar. Backend-Carrier und Kundenmodul sind bei Bedarf völlig identisch. Die Verwendung eines solchen Modulträgers, z.B. einer gedruckten Schaltungsplatte, als Backend-Carrier für Burn-in und Test schafft die Möglichkeit, ausgefallene Komponenten einfach durch funktionsfähige Komponenten zu ersetzen. Weiterhin ist sogar ein Austausch von defekten Komponenten beim Kunden einfach realisierbar. Die DRAM-Packages werden durch einen mechanischen Presskontakt zuverlässig kontaktiert mit der Möglichkeit, diese elektrische Verbindung ohne thermischen Stress herzustellen und für die Reparatur oder den Sortierprozess wieder zu lösen.
- Aufwändige Prozesse, wie z.B. Drahtbonden und Chipbonden, können eliminiert werden. Eine Realisierung sehr geringer Package-Höhen ist zudem möglich. Die mittels des beschriebenen Backend-Carriers eingebrannten Module erfüllen die Anforderungen an Known-Good-Die, und somit stellt die vorgeschla gene Lösung eine einfache Möglichkeit zur Generierung von Known-Good-Die-Chips dar.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
- Gemäß einer bevorzugten Weiterbildung weist die Klemmeinrichtung elastische Zungen auf, zwischen die die Halbleiterchips eingeschoben werden und die Anschlusseinrichtung die Halbleiterchips stirnseitig anschließt.
- Gemäß einer weiteren bevorzugten Weiterbildung weist die Klemmeinrichtung eine einzige durchgehende Klemmplatte auf, die alle Halbleiterchips einklemmt.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die Klemmplatte derart gestaltet ist, dass sie eine Wärmeableitungsfunktion ausübt.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die Klemmplatte klappbar und wird vor dem Einklemmen aufgeklappt und zum Einklemmen zugeklappt.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die Klemmplatte fest am Modulträger angebracht, wobei ein Zwischenraum zwischen der Klemmplatte und dem Chipmontagebereich vorgesehen ist, in den die Halbleiterchips eingeschoben werden und wobei die Anschlusseinrichtung im Zwischenraum eine elastische Einrichtung aufweist, durch die der jeweilige Halbleiterchips gegen die Klemmplatte gedrückt wird.
- Gemäß einer weiteren bevorzugten Weiterbildung werden mehrere Halbleiterchips gestapelt eingeklemmt.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
- Es zeigen:
-
1 eine schematische Ansicht eines Schaltungsmoduls gemäss einer ersten Ausführungsform der vorliegenden Erfindung; -
2a –c eine schematische Ansicht eines Schaltungsmoduls gemäss einer zweiten Ausführungsform der vorliegenden Erfindung; -
3a , b eine schematische Ansicht eines Schaltungsmoduls gemäss einer dritten Ausführungsform der vorliegenden Erfindung; -
4a –g schematische Ansichten eines Schaltungsmoduls gemäss einer vierten Ausführungsform der vorliegenden Erfindung mit verschiedenen Druck-Kontakt-Montage-Strukturen; -
5 eine schematische Ansicht eines Schaltungsmoduls gemäss einer fünften Ausführungsform der vorliegenden Erfindung; und -
6a , b Fliesspläne zum Erläutern eines bekannten (6a ) und eines ausführungsformgemäßen (6b ) Verfahrens zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul und zum Anwenden des Schaltungsmoduls. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
-
1 zeigt eine schematische Ansicht eines Schaltungsmoduls gemäss einer ersten Ausführungsform der vorliegenden Erfindung. - In
1 bezeichnet Bezugszeichen1 einen Modulträger in Form einer gedruckten Schaltungsplatte, welcher einen Chipmontagebereich1a und einen daran angrenzenden Anschlussbereich1b aufweist. Im Chipmontagebereich1a , welcher gegenüber dem Anschlussbereich1b stufenförmig abgesenkt ist, sind Führungseinrichtungen10a –i in Form von elastischen Polymerzungen vorgesehen, die auf den Modulträger1 aufgeklebt oder auf genietet sind. Die Führungseinrichtungen10a –i laufen an der Spitze konisch zu und weisen einen Abstand auf, der geringfügig kleiner als die Breite der dazwischen anzubringenden Halbleiterspeicherchips2a –h ist. - Die Höhe der Führungseinrichtungen
10a –i ist bei diesem Beispiel derart bemessen, das sie bündig in einer Ebene mit der Oberfläche des Anschlussbereichs1b verlaufen. Wie aus der Ausschnittsvergrößerung von1 erkennbar, ist im Anschlussbereich1b an der Grenzfläche zum Chipmontagebereich1a eine jeweilige Anschlusseinrichtung3a –h des Modulträgers1 vorgesehen, welche mit einer nicht dargestellten Anschlusseinrichtung an den Halbleiterspeicherchips2a –h zusammenwirkt. Im vorliegenden Fall bestehen die Anschlusseinrichtungen3a –h aus nadelförmigen Pins, welche mit entsprechenden Kontaktflächen an der ihnen gegenüberliegenden Chipseite zusammenwirken. Selbstverständlich sind jedoch auch andere Anschlusseinrichtungen denkbar. Im Anschlussbereich sind die Anschlusseinrichtungen3a –h auf die externe Kontakteinrichtung5 verdrahtet. - Wie der Pfeil E in der Ausschnittsvergrößerung von
1 zeigt, werden die Halbleiterspeicherchips2a –h zur Montage von der konischen Seite der Führungseinrichtungen10a –i eingeschoben, so dass zwischen benachbarten Führungseinrichtungen eine Klemmwirkung aufgrund des im Vergleich zum jeweili gen Halbleiterspeicherchip kleineren Abstandes entsteht. Sind die Halbleiterspeicherchips2a –h vollständig in den Zwischenraum zwischen benachbarten Zungen eingeschoben, so ist ein elektrischer Kontakt der Anschlusseinrichtungen3a –h mit den entsprechenden Anschlusseinrichtungen an den Chips2a –h hergestellt, und die Montage ist damit beendet. - Da im vorliegenden Fall lediglich eine mechanische Klemmwirkung für den Halt der Halbleiterchips
2a –h auf dem Modulträger1 sorgt, können die Halbleiterchips2a –h leicht durch Ersatzchips ersetzt werden. -
2a –c zeigen eine schematische Ansicht eines Schaltungsmoduls gemäss einer zweiten Ausführungsform der vorliegenden Erfindung. Die Linie A-A' in2a –c deutet eine entsprechende Referenzhöhe für die drei Darstellungen an. - Die Darstellung gemäß
2a entspricht der Darstellung gemäß1 , wobei im Unterschied zur ersten Ausführungsform keine Führungseinrichtungen10a –h vorgesehen sind, sondern die Halbleiterspeicherchips (hier nur ein Chip2' dargestellt) ohne Führungseinrichtungen mit den Anschlusseinrichtungen (hier nur eine Anschlusseinrichtung3' dargestellt) an der Grenzfläche zwischen Anschlussbereich1b' und Chipmontagebereich1a' verbunden werden. - Dies ist aus der Darstellung gemäß
2c erkennbar, die einen Halbleiterspeicherchip2' zeigt, dessen Anschlusseinrichtung mit der Anschlusseinrichtung3' des Modulträgers1' zusammenwirkt. Auf der Oberseite des Anschlussbereichs1b' ist eine klappbare Klemmeinrichtung20 vorgesehen, welche ein Gelenk25 aufweist. Die klappbare Klemmeinrichtung20 wird vor der Montage der Halbleiterspeicherchips aufgeklappt, wie in2c gezeigt, und nach der Montage zugeklappt, wie in -
2b dargestellt, derart, dass sie eine Klemmwirkung zur Fixierung der Halbleiterspeicherchips2' etc. ausübt. Eine derartige Klemmwirkung lässt sich beispielsweise dadurch er zielen, dass das Gelenk25 einen Rast- oder Federmechanismus aufweist. Nach Zuklappen der Klemmeinrichtung20 sind die Halbleiterspeicherchips2' usw. auf dem Modulträger1' fixiert. - Selbstverständlich ist es denkbar, die Führungseinrichtungen
10a –i der zuvor erläuterten ersten Ausführungsform mit der klappbaren Klemmeinrichtung20 der zweiten Ausführungsform zu kombinieren. - Besonders vorteilhaft ist es, wenn die klappbare Klemmeinrichtung
20 aus einem Material besteht bzw. eine Oberflächenform (z.B. gerippt) aufweist, welche eine gleichzeitige Funktion als Wärmeableiteinrichtung (Heatspreader) ermöglicht. Eine derartige einteilige Wärmeableiteinrichtung wirkt sehr effektiv zur Kühlung der Anordnung der Halbleiterspeicherchips2' etc. -
3a , b zeigen eine schematische Ansicht eines Schaltungsmoduls gemäss einer dritten Ausführungsform der vorliegenden Erfindung. - Bei der in
3 gezeigten dritten Ausführungsform weist der. Modulträger1'' einen Anschlussbereich1b'' auf, welcher den Anschlussbereichen1b bzw.1b' entspricht. - Im Unterschied zu den vorstehend erläuterten Ausführungsformen weist der Chipmontagebereich
1a'' wannenförmige Ausnehmungen4a'' –h'' auf, in die die Halbleiterspeicherchips2a'' –h'' zur Montage eingelegt werden. Dabei sind die wannenförmigen Ausnehmungen etwas größer bemessen als die Halbleiterspeicherchips2a'' –h'', so dass ein einfaches Einlegen und Anschließen der Halbleiterchips2a'' –h'' ermöglicht ist. - Bei dieser Ausführungsform ist eine Klemmeinrichtung
20'' vorgesehen, welche auf die Oberseite des Anschlussbereichs1b'' mittels einer Schraubeinrichtung25'' aufgeschraubt ist. - Selbstverständlich denkbar sind auch ein Aufnieten oder Aufkleben, wobei beim Aufkleben darauf geachtet werden sollte, dass ein problemloses Entfernen im Falle der Notwendigkeit eines Chipaustausches möglich ist.
- Die Anschlusseinrichtungen
3a'' –3h'' und die externe Kontakteinrichtung5'' entsprechen den zuvor erläuterten Anschlusseinrichtungen3a –3h bzw.3a' –3h' und5 bzw.5' . -
4a –g zeigen schematische Ansichten eines Schaltungsmoduls gemäss einer vierten Ausführungsform der vorliegenden Erfindung mit verschiedenen Druck-Kontakt-Montage-Strukturen. - Bei der nachstehend beschriebenen vierten Ausführungsform umfasst die Klemmeinrichtung
20''' eine Platte, die über einen Sockel19''' auf den Anschlussbereich1b''' aufgeklebt ist. Ein Halbleiterspeicherchip2''' ist in den Zwischenraum21''' zwischen Platte20''' und Chipmontagebereich1a''' in Pfeilrichtung E''' eingeschoben. Der Halbleiterspeicherchip2''' weist bei dieser Ausführungsform Anschlussbereiche13''' auf, welche mit Federzungen3''' zusammenwirken, die im Chipmontagebereich1a''' auf dem Modulträger1''' angebracht sind. Im Unterschied zu den bisher erläuterten Ausführungsformen sind bei dieser Ausführungsform die Anschlussbereiche13''' nicht an der Stirnseite des Halbleiterchips2''' vorgesehen, sondern an dessen Bauchseite, wie die Ausschnittsvergrößerung von4a zeigt. Die Federklemmen3''' sind mit Leiterbahnen14''' verbunden. Durch ihre Federwirkung pressen sie gegen Anschlussbereiche13''' des in Pfeilrichtung E''' eingeschobenen Halbleiterspeicherchip2''' und drücken ihn gegen die Platte20''' , so dass er fixiert ist. Der externe Kontaktbereich ist mit5''' bezeichnet. - Die in
4b dargestellte Variante unterscheidet sich insofern von der in4a dargestellten Variante, dass beidseitig des Modulträgers1''' eine Chipmontage in einem Chip montagebereich1a''' durch Einschieben und Verklemmen möglich ist. - Bei der Variante gemäß
4c sind zwei Halbleiterspeicherchips2a''' ,2b''' gestapelt und über Kontaktierungseinrichtungen18''' miteinander elektrisch verbunden. - Bei der Variante gemäß
4d ist eine elastische, anisotrop leitende Schicht15''' vorgesehen, welche den Anpressdruck erzeugt, der den Halbleiterspeicherchip2''' gegen die Klemmeinrichtung20''' presst. - Bei der Variante gemäß
4e sind analog zu4c zwei Halbleiterspeicherchips2a''' ,2b''' gestapelt, welche über eine Kontaktierungseinrichtung18''' ebenfalls in Form einer anisotrop leitenden Schicht miteinander verbunden sind. - Bei der Variante gemäß
4f sind die Anschlusseinrichtungen im Chipmontagebereich1a''' des Modulträgers1''' elastische Erhebungen16''' , die für den Anpressdruck und eine elektrische Verbindung sorgen. - Bei der Variante gemäß
4g sind analog4c und4e zwei Halbleiterspeicherchips2a''' ,2b''' aufeinander gestapelt, wobei sie über eine Kontakteinrichtung18''' miteinander elektrisch verbunden sind, die ebenfalls elastische Erhebungen aufweist. -
5 zeigt eine schematische Ansicht eines Schaltungsmoduls gemäss einer fünften Ausführungsform der vorliegenden Erfindung. - Bei der Ausführungsform gemäß
5 sind auf dem Modulträger1'''' Sockel19'''' aufgebracht, welche wannenförmige Ausnehmungen4a'''' ,4b'''' definieren, in die Halbleiterspeicherchips2a'''' ,2b'''' eingelegt werden, die ihrerseits elastische Anschlusseinrichtungen3'''' in Form von elastischen Er hebungen aufweisen. Diese werden in Kontakt gebracht mit Kontaktbereichen16'''' im Chipmontagebereich1a'''' des Modulträgers1'''' . Die Klemmeinrichtung umfasst bei dieser Ausführungsform aus einer Klemmplatte20'''' , die mittels einer Klammer21'''' auf die Rücken der Halbleiterspeicherchips2a'''' ,2b'''' drückt, wodurch die elastischen Erhebungen3'''' deformiert werden und einen entsprechenden Gegendruck ausüben. Die Klammereinrichtung21'''' wird über das dem Anschlussbereich1b'''' gegenüberliegende Ende des Modulträgers1'''' gestülpt. Der externe Kontaktbereich ist mit5'''' bezeichnet. -
6b ist ein Flussdiagram zum Erläutern eines ausführungsformgemäßen Verfahrens zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul und zum Anwenden des Schaltungsmoduls. - Die Schritte S10, S20, S30, welche auf Waferebene verlaufen, entsprechen den Schritten S10, S20,S30, die bereits eingangs im Zusammenhang mit
6a erläutert worden sind. - Im Unterschied zu den Schritten S40 bis S90, die im Zusammenhang mit
6a erläutert worden sind, findet ein Verpacken bei der Ausführungsform des Verfahrens in Form eines Wafer-Level-Packaging in Schritt S35 statt. Anschließend erfolgt ein Rückschleifen in Schritt S45 und ein Zersägen zur Vereinzelung in Schritt S55. Das Wafer-Level-Packaging in Schritt S35 weist den wesentlichen Vorteil auf, dass geeignete Anschlusseinrichtungen insbesondere auf der Bauchseite der Halbleiterspeicherchips einfach erzeugt werden können. Auf Bonding-Prozesse kann dabei vollständig verzichtet werden. - In Schritt S125 wird der Modulträger mit den Halbleiterspeicherchips bestückt, welche darauf austauschbar durch eine Klemmverbindung kontaktiert werden, die ebenfalls für einen guten elektrischen Kontakt sorgt.
- Im Unterschied zur bekannten Vorgehensweise erfolgen in Schritt S135 ein Burn-in der Einzelkomponenten und in Schritt S145 ein Test der Einzelkomponenten und ein Test des Moduls im Modulzustand.
- Abschließend erfolgt ein Anwendungstest in Schritt S155. Stellt sich beim Testen des derart aufgebauten Schaltungsmoduls heraus, dass Komponenten fehlerhaft arbeiten, so erfolgt in Schritt S165 ein Austausch fehlerhafter Komponenten und anschließend ein erneuter Modultest bzw., falls erforderlich, ein erneuter Modul-Burn-in. Letzteres lässt sich vermeiden, wenn man aus einem Pool von Komponenten, die bereits auf Modulebene ein Burn-in erfahren haben, im Schritt S175 einen Halbleiterchip daraus als Ersatzteil heranzieht.
- Das derartige Aufbau- und Anwendungsverfahren für den Modulträger hat den wesentlichen Vorteil, dass der Modulträger und der Testträger ein und derselbe Träger sein können, welcher schließlich auch beim Endbenutzer verwendet werden kann.
- Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
- Insbesondere ist eine Anwendung auf beliebige Chipmodule vorstellbar. Auch sind die gezeigten Presskontakt-Möglichkeiten nur beispielhaft und nicht erschöpfend, insbesondere auch beliebig kombinierbar.
-
- 1, 1', 1'', 1''', 1''''
- Modulträger
- 1a, 1a', 1a'', 1a''', 1a''''
- Chipmontagebereich
- 1b, 1b', 1b'', 1b''', 1b''''
- Anschlussbereich
- 5, 5', 5'', 5''', 5''''
- externer Kontaktbereich
- 10a–i
- Führungseinrichtungen
- 2a–h, 2', 2a''–h, 2'''
- 2a''', 2b''', 2a'''', 2b''''
- Halbleiterspeicherchips
- 3a–h, 3', 3a''–h
- Anschlusseinrichtungen
- E, E'''
- Pfeilrichtung
- 20, 20'', 20''', 20''''
- Klemmplatte
- 25
- Gelenk
- A-A'
- Referenzhöhe
- 25''
- Befestigungseinrichtung
- 4a''–h'', 4a'''', 4b''''
- Ausnehmungen
- 14''', 14''''
- Leiterbahnen
- 3'''
- Federklemmen
- 13'''
- Anschlussbereiche Chip
- 19''', 19''''
- Sockel
- 21'''
- Zwischenraum
- 18'''
- Kontaktierungseinrichtung
- 15'''
- anisotrop leitende elastische
- Schicht
- 16'''
- elastische Erhebung
- 21''''
- Klammereinrichtung
- 16''''
- Kontaktbereiche
Claims (16)
- Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul mit den Schritten: Bereitstellen eines Modulträgers (
1 ,1' ,1'' ,1''' ,1'''' ) mit einem Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) und einem Anschlussbereich (1a ;1b' ,1b'' ,1b''' ,1b'''' ), wobei der Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) eine Klemmeinrichtung (10a –i;20 ;20'' 20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) zum Einklemmen einer Mehrzahl von Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) und eine Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' 16'''' ) zum elektrischen Anschließen der Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) aufweist und Einklemmen und elektrisches Anschließen der Mehrzahl von Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Klemmeinrichtung (
10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) elastische Zungen (10a –i) aufweist, zwischen die die Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) eingeschoben werden und die Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' ,16'''' ) die Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) stirnseitig anschließt. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Klemmeinrichtung (
10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) eine einzige durchgehende Klemmplatte (20 ,20'' ,20''' ,20'''' ) aufweist, die alle Halbleiter chips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) einklemmt. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Klemmplatte (
20 ,20'' ,20''' ,20'''' ) derart gestaltet ist, dass sie eine Wärmeableitungsfunktion ausübt. - Verfahren nach Anspruch
3 oder4 , dadurch gekennzeichnet, dass die Klemmplatte (20 ,20'' ,20''' ,20'''' ) klappbar ist und vor dem Einklemmen aufgeklappt und zum Einklemmen zugeklappt wird. - Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Klemmplatte (
20 ,20'' ,20''' ,20'''' ) fest am Modulträger (1 ,1' ,1'' ,1''' ,1'''' ) angebracht ist und ein Zwischenraum (21''' ) zwischen der Klemmplatte (20 ,20'' ,20''' ,20'''' ) und dem Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) vorgesehen ist, in den die Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) eingeschoben werden, wobei die Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' ,16'''' ) im Zwischenraum (21''' ) eine elastische Einrichtung (3''' ;15''' ;16''' ,16'''' ) aufweist, durch die der jeweilige Halbleiterchips. (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) gegen die Klemmplatte (20 ,20'' ,20''' ,20'''' ) gedrückt wird. - Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Halbleiterchips (
2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) gestapelt eingeklemmt werden. - Schaltungsmodul mit: einem Modulträger (
1 ,1' ,1'' ,1''' ,1'''' ) mit einem Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) und einem Anschlussbereich (1a ,1b' ,1b'' ,1b''' ,1b'''' ), wobei der Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) eine Klemmeinrichtung (10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) zum Einklemmen einer Mehrzahl von Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) und eine Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' 16'''' ) zum elektrischen Anschließen der Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ). - Schaltungsmodul nach Anspruch 8, dadurch gekennzeichnet, dass die Klemmeinrichtung (
10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) elastische Zungen (10a –i) aufweist, zwischen die die Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ;2a'''' ,2b'''' ) eingeschoben sind und die Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' ,16'''' ) die Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) stirnseitig anschließt. - Schaltungsmodul nach Anspruch 8, dadurch gekennzeichnet, dass die Klemmeinrichtung (
10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) eine einzige durchgehende Klemmplatte (20 ,20'' ,20''' ,20'''' ) aufweist, die alle Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) einklemmt. - Schaltungsmodul nach Anspruch 8, dadurch gekennzeichnet, dass die Klemmplatte (
20 ,20'' ,20''' ,20'''' ) derart gestaltet ist, dass sie eine Wärmeableitungsfunktion ausübt. - Schaltungsmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Klemmplatte (
20 ,20'' ,20''' ,20'''' ) klappbar ist. - Schaltungsmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Klemmplatte (
20 ,20'' ,20''' ,20'''' ) fest am Modulträger (1 ,1' ,1'' ,1''' ,1'''' ) angebracht ist und ein Zwischenraum (21''' ) zwischen der Klemmplatte (20 ,20'' ,20''' ;20'''' ) und dem Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) vorgesehen ist, in den die Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) eingeschoben sind, wobei die Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' ,16'''' ) im Zwischenraum (21''' ) eine elastische Einrichtung (3''' ;15''' ;16''' ,16'''' ) aufweist, durch die der jeweilige Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) gegen die Klemmplatte (20 ,20'' ;20''' ,20'''' ) gedrückt ist. - Schaltungsmodul nach mindestens einem der vorhergehenden Ansprüche 8 bis 13, dadurch gekennzeichnet, dass mehrere Halbleiterchips (
2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) gestapelt eingeklemmt sind. - Anwendungsverfahren zum Anwenden eines Schaltungsmoduls mit den Schritten: Bereitstellen eines Modulträgers (
1 ,1' ,1'' ,1''' ,1'''' ) mit einem Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) und einem Anschlussbereich (1a ,1b' ,1b'' ,1b''' ,1b'''' ), wobei der Chipmontagebereich (1a ,1a' ,1a'' ,1a''' ,1a'''' ) eine Klemmeinrichtung (10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ) zum Einklemmen einer Mehrzahl von Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) und eine Anschlusseinrichtung (3a –h;3' ;3a'' –h'';3''' ;15''' ;16''' 16'''' ) zum elektrischen Anschließen der Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) aufweist; Einklemmen und elektrisches Anschließen der Mehrzahl von Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ); Durchführen eines Tests und/oder eines Burn-in der Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) mit dem Modulträger (1 ,1' ,1'' ,1''' ,1'''' ); Austauschen defekter Halbleiterchips (2a –h,2' ,2a'' –h'',2''' ,2a''' ,2b''' ,2a'''' ,2b'''' ) durch Lösen und erneutes Verklemmen der Klemmeinrichtung (10a –i;20 ;20'' ;20''' ,3''' ;20''' ,15''' ;20''' ,16''' ;20'''' ,3'''' ); Durchführen eines Modultests und/oder Applikationstest mit dem Modulträger (1 ,1' ,1'' ,1''' ,1'''' ). - Anwendungsverfahren nach Anspruch 15, dadurch gekennzeichnet, dass der Modulträgers (
1 ,1' ,1'' ,1''' ,1'''' ) anschließend in einer Kundenapplikation verwendet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005013325A DE102005013325A1 (de) | 2005-03-22 | 2005-03-22 | Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005013325A DE102005013325A1 (de) | 2005-03-22 | 2005-03-22 | Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005013325A1 true DE102005013325A1 (de) | 2006-10-05 |
Family
ID=36998713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005013325A Withdrawn DE102005013325A1 (de) | 2005-03-22 | 2005-03-22 | Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005013325A1 (de) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007034164A1 (de) * | 2007-04-16 | 2008-10-23 | Qimonda Ag | Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem |
DE102008020930A1 (de) * | 2008-04-25 | 2009-11-05 | Continental Automotive Gmbh | Elektrische Funktionseinheit und Verfahren zur Herstellung einer dreidimensionalen elektrischen Funktionseinheit |
EP2602635A1 (de) | 2011-12-06 | 2013-06-12 | ELMOS Semiconductor AG | Verfahren zur Vermessung einer Übertragungsstrecke mittels kompensierender Amplitudenmessung und Delta-Sigma-Methode sowie Vorrichtung zur Durchführung des Verfahrens |
DE102013000380A1 (de) | 2012-02-23 | 2013-08-29 | Elmos Semiconductor Ag | Verfahren und Sensorsystem zur akustischen Vermessung der Eigenschaften einer Übertragungsstrecke eines Messsystems zwischen Lautsprecher und Mikrofon |
EP2653885A1 (de) | 2012-04-18 | 2013-10-23 | ELMOS Semiconductor AG | Sensorsystem und Verfahren zur Vermessung der Übertragungseigenschaften einer Übertragungsstrecke eines Messsystems zwischen einem Sender und einem Empfänger |
EP2924460A1 (de) | 2014-03-25 | 2015-09-30 | ELMOS Semiconductor AG | Sensorsystem zur Erkennung mindestens eines Objekts in einer Übertragungsstrecke mittels einer Diode |
EP2924466A1 (de) | 2014-03-25 | 2015-09-30 | ELMOS Semiconductor AG | Sensorsystem zur Erkennung mindestens eines Objekts in einer Übertragungsstrecke |
EP2924459A1 (de) | 2014-03-25 | 2015-09-30 | ELMOS Semiconductor AG | Sensorsystem zur Erkennung mindestens eines Objekts in einer Übertragungsstrecke |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19806017A1 (de) * | 1997-03-05 | 1998-09-10 | Lg Semicon Co Ltd | Halbleiter-Multichip-Modul |
US5818107A (en) * | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
US20020196598A1 (en) * | 2000-01-05 | 2002-12-26 | Saeed Momenpour | Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same |
-
2005
- 2005-03-22 DE DE102005013325A patent/DE102005013325A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818107A (en) * | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
DE19806017A1 (de) * | 1997-03-05 | 1998-09-10 | Lg Semicon Co Ltd | Halbleiter-Multichip-Modul |
US20020196598A1 (en) * | 2000-01-05 | 2002-12-26 | Saeed Momenpour | Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007034164A1 (de) * | 2007-04-16 | 2008-10-23 | Qimonda Ag | Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem |
DE102008020930A1 (de) * | 2008-04-25 | 2009-11-05 | Continental Automotive Gmbh | Elektrische Funktionseinheit und Verfahren zur Herstellung einer dreidimensionalen elektrischen Funktionseinheit |
EP2602635A1 (de) | 2011-12-06 | 2013-06-12 | ELMOS Semiconductor AG | Verfahren zur Vermessung einer Übertragungsstrecke mittels kompensierender Amplitudenmessung und Delta-Sigma-Methode sowie Vorrichtung zur Durchführung des Verfahrens |
WO2013083346A1 (de) | 2011-12-06 | 2013-06-13 | Elmos Semiconductor Ag | Verfahren zur vermessung einer übertragungsstrecke mittels kompensierender amplitudenmessung und delta-sigma-methode sowie vorrichtung zur durchführung des verfahrens |
US9520953B2 (en) | 2012-02-23 | 2016-12-13 | Elmos Semiconductor Ag | Method and sensor system for measuring the properties of a transmission path of a measuring system between a transmitter and a receiver |
DE102013000380A1 (de) | 2012-02-23 | 2013-08-29 | Elmos Semiconductor Ag | Verfahren und Sensorsystem zur akustischen Vermessung der Eigenschaften einer Übertragungsstrecke eines Messsystems zwischen Lautsprecher und Mikrofon |
DE102012015442A1 (de) | 2012-02-23 | 2013-08-29 | Elmos Semiconductor Ag | Verfahren und Sensorsystem zur induktiven Vermessung der Eigenschaften einer Übertragungsstrecke eines Messsystems zwischen Senderspule und Empfängerspule |
DE102012015423A1 (de) | 2012-02-23 | 2013-08-29 | Elmos Semiconductor Ag | Verfahren und Sensorsystem zur kapazitiven Vermessung der Eigenschaften einer Übertragungsstrecke eines Messsystems zwischen einer Senderelektrode und Empfängerelektrode |
DE102013022403B3 (de) | 2012-02-23 | 2023-07-27 | Elmos Semiconductor Se | Sensorsystem zur akustischen Vermessung der Eigenschaften einer Übertragungsstrecke eines Messsystems zwischen Lautsprecher und Mikrofon |
JP2015514968A (ja) * | 2012-02-23 | 2015-05-21 | エルモス セミコンダクタ アーゲー | 送信機と受信機との間の測定装置の伝送路の特性を測定するための方法およびセンサシステム |
DE102013000380B4 (de) | 2012-02-23 | 2022-11-17 | Elmos Semiconductor Se | Verfahren zur akustischen Vermessung der Eigenschaften einer Übertragungsstrecke eines Messsystems zwischen Lautsprecher und Mikrofon |
WO2013156557A1 (de) | 2012-04-18 | 2013-10-24 | Elmos Semiconductor Ag | Sensorsystem und verfahren zur vermessung der übertragungseigenschaften einer übertragungsstrecke eines messsystems zwischen einem sender und einem empfänger |
EP2653885A1 (de) | 2012-04-18 | 2013-10-23 | ELMOS Semiconductor AG | Sensorsystem und Verfahren zur Vermessung der Übertragungseigenschaften einer Übertragungsstrecke eines Messsystems zwischen einem Sender und einem Empfänger |
EP2924459A1 (de) | 2014-03-25 | 2015-09-30 | ELMOS Semiconductor AG | Sensorsystem zur Erkennung mindestens eines Objekts in einer Übertragungsstrecke |
EP2924466A1 (de) | 2014-03-25 | 2015-09-30 | ELMOS Semiconductor AG | Sensorsystem zur Erkennung mindestens eines Objekts in einer Übertragungsstrecke |
EP3690488A1 (de) | 2014-03-25 | 2020-08-05 | ELMOS Semiconductor Aktiengesellschaft | Sensorsystem zur erkennung mindestens eines objekts in einer übertragungsstrecke |
EP2924460A1 (de) | 2014-03-25 | 2015-09-30 | ELMOS Semiconductor AG | Sensorsystem zur Erkennung mindestens eines Objekts in einer Übertragungsstrecke mittels einer Diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69926241T2 (de) | Leiterplatten-verbindungsvorrichtung und herstellungsverfahren | |
DE102005013325A1 (de) | Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren | |
DE102006005645B4 (de) | Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung | |
DE69533063T2 (de) | Mikroelektronische kontakte und zusammenbauten | |
DE19718870B4 (de) | Prüfgerät für ungekapselte Halbleiterchips | |
DE19530264A1 (de) | Leistungshalbleitermodul | |
DE102009002992B4 (de) | Leistungshalbleitermodulanordnung mit eindeutig und verdrehsicher auf einem Kühlkörper montierbarem Leistungshalbleitermodul und Montageverfahren | |
DE4126757A1 (de) | Vorrichtung und verfahren zum hierarchischen bandautomatisierten bonden | |
WO2002056652A2 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
DE19507127A1 (de) | Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung | |
DE10044408A1 (de) | Pinblockstruktur zur Halterung von Anschlußpins | |
DE102005015109B4 (de) | Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung | |
DE112005003653B4 (de) | Leistungshalbleitermodul mit auf Schaltungsträger aufgebrachten Lastanschlusselementen und Anschlussklemmelementen | |
DE10352671A1 (de) | Leistungsmodul | |
DE19954041A1 (de) | Meßfassung | |
DE10145468C1 (de) | Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung | |
DE10297047B4 (de) | Lötfreie Leiterplatten-Baugruppe | |
EP1475832A1 (de) | Druckkontaktierbares Leistungshalbleitermodul | |
DE10233641A1 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung | |
DE102004040414B4 (de) | Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte | |
EP3499563B1 (de) | Leistungshalbleitermodul und verfahren zur kraftschlüssigen anordnung eines leistungshalbleitermoduls | |
DE10134986A1 (de) | Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte | |
DE102006032441A1 (de) | Vorrichtung aufweisend eine Leiterplatte und ein Modul sowie Verfahren zum Aufbau einer derartigen Vorrichtung | |
DE10128378A1 (de) | Halterung für Hochfrequenzgerätebaugruppen | |
DE19921113C2 (de) | Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8139 | Disposal/non-payment of the annual fee |