DE102005008056A1

DE102005008056A1 - Electromagnetic emitting chip has a control layer that allows the level of the emission brightness to be regulated

Info

Publication number: DE102005008056A1
Application number: DE102005008056A
Authority: DE
Inventors: Ralph Dr. Wirth
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2004-12-30
Filing date: 2005-02-22
Publication date: 2006-07-13

Abstract

The semiconductor chip is produced with a number of semiconductor layers [2] that has at least one active layer that produces electromagnet emissions [9]. A transparent contact oxide, TCO, [3] is formed between the semiconductor layers and a brightness control layer [4] and absorbs part of the emission. A bond pad [12] is on the surface.

Description

Die Erfindung betrifft einen Halbleiterchip, der vorgesehen ist, elektromagnetische Strahlung zu emittieren und ein Verfahren zur Herstellung eines solchen Halbleiterchips.The The invention relates to a semiconductor chip which is provided, electromagnetic To emit radiation and a method for producing such Semiconductor chips.

Die Halbleiterschichten von Halbleiterchips, beispielsweise die strahlungserzeugenden Schichtstrukturen von strahlungsemittierenden Halbleiterchips, können durch eine Vielzahl von unterschiedlichen Epitaxie-Verfahren, wie beispielsweise metallorganische Dampfphasenepitaxie (Metal Organic Vapor Phase Epitaxy, kurz MOVPE), Molekularstrahlepitaxie (Molecular Beam Epitaxy, kurz MBE) und Flüssigphasenepitaxie (Liquid Phase Epitaxy, kurz LPE) definiert hergestellt werden. Alternativ oder ergänzend können solche Schichtstrukturen zumindest teilweise durch Eindiffundieren von Dotierstoffen definiert verändert werden.The Semiconductor layers of semiconductor chips, for example, the radiation-generating layer structures of radiation-emitting semiconductor chips, can by a variety of different epitaxial processes, such as organometallic Vapor phase epitaxy (Metal Organic Vapor Phase Epitaxy, MOVPE for short), Molecular Beam Epitaxy (MBE) and liquid phase epitaxy (Liquid Phase Epitaxy, LPE short) defined. Alternatively or additional can such layer structures at least partially by diffusion Defined by dopants defined become.

Sowohl Epitaxieprozesse als auch Dotierprozesse unterliegen jedoch gewissen Schwankungen. Bei lichtemittierenden Halbleiterchips führen Fertigungsschwankungen häufig zu Schwankungen der im Betrieb erzeugten Helligkeit von nominal gleichartigen Halbleiterchips. Sowohl die in unterschiedlichen Epitaxieprozessläufen hergestellten Wafer, als auch die gleichzeitig in einem Prozesslauf hergestellten verschiedenen Wafer unterliegen Fertigungsschwankungen, wobei die Schwankungen der innerhalb eines Prozesslaufes hergestellten Wafer in der Regel geringer sind.Either However, epitaxy processes as well as doping processes are subject to certain Fluctuations. In light-emitting semiconductor chips lead manufacturing fluctuations often to fluctuations in the brightness generated during operation of nominal similar semiconductor chips. Both those produced in different epitaxy process runs Wafers, as well as the simultaneously produced in a single process run Wafers are subject to manufacturing fluctuations, with fluctuations the wafer produced within a process run usually lower are.

Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiterchip anzugeben, dessen Strahlungsemission während dessen Herstellung auf einen vorgegebenen Helligkeitsbereich einstellbar ist. Eine weitere Aufgabe ist es, ein Verfahren zur Herstellung eines solchen Halbleiterchips anzugeben.Of the The invention has the object of specifying a semiconductor chip, its radiation emission during its manufacture adjustable to a predetermined brightness range is. Another object is to provide a method of making a specify such semiconductor chips.

Diese Aufgaben werden durch einen Halbleiterchip mit den Merkmalen des Anspruches 1 und durch ein Verfahren mit den Schritten des Anspruches 23 gelöst.These Tasks are performed by a semiconductor chip with the characteristics of Claim 1 and by a method comprising the steps of the claim 23 solved.

Vorteilhafte Weiterbildungen des Halbleiterchips bzw. des Verfahrens sind in den jeweils untergeordneten Ansprüchen angegeben.advantageous Further developments of the semiconductor chip and the method are in the respective subordinate claims.

Der Offenbarungsgehalt der Ansprüche wird hiermit ausdrücklich in die Beschreibung aufgenommen.Of the Disclosure of the claims is hereby expressly included in the description.

Ein Halbleiterchip mit einer Vorderseite und einer Rückseite gemäß der Erfindung, der geeignet ist, im Betrieb elektromagnetische Strahlungen durch die Vorderseite zu emittieren, umfasst insbesondere:

– eine Halbleiterschichtenfolge, die mindestens eine aktive Schicht umfasst, die vorgesehen ist, elektromagnetische Strahlung zu erzeugen,
– eine TCO-Kontaktschicht mit einem transparenten leitfähigen Oxid (TCO) zwischen der Halbleiterschichtenfolge und der Vorderseite, und
– eine Helligkeitseinstellschicht zwischen der aktiven Schicht und der Vorderseite, die geeignet ist, einen definierten Teil der von der aktiven Schicht erzeugten elektromagnetischen Strahlung gezielt zu absorbieren.

A semiconductor chip having a front side and a rear side according to the invention, which is suitable for emitting electromagnetic radiation through the front side during operation, comprises in particular:

A semiconductor layer sequence comprising at least one active layer, which is intended to generate electromagnetic radiation,
A TCO contact layer with a transparent conductive oxide (TCO) between the semiconductor layer sequence and the front side, and
A brightness adjusting layer between the active layer and the front side, which is suitable for selectively absorbing a defined part of the electromagnetic radiation generated by the active layer.

Transparente leitfähige Oxide (Englisch: Transparent Conductive Oxide TCO) sind beispielsweise Zink- und Zinnoxide, wie Indium-Zinn-Oxid (ITO) und ZnO. Die TCO-Kontaktschicht dient insbesondere dazu, den Stromfluss im Betrieb des Halbleiterchips möglichst gleichmäßig verteilt in die Halbleiterschichtenfolge zu leiten. Die TCO-Kontaktschicht kann weiterhin Dotierstoffe, wie beispielsweise Al umfassen.transparent conductive Oxides (English: Transparent Conductive Oxide TCO) are for example Zinc and tin oxides, such as indium tin oxide (ITO) and ZnO. The TCO contact layer is used in particular, the current flow during operation of the semiconductor chip preferably equally distributed to conduct in the semiconductor layer sequence. The TCO contact layer can further comprising dopants such as Al.

Bei dem Halbleiterchip kann vorteilhafterweise nach der epitaktischen Herstellung der Halbleiterschichtenfolge die Strahlungsemission der Halbleiterschichtenfolge getestet und die Abweichung der tatsächlichen im Betrieb erzeugten Helligkeit von einem vorgegebenen Soll-Wert ermittelt werden. In einem weiteren Schritt wird eine Helligkeitseinstellschicht auf die Halbleiterschichtenfolge aufgebracht, die beim Betrieb des späteren Chips gezielt einen Teil der emittierten Strahlung absorbiert und so die Helligkeit des Halbleiterchips an den vorgegebenen Soll-Wert anpasst. Es kann beispielsweise die Helligkeit von Testwafern aus verschiedenen Prozessläufen oder aus gleichen Prozessläufen exemplarisch gemessen und die Helligkeit der späteren Halbleiterchips durch eine entsprechende Helligkeitseinstellschicht angepasst werden. In der Regel wird die Dicke der Helligkeitseinstellschicht variiert, um den von ihr absorbierten Anteil an der von der Halbleiterschichtenfolge emittierten Strahlung zu verändern.at the semiconductor chip can advantageously according to the epitaxial Production of the semiconductor layer sequence the radiation emission the semiconductor layer sequence tested and the deviation of the actual operating brightness generated by a predetermined target value be determined. In a further step, a brightness adjustment layer applied to the semiconductor layer sequence, which during operation of the later Chips specifically absorbs a portion of the emitted radiation and so the brightness of the semiconductor chip to the predetermined target value adapts. It can, for example, the brightness of test wafers off different process runs or from the same process runs measured by way of example and the brightness of the later semiconductor chips a corresponding brightness adjustment layer can be adjusted. In general, the thickness of the brightness adjustment layer is varied, by the portion of it absorbed by the semiconductor layer sequence to change emitted radiation.

Der erfindungsgemäße Halbleiterchip bietet daher den Vorteil, dass die epitaktischen Prozesse zur Herstellung seiner Halbleiterschichtenfolge nicht verändert werden müssen, um die Helligkeit der Halbleiterchips zu regulieren. Da es in der Regel schwierig ist, epitaktische Prozesse robust einzustellen, bietet die Erfindung wesentliche Zeit- und Kostenersparnis bei der Herstellung von Halbleiterchips.Of the inventive semiconductor chip therefore offers the advantage that the epitaxial processes for the production its semiconductor layer sequence need not be changed to to regulate the brightness of the semiconductor chips. Because it is usually difficult is to adjust epitaxial processes robust, the invention provides significant time and cost savings in the manufacture of semiconductor chips.

Bevorzugt werden Halbleiterschichtfolgen hergestellt, die im Betrieb eine möglichst große Helligkeit ermöglichen und die Helligkeit der Chips nachfolgend mit Hilfe der Helligkeitseinstellschicht so angepasst, dass diese innerhalb eines vorgegebenen Bereiches liegt.Prefers Semiconductor layer sequences are produced, which in operation a preferably size Enable brightness and the brightness of the chips subsequently using the brightness adjustment layer adjusted so that these within a given range lies.

Durch Variation der Dicke der Helligkeitseinstellschicht kann der Anteil der absorbierten Strahlung je nach Absorptionskoeffizient des verwendeten Materials geändert werden. So wird beispielsweise auf Wafer eines ersten Prozesslaufes, die eine höhere Helligkeit aufweisen als Wafer eines zweiten Prozesslaufes, eine dickere Helligkeitseinstellschicht aufgebracht als auf die Wafer des zweiten Prozesslaufes. Es ist jedoch auch denkbar, dass auf die Wafer des ersten Prozesslaufes eine Helligkeitseinstellschicht mit einem stärker absorbierenden Material aufgebracht wird als auf die Wafer des zweiten Prozesslaufes. Umfasst die Helligkeitseinstellschicht auf den Wafern des ersten Prozesslaufes ein Material mit einem höheren Absorptionskoeffizienten als die Helligkeitseinstellschicht auf den Wafern des zweiten Prozesslaufes, ist es möglich, dass die Dicke der Helligkeitseinstellschicht auf den Wafern des ersten Prozesslaufes dünner ist als auf den Wafern des zweiten Prozesslaufes.By Variation of the thickness of the brightness control layer can be the proportion the absorbed radiation depending on the absorption coefficient of the material used changed become. For example, on wafers of a first process run, the one higher Have brightness as the wafer of a second process run, a thicker brightness adjustment layer applied than on the wafers of the second process run. However, it is also conceivable that the wafers of the first process run a brightness adjustment layer with a stronger one absorbent material is applied as to the wafers of the second Process run. Includes the brightness adjustment layer on the wafers the first run a material with a higher absorption coefficient as the brightness adjusting layer on the wafers of the second process run, Is it possible, the thickness of the brightness adjusting layer on the wafers of the first process run thinner is as on the wafers of the second process run.

Bevorzugt umfasst die Helligkeitseinstellschicht ein Metall. Metalle sind gut geeignet, definiert als semi-transparente Schichten auf die Halbleiterschichtenfolge aufgebracht zu werden, die einen definierten Anteil der in der Halbleiterschichtenfolge erzeugten Strahlung absorbieren und den übrigen Teil transmittieren. Metallische Schichten können beispielsweise durch Sputtern oder Aufdampfen auf die Halbleiterschichtenfolge aufgebracht werden.Prefers For example, the brightness adjusting layer comprises a metal. Metals are well-suited, defined as semi-transparent layers on the Semiconductor layer sequence to be applied, the one defined Absorb the proportion of radiation generated in the semiconductor layer sequence and the rest Submit part. Metallic layers, for example, by sputtering or vapor deposition on the semiconductor layer sequence are applied.

In einer bevorzugten Ausführungsform ist die Helligkeitseinstellschicht zwischen der Halbleiterschichtenfolge und der TCO-Kontaktschicht angeordnet. Diese Ausführungsform bietet den Vorteil, dass die Kombination zwischen metallischer Helligkeitseinstellschicht und TCO-Kontaktschicht eine im wesentlichen homogene Stromeinprägung in den Chip ermöglicht und die Verteilung der Stromdichte im Chip durch die Helligkeitseinstellschicht nicht beeinflusst wird.In a preferred embodiment is the brightness adjustment layer between the semiconductor layer sequence and the TCO contact layer. This embodiment offers the advantage that the combination of metallic brightness adjustment layer and TCO contact layer has a substantially homogeneous current injection in allows the chip and the distribution of the current density in the chip through the brightness adjusting layer is not affected.

Befindet sich die Helligkeitseinstellschicht zwischen der Halbleiterschichtenfolge und der TCO-Kontaktschicht, umfasst die Helligkeitseinstellschicht bevorzugt ein Material, das einen elektrischen Kontakt mit im wesentlichen ohmscher Charakteristik sowohl zur TCO-Kontaktschicht als auch zur Halbleiterschichtenfolge herstellt. Abhängig von dem Halbleitermaterial der Halbleiterschichtenfolge wird bevorzugt mindestens ein Material aus der Gruppe bestehend aus Al, Au, Zn und Ge für die Helligkeitseinstellschicht verwendet.is the brightness adjustment layer between the semiconductor layer sequence and the TCO contact layer includes the brightness adjusting layer preferably a material that makes electrical contact with substantially ohmic characteristic both the TCO contact layer and the Semiconductor layer sequence produces. Depending on the semiconductor material the semiconductor layer sequence is preferably at least one material from the group consisting of Al, Au, Zn and Ge for the brightness adjusting layer used.

Handelt sich es bei dem Teil der Halbleiterschichtenfolge, die an die Helligkeitseinstellschicht angrenzt, um ein Material, das auf p-dotiertem GaAs basiert, ist beispielsweise Al oder Au als Material für die Helligkeitseinstellschicht geeignet, wohingegen bei einer Helligkeitseinstellschicht auf einer Halbleiterschichtenfolge, deren angrenzender Bereich auf pdotiertem AlGaAs oder InGaAlP basiert, eine Legierung aus Au und Zn mit den Anteilen 97 (Au) und 3 (Zn) bevorzugt verwendet wird. Eine Helligkeitseinstellschicht auf einer Halbleiterschichtenfolge, deren angrenzender Bereich auf ndotiertem AlGaInP basiert, umfasst bevorzugt eine Legierung aus Au und Ge, beispielsweise in den Verhältnissen 99:1 (Au:Ge) oder 88:12 (Au:Ge).These at the part of the semiconductor layer sequence adjacent to the brightness adjustment layer, For example, a material based on p-doped GaAs is Al or Au as material for the Brightness adjustment layer suitable, whereas in a brightness adjustment layer on a semiconductor layer sequence whose adjacent region is pdoped AlGaAs or InGaAlP based, an alloy of Au and Zn with the Proportions 97 (Au) and 3 (Zn) is preferably used. A brightness adjustment layer on a semiconductor layer sequence whose adjacent region is on Nitrated AlGaInP, preferably comprises an alloy of Au and Ge, for example in the ratios 99: 1 (Au: Ge) or 88:12 (Au: Ge).

Die Dicke der Helligkeitseinstellschicht hängt im Einzelnen von dem Absorptionskoeffizienten des jeweiligen Materials der Helligkeitseinstellschicht ab. Bevorzugt weist die Helligkeitseinstellschicht jedoch eine Dicke zwischen 1 nm und 50 nm auf.The The thickness of the brightness adjusting layer depends in detail on the absorption coefficient of the respective material of the brightness adjusting layer. Prefers however, the brightness adjusting layer has a thickness between 1 nm and 50 nm.

Bei einer weiteren Ausführungsform des Halbleiterchips ist die Helligkeitseinstellschicht auf der TCO-Kontaktschicht angeordnet. Diese Ausführungsform bietet den Vorteil, dass die Helligkeitseinstellschicht keinen elektrischen Kontakt mit im wesentlichen ohmscher Charakteristik zu der TCO-Kontaktschicht bzw. der Halbleiterschichtenfolge herstellen muss. Daher kann die Helligkeitseinstellschicht beispielsweise auch ein Material umfassen, das schlecht oder gar nicht elektrisch leitfähig ist, wie Si oder SiN_x. Bevorzugt umfasst die Helligkeitseinstellschicht bei dieser Ausführungsform ein Material aus der Gruppe Au, Ag, Al, Ti, TiW(N), Pt, Si oder SiN_x. Diese Materialien bieten in der Regel den Vorteil, dass sie eine gute Haftung auf der darunter liegenden TCO-Kontaktschicht aufweisen.In a further embodiment of the semiconductor chip, the brightness adjustment layer is arranged on the TCO contact layer. This embodiment offers the advantage that the brightness adjustment layer does not have to produce any electrical contact with a substantially ohmic characteristic to the TCO contact layer or the semiconductor layer sequence. Thus, for example, the brightness adjusting layer may also comprise a material that is poor or not at all electrically conductive, such as Si or SiN _x . Preferably, in this embodiment, the brightness adjusting layer comprises a material selected from Au, Ag, Al, Ti, TiW (N), Pt, Si, or SiN _x . These materials typically offer the advantage of having good adhesion to the underlying TCO contact layer.

Bei einer weiteren Ausführungsform umfasst der Halbleiterchip auf der Helligkeitseinstellschicht eine weitere Schicht mit TCO. Insbesondere, wenn die Helligkeitseinstellschicht nachfolgend auf die TCO-Kontaktschicht aufgebracht ist, bietet dies den Vorteil, dass auf TCO in der Regel typische Chipvergussmaterialien wie Epoxymaterialien oder Silikone gute Haftungseigenschaften aufweisen. Weiterhin ist TCO vorteilhafterweise durchlässig für die von dem Halbleiterchip emittierte Strahlung.at a further embodiment The semiconductor chip on the brightness adjusting layer comprises a additional layer with TCO. In particular, when the brightness adjusting layer Subsequent to the TCO contact layer is applied, this offers the advantage that on TCO typically Chipvergussmaterialien as epoxy materials or silicones have good adhesion properties. Furthermore, TCO is advantageously permeable to that of the semiconductor chip emitted radiation.

Weiterhin kann auf der Helligkeitseinstellschicht eine haftvermittelnde Schicht angeordnet sein, die vorgesehen ist, die Haftung zu einem nachfolgend angeordneten Vergussmaterial zu verbessern. Eine solche Schicht umfasst bevorzugt ein Material, das für die von Halbleiterchip emittierte Strahlung sehr gut durchlässig ist, wie z.B. SiN_x.Furthermore, an adhesion-promoting layer can be arranged on the brightness-adjusting layer, which is intended to improve the adhesion to a subsequently arranged potting material. Such a layer preferably comprises a material which is very well permeable to the radiation emitted by semiconductor chip, such as SiN _x .

Bei einer weiteren Ausführungsform umfasst der Halbleiterchip auf der Helligkeitseinstellschicht mindestens einen elektrischen Anschlussbereich, der vorgesehen ist, den Halbleiterchip elektrisch zu kontaktieren. Die Helligkeitseinstellschicht kann beispielsweise ganzflächig unter dem Anschlussbereich ausgebildet sein.at a further embodiment the semiconductor chip on the brightness adjustment layer comprises at least an electrical connection area provided, the semiconductor chip to contact electrically. The brightness adjustment layer can for example, over the entire surface be formed below the connection area.

Befindet sich ein elektrischer Anschlussbereich, wie beispielsweise ein Bondpad, auf der Helligkeitseinstellschicht, sind bevorzugt Maßnahmen vorgesehen, die die Strominjektion in Bereiche der Halbleiterschichtenfolge unterhalb des Anschlussbereiches einschränken oder verhindern. Ansonsten erfolgt der Stromfluss zu einem Großteil durch Bereiche der Halbleiterschichtenfolge, die unter dem Anschlussbereich liegen. Dies führt dann zu einer erhöhten Strahlungserzeugung in Bereichen der aktiven Schichtenfolge, die unter dem Anschlussbereich liegen und zu einer geringeren Strahlungserzeugung in Bereichen der aktiven Schichtenfolge seitlich des Anschlussbereiches. Strahlung, die unterhalb des Anschlussbereiches erzeugt wird, wird aber zu einem wesentlichen Teil vom Anschlussbereich absorbiert und geht verloren. Daher wird die tatsächlich vom Halbleiterchip ausgesandte Strahlung größtenteils in Bereichen der aktiven Schicht erzeugt, die sich seitlich des Anschlussbereiches befinden. Somit erlauben Maßnahmen, die eine Strominjektion unterhalb des Anschlussbereiches verhindern, den strahlungsemittierenden Halbleiterchip vorteilhafterweise mit geringerem elektrischen Strom zu betreiben, um die gewünschte Helligkeit zu erreichen, als einen Halbleiterchip ohne solche Maßnahmen.is an electrical connection area, such as a bond pad, on the brightness adjustment layer, are preferred measures provided that the current injection into areas of the semiconductor layer sequence Restrict or prevent below the connection area. Otherwise the current flow takes place for the most part through regions of the semiconductor layer sequence, which are below the connection area. This then leads to increased radiation generation in areas of the active layer sequence that lie below the connection area and to a lower radiation generation in areas of active Layer sequence at the side of the connection area. Radiation below of the connection area is generated, but becomes an essential Part of the connection area absorbs and gets lost. Therefore, will actually emitted by the semiconductor chip radiation mostly in areas of active layer generated laterally of the terminal area are located. Thus, measures allow prevent a current injection below the connection area, the radiation-emitting semiconductor chip advantageously with less operate electric current to achieve the desired brightness, as a semiconductor chip without such measures.

Da der Halbleiterchip in der Regel durch den Anschlussbereich gar keine oder nur sehr wenig Strahlung emittiert, ist die Helligkeitseinstellschicht bevorzugt nur seitlich des Anschlussbereiches ausgebildet. Befindet sich die Helligkeitseinstellschicht über der TCO-Kontaktschicht, kann insbesondere ein elektrisch isolierendes oder schlecht leitfähiges Material für die Helligkeitseinstellschicht verwendet werden.There the semiconductor chip usually through the connection area no or emitting only very little radiation, the brightness adjusting layer is preferred only formed laterally of the connection area. Is the Brightness adjustment layer over the TCO contact layer, in particular an electrically insulating or poorly conductive Material for the brightness adjustment layer can be used.

Maßnahmen, die bevorzugt eingesetzt werden, um eine Strominjektion in Bereiche unterhalb des Anschlussbereiches zu verhindern, sind:

– Eine elektrisch isolierende Schicht, die zumindest teilweise zwischen dem Anschlussbereich und der Halbleiterschichtenfolge ausgebildet ist.
– Eine metallische Schicht zwischen Anschlussbereich und Halbleiterschichtenfolge, die einen elektrischen Kontakt mit im Wesentlichen Schottky-Charakteristik (Schottky-Barriere) zwischen Anschlussbereich und Halbleiterschichtenfolge erzeugt, die bei Betrieb des Halbleiterchips sperrend in Richtung der Halbleiterschichtenfolge wirkt.
– Ionen-implantierte Bereiche in der Halbleiterschichtenfolge unterhalb des Anschlussbereiches, bevorzugt Protonen-implantierte Bereiche. Anstelle von Protonen ist es auch denkbar, Sauerstoff oder Helium zu implantieren.

Measures which are preferably used to prevent current injection into areas below the connection area are:

- An electrically insulating layer, which is at least partially formed between the terminal region and the semiconductor layer sequence.
A metallic layer between the connection region and the semiconductor layer sequence, which generates an electrical contact with a substantially Schottky characteristic (Schottky barrier) between the connection region and the semiconductor layer sequence, which has a blocking effect in the direction of the semiconductor layer sequence during operation of the semiconductor chip.
- Ion-implanted regions in the semiconductor layer sequence below the terminal region, preferably proton-implanted regions. Instead of protons, it is also conceivable to implant oxygen or helium.

Es können auch mehrere Maßnahmen bei dem Halbleiterchip vorgesehen werden, um die Strominjektion auf Bereiche der Halbleiterschichtenfolge zu beschränken, die seitlich des Anschlussbereiches angeordnet sind. So kann die Halbleiterschichtenfolge beispielsweise Ionen-implantierte Bereiche aufweisen und eine Schottky-Barriere zwischen Anschlussbereich und Halbleiterschichtenfolge angeordnet sein.It can also several measures be provided at the semiconductor chip to the current injection to restrict areas of the semiconductor layer sequence, the are arranged laterally of the connection area. Thus, the semiconductor layer sequence For example, have ion-implanted areas and a Schottky barrier arranged between the connection region and the semiconductor layer sequence be.

Wird die Strominjektion vom Anschlussbereich in die Halbleiterschichtenfolge in Bereiche unterhalb des Anschlussbereiches eingeschränkt oder verhindert, findet die Strominjektion über die Anschlussstelle seitlich über die TCO-Kontaktschicht statt.Becomes the current injection from the connection region into the semiconductor layer sequence restricted or prevented in areas below the connection area finds the current injection over the junction laterally over the TCO contact layer instead.

Die oben beschriebenen Maßnahmen zur Verhinderung der Strominjektion in Bereiche der Halbleiterschichtenfolge, die unterhalb des Anschlussbereiches liegen, können auch eingesetzt werden, um den Stromfluss anderweitig zu steuern, wenn sie innerhalb des Halbleiterchips anders angeordnet werden. Werden sie beispielsweise seitlich des Anschlussbereiches angeordnet, verhindern sie die Strominjektion in die seitlich des Anschlussbereiches angeordneten Bereiche der Halbleiterschichtenfolge und verringern so gezielt die von dem Halbleiterchip erzeugte Helligkeit. Sie können daher, in anderen geometrischen Anordnungen, zusammen mit der Helligkeitseinstellschicht eingesetzt werden, um die Helligkeit der Halbleiterchip gezielt zu verringern.The measures described above for preventing current injection into regions of the semiconductor layer sequence, which are below the connection area, can also be used to otherwise control the flow of current when within the Semiconductor chips are arranged differently. For example arranged laterally of the connection area, they prevent the current injection in the side of the connection region arranged areas of the Semiconductor layer sequence and thus specifically reduce those of the semiconductor chip generated brightness. You can therefore, in other geometric arrangements, along with the brightness adjustment layer can be used to target the brightness of the semiconductor chip to reduce.

Bei einer weiteren bevorzugten Ausführungsform ist mindestens die TCO-Kontaktschicht oder die Helligkeitseinstellschicht des Halbleiterchips derart ausgebildet, dass diese den Anschlussbereich zumindest teilweise überlappen. Hierdurch kann der elektrische Kontakt zwischen Anschlussbereich und TCO-Kontaktschicht verbessert werden.at a further preferred embodiment is at least the TCO contact layer or brightness adjusting layer the semiconductor chip is formed such that it at least the connection area partially overlap. This allows the electrical contact between connection area and TCO contact layer can be improved.

In einer zweckmäßigen Ausgestaltung weist das Aufwachssubstrat ein Material auf, das die vom Halbleiterchip im Betrieb ausgesandte Strahlung absorbiert. Außerdem wird die Halbleiterschichtenfolge insgesamt bevorzugt möglichst dünn gehalten. Insbesondere wird auf eine in der Regel dicke Strahlungsauskoppelschicht innerhalb der Halbleiterschichtenfolge bevorzugt verzichtet, die üblicherweise zur Erhöhung der Strahlungsauskopplung über die den Halbleiterchip seitlich begrenzenden Flanken verwendet wird. Diese Maßnahmen führen dazu, dass vorteilhafterweise der Anteil der seitlich emittierten Strahlung möglichst gering gehalten wird. So kann verhindert werden, dass über die Chipflanken Strahlung austreten kann, die nicht durch die Helligkeitseinstellschicht gezielt beeinflusst wird.In an expedient embodiment For example, the growth substrate has a material similar to that of the semiconductor chip absorbed radiation emitted during operation. In addition, the semiconductor layer sequence becomes total preferably as possible kept thin. In particular, a thick radiation coupling-out layer is usually used preferably omitted within the semiconductor layer sequence, which usually to increase the radiation extraction via the the semiconductor chip laterally limiting edges is used. These measures to lead to the fact that advantageously the proportion of laterally emitted Radiation as possible is kept low. This way you can prevent over the Chip edges can leak radiation that is not due to the brightness adjustment layer is specifically influenced.

Es sei darauf hingewiesen, dass sich "Helligkeit" vorliegend nicht ausschließlich auf sichtbares Licht emittierende Halbleiterschichtenfolgen bezieht, sondern auch auf Halbleiterchips mit Halbleiterschichtenfolgen, die IR-Strahlung und/oder UV-Strahlung aussenden. Folglich ist die Erfindung nicht auf sichtbares Licht emittierende Halbleiterchips eingeschränkt, sondern bezieht sich auch auf IR-emittierende Halbleiterchips sowie auf UV-emittierende Halbleiterchips.It should be noted that "brightness" in the present case does not refer exclusively to visible light-emitting semiconductor layer sequences, but also to semiconductor chips with semiconductors layer sequences that emit IR radiation and / or UV radiation. Consequently, the invention is not limited to visible light-emitting semiconductor chips, but also relates to IR-emitting semiconductor chips and to UV-emitting semiconductor chips.

Bevorzugt basieren die Halbleiterschichten der Halbleiterschichtenfolge zumindest teilweise auf III/V-Verbindungshalbleitermaterialien, wie beispielsweise auf Nitrid-, Phosphid- oder Arsenid-Verbindungshalbleitermaterialien.Prefers the semiconductor layers of the semiconductor layer sequence are based at least partly on III / V compound semiconductor materials, such as on nitride, phosphide or arsenide compound semiconductor materials.

„Auf Nitrid-Verbindungshalbleitermaterialien basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest ein Teil davon ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise Al_nGa_mIn_1-n-mN umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften eines des Al_nGa_mIn_1-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können."Based on nitride compound semiconductor materials" in the present context means that the semiconductor layer sequence or at least a part thereof comprises a nitride III / V compound semiconductor material, preferably Al _n Ga _m In _{1 nm} N, where 0 ≦ n ≦ 1, 0 ≦ m ≤ 1 and n + m ≤ 1. In this case, this material does not necessarily have to have a mathematically exact composition according to the above formula, but rather it may have one or more dopants and additional constituents which have the characteristic physical properties of one of the Al _n Ga _m In _{1 For the} sake of simplicity, however, the above formula contains only the essential components of the crystal lattice (Al, Ga, In, N), even though these may be partially replaced by small amounts of other substances.

„Auf Phosphid-Verbindungshalbleitermaterialien basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest ein Teil davon ein Phosphid-III/V-Verbindungshalbleitermaterial, vorzugsweise Al_nGa_mIn_1-n-mp umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften eines des Al_nGa_mIn_1-n-mp-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, P), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.In the present context, "based on phosphide compound semiconductor materials" means that the semiconductor layer sequence or at least a part thereof comprises a phosphide III / V compound semiconductor material, preferably Al _n Ga _m In _{1 nm} p, where 0 ≦ n ≦ 1, 0 ≦ m ≤ 1 and n + m ≤ 1. In this case, this material does not necessarily have to have a mathematically exact composition according to the above formula, but instead may have one or more dopants and additional constituents which have the characteristic physical properties of one of the Al _n Ga _m In _{1 For the} sake of simplicity, however, the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, P), even though these may be partially replaced by small amounts of other substances.

„Auf Arsenid-Verbindungshalbleitermaterialien basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest ein Teil davon ein Arsenid-III/V-Verbindungshalbleitermaterial, vorzugsweise Al_nGa_mIn_1-n-mAs umfasst, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften eines des Al_nGa_mIn_1-n-mAs-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, As), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.As used herein, "based on arsenide compound semiconductor materials" means that the semiconductor layer sequence or at least a portion thereof comprises an arsenide III / V compound semiconductor material, preferably Al _n Ga _m In _1-nm As, where 0 ≦ n ≦ 1, 0 ≦ m ≤ 1 and n + m ≤ 1. In this case, this material does not necessarily have to have a mathematically exact composition according to the above formula, but instead may have one or more dopants and additional constituents which have the characteristic physical properties of one of the Al _n Ga _m In _{1 For the} sake of simplicity, however, the above formula contains only the essential components of the crystal lattice (Al, Ga, In, As), even though these may be partially replaced by small amounts of other substances.

Bei einer besonders bevorzugten Ausführungsform handelt es sich bei der Halbleiterschichtenfolge des Halbleiterchips um epiktaktische Schichten, die auf einem der Materialsysteme AlGaInP oder AlGaAs basieren. Solche Halbleiterschichtenfolgen werden in der Regel auf Aufwachssubstraten epitaktisch gewachsen, die GaAs oder Ge umfassen.at a particularly preferred embodiment this is the semiconductor layer sequence of the semiconductor chip to epicactic layers on one of the material systems AlGaInP or AlGaAs. Such semiconductor layer sequences are in typically grown epitaxially on growth substrates, the GaAs or Ge.

Die Halbleiterschichtenfolge kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erläutert.The Semiconductor layer sequence, for example, a conventional pn junction, a double heterostructure, a single quantum well structure (SQW structure) or a multiple quantum well structure (MQW structure). Such structures are known in the art and are therefore to not closer to this point explained.

Es sei an dieser Stelle darauf hingewiesen, dass die Helligkeitseinstellschicht im Rahmen der Erfindung nicht nur eine Schicht umfasst, sondern es auch denkbar ist, dass die Helligkeitseinstellschicht eine Schichtenabfolge verschiedener Schichten aufweist. Aus prozesstechnischen Gründen ist es jedoch in der Regel vorteilhaft, nur eine einzige Schicht als Helligkeitseinstellschicht einzusetzen.It It should be noted at this point that the brightness adjustment layer in the context of the invention not only comprises a layer, but it is also conceivable that the brightness adjustment layer is a layer sequence having different layers. For procedural reasons is However, it is usually beneficial to use only a single layer Use brightness adjustment layer.

Ein Verfahren zur Herstellung eines Halbleiterchips, der geeignet ist, im Betrieb elektromagnetische Strahlung durch eine Vorderseite zu emittieren, umfasst bevorzugt die folgenden Schritte:

– Bereitstellen einer Halbleiterschichtenfolge, die mindestens eine aktive Schicht umfasst, die vorgesehen ist, elektromagnetische Strahlung zu erzeugen,
– Anordnen einer TCO-Kontaktschicht mit einem transparenten leitfähigen Oxid (TCO) zwischen der Halbleiterschichtenfolge und der Vorderseite, und
– Anordnen einer Helligkeitseinstellschicht zwischen der aktiven Schicht und der Vorderseite des Halbleiterchips, die vorgesehen ist, einen definierten Teil der von der aktiven Schicht erzeugten elektromagnetischen Strahlung gezielt zu absorbieren.

A method for producing a semiconductor chip suitable for emitting electromagnetic radiation through a front side during operation preferably comprises the following steps:

Providing a semiconductor layer sequence which comprises at least one active layer which is provided to generate electromagnetic radiation,
Arranging a TCO contact layer with a transparent conductive oxide (TCO) between the semiconductor layer sequence and the front side, and
Arranging a brightness adjustment layer between the active layer and the front side of the semiconductor chip, which is intended to selectively absorb a defined part of the electromagnetic radiation generated by the active layer.

Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den 1A bis 1C, 2A bis 2E und 3 bis 8 näher erläuterten Ausführungsbeispielen.Further advantages, advantageous embodiments and developments will become apparent from the following in connection with the 1A to 1C . 2A to 2E and 3 to 8th closer explained embodiments.

Es zeigen:It demonstrate:

1A bis 1C, schematische Schnittansichten verschiedener Ausführungsbeispiele für eine TCO-Kontaktschicht und eine Helligkeitseinstellschicht, 1A to 1C , schematic sectional views of various embodiments for a TCO contact layer and a brightness adjustment layer,

2A bis 2D, ein Ausführungsbeispiels eines erfindungsgemäßen Verfahren anhand schematischer Schnittansichten von Halbleiterchips in verschiedenen Verfahrensstadien, und 2A to 2D , An embodiment of a method according to the invention with reference to schematic sectional views of semiconductor chips in different stages of the method, and

2E und 3 bis 8, schematische Schnittansichten verschiedener Ausführungsbeispiele von Halbleiterchips. 2E and 3 to 8th , schematic sectional views of various embodiments of semiconductor chips.

In den verschiedenen Ausführungsbeispielen sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Schichtdicken sind nicht als maßstabsgerecht anzusehen. Sie können vielmehr zum besseren Verständnis übertrieben dick und nicht mit den tatsächlichen Dickenverhältnissen zueinander dargestellt sein.In the various embodiments are the same or equivalent ingredients, each with the same Provided with reference numerals. The layer thicknesses shown are not as to scale to watch. You can rather exaggerated for better understanding fat and not with the actual thickness ratios be shown to each other.

Die in den 1A bis 1C gezeigten verschiedene Ausführungsbeispiele einer Kontaktschichtenfolge 1 auf einer Halbleiterschichtenfolge 2 umfasst jeweils mindestens eine elektrisch leitfähigen TCO-Kontaktschicht 3, die beispielsweise ITO oder ZnO dotiert mit 2% Al aufweist, und eine Helligkeitseinstellschicht 4. Die Kontaktschichtenfolge 1 kann, wie beispielsweise anhand der 1C gezeigt, auch weitere Schichten beinhalten.The in the 1A to 1C shown various embodiments of a contact layer sequence 1 on a semiconductor layer sequence 2 each comprises at least one electrically conductive TCO contact layer 3 which has, for example, ITO or ZnO doped with 2% Al, and a brightness adjusting layer 4 , The contact layer sequence 1 can, for example, based on the 1C shown, also include more layers.

Bei dem Ausführungsbeispiel der Kontaktschichtenfolge 1 gemäß 1A ist die Helligkeitseinstellschicht 4 zwischen der Halbleiterschichtenfolge 2 und der TCO-Kontaktschicht 3 angeordnet, wobei die Helligkeitseinstellschicht 4 ein Metall umfasst, das geeignet ist, einen ohmschen Kontakt zur angrenzenden Halbleiterschichtenfolge 2 herzustellen. Die Halbleiterschichtenfolge 2 umfasst in dem an die Helligkeitseinstellschicht 4 angrenzenden Bereich ein Material, das auf AlGaInP oder AlGaAs basiert und in der Regel n- oder p-dotiert ist. Handelt es sich bei dem Teil der Halbleiterschichtenfolge 2, der an die Helligkeitseinstellschicht 4 angrenzt, um ein Material das auf p-dotiertem GaAs basiert, ist beispielsweise Al oder Au als Material für die Helligkeitseinstellschicht 4 geeignet. Für eine Helligkeitseinstellschicht 4 auf einer Halbleiterschichtenfolge 2 deren angrenzender Bereich auf pdotierten AlGaAs basiert, ist beispielsweise eine Legierung aus Au und Zn mit den Anteilen 97 (Au) und 3 (Zn) geeignet ist. Eine Helligkeitseinstellschicht 4 auf einer Halbleiterschichtenfolge 2, deren angrenzender Bereich auf ndotiertem AlGaInP basiert, umfasst weiterhin bevorzugt eine Legierung aus Au und Ge, beispielsweise in den Verhältnissen 99:1 (Au:Ge) oder 88:12 (Au:Ge). Die Dicke der Helligkeitseinstellschicht 4 liegt zwischen 1 nm und 50 nm.In the embodiment of the contact layer sequence 1 according to 1A is the brightness adjustment layer 4 between the semiconductor layer sequence 2 and the TCO contact layer 3 arranged, wherein the brightness adjustment layer 4 comprises a metal which is suitable for making ohmic contact with the adjacent semiconductor layer sequence 2 manufacture. The semiconductor layer sequence 2 includes in the to the brightness adjustment layer 4 adjacent material is based on AlGaInP or AlGaAs and is usually n- or p-doped. Is it the part of the semiconductor layer sequence 2 , which is the brightness adjustment layer 4 is adjacent to a material based on p-doped GaAs, for example, Al or Au as the material for the brightness adjusting layer 4 suitable. For a brightness adjustment layer 4 on a semiconductor layer sequence 2 whose adjacent region is based on doped AlGaAs, for example, an alloy of Au and Zn with the proportions 97 (Au) and 3 (Zn) is suitable. A brightness adjustment layer 4 on a semiconductor layer sequence 2 Whose adjacent region is based on doped AlGaInP further preferably comprises an alloy of Au and Ge, for example in the ratios 99: 1 (Au: Ge) or 88:12 (Au: Ge). The thickness of the brightness adjustment layer 4 is between 1 nm and 50 nm.

1B zeigt ein Ausführungsbeispiel der Kontaktschichtenfolge 1, bei der sich die TCO-Kontaktschicht 3 auf der Halbleiterschichtenfolge 2 befindet und die Helligkeitseinstellschicht 4 der elektrisch leitfähigen TCO-Kontaktschicht 3 von der Halbleiterschichtenfolge 2 aus gesehen nachgeordnet ist. In diesem Fall kann die Helligkeitseinstellschicht 4 neben dem oben in Zusammenhang mit 1A genannten Materialien auch andere Metalle enthalten, die beispielsweise keinen ohmschen Kontakt zu einer darunterliegenden Halbleiterschichtenfolge 2 herstellen würden oder sogar ein schlecht leitfähiges bis elektrisch isolierendes Material beinhalten. Die elektrische Kontaktierung der Halbleiterschichtenfolge 2 findet bei Verwendung schlecht leitender oder isolierender Materialien für die Helligkeitseinstellschicht 4 beispielsweise über Bereiche statt, in denen die Helligkeitseinstellschicht 4 nicht ausgebildet ist. 1B shows an embodiment of the contact layer sequence 1 in which the TCO contact layer 3 on the semiconductor layer sequence 2 is located and the brightness adjustment layer 4 the electrically conductive TCO contact layer 3 from the semiconductor layer sequence 2 is subordinate from seen. In this case, the brightness adjustment layer 4 in addition to the above in connection with 1A mentioned materials also contain other metals, for example, no ohmic contact to an underlying semiconductor layer sequence 2 or even include a poorly conductive to electrically insulating material. The electrical contacting of the semiconductor layer sequence 2 takes place when using poorly conductive or insulating materials for the brightness control layer 4 For example, beyond areas where the brightness adjustment layer 4 is not formed.

Bei dem Ausführungsbeispiel der Kontaktschichtenfolge 1 gemäß 1B umfasst die Helligkeitseinstellschicht 4 ein Material, das auf der darunter liegenden TCO-Kontaktschicht 3 gute Haftungseigenschaften aufweist. Solche Materialien sind beispielsweise Au, Ag, Al, Ti, TiW(N), Pt, Si und SiN_x. Bevorzugt wird hinreichend leitfähiges SiN_x, also Si reiches-SiN_x verwendet.In the embodiment of the contact layer sequence 1 according to 1B includes the brightness adjustment layer 4 a material that lies on the underlying TCO contact layer 3 has good adhesion properties. Such materials are, for example, Au, Ag, Al, Ti, TiW (N), Pt, Si and SiN _x . Preferably, sufficiently conductive SiN _x , ie Si rich-SiN _{x is} used.

Weiterhin sollte die Helligkeitseinstellschicht 4 ein Material aufweisen, das gute Haftungseigenschaften zu einem eventuell nachfolgend aufgebrachten Chipvergussmaterial 5 aufweist, wie beispielsweise Epoxymaterialien oder Silikon. Für den Fall, dass die Helligkeitseinstellschicht 4 keine ausreichend guten Haftungseigenschaften zu dem Chipvergussmaterial 5 aufweist, wird, wie in 1C dargestellt, beispielsweise eine weitere Haftvermittlungsschicht 6 aufgebracht. Die Haftvermittlungsschicht 6 ist ausreichend durchlässig für die von dem Halbleiterchip ausgesandte Strahlung. Geeignete Materialien für die Haftvermittlungsschicht 6 sind beispielsweise ein TCO oder SiN_x.Furthermore, the brightness adjustment layer should be 4 have a material that has good adhesion properties to a possibly subsequently applied Chipvergussmaterial 5 such as epoxy materials or silicone. In the event that the brightness adjustment layer 4 no sufficiently good adhesion properties to the chip potting material 5 has, as in 1C represented, for example, a further primer layer 6 applied. The adhesive layer 6 is sufficiently transparent to the radiation emitted by the semiconductor chip. Suitable materials for the primer layer 6 are for example a TCO or SiN _x .

In 2D ist ein Halbleiterchip gemäß eines ersten Ausführungsbeispieles schematisch dargestellt. Zur Herstellung eines Halbleiterchips gemäß des Ausführungsbeispiels von 2D werden, wie in 1A zu sehen, auf ein n-dotiertes Aufwachssubstrat 7 nacheinander eine erste n-dotierte Mantelschicht 8, eine aktive Schicht 9, eine zweite p-dotierte Mantelschicht 10 und eine p-dotierte Kontaktschicht 11 epitaktisch aufgewachsen. Die Halbleiterschichtenfolge 2, die die epitaktisch gewachsenen Schichten umfasst, basiert im Wesentlichen auf AlGaInP oder AlGaAs. Das Aufwachssubstrat 7 auf dem das epitaktische Wachstum der Halbleiterschichtenfolge 2 erfolgt, muss eine möglichst ähnliche Gitterkonstante aufweisen, wie die auf ihm gewachsene Halbleiterschichtenfolge 2. Für eine Halbleiterschichtenfolge 2, die auf AlGaInP oder AlGaAs basiert, sind beispielsweise GaAs oder Ge geeignete Materialien für das Aufwachssubstrat 7.In 2D a semiconductor chip according to a first embodiment is shown schematically. For producing a semiconductor chip according to the exemplary embodiment of FIG 2D be like in 1A seen on an n-doped growth substrate 7 successively a first n-doped cladding layer 8th , an active layer 9 , a second p-doped cladding layer 10 and a p-doped contact layer 11 grown epitaxially. The semiconductor layer sequence 2 comprising the epitaxially grown layers is essentially based on AlGaInP or AlGaAs. The growth substrate 7 on that epitaxial growth of the semiconductor layer sequence 2 takes place, must have a similar lattice constant as the grown on him semiconductor layer sequence 2 , For a semiconductor layer sequence 2 For example, based on AlGaInP or AlGaAs, GaAs or Ge are suitable materials for the growth substrate 7 ,

Auf der p-dotierten epitaktischen Kontaktschicht 11 wird in einem nachfolgenden Prozessschritt die metallische Helligkeitseinstellschicht 4, beispielsweise durch Sputtern oder Aufdampfen, aufgebracht (vergleiche 2B). Umfasst die p-dotierte epitaktische Kontaktschicht 11 GaAs, wird beispielsweise Al oder Au aufgebracht, wohingegen auf pdotiertes AlGaAs beispielsweise eine Legierung aus Au und Zn mit einem Verhältnis 97:3 (Au:Zn) verwendet wird. Anschließend wird, wie in 1C gezeigt, eine ITO-Schicht als TCO-Kontaktschicht 3 mittels Sputtern auf die Helligkeitseinstellschicht 4 aufgebracht. Wie in 2D dargestellt, wird auf die TCO-Kontaktschicht 3 ein Bondpad 12 als Anschlussbereich angeordnet, über die der Halbleiterchip elektrisch kontaktiert werden kann.On the p-doped epitaxial contact layer 11 In a subsequent process step, the metallic brightness adjustment layer 4 , for example, by sputtering or vapor deposition applied (see 2 B ). Includes the p-doped epitaxial contact layer 11 GaAs, for example, Al or Au is deposited, whereas for p-doped AlGaAs, for example, an alloy of Au and Zn having a ratio 97: 3 (Au: Zn) is used. Subsequently, as in 1C shown an ITO layer as a TCO contact layer 3 by sputtering on the brightness adjusting layer 4 applied. As in 2D is shown on the TCO contact layer 3 a bondpad 12 arranged as a connection region, via which the semiconductor chip can be contacted electrically.

Wie bei dem Ausführungsbeispiel gemäß 2E gezeigt, kann auf der p-dotierten epitaktischen Kontaktschicht 11 auch eine andere Kontaktschichtenfolge 1, wie in den Ausführungsbeispielen anhand der 1A bis 1C beschrieben, aufgebracht werden. Die Kontaktschichtenfolge 1 ist durchgehen unterhalb des Bondpads 12 und in Bereichen seitlich des Bondpads 12 auf der Halbleiterschichtenfolge 2 aufgebracht. Daher wird in diesem Fall bei Anlegen einer Spannung an das Bondpad 12 Strom auch unterhalb des Bondpads 12 in die epitaktische Halbleiterschichtenfolge 2 injizierte.As in the embodiment according to 2E can be shown on the p-doped epitaxial contact layer 11 also another contact layer sequence 1 as in the embodiments based on the 1A to 1C described, be applied. The contact layer sequence 1 go through below the bondpad 12 and in areas to the side of the bondpad 12 on the semiconductor layer sequence 2 applied. Therefore, in this case, when a voltage is applied to the bonding pad 12 Current also below the bondpad 12 in the epitaxial semiconductor layer sequence 2 injected.

Bei den Ausführungsbeispielen gemäß den 3 bis 8 sind die Halbleiterschichtenfolge 2 und das Aufwachssubstrat 7, wie in dem Ausführungsbeispiel von 2A angeordnet. Weiterhin befindet sich ebenfalls eine Kontaktschichtenfolge 1 auf der Halbleiterschichtenfolge 2 und der Halbleiterchip umfasst ein Bondpad 12 zur elektrischen Kontaktierung. Die Ausführungsbeispiele gemäß der 3 bis 8 zeigen unterschiedliche Maßnahmen, um eine Strominjektion in Bereiche unterhalb des Bondpads 12 zu verhindern oder zumindest zu verringern.In the embodiments according to the 3 to 8th are the semiconductor layer sequence 2 and the growth substrate 7 as in the embodiment of 2A arranged. Furthermore, there is also a contact layer sequence 1 on the semiconductor layer sequence 2 and the semiconductor chip includes a bonding pad 12 for electrical contact. The embodiments according to the 3 to 8th show different measures to inject electricity into areas below the bondpad 12 to prevent or at least reduce.

Der Halbleiterchip, dargestellt in 3, gemäß eines weiteres Ausführungsbeispiels unterscheidet sich von dem Halbleiterchip der 2E insbesondere durch die geometrischen Ausformungen der Kontaktschichtenfolge 1 und der Anordnung des Bondpads 12. Die Kontaktschichtenfolge 1 ist zwischen Bondpad 12 und Halbleiterschichtenfolge 2 nicht ausgebildet und das Bondpad 12 überlappt die Kontaktschichtenfolge 1. Weiterhin ist zwischen dem Bondpad 12 und der obersten p-dotierten epitaktischen Kontaktschicht 11 eine metallische Schicht aufgebracht, die eine Schottky-Barriere 13 zwischen Bondpad 12 und p-dotierter epitaktischer Kontaktschicht 11 erzeugt, die in Richtung der Halbleiterschichtenfolge 2 sperrend wirkt. Hierdurch wird unter Betriebsbedingungen die Strominjektion in Bereiche der Halbleiterschichtenfolge 2 unterhalb des Bondpads 12 gemindert. Strom wird seitlich über das Bondpad 12 in die Kontaktschichtenfolge 1 eingespeist, was durch den Überlapp des Bondpad 12 und der Kontaktschichtenfolge 1 gefördert wird. Es werden vor allem Bereiche der Halbleiterschichtenfolge 2 mit Strom versorgt, die unterhalb der Kontaktschichtenfolge 1 liegen. Daher wird überwiegend innerhalb dieser Bereiche der aktiven Schicht 9 elektromagnetische Strahlung erzeugt. Weiterhin ist es möglich, eine strahlungsabsorbierende metallische Schicht auch zwischen Bondpad 12 und Schottky-Barriere 13 anzubringen.The semiconductor chip, shown in FIG 3 , According to another embodiment differs from the semiconductor chip of 2E in particular by the geometric shapes of the contact layer sequence 1 and the arrangement of the bondpad 12 , The contact layer sequence 1 is between Bondpad 12 and semiconductor layer sequence 2 not trained and the bondpad 12 overlaps the contact layer sequence 1 , Furthermore, between the bondpad 12 and the uppermost p-type epitaxial contact layer 11 a metallic layer is applied, which is a Schottky barrier 13 between bondpad 12 and p-doped epitaxial contact layer 11 generated in the direction of the semiconductor layer sequence 2 blocking effect. As a result, under operating conditions, the current injection into areas of the semiconductor layer sequence 2 below the bondpad 12 reduced. Power is flowing laterally over the bondpad 12 in the contact layer sequence 1 fed, which is due to the overlap of the bondpad 12 and the contact layer sequence 1 is encouraged. In particular, there are areas of the semiconductor layer sequence 2 energized, which is below the contact layer sequence 1 lie. Therefore, predominantly within these areas of the active layer 9 generates electromagnetic radiation. Furthermore, it is possible to use a radiation-absorbing metallic layer also between bondpad 12 and Schottky barrier 13 to install.

Bei dem Ausführungsbeispiel gemäß 4 befindet sich unterhalb des Bondpads 12 ein mit Protonen implantierter Bereich 14 innerhalb der Halbleiterschichtenfolge 2 und zwar im Wesentlichen im n-dotierten Bereich des Halbleiterchips, das heißt der ersten Mantelschicht 8 bis hin zum Aufwachssubstrat 7. Die Implantation von Protonen innerhalb der n-dotierten Bereiche verringert dort die Querleitfähigkeit. Da die Querleitfähigkeit der n-dotierten Bereichen in der Regel wesentlich größer ist, als in den pdotierten Bereichen, wie der zweiten Mantelschicht 10 und der epitaktischen Kontaktschicht 11, vereinheitlicht der Protonen-implantierte Bereich 14 die Querleitfähigkeit innerhalb der Halbleiterschichtenfolge 2 und trägt so dazu bei, dass der Strom gleichmäßig durch die seitlich des Bondpads 12 angeordneten Bereiche der Halbleiterschichtenfolge 2 fließt.In the embodiment according to 4 is located below the bondpad 12 a region implanted with protons 14 within the semiconductor layer sequence 2 namely substantially in the n-doped region of the semiconductor chip, that is, the first cladding layer 8th right up to the growth substrate 7 , The implantation of protons within the n-doped regions reduces the transverse conductivity there. Since the transverse conductivity of the n-doped regions is usually much greater than in the p-doped regions, such as the second cladding layer 10 and the epitaxial contact layer 11 , unifies the proton-implanted area 14 the transverse conductivity within the semiconductor layer sequence 2 and thus helps to ensure that the current flows evenly through the sides of the bondpad 12 arranged regions of the semiconductor layer sequence 2 flows.

Bei dem Ausführungsbeispiel gemäß 5 ist wie bei dem Ausführungsbeispiel gemäß 3 eine Schottky-Barriere 13 zwischen Bondpad 12 und epitaktischer p-dotierter Kontaktschicht 11 angeordnet. Diese Schottky-Barriere 13 vermindert eine Strominjektion vom Bondpad 12 unmittelbar in die Halbleiterschichtenfolge 2. Im Unterschied zu dem Ausführungsbeispiel gemäß 3 überlappt die Kontaktschichtenfolge 1 das Bondpad 12. Hierdurch wird der Stromfluss vom Bondpad 12 in die Kontaktschichtenfolge 1 verbessert.In the embodiment according to 5 is as in the embodiment according to 3 a Schottky barrier 13 between bondpad 12 and epitaxial p-doped contact layer 11 arranged. This Schottky barrier 13 reduces current injection from the bondpad 12 directly into the semiconductor layer sequence 2 , In contrast to the embodiment according to 3 overlaps the contact layer sequence 1 the bondpad 12 , As a result, the current flow from the bonding pad 12 in the contact layer sequence 1 improved.

Bei den Ausführungsbeispielen gemäß den 6, 7 und 8 ist in Unterschied zu den Ausführungsbeispielen gemäß der 2E, 3, 4 und 5 eine elektrisch isolierende Schicht 15 zwischen Bondpad 12 und Halbleiterschichtenfolge 2 aufgebracht. Die elektrisch isolierende Schicht 15 kann beispielsweise ein undotiertes Halbleitermaterial umfassen.In the embodiments according to the 6 . 7 and 8th is different from the embodiments according to the 2E . 3 . 4 and 5 an electrically insulating layer 15 between bondpad 12 and semiconductor layer sequence 2 applied. The electrically insulating layer 15 For example, it may include an undoped semiconductor material.

Bei dem Ausführungsbeispiel gemäß 6 ist die Kontaktschichtenfolge 1 außerhalb des Bondpads 12 ausgebildet und überlappt das Bondpad 12 seitlich. Wie in 7 dargestellt, ist es auch möglich, dass die elektrisch isolierende Schicht 15 im Bereich des Bondpads 12 auf den epitaktischen Halbleiterschichten 2 aufgebracht wird und darüber durchgehend die Kontaktschichtenfolge 1 angeordnet wird. Entsprechend der isolierenden Schicht 15 wird nun angrenzend an die Kontaktschichtenfolge 1 das Bondpad 12 aufgebracht.In the embodiment according to 6 is the contact layer sequence 1 outside the bondpad 12 formed and overlaps the bondpad 12 laterally. As in 7 shown, it is also possible that the electrically insulating layer 15 in the area of the bondpad 12 on the epitaxial semiconductor layers 2 is applied and over it continuously the contact layer sequence 1 is arranged. According to the insulating layer 15 will now be adjacent to the contact layer sequence 1 the bondpad 12 applied.

Bei dem Ausführungsbeispiel gemäß 8 ist im Unterschied zum Ausführungsbeispiel gemäß 7 die Kontaktschichtenfolge 1 nicht durchgehend zwischen Bondpad 12 und isolierender Schicht 15 ausgebildet, sondern nur teilweise überlappend über der isolierenden Schicht 15 auf der epitaktischen Halbleiterschichtenfolge 2.In the embodiment according to 8th is in contrast to the embodiment according to 7 the contact layer sequence 1 not continuous between Bondpad 12 and insulating layer 15 formed, but only partially overlapping over the insulating layer 15 on the epitaxial semiconductor layer sequence 2 ,

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal, sowie jede Kombination von Merkmalen, insbesondere jede Kombination von Merkmalen in den Patentansprüchen, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ausführungsbeispielen angegeben ist.The The invention is not by the description based on the embodiments limited to these. Rather, the invention includes every new feature, as well as any combination of features, in particular any combination of features in the Claims, even if this feature or this combination itself is not explicit in the embodiments is specified.

Claims

Semiconductor chip having a front side and a rear side which is suitable for emitting electromagnetic radiation through the front side during operation, comprising: a semiconductor layer sequence ( 2 ) containing at least one active layer ( 9 ), which is intended to generate electromagnetic radiation, - a TCO contact layer ( 3 ) with a transparent conductive oxide (TCO) between the semiconductor layer sequence ( 2 ) and the front side, and - a brightness adjustment layer ( 4 ) between the active layer ( 9 ) and the front, which is suitable, a defined part of the active layer ( 9 ) to absorb selectively generated electromagnetic radiation.

A semiconductor chip according to claim 1, wherein said brightness adjusting layer (16) 4 ) comprises a metal.

Semiconductor chip according to one of the above claims, wherein the brightness adjustment layer ( 4 ) between the semiconductor layer sequence ( 2 ) and the TCO contact layer ( 3 ) and both to the semiconductor layer sequence ( 2 ) as well as the TCO contact layer ( 3 ) forms an electrical contact with resistive characteristic.

Semiconductor chip according to Claim 3, in which the semiconductor layer sequence ( 2 ) p-doped GaAs and the brightness adjusting layer ( 4 ) Al or Au.

Semiconductor chip according to Claim 3, in which the semiconductor layer sequence ( 2 ) p-doped AlGaAs and the brightness adjustment layer ( 4 ) AuZn in a mixing ratio 97: 3 (Au: Zn).

Semiconductor chip according to Claim 3, in which the semiconductor layer sequence ( 2 ) n-doped AlGaInP and the brightness adjustment layer ( 4 ) AuGe in a mixing ratio 99: 1 (Au: Ge).

Semiconductor chip according to Claim 3, in which the semiconductor layer sequence ( 2 ) n-doped AlGaInP and the brightness adjustment layer ( 4 ) AuGe in a mixing ratio of 88:12 (Au: Ge).

Semiconductor chip according to one of Claims 1 to 2, in which the brightness-adjusting layer ( 4 ) of the TCO contact layer ( 3 ) is arranged downstream of the semiconductor layer sequence.

A semiconductor chip according to claim 8, wherein on the brightness adjustment layer ( 4 ) another layer ( 6 ) comprising TCO.

Semiconductor chip according to Claim 8, in which an adhesion-promoting layer ( 6 ), which is provided, the adhesion to a potting material ( 5 ) to improve.

A semiconductor chip according to any one of claims 1 to 3 and 8 to 10, wherein the brightness adjusting layer (16) 4 ) comprises at least one material selected from the group consisting of Au, Ag, Al, Ti, TiW (N), Pt, Zn, Ge, Si and SiN _x .

Semiconductor chip according to one of the above claims, wherein the brightness adjustment layer ( 4 ) has a thickness between 1 nm and 50 nm.

Semiconductor chip according to one of the preceding claims, wherein on the brightness adjustment layer ( 4 ) at least one connection area ( 12 ) arranged to electrically contact the semiconductor chip.

A semiconductor chip according to claim 13, wherein said brightness adjusting layer (16) 4 ) over the whole area also under the connection area ( 12 ) is trained.

A semiconductor chip according to claim 13, wherein said brightness adjusting layer (16) 4 ) only at the side of the connection area ( 12 ) is trained.

Semiconductor chip according to one of Claims 13 to 15, in which at least between the connection region ( 12 ) and the semiconductor layer sequence ( 2 ) a metallic layer ( 13 ) is arranged, the an electrical contact between the semiconductor layer sequence ( 2 ) and the connection area ( 12 ) produces substantially Schottky characteristics has and is intended, the current injection into the semiconductor layer sequence ( 2 ) below the connection area ( 12 ) to prevent.

Semiconductor chip according to one of Claims 13 to 16, in which the semiconductor layer sequence ( 2 ) seen from the front below the connection area ( 12 ) an ion-implanted region ( 14 ) having.

Semiconductor chip according to one of Claims 13 to 17, in which either the TCO contact layer ( 3 ) or the brightness adjustment layer ( 4 ) or both are designed such that they form the connection area ( 12 ) at least partially overlap.

Semiconductor chip according to one of Claims 13 to 18, in which, at least partially viewed from the front side, below the connection region ( 12 ) an electrically insulating layer ( 15 ) is arranged.

Semiconductor chip according to one of the above claims, - a substrate ( 7 ), seen from the front below the semiconductor layer sequence ( 2 ), and - the substrate ( 7 ) has a material that absorbs the radiation emitted by the semiconductor chip during operation.

Semiconductor chip according to one of the above claims, which is bounded laterally by flanks and whose semiconductor layer sequence ( 2 ) has no radiation coupling-out layer which is provided, the coupling-out in the active layer ( 9 ) to increase radiation generated in operation via the flanks.

Semiconductor chip according to one of the above claims, in which the semiconductor layer sequence ( 2 ) has at least one layer comprising AlGaInP or AlGaAs.

Method for producing a semiconductor chip, which is suitable for emitting electromagnetic radiation through a front side during operation, comprising the steps of: - providing a semiconductor layer sequence ( 2 ) containing at least one active layer ( 9 ), which is intended to generate electromagnetic radiation, - arranging a TCO contact layer ( 3 ) with a transparent conductive oxide (TCO) between the semiconductor layer sequence ( 2 ) and the front side, and - arranging a brightness adjustment layer ( 4 ) between the active layer ( 9 ) and the front side of the semiconductor chip which is provided, a defined part of the of the active layer ( 9 ) to absorb selectively generated electromagnetic radiation.

A method according to claim 23, wherein the brightness adjusting layer ( 4 ) comprises a metal.

Method according to one of claims 23 to 24, wherein the brightness adjustment layer ( 4 ) between the semiconductor layer sequence ( 2 ) and the TCO contact layer ( 3 ) and both to the semiconductor layer sequence ( 2 ) as well as the TCO contact layer ( 3 ) forms an electrical contact with resistive characteristic.

Method according to Claim 25, in which the semiconductor layer sequence ( 2 ) p-doped GaAs and the brightness adjusting layer ( 4 ) Al or Au.

Method according to Claim 25, in which the semiconductor layer sequence ( 2 ) p-doped AlGaAs and the brightness adjustment layer ( 4 ) AuZn in a mixing ratio 97: 3 (Au: Zn).

Method according to Claim 25, in which the semiconductor layer sequence ( 2 ) n-doped AlGaInP and the brightness adjustment layer ( 4 ) AuGe in a mixing ratio 99: 1 (Au: Ge).

Method according to Claim 25, in which the semiconductor layer sequence ( 2 ) n-doped AlGaInP and the brightness adjustment layer ( 4 ) AuGe in a mixing ratio of 88:12 (Au: Ge).

Method according to one of claims 23 to 24, wherein the brightness adjustment layer ( 4 ) of the TCO contact layer of the semiconductor layer sequence ( 3 ) is subordinated from seen.

A method according to claim 30, wherein on the brightness adjusting layer ( 4 ) another layer ( 6 ) comprising TCO.

A method according to claim 30, wherein on the brightness adjusting layer ( 4 ) an adhesion-promoting layer ( 6 ), which is provided, the adhesion to a potting material ( 5 ) to improve.

A method according to any of claims 23 to 25 and 30 to 32, wherein the brightness adjusting layer (16) 4 ) comprises at least one material selected from the group consisting of Au, Ag, Al, Ti, TiW (N), Pt, Zn, Ge, Si and SiN _x .

A method according to any one of claims 23 to 33, wherein the brightness adjusting layer (16) 4 ) has a thickness between 1 nm and 50 nm.

Method according to one of claims 23 to 34, wherein on the brightness adjustment layer ( 4 ) at least one connection area ( 12 ) arranged to electrically contact the semiconductor chip.

A method according to claim 35, wherein the brightness adjustment layer ( 4 ) also over the whole area under the connection area ( 12 ) is formed.

A method according to claim 35, wherein the brightness adjustment layer ( 4 ) only at the side of the connection area ( 12 ) is formed.

Method according to one of Claims 35 to 37, in which at least between the connection region ( 12 ) and the semiconductor layer sequence ( 2 ) a metallic layer ( 13 ) is arranged, the an electrical contact between the semiconductor layer sequence ( 2 ) and the connection area ( 12 ), which has essentially Schottky characteristics and is intended to prevent the current injection into the semiconductor layer sequence (FIG. 2 ) below the connection area ( 12 ) to prevent.

Method according to one of Claims 35 to 38, in which the semiconductor layer sequence ( 2 ) seen from the front below the connection area ( 12 ) an ion-implanted region ( 14 ) having.

Method according to one of Claims 35 to 39, in which either the TCO contact layer ( 3 ) or the brightness adjustment layer ( 4 ) or both are designed such that they form the connection area ( 12 ) at least partially overlap.

Method according to one of Claims 35 to 40, in which, viewed at least partially from the front side, below the connection region ( 12 ) an electrically insulating layer ( 15 ) is arranged.

Method according to one of Claims 35 to 41, in which the semiconductor layer sequence ( 2 ) on a substrate ( 7 ) having a material that absorbs the radiation emitted by the semiconductor chip during operation.

Method according to one of Claims 35 to 42, in which the semiconductor layer sequence ( 2 ) has no radiation coupling-out layer which is provided, the coupling-out in the active layer ( 9 ) to increase radiation generated in operation over the side of the semiconductor chip limiting edges.

Method according to one of the above claims, in which the semiconductor layer sequence ( 2 ) has at least one layer comprising AlGaInP or AlGaAs.