DE102005002023A1 - Semiconductor structure has semiconductor body, which contains first conductivity type at inner zone, within which source zone of first conductivity type and gate electrode zone of second conductivity type are arranged - Google Patents
Semiconductor structure has semiconductor body, which contains first conductivity type at inner zone, within which source zone of first conductivity type and gate electrode zone of second conductivity type are arranged Download PDFInfo
- Publication number
- DE102005002023A1 DE102005002023A1 DE200510002023 DE102005002023A DE102005002023A1 DE 102005002023 A1 DE102005002023 A1 DE 102005002023A1 DE 200510002023 DE200510002023 DE 200510002023 DE 102005002023 A DE102005002023 A DE 102005002023A DE 102005002023 A1 DE102005002023 A1 DE 102005002023A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- structure according
- zone
- semiconductor structure
- jfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 238000001465 metallisation Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 30
- 239000000758 substrate Substances 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000002517 constrictor effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
Abstract
Description
Die Erfindung betrifft eine Halbleiterstruktur mit integriertem vertikalen Junction-Feldeffekttransistor (JFET).The The invention relates to a semiconductor structure with integrated vertical Junction Field Effect Transistor (JFET).
Junction-Feldeffekttransistoren, die aufgrund ihrer Funktion in der Literatur häufig auch als Sperrschicht-Feldeffekttransistoren bezeichnet werden, sind in einer Vielzahl unterschiedlicher Ausführungsformen und Varianten vielfach bekannt. Junction-Feldeffekttransistoren, nachfolgend kurz als JFET-Transistoren oder JFETs bezeichnet, sind durch Feldeffekt steuerbare Transistoren. Anders als bei anderen durch Feldeffekt steuerbaren Transistoren (z.B. MOSFETs) wird bei einem JFET-Transistor die Stromstärke im Transistorkanal nicht durch die Höhe einer Energiebarriere gesteuert, sondern über eine Veränderung der Stromflussgeometrie. Bei einem JFET-Transistor wird daher der Querschnittsbereich, durch den ein Strom fließen kann, durch das Anlegen einer Steuerspannung variiert.Junction field effect transistors because of their function in the literature often as a junction field effect transistors are referred to, are in a variety of different embodiments and variants widely known. Junction field effect transistors hereafter briefly as JFET transistors or JFETs are field-effect controllable transistors. Different from other field effect controllable transistors (e.g., MOSFETs) in a JFET transistor becomes the current in the transistor channel not by the height controlled by an energy barrier, but by a change the current flow geometry. In a JFET transistor is therefore the Cross-sectional area through which a current can flow through the application a control voltage varies.
JFET-Transistoren zeichnen sich aufgrund der steuerbaren Raumladungszone auch durch sehr niedrige Kapazitäten, insbesondere sehr niedrige Miller-Kapazitäten aus. Aufgrund dessen und aufgrund der Tatsache, das JFET-Transistoren mit Majoritätsladungsträger betrieben werden, eignen sich JFET-Transistoren sowie Halbleiterschaltungen, die JFET-Transistoren aufweisen, vor allem für den Betrieb bei relativ hohen Frequenzen.JFET transistors are also characterized by the controllable space charge zone very low capacities, especially very low Miller capacities. Because of that and due to the fact that JFET transistors operate with majority charge carriers be suitable JFET transistors and semiconductor circuits, have the JFET transistors, especially for the operation at relatively high Frequencies.
Bei einem JFET-Transistor handelt es sich im Allgemeinen um einen selbstleitenden, so genannten normally-on Halbleiterschalter, der sich also bei einem Gate-Steuerpotenzial von 0 Volt im eingeschalteten Zustand befindet. Daher weisen JFET-Transistoren typischerweise einen niedrigen Einschaltwiderstand RDSon auf. Erst durch Anlegen einer negativen Spannung zwischen Drain und Gate wird der JFET-Transistor abhängig von der Höhe der angelegten Spannung sowie abhängig von dem am Source-Anschluss anliegenden Potenzial zunehmend ausgeschaltet. Man spricht hier von einem Einschnüreffekt durch die Raumladungszone. Aufgrund des niedrigen Einschaltwiderstandes eignen sich JFET-Transistoren vor allem für solche Anwendungen, bei denen im eingeschalteten Zustand eine möglichst geringe Spannung über dem Strom führenden Kanal abfallen soll, um so eine möglichst geringe Verlustleistung zu erhalten.at a JFET transistor is generally a self-conducting, so-called normally-on semiconductor switch, which is thus at a Gate control potential of 0 volts is in the on state. Therefore, JFET transistors typically have a low on-resistance RDSon on. Only by applying a negative voltage between Drain and gate, the JFET transistor depends on the amount of applied Voltage as well as dependent increasingly switched off by the potential applied to the source terminal. This is called a constricting effect through the space charge zone. Due to the low on-resistance, JFET transistors are suitable especially for Such applications, in which one as possible when switched on low voltage over the current leading Channel should fall, so as to minimize the power loss to obtain.
Für die Herstellung herkömmlicher JFET-Transistoren wird als Grundsubstrat ein relativ hoch-dotiertes und damit relativ niederohmiges Halbleitersubstrat verwendet. Auf dem hoch-dotierten Halbleitersubstrat wird dann beispielsweise durch Epitaxie eine dünne Halbleiterschicht desselben Leitungstyps aufgebracht, die dann für den stromführenden Kanal vorgesehen ist. Aufgrund der sehr hohen Dotierung des Halbleitersubstrats ist dessen Einfluss auf den Einschaltwiderstand zwar relativ gering, wird jedoch insbesondere bei hohen Spannungen immer vorherrschender. Insbesondere bei für hohe Spannungen ausgelegte JFET-Transistoren besteht aber immer der Bedarf, den Einschaltwiderstand möglichst niedrig zu halten, da hier schon ein geringer Einschaltwiderstand zu einer mitunter nicht akzeptabel hohen Verlustleitungen führen kann.For the production conventional JFET transistors is a relatively high-doped and therefore relatively basic substrate low-resistance semiconductor substrate used. On the high-doped semiconductor substrate For example, epitaxy then becomes a thin semiconductor layer thereof Applied line type, which then for the current-carrying Channel is provided. Due to the very high doping of the semiconductor substrate Although its influence on the on-resistance is relatively low, However, it is becoming more and more prevalent, especially at high voltages. Especially for for However, high-voltage JFET transistors always exist the need to keep the on-state resistance as low as possible, because here already a low on-resistance to a sometimes unacceptably high power loss can lead.
JFET-Transistoren können als laterale oder als vertikale JFET-Transistoren ausgebildet sein. Die vorliegende Erfindung bezieht sich auf vertikale JFET- Transistoren. Vertikale JFET-Transistoren weisen gegenüber lateralen JFET-Transistoren den Vorteil auf, dass sie sehr viel platzsparender herstellbar sind. Bei vertikalen JFET-Transistoren ist die Stromflussrichtung des Drainstromes im Idealfall vertikal, also von einer Oberfläche in die Tiefe des Halbleiterkörpers. Tatsächlich fließt typischerweise immer auch ein – wenngleich auch geringer – Strom in lateraler Richtung. Es kommt somit immer auch zu einem parasitären Leckstrom in lateraler Richtung und damit zu einem Spannungsabfall, der insbesondere bei sehr hohen Frequenzen und/oder bei hohen Leckströmen zu einem signifikanten Energieverlust führt. Dies um so mehr, wenn der vertikale JFET-Transistor in lateraler Richtung von einem Halbleitermaterial des entgegengesetzten Leitungstyps und damit von einem parasitären pn-Übergang umgeben ist. Bei vertikalen JFET-Transistoren besteht daher immer auch der Bedarf einer möglichst guten, insbesondere lateralen Isolierung der entsprechenden JFET-Strukturen.JFET transistors can be designed as lateral or vertical JFET transistors. The present invention relates to vertical JFET transistors. vertical JFET transistors face lateral JFET transistors have the advantage of being very much save space can be produced. For vertical JFET transistors the current flow direction of the drain current is ideally vertical, ie from a surface in the depth of the semiconductor body. Indeed flows typically always a - albeit also lower - electricity in lateral direction. Thus, there is always a parasitic leakage current in a lateral direction and thus to a voltage drop, in particular at very high frequencies and / or at high leakage currents to one leads to significant energy loss. This even more so when the vertical JFET transistor is in the lateral direction of a semiconductor material of the opposite conductivity type and thus of a parasitic pn junction is surrounded. For vertical JFET transistors, therefore, there is always too the need for one as possible good, in particular lateral isolation of the corresponding JFET structures.
Bei herkömmlichen Halbleiterbauelementen, bei denen mehrere vertikale JFET-Transistoren in einem Halbleiterkörper parallel zueinander angeordnet sind, können aufgrund des gemeinsamen, hoch dotierten Halbleitersubstrats die einzelnen JFET-Transistoren lediglich über eine großflächige Rückseitenkontaktierung kontaktiert werden. Eine direkte Kontaktierung (Rückseitenkontaktierung bzw. Drain-Kontaktierung) eines oder mehrerer einzelner JFET-Transistoren ist bei herkömmlichen vertikalen JFET-Transistoranordnungen ohne weitere Maßnahmen nicht oder technologisch nur außerordentlich aufwändig realisierbar.at usual Semiconductor devices where multiple vertical JFET transistors in a semiconductor body are arranged parallel to each other, due to the common, highly doped semiconductor substrate the individual JFET transistors only about a large backside contact be contacted. A direct contact (back contact or drain contact) of one or more individual JFET transistors is at conventional vertical JFET transistor arrangements without further action not or technologically only extremely complicated realizable.
Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, den Einfluss parasitärer Elemente bei einem JFET-Transistor zu verringern. Eine weitere Aufgabe besteht darin, eine möglichst gute laterale und/oder vertikale Isolierung eines JFET-Transistors bereit zu stellen. Eine weitere Aufgabe besteht darin, einen JFET-Transistor mit einem möglichst geringen Einschaltwiderstand (RDSon) bereitzustellen. Eine weitere Aufgabe der vorliegenden Erfindung besteht daher darin, eine bessere und insbesondere flexiblere Kontaktierung von Halbleiterstrukturen mit JFET-Transistoren bereitzustellen, die insbesondere eine gezielte Kontaktierung eines oder mehrerer einzelner JFET-Transistoren zulässt. Eine weitere Aufgabe besteht darin, bei einem so genannten Smart-Power JFET-Transistor eine möglichst gute Isolierung zwischen dessen Leistungsteil und dessen Logikteil bereit zu stellen.Against this background, the object of the present invention is to reduce the influence of parasitic elements in a JFET transistor. Another object is to provide the best possible lateral and / or vertical isolation of a JFET transistor. Another Task is to provide a JFET transistor with the lowest possible on-resistance (RDSon). It is therefore a further object of the present invention to provide a better and, in particular, more flexible contacting of semiconductor structures with JFET transistors, which in particular permits selective contacting of one or more individual JFET transistors. Another object is to provide the best possible insulation between its power section and its logic part in a so-called smart-power JFET transistor.
Erfindungsgemäß wird zumindest
eine dieser Aufgaben durch eine Halbleiterstruktur mit den Merkmalen
des Patentanspruchs 1 gelöst.
Demgemäß ist vorgesehen:
Eine
Halbleiterstruktur mit integriertem vertikalen Junction-Feldeffekttransistor
(JFET), mit einem Halbleiterkörper,
der zumindest eine Innenzone eines ersten Leitungstyps enthält, innerhalb
der mindestens eine Sourcezone des ersten Leitungstyps und mindestens
eine Gate-Elektrodenzone eines zweiten Leitungstyps, die an einer
ersten Oberfläche
des Halbleiterkörpers
in die Innenzone eingebettet sind, angeordnet sind, mit einer ersten
dielektrischen Schicht, die zur elektrischen Isolierung des Halbleiterkörpers in
vertikaler Richtung auf einer zweiten Oberfläche des Halbleiterkörpers zumindest
im Bereich außerhalb
der Innenzone angeordnet ist, mit einem Trägerwafer, der mit dem Halbleiterkörper über die
erste dielektrische Schicht verbunden ist, der zumindest eine durchgehende
Ausnehmung im Bereich der Innenzone aufweist, über welche die Innenzone von
der Seite der zweiten Oberfläche
her mittels einer Drainkontaktelektrode direkt kontaktiert ist.According to the invention, at least one of these objects is achieved by a semiconductor structure having the features of patent claim 1. Accordingly, it is provided:
A semiconducting structure having an integrated vertical junction field effect transistor (JFET), comprising a semiconductor body containing at least one inner region of a first conductivity type, within the at least one source region of the first conductivity type, and at least one gate electrode zone of a second conductivity type attached to a first surface of the semiconductor body are embedded in the inner zone, are arranged, with a first dielectric layer, which is arranged for electrically insulating the semiconductor body in the vertical direction on a second surface of the semiconductor body at least in the region outside the inner zone, with a carrier wafer which is connected to the semiconductor body via the first dielectric layer is connected, which has at least one continuous recess in the region of the inner zone, via which the inner zone is contacted directly from the side of the second surface by means of a drain contact electrode.
Eine durchgehende Ausnehmung im Bereich der Innenzone, die die aktiven Gebiete der JFET-Halbleiterstruktur bilden, bedeutet, dass an einer freiliegenden, rückseitigen Oberfläche der Innenzone diese über die durchgehenden Ausnehmungen von der Rückseite der Halbleiterstruktur her kontaktierbar sind, d.h. dass die Ausnehmungen in vertikaler Richtung direkt unterhalb der freiliegenden Oberfläche der Innenzone angeordnet sind.A Through recess in the region of the inner zone, which is the active Forming areas of the JFET semiconductor structure means that at one exposed, back surface the inner zone over this the continuous recesses from the back of the semiconductor structure are contactable, i. that the recesses in vertical Direction just below the exposed surface of the Inner zone are arranged.
Im
Vergleich zu herkömmlichen
Feldeffekt-gesteuerten Halbleiterschaltern, wie zum Beispiel einem
DMOS-Transistor, weist der erfindungsgemäße JFET-Transistor nun keinerlei
parasitäre Substrat-Drain-Diode
in vertikaler Richtung auf, da die Drainelektrode direkt auf die
aktive Schicht, also direkt auf die Innenzone aufgebracht ist. Dies
bringt erhebliche Vorteile mit sich:
Aufgrund des vollständigen Fehlens
eines Halbleitersubstrates (Bulkmaterial) kann die Drainkontaktelektrode
direkt auf das aktive Gebiet und damit direkt auf diejenigen Bereiche
des Halbleiterkörpers
aufgebracht werden, die für
die Ausbildung des stromführenden
Kanals vorgesehen sind. Zwar ist das Halbleitersubstrat (Bulk) sehr
viel höher
dotiert und damit niederohmiger ausgebildet als die Innenzone, jedoch ist
dieses Halbleitersubstrat typischerweise sehr viel dicker ausgebildet
als die Innenzone. Das Halbleitersubstrat trägt daher selbst bei herkömmlichen JFET-Transistorstrukturen,
die ein hochdotiertes Halbleitersubstrat (Bulk) verwenden, einen
signifikanten Beitrag zu dem Einschaltwiderstand (RDSon) bei und
beeinflußt
negativ die Hochfrequenz Eigenschaften des JFET-Transistors. Durch
das vollständige
Fehlen dieses Halbleitersubstrates (Bulk) ergibt sich abhängig von
dessen Dotierung eine signifikante Reduzierung des Einschaltwiderstandes
RDSon, typischerweise um den Faktor 3 bis 10 oder mehr.Compared to conventional field-effect-controlled semiconductor switches, such as a DMOS transistor, the JFET transistor according to the invention now has no parasitic substrate-drain diode in the vertical direction, since the drain electrode directly to the active layer, ie directly to the inner zone is applied. This brings with it considerable advantages:
Due to the complete absence of a semiconductor substrate (bulk material), the drain contact electrode can be applied directly to the active region and thus directly to those regions of the semiconductor body that are provided for the formation of the current-carrying channel. Although the semiconductor substrate (bulk) is doped much higher and thus formed with lower impedance than the inner zone, but this semiconductor substrate is typically formed much thicker than the inner zone. The semiconductor substrate, therefore, contributes significantly to the on-resistance (RDSon) even in conventional JFET transistor structures using a heavily doped semiconductor substrate (bulk) and adversely affects the high frequency characteristics of the JFET transistor. The complete absence of this semiconductor substrate (bulk) results in a significant reduction of the on-resistance RDSon, depending on its doping, typically by a factor of 3 to 10 or more.
Aufgrund dieses sehr viel niedrigeren Einschaltwiderstandes und der damit einhergehenden signifikanten Verringerung von schaltbedingten Verlusten, nimmt man geringfügige Leckströme, die sich gegebenenfalls durch eine parasitäre pn-Diode zwischen Innenzone und Gate-Kontaktelektrode ergeben können, in Kauf. Wesentlich in diesem Zusammenhang ist, dass insbesondere für Hochleistungsanwendungen ein möglichst niedriger Einschaltwiderstand zwingend erforderlich ist, um zu gewährleisten, dass im eingeschalteten Betrieb des Leistungsschalters eine möglichst geringe Spannung über dem stromführenden Kanal abfällt, damit der Leistungsschalter eine möglichst geringe Verlustleistung aufweist. Der besondere Vorteil der vorliegen den Erfindung besteht nun darin, dass aufgrund eines optimal geringen Einschaltwiderstandes dieses Halbleiterbauelement eine außerordentlich geringe Verlustleistung im eingeschalteten Betrieb gewährleistet.by virtue of this much lower on-resistance and the so associated significant reduction of switching-related losses, you take minor Leakage currents, possibly by a parasitic pn diode between the inner zone and gate contact electrode may result in purchase. Essential in In this context, that is especially for high performance applications one possible lower on-resistance is mandatory to ensure that in the switched-on operation of the circuit breaker one possible low voltage over the current-carrying Channel drops off, so that the circuit breaker the lowest possible power loss having. The particular advantage of the present invention consists now in that due to an optimal low on-resistance This semiconductor device an extremely low power loss guaranteed during operation.
Dadurch, dass die Drain-Metallisierung direkt auf die aktive Schicht, also direkt auf die Innenzone aufgebracht wird, lassen sich so einzelne, mehrere einzelne oder alle JFET-Transistoren direkt über die Rückseite der Halbleiterstruktur kontaktieren. Das bedeutet, die Rückseiten-Metallisierung (Drain-Kontaktelektrode) kann ganzflächig aufgebracht werden oder strukturiert ausgebildet sein. Eine strukturierte Rückseiten-Metallisierung erlaubt es, ein oder mehrere einzelne vertikale JFET-Transistoren einzeln zu kontaktieren und in einer Smart-Power-Technologie zu integrieren.Thereby, that the drain metallization directly on the active layer, ie is applied directly to the inner zone, can be so individual, several single or all JFET transistors directly over the back Contact the semiconductor structure. That is, the backside metallization (drain contact electrode) can be over the entire surface be applied or structured. A structured Back side metallization allows one or more individual vertical JFET transistors to contact individually and in a smart power technology too integrate.
Vorteilhaften Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.beneficial Refinements and developments of the invention are the dependent claims and the description with reference to the drawings.
In einer besonders vorteilhaften Weiterbildung ist zumindest eine zweite dielektrische Schicht vorgesehen, die die Innenzone in lateraler Richtung vollständig umschließt, um dadurch die JFET-Halbleiterstruktur auch in lateraler Richtung vollständig gegen das umgebende Material des Halbleiterkörpers und des Trägerwafers zu isolieren. Unter lateraler Isolierung ist hier und in der gesamten Patentanmeldung jeweils eine solche Isolierung zu verstehen, die die jeweilige Innenzone an ihren, bezogen auf die erste Oberfläche lateralen Seiten vollständig umschließt und damit lateral vollständig elektrisch isoliert. Es existiert hier also keinerlei parasitärer pn-Übergang in lateraler Richtung zu einem an die Innenzone, in dem die JFET-Struktur angeordnet ist, angrenzenden Halbleiterbereich.In a particularly advantageous development, at least one second dielectric layer is provided, which completely surrounds the inner zone in the lateral direction, thereby completely blocking the JFET semiconductor structure even in a lateral direction against the surrounding material of the semiconductor body personal and carrier wafer. In this context, lateral isolation is to be understood here and in the entire patent application as meaning an insulation which completely encloses the respective inner zone at its lateral sides, relative to the first surface, and thus completely electrically isolates laterally. Thus, there is no parasitic pn junction in the lateral direction to an adjacent semiconductor region to the inner zone, in which the JFET structure is arranged.
In einer sehr vorteilhaften Weiterbildung sind in demselben Halbleiterkörper mehrere, voneinander über zweite dielektrische Schichten lateral isolierte Innenzonen vorgesehen. In jeder dieser Innenzonen, die jeweils gewisser maßen eine einzelne Transistorzelle der JFET-Halbleiterstruktur definiert, kann zum Beispiel jeweils ein einzelner JFET-Transistor, ein beliebig anderes Halbleiterbauelement (z.B. ein MOSFET, ein IGBT, ein Bipolartransistor, etc.) oder eine beliebige integrierte Schaltung angeordnet sein.In In a very advantageous further development, several, over each other second dielectric layers laterally insulated inner zones provided. In each of these inner zones, each one to a certain extent defines a single transistor cell of the JFET semiconductor structure, For example, each a single JFET transistor, any another semiconductor device (e.g., a MOSFET, an IGBT, a bipolar transistor, etc.) or any integrated circuit.
In einer typischen Ausgestaltung bilden der Halbleiterkörper, die erste dielektrische Schicht und der Trägerwafer zusammen eine SOI-Struktur. Typischerweise ist das auf der Rückseite des Halbleiterkörpers aufgebrachte oder aufgewachsene Dielektrikum (erste dielektrische Schicht) beispielsweise durch Waferbonding mit dem eigens dafür vorgesehenen Trägerwafer mechanisch fest, d.h. unter Betriebsbedingungen unlösbar verbunden.In a typical embodiment form the semiconductor body, the first dielectric layer and the carrier wafer together an SOI structure. This is typically on the back of the semiconductor body applied or grown dielectric (first dielectric Layer), for example, by wafer bonding with the specially provided carrier wafer mechanically fixed, i. undetachably connected under operating conditions.
Typischerweise weist die Sourcezone eine sehr viel höhere Dotierungskonzentration als die entsprechende Innenzone, in der sie eingebettet ist, auf, beispielsweise eine um mindestens den Faktor 100 höhere Dotierungskonzentration.typically, the source zone has a much higher doping concentration as the corresponding inner zone in which it is embedded, for example an at least a factor of 100 higher doping concentration.
In einer sehr vorteilhaften Weiterbildung werden im Falle von mehreren in dem Halbleiterkörper angeordneten Innenzonen diese von der Seite der zweiten Oberfläche (Rückseite) her über eine einzige durchgehende Drainkontaktelektrode großflächig kontaktiert. Diese großflächige Kontaktierung überzieht damit die gesamte rückseitige Oberfläche der Halbleiterstruktur, also sowohl die frei liegenden Oberflächen der jeweiligen Innenzonen, wie auch die des Trägerwafers, und ermöglicht damit eine gleichzeitige Kontaktierung aller an dieser Drainkontaktelektrode angeschlossenen Innenzonen bzw. Halbleiterbereiche.In a very advantageous development in the case of several arranged in the semiconductor body Inner zones these from the side of the second surface (back) over here contacted a single continuous drain contact electrode over a large area. This large-area contacting covers so that the entire back surface the semiconductor structure, so both the exposed surfaces of the respective inner zones, as well as the carrier wafer, and thus allows simultaneous contacting of all at this drain contact electrode Connected inner zones or semiconductor areas.
In einer alternativen, ebenfalls sehr vorteilhaften Weiterbildung ist im Falle von mehreren in dem Halbleiterkörper angeordneten Innenzonen eine strukturierte Drainkontaktelektrode vorgesehen. Diese strukturierte Drainkontaktelektrode weist mehrere Kontaktbereiche auf, mittels denen jeweils eine oder mehrere Innenzonen unabhängig voneinander kontaktierbar sind.In an alternative, also very advantageous development in the case of a plurality of inner zones arranged in the semiconductor body a structured drain contact electrode provided. This structured Drain contact electrode has a plurality of contact areas, by means of each of which one or more inner zones can be contacted independently are.
Auf diese Weise kann auf sehr vorteilhafte Weise jede einzelne Innenzone dezidiert durch eine eben für diese Innenzone bestimmte Drainkontaktelektrode kontaktiert werden. Der besondere Vorteil daran ist, dass sich dadurch vertikale Strukturen im selben Halbleiterkörper integrieren lassen, diese aber dennoch mehr oder weniger unabhängig voneinander betrieben werden können. Insbesondere können auf diese Weise die einzelnen Halbleiterbauelemente innerhalb einer Innenzone, insbesondere die jeweiligen JFET-Transistoren, mit einem unterschiedlichen Drainpotenzial beaufschlagt werden, was beispielsweise bei einer großflächigen Drainkontaktierung, bei der sämtliche Drainkontakte dasselbe Drainpotenzial aufweisen, nicht möglich wäre.On This way can be very beneficial every single inner zone decided by a just for this inner zone certain drain contact electrode are contacted. The particular advantage of this is that this creates vertical structures in the same semiconductor body integrate, but more or less independently can be operated. In particular, you can in this way, the individual semiconductor devices within a Inner zone, in particular the respective JFET transistors, with a different Drain potential are applied, which, for example, in a large-area drain contact, at the all Drain contacts have the same drain potential, would not be possible.
In einer vorteilhaften Ausgestaltung ist die Drainkontaktelektrode als Metallisierung, beispielsweise aus einem elektrisch leitfähigen metallischen Material oder Metalllegierung, oder als hoch dotierte, elektrisch leitfähige Polysiliziumschicht ausgebildet.In an advantageous embodiment is the drain contact electrode as a metallization, for example of an electrically conductive metallic material or metal alloy, or as a highly doped, electrically conductive polysilicon layer educated.
In einer vorteilhaften Ausgestaltung sind die innerhalb einer jeweiligen Innenzone angeordneten Sourcezonen und Gate-Elektrodenzonen voneinander beabstandet, insbesondere lateral versetzt und beabstandet. Vorzugsweise sind die innerhalb einer Innenzone angeordneten Sourcezonen und Gate-Elektrodenzonen auch zueinander vertikal versetzt angeordnet, wobei die Gate-Elektrodenzonen jeweils näher zur zweiten Oberfläche (Rückseite) und die Sourcezonen jeweils näher zur ersten Oberfläche (Vorderseite) angeordnet sind. Besonders vorteilhaft ist in diesem Zusammenhang, wenn die Gate-Elektrodenzonen als vergrabene Schichten innerhalb der Sourcezonen angeordnet sind. Auf diese Weise lässt sich der Strom führende Kanal besonders effektiv und elegant einschnüren, wodurch sich diese Implementierung allein schon aus Gründen der optimalen Steuerbarkeit des vertikalen JFET-Transistors besonders gut eignet. Vorzugsweise ist dabei zwischen der ersten Oberfläche und der Gate-Elektrodenzonen zumindest teilweise eine dritte dielektrische Schicht angeordnet, die der Passivierung der Gate-Elektrodenzonen zur ersten Oberfläche hin dient.In an advantageous embodiment, the within a respective Inner zone disposed source zones and gate electrode zones from each other spaced, in particular laterally offset and spaced. Preferably are the source zones and gate electrode zones arranged within an inner zone Also arranged offset vertically to each other, wherein the gate electrode zones each closer to second surface (Back) and the source zones closer together to the first surface (front side) are arranged. Particularly advantageous in this context, when the gate electrode zones as buried layers within the source zones are arranged. That way you can the current leading Channel particularly effectively and elegantly constricting this implementation for reasons alone the optimal controllability of the vertical JFET transistor especially good. Preferably, between the first surface and the gate electrode zones at least partially a third dielectric layer arranged, which serves for the passivation of the gate electrode zones to the first surface.
In einer sehr vorteilhaften Ausgestaltung sind die Drainkontaktelektroden über zumindest eine vierte dielektrische Schicht gegen den Trägerwafer vollständig elektrisch isoliert. Auf diese Weise wird verhindert, dass sich zwischen der Drainkontaktelektrode und dem Trägerwafer ein parasitärer pn-Übergang, der somit unerwünschte Leckströme im Trägerwafer zur Folge haben kann, ausbildet.In In a very advantageous embodiment, the drain contact electrodes are over at least a fourth dielectric layer against the carrier wafer completely electrically isolated. In this way it is prevented that between the Drain contact electrode and the carrier wafer a parasitic pn junction, the thus undesirable leakage currents in the carrier wafer can result, trains.
In einer vorteilhaften Ausgestaltung ist zumindest eine der dielektrischen Schichten als STI-Struktur (STI = shallow trench isolation) und/oder als Deep-Trench-Struktur ausgebildet. Dabei lässt sich in sehr vorteilhafter Weise die häufig ohnehin für die Herstellung der JFET-Transistoren oder einer anderen, auf dem Halbleiterkörper befindlichen integrierten Schaltung erforderliche Deep-Trench-Technologie oder STI-Technologie verwenden.In an advantageous embodiment, at least one of the dielectric layers is formed as an STI structure (STI = shallow trench isolation) and / or as a deep trench structure. Leave it In a very advantageous manner, the often used for the production of JFET transistors or other, located on the semiconductor body integrated circuit deep trench technology or STI technology use.
In einer technologisch sehr vorteilhaften Ausgestaltung enthält zumindest eine der dielektrischen Schichten zumindest teilweise ein Material aus Siliziumdioxid, Spin-on-Glas, Spin-on-Diamond, Low-K, High-K und/oder Siliziumnitrid, jedoch wären hier selbstverständlich auch andere dielektrischen Materialien denkbar.In a technologically very advantageous embodiment contains at least one of the dielectric layers at least partially a material made of silica, spin on glass, spin on diamond, low k, high k and / or silicon nitride, but of course would be here as well other dielectric materials conceivable.
In einer bevorzugten Ausgestaltung ist in mindestens einer Innenzone zumindest ein JFET-Transistor integriert. Typischerweise ist der JFET-Transistor als selbstleitender Transistor (normally-on) ausgebildet. Bei dem JFET-Transistor ist der Strom führende Kanal offen, sofern am Gateanschluss kein Steuerpotenzial anliegt. Denkbar wäre auch ein selbstsperrender Transistor (normally-off). Dieser lässt sich durch geeignete Wahl der Verhältnisse der Dotierungskonzentrationen des Kanalbereichs und der Sourcezonen und Drainzonen, über die die Raumladungszone im spannungsfreien Fall festgelegt wird, sowie über die Kanalweite realisieren.In a preferred embodiment is in at least one inner zone integrated at least one JFET transistor. Typically, the JFET transistor is self-conducting Transistor (normally-on) formed. In the JFET transistor is the Current leading Channel open if there is no control potential at the gate connection. It would also be possible a self-locking transistor (normally-off). This one can be by a suitable choice of conditions the doping concentrations of the channel region and the source zones and drain zones, over the the space charge zone is determined in the stress-free case, and on the Realize channel width.
In einer besonders vorteilhaften Anwendung der Erfindung ist der JFET-Transistor Bestandteil eines Smart-Power JFET-Transistors. Dabei ist im Halbleiterkörper mindestens ein erster Halbleiterbereich und mindestens ein zweiter Halbleiterbereich vorgesehen, wobei in dem ersten Halbleiterbereich der als Leistungsschalter ausgebildete JFET-Transistor und in dem zweiten Halbleiterbereich der Logikteil des Smart-Power JFET-Transistors angeordnet ist. Typischerweise weist der Logikteil eine integrierte Ansteuerschaltung zur Ansteuerung des oder der als Leistungsschalter ausgebildeten JFET-Transistoren auf. Zusätzlich oder alternativ kann auch vorgesehen sein, dass der Logikteil zumindest eine Schutzschaltung zum Schutz des Smart-Power JFET-Transistors gegen Überspannungen, Überstrom, Temperatur und dergleichen oder eine beliebig anders ausgestaltete integrierte Schaltung, die vorzugsweise, jedoch nicht notwendigerweise, mit dem JFET-Transistor gekoppelt ist, aufweist.In A particularly advantageous application of the invention is the JFET transistor component a smart power JFET transistor. At least one is in the semiconductor body a first semiconductor region and at least one second semiconductor region are provided, wherein in the first semiconductor region as the circuit breaker formed JFET transistor and in the second semiconductor region the logic part of the smart power JFET transistor is arranged. typically, the logic part has an integrated drive circuit for driving of the or designed as a power switch JFET transistors. additionally or alternatively it can also be provided that the logic part at least a protection circuit to protect the smart power JFET transistor against overvoltages, overcurrents, Temperature and the like or any differently designed integrated Circuit, preferably, but not necessarily, with the JFET transistor is coupled.
Smart-Power-Halbleiterbauelemente, Smart-FET, Smart-Power-Transistoren und dergleichen sind jeweils Bezeichnungen für Leistungsschalter, bei denen die Leistungselektronik mit einer „Intelligenz" kombiniert wird. Smart-Power-Bauelemente vereinen in Modulbauweise Leistungshalbleiter und die für diese notwendigen Ansteuer- und Schutzschaltungen. Solche Smart-Power-Halbleiterbauelemente sind durch unterschiedliche Ausgestaltungen des Leistungsschalters, beispielsweise als MOSFET, IGBT, JFET, etc, und der entsprechenden Ansteuerlogik, Schutzschaltung, Temperaturschutz und dergleichen vielfach bekannt. Die Erfindung bezieht sich auf Smart-Power-Bauelemente, die als Leistungsschalter einen JFET aufweisen. Bei solchen Smart-Power-Bauelementen besteht der besondere Bedarf, den als JFET ausgebildeten Leistungsschalter zusammen mit der entsprechenden Ansteuerlogik auf einem einzigen Halbleiterchip zu integrieren, wobei der Leistungsteil von dem Logikteil zur Ansteuerung des Leistungsschalters möglichst gut isoliert und damit getrennt ist. Hintergrund dieser Forderung ist, dass der Leistungsteil bei relativ hohen Spannungen von beispielsweise 50- 500 Volt und mehr (und hohen Strömen im Bereich von 1-100 A) betrieben werden muss, wohingegen die Bauelemente des Logikteils der zur Ansteuerung des Leistungsschalters dient, bei sehr niedrigen Spannungen von 3,3 Volt, 2,5 Volt, 1,8 Volt und weniger (und niedrigen Strömen im Bereich von einigen wenigen mA) betrieben werden. Bei derart niedrigen Versorgungsspannungen und Strömen des Logikteils besteht immer die Gefahr, dass durch extern in den Logikteil eingekoppelte Störungen dessen Funktionalität unter Umständen negativ beeinflusst wird. Da als JFET-Transistoren ausgebildete Leistungsschalter vor allem für sehr hohe Schaltgeschwindigkeiten geeignet sind, besteht hier auch die besondere Gefahr, dass durch das hochfrequente Schalten verursachte Störungen unerwünschter Weise in den Logikteil eingekoppelt werden. Durch diese Störungen kann die Funktion des Logikteils unter Umständen eingeschränkt werden, sodass der JFET nicht mehr ordnungsgemäß angesteuert werden kann. Im Extremfall kann dies zu einem Ausfall des JFETs, insbesondere bei hohen Schaltgeschwindigkeiten, führen. Um dies zu verhindern müsste der JFET daher bei sehr viel niedrigeren Schaltgeschwindigkeiten betrieben werden, wodurch allerdings der Vorteil des hochfrequenten Schaltens des JFETs verloren ginge. Der besondere Vorteil der vorliegenden Erfindung besteht darin, dass hier sowohl in vertikaler Richtung als auch in lateraler Richtung, also in die Richtung der Ansteuerlogik, eine sehr gute Isolierung realisiert ist und damit die eingangs genannten Probleme gar nicht erst entstehen können. Es lassen sich hier vor allem für hohe Schaltgeschwindigkeiten ausgelegte Smart-Power JFET-Leistungsschalter bereitstellen.Smart power semiconductor devices, smart FET, Smart power transistors and the like are each designations for circuit breakers, where the power electronics are combined with an "intelligence". Combine smart power components Modular power semiconductors and the necessary drive and protection circuits. Such smart power semiconductor devices are characterized by different embodiments of the circuit breaker, for example as MOSFET, IGBT, JFET, etc, and the corresponding drive logic, Protection circuit, temperature protection and the like widely known. The invention relates to smart power components used as power switches have a JFET. In such smart power components the particular need for the JFET circuit breaker together with the appropriate control logic on a single Integrate semiconductor chip, wherein the power part of the logic part isolated as well as possible to control the circuit breaker and thus is disconnected. Background of this requirement is that the power unit at relatively high voltages of, for example, 50-500 volts and more (and high currents in the range of 1-100 A), whereas the components the logic part that serves to control the circuit breaker, at very low voltages of 3.3 volts, 2.5 volts, 1.8 volts and less (and lower currents in the Range of a few mA). At such low Supply voltages and currents of the logic part there is always the danger that by externally in the Logic part coupled errors its functionality may be negative being affected. As designed as JFET transistors circuit breaker especially for very high switching speeds are suitable, there is also here the particular danger that caused by the high-frequency switching disorders undesirable Be coupled into the logic part. Through these disorders can the function of the logic part may be restricted so that the JFET is no longer properly driven can be. In extreme cases, this can lead to a failure of the JFET, especially at high switching speeds lead. Around this would have to be prevented the JFET therefore at much lower switching speeds operated, whereby however the advantage of the high-frequency Switching the JFET would be lost. The particular advantage of the present Invention is that here both in the vertical direction as well as in the lateral direction, ie in the direction of the drive logic, a very good insulation is realized and thus the beginning mentioned problems can not arise at all. It can be found here everything for high switching speeds designed smart power JFET circuit breaker provide.
Die erfindungsgemäßen Smart-Power JFET-Transistoren lassen sich vorzugsweise bei allen Anwendungen einsetzen, bei denen ein so genanntes Power-Management zum Schalten von Leistungsschaltern und Batterien erforderlich ist, zum Beispiel bei Vollbrücken, Halbbrücken, High-Side-Schaltern, Low-Side-Schaltern und dergleichen. Besonders vorteilhaft ist die Erfindung bei Verwendung in der Hauptplatine (Motherboard) eines Computers (PC, Laptop, etc.). Die Erfindung eignet sich aber auch in gleicher Weise für industrielle Anwendungen (industrial application) und im Bereich der Kraftfahrzeugelektronik (automotive application).The smart power JFET transistors according to the invention can be used preferably in all applications in which so-called power management is required for switching circuit breakers and batteries, for example in the case of full bridges, half bridges, high-side switches, low-side Switches and the like. The invention is particularly advantageous when used in the motherboard of a computer (PC, laptop, etc.). However, the invention is also suitable in the same way for industrial users industrial application and in the field of automotive electronics.
In einer weiteren, ebenfalls vorteilhaften Anwendung der Erfindung sind mehrere elektrisch miteinander gekoppelte erste Halbleiterbereiche vorgesehen. Ferner ist mindestens ein zweiter Halbleiterbereich im Halbleiterkörper vorgesehen, wobei in jedem der ersten Halbleiterbereiche mindestens ein JFET-Transistor vorgesehen ist, die zusammen zu einer Vollbrücke oder einer Halbbrücke verschaltet sind. In dem zweiten Halbleiterbereich ist dann vorzugsweise, jedoch nicht notwendigerweise, die Ansteuerschaltung zur Ansteuerung der Vollbrücke bzw. Halbbrücke angeordnet. Auf diese Weise lassen sich mehrere, über ihre gesteuerten Strecken parallel zueinander angeordnete JFET-Transistoren schalten und einzeln betreiben.In another, also advantageous application of the invention are a plurality of electrically coupled first semiconductor regions intended. Furthermore, at least one second semiconductor region is in the semiconductor body provided, wherein in each of the first semiconductor regions at least a JFET transistor is provided, which together to form a full bridge or a half bridge are interconnected. In the second semiconductor region, it is then preferable to but not necessarily, the drive circuit for driving the full bridge or half bridge arranged. In this way, several, over their controlled paths parallel to each other JFET transistors switch and operate individually.
Zwar eignet sich diese Erfindung sehr vorteilhaft bei den oben genannten Brückenschaltungen, jedoch wäre es auch denkbar, eine Vielzahl von innerhalb einer einzelnen Transistorzelle angeordnete JFET-Transistoren bezogen auf deren gesteuerten Strecken parallel zu schalten, um dadurch einen höheren Laststrom zu erhalten. Indem die einzelnen JFET-Transistorzellen erfindungsgemäß einzeln ansteuerbar sind, lässt sich so durch Auswahl aller oder lediglich bestimmter JFET-Transistoren der sich aus der Parallelschaltung resultierende Laststrom optimal an die jeweiligen Anforderungen oder Bedürfnisse anpassen und einstellen.Though This invention is very advantageous in the above Bridge circuits, however would it be also conceivable, a variety of within a single transistor cell arranged JFET transistors based on their controlled routes in parallel, thereby obtaining a higher load current. By the individual JFET transistor cells according to the invention individually are controllable leaves so by selecting all or only certain JFET transistors the load current resulting from the parallel connection is optimal adapt to the respective requirements or needs.
Insbesondere können bei solchen Anwendungen, bei denen ein hoher Laststrom erforderlich ist, sehr viele oder alle parallel zueinander angeordneten JFET-Transistorzellen für die Realisierung des gewünschten hohen Laststromes verwendet werden. Hingegen können im Falle eines geringeren Laststromes lediglich eine entsprechend vorbestimmte Anzahl an JFET-Transistorzellen, die eben für diesen Laststrom ausreichend ist, verwendet werden. Die übrigen, also die nicht verwendeten JFET-Transistorzellen werden dann in den ausgeschalteten Zustand gesteuert. Auf diese Weise lässt sich ein intelligentes, außerordentlich flexibles Power-Management über einen großen Leistungsbereich bereitstellen.Especially can in those applications where a high load current is required, very many or all parallel JFET transistor cells for the Realization of the desired high load current can be used. In contrast, in the case of a lower Load current only a correspondingly predetermined number of JFET transistor cells, just for This load current is sufficient to be used. The remaining, So the unused JFET transistor cells are then in controlled the off state. That way you can a smart, extraordinary flexible power management via a big Provide service area.
In einer sehr vorteilhaften Ausgestaltung der Erfindung weisen die Ausnehmungen einen trichterförmigen Querschnitt auf. Dies ist insbesondere für den Herstellungsprozess, also für die Erzeugung der Kontaktierungen der Seitenwände der Ausnehmungen mit der Drainmetallisierung von besonderem Vorteil, da sich die Drainmetallisierung so auf technologisch einfache Weise sowohl auf den freiliegenden Oberflächen der Innenzone und der rückseitigen Oberfläche des Trägerwafers als auch auf den seitlichen Wänden der Ausnehmungen ablagern lässt. Denkbar wäre aber auch, dass die Ausnehmungen mehr oder weniger senkrechte Seitenwände oder auch abgerundete Seitenwände aufweisen können. In diesen Fällen könnte zum Beispiel zur Kontaktierung auch die gesamte Ausnehmung durch die Drainmetallisierung aufgefüllt werden.In a very advantageous embodiment of the invention, the Recesses a funnel-shaped Cross-section on. This is especially true for the manufacturing process, So for the generation of the contacts of the side walls of the recesses with the Drain metallization of particular advantage, since the drain metallization in a technologically simple way both on the exposed surfaces of the Inner zone and the back surface of the carrier wafer as well as on the side walls the recesses can be deposited. Conceivable but would be Also, that the recesses have more or less vertical side walls or even rounded side walls can have. In these cases could for example, for contacting the entire recess through the drain metallization filled become.
Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigen dabei:The Invention will be described below with reference to the schematic figures The drawings specified embodiments explained in more detail. Show it attended:
In
allen Figuren der Zeichnung sind gleiche und funktionsgleiche Elemente
und Merkmale – sofern
nichts Anderes angegeben ist – mit
den selben Bezugszeichen versehen worden. Es versteht sich von selbst,
dass die Halbleiterstrukturen der
Die
dielektrische Schicht
Der
Trägerwafer
In
dem in
Der
Halbleiterkörper
Im
vorliegenden Ausführungsbeispiel
sind um die Innenzone
Von
der Seite der Oberfläche
Das
Source-Gebiet
Der
Trägerwafer
Ferner
ist eine Drainmetallisierung
Zwischen
dem Trägerwafer
Source-Gebiete
Die
Form der Transistorzelle
Während in
dem Ausführungsbeispiel
in
In
Im
Unterschied zu dem Ausführungsbeispiel in
Im
Unterschied zu dem allgemeinen Ausführungsbeispiel in der
Nachfolgend
wird die Funktionsweise eines erfindungsgemäßen normally-on JFET-Transistors entsprechend
den
Im linearen Bereich
der Transistorkennlinie, d. h. für den
Fall, dass zwischen Gate-Anschluss G und Source-Anschluss S keine
Spannung anliegt, ist der Transistorkanal offen. Bei Anlegen einer
Spannung zwischen Sourceanschluss S und Drainanschluss D fließt der maximale
Drainstrom ID. Dieser Drainstrom ID hängt dann lediglich von der
Höhe der
Spannungsdifferenz zwischen Sourceanschluss S und Drain-Anschluss
D ab. Wird am Gate-Anschluss
G ein gegenüber
dem Source-Anschluss S negatives Potenzial angelegt, dann bildet
sich um die p-dotierte Gate-Elektrode eine Raumladungszone aus,
die den Strom führenden
Kanal
In the linear region of the transistor characteristic, ie in the event that no voltage is applied between the gate terminal G and the source terminal S, the Tran sistorkanal open. When a voltage is applied between the source terminal S and the drain terminal D, the maximum drain current ID flows. This drain current ID then depends only on the magnitude of the voltage difference between the source terminal S and the drain terminal D. If a negative potential with respect to the source terminal S is applied to the gate terminal G, then a space charge zone is formed around the p-doped gate electrode, which channel carries the current
Die
Dotierungskonzentration in der n-dotierten Innenzone
Obgleich die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Although the present invention above based on a preferred embodiment It is not limited to this, but in many ways and modifiable.
So
ist die vorliegende Erfindung nicht auf die konkreten, anhand der
So sei die vorliegende Erfindung auch nicht auf die vorstehenden Materialien für die dielektrischen Schichten, Halbleiterschichten und Schichtfolgen beschränkt, die lediglich der besseren Anschaulichkeit halber angegeben wurden. Vielmehr können hier auch weitere, zusätzliche Schichten verwendet werden bzw. es kann, sofern dies sinnvoll ist, gegebenenfalls auch auf einzelne dielektrische Schichten und Halbleiterstrukturen verzichtet werden.So Also, the present invention is not limited to the above materials for the dielectric layers, semiconductor layers and layer sequences limited, which have been given only for the sake of clarity. Rather, you can here also more, additional Layers can be used or it can, if it makes sense optionally also on individual dielectric layers and semiconductor structures be waived.
In den vorliegenden Ausführungsbeispielen wurden zur lateralen und vertikalen Isolierung STI-Strukturen, Deep-Trench-Strukturen und eine SOI-Schicht verwendet wurden. Es versteht sich von selbst, dass zur lateralen bzw. vertikalen Isolierung auch beliebig andere dielektrische Schichten und Strukturen verwendet werden könnten, wenngleich die Verwendung der STI-Technologie und Deep-Trench-Technologie besonders vorteilhaft ist.In the present embodiments have been for lateral and vertical isolation STI structures, deep trench structures and an SOI layer were used. It goes without saying that to the lateral or vertical insulation and any other dielectric layers and structures could be used, although the use the STI technology and deep trench technology is particularly advantageous.
Ferner wurde in den Ausführungsbeispielen die JFET-Halbleiterstruktur symmetrisch ausgebildet, ohne jedoch die Erfindung dahingehend zu beschränken. Es versteht sich von selbst, dass darüber hinaus auch die Drain-Gebiete und Source-Gebiete und/oder Source-Gebiete und Gate-Gebiete miteinander vertauscht werden können, ohne das von der grundsätzlichen Funktion des JFET-Transistors abgewichen werden würde.Further was in the embodiments the JFET semiconductor structure formed symmetrically, but without the To limit the invention. It goes without saying that, in addition, the drain regions and source regions and / or Source areas and gate areas can be interchanged without that of the fundamental Function of the JFET transistor would be deviated.
Die Metallisierungen zur Kontaktierung des Gategebietes, des Sourcegebietes und des Draingebietes enthalten im vorliegenden Ausführungsbeispiel ein für die Halbleitertechnologie geeignetes Metall (zum Beispiel Aluminium, Kupfer, Gold, Wolfram, etc.) oder eine entsprechende Metalllegierung. Diese Kontaktierungen könnten allerdings selbstverständlich auch als hochdotierte Polysiliziumkontakte ausgebildet sein, was insbesondere in technologischer Hinsicht aufgrund der prozesstechnisch einfachen Herstellbarkeit von Poly silizium und dessen elektrischer und physikalischer Eigenschaften von Vorteil ist.The Metallizations for contacting the gate region, the source region and the drainage area included in the present embodiment one for the semiconductor technology suitable metal (for example, aluminum, Copper, gold, tungsten, etc.) or a corresponding metal alloy. These contacts could but of course also be designed as highly doped polysilicon contacts, what especially in technological terms due to the process technology easy manufacturability of poly silicon and its electrical and physical properties is beneficial.
- 1010
- Halbleiteranordnungen (mit Smart-Power-JFET)Semiconductor devices (with smart power JFET)
- 1111
- Halbleiterkörper, SiliziumwaferSemiconductor body, silicon wafer
- 1212
- Trägerwafercarrier wafer
- 1313
- dielektrische Schicht, SOI-Schichtdielectric Layer, SOI layer
- 1414
- rückseitige Oberflächerear surface
- 14'14 '
- Oberfläche im Bereich der Ausnehmung des TrägerwafersSurface in the area the recess of the carrier wafer
- 1515
- vorderseitige Oberflächefront surface
- 1616
- Innenzoneinner zone
- 17'17 '
- erste Halbleiterbereichefirst Semiconductor regions
- 17''17 ''
- zweite Halbleiterbereichesecond Semiconductor regions
- 1818
- dielektrischer Bereich, tiefer Graben mit Dielektrikumdielectric Area, deep trench with dielectric
- 1919
- Ausnehmung (im Trägerwafer)recess (in the carrier wafer)
- 2020
- rückseitige Oberflächerear surface
- 2121
- vorderseitige Oberflächefront surface
- 2222
- Source-Gebiete, SourcezoneSource regions, source zone
- 2323
- Gate-Gebiete, Gate-ElektrodenzoneGate regions, Gate electrode zone
- 2424
- Sourcemetallisierungsource metallization
- 2525
- Gatemetallisierunggate metallization
- 2626
- Strom führender Kanalelectricity leading channel
- 2727
- Ausnehmung (in der SOI-Schicht)recess (in the SOI layer)
- 2828
- dielektrische Schichtdielectric layer
- 2929
- Transistorzelletransistor cell
- 3030
- dielektrische Gebietedielectric areas
- 3131
- Kontaktlöchervias
- 3232
- Drainmetallisierung, Drainkontaktelektrodedrain metallization, Drain contact electrode
- 3333
- integrierte Schaltungintegrated circuit
- IDID
- Drainstromdrain current
- GG
- Gateanschlussgate terminal
- DD
- Drainanschlussdrain
- D1-D3D1-D3
- Drainanschlüssedrains
- SS
- Sourceanschlusssource terminal
- XX
- vertikale Richtungvertical direction
- YY
- laterale Richtunglateral direction
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510002023 DE102005002023B4 (en) | 2005-01-15 | 2005-01-15 | Semiconductor structure with vertical JFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510002023 DE102005002023B4 (en) | 2005-01-15 | 2005-01-15 | Semiconductor structure with vertical JFET |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005002023A1 true DE102005002023A1 (en) | 2006-09-14 |
DE102005002023B4 DE102005002023B4 (en) | 2007-08-16 |
Family
ID=36914462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510002023 Expired - Fee Related DE102005002023B4 (en) | 2005-01-15 | 2005-01-15 | Semiconductor structure with vertical JFET |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005002023B4 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4205334A (en) * | 1977-07-27 | 1980-05-27 | Nippon Gakki Seizo Kabushiki Kaisha | Integrated semiconductor device |
US4845051A (en) * | 1987-10-29 | 1989-07-04 | Siliconix Incorporated | Buried gate JFET |
DE3850855T2 (en) * | 1987-11-13 | 1994-11-10 | Nissan Motor | Semiconductor device. |
US6084284A (en) * | 1994-11-18 | 2000-07-04 | Adamic, Jr.; Fred W. | Integrated circuit including inverted dielectric isolation |
WO2004053993A1 (en) * | 2002-12-10 | 2004-06-24 | Power Electronics Design Centre | Power integrated circuits |
-
2005
- 2005-01-15 DE DE200510002023 patent/DE102005002023B4/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4205334A (en) * | 1977-07-27 | 1980-05-27 | Nippon Gakki Seizo Kabushiki Kaisha | Integrated semiconductor device |
US4845051A (en) * | 1987-10-29 | 1989-07-04 | Siliconix Incorporated | Buried gate JFET |
DE3850855T2 (en) * | 1987-11-13 | 1994-11-10 | Nissan Motor | Semiconductor device. |
US6084284A (en) * | 1994-11-18 | 2000-07-04 | Adamic, Jr.; Fred W. | Integrated circuit including inverted dielectric isolation |
WO2004053993A1 (en) * | 2002-12-10 | 2004-06-24 | Power Electronics Design Centre | Power integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
DE102005002023B4 (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0833386B1 (en) | Vertical semiconductor device controllable by field effect | |
DE19539541B4 (en) | Lateral trench MISFET and process for its preparation | |
DE10212149B4 (en) | Transistor arrangement with shield electrode outside of an active cell array and reduced gate-drain capacitance | |
DE112013000784B4 (en) | Semiconductor arrangement with active drift zone | |
DE102013107379B4 (en) | Integrated semiconductor device and bridge circuit with the integrated semiconductor device | |
EP1051756B1 (en) | Mos field effect transistor with an auxiliary electrode | |
EP0833392B1 (en) | Field effect controllable vertical semiconductor device | |
DE102004007197B4 (en) | High-pass semiconductor device with low forward voltage | |
EP1175700B1 (en) | Semiconductor component | |
DE102012104503B4 (en) | Semiconductor device and integrated circuit with the semiconductor device | |
DE10038177A1 (en) | Semiconductor switching element with two control electrodes which can be controlled by means of a field effect | |
DE102008063208A1 (en) | Semiconductor device, method for operating a semiconductor device and method for producing a semiconductor device | |
DE102009026835B4 (en) | Semiconductor device having a drift zone and a drift control zone | |
DE102009011349B4 (en) | Semiconductor devices and methods for manufacturing semiconductor chips | |
DE10313712B4 (en) | Lateral field-controllable semiconductor device for RF applications | |
EP1245050B1 (en) | Controllable semiconductor switching element with bidirectional blocking capability | |
DE10106073A1 (en) | SOI device | |
DE102008008931B3 (en) | Device for operating electrical signal of integrated circuit, has component, which has p-doped area with connection and n-doped area with another connection, and another component is provided, which is coupled with former component | |
DE102016110645A1 (en) | SEMICONDUCTOR DEVICE WITH ONE FIRST FIELD PLATE AND A SECOND FIELD PLATE TRANSISTOR | |
DE102015120747A1 (en) | TRANSISTOR COMPONENT WITH INCREASED GATE-DRAIN CAPACITY | |
DE102010020884B4 (en) | Semiconductor device | |
DE102004052153B4 (en) | Vertical power semiconductor device with gate on the back and method of making the same | |
DE19902749C2 (en) | Power transistor arrangement with high dielectric strength | |
DE19638437C2 (en) | Semiconductor component controllable by field effect and method for its production | |
DE102007020249B4 (en) | Semiconductor device, semiconductor sensor structure and apparatus and method for producing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110802 |