DE102004058413B4 - Method for producing a chip-size packing structure - Google Patents

Method for producing a chip-size packing structure Download PDF

Info

Publication number
DE102004058413B4
DE102004058413B4 DE200410058413 DE102004058413A DE102004058413B4 DE 102004058413 B4 DE102004058413 B4 DE 102004058413B4 DE 200410058413 DE200410058413 DE 200410058413 DE 102004058413 A DE102004058413 A DE 102004058413A DE 102004058413 B4 DE102004058413 B4 DE 102004058413B4
Authority
DE
Germany
Prior art keywords
lines
openings
chips
dielectric layer
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410058413
Other languages
German (de)
Other versions
DE102004058413A1 (en
Inventor
Wen Kun Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/973,557 external-priority patent/US7238602B2/en
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Priority to DE102004063994A priority Critical patent/DE102004063994B4/en
Priority claimed from DE102004063994A external-priority patent/DE102004063994B4/en
Publication of DE102004058413A1 publication Critical patent/DE102004058413A1/en
Application granted granted Critical
Publication of DE102004058413B4 publication Critical patent/DE102004058413B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Verfahren zum Herstellen einer chipgroßen Verpackung eines Halbleiterbauelementes mit den Schritten:
– Bereitstellen eines Wafers mit Chips (101) mit Kontaktflächen (102) und ersten Leitungen (103);
– Bilden einer ersten dielektrischen Schicht (104) auf dem Wafer;
– Bemustern der ersten dielektrischen Schicht (104) auf dem Wafer, und Bilden erster Öffnungen (105);
– Trennen des Wafers in vereinzelte Chips (101);
– Aufnehmen der Chips (101) und Ablegen der Chips auf eine Basis (100), so daß ein Raum zwischen den Chips entsteht;
– Füllen einer ersten Materialschicht (106) auf die Basis (100) in den Raum zwischen den Chips (101)
– Bilden einer zweiten dielektrischen Schicht (107) auf der ersten dielektrischen Schicht (104) und auf der ersten Materialschicht (106);
– Bilden von zweiten Öffnungen (108) auf den ersten Leitungen (103), wobei die zweiten Öffnungen (108) gleich zu den ersten Öffnungen (105) sind.A method of manufacturing a chip-sized package of a semiconductor device comprising the steps of:
- Providing a wafer with chips (101) with contact surfaces (102) and first lines (103);
Forming a first dielectric layer (104) on the wafer;
Patterning the first dielectric layer (104) on the wafer, and forming first openings (105);
Separating the wafer into individual chips (101);
- picking up the chips (101) and placing the chips on a base (100) so that a space is created between the chips;
- filling a first material layer (106) on the base (100) in the space between the chips (101)
Forming a second dielectric layer (107) on the first dielectric layer (104) and on the first material layer (106);
- Forming second openings (108) on the first lines (103), wherein the second openings (108) are equal to the first openings (105).

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf eine Packung bzw. ein Gehäuse für Halbleiter, insbesondere eine chipgroße Packung bzw. ein chipgroßes Gehäuse.The This invention relates to a package for semiconductor, especially a chip-sized one Pack or a chip-sized Casing.

Stand der TechnikState of technology

Halbleitertechnologien entwickeln sich sehr schnell, und insbesondere Halbleiterchips tendieren zur Miniaturisierung. Die Anforderungen an die Funktionen der Halbleiterchips tendieren jedoch entgegengesetzt zur Vielseitigkeit. So müssen die Halbleiterchips mehr E/A-Kontaktstellen bzw. -flächen auf einer kleineren Fläche aufweisen, so daß die Dichte der Anschlüsse schnell zunimmt. Dieses führt dazu, daß das Packen bzw. Anordnen der Halbleiterchips schwieriger wird und die Ausbeute abnimmt.Semiconductor technologies develop very fast, and in particular semiconductor chips tend to Miniaturization. The requirements for the functions of the semiconductor chips however, they tend to be contrary to versatility. So must the Semiconductor chips more I / O pads or surfaces on a smaller area have, so that the Density of connections increasing rapidly. This leads that the Packing or arranging the semiconductor chips is difficult and the Yield decreases.

Der Hauptzweck der Packungs- bzw. Gehäusestruktur besteht darin, die Chips vor äußerer Beschädigung zu schützen. Des weiteren muß von den Chips erzeugte Wärme effizient durch die Packungs- bzw. Gehäusestruktur verteilt werden, um den Betrieb der Chips sicherzustellen.Of the The main purpose of the package structure is to the chips from external damage too protect. Furthermore, must from heat generated by the chips be efficiently distributed through the packaging or housing structure, to ensure the operation of the chips.

Die frühere Leadframe-Packungstechnologie ist schon für moderne Halbleiterchips nicht geeignet, weil die Dichte der Anschlüsse zu hoch ist. Es wurde deshalb eine neue Packungstechnologie der BGA („Ball Grid Array"- Kugelgitteranordnung) entwickelt, um die Packungserfordernisse für moderne Halbleiterchips zu erfüllen. Die BGA-Packung hat den Vorteil, daß kugelförmige Anschlüsse einen kürzeren Rasterabstand als die Leadframe-Packung aufweisen und daß es unwahrscheinlich ist, daß die kugelförmigen Anschlüsse beschädigt und verformt werden. Darüber hinaus hat der kürzere Signalübertragungsabstand den Vorteil, daß sich die Betriebsfrequenz erhöht, um die Anforderung einer schnelleren Arbeitsleistung zu erfüllen. Beispielsweise offenbart das US-Patent 5,629,835 eine BGA-Packung bzw. ein BGA-Gehäuse nach Mahulikar et al. Das US-Patent 5,239,198 beschreibt eine andere Packung, bei der die FR4-Substrate mit einem Muster von Leitungszügen hierauf auf einem PCB montiert sind. Das taiwanesische Patent 177,766 offenbart eine WLP vom Fan-out-Typ vom Erfinder der vorliegenden Erfindung (entsprechende DE 102004-033057 A1).The earlier Leadframe packaging technology is not enough for modern semiconductor chips suitable because the density of the connections is too high. It was because of that a new packing technology of the BGA ("Ball Grid Array") Designed to meet the packaging needs of advanced semiconductor chips fulfill. The BGA package has the advantage that spherical connections one shorter Grid spacing than the leadframe pack and that it is unlikely is that the spherical connections are damaged and damaged be deformed. About that In addition, the shorter one has Signal transmission distance the advantage of that increases the operating frequency, to meet the demand for faster job performance. For example For example, U.S. Patent No. 5,629,835 discloses a BGA package Mahulikar et al. U.S. Patent 5,239,198 describes another Pack on which the FR4 substrates with a pattern of cable runs on it mounted on a PCB. Taiwanese Patent 177,766 discloses a Fan-out type WLP by the inventor of the present invention (corresponding U.S. Pat DE 102004-033057 A1).

Die meisten Packungstechnologien unterteilen die Chips auf einem Wafer in jeweilige Chips und packen und testen dann jeden Chip einzeln. Eine andere Packungstechnologie, die als Wafer Niveau-Packung („Wafer Level Package", WLP) bezeichnet wird, kann die Chips auf einem Wafer vor dem Unterteilen der Chips in jeweilige Chips anordnen. Die WLP-Technologie hat einige Vorteile, beispielsweise eine kürzere Produktionszykluszeit, geringere Kosten und die fehlende Notwendigkeit des Unterfüllens oder Formgießens.The Most packaging technologies divide the chips on a wafer into respective chips and then pack and test each chip individually. Another packaging technology, called Wafer Level Packing ("Wafer Level Package ", WLP), the chips can be placed on a wafer before dividing arrange the chips into respective chips. WLP technology has some advantages, such as one shorter Production cycle time, lower costs and the lack of need of underfilling or Form casting.

Wie bereits erwähnt, ist die Größe des Chips sehr klein, und die E/A-Kontaktflächen werden auf einer Oberfläche eines Chips in herkömmlicher Art und Weise gebildet. Deshalb ist die Anzahl von Kontaktflächen begrenzt, und ein zu kurzer Rasterabstand zwischen den Kontaktflächen führt zu dem Problem einer Signalkopplung oder Signalschnittstelle. Infolge des zu kurzen Rasterabstands zwischen den Kontaktflächen führt das Löten auch leicht zur Bildung einer Lötbrücke. Darüber hinaus wird die Größe des Chips allmählich kleiner, und der gepackte IC des Chips weist bei einigen Packungstechnologien (beispielsweise der chipgroßen Packung) keine Standardgröße auf. Testausrüstung, Packungsausrüstung usw. für Chips oder Packungen bestimmter Größen können nicht weiter genutzt werden. Neben der schlechten Leistung der Zwischenverbindung und einem höheren Kontaktwiderstand des Chips führt schlechte thermische Leitung der Basis zur Verminderung oder zum Ausfall von Funktionen des Chips.As already mentioned, the size of the chip is very small, and the I / O pads be on a surface a chip in conventional Fashion made. Therefore, the number of contact surfaces is limited, and too short a pitch between the contact surfaces leads to the Problem of signal coupling or signal interface. As a result of the too short grid spacing between the contact surfaces soldering also leads to easy formation a solder bridge. Furthermore becomes the size of the chip gradually smaller, and the packed IC of the chip points to some packaging technologies (for example, the chip-sized Pack) no standard size. Test equipment, packing equipment etc. for Chips or packs of certain sizes can not be used. In addition to the poor performance of the interconnect and a higher contact resistance of the chip performs bad thermal management of the base to reduce or eliminate Functions of the chip.

In dem Dokument US 2003/0230804 A1 wird ein Verfahren zur Herstellung einer Halbleiterstruktur aus einem Halbleitersubstrat beschrieben, welches eine integrierte Schaltung umfaßt, die mit mehreren Verbindungsanschlüssen verbunden ist. Bei dem bekannten Verfahren werden auf der Halbleiterstruktur mehrere Verteiler-Leitungen gebildet, welche mit den Verbindungsanschlüssen verbunden werden und Verbindungsanschlußabschnitte aufweisen. Anschließend wird auf Oberflächen der Verteiler-Leitungen mit Ausnahme der Verbindungsanschlußabschnitte Kupferoxid aufgetragen. Schließlich wird auf der Halbleiterstruktur eine einhüllende Harzschicht gebildet.In The document US 2003/0230804 A1 discloses a method for the production a semiconductor structure of a semiconductor substrate described, which comprises an integrated circuit connected to a plurality of connection terminals is. In the known method, several are formed on the semiconductor structure Distributor lines formed, which are connected to the connection terminals and connection connection sections exhibit. Subsequently becomes on surfaces the distribution lines except the connection terminal sections Copper oxide applied. After all An enveloping resin layer is formed on the semiconductor structure.

In dem Dokument US 2003/0124767 A1 wird ein Verfahren zur Herstellung einer integrierten Chip-Struktur offenbart. Dazu wird zunächst ein Chip auf einem Keramiksubstrat befestigt und auf dem Chip und dem Keramiksubstrat wird eine Dünnschicht-Schaltung gebildet. Hierzu wird zunächst eine erste dielektrische Schicht auf der Oberfläche des Keramiksubstrats und einer aktiven Oberfläche des Chips aufgetragen. Auf dieser ersten dielektrischen Schicht wird anschließend eine erste Verdrahtungsschicht gebildet, welche durch die dielektrische Schicht hindurch mit Metallanschlüssen der Chips elektrisch verbunden wird.In The document US 2003/0124767 A1 discloses a method for the production an integrated chip structure disclosed. This is first a Chip mounted on a ceramic substrate and on the chip and the Ceramic substrate becomes a thin-film circuit educated. For this purpose, a first first dielectric layer on the surface of the ceramic substrate and an active surface of the Applied chips. On this first dielectric layer is subsequently a first wiring layer formed through the dielectric layer through with metal connections the chips is electrically connected.

In dem Dokument US 6,486,005 B1 wird ein Verfahren zur Herstellung einer Halbleiterstruktur beschrieben, bei dem ein Wafer mit Verbindungsanschlüssen versehen und in Chips zerlegt wird. Auf den Chips werden anschließend zwei Pufferschichten gebildet, wobei die Verbindungsanschlüsse freigelegt sind. Auf der zweiten Pufferschicht werden dann Leitungen gebildet, welche mit den freigelegten Verbindungsanschlüssen verbunden sind. Hierauf wird anschließend eine Lötmaske gebildet, welche jeweils einen Abschnitt der Leitungen frei läßt, so daß dort Lotkugeln entstehen können.In the document US 6,486,005 B1 For example, a method of manufacturing a semiconductor structure is described in which a wafer is provided with connection terminals and broken down into chips. On the chips are then two Pufferschich formed, wherein the connection terminals are exposed. On the second buffer layer lines are then formed, which are connected to the exposed connection terminals. Subsequently, a solder mask is formed, which leaves a portion of the lines free, so that there solder balls can arise.

In dem Dokument DE 102 34 951 A1 wird ein Verfahren zur Herstellung von Halbleiterschaltungsmodulen offenbart, bei dem auf ein Transfersubstrat eine strukturierte Verbindungsschicht aufgetragen wird, auf welcher Schaltungseinrichtungen mit Kontaktflächen aufgebracht werden. Danach werden die Schaltungseinrichtungen mittels eines Füllstoffes miteinander verbunden und das Transfersubstrat wird entfernt. Schließlich werden elektrische Verbindungseinrichtungen aufgebracht, um die Kontaktflächen der Schaltungseinrichtungen miteinander zu verbinden.In the document DE 102 34 951 A1 discloses a method for the production of semiconductor circuit modules, in which a structured connection layer is applied to a transfer substrate, on which circuit devices with contact surfaces are applied. Thereafter, the circuit means are connected together by means of a filler and the transfer substrate is removed. Finally, electrical connectors are applied to interconnect the pads of the circuitry.

Bei einem in dem Dokument EP 1 152 464 A2 beschriebenen Verfahren zur Herstellung eines Halbleiterchips wird ein Substrat mit einem haftenden Film versehen. Anschließend werden Halbleiterchips auf dem haftenden Film angeordnet und mit einer Isolierschicht beschichtet. Die Isolierschicht wird dann bis zu einer Dicke der Halbleiterchips abgetragen. Schließlich wird der haftende Film entfernt und die Halbleiterchips werden in einzelne Komponenten geschnitten.At one in the document EP 1 152 464 A2 described method for producing a semiconductor chip, a substrate is provided with an adhesive film. Subsequently, semiconductor chips are placed on the adhesive film and coated with an insulating layer. The insulating layer is then removed to a thickness of the semiconductor chips. Finally, the adhesive film is removed and the semiconductor chips are cut into individual components.

In dem Dokument US 6,489,185 B1 wird ein Verfahren zur Herstellung eines Mikroelektronikmoduls beschrieben, bei dem die aktive Oberfläche eines Mikroelektronik-Chips mit einem haftenden Material verbunden wird, welches auf einem Schutzfilm angeordnet ist. Der Mikroelektronik-Chip wird anschließend mittels eines Einkapselungsmaterials eingekapselt.In the document US Pat. No. 6,489,185 B1 describes a method for producing a microelectronic module, in which the active surface of a microelectronic chip is connected to an adhesive material, which is arranged on a protective film. The microelectronic chip is then encapsulated by means of an encapsulating material.

Die ErfindungThe invention

Ausgehend von den obigen Problemen des Standes der Technik ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer chipgroßen Packungsstruktur anzugeben.outgoing It is the object of the above problems of the prior art of the invention, a method for producing a chip-size package structure specify.

Des weiteren soll der Kontaktwiderstand der chipgroßen Packungsstruktur vermindert werden.Of Furthermore, the contact resistance of the chip-size packing structure should be reduced become.

Darüber hinaus sollen die Kosten der Packungsstruktur vermindert werden.Furthermore The costs of the packing structure should be reduced.

Auch die Ausbeute und die Zuverlässigkeit der Packungsstruktur sollen erhöht werden.Also the yield and the reliability of Pack structure should be increased become.

Des weiteren soll mit Hilfe der Erfindung eine Packungsstruktur mit einer superdünnen Packungsdicke (weniger als 400 μm) geschaffen werden können.Of Another is to use the invention, a packing structure with a super thin Packing thickness (less than 400 μm) can be created.

Die Erfindung liefert einen Prozeß für eine chipgroße Packung. Zuerst wird eine erste Leitungsschicht auf einem verarbeiteten Siliziumwafer mit mehreren Chips mit Kontaktflächen gebildet. Eine erste Fotolackschicht wird auf der ersten Kontaktleitungsschicht gebildet. Dann wird die erste Fotolackschicht auf der ersten Kontaktleitungsschicht gemustert. Zum Bilden erster leitender Leitungen wird die erste Kontaktleitungsschicht geätzt, um die Kontaktflächen zu bedecken. Die verbleibende erste Fotolackschicht wird entfernt. Danach wird auf den ersten leitenden Leitungen und dem verarbeiteten Siliziumwafer eine erste dielektrische Schicht gebildet. Die erste dielektrische Schicht wird mittels Licht/Ätzen gemustert, um erste Öffnungen auf den ersten leitenden Leitungen zu bilden. Danach wird der verarbeitete Siliziumwafer in Chips geteilt, um die mehreren Chips zu trennen. Die guten Chips werden aus den mehreren Chips herausgenommen und an einer Basis haftend angebracht. Die guten Chips und die Basis werden gehärtet. Dann wird eine erste Materialschicht auf der Basis gebildet, um einen Raum zwischen den mehreren Chips auf der Basis zu füllen. Die erste Materialschicht wird gehärtet. Eine zweite dielektrische Schicht wird auf der ersten Materialschicht gebildet, um die ersten Öffnungen in den ersten leitenden Leitungen zu füllen. Ein Teilbereich der zweiten dielektrischen Schicht wird entfernt, um zweite Öffnungen auf den ersten leitenden Leitungen zu bilden, wobei die zweiten Öffnungen im wesentlichen gleich zu den ersten Öffnungen sind. Eine zweite Kontaktleitungsschicht wird auf der zweiten dielektrischen Schicht gebildet, um die zweiten Öffnungen auf den ersten leitenden Leitungen zu füllen. Eine zweite Fotolackschicht wird gebildet, um zweite leitende Leitungen zu bilden, die mit den ersten leitenden Leitungen verbunden sind. Eine zweite Materialschicht wird auf den zweiten leitenden Leitungen und der zweiten dielektrischen Schicht gebildet. Eine zweite Fotolackschicht wird entfernt, um zweite leitende Leitungen zu bilden. Dann wird die zweite Materialschicht mittels Licht/Ätzen gemustert, um dritte Öffnungen auf den zweiten leitenden Leitungen zu bilden. Danach werden Lötkugeln auf die dritten Öffnungen gelötet. Schließlich wird die Basis geschnitten, um einzelne chipgroße Packungen bzw. Gehäuse zu bilden.The The invention provides a process for a chip-sized package. First, a first conductive layer is formed on a processed silicon wafer with several chips with contact surfaces educated. A first photoresist layer is formed on the first contact line layer educated. Then, the first photoresist layer on the first contact line layer patterned. To form first conductive lines, the first becomes Etched contact conductor layer, around the contact surfaces to cover. The remaining first photoresist layer is removed. After that, on the first conductive wires and the processed Silicon wafer formed a first dielectric layer. The first Dielectric layer is patterned by means of light / etching to form first openings to form on the first conductive lines. After that, the processed Silicon wafers divided into chips to separate the multiple chips. The good chips are taken out of the several chips and adhered to a base. The good chips and the base are hardened. Then, a first layer of material is formed on the base to to fill a space between the several chips on the base. The first material layer is cured. A second dielectric layer is deposited on the first material layer formed around the first openings to fill in the first conductive lines. A section of the second dielectric layer is removed to second openings on the first conductive Forming lines, wherein the second openings are substantially equal to the first openings are. A second contact line layer is on the second dielectric Layer formed to the second openings on the first conductive Fill lines. A second photoresist layer is formed to second conductive lines form, which are connected to the first conductive lines. A second layer of material is deposited on the second conductive lines and the second dielectric layer. A second photoresist layer is removed to form second conductive lines. Then it will be patterned the second layer of material by means of light / etching to third openings to form on the second conductive lines. After that are solder balls on the third openings soldered. After all The base is cut to form individual chip-size packages or packages.

Das erfindungsgemäße Verfahren dient zur Herstellung einer chipgroßen Packungs- bzw. Gehäusestruktur. Die Packungsstruktur umfaßt eine Basis, einen Chip, erste leitende Leitungen, eine erste dielektrische Schicht, eine erste Materialschicht, eine zweite dielektrische Schicht, zweite leitende Leitun gen, eine zweite Materialschicht und Lötkugeln. Der Chip mit Kontaktflächen haftet an der Basis. Die ersten leitenden Leitungen sind auf dem Chip gebildet, um die Kontaktflächen zu bedecken. Eine erste dielektrische Schicht ist auf dem Chip und den ersten leitenden Leitungen gebildet, und die erste dielektrische Schicht weist erste Öffnungen auf den ersten leitenden Leitungen auf. Eine erste Materialschicht ist auf der Basis gebildet und in einen Raum gefüllt, mit Ausnahme der Basis. Eine zweite dielektrische Schicht ist auf der ersten dielektrischen Schicht und der ersten Materialschicht gebildet, und die zweite dielektrische Schicht weist zweite Öffnungen auf den ersten leitenden Leitungen auf, wobei die zweiten Öffnungen im wesentlichen gleich zu den ersten Öffnungen sind. Die zweiten leitenden Leitungen sind auf den ersten Öffnungen gebildet, und die zweiten Öffnungen sind elektrisch mit den ersten leitenden Leitungen jeweils verbunden. Eine zweite Materialschicht ist auf den zweiten leitenden Leitungen und der zweiten dielektrischen Schicht gebildet, und die zweite Materialschicht weist dritte Öffnungen auf den zweiten leitenden Leitungen auf. Die Lötkugeln sind auf die dritten Öffnungen gelötet und jeweils an die zweiten leitenden Leitungen elektrisch gekoppelt. Die erste dielektrische Schicht und die erste Materialschicht sind im wesentlichen auf dem selben Niveau.The method according to the invention serves to produce a chip-size packing or housing structure. The package structure includes a base, a chip, first conductive lines, a first dielectric layer, a first material layer, a second dielectric layer, second conductive lines, a second material layer, and solder balls. The chip with contact surfaces adheres to the base. The first conductive lines are formed on the chip to cover the contact surfaces. A first the The dielectric layer is formed on the chip and the first conductive lines, and the first dielectric layer has first openings on the first conductive lines. A first layer of material is formed on the base and filled in a space, except for the base. A second dielectric layer is formed on the first dielectric layer and the first material layer, and the second dielectric layer has second openings on the first conductive lines, the second openings being substantially equal to the first openings. The second conductive lines are formed on the first openings, and the second openings are electrically connected to the first conductive lines, respectively. A second layer of material is formed on the second conductive lines and the second dielectric layer, and the second layer of material has third openings on the second conductive lines. The solder balls are soldered to the third openings and electrically coupled to the second conductive lines, respectively. The first dielectric layer and the first material layer are substantially at the same level.

Zeichnungdrawing

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf Figuren der Zeichnung näher erläutert. Hierbei zeigen:The Invention will be described below with reference to exemplary embodiments with reference on figures of the drawing closer explained. Hereby show:

1 eine schematische Darstellung der Nutzung von Aufnehmen und Ablegen zum Ersetzen bzw. Umsetzen von Standardchips auf einer neuen Basis gemäß der Erfindung; 1 a schematic representation of the use of picking and dropping to replace standard chips on a new basis according to the invention;

2 eine schematische Seitenansicht des Aufnehmens und des Anhaftens der guten Chips aus den mehreren Chips an der Basis gemäß der Erfindung; 2 a schematic side view of receiving and adhering the good chips from the plurality of chips on the base according to the invention;

3 eine schematische Seitenansicht des erfindungsgemäßen Bildens einer ersten Materialschicht auf der Basis zum Füllen eines Raumes zwischen mehreren Chips auf der Basis; 3 a schematic side view of the invention on the basis of forming a first material layer for filling a space between a plurality of chips on the base;

4 eine schematische Seitenansicht des erfindungsgemäßen Entfernens eines Teilbereiches der zweiten dielektrischen Schicht zum Bilden zweiter Öffnungen auf den ersten leitenden Leitungen; 4 a schematic side view of the removal according to the invention of a portion of the second dielectric layer for forming second openings on the first conductive lines;

5 eine schematische Seitenansicht eines erfindungsgemäßen Bildens zweiter leitender Leitungen, die mit den ersten leitenden Leitungen jeweils verbunden sind; 5 a schematic side view of an inventive forming second conductive lines, which are connected to the first conductive lines respectively;

6 eine schematische Seitenansicht eines erfindungsgemäßen Bildens einer zweiten Materialschicht mit dritten Öffnungen auf den zweiten leitenden Leitungen; und 6 a schematic side view of an inventive forming a second material layer having third openings on the second conductive lines; and

7 eine schematische Seitenansicht eines erfindungsgemäßen Bildens von Lötkugeln auf den dritten Öffnungen. 7 a schematic side view of an inventive forming of solder balls on the third openings.

Beschreibung von AusführungsbeispielenDescription of exemplary embodiments

Im folgenden werden Ausführungsbeispiele der Erfindung im Detail beschrieben. Es wird darauf hingewiesen, daß die Erfindung neben den explizit beschriebenen Ausführungsformen in einem großen Bereich praktiziert werden kann und daß der Bereich der Erfindung ausdrücklich nur durch die Ansprüche definiert wird.in the Following are embodiments of Invention described in detail. It should be noted that the invention in addition to the explicitly described embodiments in a wide range can be practiced and that the Area of the invention expressly only defined by the claims becomes.

Die Komponenten der unterschiedlichen Elemente sind nicht maßstabsgerecht dargestellt. Einige Abmessungen der in Beziehung stehenden Komponenten sind vergrößert und bedeutunglose Abschnitte sind nicht dargestellt, um eine klarere Beschreibung und ein Verständnis der Erfindung zu liefern.The Components of the different elements are not to scale shown. Some dimensions of the related components are enlarged and meaningless sections are not shown to be a clearer one Description and understanding to provide the invention.

Die Erfindung umfaßt einen Schritt zum Aufnehmen und zum Ablegen von Standardchips auf einer zusätzlichen Basis zum Erhalten eines geeigneten und weiteren Abstands zwischen den Chips im Vergleich zu dem ursprünglichen Abstand zwischen den Chips auf einem Wafer. Deshalb weist die Packungsstruktur eine größere Größe einer Kugelanordnung als die Größe des Chips auf, um das Problem des kurzen Rasterabstands zwischen Kugeln zu vermeiden. Das Verfahren umfaßt einen Schritt zum Aufnehmen und zum Ablegen von guten Standardchips auf einer Basis, um einen geeigneten und größeren Abstand zwischen den Chips als der ursprüngliche Abstand zwischen den Chips auf einem Wafer zu erhalten. Das Verfahren für die chipgroße Packung umfaßt die Schritte des Trennens von Chips auf einem Wafer, des Aufnehmens und des Ablegens der Chips auf einer Basis und des Füllens einer ersten Materialschicht auf die Basis in einen Raum zwischen den Chips auf der Basis. Eine dielektrische Schicht mit ersten Öffnungen wird gemustert, um einen Abschnitt einer leitenden Leitung des Chips freizulegen. Ein leitendes Material wird in die ersten Öffnungen und auf die dielektrische Schicht gefüllt. Danach wird eine zweite Materialschicht gebildet, so daß zweite Öffnungen entstehen, die das leitende Material freilegen, und dann werden Lötkugeln auf die zweiten Öffnungen gelötet.The Invention a step for picking up and dropping standard chips an additional one Basis for obtaining a suitable and further distance between the chips compared to the original distance between the Chips on a wafer. Therefore, the packing structure has a larger size Sphere arrangement as the size of the chip to address the problem of short pitch between balls avoid. The method comprises a step to picking up and dropping good standard chips on a base to make a suitable and larger distance between the Chips as the original one Distance between chips on a wafer. The procedure for the chip-sized pack comprises the steps of cutting chips on a wafer, picking them up and depositing the chips on a base and filling one first layer of material on the base in a space between the Chips on the base. A dielectric layer with first openings is patterned to a portion of a conductive line of the chip expose. A conductive material gets into the first openings and filled on the dielectric layer. After that, a second Material layer formed so that second openings arise, which will expose the conductive material, and then become solder balls on the second openings soldered.

Das detaillierte erfindungsgemäße Verfahren wird unten beschrieben.The Detailed method according to the invention described below.

Ein verarbeiteter Siliziumwafer mit Chips wird auf eine Basis gelegt, und dann wird die Dicke des verarbeiteten Siliziumwafers mittels rückseitigem Läppen vermindert, um einen Dickebereich von 50–300 μm auszubilden. Der verarbeitete Siliziumwafer mit der vorgenannten Dicke kann leicht gesägt werden, um die Chips auf dem Wafer in jeweilige Chips zu teilen. Der Schritt des rückseitigen Läppens kann weggelassen werden, wenn der verarbeitete Siliziumwafer nicht hart ist, um ihn ohne rückseitiges Läppen zu sägen. Eine dielektrische Schicht (Schutzschicht) wird optional auf dem verarbeiteten Siliziumwafer vor dem Sägen gebildet, um die Chips vor Beschädigungen zu schützen.A processed silicon wafer with chips is placed on a base and then the thickness of the processed silicon wafer is reduced by backside lapping to form a thickness range of 50-300 μm. The processed silicon Wafers of the aforementioned thickness can be easily sawed to divide the chips on the wafer into respective chips. The step of back lapping may be omitted if the processed silicon wafer is not hard to saw without back lapping. A dielectric layer (protective layer) is optionally formed on the processed silicon wafer prior to sawing to protect the chips from damage.

Jeder einzelne und geteilte Chip 110a auf einem Wafer wird getestet, und anschließend bilden die guten Standardchips mittels Auswählen die getesteten Chips auf dem Wafer. Die guten Standardchips 110a werden aufgenommen, auf eine zusätzliche Basis 100 mit einem größeren Abstand zwischen benachbarten Chips verlagert und haften an der Basis 100 mittels eines UV-härtbaren und/oder eines wärmehärtbaren Haftmittels mit guter thermischer Leitfähigkeit (nicht dargestellt), wie dies 1 zeigt. Das Haftmittel beschichtet die Basis 100. Wenn die Chips 110a auf dem Haftmittel angeordnet werden, wird das Haftmittel mittels UV-Licht oder thermisch ausgehärtet. Der Abstand zwischen benachbarten Chips auf der Basis 100 wird größer ausgebildet, um genügend Raum für eine Fan-out-Kugelanordnung in späteren Schrit ten zu schaffen. Folglich kann mittels der Erfindung ein idealer oder optimierter Kugelrasterabstand aufrechterhalten werden, um Probleme der Signalkopplung und der Signalinterferenz zu vermeiden, und die Anzahl der E/A-Anschlüsse (Kugeln) kann erhöht werden, auch wenn die Größe der Chips kleiner wird. Das Material für die Basis 100 kann Glas, Silizium, Keramik, Kristallmaterialien, Metall oder dergleichen sein, und sogar eine runde oder rechteckige Form kann vorgesehen sein. Bei der Erfindung ist die Anzahl von Chips nicht begrenzt. Mehr als drei Chips können bei der Erfindung in die selbe Packungs- bzw. Gehäusestruktur gepackt sein. Das Haftmaterial ist bei der Erfindung vorzugsweise ein thermisch gut leitendes Material, so daß die Probleme (beispielsweise Spannung) vermieden sind, die sich aufgrund der Temperaturdifferenz zwischen den Chips 110a und der Basis 100 ergeben.Every single and shared chip 110a on a wafer is tested, and then the good standard chips form the tested chips on the wafer by selecting. The good standard chips 110a are added on an additional basis 100 with a greater distance between adjacent chips shifted and adhere to the base 100 by means of a UV-curable and / or a thermosetting adhesive with good thermal conductivity (not shown), as this 1 shows. The adhesive coats the base 100 , If the chips 110a are placed on the adhesive, the adhesive is cured by means of UV light or thermally. The distance between adjacent chips on the base 100 is made larger to provide enough space for a fan-out ball assembly in later stages. Consequently, by means of the invention, an ideal or optimized spherical spacing can be maintained to avoid signal coupling and signal interference problems, and the number of I / O terminals (balls) can be increased even as the size of the chips becomes smaller. The material for the base 100 may be glass, silicon, ceramics, crystal materials, metal or the like, and even a round or rectangular shape may be provided. In the invention, the number of chips is not limited. More than three chips in the invention may be packaged in the same package structure. The adhesive material in the invention is preferably a thermally highly conductive material so as to avoid the problems (eg, stress) due to the temperature difference between the chips 110a and the base 100 result.

Die Erläuterung und die entsprechende Figur unten beziehen sich auf einen einzelnen Chip, um zu vereinfachen und eine klarere kompakte Beschreibung der Erfindung zu liefern.The explanation and the corresponding figure below relate to a single Chip to simplify and a clearer compact description to provide the invention.

Vor dem Erreichen des Ergebnisses nach 2 kann ein Plasmaätzen (RIE) optional genutzt werden, um die Oberfläche des verarbeiteten Wafers zu reinigen, um sicher zu gehen, daß keine Restmaterialien auf dem Wafer sind. Danach wird auf dem Wafer eine erste Kontaktleitungsschicht 103 gebildet, wobei hierin Kontaktflächen 102 gebildet werden. Auf der ersten Kontaktleitungsschicht 103 wird eine erste Fotolackschicht gebildet. Die erste Kontaktleitungsschicht kann mittels eines physikalischen Verfahrens, eines chemischen Verfahrens oder einer Kombination hiervon gebildet werden, beispielsweise: CVD, PVD, Sputtern oder Galvanisieren. Die erste Kontaktleitungsschicht 103 umfaßt A1 oder Ti, Cu oder die Kombination hiervon. Die Dicke der ersten Kontaktleitungsschicht 103 beträgt vorzugsweise 1–2 μm. Dann wird die erste Fotolackschicht (nicht dargestellt) auf der ersten Kontaktleitungsschicht 103 gemustert. Die erste Kontaktleitungsschicht 103 wird geätzt, um erste leitende Leitungen zum Bedecken der Kontaktflächen 102 zu bilden. Die verbleibende erste Fotolackschicht wird entfernt. Dann wird auf den ersten leitenden Leitungen 103 und dem Chip 101 eine erste dielektrische Schicht 104 gebildet. Die erste dielektrische Schicht 104 umfaßt BCB, SINR und die Kombination hiervon. Die Dicke der ersten dielektrischen Schicht 104 beträgt vorzugsweise etwa 2 μm bis etwa 5 μm. Die erste dielektrische Schicht 104 wird belichtet/geätzt, um erste Öffnungen auf den ersten leitenden Leitungen zu bilden. Nach dem Bilden der ersten leitenden Leitungen und der ersten dielektrischen Schicht werden die guten Chips und der Wafer gehärtet. Das rückseitige Läppen des Wafers kann optional genutzt werden, um vor dem Schritt zum Trennen der Chips eine vorbestimmte Dicke von etwa 50–300 μm zu erreichen. Gemäß 1 wird der gute Chip aufgenommen und in 1 auf der Basis 100 angeordnet. Nachdem die vorgenannten Schritte ausgeführt wurden, ergibt sich das Ergebnis nach 2.Before reaching the result after 2 For example, plasma etching (RIE) may optionally be used to clean the surface of the processed wafer to ensure there are no residual materials on the wafer. Thereafter, a first contact line layer is formed on the wafer 103 formed, wherein herein contact surfaces 102 be formed. On the first contact line layer 103 a first photoresist layer is formed. The first contact line layer may be formed by a physical process, a chemical process or a combination thereof, for example: CVD, PVD, sputtering or electroplating. The first contact line layer 103 includes Al or Ti, Cu or the combination thereof. The thickness of the first contact line layer 103 is preferably 1-2 microns. Then, the first photoresist layer (not shown) on the first contact line layer 103 patterned. The first contact line layer 103 is etched to first conductive lines to cover the contact surfaces 102 to build. The remaining first photoresist layer is removed. Then on the first conductive wires 103 and the chip 101 a first dielectric layer 104 educated. The first dielectric layer 104 includes BCB, SINR and the combination thereof. The thickness of the first dielectric layer 104 is preferably about 2 microns to about 5 microns. The first dielectric layer 104 is exposed / etched to form first openings on the first conductive lines. After forming the first conductive lines and the first dielectric layer, the good chips and the wafer are cured. The backside lapping of the wafer may optionally be used to achieve a predetermined thickness of about 50-300 μm prior to the step of separating the chips. According to 1 the good chip is picked up and in 1 on the base 100 arranged. After the above steps have been carried out, the result is as follows 2 ,

2 ist eine schematische Seitenansicht des erfindungsgemäßen Aufnehmens und Anklebens/Anhaftens der guten Chips 101 aus den mehreren Chips auf/an einer Basis 100. Wie bereits erwähnt, werden die ersten leitenden Leitungen 103 auf dem Chip 101 gebildet, um die Kontaktflächen 102 zu bedecken. Auf dem Chip 101 und den ersten leitenden Leitungen 103 wird eine erste dielektrische Schicht 104 gebildet, und die erste dielektrische Schicht 104 umfaßt erste Öffnungen 105 auf den ersten leitenden Leitungen 103. Der Chip 101 mit den Kontaktflächen 102 wird auf die Basis 100 mittels eines UV-härtbaren und/oder eines wärmehärtbaren Haftmittels 101a mit guter thermischer Leitfähigkeit geklebt. Die erste dielektrische Schicht 104 mit den ersten Öffnungen 105 wird auf den ersten leitenden Leitungen 103 und dem verarbeiteten Siliziumwafer mittels eines photolithographischen Bearbeiten der ersten dielektrischen Schicht gebildet. Der gute Chip 101 wird mittels Sägen des verarbeiteten Siliziumwafers gebildet. Die guten Chips 101 werden auf die Basis 100 geklebt. Die guten Chips 101 und die Basis 100 werden dann gehärtet. Die Basis 100 weist Metall oder Glas auf, wobei das Metall Fe, Co, Ni und eine Kombination hiervon umfaßt, beispielsweise den kommerziellen Namen Legierung 42, und wobei die Dicke der Legierung vorzugsweise etwa 200–300 μm beträgt. Wenn Glas genutzt wird, beträgt die Dicke des Glases vorzugsweise etwa 200–400 μm. 2 is a schematic side view of the recording and sticking / adhering the good chips according to the invention 101 from the multiple chips on / at a base 100 , As already mentioned, the first conductive wires 103 on the chip 101 formed around the contact surfaces 102 to cover. On the chip 101 and the first conductive lines 103 becomes a first dielectric layer 104 formed, and the first dielectric layer 104 includes first openings 105 on the first conductive lines 103 , The chip 101 with the contact surfaces 102 gets on the base 100 by means of a UV-curable and / or a thermosetting adhesive 101 glued with good thermal conductivity. The first dielectric layer 104 with the first openings 105 gets on the first conductive wires 103 and the processed silicon wafer are formed by photolithographic processing of the first dielectric layer. The good chip 101 is formed by sawing the processed silicon wafer. The good chips 101 be on the base 100 glued. The good chips 101 and the base 100 are then cured. The base 100 comprises metal or glass, which metal comprises Fe, Co, Ni and a combination thereof, for example the commercial name Alloy 42, and wherein the thickness of the alloy is preferably about 200-300 μm. When glass is used, the thickness of the glass is preferably about 200-400 μm.

3 ist eine schematische Seitenansicht des erfindungsgemäßen Bildens einer ersten Materialschicht auf der Basis 100 zum Füllen eines Raumes zwischen den mehreren Chips 101 auf der Basis 100. Die erste Materialschicht 106 wird auf der Basis 100 gebildet, um einen Raum (Schnittlinie) zwischen den mehreren Chips 101 zu füllen, und die Oberfläche der ersten Materialschicht 106 und die Oberfläche der ersten dielektrischen Schicht 104 sind im wesentli chen auf gleicher Höhe. Das Material der ersten Materialschicht 106 kann ein UV-härtbares oder thermisch härtbares Material sein. Danach wird die erste Materialschicht 106 mittels UV oder thermisch gehärtet. Die erste Materialschicht 106 kann mittels eines Schablonen-Vakuumdruckverfahrens oder eines photolithographischen Verfahrens hergestellt werden. Die erste Materialschicht 106 dient als eine Pufferschicht zum Vermindern einer Spannung infolge der Temperatur oder dergleichen. Die erste Materialschicht 106 kann ein UV-härtbares und/oder wärmehärtbares Material sein, beispielsweise Siliziumgummi, Epoxy, Harz, SINR, PI oder BCB gebildet mittels eines Vakuumdruckverfahrens und/oder eines photolithographischen Verfahrens, usw. Die Dicke der ersten Materialschicht ist die gleiche wie die Dicke der Chips. 3 is a schematic side view of the invention forming a first material layer on the base 100 to fill a space between the multiple chips 101 on the base 100 , The first material layer 106 is based on 100 formed to a space (cut line) between the multiple chips 101 to fill, and the surface of the first layer of material 106 and the surface of the first dielectric layer 104 are essentially at the same level. The material of the first material layer 106 may be a UV curable or thermally curable material. Thereafter, the first material layer 106 cured by UV or thermal. The first material layer 106 can be prepared by a stencil vacuum printing method or a photolithographic method. The first material layer 106 serves as a buffer layer for reducing a voltage due to the temperature or the like. The first material layer 106 may be a UV-curable and / or thermosetting material, for example, silicon rubber, epoxy, resin, SINR, PI or BCB formed by a vacuum printing method and / or a photolithographic process, etc. The thickness of the first material layer is the same as the thickness of the chips ,

Gemäß 4 wird eine zweite dielektrische Schicht 107 auf der ersten Materialschicht 106 gebildet, um die ersten Öffnungen 105 auf den ersten leitenden Leitungen 103 zu füllen. Danach wird ein Teilbereich der zweiten dielektrischen Schicht 107 entfernt, um hierin zweite Öffnungen 108 auf den ersten leitenden Leitungen 103 zu bilden, wobei die zweiten Öffnungen 108 im wesentlichen gleich zu den ersten Öffnungen 105 sind. Die zweite dielektrische Schicht ist vorzugsweise aus SINR, BCB, Siliziumgummi gebildet mittels eines Druck- oder eines Beschichtungsverfahrens, und die Dicke der zweiten dielektrischen Schicht beträgt vorzugsweise etwa 2 μm bis etwa 8 μm. Der Schritt zum Entfernen eines Teilbereichs der zweiten dielektrischen Schicht wird mittels eines Laserschneidverfahrens oder eines photolithographischen Verfahrens ausgeführt. Dann kann Plasmaätzen (RIE) optional genutzt werden, um die Oberfläche der ersten leitenden Leitungen 103 nach dem Schritt des Entfernens eines Teilbereichs der zweiten Isolationsschicht 107 durch die Öffnungen 108 zu reinigen, um sicherzustellen, daß auf den ersten leitenden Leitungen 103 keine Restmaterialien verbleiben. Nachfolgend kann ein chemisches Cu-Galvanisieren oder Ti/Cu-Sputtern optional genutzt werden, um eine dünne Metallschicht (nicht dargestellt) auf der Oberfläche der ersten leitenden Leitungen 103 zu bilden.According to 4 becomes a second dielectric layer 107 on the first material layer 106 formed around the first openings 105 on the first conductive lines 103 to fill. Thereafter, a portion of the second dielectric layer becomes 107 removed to have second openings therein 108 on the first conductive lines 103 to form, with the second openings 108 substantially equal to the first openings 105 are. The second dielectric layer is preferably formed of SINR, BCB, silicon rubber by means of a pressure or a coating method, and the thickness of the second dielectric layer is preferably about 2 μm to about 8 μm. The step of removing a portion of the second dielectric layer is performed by a laser cutting method or a photolithographic method. Then plasma etching (RIE) can optionally be used to cover the surface of the first conductive lines 103 after the step of removing a portion of the second insulating layer 107 through the openings 108 to clean, to ensure that on the first conductive lines 103 no residual materials remain. Subsequently, chemical Cu plating or Ti / Cu sputtering may optionally be used to form a thin metal layer (not shown) on the surface of the first conductive lines 103 to build.

Dann wird auf der zweiten dielektrischen Schicht 107 und den ersten leitenden Leitungen 103 eine zweite Fotolackschicht (nicht dargestellt) gebildet. Die zweite Fotolackschicht wird auf der dünnen Metallschicht (nicht dargestellt) gemustert. Auf der zweiten dielektrischen Schicht 107 wird eine zweite Kontaktleitungsschicht gebildet, um die zweiten Öffnungen 108 auf den ersten leitenden Leitungen 103 zu füllen. Die zweite Kontaktleitungsschicht 109 kann mittels Galvanisieren gebildet werden. Die zweite Kontaktleitungsschicht 109 umfaßt Ni, Cu, Au und/oder die Kombination hiervon. Die Dicke der zweiten Kontaktleitungsschicht 109 beträgt vorzugsweise etwa 12 μm bis etwa 18 μm. Danach wird die zweite Fotolackschicht entfernt, um zweite leitende Leitungen 109 zu bilden, die mit den ersten leitenden Leitungen 103 verbunden sind, wie dies 5 zeigt.Then, on the second dielectric layer 107 and the first conductive lines 103 a second photoresist layer (not shown) is formed. The second photoresist layer is patterned on the thin metal layer (not shown). On the second dielectric layer 107 a second contact line layer is formed around the second openings 108 on the first conductive lines 103 to fill. The second contact line layer 109 can be formed by galvanizing. The second contact line layer 109 includes Ni, Cu, Au and / or the combination thereof. The thickness of the second contact line layer 109 is preferably about 12 microns to about 18 microns. Thereafter, the second photoresist layer is removed to second conductive lines 109 to form with the first conductive wires 103 are connected, like this 5 shows.

Gemäß 6 wird auf den zweiten leitenden Leitungen 109 und der zweiten dielektrischen Schicht 107 eine zweite Materialschicht gebildet. Die zweite Materialschicht 110 wird mittels eines Druck- oder eines Beschichtungsverfahrens gebildet. Die zweite Materialschicht 110 umfaßt ein Material mit dem Handelsnamen Solder Mask (Epoxy), SINR, BCB mit einer Dicke von etwa 20–25 μm und eine Kombination hiervon. Nachfolgend wird die zweite Materialschicht 110 belichtet/geätzt, um dritte Öffnungen 111 in der zweiten Materialschicht 110 zu bilden, wodurch die zweiten leitenden Leitungen 109 freigelegt werden. Dann kann das Plasmaätzen (RIE) genutzt werden, um optional die Oberfläche der zweiten leitenden Leitungen 109 zu reinigen.According to 6 is on the second conductive lines 109 and the second dielectric layer 107 formed a second layer of material. The second material layer 110 is formed by means of a printing or coating process. The second material layer 110 comprises a material having the trade name Solder Mask (epoxy), SINR, BCB having a thickness of about 20-25 μm and a combination thereof. Subsequently, the second material layer 110 exposed / etched to third openings 111 in the second material layer 110 to form, whereby the second conductive lines 109 be exposed. Then plasma etching (RIE) can be used to optionally cover the surface of the second conductive lines 109 to clean.

Gemäß 7 werden Lötkugeln 112 auf den Lötöffnungen 111 mit Hilfe eines Schablonendruckverfahrens angeordnet. Danach werden die Lötkugeln 112 mit den Oberflächen der zweiten leitenden Leitungen 109 mittels eines IR-Rückfluß-Verfahrens verbunden.According to 7 become solder balls 112 on the solder holes 111 arranged by means of a stencil printing process. After that, the solder balls 112 with the surfaces of the second conductive lines 109 connected by an IR-reflux process.

Dann kann die bearbeitete Basis 100 in mehrere chipgroße Chipstücke für FT („Final Testing" – Abschlußtest) und BI („Burn In" – Einbrennen) nach dem Schritt des Lötens der Lötkugeln 112 auf die dritten Öffnungen 111 geschnitten werden. Dann kann nach dem Schritt des FT („Final Testing" – Abschlußtest) ein Schritt zum Lasermarkieren ausgeführt werden.Then the edited base 100 into several chip-sized chips for FT ("Final Testing") and BI ("Burn In") after the step of soldering the solder balls 112 on the third openings 111 get cut. Then, after the step of FT ("Final Testing"), a laser marking step may be performed.

Schließlich wird die gepackte Basis 100 mit der vorgenannten Struktur entlang der Sägelinie (nicht dargestellt) gesägt, um einzelne chipgroße Packungen bzw. Gehäuse zu bilden.Finally, the packed base 100 sawed with the aforementioned structure along the saw line (not shown) to form individual chip-sized packages or housings.

Des weiteren kann nach dem Schritt zum Schneiden der gepackten Basis 100 ein Schritt zum Aufnehmen und zum Ablegen der chipgroßen Packung auf einer Ablage für einen SMT-Prozeß („Surface Mounting Technique" – Oberflächenmontagetechnik) ausgeführt werden, um einzelne chipgroße Packungen bzw. Gehäuse zu bilden.Furthermore, after the step to cut the packed base 100 a step of picking up and depositing the chip-sized package on a tray for a Surface Mounting Technique (SMT) process to form individual chip-size packages.

Erfindungsgemäß kann die vorgenannte Packungsstruktur eine chipgroße Packungsstruktur mit einer sehr dünnen Packungsdicke (weniger als 400 μm) liefern, um aufgrund der Siliziumrückseite mit Metall einen guten Wärmeleiter zu erreichen. Deshalb erhöht die Erfindung die Ausbeute, die Zuverlässigkeit und vermindert den Kontaktwiderstand der Packungsstruktur. Des weiteren kann die erfindungsgemäße chipgroße Packungsstruktur die Kosten der Packungsstruktur vermindern.According to the invention, the aforementioned Pa To provide a chip-sized packing structure with a very thin packing thickness (less than 400 microns) in order to achieve a good heat conductor due to the silicon back side with metal. Therefore, the invention increases yield, reliability, and decreases the contact resistance of the package structure. Furthermore, the chip-sized package structure according to the invention can reduce the cost of the package structure.

Obwohl spezifische Ausführungsformen erläutert und beschrieben wurden, ergibt sich für den Fachmann, daß verschiedene Modifikationen gemacht werden können, ohne den mittels der Ansprüche begrenzten Bereich der Erfindung zu verlassen.Even though specific embodiments explained and described, it will be apparent to those skilled in the art that various Modifications can be made without the means of claims To leave the limited scope of the invention.

Claims (33)

Verfahren zum Herstellen einer chipgroßen Verpackung eines Halbleiterbauelementes mit den Schritten: – Bereitstellen eines Wafers mit Chips (101) mit Kontaktflächen (102) und ersten Leitungen (103); – Bilden einer ersten dielektrischen Schicht (104) auf dem Wafer; – Bemustern der ersten dielektrischen Schicht (104) auf dem Wafer, und Bilden erster Öffnungen (105); – Trennen des Wafers in vereinzelte Chips (101); – Aufnehmen der Chips (101) und Ablegen der Chips auf eine Basis (100), so daß ein Raum zwischen den Chips entsteht; – Füllen einer ersten Materialschicht (106) auf die Basis (100) in den Raum zwischen den Chips (101) – Bilden einer zweiten dielektrischen Schicht (107) auf der ersten dielektrischen Schicht (104) und auf der ersten Materialschicht (106); – Bilden von zweiten Öffnungen (108) auf den ersten Leitungen (103), wobei die zweiten Öffnungen (108) gleich zu den ersten Öffnungen (105) sind.Method for producing a chip-sized packaging of a semiconductor component, comprising the steps of: providing a wafer with chips ( 101 ) with contact surfaces ( 102 ) and first lines ( 103 ); Forming a first dielectric layer ( 104 ) on the wafer; Patterning of the first dielectric layer ( 104 ) on the wafer, and forming first openings ( 105 ); - separating the wafer into individual chips ( 101 ); - picking up the chips ( 101 ) and placing the chips on a base ( 100 ) so that a space is created between the chips; - filling a first material layer ( 106 ) on the basis ( 100 ) in the space between the chips ( 101 ) - forming a second dielectric layer ( 107 ) on the first dielectric layer ( 104 ) and on the first material layer ( 106 ); - forming second openings ( 108 ) on the first lines ( 103 ), the second openings ( 108 ) equal to the first openings ( 105 ) are. Verfahren nach Anspruch 1, gekennzeichnet durch die weiteren nachfolgenden Schritte: daß auf die ersten und zweiten Öffnungen (105, 108) zweite Leitungen (109) gebildet werden, mit denen die ersten Leitungen (103) gekoppelt sind, und eine zweite Materialschicht (110) auf der zweiten dielektrischen Schicht (107) und auf den zweiten Leitungen (109) gebildet wird, wobei die zweite Materialschicht (110) dritte Öffnungen (111) auf die zweiten Leitungen (109) aufweist, und Lötkugeln (112) auf die dritten Öffnungen (111) gelötet werden und mit den zweiten Leitungen (109) elektrisch verbunden sind.Method according to claim 1, characterized by the further following steps: that on the first and second openings ( 105 . 108 ) second lines ( 109 ) are formed, with which the first lines ( 103 ) and a second material layer ( 110 ) on the second dielectric layer ( 107 ) and on the second lines ( 109 ), wherein the second material layer ( 110 ) third openings ( 111 ) on the second lines ( 109 ), and solder balls ( 112 ) on the third openings ( 111 ) and with the second lines ( 109 ) are electrically connected. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch einen Schritt zum Reinigen der Oberfläche des Wafers mittels eines RIE-Verfahrens vor dem Schritt zum Trennen.A method according to claim 1 or 2, characterized by a step for cleaning the surface of the wafer by means of a RIE procedure before the step to disconnect. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die ersten Leitungen (103) mittels CVD, PVD, Sputtern oder Galvanisieren gebildet werden.Method according to one of the preceding claims, characterized in that the first lines ( 103 ) are formed by CVD, PVD, sputtering or electroplating. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die ersten Leitungen (103) Aluminium umfassen.Method according to one of the preceding claims, characterized in that the first lines ( 103 ) Aluminum. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten Leitungen (103) Ti, Cu und/oder die Kombination hiervon umfassen.Method according to one of Claims 1 to 4, characterized in that the first lines ( 103 ) Ti, Cu and / or the combination thereof. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die ersten Leitungen (103) mit einer Dicke von etwa 1 μm bis etwa 2 μm gebildet werden.Method according to one of the preceding claims, characterized in that the first lines ( 103 ) are formed with a thickness of about 1 micron to about 2 microns. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweiten Leitungen (109) Cu, Ni, Au umfassend gebildet werden.Method according to one of the preceding claims, characterized in that the second lines ( 109 ) Cu, Ni, Au are formed comprehensively. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweiten Leitungen (109) mit einer Dicke von etwa 12 μm bis etwa 18 μm gebildet werden.Method according to one of the preceding claims, characterized in that the second lines ( 109 ) are formed with a thickness of about 12 microns to about 18 microns. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite dielektrische Schicht (107) BCB, SINR oder Siliziumgummi umfaßt.Method according to one of the preceding claims, characterized in that the second dielectric layer ( 107 ) BCB, SINR or silicon rubber. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite dielektrische Schicht (107) mit einer Dicke von etwa 2–8 μm gebildet wird.Method according to one of the preceding claims, characterized in that the second dielectric layer ( 107 ) is formed with a thickness of about 2-8 microns. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Materialien für die erste Materialschicht (106) und die zweite Materialschicht (110) ein UV-härtbares oder ein wärmehärtbares Material verwendet wird.Method according to one of the preceding claims, characterized in that as materials for the first material layer ( 106 ) and the second material layer ( 110 ) a UV-curable or a thermosetting material is used. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Materialschicht (106) Siliziumgummi, Epoxy, Harz, SINR oder BCB umfaßt.Method according to one of the preceding claims, characterized in that the first material layer ( 106 ) Comprises silicon rubber, epoxy, resin, SINR or BCB. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Materialschicht (106) mittels eines Vakuumdruckverfahrens und/oder eines photolithographischen Verfahrens gebildet wird.Method according to one of the preceding claims, characterized in that the first material layer ( 106 ) is formed by means of a vacuum printing method and / or a photolithographic method. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein Schritt zum rückseitigen Läppen des Wafers vor dem Schritt zum Trennen erfolgt.Method according to one of the preceding claims, characterized characterized in that a Step to the back lapping of the wafer before the separation step. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Wafer rückseitig geläppt wird, so daß eine Dicke von etwa 50–300 μm erreicht wird.A method according to claim 15, characterized ge indicates that the wafer is lapped back, so that a thickness of about 50-300 microns is achieved. Verfahren einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Basis Metall, Legierung 42 oder Glas umfaßt.Method according to one of the preceding claims, characterized characterized in that Base metal, alloy 42 or glass covered. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Metall Fe, Co, Ni und die Kombination hiervon umfaßt und die Basis mit einer Dicke von etwa 200–300 μm gebildet wird.Method according to claim 17, characterized in that that this Metal Fe, Co, Ni and the combination thereof, and the Base is formed with a thickness of about 200-300 microns. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Glas mit einer Dicke von etwa 200–400 μm gebildet wird.Method according to claim 17, characterized in that that this Glass is formed with a thickness of about 200-400 microns. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die dielektrische Schicht (104) aus BCB, SINR, PI oder Siliziumgummi gebildet wird.Method according to one of the preceding claims, characterized in that the dielectric layer ( 104 ) is formed of BCB, SINR, PI or silicon rubber. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die dielektrische Schicht (104) mit einer Dicke von etwa 2 μm bis etwa 8 μm gebildet wird.Method according to one of the preceding claims, characterized in that the dielectric layer ( 104 ) is formed with a thickness of about 2 microns to about 8 microns. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die dielektrische Schicht mittels eines Druckverfahrens oder eines Schleuderbeschichtungsverfahrens gebildet wird.Method according to one of the preceding claims, characterized characterized in that dielectric layer by a printing method or a spin coating method is formed. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die ersten Öffnungen (108) mittels eines Laserschneidverfahrens oder eines photolithographischen Verfahrens gebildet werden.Method according to one of the preceding claims, characterized in that the first openings ( 108 ) are formed by a laser cutting method or a photolithographic method. Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch einen Schritt zum Reinigen einer Oberfläche der ersten Leitungen (103) nach dem Schritt zum Bilden der zweiten Öffnungen (108).Method according to one of the preceding claims, characterized by a step for cleaning a surface of the first lines ( 103 ) after the step of forming the second openings ( 108 ). Verfahren nach Anspruch 24, gekennzeichnet durch einen Schritt zum Ausführen eines chemischen Cu-Galvanisierens oder Sputterns von Ti/Cu oder Al nach dem Schritt zum Reinigen der Oberfläche der ersten Leitungen (103).A method according to claim 24, characterized by a step of performing chemical Cu plating or sputtering of Ti / Cu or Al after the step of cleaning the surface of the first leads ( 103 ). Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Materialschicht (110) SINR, BCB oder eine Solder-Mask (Epoxy) umfaßt.Method according to one of the preceding claims, characterized in that the second material layer ( 110 ) SINR, BCB or a solder mask (epoxy). Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Materialschicht (110) mit einer Dicke von etwa 20 μm bis etwa 25 μm gebildet wird.Method according to one of the preceding claims, characterized in that the second material layer ( 110 ) is formed with a thickness of about 20 microns to about 25 microns. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Materialschicht (110) mittels eines Druck- oder eines Beschichtungsverfahrens gebildet wird.Method according to one of the preceding claims, characterized in that the second material layer ( 110 ) is formed by means of a printing or a coating process. Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch einen Schritt zum Reinigen einer Oberfläche der zweiten Leitungen (109) nach dem Schritt zum Bilden der zweiten Leitungen (109).Method according to one of the preceding claims, characterized by a step for cleaning a surface of the second lines ( 109 ) after the step of forming the second lines ( 109 ). Verfahren nach einem der Ansprüche 2 bis 29, gekennzeichnet durch einen Schritt zum Schneiden der Basis (100) in mehrere chipgroße Chipstücke zum FT ("Final Te sting" – Abschlußtesten) und zum BI ("Burn In" – Einbrennen) nach dem Schritt zum Löten der Lötkugeln (112) in den dritten Öffnungen (111).Method according to one of claims 2 to 29, characterized by a step for cutting the base ( 100 ) into several chip-sized chip pieces for FT ("Final Te sting" termination test) and BI ("Burn In") after the step for soldering the solder balls ( 112 ) in the third openings ( 111 ). Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch einen Schritt zum Lasermarkieren nach dem Schritt zum FT ("Final Testing" – Abschlußtesten).Method according to one of the preceding claims, characterized by a step of laser marking after the step to FT ("Final Testing"). Verfahren nach Anspruch 30 oder 31, gekennzeichnet durch den Schritt eines Aufnehmens und Ablegens der chipgroßen Packung auf einer Ablage für einen SMT-Prozeß ("Surface Mounting Technique" – Oberflächenmontagetechnik) nach dem Schritt zum Schneiden der Basis (100) in eine chipgroße Packung.A method according to claim 30 or 31, characterized by the step of picking up and depositing the chip-size package on a shelf for a Surface Mounting Technique (SMT) process after the step of cutting the base ( 100 ) in a chip-size package. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Schritt zum Löten der Lötkugeln (112) die folgenden Schritte umfaßt: – Anordnen der Lötkugeln in den dritten Öffnungen (111) mittels eines Schablonendruckverfahrens; und – Verbinden der Lötkugeln (112) mit den zweiten Leitungen (109) mit Hilfe eines IR-Rückflusses.Method according to one of the preceding claims, characterized in that the step of soldering the solder balls ( 112 ) comprises the following steps: arranging the solder balls in the third openings ( 111 ) by means of a stencil printing process; and - connecting the solder balls ( 112 ) with the second lines ( 109 ) with the help of an IR-reflux.
DE200410058413 2004-10-26 2004-12-03 Method for producing a chip-size packing structure Expired - Fee Related DE102004058413B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004063994A DE102004063994B4 (en) 2004-10-26 2004-12-03 Chip-sized packing structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/973,557 2004-10-26
US10/973,557 US7238602B2 (en) 2004-10-26 2004-10-26 Chip-size package structure and method of the same
DE102004063994A DE102004063994B4 (en) 2004-10-26 2004-12-03 Chip-sized packing structure

Publications (2)

Publication Number Publication Date
DE102004058413A1 DE102004058413A1 (en) 2006-04-27
DE102004058413B4 true DE102004058413B4 (en) 2006-10-19

Family

ID=37056511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410058413 Expired - Fee Related DE102004058413B4 (en) 2004-10-26 2004-12-03 Method for producing a chip-size packing structure

Country Status (1)

Country Link
DE (1) DE102004058413B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010037292B4 (en) 2009-09-18 2023-12-28 Infineon Technologies Ag Manufacturing process for semiconductor devices

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006019244B4 (en) * 2006-04-21 2008-07-03 Infineon Technologies Ag Benefit and semiconductor device made of a composite board with semiconductor chips and plastic housing composition and method for producing the same
DE102008046761B4 (en) * 2007-09-14 2021-08-05 Infineon Technologies Ag Semiconductor component with conductive connection arrangement and method for forming a semiconductor component
US8264085B2 (en) * 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239198A (en) * 1989-09-06 1993-08-24 Motorola, Inc. Overmolded semiconductor device having solder ball and edge lead connective structure
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
EP1152464A2 (en) * 2000-04-28 2001-11-07 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
US6486005B1 (en) * 2000-04-03 2002-11-26 Hynix Semiconductor Inc. Semiconductor package and method for fabricating the same
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US20030124767A1 (en) * 2001-12-31 2003-07-03 Jin-Yuan Lee Integrated chip package structure using ceramic substrate and method of manufacturing the same
US20030230804A1 (en) * 2002-06-14 2003-12-18 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
DE10234951A1 (en) * 2002-07-31 2004-02-12 Infineon Technologies Ag Production of a semiconductor module used e.g. in computers comprises applying a structured connecting layer on a substrate, applying active and/or passive switching units, connecting using a filler and applying electrical connecting units
DE102004033057A1 (en) * 2003-12-03 2005-06-30 Advanced Chip Engineering Technology Inc. Fan-out type wafer level package structure and method for making the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239198A (en) * 1989-09-06 1993-08-24 Motorola, Inc. Overmolded semiconductor device having solder ball and edge lead connective structure
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US6486005B1 (en) * 2000-04-03 2002-11-26 Hynix Semiconductor Inc. Semiconductor package and method for fabricating the same
EP1152464A2 (en) * 2000-04-28 2001-11-07 Sony Corporation Chip size package semiconductor device and method of manufacturing the same
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US20030124767A1 (en) * 2001-12-31 2003-07-03 Jin-Yuan Lee Integrated chip package structure using ceramic substrate and method of manufacturing the same
US20030230804A1 (en) * 2002-06-14 2003-12-18 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
DE10234951A1 (en) * 2002-07-31 2004-02-12 Infineon Technologies Ag Production of a semiconductor module used e.g. in computers comprises applying a structured connecting layer on a substrate, applying active and/or passive switching units, connecting using a filler and applying electrical connecting units
DE102004033057A1 (en) * 2003-12-03 2005-06-30 Advanced Chip Engineering Technology Inc. Fan-out type wafer level package structure and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010037292B4 (en) 2009-09-18 2023-12-28 Infineon Technologies Ag Manufacturing process for semiconductor devices

Also Published As

Publication number Publication date
DE102004058413A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
DE102009006826B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102004034397B4 (en) Image sensor module with a wafer plane package
DE102005059224B4 (en) SiC semiconductor device and manufacturing method therefor
DE10201781B4 (en) High frequency power device and high frequency power module and method of making the same
DE102009035437B4 (en) A semiconductor device having a stress buffering material formed over a low ε metallization system
DE10234951B4 (en) Process for the production of semiconductor circuit modules
US6582992B2 (en) Stackable semiconductor package and wafer level fabrication method
DE60101159T2 (en) MANUFACTURING METHOD OF A STACK OF CHIP IC CASE AT DISC LEVEL
US7335536B2 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US6764879B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing the same
DE102007031966A1 (en) Structure of an image sensor module and manufacturing method for a wafer level package
DE102004033057A1 (en) Fan-out type wafer level package structure and method for making the same
DE102012100796B4 (en) Method of manufacturing a semiconductor structure
DE112006004099B4 (en) Electronic component and method for its production
US20070085219A1 (en) Method for manufacture of wafer level package with air pads
DE102007055403A1 (en) Wafer level package with chip receiving cavity and method thereof
DE102019128460A1 (en) SEMICONDUCTOR PACKAGES AND METHOD FOR THEIR PRODUCTION
DE102013108704B4 (en) A METHOD OF MAKING A METAL PAD STRUCTURE OF A DIE, A METHOD OF MAKING A BOND PAD OF A CHIP, A DIE ASSEMBLY AND A CHIP ASSEMBLY
DE112007000832T5 (en) Thin wafer packages and metal substrates using semiconductor die packages
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
DE102013103140A1 (en) Integrated 3-D circuits and methods for their formation
DE102011011538A1 (en) Wafer-level packaging device with self-assembled elastic connection contacts
DE102014111533A1 (en) chip system
DE102009010885A1 (en) Metal system of a semiconductor device with metal columns with a smaller diameter at the bottom

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee