-
Die
Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu
dessen Herstellung gemäß der nebengeordneten
Patentansprüche.
-
Eine
so genannte Nitride-Read-Only-Speicherzelle (NROM) wird beschrieben
im Dokument
US 5,768,192 oder
Boaz Eitan et al.: „NROM:
A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell"; IEEE Electron Device
Letters, Band 21, Nr. 11, November 2000. Solch eine Speicherzelle
umfasst einen Transistorkörper
mit einem Kanal zwischen zwei stark dotierten Gebieten, von denen
eines als Source und das andere als Drain dient. Im Fall eines p-dotierten
Transistorkörpers
beispielsweise werden Bor-Ionen zur Dotierung verwendet.
-
Der
Kanal, der zwischen einem ersten und einem zweiten stark dotierten
Gebiet angeordnet ist, ist mit einer Oxid-Nitrid-Oxid-Schicht bedeckt und oberhalb des
Kanals ist eine Gateelektrode angeordnet. Die Nitridschicht innerhalb
der Oxid-Nitrid-Oxid-Schicht
fungiert als eine Ladungsfängerschicht,
die zwischen isolierenden Oxidschichten eingebettet ist, um eine
Diffusion von Ladungsträgern
in eine vertikale Richtung zu vermeiden.
-
In
der Ladungsfängerschicht
werden die Informationen zweier Bits gespeichert, die durch das Einlagern
oder Nichteinlagern von Ladungsträgern in jeweils dafür vorgesehenen
Bereichen der Ladungsfängerschicht
repräsentiert
werden. Der erste Bereich befindet sich innerhalb der Ladungsfängerschicht
in Nähe
des ersten stark dotierten Gebiets, und der zweite Bereich befindet
sich in innerhalb der Ladungsfängerschicht
in Nähe
des zweiten stark dotierten Gebiets. Die Bits werden mittels sogenannter „channel
hot electron"-Programmierung
programmiert, indem Elektronen aus dem Kanal in die Ladungsfängerschicht
eingebracht zu werden. Zum Löschen
eines Bits können
so genannte „heiße Löcher", auch als „hot holen" bezeichnet, oder
ein „Fowler-Nordheim-Tunneln" verwendet werden.
Das Bit kann gelesen werden, indem zwischen dem Drain und Source
eine umgekehrte Spannung im Vergleich zu einer Spannung, die zur
Programmierung des Bits erforderlich ist, angelegt wird.
-
Legt
man zwischen der Drainelektrode und der Sourceelektrode eine Spannung
an, so ist der Transistor leitend, wenn die Spannung oberhalb einer
Schwellspannung ist. Liegt die Spannung unterhalb der Schwellspannung,
so ist der Transistor nicht leitend. Durch die Einlagerung von Elektronen
in die Ladungsfängerschicht
wird die Schwellspannung verändert.
-
Anhand
des Wertes der Schwellspannung wird die Bitinformation als einer
von zwei Zuständen angezeigt.
Bei Anlegen einer Lesespannung zwischen der Drainelektrode und der
Sourceelektrode fließt
in Abhängigkeit
von der Schwellspannung ein Strom, was mit einem der Bitzustände korrespondiert,
oder es fließt
kein Strom, was mit dem anderen Bitzustand korrespondiert.
-
Programmier-,
Lösch-
und Lesespannungen, die zum Schreiben, Löschen und Lesen der Speicherzelle
an die Zuleitungen des Transistorkörpers angelegt werden, hängen von
der Breite des Kanals und der Konzentration von Dotierungsionen
in dem Transistorkörper
ab. Die Abweichung der Schwellspannung des Transistors wächst mit
abnehmender Breite des Kanals und der Inhomogenität der Dotierungsionen
im Transistorkörper.
-
Ein
Speicherzellenfeld umfasst mehrere als Matrix angeordnete Speicherzellen.
Der kleinstmögliche
Abstand zwischen zwei benachbarten Speicherzellen eines Speicherzellenfeldes
ist durch Übersprecheffekte
begrenzt, insbesondere eine bei der Programmierung vorkommende Einlagerung
von Ladungsträgern
in eine Ladungsfängerschicht
einer Nachbarzelle einer zu programmierenden Speicherzelle.
-
Transistoren
in einem Transistorenfeld werden durch dazwischen angeordnete isolierende
Bereiche voneinander getrennt, um ein Übersprechen zu verhindern.
Der isolierende Bereich wird normalerweise durch eine Grabenisolation
(Shallow Trench Isolation – STI)
ausgebildet. Die Grabenisolation umfasst das Ausbilden eines Grabens
in einer oberen Schicht eines Halbleitersubstrats und das Ausfüllen des
Grabens mit Isolationsmaterial. Ein Graben kann beispielsweise durch
fotolithografisches Ätzen
hergestellt werden.
-
Die
Grabenisolation wird verwendet, um Speicherzellen eines Speicherzellenfeldes
zu trennen. Allerdings führt
die Absonderung von Dotierungsionen des dem Isolationsgraben benachbarten Transistorkörpers in
den Isolationsgraben zu einer Inhomogenität der Dotierungsionen im Transistorkörper.
-
Im
Zusammenhang mit Borphosphorglas (boron phosphorous silicate glass – BPSG)
ist bekannt, dass die Diffusion von Ionen in einen benachbarten
Transistorkörper
hinein durch eine Diffusionssperre gemindert wird.
-
Bei
einem NROM-Speicherzellenfeld variieren Segregationseffekte von
Speicherzelle zu Speicherzelle. Darum variieren die Betriebsspannungen der
Speicherzellen, insbesondere die Schwellspannungen, in einem Speicherzellenfeld.
Bei den Schwellspannungen kann dies zu einer fehlerhaften Interpretation
der gespeicherten Bitinformation führen.
-
Dieses
gilt besonders im Fall einer geringen Kanalbreite der Speicherzellen.
Der Betrieb eines Speicherzellenfeldes erfordert jedoch gleiche Schwellspannungen
einer jeden Speicherzelle, um daraus eindeutig die Bitinformationen
in Rahmen eines Auslesens oder Programmierens zuordnen zu können.
-
Es
ist Aufgabe der Erfindung, ein Halbleiterbauelement mit definierter
Schwellspannung vorzusehen und ein Verfahren zur Herstellung eines
solchen Halbleiterbauelements anzugeben.
-
Die
Aufgabe wird durch die in den nebengeordneten Patentansprüchen angegebenen
Maßnahmen
gelöst.
-
Dadurch,
dass ein diffusionssperrender Bereich zwischen einem aktiven Bereich
eines Halbleitersubstrats und einem Isolationsbereich vorgesehen ist,
wird die Segregation der Dotierungsionen gestoppt und dadurch bedingte
Veränderungen
der Schwellspannung vermieden.
-
Vorteilhafterweise
ist in einer Oberseite des Halbleitersubstrats ein Graben angeordnet,
dessen Seitenwände
vom diffusionssperrenden Bereich ausgekleidet sind, und der vom
Isolationsbereich ausgefüllt
ist. Die grabenförmige
Ausgestaltung lässt
sich in einfacher Weise, beispielsweise durch Ätzen, realisieren.
-
Der
diffusionssperrende Bereich ist beispielsweise als Oxynitridschicht
ausgebildet, die geeignet ist, um Segregation zu unterbinden.
-
Vorteilhafterweise
ist eine Oxidschicht zwischen dem aktiven Bereich und der Oxynitridschicht angeordnet,
um mechanische Spannungen zu verhindern.
-
Im
aktiven Bereich ist die Dotierungskonzentration homogen oder nahezu
homogen, um die gewünschte
Schwellspannung realisieren zu können.
-
Als
Dotierungsionen werden beispielsweise Bor-Ionen verwendet, um einen
p-leitenden Bereich auszubilden. Alternativ können Arsen-Ionen verwendet
werden, um einen n-leitenden Bereich auszubilden.
-
Zur
Ausbildung einer NROM-Speicherzelle ist auf dem dotierten Bereich
eine Speicherschichtfolge aufgebracht und eine leitfähige Struktur
vorgesehen, die die Speicherschichtfolge überlagert.
-
Zur
Ausbildung eines Transistorkörpers
ist der dotierte Bereich zwischen zwei stark dotierten Bereichen
vorgesehen, von denen einer im Betrieb als Sourceelektrode und der
andere als Drainelektrode fungiert.
-
Parallel
zu einer Richtung, entlang der die zwei stark dotierten Bereiche
angeordnet sind, sind auf gegenüberliegenden
Seiten des dotierten Bereiches Gräben angeordnet, durch die die
dotierten Bereiche benachbarter Speicherzellen getrennt werden, um Übersprechen
zu vermeiden. Vorteilhafterweise handelt es sich bei den Speicherzellen
um NROM-Speicherzellen.
-
Die
NROM-Speicherzelle weist eine Speicherschichtfolge auf, die eine
Verbundschicht umfasst, die als Oxid-Nitrid-Oxid- Schicht ausgebildet ist, wobei die Nitridschicht
als Ladungsfängerschicht
zur Speicherung der Bitinformation dient.
-
Die
Verbundschicht ist mit einer leitfähigen Struktur verbunden, die
als Gateelektrode wirkt.
-
Bei
Anlegen einer entsprechenden Programmierspannung an die Gateelektrode,
die Sourceelektrode und die Drainelektrode tunneln Ladungsträger durch
die untere Oxidschicht in die Nitridschicht.
-
Die
vorliegende Erfindung stellt eine verbesserte NROM-Speicherzelle mit
geringer Kanalbreite und erhöhter
Programmiergeschwindigkeit und verbesserter 2-Bit-Trennung bereit.
-
Ein
Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelements wird
ebenfalls beschrieben. Das Verfahren umfasst folgende Schritte:
Es wird ein Halbleitersubstrat bereitgestellt. Dotierungsionen werden
in wenigstens eine Region auf der Oberseite des Halbleitersubstrats
implantiert, dergestalt, dass ein Transistorkörper entsteht. Ein an den Transistorkörper angrenzender
Graben wird in die Oberseite des Halbleitersubstrats hinein ausgebildet.
Auf der Oberfläche
des Grabens wird eine Oxynitridschicht abgelagert. Der Graben wird
mit einem Isolationsmaterial ausgefüllt.
-
Durch
den Graben wird eine Segregation der Dotierungsionen des aktiven
Bereichs vermieden.
-
Die
Implantierung der Ionen ist vor oder nach dem Ausbilden des Grabens
möglich,
was ein gewissen Freiheitsgrad im Herstellungsprozess bedeutet.
-
Zur
Ausbildung eines p-leitenden Bereiches werden vorzugsweise Bor-Ionen,
zur Ausbildung eines n-leitenden Bereiches vorzugsweise Arsen-Ionen
verwendet.
-
Vorteilhafterweise
ist der diffusionssperrende Bereich als Oxynitridschicht ausgebildet,
die in einfacher Weise aufgebracht werden kann.
-
Durch
das thermische Aufwachsen einer Oxidschicht vor der Ablagerung der
Oxynitridschicht werden mechanische Spannungen im weiteren Produktionsverfahren
und beim späteren
Bauelement reduziert.
-
In
einem weiteren Verfahrensschritt wird die Oberseite des ausgefüllten Grabens
chemisch und mechanisch poliert und eine Oxid-Nitrid-Oxid-Schicht abgelagert,
um die Speicherzelle als NROM-Speicherzelle auszubilden.
-
Nachfolgend
wird die Erfindung unter Bezugnahme auf die Zeichnungen anhand von
Ausführungsbeispielen
erklärt.
-
Es
zeigen:
-
1 zeigt
eine Schnittansicht eines Zwischenprodukts eines bevorzugten Verfahrens
zur Herstellung nach der Ausbildung von Gräben in ein Halbleitersubstrat
hinein.
-
2 zeigt
die Schnittansicht von 1 mit einer Oxynitridschicht
auf der Oberfläche
der Gräben.
-
3 zeigt
die Schnittansicht von 2 mit einer Oxidschicht zwischen
dem Transistorkörper und
der Oxynitridschicht.
-
4 zeigt
die Schnittansicht von 3 nach dem Ausfüllen und
dem chemischen und mechanischen Polieren.
-
5 zeigt
die Schnittansicht von 4 mit einem Überzug aus einer Oxid-Nitrid-Oxid-Schicht und
einer Polysiliziumschicht.
-
6 zeigt
die Schnittansicht von 5 ohne eine Oxidschicht zwischen
dem Transistorkörper
und der Oxynitridschicht.
-
7 zeigt
die Anordnung der Gräben
zwischen den dotierten Bereichen zum Trennen von NROM-Speicherzellen
in der Draufsicht.
-
Herstellung
und Verwendung der derzeit bevorzugten Ausführungsformen werden im Folgenden eingehend
besprochen. Es ist jedoch zu beachten, dass die vorliegende Erfindung
zahlreiche anwendbare erfindungsgemäße Konzepte bereitstellt, die
in einer breiten Vielfalt spezifischer Ausführungsbeispiele ausgestaltet
sein können.
Die besprochenen konkreten Ausführungsbeispiele
veranschaulichen lediglich konkrete Möglichkeiten zur Herstellung
und Nutzung der Erfindung und beschränken nicht den Geltungsbereich
der Erfindung.
-
Die
in den 1 bis 6 gezeigten Schnittprofile verlaufen
entlang der Linie A-A' aus 7.
-
1 zeigt
eine Schnittansicht einer Region eines Halbleiterbauelements. Auf
das Halbleitermaterial wird eine Nitridschicht 2 aufgebracht.
Danach werden Gräben 4 in
eine Oberseite des Halbleitersubstrats hinein ausgebildet. Der Tran sistorkörper 1 ist
Bor-dotiert. Alternativ, oder zusätzlich, können Bor-Ionen implantiert
werden, bevor die Gräben 4 in das
Halbleitersubstrat hinein ausgebildet werden. Das Halbleitermaterial
zwischen den Gräben
bildet einen Transistorkörper 1,
der an einen Graben 4 angrenzt (beispielsweise grenzt der
Körper 1 an
den Graben 4).
-
Ein
weiterer so genannter Pullback-Schritt beinhaltet das seitliche
Entfernen des Nitrids. Darum ist eine Nitridinsel 2 auf
dem Halbleitermaterial zwischen den Gräben 4 nicht bündig mit
den Wänden der
Gräben 4.
Dieser Schritt legt einen Teil einer Oberfläche 3, auch Pullback
genannt, des Transistorkörpers 1 frei.
-
2 zeigt
die Schnittansicht gemäß 1 nach
einer Weiterverarbeitung. Insbesondere ist eine Oxynitridschicht 5 (beispielsweise
SiON) auf der Oberfläche
des Grabens 4 abgelagert. Der Pullback 3 führt zu einer
gerundeten Kante der Oxynitridschicht 5. Die Nitridinsel 2 verhindert
die Ablagerung von Restmaterial auf dem Transistorkörper, das
auf der Oberfläche
des Grabens 4 abgelagert wird oder in den Graben 4 hinein
abgelagert wird. Es ist nicht erforderlich, die gesamte Oberfläche des
Grabens zu bedecken. Vorzugsweise wird die obere Region des Grabens,
der den Kanal des Transistorkörper
begrenzt, bedeckt.
-
Die
Oxynitridschicht 5 verhindert die Segregation der Bor-Ionen des Transistorkörper 1 in
die STI hinein. Die Oxynitridschicht hat im Wesentlichen keine negativen
Auswirkungen auf die Datenspeicherung, weil die Anzahl der Ladungsmulden
in der Oxynitridschicht im Vergleich zu einer reinen Nitridschicht gering
ist.
-
3 zeigt
dieselbe Halbleiterregion von 1 nach einem
alternativen Verarbeitungsschritt. Zwischen dem Transistorkörper 1 und
der Oxynitridschicht 5 ist eine Oxidschicht 6 angeordnet,
um mechanische Spannungen zu verhindern, die zu einem Defekt des
Halbleitebauelements führen
können.
Die Oxidschicht 6 lässt
man vorzugsweise thermisch aufwachsen, bevor die Oxynitridschicht 5 abgelagert wird.
Alternativ kann die Oxidschicht 6 abgeschieden werden.
-
4 zeigt
die Region von 3 nach einem weiteren Verarbeitungsschritt.
Der Graben 4 wird mit Isolationsmaterial 7 ausgefüllt, beispielsweise
mit einem Oxid wie beispielsweise Siliziumdioxid. Die Nitridinsel 2 wird
entfernt. Mechanisches und chemisches Polieren ebnet die Oberfläche des
gefüllten
Grabens. Obgleich in 4 eine Oxidschicht 6 und
eine Oxynitridschicht 5 zwischen dem Transistorkörper 1 und
dem Isolationsbereich 7 angeordnet sind, ist es auch möglich, lediglich
eine Oxynitridschicht 5 zwischen dem Transistorkörper 1 und
dem Isolationsbereich 7 anzuordnen (wie im Zusammenhang
mit 2 beschrieben wurde).
-
5 zeigt
die Region von 4 nach dem Abscheiden einer
Oxidschicht 8 auf den Transistorkörper 1 und dem Aufbringen
einer Nitridschicht 9 und einer weiteren Oxidschicht 10 auf
den Transistorkörper
und den Isolationsbereich. Die typische Dicke der Nitridschicht 9 beträgt etwa
6 bis 7 nm, und die typische Höhe
der Oxidschicht 10 beträgt
etwa 12 nm. Die Oxid-Nitrid-Oxid-Schicht 8, 9, 10 fungiert
als eine Ladungsfängerschicht über einem
Kanal, der durch den Transistorkörper 1 in
einer NROM-Speicherzelle ausgebildet wird. Es genügt, nur
den Transistorkörper 1 der
NROM-Speicherzelle mit der Oxid-Nitrid-Oxid-Schicht zu bedecken.
Die Wortleitung 11, welche die Gateelektroden auf der Oxid-Nitrid-Oxid-Schicht umfasst,
wird vorzugsweise durch Aufbringen und Strukturieren einer Polysiliziumschicht
gebildet.
-
6 zeigt
eine alternative Ausführungsform
in der Schnittansicht von 5 ohne eine
Oxidschicht zwischen dem Transistorkörper 1 und der Oxynitridschicht 5.
-
7 zeigt
eine Draufsicht auf die Anordnung der dotierten Bereiche und Gräben und
zum Trennen von Speicherzellen im Substrat.
-
Es
sind mehrere dotierte Bereiche 12 vorhanden. Eine Speicherzelle
enthält
zwei gegenüberliegende
Bereiche 12, die Source und Drain ausbilden und einen Transistorkörper 1 begrenzen,
der einen Kanal zwischen ihnen bildet. Ein Graben 4 trennt einen
Kanal einer Speicherzelle von einem Kanal einer Nachbarzelle. Der
Graben 4 verläuft
nicht in der Richtung von Source und Drain. Der Kanal wird vorzugsweise
durch zwei gegenüberliegende
Gräben 4 auf
jeder Seite begrenzt. Der Isolationsgraben 4 verhindert Übersprecheffekte.
Dadurch kann der Abstand zwischen den Speicherzellen verringert
werden.
-
Die
oben dargelegten bevorzugten Produktionsschritte kennzeichnen ebenfalls
die bevorzugte Ausführungsform
des beschriebenen Transistorkörpers,
der durch Grabenisolation begrenzt ist.
-
Obgleich
Bor der bevorzugte Dotand ist, ist die vorliegende Erfindung nicht
auf Bor beschränkt. Beispielsweise
kommt auch Indium als Dotand in Frage. Wenn Dotanden vom n-Typ gewünscht sind, so
können
beispielsweise Arsen oder Phosphor verwendet werden.
-
Diese
Erfindung ist nicht auf NROM-Speicherzellen beschränkt, sondern
kann auch in anderen Halbleiterbauelementen, die einen Transistorkörper umfassen,
verwendet werden, um die Segregation von Ionen aus dem Transistorkörper in
angrenzende Regionen hinein zu verhindern.
-
- 1
- aktiver
Bereich
- 2
- Nitrid
- 3
- Pullback
- 4
- Graben
- 5
- Oxynitridschicht
- 6
- Oxidschicht
- 7
- Isolationsbereich
- 8,
9, 10
- Oxid-Nitrid-Oxid-Schicht
- 11
- Wortleitung
- 12
- dotierter
Bereich