DE102004040798A1 - Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer - Google Patents

Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer Download PDF

Info

Publication number
DE102004040798A1
DE102004040798A1 DE200410040798 DE102004040798A DE102004040798A1 DE 102004040798 A1 DE102004040798 A1 DE 102004040798A1 DE 200410040798 DE200410040798 DE 200410040798 DE 102004040798 A DE102004040798 A DE 102004040798A DE 102004040798 A1 DE102004040798 A1 DE 102004040798A1
Authority
DE
Germany
Prior art keywords
layer
hard mask
applying
impression
structuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410040798
Other languages
German (de)
Inventor
Martin Ulrich Gutsche
Rainer Bruchhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410040798 priority Critical patent/DE102004040798A1/en
Publication of DE102004040798A1 publication Critical patent/DE102004040798A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Abstract

A process for producing a mask on a semiconductor structure (1) comprises applying a moulding layer (3) over the whole structure, structuring the layer, applying a hard mask layer and planarising it, then removing the remaining moulded layer to finalise the mask. The moulding layer consists of silicon oxide or silicon nitride.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Hartmaske auf einer Halbleiterstruktur.The The present invention relates to a manufacturing method for a hard mask on a semiconductor structure.

Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schaltungen in Silizium-Technologie erläutert.Even though in principle be applicable to any integrated circuits the present invention and its underlying problem in relating to integrated circuits in silicon technology.

Die Strukturierung von Halbleiter-Bauelementen erfolgt im wesentlichen durch Kombination von optischen Belichtungsprozessen und Trockenätz-Verfahren. Infolge von immer kleiner werdenden Strukturen wird die Lackmaske immer dünner (gleichbleibendes Aspektverhältnis) und reicht nicht mehr als alleinige Maske für das Trockenätzen aus. Die Einführung von Hartmasken, beispielsweise von Kohlenstoff-Hartmasken oder SiO2-Hartmasken, war die Folge.The structuring of semiconductor components is essentially carried out by combining optical exposure processes and dry etching processes. Due to ever smaller structures, the resist mask is becoming thinner (constant aspect ratio) and is no longer sufficient as the sole mask for the dry etching. The introduction of hard masks, for example carbon hard masks or SiO 2 masks, was the result.

Das Ätzen von Schichten in Halbleiterstrukturen, die extrem wenig flüchtige Ätzprodukte bilden, erfordert den Einsatz sehr ätzresistenter Hartmaskenmaterialien, die sich ihrerseits wiederum nur sehr schwer strukturieren lassen. Ähnlich sind für die Ätzung von Strukturen mit hohem Aspektverhältnis Hartmasken erforderlich, die eine hohe Ätzselektivität zwischen dem zu ätzenden Material und dem Maskenmaterial erwarten lassen.The etching of Layers in semiconductor structures, the extremely low-volatile etching products requires the use of highly etch-resistant hardmask materials, which in turn are very difficult to structure. Are similar for the etching of Structures with high aspect ratio hard masks required that a high etch selectivity between the one to be etched Expect material and mask material.

Bisher wurden Hartmasken dadurch hergestellt, dass ein geeignetes Hartmaskenmaterial ganzflächig abgeschieden wurde und anschließend durch einen Ätzprozess unter Verwendung einer Maske strukturiert wurde.So far Hardmasks were made by using a suitable hard mask material the whole area was deposited and then through an etching process was structured using a mask.

Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für Hartmaske auf einer Halbleiterstruktur zu schaffen, das sich für äußerst ätzresistente Hartmaskenmaterialien eignet.Therefore It is an object of the present invention, a manufacturing method for hardmask to create a semiconductor structure that is highly etch resistant Hard mask materials is suitable.

Erfindungsgemäß wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.According to the invention this Problem by the manufacturing method specified in claim 1 solved.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht in der Strukturierung eines ätzresistenten Hartmaskenmaterials zu einer Hartmaske in einem Negativprozess. Dies ermöglicht es, Hartmaskenmaterialien zu verwenden, die eine extrem hohe Selektivität zwischen dem zu ätzenden Material und dem Maskenmaterial aufweisen.The The idea underlying the present invention is in the Structuring an etch-resistant Hard mask material to a hard mask in a negative process. this makes possible it to use hardmask materials that have an extremely high selectivity between the one to be etched Material and the mask material have.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.In the dependent claims find advantageous developments and improvements of Subject of the invention.

Gemäss einer bevorzugten Weiterbildung wird zwischen der Halbleiterstruktur und der Hartmaskenschicht eine Ätzstoppschicht vorgesehen, wobei das Strukturieren der Abformschicht durch Bilden von Gräben in einem Ätzprozess erfolgt, der an der Ätzstoppschicht stoppt.According to one preferred development is between the semiconductor structure and the hard mask layer, an etch stop layer provided, wherein the patterning of the impression layer by forming of trenches in an etching process takes place at the Ätzstoppschicht stops.

Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das Strukturieren der Abformschicht unter Verwendung einer Photomaske.According to one Another preferred development is the structuring of Impression layer using a photomask.

Gemäss einer weiteren bevorzugten Weiterbildung besteht die Abformschicht aus Siliziumoxid oder Siliziumnitrid.According to one Another preferred embodiment consists of the impression layer Silicon oxide or silicon nitride.

Gemäss einer weiteren bevorzugten Weiterbildung besteht die Hartmaskenschicht aus Metall, vorzugsweise Ti, W, Ir, oder Metalloxid, vorzugsweise SrO, CaO, MgO, Al2O3, Y2O3, oder Metallnitrid, vorzugsweise TiN.According to a further preferred development, the hard mask layer consists of metal, preferably Ti, W, Ir, or metal oxide, preferably SrO, CaO, MgO, Al 2 O 3 , Y 2 O 3 , or metal nitride, preferably TiN.

Gemäss einer weiteren bevorzugten Weiterbildung wird die Abformschicht beim ganzflächigen Aufbringen der Hartmaskenschicht überdeckt, wobei das Planarisieren durch einen CMP- Prozess oder Rückätzen (nass oder trocken) bis mindestens zur Oberseite der Abformschicht erfolgt.According to one Another preferred development is the impression layer during full-surface application the hardmask layer covers, the planarization being through a CMP process or re-etching (wet or dry) until takes place at least to the top of the impression layer.

Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das Planarisieren durch einen CMP-Prozess oder Rückätzprozess bis unterhalb der Oberseite der Abformschicht.According to one Another preferred development is the planarization by a CMP process or etch back process to below the top of the impression layer.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.embodiments The invention is illustrated in the drawings and in the following Description closer explained.

1a–g zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Hartmaske auf einer Halbleiterstruktur als erste Ausführungsform der vorliegenden Erfindung; 1a -G are schematic illustrations of successive process stages of a hard mask fabrication process on a semiconductor structure as a first embodiment of the present invention;

2a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Hartmaske auf einer Halbleiterstruktur als zweite Ausführungsform der vorliegenden Erfindung; und 2a . b show schematic representations of successive process stages of a manufacturing method for a hard mask on a semiconductor structure as a second embodiment of the present invention; and

3 zeigt eine schematische Darstellung eines Herstellungsverfahrens für eine Hartmaske auf einer Halbleiterstruktur als dritte Ausführungsform der vorliegenden Erfindung. 3 shows a schematic representation of a manufacturing method for a hard mask on a semiconductor structure as a third embodiment of the present invention.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.In the same reference numerals designate the same or functionally identical Ingredients.

1a–g zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Hartmaske auf einer Halbleiterstruktur als erste Ausführungsform der vorliegenden Erfindung. 1a -G show schematic representations of successive process stages of a hard mask fabrication process on a semiconductor structure as a first embodiment of the present invention.

In 1a bezeichnet Bezugszeichen 1 ein Silizium- oder sonstiges Halbleitersubstrat, auf dem eine Ätzstoppschicht 2, z.B. aus Siliziumnitrid, aufgebracht ist, auf welcher wiederum eine Abformschicht 3 aus Siliziumoxid aufgebracht ist.In 1a denotes reference numeral 1 a silicon or other semiconductor substrate having an etch stop layer thereon 2 , For example, made of silicon nitride, is applied, on which in turn an impression layer 3 made of silicon oxide.

Gemäß 1b erfolgt eine photolithographische Strukturierung der Abformschicht 3 durch einen Ätzprozess unter Verwendung einer nicht gezeigten Photomaske, um ein Negativabbild einer späteren Hartmaske zu bilden, indem Gräben 5 mit einer Tiefe entsprechend einer Dicke d der Abformschicht 3 erzeugt werden. Der photolithographische Ätzprozess stoppt auf der Ätzstoppschicht 2.According to 1b a photolithographic structuring of the impression layer takes place 3 by an etching process using a photomask, not shown, to form a negative image of a later hardmask by trenches 5 with a depth corresponding to a thickness d of the molding layer 3 be generated. The photolithographic etching process stops on the etching stopper layer 2 ,

Weiter mit Bezug auf 1c wird über der resultierenden Struktur eine Hartmaskenschicht 4 aus SrO derart abgeschieden, dass sie die Gräben 5 füllt und die Abformschicht 3 vollständig überdeckt.Continue with reference to 1c becomes a hard mask layer over the resulting structure 4 from SrO so deposited that they are the trenches 5 fills and the impression layer 3 completely covered.

In einem sich anschließenden Prozessschritt erfolgt ein chemisch-mechanisches Polieren oder Rückätzschritt der Hartmaskenschicht 4 auf die Dicke d der Abformschicht 3, wie in 1d gezeigt. Nunmehr ist die Hartmaske 4' prinzipiell fertig gestellt, allerdings muss noch die Abformschicht 3 durch einen entsprechenden Ätzschritt entfernt werden, was zum Prozesszustand gemäß 1e führt.In a subsequent process step, a chemical-mechanical polishing or etching back step of the hard mask layer takes place 4 on the thickness d of the impression layer 3 , as in 1d shown. Now the hard mask 4 ' basically completed, but still the impression layer 3 be removed by a corresponding etching step, resulting in the process state according to 1e leads.

Weiter mit Bezug auf 1f erfolgt dann ein einstufiger oder zweistufiger Ätzschritt, in dem zunächst die Ätzstoppschicht 2 durchgeätzt wird und anschließend das Silizium-Halbleitersubstrat 1 strukturiert wird. Dabei nimmt die Dicke der Hartmaske 4' ab, wie in 1f deutlich dargestellt.Continue with reference to 1f Then, a single-stage or two-stage etching step, in which first the etch stop layer 2 is etched through and then the silicon semiconductor substrate 1 is structured. It takes the thickness of the hard mask 4 ' off, as in 1f clearly shown.

Weiter mit Bezug auf 1g erfolgt dann eine Entfernung der übrigen Hartmaske 4' und der restlichen Ätzstoppschicht 2.Continue with reference to 1g then done a removal of the remaining hard mask 4 ' and the remaining etch stop layer 2 ,

2a, b zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für ei ne Hartmaske auf einer Halbleiterstruktur als zweite Ausführungsform der vorliegenden Erfindung. 2a . b 12 show schematic representations of successive process stages of a production method for a hard mask on a semiconductor structure as a second embodiment of the present invention.

Bei der zweiten Ausführungsform ist die mittels der Hartmaske 4' zu ätzende Schicht nicht gleich dem Silizium-Halbleitersubstrat 1, sondern ein Schichtstapel, bestehend aus einer ersten Al2O3-Schicht 2a, einer PZT-Schicht 1' und einer zweiten Al2O3-Schicht 2b (PZT = Blei-Zirkonat-Titanat).In the second embodiment, the means of the hard mask 4 ' layer to be etched not equal to the silicon semiconductor substrate 1 but a layer stack consisting of a first Al 2 O 3 layer 2a , a PZT layer 1' and a second Al 2 O 3 layer 2 B (PZT = lead zirconate titanate).

Bei dieser Ausführungsform ist die Einführung einer separaten Ätzstoppschicht nicht erforderlich, da die Al2O3-Schicht 2b des zu ätzenden Schichtstapels beim Ätzen der Abformschicht als Ätzstopp wirkt.In this embodiment, the introduction of a separate Ätzstoppschicht is not required, since the Al 2 O 3 layer 2 B the layer stack to be etched acts as an etching stop during the etching of the impression layer.

Ansonsten sind die Schritte zur Bildung der Hartmaske 4', wie in 2b gezeigt, dieselben Schritte wie bereits im Zusammenhang mit 1b bis 1f erläutert.Otherwise, the steps are to form the hard mask 4 ' , as in 2 B shown the same steps as already related to 1b to 1f explained.

3 zeigt eine schematische Darstellung eines Herstellungsverfahrens für eine Hartmaske auf einer Halbleiterstruktur als dritte Ausführungsform der vorliegenden Erfindung. 3 shows a schematic representation of a manufacturing method for a hard mask on a semiconductor structure as a third embodiment of the present invention.

Die in 3 gezeigte dritte Ausführungsform entspricht in ihrem Prozesszustand 1d, welche bereits im Zusammenhang mit der ersten Ausführungsform erläutert wurde.In the 3 shown third embodiment corresponds in its process state 1d which has already been explained in connection with the first embodiment.

Im Unterschied zur ersten Ausführungsform wird bei der dritten Ausführungsform der CMP-Schritt nicht nur bis zur Oberseite der Abformschicht durchgeführt, sondern beim CMP-Schritt die Abformschicht auf eine Dicke d' reduziert, welche geringer ist als die ursprüngliche Dicke d. Dies hat den Vorteil, dass die Hartmaske dünner gestaltet werden kann als bei der ersten Ausführungsform.in the Difference to the first embodiment will in the third embodiment the CMP step is performed not just up to the top of the impression layer, but at the CMP step reduces the impression layer to a thickness d 'which is less than the original Thickness d. This has the advantage of making the hard mask thinner can be as in the first embodiment.

Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Even though the present invention above based on a preferred embodiment It is not limited to this, but in many ways and modifiable.

Insbesondere ist die Erfindung prinzipiell für beliebige Halbleiterstrukturen anwendbar.Especially the invention is in principle for any Semiconductor structures applicable.

Die vorliegende Erfindung ist nicht auf die oben geschilderten Ausführungsbeispiele beschränkt. Als besonderer Anwendungsfall sei noch die Ätzung von tiefen Gräben oder Löchern mit hohem Aspektverhältnis in Si oder SiO2 genannt, beispielsweise eine Deep Trench-Ätzung bei der Herstellung von Grabenkondensatoren in DRAMs oder die Herstellung tiefer STI-Isolationsgräben in einem Silizium-Substrat.The present invention is not limited to the above-described embodiments. As a special application, the etching of deep trenches or holes with a high aspect ratio in Si or SiO 2 is called, for example, a deep trench etching in the manufacture of trench capacitors in DRAMs or the production of deep STI isolation trenches in a silicon substrate.

Weitere zu ätzende Schichten wären allgemein ferroelektrische Materialien, insbesondere PZT, SBT, BLT, High-k-Materialien, insbesondere BST, Elektrodenmaterialien, insbesondere Pt, Ir, Kombinationen der vorgenannten Schichten sowie planare Kondensatorstrukturen.Further too corrosive Layers would be general ferroelectric materials, in particular PZT, SBT, BLT, High-k materials, in particular BST, electrode materials, in particular Pt, Ir, combinations of the aforementioned layers as well as planar capacitor structures.

11
Silizium-HalbleitersubstratSilicon semiconductor substrate
1'1'
PZT-SchichtPZT layer
22
Ätzstoppschichtetch stop layer
2a, 2b2a, 2 B
Al2O3-SchichtAl 2 O 3 layer
33
Abformschichtshaping layer
44
HartmaskenschichtHard mask layer
4'4 '
Hartmaskehard mask
55
Gräbentrenches
d, d'd, d '
Dickethickness

Claims (7)

Herstellungsverfahren für eine Hartmaske (4') auf einer Halbleiterstruktur (1; 1, 2a, 1', 2b) mit den Schritten: ganzflächiges Aufbringen einer Abformschicht (3) auf die Halbleiterstruktur (1; 1, 2a, 1', 2b); Strukturieren der Abformschicht (3) entsprechend einem Negativabbild der Hartmaske (4'); ganzflächiges Aufbringen einer Hartmaskenschicht (4) auf der strukturierten Abformschicht (3); Planarisieren der Hartmaskenschicht (4); und Entfernen der restlichen Abformschicht (3) zum Fertigstellen der Hartmaske (4).Manufacturing method for a hard mask ( 4 ' ) on a semiconductor structure ( 1 ; 1 . 2a . 1' . 2 B ) comprising the steps of applying an impression layer over the entire area ( 3 ) on the semiconductor structure ( 1 ; 1 . 2a . 1' . 2 B ); Structuring the impression layer ( 3 ) corresponding to a negative image of the hard mask ( 4 ' ); Full-surface application of a hard mask layer ( 4 ) on the structured impression layer ( 3 ); Planarizing the hardmask layer ( 4 ); and removing the remaining impression layer ( 3 ) to finish the hard mask ( 4 ). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Halbleiterstruktur (1; 1, 2a, 1', 2b) und der Hartmaskenschicht (4) eine Ätzstoppschicht (2) vorgesehen wird und das Strukturieren der Abformschicht (3) durch Bilden von Gräben (5) in einem Ätzprozess erfolgt, der an der Ätzstoppschicht (2) stoppt.Method according to claim 1, characterized in that between the semiconductor structure ( 1 ; 1 . 2a . 1' . 2 B ) and the hardmask layer ( 4 ) an etch stop layer ( 2 ) and the structuring of the impression layer ( 3 ) by forming trenches ( 5 ) is carried out in an etching process which is carried out on the etching stop layer ( 2 ) stops. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Strukturieren der Abformschicht (3) unter Verwendung einer Photomaske erfolgt.Method according to claim 1 or 2, characterized in that the structuring of the impression layer ( 3 ) using a photomask. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abformschicht (3) aus Siliziumoxid oder Siliziumnitrid besteht.Method according to one of the preceding claims, characterized in that the impression layer ( 3 ) consists of silicon oxide or silicon nitride. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Hartmaskenschicht (4) aus einem der Materialien besteht: Metall, vorzugsweise Ti, W, Ir; Metalloxid, vorzugsweise SrO, CaO, MgO, Al2O3, Y2O3; Metallnitrid, vorzugsweise TiN.Method according to one of the preceding claims, characterized in that the hard mask layer ( 4 ) consists of one of the materials: metal, preferably Ti, W, Ir; Metal oxide, preferably SrO, CaO, MgO, Al 2 O 3 , Y 2 O 3 ; Metal nitride, preferably TiN. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abformschicht (3) beim ganzflächigen Aufbringen der Hartmaskenschicht (4) überdeckt wird und das Planarisieren durch einen CMP-Prozess oder Rückätzschritt bis mindestens zur Oberseite der Abformschicht (3) erfolgt.Method according to one of the preceding claims, characterized in that the impression layer ( 3 ) during full-surface application of the hard mask layer ( 4 ) and the planarization by a CMP process or etching back step to at least the top of the impression layer ( 3 ) he follows. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Planarisieren durch einen CMP-Prozess oder Rückätzschritt bis unterhalb der Oberseite der Abformschicht (3) erfolgt.Method according to one of the preceding claims, characterized in that the planarization by a CMP process or etching back step to below the top of the impression layer ( 3 ) he follows.
DE200410040798 2004-08-23 2004-08-23 Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer Ceased DE102004040798A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410040798 DE102004040798A1 (en) 2004-08-23 2004-08-23 Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410040798 DE102004040798A1 (en) 2004-08-23 2004-08-23 Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer

Publications (1)

Publication Number Publication Date
DE102004040798A1 true DE102004040798A1 (en) 2006-03-09

Family

ID=35852334

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410040798 Ceased DE102004040798A1 (en) 2004-08-23 2004-08-23 Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer

Country Status (1)

Country Link
DE (1) DE102004040798A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178403A (en) * 1977-08-04 1979-12-11 Konishiroku Photo Industry Co., Ltd. Mask blank and mask
US4774164A (en) * 1987-04-06 1988-09-27 Tegal Corporation Chrome mask etch
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
DE10109328A1 (en) * 2001-02-27 2002-09-12 Infineon Technologies Ag Method for removing a mask layer from a semiconductor substrate
US6489237B1 (en) * 2001-12-04 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of patterning lines in semiconductor devices
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US20030071293A1 (en) * 2001-10-15 2003-04-17 Miharu Otani Semiconductor memory device and manufacturing process for the same
US6753250B1 (en) * 2002-06-12 2004-06-22 Novellus Systems, Inc. Method of fabricating low dielectric constant dielectric films

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178403A (en) * 1977-08-04 1979-12-11 Konishiroku Photo Industry Co., Ltd. Mask blank and mask
US4774164A (en) * 1987-04-06 1988-09-27 Tegal Corporation Chrome mask etch
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
DE10109328A1 (en) * 2001-02-27 2002-09-12 Infineon Technologies Ag Method for removing a mask layer from a semiconductor substrate
US6495413B2 (en) * 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US20030071293A1 (en) * 2001-10-15 2003-04-17 Miharu Otani Semiconductor memory device and manufacturing process for the same
US6489237B1 (en) * 2001-12-04 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of patterning lines in semiconductor devices
US6753250B1 (en) * 2002-06-12 2004-06-22 Novellus Systems, Inc. Method of fabricating low dielectric constant dielectric films

Similar Documents

Publication Publication Date Title
EP1444724B1 (en) Method for photolithographic structuring by means of a carbon hard mask layer which has a diamond-like hardness and is produced by means of a plasma-enhanced deposition method
DE4138842C2 (en) Gate electrode and method of making the same
DE10219398B4 (en) Manufacturing method for a trench arrangement with trenches of different depths in a semiconductor substrate
DE4434230A1 (en) Chemical-mechanical polishing process for leveling insulating layers
DE4413152B4 (en) Method for generating structure in a semiconductor component
EP0656651A2 (en) Process for the manufacturing of an integrated circuit device
EP0642159A1 (en) Method of manufacturing a bit line contact hole for a storage cell
EP1540712B1 (en) Method for production of a semiconductor structure
DE10154820A1 (en) Method for manufacturing a mask for semiconductor structures
DE102006048960B4 (en) Method for producing insulation structures with integrated deep and shallow trenches
DE10052208C2 (en) Method for producing a field effect transistor using an adjustment technology based on side wall spacing elements
DE102010003129B4 (en) A method of manufacturing a device on a substrate
DE19719909A1 (en) Dual damascene process for integrated circuits
DE10324055B4 (en) Method for producing an integrated stacked capacitor
DE102004040798A1 (en) Mask for a semiconductor structure formed by applying a moulding layer over the whole structure, structuring, applying a hard mask, planarising and removing the remaining moulded layer
DE4239075C1 (en) Process for the global planarization of surfaces of integrated semiconductor circuits
DE4200284C2 (en) Semiconductor device and method for its production
DE10312202B4 (en) Method for producing an etching mask on a microstructure, in particular a semiconductor structure with trench capacitors, and corresponding use of the etching mask
EP1198833B1 (en) Method for producing a semiconductor memory element
DE10338503B3 (en) Producing hard mask for semiconductor structure involves providing structured mask layer on hard mask layer, ion implantation, removing structured layer, structuring hard mask layer by selectively etching non-implanted or implanted region
DE102004045492B4 (en) An etching method for producing a semiconductor device having a lower capacitor electrode
DE10354717B4 (en) TEOS-supported oxide CMP process
DE102004059034B4 (en) A method of making a hardmask in a capacitor device and a hardmask for use in a capacitor device
DE10042932C2 (en) Process for producing a metal contact in a dielectric
DE4309611A1 (en) Manufacturing process for a contact hole

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection