DE102004021226A1

DE102004021226A1 - Semiconductor circuit module, e.g. for memory chips, has chips in two groups aligned at 180 degrees to each other so that each branch of signal line ends lies in y-direction

Info

Publication number: DE102004021226A1
Application number: DE102004021226A
Authority: DE
Inventors: Josef jun. Schuster
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2005-11-24

Abstract

Semiconductor circuit chips (1-4) are divided into groups on a circuit board (10) and lie beside each other along the x and y directions, the groups having different alignments to the plane of the circuit board. The first alignment (alpha) is rotated by 180 degrees w.r.t. the second alignment (beta), so that each branch (Z1,Z2) of the signal-line ends leading to the first and second group (G1,G2) of semiconductor chips lie in the y-direction. An independent claim is included for a method of manufacturing a semiconductor circuit module.

Description

Die Erfindung betrifft ein Halbleiterschaltungsmodul, insbesondere ein Halbleiterspeichermodul oder Halbleiterspeicherbereiche bzw. -gruppen auf größeren Baugruppen sowie ein Herstellungsverfahren dafür jeweils gemäß den Oberbegriffen der unabhängigen Patentansprüche 1 und 12.The The invention relates to a semiconductor circuit module, in particular a Semiconductor memory module or semiconductor memory areas or groups on larger assemblies and a manufacturing method therefor according to the preambles the independent one claims 1 and 12.

Bei den immer höher werdenden Betriebsfrequenzen, mit denen heutige Halbleiterschaltungsmodule, insbesondere Halbleiterspeichermodule Halbleiterspeichermodul oder Halbleiterspeicherbereiche bzw. -gruppen auf größeren Baugruppen betrieben werden, muss besonderer Wert auf möglichst kurze Signallaufzeiten, das heißt auf möglichst kurze Signalwege der auf dem Halbleiterschaltungsmodul geführten Signalleitungen gelegt werden.at the higher and higher expectant operating frequencies with which today's semiconductor circuit modules, in particular semiconductor memory modules semiconductor memory module or Semiconductor memory areas or groups are operated on larger assemblies, must pay special attention to possible short signal delays, that is on as possible short signal paths of the guided on the semiconductor circuit module signal lines be placed.

Bei bekannten, in den beiliegenden 4A und 4B dargestellten Halbleiterspeichermodulen 10 befinden sich jeweils vier oder acht Speicherchips 1–4 (4A) bzw. fünf oder zehn Speicherchips 1–5 (4B) auf einer Schaltungs- oder Verdrahtungsplatte 10. Ein über ein Treiberglied 11 auf der Schaltungsplatte 10 geführter Signalleitungsbus S verzweigt sich an einem bezogen auf die in x-Richtung aufgereihten Speicherchips 1–4 bzw. 1–5 mittig liegenden Verzweigungspunkt T in zwei möglichst gleich lange Zweige Z1, Z2, so dass diese eine gleich lange Signallaufzeit aufweisen. Obwohl in den 4A und 4B zur Vereinfachung nur eine Leitung des Signalleitungsbusses S dargestellt ist, ist es dem Fachmann deutlich, dass ein derartiger Signalleitungsbus aus einer größeren Anzahl von zu entsprechenden Anschlusspins P1–Pi geführten Signalleitungen besteht.In known, in the accompanying 4A and 4B shown semiconductor memory modules 10 are each four or eight memory chips 1 - 4 ( 4A ) or five or ten memory chips 1 - 5 ( 4B ) on a circuit or wiring board 10 , On via a driver link 11 on the circuit board 10 led signal line bus S branches at one with respect to the arrayed in the x-direction memory chips 1 - 4 respectively. 1 - 5 branching point T lying centrally in two branches Z1, Z2 which are as long as possible so that they have an equal signal propagation time. Although in the 4A and 4B For simplicity, only one line of the signal line bus S is shown, it is clear to those skilled in the art that such a signal line bus consists of a larger number to corresponding terminal pins P1-Pi guided signal lines.

Auf den in den 4A und 4B gezeigten konventionellen Halbleiterspeichermodulen (z.B. DIMM-Module) ergeben sich bis zum Verzweigungspunkt T Leitungslängen von ca. 60 mm und vom Verzweigungspunkt T Leitungslängen von ca. 40 bis 50 mm, was derzeit eine Bustaktzeit von höchstens 400 MHz nur mit zusätzlichen Treibergliedern zulässt. In den 4A und 4B ist unschwer zu erkennen, dass die einzelnen Halbleiterspeicherchips 1–4 bzw. 1–5 bezogen auf die Ebene der Schaltungsplatte alle dieselbe Ausrichtung haben, wie durch die Marke M im linken oberen Eck der Speicherchips dargestellt ist. Ferner sind bei diesen konventionellen Halbleiterschaltungsmodulen sämtliche Speicherchips 1–4 bzw. 1–5 linear in einer Richtung x, die die Längsrichtung der Schaltungsplatte 10 angibt, nebeneinander in derselben Ausrichtung angeordnet. Eine symmetrische Führung der Signalleitungen des Signalleitungsbusses S ist bei den veranschaulichten konventionellen Halbleiterspeichermodulen 10 nur in der in den 4A und 4B gezeigten Weise möglich und sinnvoll.On the in the 4A and 4B shown conventional semiconductor memory modules (eg DIMM modules) arise up to the branch point T line lengths of about 60 mm and the branch point T line lengths of about 40 to 50 mm, which currently allows a bus clock of at most 400 MHz only with additional driver elements. In the 4A and 4B It is not difficult to see that the individual semiconductor memory chips 1 - 4 respectively. 1 - 5 with respect to the plane of the circuit board all have the same orientation, as represented by the mark M in the upper left corner of the memory chips. Further, in these conventional semiconductor circuit modules, all the memory chips 1 - 4 respectively. 1 - 5 linear in a direction x, which is the longitudinal direction of the circuit board 10 indicates juxtaposed in the same orientation. A symmetrical routing of the signal lines of the signal line bus S is in the illustrated conventional semiconductor memory modules 10 only in the in the 4A and 4B shown way possible and useful.

Angesichts der erwähnten langen Signalleitungen und der dadurch bedingten langen Signallaufzeiten benötigt man bei den herkömmlichen Halbleiterschaltungsmodulen, um die geforderten hohen Bustaktfrequenzen einhalten zu können, zusätzliche Treiberbausteine zwischen dem Verzweigungspunkt T und den Zweigen Z1 und Z2 des Signalleitungsbusses S, die auf der Schaltungsplatte zusätzlichen Einbauplatz brauchen und die die Herstellungskosten des Halbleiterschaltungsmoduls verteuern.in view of the mentioned long signal lines and the resulting long signal propagation times needed one with the conventional one Semiconductor circuit modules to the required high bus clock frequencies to be able to comply additional driver blocks between the branch point T and the branches Z1 and Z2 of the signal line bus S, which need additional space on the circuit board and which increase the manufacturing costs of the semiconductor circuit module.

Aufgabe der Erfindung ist es, ein Halbleiterschaltungsmodul, insbesondere Halbleiterspeichermodul oder eine Halbleiterspeichergruppe und ein Herstellungsverfahren dafür anzugeben, die die obigen Nachteile herkömmlicher Halbleiterschaltungs module durch eine neuartige Anordnung und Ausrichtung der Halbleiterschaltungschips auf der Schaltungsplatte vermeiden und kürzere Signalbusleitungen mit kürzeren Signallaufzeiten ohne zusätzliche Treiberglieder ermöglichen.task The invention is a semiconductor circuit module, in particular Semiconductor memory module or a semiconductor memory array and a manufacturing method to specify which are the above disadvantages of conventional Semiconductor circuit modules by a novel arrangement and alignment avoid the semiconductor circuit chips on the circuit board and shorter ones Signal bus lines with shorter Signal propagation times without additional driver elements enable.

Gelöst wird diese Aufgabe durch ein Halbleiterschaltungsmodul mit einer Anzahl k von mehreren gleichartigen auf einer Schaltungsplatte nebeneinander montierten Halbleiterschaltungschips insbesondere Halbleiterspeicherchips, und mindestens einem auf der Schaltungsplatte geführten Signalleitungsbus jeweils mit einer Anzahl von Signalleitungen, die sich parallel zu jeweils zugeordneten Anschlusspins der parallel verdrahteten Halbleiterschaltungschips von einem zentral liegenden Verzweigungspunkt aus verzweigen und ausgehend vom Verzweigungspunkt jeweils im Wesentlichen die gleiche Länge und Signallaufzeit aufweisen. Die Erfindung ist dadurch gekennzeichnet, dass die Halbleiterschaltungschips auf der Schaltungsplatte in Gruppen unterteilt sind und in einer auf die Ebene der Schaltungsplatte bezogenen ersten lateralen Richtung und einer im rechten Winkel zur ersten Richtung weisenden zweiten lateralen Richtung nebeneinander liegen, wobei wenigstens eine erste Gruppe n in der zweiten lateralen Richtung nebeneinander liegende Halbleiterschaltungschips mit einer auf die Ebene der Schaltungsplatte bezogenen ersten Ausrichtung und wenigstens eine zweite Gruppe, die in der ersten lateralen Richtung zu der Halbleiterschaltungschips der ersten Gruppe gereiht sind, n in der zweiten lateralen Richtung nebeneinander liegende Halbleiterschaltungschips mit einer zweiten auf die Ebene der Schaltungsplatte bezogenen Ausrichtung aufweisen, und die erste Ausrichtung um 180° gegenüber der zweiten Ausrichtung verdreht ist, so dass jeder der zur ersten und zweiten Gruppe der Halbleiterschaltungschips führenden Zweige der Signalleitungsenden in der zweiten lateralen Richtung liegen.This object is achieved by a semiconductor circuit module having a number k of a plurality of similar on a circuit board side by side mounted semiconductor circuit chips, in particular semiconductor memory chips, and at least one guided on the circuit board signal line bus each having a number of signal lines extending parallel to each associated terminal pins of the parallel-wired semiconductor circuit chips of Branching out of a central branch point and starting from the branch point have substantially the same length and signal propagation time. The invention is characterized in that the semiconductor circuit chips on the circuit board are divided into groups and juxtaposed in a first lateral direction related to the circuit board plane and a second lateral direction pointing at right angles to the first direction, at least one first group n in semiconductor circuit chips juxtaposed with the second lateral direction and having a first orientation related to the plane of the circuit board and at least one second group arranged in the first lateral direction to the semiconductor circuit chips of the first group; n semiconductor circuit chips adjacent to each other in the second lateral direction having a second one to the plane of the circuit board related orientation, and the first orientation is rotated by 180 ° with respect to the second orientation, so that each of the leading to the first and second group of semiconductor circuit chips branch e of the signal line ends in the second late lying in the right direction.

Durch die erfindungsgemäß vorgeschlagene andere Anordnung der Halbleiterschaltungschips sowohl in x- als auch in y-Richtung nebeneinander und durch ihre gedrehte Ausrichtung wird eine gleichartige sternförmige Verdrahtung mit kürzeren Signallaufzeiten erreicht.By the invention proposed other Arrangement of the semiconductor circuit chips in both x- and in y-direction next to each other and by their rotated alignment becomes a similar star-shaped Wiring with shorter Signal transit times achieved.

Eine überschlägige Berechnung der Signalleitungslängen ergibt gegenüber herkömmlichen, z. B. den anhand der 4A und 4B veranschaulichten, Halbleiterspeichermodulen eine Gesamtverringerung der Länge der Signalbusleitungen von etwa 50 mm, was einem Gewinn der Signallaufzeit von 200 bis 250 ps entspricht. Obwohl bislang allgemein vom Signalleitungsbus die Rede ist, soll deutlich gemacht werden, dass diese Bezeichnung hier Adressbus, Dateneingabe/-ausgabebus und auch Befehlsbus angibt.An approximate calculation of the signal line lengths compared to conventional, z. B. the basis of the 4A and 4B As illustrated in FIG. 1, semiconductor memory modules provide an overall reduction in the length of the signal bus lines of approximately 50 mm, which corresponds to an increase in signal propagation time of 200 to 250 ps. Although so far generally speaking of the signal line bus, it should be made clear that this name indicates address bus, data input / output bus and also command bus.

Vorzugsweise beträgt die Anzahl n der in y-Richtung hintereinander gereihten Halbleiterschaltungschips, das heißt die Anzahl der Chips jeweils in der ersten und zweiten Gruppe n = 2. Die Anzahl k der auf der Schaltungsplatte 10 montierten bzw. montierbaren Halbleiterschaltungschips ist bei diesem Ausführungsbeispiel ein ganzzahliges Vielfaches von 2 × n, das heißt zum Beispiel k = 4, 8, 12, 16 usw. Im Fall die Anzahl k größer als 4 ist, das heißt zum Beispiel 8, 12, 16 usw. werden mehrere jeweils einander zugeordnete erste und zweite Gruppen auf der Schaltungsplatte in der ersten lateralen Richtung nebeneinander angeordnet. Bei dem letztgenannten Ausführungsbeispiel liegt der Verzweigungspunkt der jeweiligen Signalleitung für jede zugeordnete erste und zweite Gruppe auf einer Symmetrielinie, die in der Mitte zwischen jeder ersten und zweiten Gruppe in der zweiten lateralen Richtung läuft.Preferably, the number n of the semiconductor circuit chips sequentially arrayed in the y-direction, that is, the number of chips in each of the first and second groups is n = 2. The number k of the circuit board 10 mounted semiconductor circuit chips in this embodiment is an integer multiple of 2 × n, that is, for example, k = 4, 8, 12, 16, etc. In case the number k is larger than 4, that is, for example, 8, 12, 16, etc., a plurality of respective first and second groups are arranged on the circuit board side by side in the first lateral direction. In the latter embodiment, the branching point of the respective signal line for each associated first and second group lies on a line of symmetry which runs in the middle between each first and second group in the second lateral direction.

Bei einem alternativen Ausführungsbeispiel kann die Anzahl k der auf der Schaltungsplatte montierten bzw. zu montierenden Halbleiterchips 5, 10, 15, 20 usw. betragen. In diesem Fall befindet sich in der Mitte zwischen jeder einander zugeordneten ersten und zweiten Gruppe eine dritte Gruppe, die ein einzelnes Halbleiterchip umfasst, das symmetrisch zwischen zwei Halbleiterchips der ersten und zweiten Gruppe liegt. Die Ausrichtung dieses einzelnen Halbleiterschaltungschips der dritten Gruppe liegt im rechten Winkel zur ersten und zweiten Ausrichtung (der ersten und zweiten Gruppe). Ferner liegt in diesem Ausführungsbeispiel des erfindungsgemäßen Halbleiterschaltungsmoduls der Verzweigungspunkt der jeweiligen Signalleitung auf einer in der Mitte des einzelnen Halbleiterschaltungschips der dritten Gruppe liegenden und in der zweiten lateralen Richtung laufenden Symmetrielinie und der der jeweiligen Signalleitung zugeordnete Anschlusspin des Halbleiterschaltungschips der dritten Gruppe ist mit der zugeordneten Signalleitung in unmittelbarer Nähe des Verzweigungspunkts verbunden. Bei dem zuletzt genannten Ausführungsbeispiel sind auf der Schaltungsplatte für den Fall, dass die Anzahl k der Halbleiterschaltungschips 10, 15, 20, usw. beträgt, 2, 3, 4, usw. jeweils einander zugeordnete erste, zweite und dritte Gruppen in der ersten lateralen Richtung nebeneinander angeordnet.at an alternative embodiment the number k of the circuit board mounted or mounted Semiconductor chips 5, 10, 15, 20, etc. amount. In this case is located in the middle between each first and one associated with each other second group a third group, which is a single semiconductor chip that is symmetrical between two semiconductor chips of the first and second group lies. The orientation of this single semiconductor circuit chip the third group is at right angles to the first and second Alignment (of the first and second group). Furthermore, lies in this embodiment the semiconductor circuit module according to the invention the branch point of the respective signal line on an in the middle of the single semiconductor circuit chip of the third group lying and running in the second lateral direction symmetry line and the terminal pin assigned to the respective signal line Semiconductor circuit chips of the third group is associated with the Signal line in the immediate vicinity connected to the branch point. In the latter embodiment are on the circuit board for the case that the number k of the semiconductor circuit chips 10, 15, 20, etc., 2, 3, 4, etc. each associated first, second and third Groups arranged side by side in the first lateral direction.

Durch die erfindungsgemäße neuartige Anordnung und Ausrichtung der Halbleiterschaltungschips lassen sich, wie schon erwähnt, nicht nur die Signalleitungen eines Adressbusses sondern auch die eines Dateneingabe/-ausgabebusses sowie eines Befehlsbusses so führen, dass deren Signallaufzeiten verkürzt sind. Die durch die Erfindung ermöglichte gabelartig sich verzweigenden und parallel in der zweiten lateralen Richtung laufenden Signalleitungsenden gestatten im Falle mehrerer voneinander getrennter Signalleitungsbusse oder mehrerer Busgruppen dass die jeweiligen sich verzweigenden gabelartigen Enden der einzelnen Signalleitungsbusse oder jeder Busgruppe kammartig ineinander laufen. Wenn somit, wie bei einem Ausführungsbeispiel, die sich gabelartig verzweigenden Enden von zwei Signalleitungsbussen oder zwei Busgruppen von zwei Seiten in der zweiten lateralen Richtung zu den einzelnen Halbleiterschaltungschips der Gruppen geführt werden, wird erreicht, dass diese sich gabelartig verzweigenden Enden der beiden Signalleitungsbusse oder Busgruppen gegensinnig zueinander laufen. Dadurch hebt sich eventuelles Übersprechen auf und die Signalqualität ist verbessert.By the inventive novel Arrangement and alignment of the semiconductor circuit chips can be as already mentioned, not only the signal lines of an address bus but also the lead a data input / output bus and a command bus so that whose signal transit times are shortened are. The allowable by the invention forked branching and signal lines ending in parallel in the second lateral direction allow in the case of several separate signal line buses or more bus groups that each branching out forked ends of the individual signal line buses or each Bus group run into each other like a comb. If so, like one Embodiment, the forked branching ends of two signal line buses or two bus groups from two sides in the second lateral direction be led to the individual semiconductor circuit chips of the groups, is achieved that these forked branching ends of the two signal line buses or bus groups in opposite directions to each other to run. This eliminates any crosstalk and improves signal quality.

Das erfindungsgemäße Halbleiterschaltungsmodul kann vorteilhaft und bevorzugt mit Halbleiterspeicherchips als die Halbleiterschaltungschips bestückt werden. Gemäß der neuesten Technologie sind diese Halbleiterspeicherchips bevorzugt DDR-DRAM-Speicherchips.The inventive semiconductor circuit module can be advantageous and preferred with semiconductor memory chips than the Semiconductor circuit chips populated become. According to the latest Technology, these semiconductor memory chips are preferred DDR DRAM memory chips.

Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterschaltungsmoduls, welches auf einer Schaltungsplatte eine Anordnung von einander zugehörigen Signalleitungen mindestens eines Signalleitungsbusses und eine Anzahl k von gleichartigen Halbleiterschaltungschips, insbesondere Halbleiterspeicherchips, deren den jeweiligen Signalleitungen zugeordnete Anschlusspins durch entsprechende Lötstützpunkte parallel mit den zugehörigen Signalleitungen des Signalleitungsbusses zu verbinden sind, aufweist, so dass die sich zu den Lötstützpunkten erstreckenden Signalleitungsenden von einem zentralen Verzweigungspunkt zwei Zweige mit im Wesentlichen gleicher Länge und Signallaufzeit bilden, kennzeichnet sich dadurch, dass die Halbleiterschaltungschips auf der Schaltungsplatte in Gruppen unterteilt und in einer auf die Ebene der Schaltungsplatte bezogenen ersten lateralen Richtung und in einer im rechten Winkel zur ersten lateralen Richtung weisenden zweiten lateralen Richtung nebeneinander so angeordnet werden, dass wenigstens eine erste Gruppe von n in der zweiten lateralen Richtung nebeneinander liegenden Halbleiterschaltungschips, die in der ersten lateralen Richtung zu den Halbleiterschaltungschips der ersten Gruppe gereiht sind, eine auf die Ebene der Schaltungsplatte bezogene erste Ausrichtung und wenigstens eine zweite Gruppe von n in der zweiten lateralen Richtung nebeneinander liegenden Halbleiterschaltungschips eine auf die Ebene der Schaltungsplatte bezogene zweite Ausrichtung erhalten, die um 180° gegenüber der ersten Ausrichtung verdreht ist und dass jeder der mit den Halbleiterschaltungschips der ersten und zweiten Gruppe parallel zu verdrahtenden Zweige der Signalleitungen in derselben, nämlich der zweiten lateralen Richtung geführt werden. Mit diesem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterschaltungsmoduls, insbesondere Halbleiterspeichermoduls lässt sich nach dem oben Gesagten ein Halbleiterschaltungsmodul mit deutlich verringerten Signallaufzeiten auf dem Signalleitungsbus oder den Signalleitungsbussen realisieren, das ohne zusätzliche Treiberbausteine auskommt, bei dem die Qualität der über den Signalleitungsbus oder die Signalleitungsbusse laufenden Signale verbessert ist, so dass sich allgemein höhere Bustaktfrequenzen verwirklichen lassen.An inventive method for producing a semiconductor circuit module, which on a circuit board an array of mutually associated signal lines of at least one signal line bus and a number k of similar semiconductor circuit chips, in particular semiconductor memory chips, their respective signal lines associated terminal pins to be connected by corresponding solder pads in parallel with the associated signal lines of the signal line bus in that the signal line ends extending to the soldering pads form two branches of substantially equal length and signal propagation time from a central branch point, characterized in that the semiconductor circuit chips on the circuit board are divided into groups and referenced to the plane of the circuit board first lateral direction and at a right angle to the first lateral Rich directionally disposed second lateral direction are arranged side by side so that at least a first group of n in the second lateral direction adjacent semiconductor circuit chips, which are arranged in the first lateral direction to the semiconductor circuit chips of the first group, a related to the plane of the circuit board first orientation and at least a second group of n semiconductor circuit chips juxtaposed in the second lateral direction receive a second-plane-plane-oriented second orientation that is rotated 180 ° from the first orientation and that each of the first and second group semiconductor circuit chips is parallel to wiring branches of the signal lines are guided in the same, namely the second lateral direction. With this method according to the invention for producing a semiconductor circuit module, in particular a semiconductor memory module, a semiconductor circuit module with significantly reduced signal propagation times can be realized on the signal line bus or the signal line buses, which requires no additional driver components, in which the quality of the signals passing via the signal line bus or the signal line buses is improved so that generally higher bus clock frequencies can be realized.

Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen Halbleiterschaltungsmoduls und eines Herstellungsverfahrens dafür werden nachstehend anhand sich beispielhaft auf ein Halbleiterspeichermodul beziehenden bevorzugten Ausführungsbeispielen bezogen auf die Zeichnung näher beschrieben. Die Zeichnungsfiguren zeigen im Einzelnen:The above and further advantageous features of a semiconductor circuit module according to the invention and a manufacturing method thereof are explained below Exemplary to a semiconductor memory module related preferred embodiments closer to the drawing described. The drawing figures show in detail:

1A eine schematische Draufsicht auf ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halblei terspeichermoduls mit vier parallel verdrahteten Halbleiterspeicherchips; 1A a schematic plan view of a first embodiment of a semicon terspeichermoduls invention with four parallel-wired semiconductor memory chips;

1B eine schematische Draufsicht auf ein zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterspeichermoduls mit fünf parallel verdrahteten Halbleiterspeicherchips; 1B a schematic plan view of a second embodiment of a semiconductor memory module according to the invention with five parallel-wired semiconductor memory chips;

2A eine schematische Draufsicht auf eine Variante des Halbleiterspeichermoduls gemäß 1A mit acht parallel verdrahteten Halbleiterspeicherchips; 2A a schematic plan view of a variant of the semiconductor memory module according to 1A with eight parallel-wired semiconductor memory chips;

2B eine schematische Draufsicht auf eine Variante des Halbleiterspeichermoduls gemäß 1B, bei dem zehn Halbleiterspeicherchips auf einer Schaltungsplatte angeordnet und parallel verdrahtet sind; 2 B a schematic plan view of a variant of the semiconductor memory module according to 1B in which ten semiconductor memory chips are arranged on a circuit board and wired in parallel;

3A eine schematische Draufsicht auf ein weiteres erfindungsgemäßes Ausführungsbeispiel eines Halbleiterspeichermoduls, das eine Variante des in 1A gezeigten Halbleiterspeichermoduls ist und bei dem drei verschiedene Signalleitungsbusse auf der Schaltungsplatte zu den einzelnen Halbleiterspeicherchips geführt sind; 3A a schematic plan view of another inventive embodiment of a semiconductor memory module, which is a variant of in 1A and wherein three different signal line buses on the circuit board are routed to the individual semiconductor memory chips;

3B eine schematische Draufsicht auf ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterspeichermoduls, bei dem wie in 1B fünf Halbleiterspeicherchips auf einer Schaltungsplatte angeordnet sind, bei dem jedoch drei verschiedene Signalleitungsbusse auf der Schaltungsplatte zu den Halbleiterspeicherchips geführt sind; 3B a schematic plan view of a further embodiment of a semiconductor memory module according to the invention, in which as in 1B five semiconductor memory chips are arranged on a circuit board, but in which three different signal line buses are guided on the circuit board to the semiconductor memory chips;

4A und 4B schematische Draufsichten der eingangs bereits beschriebenen herkömmlichen Halbleiterspeichermodule. 4A and 4B schematic plan views of the above-described conventional semiconductor memory modules.

Zunächst zeigt 1A schematisch ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterschaltungsmoduls. Auf einer Schaltungsplatte 10 sind vier Speicherchips 1–4 in einer ersten auf die Ebene der Schaltungsplatte 10 bezogenen lateralen Richtung x und einer zweiten lateralen Richtung y nebeneinander angeordnet. Zum Beispiel bezeichnet die erste laterale Richtung x die (längere) Längsrichtung der Schaltungsplatte 10 und y deren (kürzere) Breitenrichtung, und das Halbleiterspeichermodul kann zum Beispiel ein DIMM-Modul sein. Mit M sind Marken auf den Halbleiterspeicherchips bezeichnet, die deren Ausrichtung auf der Schaltungsplatte 10 angeben. Hinsichtlich der Zweige Z₁ und Z₂ eines Signalleitungsbusses S bilden die Halbleiterspeicherchips 1 und 2 eine erste Gruppe G1 und die Halbleiterspeicherchips 3 und 4 eine zweite Gruppe G2. Die Halbleiterspeicherchips 1 und 2 der ersten Gruppe G1 sind, wie die Marken M und der Pfeil α angeben, in der ersten lateralen Richtung x orientiert, während die Halbleiterspeicherchips 3 und 4 der zweiten Gruppe G2, wie deren Marken M und der Pfeil β angibt, in –x-Richtung orientiert sind, so dass die zweite Ausrichtung β der Halbleiterspeicherchips 3 und 4 der zweiten Gruppe G2 um 180° gegenüber der ersten Ausrichtung α der Halbleiterspeicherchips 1 und 2 der ersten Gruppe G1 gedreht ist. Von den auf der Schaltungsplatte 10 parallel mit entsprechenden Anschlusspins P1–Pi der Halbleiterspeicherchips 1–4 zu verdrahtenden Signalleitungen des Signalleitungsbusses S ist in der Figur zur Vereinfachung lediglich eine einzelne Leitung und eingangsseitig ein Treiberglied 11 dargestellt. Es sollte jedoch verständlich sein, dass sich alle Signalleitun gen des Signalleitungsbusses S an einem Verzweigungspunkt T verzweigen, der auf einer (nicht eingezeichneten) Symmetrielinie zwischen den Halbleiterspeicherchips 1 und 2 der ersten (links dargestellten) Gruppe G1 und den Halbleiterspeicherchips 3 und 4 der zweiten (rechts dargestellten) Gruppe G2 liegt.First shows 1A schematically a first embodiment of a semiconductor circuit module according to the invention. On a circuit board 10 are four memory chips 1 - 4 in a first on the plane of the circuit board 10 related lateral direction x and a second lateral direction y arranged side by side. For example, the first lateral direction x denotes the (longer) longitudinal direction of the circuit board 10 and y its (shorter) width direction, and the semiconductor memory module may be, for example, a DIMM module. M denotes marks on the semiconductor memory chips, and their alignment on the circuit board 10 specify. With regard to the branches Z ₁ and Z _{2 of} a signal line bus S, the semiconductor memory chips form 1 and 2 a first group G1 and the semiconductor memory chips 3 and 4 a second group G2. The semiconductor memory chips 1 and 2 of the first group G1 are, as the marks M and the arrow indicate α, oriented in the first lateral direction x, while the semiconductor memory chips 3 and 4 of the second group G2, as indicated by the marks M and the arrow β, are oriented in the -x direction, so that the second orientation β of the semiconductor memory chips 3 and 4 of the second group G2 by 180 ° with respect to the first orientation α of the semiconductor memory chips 1 and 2 the first group G1 is rotated. From the on the circuit board 10 in parallel with corresponding connection pins P1-Pi of the semiconductor memory chips 1 - 4 to be wired signal lines of the signal line bus S is in the figure for simplicity only a single line and the input side, a driver element 11 shown. However, it should be understood that all Signalleitun conditions of the signal line bus S branch at a branch point T, on a (not shown) symmetry line between the semiconductor memory chips 1 and 2 the first group (shown left) G1 and the semiconductor memory chips 3 and 4 the second (right) group G2 is located.

Durch die oben erwähnte entgegengesetzt orientierte Ausrichtung der Halbleiterspeicherchips 3 und 4 gegenüber der der Halbleiterspeicherchips 1 und 2 und durch die Anordnung aller vier Halbleiterspeicherchips 1–4 nebeneinander sowohl in der ersten lateralen Richtung x als auch der zweiten lateralen Richtung y wird eine gabelartige parallele Führung der Enden der Signalleitungen, das heißt ihre Zweige Z1 und Z2 in der zweiten lateralen Richtung y erreicht.By the above-mentioned oppositely oriented alignment of the semiconductor memory chips 3 and 4 opposite to the semiconductor memory chips 1 and 2 and by the arrangement of all four semiconductor memory chips 1 - 4 Next to each other in both the first lateral direction x and the second lateral direction y, a fork-like parallel guidance of the ends of the signal lines, that is, their branches Z1 and Z2, is achieved in the second lateral direction y.

Im Vergleich zu dem entsprechenden in 4A dargestellten herkömmlichen Halbleiterschaltungsmodul wird auf diese Weise eine wesentliche Verkürzung der Signalleitungslängen und dadurch der Signallaufzeiten auf dem Signalleitungsbus erreicht.Compared to the corresponding in 4A illustrated conventional semiconductor circuit module is achieved in this way a significant reduction of the signal line lengths and thereby the signal propagation times on the signal line bus.

In 2A ist eine Variante eines erfindungsgemäßen Halbleiterspeichermoduls mit acht auf einer Schaltungsplatte 10 in der erfindungsgemäßen Anordnung und Ausrichtung liegenden Halbleiterspeicherchips gezeigt. Für ein symmetrisches Routing der Signalleitungen des Signalleitungsbusses S sind in der ersten lateralen Richtung x zwei erste Gruppen G1 aus Halbleiterspeichermodulen 1 und 2 und zwei zweite Gruppen G2 aus Halbleiterspeichermodulen 3 und 4 hintereinander angeordnet und es sind zwei Verzweigungspunkte T jeweils in der Mitte zwischen jeder ersten und zweiten Gruppe G1 und G2 gebildet. Dem Fachmann ist unmittelbar einleuchtend, dass ausgehend von den in den 1A und 2A gezeigten Ausfüh rungsbeispielen erfindungsgemäße Halbleiterspeichermodule mit 4, 8, 12, 16 usw. Halbleiterspeicherchips in der erfindungsgemäßen Weise realisiert werden können, das heißt die Anzahl k der auf der Schaltungsplatte 10 in der erfindungsgemäßen Weise angeordneten Halbleiterspeicherchips ist ein ganzzahliges Vielfaches von 4.In 2A is a variant of a semiconductor memory module according to the invention with eight on a circuit board 10 shown in the inventive arrangement and alignment semiconductor memory chips. For a symmetrical routing of the signal lines of the signal line bus S, two first groups G1 of semiconductor memory modules are in the first lateral direction x 1 and 2 and two second groups G2 of semiconductor memory modules 3 and 4 arranged one behind the other and two branch points T are formed in each case in the middle between each first and second group G1 and G2. The skilled person is immediately apparent that starting from the in the 1A and 2A shown embodiments with semiconductor memory modules according to the invention with 4, 8, 12, 16, etc. semiconductor memory chips can be realized in the manner according to the invention, that is, the number k on the circuit board 10 arranged in the inventive manner semiconductor memory chips is an integer multiple of 4 ,

In 1B ist in Form einer schematischen Draufsicht ein zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterspeichermoduls dargestellt, bei dem auf einer Schaltungsplatte 10 fünf Halbleiterspeicherchips angeordnet und parallel mit Signalleitungen eines Signalleitungsbusses S verdrahtet sind. Für die erste und zweite Gruppe G1 und G2 aus Halbleiterspeicherchips 1, 2 sowie 3 und 4 gilt das zuvor anhand der 1A ausgeführte. Zwischen diesen beiden ersten Gruppen G1 und G2 aus Halbleiterspeicherchips befindet sich ein eine dritte Gruppe G3 bildendes einzelnes Halbleiterspeicherchip 5 welches bezogen auf die Ebene der Schaltungsplatte 10 eine dritte durch die Marke M und den Pfeil y angedeutete Ausrichtung und zwar in der zweiten lateralen Richtung y hat, die gegenüber der ersten Ausrichtung α und auch gegenüber der zweiten Ausrichtung β um 90° gedreht ist. 1B macht deutlich, dass der einzelne Halbleiterspeicherchip 5 der dritten Gruppe G3 direkt zwischen den in +y-Richtung oberen Halbleiterspeicherchips 1 und 3 der ersten und zweiten Gruppe G1, G2 liegt. Mit dieser Anordnung und Ausrichtung der Halbleiterspeicherchips 1–5 auf der Schaltungsplatte 10 lässt sich das in 1B gezeigte Routing der Signalleitungen des Signalleitungsbusses S so ausführen, dass auch hier die Signallaufzeiten gegenüber dem herkömmlichen in 4B gezeigten Halbleiterspeichermodul wesentlich verkürzt sind und zwar ohne zusätzliche Treiberbausteine. Der Verzweigungspunkt T der Signalleitungen des Signalleitungsbusses S befindet sich zentral auf einer Symmetrielinie, das heißt in der Mitte des einzelnen Halbleiterspeicherchips 5 der dritten Gruppe G3 und zwar an dessen unterem Ende, so dass sich von dort aus einerseits kurze Verdrahtungen zu den den Signalleitungen zugeordneten Anschlusspins des fünften Halbleiterspeicherchips und zum anderen relativ kurze Zweige Z1 und Z2 der Signalleitungen zu den Halbleiterspeicherchips 1 bis 4 der ersten und zweiten Gruppe G1 und G2 ergeben, die ebenfalls, wie in 1A in der zweiten lateralen Richtung y jedoch in –y-Richtung laufen.In 1B is shown in the form of a schematic plan view of a second embodiment of a semiconductor memory module according to the invention, in which on a circuit board 10 five semiconductor memory chips arranged and wired in parallel with signal lines of a signal line bus S. For the first and second groups G1 and G2 of semiconductor memory chips 1 . 2 such as 3 and 4 this applies previously on the basis of 1A executed. Between these two first groups G1 and G2 of semiconductor memory chips there is a single semiconductor memory chip forming a third group G3 5 which related to the plane of the circuit board 10 a third orientation indicated by the mark M and the arrow y, in the second lateral direction y, which is rotated by 90 ° with respect to the first orientation α and also with respect to the second orientation β. 1B makes it clear that the single semiconductor memory chip 5 third group G3 directly between the + y-direction upper semiconductor memory chips 1 and 3 the first and second group G1, G2 is located. With this arrangement and alignment of the semiconductor memory chips 1 - 5 on the circuit board 10 can that be in 1B Run shown routing of the signal lines of the signal line bus S so that here too the signal propagation times compared to the conventional in 4B shown semiconductor memory module are significantly shortened and without additional driver components. The branching point T of the signal lines of the signal line bus S is located centrally on a line of symmetry, that is in the middle of the individual semiconductor memory chip 5 the third group G3, namely at its lower end, so that from there on the one hand short wirings to the signal pins associated terminal pins of the fifth semiconductor memory chip and the other relatively short branches Z1 and Z2 of the signal lines to the semiconductor memory chips 1 to 4 of the first and second groups G1 and G2, which also, as in 1A in the second lateral direction y, however, in the -y direction.

2B zeigt eine erweiterte Variante des eben beschriebenen und in 1B gezeigten erfindungsgemäßen Halbleiterspeichermoduls, bei dem zehn Halbleiterspeicherchips in der zuvor bezogen auf 1B erläuterten Anordnung auf der Schaltungsplatte 10 angeordnet sind. Das heißt, dass sich die aus den drei Gruppen G1–G3 bestehende Anordnung der Halbleiterspeicherchips in der ersten lateralen Richtung x auf der Schaltungsplatte 10 wiederholt. 2 B shows an extended variant of the just described and in 1B shown semiconductor memory module according to the invention, in which ten semiconductor memory chips in the previously referred to 1B explained arrangement on the circuit board 10 are arranged. That is, the arrangement of the semiconductor memory chips consisting of the three groups G1-G3 in the first lateral direction x on the circuit board 10 repeated.

Während bei den zuvor anhand der 1A, 1B, 2A, 2B beschriebenen Ausführungsbeispielen und deren Varianten eines erfindungsgemäßen Halbleiterschaltungsmoduls ein einzelner Signalleitungsbus S zu den einzelnen Halbleiterspeicherchips geführt ist, werden bei den in den 3A und 3B dargestellten und nachstehend erläuterten Ausführungsbeispielen eines erfindungsgemäßen Halbleiterschaltungsmoduls drei verschiedene Signalleitungsbusse oder drei Signalleitungsbusgruppen S1, S2 und S3 zu den einzelnen Halbleiterspeicherchips geführt.While at the previously using the 1A . 1B . 2A . 2 B described embodiments and their variants of a semiconductor circuit module according to the invention a single signal line bus S is guided to the individual semiconductor memory chips are in the in the 3A and 3B illustrated and explained below embodiments of a semiconductor circuit module according to the invention led three different signal line buses or three signal line bus groups S1, S2 and S3 to the individual semiconductor memory chips.

Die Anordnung und Ausrichtung der Halbleiterspeicherchips 1–4 gemäß 3A ist dieselbe wie die in 1A, und ein erster Signalleitungsbus S1 ist in derselben Weise zu den Halbleiterspeicherchips 1–4 geführt, wie bei dem in 1A gezeigten ersten Ausführungsbeispiel. Die sich in der zweiten lateralen Richtung y gabelartig verzweigenden Zweige Z11 und Z12 des ersten Signalleitungsbusses S1 sind nach oben, das heißt in +y-Richtung geöffnet. Aus diesem Grund kann ein zweiter Signalleitungsbus S2 mit seinen sich gabelartig verzweigenden Enden Z21 und Z22 von oben, das heißt in –y-Richtung zu anderen Anschlusspins Q1, Qi der Halbleiterspeicherchips 1–4 geführt werden. Für den Fall ankommender Signale laufen diese auf den Zweigen Z11 und Z12 des ersten Signalleitungsbusses S1 in +y-Richtung, während die Signale auf den in die Zweige Z21 und Z22 sich verzweigenden Leitungsenden des zweiten Signalleitungsbusses S2 in -y-Richtung, das heißt entgegengesetzt dazu laufen. Durch diese gegensinnigen Signalläufe hebt sich Übersprechen auf und die Signalqualität ist verbessert.The arrangement and orientation of the semiconductor memory chips 1 - 4 according to 3A is the same as the one in 1A and a first signal line bus S1 is in the same way as the semiconductor memory chips 1 - 4 led, as in the 1A shown first embodiment. The branches Z11 and Z12 of the first signal line bus S1 fork-like branching in the second lateral direction y are opened upwards, that is to say in the + y direction. For this reason, a second signal line bus S2 with its fork-like branching ends Z21 and Z22 from above, that is in the -y direction to other terminal pins Q1, Qi of the semiconductor memory crisps 1 - 4 be guided. In the case of incoming signals these run on the branches Z11 and Z12 of the first signal line bus S1 in the + y direction, while the signals on the branched into the branches Z21 and Z22 line ends of the second signal line bus S2 in the -y direction, that is opposite to run. Crosstalk is improved by these opposing signals and the signal quality is improved.

Gemäß 3A ist ein dritter Signalleitungsbus S3 mit seinen beiden Zweigen Z31 und Z32 in der Mitte zwischen den Zweigen Z21 und Z22 des zweiten Signalleitungsbusses S2 zu anderen Anschlusspins R1, Ri der vier Halbleiterspeicherchips 1–4 geführt und zwar so, dass die Signale jeweils des ersten Zweigs Z31 des dritten Signalleitungsbusses in +y-Richtung, d.h. entgegengesetzt zu denen des zweiten Zweigs Z32 des dritten Signalleitungsbusses S3 laufen (letztere laufen in –y-Richtung). Dies vermindert das Übersprechen und verbessert die Signalqualität.According to 3A is a third signal line bus S3 with its two branches Z31 and Z32 in the middle between the branches Z21 and Z22 of the second signal line bus S2 to other terminal pins R1, Ri of the four semiconductor memory chips 1 - 4 guided in such a way that the signals of each of the first branch Z31 of the third signal line bus in + y direction, ie opposite to those of the second branch Z32 of the third signal line bus S3 run (the latter run in the -y direction). This reduces crosstalk and improves signal quality.

Bei dem in 3B schematisch gezeigten weiteren erfindungsgemäßen Ausführungsbeispiel sind fünf Halbleiterspeicherchips 1–5 in der zuvor erläuterten und in 1B dargestellten Anordnung und Ausrichtung auf einer Schaltungsplatte 10 angeordnet. Die Signalleitungen eines ersten, zweiten und dritten Signalleitungsbusses S1, S2 und S3 sind parallel mit jedem einzelnen der fünf Halbleiterspeicherchips 1–5 verdrahtet und zwar mit jeweils unterschiedlichen Anschlusspins, die hier nicht näher bezeichnet sind. Anders als bei dem anhand der 3A beschriebenen erfindungsgemäßen Ausführungsbeispiel laufen sämtliche Zweige Z1, Z2 und Z21, Z22 sowie Z31 und Z32 der drei unterschiedlichen Signalleitungsbusses S1, S2 und S3 in die gleiche zweite laterale Richtung und zwar alle in die -y-Richtung.At the in 3B schematically shown another embodiment of the invention are five semiconductor memory chips 1 - 5 in the previously explained and in 1B illustrated arrangement and alignment on a circuit board 10 arranged. The signal lines of first, second and third signal line buses S1, S2 and S3 are in parallel with each one of the five semiconductor memory chips 1 - 5 wired and in each case with different connection pins, which are not specified here. Unlike the case of the 3A According to the embodiment of the invention described, all branches Z1, Z2 and Z21, Z22 and Z31 and Z32 of the three different signal line buses S1, S2 and S3 run in the same second lateral direction, all in the -y direction.

3B macht deutlich, dass sich die Signalleitungen der drei verschiedenen Signalleitungsbusse S1, S2 und S3 in einer einzigen Metallisierungsebene mit jeweils verkürzten Leitungslängen führen lassen. Es ist zu bemerken, dass in den 1A, 1B, 2A, 2B, 3A und 3B zur Vereinfachung jeweils nur eine einzelne Signalleitung des oder der Signalleitungsbusse S; S1–S3 und demnach auch nur einzelne Treiberbausteine 11, 111–113 dargestellt sind. 3B makes it clear that the signal lines of the three different signal line buses S1, S2 and S3 can be guided in a single metallization level, each with shortened line lengths. It should be noted that in the 1A . 1B . 2A . 2 B . 3A and 3B for simplification, only a single signal line of the signal line bus or buses S; S1-S3 and therefore only individual driver blocks 11 . 111 - 113 are shown.

Die auf einem erfindungsgemäßen Halbleiterspeichermodul in der erfindungsgemäßen Weise auf der Schaltungsplatte angeordneten und ausgerichteten und parallel verdrahteten Halbleiterspeicherchips können z. B. DDR-DRAM-Chips sein, und das Halbleiterspeichermodul kann die Form eines DIMM-Moduls haben.The on a semiconductor memory module according to the invention in the manner according to the invention the circuit board arranged and aligned and parallel wired semiconductor memory chips can, for. B. DDR DRAM chips, and the semiconductor memory module may take the form of a DIMM module to have.

Allerdings ist die Erfindung weder auf DIMM-Module noch auf die Anwendung bei Halbleiterspeichermodulen oder von Halbleiterspeichergruppen beschränkt, sondern die einzelnen Halbleiterschaltungschips können auch andere mit hoher Bustaktfrequenz zu betreibende und parallel verdrahtete Halbleiterchips sein.Indeed the invention is neither at DIMM modules nor on the application at Semiconductor memory modules or limited by semiconductor memory groups, but the individual semiconductor circuit chips may also be others with high bus clock frequency be operated and parallel wired semiconductor chips.

Zusammengefasst ermöglicht die Erfindung ein Halbleiterschaltungsmodul mit einer Anzahl von mehreren gleichartigen auf einer Schaltungsplatte nebeneinander montierten Halbleiterschaltungschips insbesondere Halbleiterspeicherchips und mindestens einem auf der Schaltungsplatte geführten Signalleitungsbus jeweils mit einer Anzahl von Signalleitungen, die sich jeweils zu zugeordneten Anschlusspins der parallel verdrahteten Halbleiterschaltungschips von einem zentral liegenden Verzweigungspunkt in zwei Zweigen verzweigende Enden haben, die im Wesentlichen die gleiche Länge und Signallaufzeit aufweisen und ein Herstellungsverfahren dafür, so dass durch die neuartige Anordnung und Ausrichtung der Halbleiterschaltungschips auf der Schaltungsplatte die Leitungslängen und damit die Signallaufzeiten auf den einzelnen Signalleitungen mindestens eines Signalleitungsbusses verkürzt werden können, und damit im Vergleich mit herkömmlichen Halbleiterschaltungsmodulen eine Verringerung der Anzahl der Treiberbausteine, eine höhere Bustaktfrequenz und geringeres Übersprechen zwischen den Signalleitungen erreicht wird.Summarized allows the invention is a semiconductor circuit module having a number of plural similar mounted on a circuit board side by side Semiconductor circuit chips, in particular semiconductor memory chips and at least a signal line bus routed on the circuit board, respectively with a number of signal lines assigned to each Connection pins of the parallel-wired semiconductor circuit chips branching from a central branch point into two branches Have ends that have substantially the same length and signal propagation time and a manufacturing process for it, so that by the novel Arrangement and orientation of the semiconductor circuit chips on the Circuit board the line lengths and thus the signal propagation times on the individual signal lines at least one signal bus bus can be shortened, and thus in comparison with conventional semiconductor circuit modules a reduction in the number of driver blocks, a higher bus clock frequency and less crosstalk is reached between the signal lines.

1–51-5: HalbleiterspeicherchipsSemiconductor memory chips
1010: Schaltungsplattecircuit board
11, 111, 112, 11311 111, 112, 113: Treiberdriver
α, β, γα, β, γ: Ausrichtung der Speicherchips in deralignment the memory chips in the
: Ebenelevel
x, y x, y: Flächenkoordinatensurface coordinates
G1, G2, G3G1, G2, G3: Gruppen von Halbleiterspeicherchipsgroups of semiconductor memory chips
MM: Markierung auf den Halbleiterspeichermark on the semiconductor memory
: chipscrisps
S, S1, S2, S3S, S1, S2, S3: Signalleitungsbus, Signalleitungsbussesignal line, Signal line buses
: oder Busgruppenor bus groups
T, T1, T2, T3T T1, T2, T3: Verzweigungspunkte der Signalleitungsbranch points the signal line
: bussebuses
Z1, Z2; Z11, Z12, Z21, Z22, Z31, Z32Z1, Z2; Z11, Z12, Z21, Z22, Z31, Z32: gabelförmige Endzweige der Signalleitunfork-shaped end branches of Signalleitun
: gengene

Claims

Semiconductor circuit module with a number k of several similar on a circuit board te ( 10 ) semiconductor circuit chips mounted side by side ( 1 - 5 ), in particular semiconductor memory chips, and at least one on the circuit board ( 10 ) signal line bus (S) in each case with a number of signal lines which are connected in parallel to respectively associated connection pins (Pi) of the semiconductor circuit chips ( 1 - 5 branch out from a central branching point (T) and in each case have substantially the same length and signal propagation time starting from the branching point (T), characterized in that the semiconductor circuit chips ( 1 - 5 ) on the circuit board ( 10 ) are divided into groups (G1, G2, G3) and in one on the plane of the circuit board ( 10 ), and at least one first group (G1) n in the second lateral direction (y) are adjacent semiconductor circuit chips ( 1 . 2 ) with a first orientation (α) related to the plane of the circuit board and at least one second group (G2) pointing in the first lateral direction (x) to the semiconductor circuit chips ( 1 . 2 ) of the first group (G1), n in the second lateral direction (y) adjacent semiconductor circuit chips ( 2 . 3 ) with a second to the plane of the circuit board ( 10 ), and the first orientation (α) is rotated by 180 ° with respect to the second orientation (β) so that each of the branches (Z1, Z2) leading to the first and second groups (G1, G2) of the semiconductor circuit chips ) of the signal line ends lie in the second lateral direction (y).

Semiconductor circuit module according to claim 1, characterized characterized in that the number n of the semiconductor circuit chips in each of the first and second groups (G1, G2) is equal to 2.

Semiconductor circuit module according to claim 1 or 2, characterized in that the number k of the on the circuit board ( 10 ) semiconductor circuit chip is an integer multiple of 2 × n.

Semiconductor circuit module according to claim 2 or 3, characterized in that in the case of the number k is greater than 4, a plurality of mutually associated first and second groups (G1, G2) on the circuit board ( 10 ) are alternately arranged side by side in the first lateral direction (x).

Semiconductor circuit module according to one of the preceding Claims, characterized in that the branching point (T) of the respective Signal line for each associated first and second group (G1, G2) on one in the middle between each first and second group (G1, G2) arranged in the second lateral direction (y) running symmetry line is.

Semiconductor circuit module according to claim 1 or 2, characterized in that in the case of the number k of the on the circuit board ( 10 Semiconductor circuit chips 5, 10, 15, 20, ..., etc., in the middle between each associated first and second group (G1, G2), a third group (G3) with a single semiconductor circuit chip ( 5 ) is mounted, one on the plane of the circuit board ( 10 ) has third orientation (y), which is at right angles to the first and second alignment (α, β) that the branch point (T) of the respective signal line on one in the middle of the single semiconductor circuit chip ( 5 ) of the third group (G3) lying in the second lateral direction (y) running symmetry line is arranged and that of the respective signal line associated terminal pin of the semiconductor circuit chip ( 5 ) of the third group (G3) in the immediate vicinity of the branching point (T) is connected to the signal line (S).

Semiconductor circuit module according to Claim 6, characterized in that, in the case of the number k # 10, 15, 20, etc., a number of 2, 3, 4, etc. of the respectively associated first, second and third groups (G1, G2, G3) on the circuit board ( 10 ) are alternately arranged side by side in the first lateral direction (x).

Semiconductor circuit module according to one of the preceding Claims, characterized in that in the case of several separate Signal line buses (S1, S2, S3) or bus groups that connect each signal line bus or any bus group associated branches (Z1, Z2; Z21) guided in the second lateral direction (y) Z22; Z31, Z32) run into each other like a comb.

Semiconductor circuit module according to claim 8, characterized characterized in that the two branches (Z1, Z2; Z21, Z22; Z31, Z32) each of two signal line buses or bus groups in the second lateral direction (y) in opposite directions to each other.

Semiconductor circuit module according to one of the preceding Claims, characterized in that the semiconductor circuit chips comprise semiconductor memory chips are.

Semiconductor circuit module according to claim 10, characterized in that the semiconductor circuit chips are memory chips in a semiconductor memory area or a semiconductor memory group a larger assembly are.

Process for producing a semiconductor circuit module which is mounted on a circuit board ( 10 ) an arrangement of mutually associated signal lines of at least one signal line bus and a number k of similar semiconductor circuit chips, in particular semiconductor memory chips, whose respective signal lines associated terminal pins (P1, ..., Pi) are to be connected by corresponding soldering pads in parallel with the associated signal lines of the signal line bus, such that the signal line ends extending to the soldering pads form two branches (Z1, Z2) of essentially the same length and signal propagation time from a central branching point (D), characterized in that the semiconductor circuit chips on the circuit board ( 10 ) divided into groups (G1, G2, G3) and in a plane on the circuit board ( 10 ) in a first lateral direction (x) and in a second lateral direction (y) pointing at right angles to the first lateral direction (x) are arranged next to one another such that at least one first group (G1) of n in the second lateral direction (y ) juxtaposed semiconductor circuit chips ( 1 . 2 ) one on the plane of the circuit board ( 10 ) first alignment (α) and at least one second group (G2) of n in the second lateral direction (y) juxtaposed semiconductor circuit chips ( 3 . 4 ) arrayed in the first lateral direction (x) to the semiconductor circuit chips of the first group (G1), one on the plane of the circuit board ( 10 ) obtained second orientation (β), which is rotated by 180 ° with respect to the first orientation (α) and that each of the with the semiconductor circuit chips ( 1 . 2 and 3 . 4 ) of the first and second groups (G1, G2) are guided parallel to wiring branches (Z1, Z2) of the signal lines in the same, namely the second lateral direction (y).

Manufacturing method according to claim 12, characterized characterized in that in the first and second group (G1, G2) respectively n = 2 semiconductor circuit chips are arranged.

Manufacturing method according to claim 12 or 13, characterized in that the number k of the semiconductor circuit chips is an integer multiple of 2 × n.

Manufacturing method according to claim 13 or 14, characterized in that in the case of the number k is greater than 4, a plurality of respectively associated first and second groups (G1, G2) in the first lateral direction (x) on the circuit board ( 10 ) are mounted alternately next to each other.

Manufacturing method according to one of claims 12 to 15, characterized in that the branching point (T) of the respective Signal line for each associated first and second group (G1, G2) on one in the Middle between each first and second group (G1, G2) lying arranged in the second lateral direction (y) running symmetry line becomes.

Manufacturing method according to claim 12 or 13, characterized in that in the case of the number k of the on the circuit board ( 10 ) to be mounted semiconductor circuit chips 5, 10, 15, 20, etc., in the middle between each associated first and second group (G1, G2), a third group (G3) with a single semiconductor circuit chip ( 5 ), one on the plane of the circuit board ( 10 ) has third orientation (γ), which is at right angles to the first and second alignment (α, β), that the branch point (T) of the respective signal line on one in the middle of the single semiconductor circuit chip ( 5 ) of the third group (G3), in the second lateral direction (y) running symmetry line is arranged, and that of the respective signal line associated terminal pin of the semiconductor circuit chip ( 5 ) of the third group (G3) in the immediate vicinity of the branch point (T) is wired to the signal line (S).

Manufacturing method according to claim 17, characterized in that in the case of the number k - 10, 15, 20, etc. amounts to, 2, 3, 4, etc. respectively associated first, second and third groups (G1, G2, G3) the circuit board ( 10 ) are alternately mounted side by side in the first lateral direction (x).

Manufacturing method according to one of claims 12 to 18, characterized in that in the case of several separate Signal line busses (S1, S2, S3) or bus groups associated with each signal line bus or each bus group associated, branches (Z1, Z2; Z21) guided in the second lateral direction (y) Z22; Z31, Z32) run into each other like a comb.

Manufacturing method according to claim 19, characterized characterized in that the associated branches each of two Signal line busses or bus groups in the second lateral direction (y) run in opposite directions to each other.

Manufacturing method according to one of claims 12 to 20, characterized in that mounted as a semiconductor circuit chip semiconductor memory chips become.

Manufacturing method according to claim 21, characterized in that the semiconductor memory chips in a semiconductor memory group or a semiconductor memory area on a larger construction be assembled.