DE102004015929A1 - Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board - Google Patents

Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board Download PDF

Info

Publication number
DE102004015929A1
DE102004015929A1 DE102004015929A DE102004015929A DE102004015929A1 DE 102004015929 A1 DE102004015929 A1 DE 102004015929A1 DE 102004015929 A DE102004015929 A DE 102004015929A DE 102004015929 A DE102004015929 A DE 102004015929A DE 102004015929 A1 DE102004015929 A1 DE 102004015929A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
semiconductor device
component according
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004015929A
Other languages
German (de)
Inventor
Martin Dr. Perner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004015929A priority Critical patent/DE102004015929A1/en
Publication of DE102004015929A1 publication Critical patent/DE102004015929A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Electronic component includes circuit board (10), on whose main face (11) is located semiconductor element (2) with given dimension. On circuit board main face is fitted heat convection element (3) along entire given dimension, and thermally coupled to circuit board. Preferably heat convection element is also linked to side face of semiconductor element and may contain massive metal layer (13) and peripheral solder connection (23). Convection element may completely surround semiconductor element.

Description

Die Erfindung betrifft ein elektronisches Bauteil mit einer Leiterplatine und mit einem Halbleiterbaustein. Solche elektronischen Bauteile, beispielsweise Speichermodule, weisen in der Regel mehrere Halbleiterbausteine auf, die auf einer Leiterplatine angeordnet sind. Die Leiterplatine enthält Leiterbahnen, die in einer oder mehreren Schichten der Leiterplatine angeordnet sind und zum Ansteuern der Halbleiterbausteine dienen. Die Leiterbahnen der Platine führen von einer Kontaktleiste am Rand der Leiterplatine bis zu Anschlüssen der Halbleiterbausteine. Jeder Halbleiterbaustein ist durch eine Vielzahl von elektrischen Anschlüssen elektrisch an die Leiterplatine angeschlossen. Ein Halbleiterbaustein umfasst einen Halbleiterchip und ein Gehäuse, das zum Montieren und elektrischen Anschließen des Halbleiterchips auf der Leiterplatine dient.The The invention relates to an electronic component with a printed circuit board and with a semiconductor device. Such electronic components, For example, memory modules, usually have a plurality of semiconductor devices on, which are arranged on a printed circuit board. The printed circuit board contains Tracks in one or more layers of the printed circuit board are arranged and serve to drive the semiconductor devices. Lead the printed circuit boards of the board from a contact strip on the edge of the printed circuit board to connections of the Semiconductor components. Each semiconductor device is by a variety of electrical connections electrically connected to the printed circuit board. A semiconductor device comprises a semiconductor chip and a housing suitable for mounting and electrical connection of the semiconductor chip on the printed circuit board is used.

Es sind verschiedene Arten von Gehäusen bekannt. Unter dem Begriff "surface mounted device"(SMD) werden Standardgehäuse wie TSOP-Gehäuse (thin small outline package) sowie BGA-Gehäuse (ball grid array) zusammengefaßt. TSOP-Gehäuse sind in standardisierten Größen erhältlich. Ein Siliziumchip, der sogenannte "die", wird in dem Gehäuse angeordnet und mit Hilfe von Bondverbindungen mit externen Anschlüssen des TSOP-Gehäuses verbunden. TSOP-Gehäuse sind angesichts der fortschreitenden Miniaturisierung der Chipgrößen häufig größer als erforderlich, ermöglicht jedoch standardisierte Abmessungen der Kontaktanordnungen auf der Leiterplatine.It Different types of housings are known. Under the term "surface mounted device "(SMD) become standard housings like TSOP case (thin small outline package) and BGA housing (ball grid array) summarized. TSOP enclosures are available in standardized sizes. A silicon chip, the so-called "the", is in the case arranged and with the help of bonds to external terminals of the TSOP housing connected. TSOP are often larger in view of the progressive miniaturization of chip sizes required however, standardized dimensions of the contact arrangements on the Printed circuit board.

Andere Gehäusetypen wie BGA-Gehäuse bestehen im wesentlichen aus einem auf einer Seite eines Halbleiterchips angeordneten Gehäusesubstrat, auf dem eine Vielzahl von Leiterbahnen angeordnet ist, die zu Lötanschlüssen führt. Auf einer Seite des Substrats ist eine Anordnung von Lötkontakten vorgesehen, mit Hilfe derer der Halbleiterbaustein elektrisch mit der Leiterplatine verbunden wird. In dem Substrat ist ein Bondkanal vorgesehen, der beispielsweise in der Mitte des Substrats verläuft. In dem Bondkanal ist der Halbleiterchip von der mit den Lötkontakten versehenen Seite des Substrats her zugänglich und wird durch Bondverbindungen, beispielsweise Bonddrähte, mit den Leiterbahnen des Substrats verbunden. Die Bonddrähte verbinden den Halbleiterchip mit dem Substrat des BGA-Gehäuses und die Lötkontakte auf der Unterseite des Gehäusesubstrats verbinden den Halbleiterbaustein insgesamt mit der Leiterplatine.Other housing types how BGA packages are made essentially one on one side of a semiconductor chip arranged housing substrate, on which a plurality of conductor tracks is arranged, which leads to solder terminals. On one side of the substrate, an array of solder contacts is provided, by means of which the semiconductor component is electrically connected to the printed circuit board is connected. In the substrate, a bonding channel is provided, the for example, runs in the middle of the substrate. In the bonding channel is the Semiconductor chip from the one with the solder contacts provided side of the substrate and is provided by bonds, for example, bonding wires, connected to the tracks of the substrate. Connect the bonding wires the semiconductor chip with the substrate of the BGA package and the solder contacts on the underside of the housing substrate connect the semiconductor device in total to the printed circuit board.

Die Größe und die Abstände der Lötkontakte auf der Unterseite des BGA-Gehäusesubstrats sind genormt, d.h. unter Umständen kleiner als die Fläche eines aufgebondeten Halbleiterchips. Sofern ein deutlich größerer Halbleiterchip seitlich übersteht, kann er durch zusätzliche Lötkontakte an seinen Ecken direkt mit der Leiterplatine verbunden werden. Solche Kontakte sind in der Regel klein und dienen lediglich zur mechanischen Stabilisierung des Halbleiterchips. Sie besitzen keine elektrisch leitende Verbindung zu der auf dem integrierten Halbleiterchip vorhandenen Halbleiterschaltung.The Size and the distances the solder contacts on the bottom of the BGA package substrate are standardized, i. in certain circumstances smaller than the area of a Bonded semiconductor chips. If a much larger semiconductor chip protrudes laterally, can he through additional solder contacts be connected directly to the printed circuit board at its corners. Such Contacts are usually small and serve only for mechanical Stabilization of the semiconductor chip. They do not have electrical conductive connection to the existing on the integrated semiconductor chip Semiconductor circuit.

BGA-Gehäuse sind platzsparender und können auch mehrere Halbleiterchips gleichzeitig, beispielsweise in gestapelter Anordnung, mit einer Leiterplatine elektrisch verbinden. Insbesondere können auch unterschiedliche Arten von Halbleiter chips mit Hilfe eines BGA-Gehäuses gleichzeitig mit einer Leiterplatine verbunden werden (Multi-Chip-Package MCP).BGA housings are save space and can also several semiconductor chips simultaneously, for example in stacked Arrangement, electrically connect to a printed circuit board. Especially can also different types of semiconductor chips using a BGA package simultaneously be connected to a printed circuit board (multi-chip package MCP).

Der auf einem TSOP-Gehäuse oder auf einem BGA-Substrat angebrachte und gebondete Chip wird mit einer einkapselnden, elektrisch isolierenden Schutzschicht überzogen. Der auf diese Weise eingekapselte Chip ist von allen Seiten geschützt.Of the on a TSOP enclosure or on a BGA substrate mounted and bonded chip is coated with an encapsulating, electrically insulating protective layer. The chip encapsulated in this way is protected from all sides.

Probleme beim Betrieb von Halbleiterbausteinen und von elektronischen Bauteilen, die Halbleiterbausteine aufweisen, bereiten die Wärmeentwicklung und die notwendige Ableitung der entstehenden Betriebswärme. Die Wärme entsteht durch elektrische Verlustleistung und wird zum geringsten Teil durch Wärmestrahlung, zum größten Teil jedoch durch Wärmetransport abgegeben. Eine hohe Wärmeentwicklung entsteht in integrierten Halbleiterschaltungen von Speicherbausteinen. Die Ableitung der Wärme erfolgt teilweise über die Leiterbahnen, durch die der Halbleiterchip mit seiner Außenumgebung verbunden ist. Dies sind in der Regel die Zuleitungen des Halbleiterchips einschließlich von Bonddrähten und Lötverbindungen, die aus Metall bestehen und nicht nur elektrisch leitfähig, sondern auch gut wärmeleitfähig sind. Sofern ein nennenswerter Teil der erzeugten Wärme auch über die Umgebungsluft abgeleitet werden soll, ist ein Lüftungsmechanismus erforderlich, der jedoch zusätzliches Volumen innerhalb der Hardware beansprucht.issues in the operation of semiconductor devices and electronic components, have the semiconductor devices, prepare the heat and the necessary derivation of the resulting operating heat. The Heat arises by electrical power loss and is the least part through Thermal radiation, mostly however by heat transport issued. A high heat development arises in integrated semiconductor circuits of memory modules. The dissipation of heat partially over the interconnects through which the semiconductor chip with its external environment connected is. These are usually the leads of the semiconductor chip including of bonding wires and solder joints, which are made of metal and not only electrically conductive, but are also good thermal conductivity. If a significant part of the heat generated also derived from the ambient air is to be, is a ventilation mechanism required, but additional Volume consumed within the hardware.

Die erzeugte Betriebswärme ist für die Zuverlässigkeit des Betriebs des Halbleiterbausteins von Bedeutung, da oberhalb einer Temperatur von beispielsweise 70 bis 80° C Fehlfunktionen aufgrund von Leckströmen entstehen können. Insbesondere in Speicherzellen von Halbleiterschaltungen können Informationsverluste durch wärmebedingt höhere Leckströme entstehen.The generated operating heat is for the reliability the operation of the semiconductor device of importance, as above a temperature of, for example, 70 to 80 ° C malfunction due to leakage currents can arise. In particular, in memory cells of semiconductor circuits information losses due to heat higher leakage currents occur.

Um ein einwandfreies Funktionieren eines Speicherbausteins sicherzustellen, darf eine gewisse Obergrenze der Betriebstemperatur nicht überschritten werden. Die Wärmeentwicklung muss daher in Grenzen gehalten und die Wärmeableitung verbessert werden.To ensure proper functioning of a memory module, a certain upper limit of the operating temperature must not be exceeded. The heat must therefore be in Limits held and the heat dissipation can be improved.

Es ist die Aufgabe der vorliegenden Erfindung, ein elektronisches Bauteil mit verbesserter Wärmeableitung von einem Halbleiterbaustein an seine Umgebung bereitzustellen. Die Wärmeableitung soll keinen Zusatzaufwand beim Betreiben des Bauteils erfordern, d. h. eine lediglich passive Kühlung des Halbleiterbausteins bewirken.It The object of the present invention is an electronic component with improved heat dissipation from a semiconductor device to its environment. The heat dissipation should require no additional effort when operating the component, d. H. a purely passive cooling of the semiconductor device cause.

Diese Aufgabe wird erfindungsgemäß durch ein elektronisches Bauteil gemäß Anspruch 1 gelöst, das eine Leiterplatine, einen Halbleiterbaustein und ein Wärmeableitelement aufweist,

  • – wobei die Leiterplatine eine Hauptfläche aufweist,
  • – wobei der Halbleiterbaustein auf der Hauptfläche der Leiterplatine angeordnet ist und eine Abmessung parallel zur Hauptfläche der Leiterplatine besitzt und
  • – wobei das Wärmeableitelement sich entlang der Abmessung des Halbleiterbausteins erstreckt und entlang der Abmessung den Halbleiterbaustein mit der Leiterplatine wärmeleitend verbindet.
This object is achieved by an electronic component according to claim 1, comprising a printed circuit board, a semiconductor device and a heat sink,
  • The printed circuit board has a main surface,
  • - Wherein the semiconductor device is arranged on the main surface of the printed circuit board and has a dimension parallel to the main surface of the printed circuit board and
  • - Wherein the heat dissipation element extends along the dimension of the semiconductor device and connects along the dimension of the semiconductor device with the printed circuit board thermally conductive.

Erfindungsgemäß wird ein Wärmeableitelement vorgesehen, das eine Wärmeableitung von dem Halbleiterbaustein zur Leiterplatine in einem Bereich ermöglicht, der sich entlang einer Abmessung des Halbleiterbausteins in Richtung parallel zur Hauptfläche der Leiterplatine erstreckt. Wird die Ebene der Leiterplatine durch die Richtungen x und y gekennzeichnet, so erstreckt sich das erfindungsgemäß eingesetzte Wärmeableitelement beispielsweise entlang der Richtung x oder y und ver bindet den Halbleiterbaustein entlang einer Kante mit der Leiterplatine. Da sich das Wärmeableitelement im wesentlichen über die gesamte Ausdehnung des Halbleiterbausteins in Richtung x oder y erstreckt, wird eine vielfach höhere Wärmeableitung erreicht als im Falle eines elektrischen Kontaktes, der als Punktkontaktverbindung nur einen relativ kleinen Kontaktquerschnitt besitzt und Wärme nur in geringem Maß ableiten kann. Das erfindungsgemäß eingesetzte Wärmeableitelement hingegen erstreckt sich vollständig oder nahezu vollständig über eine Außenabmessung des Halbleiterbausteins, beispielsweise über die Länge einer Außenkante des Halbleiterbausteins. Die Wärmeableitung über ein solches Wärmeableitelement ist wirkungsvoller als die Wärmeableitung über eine Vielzahl von elektrischen Kontaktpunkten, die entlang einer Kante eines Halbleiterbausteins angeordnet sind, wie etwa die elektrischen Zuleitungen bei einem TSOP-Gehäuse. Durch die verbesserte Wärmeableitung wird die Betriebstemperatur des Halbleiterbausteins verringert, so dass die Betriebssicherheit erhöht und die Wahrscheinlichkeit für Fehlfunktionen des Halbleiterbausteins verringert wird. In einer Höhe oberhalb der Leiterplatine und unterhalb des Halbleiterbausteins besitzt das Wärmeableitelement daher eine große Querschnittsfläche und ermöglicht dadurch einen hohen Wärmestrom durch die Querschnittsfläche hindurch bis zur Leiterplatine.According to the invention is a The thermal transfer member provided that a heat dissipation from the semiconductor device to the printed circuit board in one area, extending along a dimension of the semiconductor device in the direction parallel to the main surface the printed circuit board extends. Is the level of the printed circuit board through the directions x and y are marked, then the invention used extends The thermal transfer member for example along the direction x or y and ver binds the semiconductor device along an edge with the printed circuit board. Since the heat dissipation element essentially over the entire extent of the semiconductor device in the direction of x or y, a much higher heat dissipation is achieved than in Case of electrical contact, as a point contact connection has only a relatively small contact cross-section and heat only derive in a small degree can. The inventively used The thermal transfer member however, extends completely or almost completely over one Outside dimensions of the Semiconductor devices, for example over the length of an outer edge of the semiconductor device. The heat dissipation over a such heat dissipation element is more effective than heat dissipation over one Variety of electrical contact points along an edge a semiconductor device are arranged, such as the electric Supply lines in a TSOP housing. Due to the improved heat dissipation the operating temperature of the semiconductor device is reduced, so the reliability increases and the probability for malfunctions of the semiconductor device is reduced. At an altitude above the printed circuit board and below the semiconductor device has the heat dissipation element therefore a big Cross sectional area and thereby enables a high heat flow through the cross-sectional area through to the printed circuit board.

Die Wärmeableitung erfolgt passiv, d.h. ohne zusätzliche Energiezufuhr während des Betriebs. Das erfindungsgemäß vorgesehene Wärmeableitelement ist zudem kostengünstig herstellbar. Zudem werden die Zuleitungen zum Halbleiterchip nicht so stark aufgeheizt und können benachbarte Strukturen weniger schädigen.The heat dissipation is passive, i. without additional Energy intake during of operation. The inventively provided The thermal transfer member is also inexpensive produced. In addition, the leads to the semiconductor chip are not heated up so much and can damage adjacent structures less.

Vorzugsweise ist vorgesehen, dass das Wärmeableitelement auf der Hauptfläche der Leiterplatine entlang des Umfanges des Halbleiterbausteins verläuft. Es kann über der Grundfläche, die dem Halbleiterbaustein auf der Hauptfläche der Leiterplatine zugeordnet ist, entlang einer Kante der Grundfläche verlaufen, d.h. von einer Ecke einer beispielsweise rechteckförmigen Grundfläche bis zu einer weiteren Ecke dieser Grundfläche.Preferably is provided that the heat dissipation element on the main surface the printed circuit board runs along the circumference of the semiconductor device. It can over the base area, associated with the semiconductor device on the main surface of the printed circuit board is along an edge of the base, i. from one Corner of, for example, rectangular base to to another corner of this area.

Das Wärmeableitelement kann mit einer Seitenfläche des Halbleiterbausteins verbunden sein. Als Seitenfläche wird insbesondere eine Außenfläche des Halbleiterbausteins angesehen, die benachbart zu einer Bodenfläche des Halbleiterbausteins angeordnet ist, wobei die Bodenfläche des Halbleiterbausteins der Hauptfläche der Leiterplatine zugewandt ist. Somit verläuft zwischen der Grundfläche und einer Seitenfläche jeweils eine Kante des Halbleiterbausteins, an der oder neben der das Wärmeableitelement angeordnet sein kann. Das Wärmeableitelement kann beispielsweise entlang genau einer solchen Kante des Halbleiterbausteins verlaufen.The The thermal transfer member can with a side surface be connected to the semiconductor device. As a side surface is in particular an outer surface of the Semiconductor devices adjacent to a bottom surface of the Semiconductor components is arranged, wherein the bottom surface of the Semiconductor components of the main surface facing the printed circuit board. Thus, runs between the base and a side surface one edge of the semiconductor device, at or next to the the heat sink can be arranged. The heat dissipation element For example, along exactly one such edge of the semiconductor device run.

Vorzugsweise ist vorgesehen, dass das Wärmeableitelement eine massive Metallschicht umfasst. Die Metallschicht kann ein vorgeformter metallischer Körper, beispielsweise ein Blech oder ein metallisches Formteil sein.Preferably is provided that the heat dissipation element includes a massive metal layer. The metal layer can be a preformed metallic body, For example, be a sheet or a metallic molding.

Das Wärmeableitelement kann ferner ein Lötmaterial umfassen, welches an Verbindungsstellen des Speicherbausteins und der Leiterplatine haftet und dadurch seine Form erhält. Dementsprechend ist vorgesehen, dass das Wärmeableitelement eine Lötverbindung umfasst, die entlang des Umfangs des Halbleiterbausteins verläuft.The The thermal transfer member may also be a solder material comprise, which at connection points of the memory module and the printed circuit board sticks and thereby maintains its shape. Accordingly is provided that the heat sink a solder includes, which extends along the circumference of the semiconductor device.

Eine bevorzugte Ausführungsform der Erfindung sieht vor, dass das Wärmeableitelement den Halbleiterbaustein auf der Hauptfläche der Leiterplatine vollständig umgibt. Hierbei bildet das Wärmeableitelement einen wärmeableitenden Ring um den Halbleiterbaustein, wodurch die Wärme noch schneller an die Leiterplatine weitergeleitet wird; die Betriebstemperatur eines ringförmig umgebenden Halbleiterbausteins wird besonders stark gesenkt.A preferred embodiment of the invention provides that the heat dissipation element completely surrounds the semiconductor component on the main surface of the printed circuit board. In this case, the heat dissipation element forms a heat-dissipating ring around the semiconductor component, whereby the heat is transmitted even faster to the printed circuit board; thieves operating temperature of a ring-shaped semiconductor device is particularly greatly reduced.

Eine andere Ausführungsform der Erfindung sieht vor, dass mehrere Wärmeableitelemente vorgesehen sind, die den Halbleiterbaustein jeweils im Bereich einer Seitenfläche des Halbleiterbausteins wärmeleitend mit der Leiterplatine verbinden. Beispielsweise können an zwei gegenüberliegenden Seitenflächen des Speicherbausteins oder auch an vier Seitenflächen Wärmeableitelemente vorgesehen sein. Die Eckbereiche des Speicherbausteins sind dann mit jeweils zwei benachbarten Wärmeableitelementen verbunden.A other embodiment The invention provides that several Wärmeableitelemente provided are the semiconductor device in each case in the region of a side surface of the Semiconductor devices thermally conductive connect to the printed circuit board. For example, you can two opposite faces the memory module or on four side surfaces Wärmeableitelemente provided be. The corner areas of the memory module are then each with two adjacent heat sinks connected.

Insbesondere ist vorgesehen, dass das Bauteil eine Anordnung aus Lötkontaktpunkten aufweist, die zwischen einer Bodenfläche des Halbleiterbausteins und der Leiterplatine angeordnet sind. Bei dieser Ausführungsform wird insbesondere ein BGA-Gehäuse verwendet, dessen elektrische Kontaktverbindungen unterhalb der Bodenfläche angeordnet sind. Hierbei verläuft das Wärmeableitelement am Rand der Bodenfläche und umgibt die Anordnung aus Lötkontaktpunkten von mehreren Seiten. Hierbei kann die Betriebswärme in seitlicher Richtung abgeleitet werden, wodurch die in der Bodenfläche angeordneten Lötkontaktpunkte weniger stark erhitzt werden.Especially it is provided that the component is an arrangement of Lötkontaktpunkten having, between a bottom surface of the semiconductor device and the printed circuit board are arranged. In this embodiment In particular, a BGA package is used arranged its electrical contact connections below the bottom surface are. This is going on the heat dissipation element on Edge of the floor area and surrounds the array of Lötkontaktpunkten from several sides. Here, the operating heat in the lateral direction are derived, whereby the arranged in the bottom surface Lötkontaktpunkte to be heated less.

Gemäß einer alternativen Ausführungsform ist vorgesehen, dass das Wärmeableitelement eine wärmeleitfähige Schicht aufweist, die sich über eine Grundfläche des Halbleiterbausteins erstreckt. Bei dieser Ausführungsform wird der Halbleiterbaustein nicht nur entlang einer einzigen Außenabmessung, beispielsweise einer Außenkante, sondern über im wesentlichen seine vollständige Grundfläche thermisch leitend mit der Leiterplatine verbunden. Die Herabsetzung der Betriebstemperatur ist hier noch größer. Dafür jedoch muss das flächige Wärmeableitelement genau unter dem Halbleiterbaustein angeordnet sein, um eine vollflächige oder weitgehend vollflächige Wärmeübertragung auf die Hauptfläche der Leiterplatine zu ermöglichen. Es können kleine lokale Aussparungen in dem flächigen Wärmeableitelement vorgesehen sein, um beispielsweise einzelne elektrische Anschlüsse vorzusehen oder Platz zu schaffen für Bondkanäle oder andere Strukturen des Halbleiterbausteins.According to one alternative embodiment provided that the heat dissipation element a thermally conductive layer that is over a base area of the semiconductor device. In this embodiment For example, the semiconductor device is not only along a single outer dimension, for example an outer edge, but about essentially its complete Floor space thermally conductively connected to the printed circuit board. The reduction the operating temperature is even higher here. But the flat heat dissipation element has to be be placed just below the semiconductor device to a full-surface or largely full-surface heat transfer on the main surface of the PCB to allow. It can provided small local recesses in the planar heat sink be to provide, for example, individual electrical connections or to make room for Bond channels or other structures of the semiconductor device.

Vorzugsweise ist vorgesehen, dass die wärmeleitfähige Schicht zwischen der Bodenfläche des Halbleiterbausteins und der Leiterplatine angeordnet ist. Insbesondere kann die wärmeleitfähige Schicht eine metallhaltige Lackierung oder eine massive Metallschicht sein. In beiden Fällen wird die Wärmeableitung von dem Halbleiterbaustein zur Leiterplatine verstärkt, da zusätzlich zum Wärmetransport in Richtung der Flächennormalen der Hauptfläche der Leiterplatine zusätzlich auch ein Wärmetransport parallel zur Hauptfläche erfolgt. Durch die laterale Verteilung der entstehenden Betriebswärme über die Fläche der wärmeleitfähigen Schicht werden lokal erhöhte Betriebstemperaturen in Teilbereichen des Halbleiterbausteins nivelliert.Preferably is provided that the thermally conductive layer between the floor area of the semiconductor device and the printed circuit board is arranged. Especially the thermally conductive layer can be a metal-containing paint or a solid metal layer. In both cases will heat dissipation amplified from the semiconductor device to the printed circuit board, since additionally for heat transport in the direction of the surface normals the main surface the printed circuit board in addition also a heat transport parallel to the main surface he follows. Due to the lateral distribution of the resulting operating heat over the area the thermally conductive layer are increased locally Operating temperatures in parts of the semiconductor device leveled.

Vorzugsweise ist vorgesehen, dass die wärmeleitfähige Schicht von elektrischen Kontaktverbindungen umgeben ist, die den Halbleiterbaustein mit der Leiterplatine elektrisch verbin den. Hierbei ist der Halbleiterbaustein etwa mit einem TSOP-Gehäuse versehen, dessen elektrische Kontaktverbindungen an zwei oder vier Seiten seitlich aus den Seitenflächen des Halbleiterbausteins herausstehen. Die wärmeleitfähige Schicht unter der Bodenfläche des TSOP-Gehäuses nutzt somit ein großes Potential der Wärmeableitung, das bei herkömmlichen Bauteilen ungenutzt bleibt.Preferably is provided that the thermally conductive layer surrounded by electrical contact connections, which is the semiconductor device electrically connected to the printed circuit board. Here is the semiconductor device provided with a TSOP housing, for example, its electrical contact connections on two or four sides laterally from the side surfaces stand out of the semiconductor device. Use the thermally conductive layer under the bottom surface of the TSOP housing thus a big one Potential of heat dissipation, that with conventional Components remains unused.

Eine Weiterbildung der Erfindung sieht vor, dass das Bauteil ferner ein metallisches Gewebe aufweist, das innerhalb des Halbleiterbausteins verläuft und mit dem Wärmeableitelement verbunden ist. Das metallische Gewebe kann beispielsweise aus Kupfergaze bestehen. Es dient dazu, auch in solchen Bereichen, in denen der Halbleiterbaustein herkömmlich nur aus isolierendem und daher auch schlecht wärmeleitendem Material besteht, die Wärmeabfuhr zur Leiterplatine zu beschleunigen. Hierzu ist das metallische Gewebe mit dem erfindungsgemäßen Wärmeableitelement verbunden.A Further development of the invention provides that the component further comprises metallic tissue that within the semiconductor device runs and with the heat dissipation element connected is. The metallic fabric can be made of copper gauze, for example consist. It serves, also in such areas, in which the Semiconductor device conventional consists only of insulating and therefore also poor heat-conducting material, the heat dissipation to Accelerate printed circuit board. This is the metallic fabric with the heat dissipation element according to the invention connected.

Vorzugsweise ist vorgesehen, dass das metallische Gewebe entlang eines Außenrandes des Gewebes das Wärmeableitelement berührt. Im Falle eines BGA-Bausteins kann das metallische Gewebe auf einer Seite des Halbleiterchips gegenüberliegend zum BGA-Substrat und den Lötkontakten verlaufen, um beispielsweise auch an der Oberseite des Halbleiterchips die Wärme in seitlicher Richtung abzuführen. Im Falle eines TSOP-Bausteins kann das metallische Gewebe zwischen der wärmeleitfähigen Schicht und dem Halbleiterchip angeordnet sein, um dort einen schnelleren Wärmetransport zu ermöglichen als im isolierenden Füllmaterial.Preferably is provided that the metallic tissue along an outer edge of the fabric, the heat sink touched. In the case of a BGA device, the metallic tissue on a Side of the semiconductor chip opposite to the BGA substrate and the solder contacts extend, for example, to the top of the semiconductor chip the heat dissipate in the lateral direction. In the case of a TSOP device, the metallic tissue may be between the thermally conductive layer and the semiconductor chip to be faster there heat transport to enable as in the insulating filling material.

Vorzugsweise ist vorgesehen, dass der Halbleiterbaustein einen integrierten Halbleiterchip und ein Gehäuse aufweist, wo bei das Gehäuse durch das Wärmeableitelement wärmeleitend mit der Leiterplatine verbunden ist. Neben BGA-Gehäusen und TSOP-Gehäusen können auch andere Arten von Gehäusen mit dem erfindungsgemäßen Wärmeableitelement verbunden sein. Schließlich können ungehäuste Halbleiterchips verwendet werden.Preferably It is provided that the semiconductor device has an integrated semiconductor chip and a housing has where the case through the heat dissipation element thermally conductive connected to the printed circuit board. In addition to BGA enclosures and TSOP enclosures can also other types of enclosures with the heat dissipation element according to the invention be connected. After all can unpackaged Semiconductor chips are used.

Die integrierte Halbleiterschaltung ist vorzugsweise eine Speicherschaltung, insbesondere eine Speicherschaltung eines Schreib-Lese-Speichers.The semiconductor integrated circuit is preferably a memory circuit, in particular a memory circuit of a read-write memory chers.

Vorzugsweise ist vorgesehen, dass die Leiterplatine mehrere Schichten aufweist, in denen Leiterbahnen verlaufen. Die Leiterplatine (PCB; printed circuit board) enthält beispielsweise fünf oder sechs leitfähige Schichten, die untereinander durch isolierende Schichten getrennt sind. Zwischen den leitfähigen Schichten sind in den isolierenden Schichten elektrisch leitende Kontaktlochfüllungen vorgesehen, wodurch ein Stromtransport und Datenaustausch zwischen den verschiedenen leitfähigen Schichten möglich ist. In jeder leitfähigen Schicht verlaufen Leiterbahnen, die in seitlicher Richtung gegeneinander isoliert sind. Die Leiterplatine besitzt somit mehrere Lagen von zweidimensionalen Leiterbahnmustern, die in Richtung senkrecht zur Hauptfläche durch leitende Kontaktlochfüllungen miteinander verbunden sind.Preferably it is provided that the printed circuit board has several layers, in which tracks run. The printed circuit board (PCB) board) for example five or six conductive Layers separated by insulating layers are. Between the conductive Layers are electrically conductive in the insulating layers Contact hole fillings provided, allowing a stream transport and data exchange between the different conductive ones Layers possible is. In each conductive Layer run tracks, which are isolated in the lateral direction against each other are. The printed circuit board thus has several layers of two-dimensional Conductor patterns extending in the direction perpendicular to the main surface conductive contact hole fillings connected to each other.

Vorzugsweise ist das Wärmeableitelement mit einer äußeren Schicht der Leiterplatine, die die Hauptfläche der Leiterplatine bildet, verbunden.Preferably is the heat sink with an outer layer the printed circuit board, which forms the main surface of the printed circuit board, connected.

Gemäß einer Weiterbildung der Erfindung ist vorgesehen, dass das Bauteil wärmeleitfähige Durchführungen zwischen der äußeren Schicht und einer inneren Schicht der Leiterplatine aufweist, die das Wärmeableitelement mit der inneren Schicht der Leiterplatine verbinden. Die Durchführungen können selbst als leitfähige Kontaktlochfüllungen zwischen den leitfähigen Schichtebenen der Leiterplatine ausgebildet sein. Sie ermöglichen einen Wärmetransport in Richtung zur gegenüberliegenden Hauptfläche der Leiterbahn.According to one Further development of the invention is provided that the component thermally conductive bushings between the outer layer and an inner layer of the printed circuit board, the heat dissipation element connect to the inner layer of the printed circuit board. The bushings can yourself as conductive Contact hole fillings between the conductive Be layer layers of the printed circuit board formed. they allow a heat transfer in Direction to the opposite main area the conductor track.

Ferner kann vorgesehen sein, dass die Durchführungen von der äußeren Schicht der Leiterplatine durch mindestens eine innere Schicht der Leiterplatine hindurch bis zu einer Grundebene der Leiterplatine reichen, die Wärme besser abgeleitet als die äußere Schicht und die innere Schicht. Heutige Leiterplatinen besitzen häufig eine sogenannte "ground plane", d.h. eine Grundebene, die zur Bereitstellung eines Massepotentials verwendet wird und die weniger strukturierte Leiterbahn enthält als die übrigen Schichten. Dafür enthält die Grundebene ausgedehntere zusammenhängende metallische Flächenbereiche. Diese zusammenhängenden metallischen Flächenbereiche leiten die Wärme schneller nach außen als isolierte, lineare Leiterbahnverläufe.Further can be provided that the passages from the outer layer the printed circuit board through at least one inner layer of the printed circuit board through to a ground plane of the printed circuit board, the Heat better derived as the outer layer and the inner layer. Today's printed circuit boards often have one so-called "ground plane ", i.e. one Ground plane used to provide ground potential and contains the less structured trace than the remaining layers. For that, the ground plane contains more extensive ones related metallic surface areas. This related metallic surface areas conduct the heat faster to the outside as isolated, linear traces.

Schließlich ist vorgesehen, dass das elektronische Bauteil ein Speichermodul ist. Die Speicherbausteine können jeweils ein DRAM (Dynamical Random Access Memory) oder einen anderen flüchtigen Speicherbaustein aufweisen.Finally is provided that the electronic component is a memory module. The memory modules can one DRAM (Dynamic Random Access Memory) or another volatile Have memory block.

Die Erfindung wird nachfolgend mit Bezug auf die Figuren beschrieben. Es zeigen:The The invention will be described below with reference to the figures. Show it:

1 ein Bauelement mit einer Leiterplatine und mehreren Halbleiterbausteinen, 1 a component with a printed circuit board and a plurality of semiconductor components,

2 eine Querschnittsansicht eines Halbleiterbausteins auf einer Leiterplatine gemäß einer ersten bekannten Ausführung, 2 a cross-sectional view of a semiconductor device on a printed circuit board according to a first known embodiment,

3 eine Draufsicht auf ein Bauteil gemäß der ersten bekannten Ausführung gemäß 2, 3 a plan view of a component according to the first known embodiment according to 2 .

4 eine Draufsicht auf ein erfindungsgemäßes Bauteil gemäß einer ersten Ausführungsart, 4 a plan view of an inventive component according to a first embodiment,

5 eine Querschnittsansicht des erfindungsgemäßen Bauteils gemäß 4, 5 a cross-sectional view of the component according to the invention according to 4 .

6 eine Weiterbildung des erfindungsgemäßen Bauteils gemäß den 4 und 5, 6 a development of the component according to the invention according to the 4 and 5 .

7 eine detaillierte Querschnittsansicht eines herkömmlichen Halbleiterbausteins aus 2, 7 a detailed cross-sectional view of a conventional semiconductor device from 2 .

8 eine Weiterbildung des erfindungsgemäßen Bauteils gemäß 5, 8th a development of the component according to the invention according to 5 .

9 eine Querschnittsansicht eines herkömmlichen Bauteils gemäß einer anderen Ausführung, 9 a cross-sectional view of a conventional component according to another embodiment,

10 eine schematische Draufsicht auf einen herkömmlichen Halbleiterbaustein aus 9, 10 a schematic plan view of a conventional semiconductor device from 9 .

11 eine schematische Draufsicht auf ein erfindungsgemäßes Bauteil gemäß einer zweiten Ausführungsform, 11 a schematic plan view of an inventive component according to a second embodiment,

12 eine schematische Draufsicht auf einen Halbleiterbaustein der Ausführungsform des Bauteils gemäß 11, 12 a schematic plan view of a semiconductor device of the embodiment of the component according to 11 .

13 eine Querschnittsansicht durch ein erfindungsgemäßes Bauteil gemäß den 11 und 12, 13 a cross-sectional view through an inventive component according to the 11 and 12 .

14 eine Weiterbildung der zweiten Ausführungsform des Bauteils gemäß 13, 14 a development of the second embodiment of the component according to 13 .

15 eine Weiterbildung eines erfindungsgemäßen Bauteils der ersten Ausführungsform und 15 a development of a component according to the invention of the first embodiment and

16 eine Weiterbildung des erfindungsgemäßen Bauteils der zweiten Ausführungsform. 16 a development of the component according to the invention of the second embodiment.

1 zeigt ein Bauteil 1 mit einer Leiterplatine 10 und mehreren Halbleiterbausteinen 2, die auf einer Hauptfläche 11 der Platine angeordnet sind. Die Platine besitzt eine Kontaktleiste 19, deren Kontakte durch nicht einzeln dargestellte Leiterbahnen angeschlossen sind, welche zum Ansteuern der Halbleiterbausteine 2 dienen. Das Bauteil aus 1 ist insbesondere ein Speichermodul und die Halbleiterbausteine 2 sind vorzugsweise Speicherbausteine mit einem flüchtigen Halbleiterspeicher, beispielsweise einem DRAM. 1 shows a component 1 with a printed circuit board 10 and a plurality of semiconductor devices 2 on a main surface 11 the board are arranged. The board has a contact strip 19 whose contacts are connected by non-individually illustrated interconnects, which for driving the semiconductor devices 2 serve. The component off 1 is in particular a memory module and the semiconductor devices 2 are preferably memory modules with a volatile semiconductor memory, such as a DRAM.

2 zeigt eine Querschnittsansicht durch ein herkömmliches Bauteil gemäß einer Ausführung, die einem Halbleiterbaustein 2 in BGA-Bauweise (ball grid array) entspricht. Der Halbleiterbaustein 2 ist durch eine Anordnung A von Lötkontaktpunkten 8 elektrisch leitend mit der Hauptfläche 11 der Leiterplatine 10 verbunden. Die Lötkontaktpunkte 8 sind an einer Bodenfläche 18 des Halbleiterbausteins 2 angeordnet. Die Seitenwände 4 des Halbleiterbausteins 2 liegen frei. 2 shows a cross-sectional view through a conventional component according to an embodiment, the semiconductor device 2 in BGA construction (ball grid array). The semiconductor device 2 is by an arrangement A of Lötkontaktpunkten 8th electrically conductive with the main surface 11 the printed circuit board 10 connected. The solder contact points 8th are on a floor surface 18 of the semiconductor device 2 arranged. The side walls 4 of the semiconductor device 2 are free.

3 zeigt eine schematische Draufsicht auf das Bauteil gemäß 2. Innerhalb einer Grundfläche G des Halbleiterbausteins 2 innerhalb der Hauptfläche 11 der Leiterplatine 10 sind die Anordnung A der Lötkontaktpunkte 8 dargestellt sowie ein Bondkanal 17. Der Bondkanal dient zum elektrischen Verbinden eines integrierten Halbleiterchips des Halbleiterbausteins mit den Lötkontaktpunkten 8. Die Lötkontaktpunkte 8 dienen zum elektrischen Anschließen des Halbleiterbausteins an die Leiterplatine 10. 3 shows a schematic plan view of the component according to 2 , Within a base G of the semiconductor device 2 within the main area 11 the printed circuit board 10 are the arrangement A of Lötkontaktpunkte 8th represented as well as a bond channel 17 , The bonding channel is used for electrically connecting an integrated semiconductor chip of the semiconductor component to the solder contact points 8th , The solder contact points 8th serve for the electrical connection of the semiconductor component to the printed circuit board 10 ,

4 zeigt eine der 3 entsprechende Draufsicht auf ein Bauteil, das erfindungsgemäß durch zwei Wärmeableitelemente 3 weitergebildet ist. Die Wärmeableitelemente 3 sind an jeweils einer Seitenfläche 4 des Halbleiterbausteins 2 angeordnet und erstrecken sich entlang einer Richtung x vollständig über die in diese Richtung gemessene Abmessung d des Halbleiterbausteins 2. Insbesondere verbinden die Wärmeableitelemente 3 den Halbleiterbaustein 2 auf der ganzen Länge seiner Außenabmessung mit der Hauptfläche 11 der Leiterplatine, wodurch die Betriebswärme viel schneller abgeleitet wird als durch die Lötkontaktpunkte 8 der Anordnung A. Es reicht aus, nur ein einziges Wärmeableitelement 3 anzuordnen. Durch das Anordnen von zwei Wärmeableitelementen 3 an zwei gegenüberliegenden Seitenflächen 4 des Halbleiterbausteins wird jedoch eine noch schnellere Wärmeableitung und eine noch höhere Senkung der Betriebstemperatur des Halbleiterbausteins 2 erreicht. 4 shows one of the 3 corresponding plan view of a component according to the invention by two heat dissipation elements 3 is further developed. The heat dissipation elements 3 are each on one side surface 4 of the semiconductor device 2 are arranged and extend along a direction x completely over the dimension d of the semiconductor device measured in this direction 2 , In particular, connect the Wärmeableitelemente 3 the semiconductor device 2 along the entire length of its outer dimension with the main surface 11 the printed circuit board, which dissipates the heat of operation much faster than through the solder contact points 8th the arrangement A. It is sufficient, only a single heat sink 3 to arrange. By arranging two heat sinks 3 on two opposite side surfaces 4 However, the semiconductor device is an even faster heat dissipation and an even higher reduction in the operating temperature of the semiconductor device 2 reached.

5 zeigt eine Querschnittsansicht des erfindungsgemäß weitergebildeten Bauteils aus 4. Auf der Hauptfläche 11 der Leiterplatine 10 ist der Halbleiterbaustein 2 außer durch die Lötkontaktpunkte 8 durch weitere Lötverbindungen 23 verbunden, die sich entlang der Abmessung d aus 4 erstre cken. Sie bestehen ebenso wie darüber angeordnete Metallschichten 13 aus einem gut leitfähigen metallhaltigen Material. Bei der Ausführungsform gemäß 5 wird an jeder Seitenfläche 4 das entsprechende Wärmeableitelement 3 aus der massiven Metallschicht 13 und der darunter angeordneten Lötverbindung 23 gebildet. Die massive Metallschicht 13 leitet die Wärme des Halbleiterbausteins 2 über die Lötverbindungen 23 an die Leiterplatine 10 weiter. 5 shows a cross-sectional view of the invention further developed component 4 , On the main surface 11 the printed circuit board 10 is the semiconductor device 2 except through the solder contact points 8th through further solder joints 23 connected, extending along the dimension d 4 to extend. They exist as well as arranged above metal layers 13 made of a highly conductive metal-containing material. In the embodiment according to 5 will be on every side surface 4 the corresponding heat dissipation element 3 from the massive metal layer 13 and the underlying solder joint 23 educated. The massive metal layer 13 conducts the heat of the semiconductor device 2 over the solder joints 23 to the printed circuit board 10 further.

6 zeigt eine Weiterbildung der Ausführungsform der 4 und 5, bei der der Halbleiterbaustein 2 ringförmig, d.h. entlang seines vollständigen Umfangs von einem Wärmeableitelement 3 umgeben ist und entlang des vollständigen Umfangs wärmeleitend mit der Leiterplatine 10 verbunden ist. Hierbei grenzt an jede Seitenfläche 4 des Halbleiterbausteins 2 eine massive Metallschicht 13 an, wie im Querschnitt der 5 ebenfalls abgebildet. Gemäß 6 wird die Betriebswärme des Speicherbausteins 2 somit an allen vier Seitenflächen abgeleitet. 6 shows a development of the embodiment of the 4 and 5 in which the semiconductor device 2 annular, ie along its entire circumference of a Wärmeableitelement 3 is surrounded and along the entire circumference heat-conducting with the printed circuit board 10 connected is. This borders on each side surface 4 of the semiconductor device 2 a massive metal layer 13 as in cross section of 5 also shown. According to 6 is the operating heat of the memory module 2 thus derived on all four sides.

7 zeigt eine Detailansicht des Halbleiterbausteins 2 aus 2, die den inneren Aufbau eines BGA-Gehäuses verdeutlicht. Das Gehäuse 12 umschließt einen integrierten Halbleiterchip 6, der oberhalb eines Substrats 14 des BGA-Gehäuses angeordnet ist. Auf der Unterseite des Gehäusesubstrats 14, sind die Lötkontaktpunkte 8 angebracht. In dem Bondkanal, d.h. der Aussparung in der Mitte des Gehäusesubstrats 14 sind Bonddrähte oder andere Bondverbindungen 16 angeordnet, die die integrierte Halbleiterschaltung des Halbleiterchips 6 mit nicht dargestellten Leiterbahnen auf dem Gehäusesubstrat 14 verbinden. Die Leiterbahnen des Gehäusesubstrats 14 verbinden wiederum die Bondverbindungen 16 mit den Lötkontaktpunkten 8. 7 shows a detailed view of the semiconductor device 2 out 2 , which illustrates the internal structure of a BGA package. The housing 12 encloses an integrated semiconductor chip 6 that is above a substrate 14 the BGA housing is arranged. On the bottom of the housing substrate 14 , are the solder contact points 8th appropriate. In the bonding channel, ie the recess in the middle of the housing substrate 14 are bonding wires or other bonds 16 arranged, which is the semiconductor integrated circuit of the semiconductor chip 6 with printed conductors, not shown, on the housing substrate 14 connect. The conductor tracks of the housing substrate 14 in turn connect the bonds 16 with the solder contact points 8th ,

8 zeigt eine Weiterbildung des erfindungsgemäßen Bauteils gemäß der ersten Ausführungsform der 4 bis 6. Der Halbleiterbaustein 2 enthält außer den in 7 dargestellten Einzelheiten und dem erfindungsgemäß vorgesehenen Wärmeableitelement 3 zusätzlich ein metallisches Gewebe 33, das sich von einer Seitenwand 4 des Halbleiterbausteins zur gegenüberliegenden Seitenwand 4 des Halbleiterbausteins erstreckt und somit bis zu den Wärmeableitelementen 3 auf den gegenüberliegenden Seitenwänden 4 des Halbleiterbausteins 2 reicht. Durch das metallische Gewebe 33 wird die Wärme oberhalb des Halbleiterchips 6 schneller in seitlicher Richtung zu den Seitenflächen 4 hin abgeleitet, wo sie mit Hilfe der erfindungsgemäßen Wärmeableitelemente 3 zur Leiterplatte 10 hin weitergeleitet wird. Die massive Metallschicht 13 und die Lötverbindung 23 der Wärmeableitelemente 3 sind wie in 5 ausgebildet und können sich entweder wie in 6 vollständig um den Umfang des Halbleiterbausteins 2 erstrecken oder nur an zwei oder auch nur einer Außenseite 4 des Halbleiterbausteins 2 angeordnet sein. 8th shows a development of the component according to the invention according to the first embodiment of the 4 to 6 , The semiconductor device 2 contains except the in 7 shown details and the heat dissipation element provided according to the invention 3 in addition a metallic fabric 33 extending from a side wall 4 of the semiconductor device to the opposite side wall 4 of the semiconductor device and thus up to the heat dissipation elements 3 on the opposite side walls 4 of the semiconductor device 2 enough. Through the metallic fabric 33 the heat is above the semiconductor chip 6 faster in lateral direction to the side surfaces 4 derived where they with the help of the invention Wärmeableitelemente 3 to the circuit board 10 is forwarded. The massive metal layer 13 and the solder joint 23 the heat sinks 3 are like in 5 trained and can either be like in 6 completely around the circumference of the semiconductor device 2 extend or only on two or even one outer side 4 of the semiconductor device 2 be arranged.

9 zeigt eine Querschnittsansicht eines herkömmlichen Bauteils 1, dessen Halbleiterbaustein 2 ein TSOP-Gehäuse aufweist. Das Gehäuse besitzt elektrische Kontaktverbindungen 7, die an mindestens zwei gegenüberliegenden Seitenflächen des Bausteins herausragen und den Halbleiterbaustein 2 außerhalb der Grundfläche G des Halbleiterbausteins mit der Hauptfläche 11 der Leiterplatine 10 verbinden. 9 shows a cross-sectional view of a conventional component 1 , its semiconductor device 2 has a TSOP housing. The housing has electrical contact connections 7 projecting from at least two opposite side surfaces of the device and the semiconductor device 2 outside the base area G of the semiconductor device with the main surface 11 the printed circuit board 10 connect.

10 zeigt eine schematische Draufsicht auf den Halbleiterbaustein 2 gemäß 9, wobei zur Verdeutlichung des inneren Aufbaus auch Einzelheiten dargestellt sind, die bei der Draufsicht von oben eigentlich nicht sichtbar sind. Insbeson dere ist ein im Inneren des TSOP-Gehäuses angeordneter Halbleiterchip 6 dargestellt, dessen Anschlüsse durch Bondverbindungen 16 mit den elektrischen Kontaktverbindungen 7 des Halbleiterbausteins 2 verbunden sind. Die chipseitigen Enden der Kontaktverbindungen 7 sind durch jeweils eine Bondverbindung 16 an einen Anschluß des Halbleiterchips 6 angeschlossen. Im Gegensatz zur BGA-Bauweise ragen die elektrischen Kontaktverbindungen 7 seitlich aus dem Halbleiterbaustein 2 heraus und stellen die elektrische Verbindung zwischen Halbleiterbaustein und Leiterplatine nicht unmittelbar unter dem Halbleiterbaustein, sondern neben ihm her. 10 shows a schematic plan view of the semiconductor device 2 according to 9 , to illustrate the internal structure also details are shown, which are not actually visible in the top view from above. In particular, a semiconductor chip arranged in the interior of the TSOP housing is provided 6 shown, whose connections through bonds 16 with the electrical contact connections 7 of the semiconductor device 2 are connected. The chip-side ends of the contact connections 7 are each connected by a bond 16 to a terminal of the semiconductor chip 6 connected. In contrast to the BGA design, the electrical contact connections protrude 7 laterally from the semiconductor device 2 out and make the electrical connection between the semiconductor chip and printed circuit board not directly under the semiconductor device, but next to him.

11 zeigt eine schematische Draufsicht auf das Bauteil gemäß einer zweiten Ausführungsform der Erfindung, das einen Halbleiterbaustein 2, wie in 10 dargestellt, aufweist. In 11 ist lediglich die Grundfläche G des Halbleiterbausteins 2 dargestellt; der Halbleiterbaustein 2 ist oberhalb der Zeichenebene der 11 angeordnet. In der Zeichenebene ist ein erfindungsgemäß eingesetztes Wärmeableitelement 3 dargestellt, das beispielsweise als wärmeleitfähige Schicht 43 ausgebildet sein kann. Die wärmeleitfähige Schicht 43 verbindet eine Bodenfläche des Halbleiterbausteins nahezu vollständig, d.h. über ihren gesamten Flächenbereich, mit der Hauptfläche 11 der Leiterplatine 10 und ermöglicht dadurch eine besonders effiziente Wärmeableitung von dem Halbleiterbaustein 2 zur Leiterplatine 10. 11 shows a schematic plan view of the component according to a second embodiment of the invention, the semiconductor device 2 , as in 10 shown, has. In 11 is only the base G of the semiconductor device 2 shown; the semiconductor device 2 is above the drawing level of the 11 arranged. In the drawing plane is a heat dissipation element used according to the invention 3 represented, for example, as a thermally conductive layer 43 can be trained. The thermally conductive layer 43 connects a bottom surface of the semiconductor device almost completely, ie over its entire surface area, with the main surface 11 the printed circuit board 10 and thereby enables a particularly efficient heat dissipation from the semiconductor device 2 to the printed circuit board 10 ,

12 zeigt eine schematische Draufsicht auf den Halbleiterbaustein 2 des Bauteils gemäß 11. Das unter einer Bodenfläche des Halbleiterbausteins 2 angeordnete Wärmeableitelement 3 ist schraffiert dargestellt, jedoch bei der Draufsicht von oben eigentlich nicht sichtbar. Es ist lediglich zur Verdeutlichung seiner lateralen Abmessungen darge stellt. Das Wärmeableitelement 3 kann beispielsweise eine metallhaltige Lackierung 73 sein, die auf die der Leiterplatine 10 zugewandte Bodenfläche 18 des Halbleiterbausteins 2 aufgebracht ist. Bei der Ausführungsform der 11 und 12 erstreckt sich das Wärmeableitelement 3 nicht nur entlang einer ersten Außenabmessung des Halbleiterbausteins 2 in einer ersten Richtung x, sondern zugleich auch entlang einer zweiten seitlichen Außenabmessung entlang einer zweiten Richtung y. Dadurch wird der Halbleiterbaustein nahezu vollflächig mit der Leiterplatine verbunden, wobei einzelne kleinere Aussparungen am äußersten Rand der Grundfläche des Halbleiterbausteins 2 oder aufgrund einzelner innerhalb der Grundfläche anzuordnender Strukturen vorgesehen sein können. Solche Aussparungen haben jedoch keinen nennenswerten Einfluss auf die erfindungsgemäß erreichte Verbesserung der Wärmeableitung von dem Halbleiterbaustein 2 hin zur Leiterplatine 10. 12 shows a schematic plan view of the semiconductor device 2 of the component according to 11 , The under a bottom surface of the semiconductor device 2 arranged heat dissipation element 3 is hatched, but not actually visible when viewed from above. It is merely to clarify its lateral dimensions Darge presents. The heat dissipation element 3 For example, a metal-containing paint 73 be that on the printed circuit board 10 facing floor surface 18 of the semiconductor device 2 is applied. In the embodiment of the 11 and 12 the heat dissipation element extends 3 not only along a first outer dimension of the semiconductor device 2 in a first direction x, but at the same time along a second lateral outer dimension along a second direction y. As a result, the semiconductor component is connected to the printed circuit board virtually over the entire surface, with individual smaller recesses at the outermost edge of the base surface of the semiconductor component 2 or may be provided on the basis of individual structures to be arranged within the base area. However, such recesses have no appreciable influence on the inventively achieved improvement of the heat dissipation of the semiconductor device 2 towards the printed circuit board 10 ,

13 zeigt eine Querschnittsansicht des erfindungsgemäß weitergebildeten Bauteils gemäß der Ausführungsform der 11 und 12. In 13 ist ferner der innere Aufbau des Halbleiterbausteins 2 und seines Gehäuses dargestellt. Das Gehäuse 12 umschließt einen integrierten Halbleiterchip 6 mit einer nicht dargestellten integrierten Halbleiterschaltung, deren Anschlüsse mit Hilfe von Bonddrähten oder anderen Bondverbindungen 16 mit elektrischen Kontaktverbindungen 7 verbunden sind. Die Kontaktverbindungen 7 dienen zum elektrischen Anschließen des Gehäuses 12 an die Leiterplatine 10. Der Halbleiterbaustein 2 ist auf der Fläche 11 der Leiterplatine 10 angeordnet und mit ihr erfindungsgemäß durch ein flächiges Wärmeableitelement 3 verbunden. Das Wärmeableitelement 3 ist in 13 als wärmeleitfähige Schicht 43 ausgebildet. Die wärmeleitfähige Schicht 43 kann entweder eine metallhaltige Lackierung sein, wie in 12 durch. das Bezugszeichen 73 angedeutet oder eine massive Metallschicht 13, die eine noch schnellere Wärmediffusion in seitlicher Richtung, d.h. tangential zur Hauptfläche 11 der Leiterplatine bewirkt. 13 shows a cross-sectional view of the invention further developed component according to the embodiment of 11 and 12 , In 13 is also the internal structure of the semiconductor device 2 and its housing. The housing 12 encloses an integrated semiconductor chip 6 with a semiconductor integrated circuit, not shown, whose connections by means of bonding wires or other bonds 16 with electrical contact connections 7 are connected. The contact connections 7 serve for electrical connection of the housing 12 to the printed circuit board 10 , The semiconductor device 2 is on the plane 11 the printed circuit board 10 arranged and with her invention by a flat heat sink 3 connected. The heat dissipation element 3 is in 13 as a thermally conductive layer 43 educated. The thermally conductive layer 43 can either be a metal-based paint, as in 12 by. the reference number 73 indicated or a massive metal layer 13 , the even faster heat diffusion in the lateral direction, ie tangential to the main surface 11 the printed circuit board causes.

14 zeigt eine Weiterbildung des erfindungsgemäßen Bauteils gemäß 13. Gemäß 14 ist innerhalb des Gehäuses 12 zusätzlich zu dem Wärmeableitelement 3 noch ein metallisches Gewebe 33 vorgesehen, das zwischen dem integrierten Halbleiterchip 6 und dem Wärmeableitelement 3 eine noch schnellere Wärmediffusion bewirkt. Der exakte Verlauf des metallischen Gewebes ist variierbar. Vorzugsweise ist jedoch vorgesehen, dass das metallische Gewebe 33 in einem mittleren Bereich erhöht ist und in die Nähe des Halbleiterchips 6 reicht, wohingegen es an seinen Rändern vorzugsweise auf dem Wärmeableitelement 3 aufliegt und dieses berührt. Ein Kurzschluss zwischen den elektrischen Kontaktverbindungen 7 und dem metallischen Gewebe 33 wird durch ein isolierendes Füllmaterial des Gehäuses 12 verhindert. Gemäß 14 erfolgt die elektrische Ansteuerung des Halbleiterbausteins 2 seitlich neben der Grundfläche G des Halbleiterbausteins 2 durch die Kontaktverbindungen 7. Die Wärmeableitung erfolgt an der Bodenfläche 18 des Halbleiterbausteins 2 mit Hilfe der innerhalb der Grundfläche G des Halbleiterbausteins 2 angeordneten wärmeleitfähigen Schicht 43. 14 shows a development of the component according to the invention according to 13 , According to 14 is inside the case 12 in addition to the heat dissipation element 3 another metallic fabric 33 provided, between the integrated semiconductor chip 6 and the heat sink 3 causes even faster heat diffusion. The exact course of the metallic tissue is variable. Preferably, however, it is provided that the metallic fabric 33 is increased in a central region and in the vicinity of the semiconductor chip 6 ranges, whereas at its edges preferably on the heat dissipation element 3 is up and touching this. A short circuit between the electrical contact connections 7 and the metallic fabric 33 is provided by an insulating filling material of the housing 12 prevented. According to 14 the electrical control of the semiconductor device takes place 2 laterally adjacent to the base G of the semiconductor device 2 through the contact connections 7 , The heat dissipation takes place on the floor surface 18 of the semiconductor device 2 with the help of within the base G of the semiconductor device 2 arranged would be melanic layer 43 ,

15 zeigt eine Weiterbildung des erfindungsgemäßen Bauteils hinsichtlich der Verteilung der Betriebswärme innerhalb der Leiterplatine 10. Heutige Leiterplatinen 10 sind aus mehreren Schichten aufgebaut, von denen einige Schichten Leiterbahnen 25 enthalten, so z.B. die Schichten 21, 22 und 24 in 15. Eine oberste Schicht 21 bildet zugleich die Hauptfläche 11 der Leiterplatine 10. Innerhalb der Leiterplatine 10 sind innere Schichten 22 mit weiteren Leiterbahnen 25 an geordnet. Gemäß der Weiterbildung aus 15 sind zwischen einer äußeren Schicht 21 und einer inneren Schicht 22 der Leiterplatine 10 wärmeleitfähige Durchführungen 53 vorgesehen, die das Wärmeableitelement 3 mit der inneren Schicht 22 der Leiterplatine verbinden. Die Durchführungen 53 umfassen leitfähige Kontaktlochfüllungen, die zur jeweils nächsttieferen mit Leiterbahnen 25 versehenen Schicht gleichen. Parallel zur Hauptfläche 11 verlaufende Bereiche der Durchführungen 53 werden aus Leiterbahnverläufen innerhalb der entsprechenden leitfähigen Schicht gebildet. Bei der Ausführungsform der 15 wird beim Betrieb des Bauteils in dem Gehäuse 12 des Halbleiterbausteins 2 entstehende Wärme mit Hilfe der Wärmeableitelemente 3 und der wärmeleitfähigen Durchführungen 53 in das Innere der Leiterplatine geleitet. Die Durchführungen 53 berühren die Wärmeableitelemente 3 auf der Hauptfläche 11 der Leiterplatine und reichen in die Leiterplatine 10 hinein. 15 shows a development of the component according to the invention with regard to the distribution of the operating heat within the printed circuit board 10 , Today's printed circuit boards 10 are made up of several layers, some of which layers are strip conductors 25 included, such as the layers 21 . 22 and 24 in 15 , A top layer 21 at the same time forms the main surface 11 the printed circuit board 10 , Inside the printed circuit board 10 are inner layers 22 with further tracks 25 ordered. According to the training 15 are between an outer layer 21 and an inner layer 22 the printed circuit board 10 thermally conductive feedthroughs 53 provided, which is the heat dissipation element 3 with the inner layer 22 connect to the printed circuit board. The bushings 53 include conductive via fillings, each to the next lower with traces 25 provided layer same. Parallel to the main surface 11 running areas of the bushings 53 are formed from traces within the corresponding conductive layer. In the embodiment of the 15 becomes during operation of the component in the housing 12 of the semiconductor device 2 resulting heat with the help of heat dissipation elements 3 and the thermally conductive feedthroughs 53 directed into the interior of the printed circuit board. The bushings 53 touch the heat sinks 3 on the main surface 11 the printed circuit board and reach into the printed circuit board 10 into it.

16 zeigt eine Weiterbildung, bei der die Durchführungen 53 durch mindestens eine innere Schicht 22 der Leiterplatine hindurch bis zu einer Grundebene 24 der Leiterplatine reichen, die Wärme besser ableitet als die äußere Schicht 21 oder die mindestens eine innere Schicht 22 der Leiterplatine 10. Die Grundebene 24 (ground plane) heutiger Leiterplatinen stellt eine Schichtebene dar, in der kaum isolierte Leiterbahnen verlaufen, dafür jedoch umso größere zusammenhängende Flächenbereiche aus einem leitfähigen Material, vorzugsweise einem Metall, ausgebildet sind. Die ground plane dient beispielsweise zum Bereitstellen eines Massepotentials, eignet sich aufgrund ihrer großflächigen zusammenhängenden leitfähigen Bereiche jedoch auch zur Wärmeableitung in seitlicher Richtung. Parallel zur Hauptfläche 11 der Leiterplatine 10 fließende Wärmeströme J, die in Höhe der Grundebene 24 abfließen, sind daher wesentlich größer als Wärmeströme j, die in einer äußeren Schicht 21 oder einer inneren Schicht 22, die Leiterbahnen 25 enthält, fließen können. 16 shows a training in which the bushings 53 through at least one inner layer 22 the PCB through to a ground plane 24 reach the printed circuit board, the heat dissipates better than the outer layer 21 or the at least one inner layer 22 the printed circuit board 10 , The ground plane 24 (ground plane) today's printed circuit boards represents a layer plane in which hardly any insulated interconnects run, but for the larger contiguous surface areas of a conductive material, preferably a metal, are formed. The ground plane serves, for example, to provide a ground potential, but is also suitable for dissipating heat in the lateral direction because of its large, continuous conductive areas. Parallel to the main surface 11 the printed circuit board 10 flowing heat flows J, which is equal to the ground plane 24 are therefore much larger than heat flows j, which are in an outer layer 21 or an inner layer 22 , the tracks 25 contains, can flow.

Die vorliegende Erfindung stellt elektronische Bauteile wie beispielsweise Speichermodule bereit, die mit erhöhter Betriebssicherheit betrieben werden, da die in Halbleiterbausteinen des elektronischen Bauteils erzeugte Betriebswärme schneller an die Leiterplatine abgeben wird als bei einem herkömmlichen elektronischen Bauteil. Die Verbesserung der Wärmeleitfähigkeit wird bei dem erfindungsgemäßen Bauteil durch passive Kühlung erreicht; eine aktive Kühlung mit Hilfe von Lüftungseinrichtungen oder anderen Einrichtungen, deren Betrieb Strom oder andere Energieformen benötigt, ist nicht erforderlich. Die verbesserte Kühlung wird durch einen Kontakt zwischen dem Halbleiterbaustein und der Platine entlang von Kanten des Halbleiterbausteins erreicht, wodurch Wärmeleitkanten entstehen, die sich entlang einer Außenabmessung des Halbleiterbausteins in Richtung parallel zur Hauptfläche 11 der Leiterplatine erstrecken. Sie können den Halbleiterbaustein 2 auf der Leiterplatine 10 vollständig umgeben und bilden in diesem Fall einen wärmeabführenden Ring, dessen Gestalt dem Umfang des jeweiligen Bausteins 12 angepasst ist. Wärmeleitkanten, die den Halbleiterbaustein umgeben, können beispielsweise eine Lötverbindung umfassen und gleichzeitig mit elektrischen Kontaktverbindungen oder Lötkontaktpunkten des Halbleiterbausteins hergestellt und verbunden werden. Daher ist zum Herstellen einer wärmeleitenden Verbindung gemäß der vorliegenden Erfindung nicht zwangsläufig ein zusätzlicher Verfahrensschritt bei der Herstellung des Bauteils erforderlich.The present invention provides electronic components, such as memory modules, which are operated with increased reliability, since the heat generated in semiconductor devices of the electronic component will emit more quickly to the printed circuit board than in a conventional electronic component. The improvement of the thermal conductivity is achieved in the inventive component by passive cooling; Active cooling by means of ventilation or other equipment requiring electricity or other forms of energy is not required. The improved cooling is achieved by contact between the semiconductor device and the board along edges of the semiconductor device, thereby forming heat conduction edges extending along an outer dimension of the semiconductor device in a direction parallel to the main surface 11 extend the circuit board. You can use the semiconductor device 2 on the circuit board 10 completely surrounded and in this case form a heat-dissipating ring whose shape corresponds to the circumference of the respective building block 12 is adjusted. Heat-conducting edges that surround the semiconductor component may, for example, comprise a solder connection and be produced and connected simultaneously with electrical contact connections or solder contact points of the semiconductor component. Therefore, manufacturing a thermally conductive connection according to the present invention does not necessarily require an additional process step in the manufacture of the component.

Ein den Halbleiterbaustein entlang seines vollständigen Umfangs umgebendes Wärmeableitelement hat zusätzlich den Vor teil, dass Verschmutzungen aus dem Zwischenraum zwischen dem Halbleiterbaustein und der Platine ferngehalten werden. Dadurch werden Verschmutzungen elektrischer Anschlüsse sowie elektrostatische Entladungen, die aufgrund solcher Verschmutzungen entstehen könnten, verhindert.One the semiconductor device along its entire circumference surrounding heat dissipation element has in addition Before the part that pollution from the space between the semiconductor device and the board are kept away. Thereby will contaminate electrical connections as well as electrostatic Discharges that could arise due to such contamination prevented.

11
elektronisches Bauteilelectronic component
22
HalbleiterbausteinSemiconductor device
33
WärmeableitelementThe thermal transfer member
44
Seitenflächeside surface
66
HalbleiterchipSemiconductor chip
77
elektrische Kontaktverbindungelectrical Contact connection
88th
LötkontaktpunktLötkontaktpunkt
1010
Leiterplatineprinted circuit board
1111
Hauptflächemain area
1212
Gehäusecasing
1313
massive Metallschichtmassive metal layer
1414
Substrat des Gehäusessubstratum of the housing
1515
isolierendes Füllmaterialinsulating filling material
1616
Bondverbindungbond
1717
BondkanalBond channel
1818
Bodenflächefloor area
2020
isolierende Schichtinsulating layer
2121
äußere Schichtouter layer
2222
innere Schichtinner layer
2323
Lötverbindungsolder
2424
Grundebeneground plane
2525
Leiterbahnconductor path
3333
metallisches Gewebemetallic tissue
4343
wärmeleitfähige Schichtthermally conductive layer
5353
Durchführungexecution
7373
metallhaltige Lackierungmetalliferous paintwork
AA
Anordnungarrangement
dd
Abmessungdimension
GG
GrundflächeFloor space
J, jJ, j
laterale Wärmeströmelateral heat flows
x, yx, y
Richtungen parallel zur Hauptflächedirections parallel to the main surface

Claims (21)

Elektronisches Bauteil (1) mit einer Leiterplatine (10), mit einem Halbleiterbaustein (2) und mit einem Wärmeableitelement (3), – wobei die Leiterplatine (10) eine Hauptfläche (11) aufweist, – wobei der Halbleiterbaustein (2) auf der Hauptfläche (11) der Leiterplatine angeordnet ist und eine Abmessung (d) parallel zur Hauptfläche (11) der Leiterplatine (10) besitzt und – wobei das Wärmeableitelement (3) sich entlang der Abmessung (d) des Halbleiterbausteins (2) erstreckt und entlang der Abmessung (d) den Halbleiterbaustein (2) mit der Leiterplatine (10) wärmeleitend verbindet.Electronic component ( 1 ) with a printed circuit board ( 10 ), with a semiconductor device ( 2 ) and with a heat dissipation element ( 3 ), - wherein the printed circuit board ( 10 ) a main surface ( 11 ), - wherein the semiconductor device ( 2 ) on the main surface ( 11 ) of the printed circuit board is arranged and a dimension (d) parallel to the main surface ( 11 ) of the printed circuit board ( 10 ) and wherein the heat dissipation element ( 3 ) along the dimension (d) of the semiconductor device ( 2 ) and along the dimension (d) the semiconductor device ( 2 ) with the printed circuit board ( 10 ) connects thermally conductive. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Wärmeableitelement (3) auf der Hauptfläche (11) der Leiterplatine (10) entlang des Umfangs des Halbleiterbausteins (3) verläuft.Component according to claim 1, characterized in that the heat dissipation element ( 3 ) on the main surface ( 11 ) of the printed circuit board ( 10 ) along the circumference of the semiconductor device ( 3 ) runs. Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Wärmeableitelement (3) mit einer Seitenfläche (4) des Halbleiterbausteins (2) verbunden ist.Component according to claim 1 or 2, characterized in that the heat dissipation element ( 3 ) with a side surface ( 4 ) of the semiconductor device ( 2 ) connected is. Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Wärmeableitelement (3) eine massive Metallschicht (13) umfasst.Component according to one of claims 1 to 3, characterized in that the heat dissipation element ( 3 ) a massive metal layer ( 13 ). Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Wärmeableitelement (3) eine Lötverbindung (23) umfasst, die entlang des Umfangs des Halbleiterbausteins (2) verläuft.Component according to one of claims 1 to 4, characterized in that the heat dissipation element ( 3 ) a solder joint ( 23 ), which along the circumference of the semiconductor device ( 2 ) runs. Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Wärmeableitelement (3) den Halbleiterbaustein (2) auf der Hauptfläche (11) der Leiterplatine (10) vollständig umgibt.Component according to one of claims 1 to 5, characterized in that the heat dissipation element ( 3 ) the semiconductor device ( 2 ) on the main surface ( 11 ) of the printed circuit board ( 10 ) completely surrounds. Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass mehrere Wärmeableitelemente (3) vorgesehen sind, die den Halbleiterbaustein (2) jeweils im Bereich einer Seitenfläche (4) des Halbleiterbausteins (2) wärmeleitend mit der Leiterplatine (10) verbinden.Component according to one of claims 1 to 5, characterized in that a plurality of heat dissipation elements ( 3 ) are provided, which the semiconductor device ( 2 ) each in the area of a side surface ( 4 ) of the semiconductor device ( 2 ) thermally conductive with the printed circuit board ( 10 ) connect. Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Bauteil (1) eine Anordnung (A) von Lötkontaktpunkten (8) aufweist, die zwischen einer Bodenfläche (18) des Halbleiterbausteins (2) und der Leiterplatine (10) angeordnet sind.Component according to one of claims 1 to 7, characterized in that the component ( 1 ) an arrangement (A) of solder contact points ( 8th ) between a floor surface ( 18 ) of the semiconductor device ( 2 ) and the printed circuit board ( 10 ) are arranged. Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass das Wärmeableitelement (3) eine wärmeleitfähige Schicht (43) umfasst, die sich über eine Grundfläche (G) des Halbleiterbausteins (2) erstreckt.Component according to claim 1, characterized in that the heat dissipation element ( 3 ) a thermally conductive layer ( 43 ), which extends over a base area (G) of the semiconductor device ( 2 ). Bauteil nach Anspruch 9, dadurch gekennzeichnet, dass die wärmeleitfähige Schicht (43) zwischen einer Bodenfläche (18) des Halbleiterbausteins (2) und der Leiterplatine (10) angeordnet ist.Component according to claim 9, characterized in that the thermally conductive layer ( 43 ) between a floor surface ( 18 ) of the semiconductor device ( 2 ) and the printed circuit board ( 10 ) is arranged. Bauteil nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die wärmeleitfähige Schicht (43) eine metallhaltige Lackierung (73) oder eine massive Metallschicht (13) ist.Component according to claim 9 or 10, characterized in that the thermally conductive layer ( 43 ) a metal-containing coating ( 73 ) or a solid metal layer ( 13 ). Bauteil nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die wärmeleitfähige Schicht (43) von elektrischen Kontaktverbindungen (7) umgeben ist, die den Halbleiterbaustein (2) mit der Leiterplatine (10) elektrisch verbindet.Component according to one of claims 9 to 11, characterized in that the thermally conductive layer ( 43 ) of electrical contact connections ( 7 ) surrounding the semiconductor device ( 2 ) with the printed circuit board ( 10 ) electrically connects. Bauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das Bauteil (1) ferner ein metallisches Gewebe (33) aufweist, das innerhalb des Halbleiterbausteins (2) verläuft und mit dem Wärmeableitelement (3) verbunden ist.Component according to one of claims 1 to 12, characterized in that the component ( 1 ) a metallic fabric ( 33 ), which within the semiconductor device ( 2 ) and with the heat dissipation element ( 3 ) connected is. Bauteil nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass das metallische Gewebe (33) entlang eines Außenrandes des Gewebes (33) das Wärmeableitelement (3) berührt.Component according to one of claims 9 to 13, characterized in that the metallic fabric ( 33 ) along an outer edge of the fabric ( 33 ) the heat dissipation element ( 3 ) touched. Bauteil nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der Halbleiterbaustein (2) einen integrierten Halbleiterchip (6) und ein Gehäuse (12) aufweist, wobei das Gehäuse (12) durch das Wärmeableitelement (3) wärmeleitend mit der Leiterplatine (10) verbunden ist.Component according to one of claims 1 to 14, characterized in that the semiconductor device ( 2 ) an integrated semiconductor chip ( 6 ) and a housing ( 12 ), wherein the housing ( 12 ) by the heat dissipation element ( 3 ) thermally conductive with the printed circuit board ( 10 ) connected is. Bauteil nach Anspruch 15, dadurch gekennzeichnet, dass die integrierte Halbleiterschaltung (6) eine Speicherschaltung, insbesondere eine Speicherschaltung eines Schreib-Lese-Speichers ist.Component according to Claim 15, characterized in that the semiconductor integrated circuit ( 6 ) is a memory circuit, in particular a memory circuit of a read-write memory. Bauteil nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Leiterplatine (10) mehrere Schichten (21, 22, 24) aufweist, in denen Leiterbahnen (25) verlaufen.Component according to one of claims 1 to 16, characterized in that the printed circuit board ( 10 ) multiple layers ( 21 . 22 . 24 ), in which conductor tracks ( 25 ). Bauteil nach Anspruch 17, dadurch gekennzeichnet, dass das Wärmeableitelement (3) mit einer äußeren Schicht (21) der Leiterplatine (10), die die Hauptfläche (11) der Leiterplatine (10) bildet, verbunden ist.Component according to claim 17, characterized in that the heat dissipation element ( 3 ) with an outer layer ( 21 ) of the printed circuit board ( 10 ), which is the main surface ( 11 ) of the printed circuit board ( 10 ) verbun that is. Bauteil nach Anspruch 18, dadurch gekennzeichnet, dass das Bauteil wärmeleitfähige Durchführungen (53) zwischen der äußeren Schicht (21) und einer inneren Schicht (22) der Leiterplatine (10) aufweist, die das Wärmeableitelement (3) mit der inneren Schicht (22) der Leiterplatine (10) verbindet.Component according to claim 18, characterized in that the component thermally conductive bushings ( 53 ) between the outer layer ( 21 ) and an inner layer ( 22 ) of the printed circuit board ( 10 ), which the heat dissipation element ( 3 ) with the inner layer ( 22 ) of the printed circuit board ( 10 ) connects. Bauteil nach Anspruch 19, dadurch gekennzeichnet, dass die Durchführungen (53) von der äußeren Schicht (21) der Leiterplatine (10) durch mindestens eine innere Schicht (22) der Leiterplatine (10) hindurch bis zu einer Grundebene (24) reichen, die Wärme besser ableitet als die äußere Schicht (21) und die innere Schicht (22).Component according to claim 19, characterized in that the bushings ( 53 ) from the outer layer ( 21 ) of the printed circuit board ( 10 ) by at least one inner layer ( 22 ) of the printed circuit board ( 10 ) through to a ground plane ( 24 ), which dissipates heat better than the outer layer ( 21 ) and the inner layer ( 22 ). Bauteil nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass das elektronische Bauteil (1) ein Speichermodul ist.Component according to one of claims 1 to 20, characterized in that the electronic component ( 1 ) is a memory module.
DE102004015929A 2004-03-31 2004-03-31 Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board Ceased DE102004015929A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004015929A DE102004015929A1 (en) 2004-03-31 2004-03-31 Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004015929A DE102004015929A1 (en) 2004-03-31 2004-03-31 Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board

Publications (1)

Publication Number Publication Date
DE102004015929A1 true DE102004015929A1 (en) 2005-07-07

Family

ID=34638865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004015929A Ceased DE102004015929A1 (en) 2004-03-31 2004-03-31 Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board

Country Status (1)

Country Link
DE (1) DE102004015929A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110226131A (en) * 2017-01-19 2019-09-10 卡尔蔡司Smt有限责任公司 The component of projection exposure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279029A (en) * 1990-08-01 1994-01-18 Staktek Corporation Ultra high density integrated circuit packages method
DE19924960A1 (en) * 1999-05-31 2000-12-14 Siemens Ag Device for cooling semiconductor components
US6212076B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Enhanced heat-dissipating printed circuit board package
DE10211926A1 (en) * 2001-03-16 2002-10-02 Lg Electronics Inc Heat dissipation structure for integrated circuit in electronic appliance, has space between integrated circuit and circuit board which is filled with solder through holes in circuit board
DE10247035A1 (en) * 2002-10-09 2004-04-22 Infineon Technologies Ag Memory module for mobile radio application, has dissipation frame arranged between memory device and board, where dissipation frame includes heat-conducting paste between board and memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279029A (en) * 1990-08-01 1994-01-18 Staktek Corporation Ultra high density integrated circuit packages method
US6212076B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Enhanced heat-dissipating printed circuit board package
DE19924960A1 (en) * 1999-05-31 2000-12-14 Siemens Ag Device for cooling semiconductor components
DE10211926A1 (en) * 2001-03-16 2002-10-02 Lg Electronics Inc Heat dissipation structure for integrated circuit in electronic appliance, has space between integrated circuit and circuit board which is filled with solder through holes in circuit board
DE10247035A1 (en) * 2002-10-09 2004-04-22 Infineon Technologies Ag Memory module for mobile radio application, has dissipation frame arranged between memory device and board, where dissipation frame includes heat-conducting paste between board and memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110226131A (en) * 2017-01-19 2019-09-10 卡尔蔡司Smt有限责任公司 The component of projection exposure
US20190324372A1 (en) * 2017-01-19 2019-10-24 Carl Zeiss Smt Gmbh Component for a projection exposure apparatus
US10866528B2 (en) * 2017-01-19 2020-12-15 Carl Zeiss Smt Gmbh Component for a projection exposure apparatus
CN110226131B (en) * 2017-01-19 2021-08-31 卡尔蔡司Smt有限责任公司 Component of a projection exposure apparatus

Similar Documents

Publication Publication Date Title
DE69735157T2 (en) BGA module
DE4410467C2 (en) Heat sink arrangement with a thermally conductive plate for a plurality of integrated circuits on a substrate
EP2334161B1 (en) Control unit
DE102004018469B3 (en) Power semiconductor circuit
DE112007001446T5 (en) Chip module for complete power train
DE102006018161A1 (en) Electronic component module
DE102007037543A1 (en) An integrated circuit package having a heat dissipation unit and method of making the same
DE19950026A1 (en) Power semiconductor module
EP1450404A2 (en) Assembly in pressure contact with a power semiconductor module
DE19801312A1 (en) Semiconductor element with semiconductor chip for multi-chip module
DE102004001829A1 (en) Semiconductor device
DE10031951A1 (en) Multiple chip semiconducting module has adhesive layers with openings coinciding with contact points, conducting bodies for connecting between first and second chip contact points
EP2330873A1 (en) Electronic module
DE102013219780A1 (en) Power semiconductor module and method for producing a power semiconductor module
DE102013019514A1 (en) CHIP HOUSING WITH LOW PROFILE AND MODIFIED HEAT DISTRIBUTION ELEMENT
DE19781978B4 (en) Integrated circuit package and method of making the same
WO2018114931A2 (en) Video wall module
DE19645971C2 (en) Housing system with field effect transistors and method for housing field effect transistors
EP2006910B1 (en) Power electronics module
DE102004030443A1 (en) Control apparatus especially a surface mounted power element has power component in a housing with both upper and lower heat dissipating surfaces
DE19648492A1 (en) Three=dimensional multi-chip module, e.g. memory module
DE102004015929A1 (en) Electronic component, typically memory module, containing semiconductor element on main face of circuit board, and heat convecting element extending along entire semiconductor element and thermally coupled to circuit board
EP2053654B1 (en) Cooled multichip module
DE69433952T2 (en) Package a BGA integrated circuit with high thermal conductivity
DE102016215982A1 (en) Power module, manufacturing process and power electronics circuit

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8170 Reinstatement of the former position
8131 Rejection