DE10164800B4 - Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips - Google Patents

Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips Download PDF

Info

Publication number
DE10164800B4
DE10164800B4 DE10164800A DE10164800A DE10164800B4 DE 10164800 B4 DE10164800 B4 DE 10164800B4 DE 10164800 A DE10164800 A DE 10164800A DE 10164800 A DE10164800 A DE 10164800A DE 10164800 B4 DE10164800 B4 DE 10164800B4
Authority
DE
Germany
Prior art keywords
chip
chips
carrier
rewiring
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10164800A
Other languages
English (en)
Other versions
DE10164800A1 (de
Inventor
Harry Hedler
Thorsten Meyer
Gerd Frankowsky
Roland Irsigler
Babara Orinda Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10153609A priority Critical patent/DE10153609C2/de
Priority claimed from DE10153609A external-priority patent/DE10153609C2/de
Publication of DE10164800A1 publication Critical patent/DE10164800A1/de
Application granted granted Critical
Publication of DE10164800B4 publication Critical patent/DE10164800B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

Verfahren zur Herstellung eines elektronischen Bauelements (11) mit mehreren übereinander gestapelten und miteinander kontaktierten Chips (3), das auf einem Träger (1) montiert wird; wobei die Chips (3) über eine Kontakteinrichtung (2, 6, 8) mit einem Bauelementträger (13) kontaktierbar sind, mit folgenden Schritten:
a) Erzeugen einer ersten ebenen Chipanordnung (9) durch zueinander beabstandetes Anordnen von funktionstüchtigen Chips (3) in einem Raster auf dem Träger (1) und Verfüllen zumindest der Abstände zwischen den Chips (3) mit einem Füllmittel (5) zur Bildung eines die Chips (3) fixierenden isolierenden Halterahmens (4) mit chipeigenen, der elektrischen Kontaktierung zu einem anderen Chip einer anderen Chipanordnung dienenden, im Bereich des Halterahmens (4) seitlich des jeweiligen Chips (3) vorgesehenen Kontaktelementen (2) der Kontakteinrichtung (2, 6, 8), die mit chipeigenen Umverdrahtungen (6) der Kontakteinrichtung (2, 6, 8) verbunden werden,
b) Anordnen einer weiteren ebenen Chipanordnung (9) nach Schritt a) auf der ersten Chipanordnung (9) derart, dass die...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements in mehreren übereinander gestapelten und miteinander kontaktierten Chips gemäß dem Oberbegriff des Anspruchs 1, wie aus der US 3,579,056 bzw. EP 0 611 129 A2 bekannt.
  • Die WO 01/75969 A1 beschreibt ein elektronisches Bauelement mit flexiblen Kontaktierungsstellen und ein Verfahren zu dessen Herstellung. Die flexiblen Kontaktierungsstellen weisen gummielastische Erhebungen auf, auf denen ein metallischer Kontaktfleck vorgesehen ist, der an eine auf die Erhebung geführte Leiterbahn angeschlossen ist.
  • Die JP 61-242041 AA offenbart eine Halbleitervorrichtung mit einer gummielastischen Kontakterhebung, welche leitfähig ist und aus Silicongummi mit einem Kohlenstofffüllstoff besteht.
  • Aus der US 5,455,455 A ist ein elektronisches Bauelement mit Chips in einem Halterrahmen aus Epoxyd bekannt, wobei übereinanderliegende Chips mit in dem Bereich des Halterrahmens verlaufenden Umverdrahtungen miteinander kontaktiert sind.
  • Aus der US 3,579,056 A ist das Anordnen von Chips, das Verfüllen in einem elastischen Halterrahmen und das Erzeugen einer elektrischen Kontaktierung mit Kontaktierungselementen auf beiden Hauptflächen der Anordnung bekannt. Zudem wird das dreidimensionale Stapeln der so in den flexiblen Träger eingebetteten Bauelemente gelehrt.
  • Die US 6,117,704 offenbart ein Bauelement mit verkapselten Chips, die in mehreren Ebenen übereinander angeordnet sind.
  • Die US 5,324,687 A offenbart ebenfalls eine gestapelte Anordnung verpackter Chips.
  • Die DE 44 33 845 A1 offenbart ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung, bei dem zwei fertig prozessierte Substrate miteinander verbunden werden. Dabei wird erst das obere Substrat einem Funktionstest unterzogen, mit dem die intakten Chips des Substrats selektiert werden. Anschließend wird dieses Substrat von der Rückseite her gedünnt, in einzelne Chips zerlegt und nur selektierte intakte Chips auf das, mit einer Haftschicht versehene untere Substrat justiert aufgebracht.
  • Bekannte Verfahren zum Herstellen eines Bauelements mit mehreren übereinander gestapelten Chips in die dritte Dimension können grob in zwei Gruppen eingeteilt werden. Zum einen das Stapeln von gehäusten Chips, zum anderen das Stapeln von Nacktchips. Beim Stapeln von gehäusten Chips werden diese übereinander gestapelt und mit ihren Kontaktelementen (Beinchen) miteinander verbunden. Beispiele hierfür sind z.B. gestapelte TSOP oder gestapelte BOC. Diese dreidimensionalen Bauformen zeichnen sich durch sogenannte Interposer (dünne oder dicke Boards oder Leadframes) zur Verbindung zwischen den Stapelebenen aus, wobei diese Interposer auf die Chips montiert und mit geeigneten Verfahren mit den chipseitigen Kontaktelementen verbunden werden. Dieses Verfahren ist aufgrund seines Montageaufwands teuer, da es auf einem single-die Prozessflow basiert, d.h. es werden ausschließlich separate einzelne gehäuste Chips verarbeitet. Aufgrund der zum Teil notwendigen Interposer sind die resultierenden Bauelemente von erheblicher Bauhöhe. Ein Abdünnen der Chips während des Stapelprozesses ist aufgrund der bereits erfolgten Häusung nicht möglich.
  • Ein durch Stapeln von Nacktchips erzeugtes Bauelement ermöglicht demgegenüber eine geringere Aufbauhöhe. Das Chip/Chip-Verbindungs-System führt durch den jeweiligen Chip. Die dazu notwendigen feinen Kontaktierungsvias werden meist in einem Frontend-ähnlichen Prozess erzeugt (Via-Ätzen/Passivieren/ Via-Füllen). Dieses Verfahren besitzt jedoch entscheidende Nachteile für die Anwendung. Zum einen setzt es ein besonderes Chipdesign voraus, das die Erzeugung von Kontaktierungs- oder Durchgangsvias erlaubt. Die Erzeugung der Vias ist sehr teuer, da sie in einer zusätzlichen, relativ langen Prozessfolge von Frontend-Prozessen erzeugt werden müssen. Obwohl die wesentlichen Prozesse auf Scheibenniveau durchgeführt werden können, ergeben sich bei dem Stapeln von Nacktchips auf Scheibenniveau dennoch Schwierigkeiten hinsichtlich der Ausbeute. Da jede Scheibe nur eine endliche Ausbeute an funktionierenden Chips hat, potenziert sich beim Stapeln der Scheiben das Risiko für einen funktionierenden Stapel, die Ausbeute sinkt exponenziell mit zunehmender gestapelter Scheibenanzahl. Eine ökonomische Bauelementherstellung durch dieses Verfahren ist nicht möglich.
    •
  • Der Erfindung liegt das Problem zugrunde, ein Verfahren anzugeben, das auf einfache Weise die Herstellung relativ niedrig aufgebauter Bauelemente mit hoher Ausbeute ermöglicht.
  • Zur Lösung dieses Problems ist erfindungsgemäß ein Verfahren nach Anspruch 1 vorgesehen.
  • Das erfindungsgemäße Verfahren schlägt zunächst die Schaffung eines Wafers bestehend ausschließlich aus in einem vorherigen Test als funktionstüchtig geprüften Chips vor. Dieser sogenannte "Known Good Wafer" wird durch rastermäßiges Positionieren der Chips und entsprechendes Einbetten derselben in einen isolierenden Halterahmen, der bevorzugt mittels eines viskosen nicht-leitenden Polymers, das als Füllmittel verwendet wird, erzeugt wird, gefertigt. Dabei ist es denkbar, entweder gleichartige Chips oder auch unterschiedliche Chips, die in ihren Eigenschaften und/oder Dimensionen verschieden sind, in diesen Wafer zu integrieren. Dieser Wafer bzw. diese erste ebene Chipanordnung wird also durch fan-out-Wafer-Level-Packaging hergestellt. Dieser Halterahmen für das fan-out-Wafer-Level-Packa ging wird nun nicht nur für fan-out genutzt, vielmehr dient er auch dazu, die Durchkontaktierungen von der Chipvorderseite zur Chiprückseite zu übernehmen, d.h. die Durchkontaktierung wird auf den Halterahmenbereich verlagert. Nachfolgend wird nun auf diese Weise eine weitere Chipanordnung erzeugt, also aufgestapelt, wobei die Chips und die Halterahmen deckungsgleich übereinander positioniert werden, wenn der Multi-Chip-Stapel aus gleichartigen bzw. gleichgroßen Chips aufgebaut wird. Es ist aber auch möglich, in den einzelnen Ebenen verschiedenartige bzw. verschieden große Chips anzuordnen, wobei dann nicht immer eine deckungsgleiche Übereinanderstapelung aufgrund der Größenunterschiede möglich ist. Der vorgenannte Schritt wird so oft wiederholt wie separate Chiplagen vorzusehen sind. Sind alle Chiplagen übereinander gestapelt, so werden die einzelnen Bauelemente durch Auftrennen des Stacks im Bereich des Halterahmens vereinzelt.
  • Das erfindungsgemäße Verfahren hat gegenüber den bekannten Verfahren beachtliche Vorteile. Zum einen handelt es sich um einen vollständigen Wafer-Level-Prozess, da auf Scheibenniveau gearbeitet wird und erst nachdem die Bauelemente in ihrer Gesamtheit durch Bilden des Stacks erzeugt wurden die Vereinzelung erfolgt. Da ausschließlich funktionstüchtige Chips verwendet werden, ist die Ausbeute sehr hoch. Es können alle Standardchips verwendet werden, wobei gleichartige oder unterschiedliche Chips in jeder Ebene integriert werden können. Weiterhin ist es ein sehr kostengünstiger Prozess, da die Kontaktvias für die Kontaktierungen nicht durch das leitfähige Silizium-Kristall mit teurer Technologie geführt werden müssen, sondern durch den Halterahmen, was in wesentlich einfacheren Dünnfilm- und/oder Dickschicht-Prozessen erfolgen kann. Weiterhin handelt es sich um eine Prozessabfolge, die bei sehr geringen Prozesstemperaturen (< 150 °C) durchgeführt werden kann, was keine zusätzliche Belastung der Chips zufolge hat. Auch erlaubt das Stapeln der Chips bzw. der Wafer, die de facto nackt sind, die Herstellung von Bauelementen mit extrem geringer Bauhöhe, wobei sich während der Herstellung ein sehr geringes Risiko hinsichtlich des Handlings und Bruchs ergibt.
  • Das erfindungsgemäße Verfahren ermöglicht einen Aufbau einer Multi-Chip-Anordnung ohne Montage eines zusätzlichen Gegenstands, z.B. eines Interposers. Vielmehr werden hier die Chipanordnungen direkt aufeinander gesetzt. Die Umverdrahtung der Chips erfolgt unmittelbar auf Wafer Level, also direkt in der Ebene des Wafers und kann in Wafer Level Technologie (Dünnfilm/Dickschicht) prozessiert werden. Dies ermöglicht der jeweils einen Chip umgebenden Halterahmen, der als Kontaktierungsbereich dient, d.h. die elektrische Chip-Chip-Kontaktierung (bzw. auch die zum Modulboard) erfolgt im Bereich des Halterahmens. Neben einem Minimum an erforderlichen Kontaktübergängen (mechanisch und v.a. elektrisch) zeichnet sich ein derart hergestelltes Multi-Chip-Bauelement auch durch seine niedrige Bauhöhe und die geringen seitlichen Abmessungen aus.
  • In Weiterbildung des Erfindungsgedankens kann vorgesehen sein, dass zumindest die erste Chipanordnung unter Verwendung eines Trägers, auf den die Chips mittels eines Klebemittels befestigt werden, erzeugt wird. Als Träger kann dabei eine selbstklebende Folie oder ein selbstklebendes Band verwendet werden, alternativ ist auch die Verwendung eines an seiner Oberfläche vorzugsweise passivierten Silizium-Trägers denkbar.
  • Eine erste Erfindungsalternative zeichnet sich dadurch aus, dass die einzelnen Chipanordnungen separat hergestellt und anschließend miteinander verbunden werden. D.h. jede einzelne Chipanordnung wird in Form eines separaten Known-Good-Wafers mit dem Chipraster und dem Halterahmen hergestellt, wobei diese einzelnen Chipanordnungen nach ihrer Herstellung erst übereinandergeschichtet und miteinander verbunden werden. Dabei kann eine separate Chipanordnung beispielsweise mit folgenden Schritten erzeugt werden:
    • – Aufbringen der Kontaktierungselemente an vorbestimmten Positionen auf den Träger,
    • – Befestigen der Chips auf dem Träger,
    • – Erzeugen des isolierenden Halterahmens,
    • – Entfernen des Trägers,
    • – Erzeugen der Umverdrahtungen,
    • – Anbringen von Verbindungsklebepunkten,
    wobei zwei Chipanordnungen anschließend über die Verbindungsklebepunkte miteinander verbunden werden.
  • Der Träger dient also zunächst als Stabilisierungselement, auf den die Kontaktierungselemente aufgebracht werden und anschließend der Chip positioniert und der Halterahmen erzeugt wird. Anschließend kann der Träger entfernt werden, da der dann bereits teilfertige Known-Good-Wafer hinreichend stabil ist. Schließlich wird die Umverdrahtung erzeugt und die Verbindungsklebepunkte aus vornehmlich leitfähigem Kleber angebracht, wonach zwei Chipanordnungen miteinander verbunden werden. Dabei wird der Halterahmen zweckmäßigerweise derart in seiner Dicke bemessen, dass die Kontaktierungselemente aus ihm hervorragen. Das Füllmittel zur Bildung des Halterahmens sollte zweckmäßigerweise auch die Chips an ihrer freien Seite unter Bildung einer Schutzschicht zumindest teilweise überdecken, d.h. die Chips werden an ihrer vom Träger wegweisenden, freien Seite zweckmäßigerweise vollständig in das Füllmittel eingegossen. Die Chips selbst werden mit ihrer Kontaktierungsseite, auf die die Umverdrahtung aufzubringen ist, auf dem Träger, also beispielsweise dem Klebeband, befestigt, wobei die Umverdrahtung nach Entfernen des Trägers auf dieser Seite aufgebracht wird.
  • Als Verbindungskleber, mit dem die Verbindungsklebepunkte gebildet werden, wird zweckmäßigerweise ein leitfähiger Kleber verwendet, der auf die an der vom Träger befreiten Seite frei liegenden Kontaktierungselemente, die dort ebenflächig mit dem Halterahmen und der Kontaktierungsseite des Chips verlaufen, angeordnet sind, aufgetragen wird. Nach Beendigung des Aufstapelvorgangs wird schließlich auf die obere Chipanordnung eine Schutzbeschichtung aufgebracht.
  • Wie beschrieben zeichnet sich dieses Verfahren dadurch aus, dass die einzelnen Chipanordnungen separat in Form von einzelnen Wafern hergestellt werden und anschließend diese Wafer miteinander verbunden und kontaktiert werden. Eine alternative Erfindungsausgestaltung sieht demgegenüber vor, dass eine weitere Chipanordnung auf einer bereits vorhandenen Chipanordnung aufgebaut wird. Jede neue Chiplage/Waferlage wird also auf einer bereits bestehenden massiven (dicken, stabilen) Chipanordnung montiert, was insbesondere für das Handling des immer dicker werdenden Stacks von Vorteil ist.
    •
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus dem im folgenden beschriebenen Ausführungsbeispiel. Dabei zeigen:
  • 1a–1j die einzelnen Verfahrensschritte zur Herstellung eines Bauelements durch Herstellung einzelner separater Chipanordnungen, die miteinander verbunden werden.
  • Die 1a–1j zeigen im Wesentlichen die Verfahrensschritte zur Herstellung separater Chipanordnungen in Form von Known-Good-Wafern, die anschließend übereinander geschichtet und miteinander kontaktiert und nachfolgend vereinzelt werden.
  • Ausgehend von einem in 1a gezeigten Träger 1, bei dem es sich beispielsweise um ein leitfähiges elastisches Polymer, beispielsweise leitfähiges Silikon in Form eines Bandes oder einer Folie handeln kann, werden auf dieses Durchkontaktie rungselemente 2 aufgebracht, vorzugsweise aufgedruckt, wobei diese zweckmäßigerweise ebenfalls aus einem leitfähigen Polymer sind. Bereits an dieser Stelle ist darauf hinzuweisen, dass in sämtlichen Darstellungen aller Figuren lediglich ein Ausschnitt aus einer Chipanordnung mit nur einem Chip gezeigt ist. Die Chipanordnung setzt sich selbstverständlich seitlich fort. Eine Chipanordnung bzw. ein Known-Good-Wafer wird zweckmäßigerweise in üblichen Wafer-Abmessungen, beispielsweise mit einem Durchmesser von 30 cm, hergestellt, weshalb abhängig von der jeweiligen Größe eines Einzelchips und dem gewählten Raster eine beliebig große Anzahl an Chips angeordnet werden können.
  • Nach 1b wird ein in einem vorherigen Test als funktionstüchtig geprüfter Chip 3 mit seiner Kontaktierungsseite zum Träger 1 gerichtet auf den an seiner Oberseite vorzugsweise selbstklebenden Träger 1 aufgeklebt. Er wird ersichtlich zwischen die Durchkontaktierungselemente 2 gesetzt. Nach 1c wird ein Halterahmen 4 unter Verwendung eines isolierenden Füllmittels 5 erzeugt, wobei dies durch Aufdrucken, Aufspülen oder Aufschleudern des viskosen Füllmittels 5 erfolgen kann. Die Dicke des Halterahmens ist dabei so bemessen, dass zum einen die Durchkontaktierungselemente 2 aus ihm noch herausragen, zum anderen aber die freie Chipseite abgedeckt wird, so dass sich eine Schutzschicht über dem Chip bildet. Nach Aufbringen des Füllmittels und Aushärten desselben wird es vorzugsweise in einem Plasmareinigungsschritt oder einem nassen oder trockenen Reinigungsschritt gereinigt und wenn erforderlich etwas abgetragen. Nach dem Aushärten des Füllmittels 5 ergibt sich bereits eine hinreichend stabile Chipanordnung, so dass nach 1d der Träger 1 entfernt werden kann, d.h. das Band wird auf einfache Weise abgezogen.
  • Nach 1e erfolgt nun die Erzeugung einer metallischen Umverdrahtung 6 an der vom Träger befreiten Seite, wobei diese Umverdrahtung die am Chip vorgesehenen, nun freiliegenden Kon taktpads 7 mit den jeweiligen Durchkontaktierungselementen 2 verbinden. Die Erzeugung dieser Umverdrahtung kann durch Aufsputtern oder Plattieren einer Metallschicht, anschließender Lithografie und einen dann folgenden Ätzprozess erzeugt werden. Ein näheres Eingehen hierauf ist nicht erforderlich, da dem Fachmann hinreichend Verfahren zur Herstellung der Umverdrahtung bekannt sind.
  • Nach 1f wird nun auf die freiliegenden Durchkontaktierungselemente an der Kontaktierungsseite punktförmig ein Verbindungskleber 8 aufgebracht. Über diese Verbindungskleberpunkte 8 wird nun die auf diese Weise hergestellte Chipanordnung 9 mit einer zweiten Chipanordnung 9, die auf die gleiche Weise hergestellt wurde, leitfähig verbunden (1g). Diese leitfähigen Verbindungskleberpunkte sind vornehmlich aus leitfähigem Silikon, welches nach dem Verbinden der Chipanordnungen ausgehärtet wird. Es können beliebig viele Chipanordnungen 9 zur Bildung eines Stacks miteinander verklebt und kontaktiert werden. 1h zeigt insgesamt 4 separate Chipanordnungen 9, wobei auf die oberste Chipanordnung 9 gemäß 1h rückseitig eine Schutzabdeckung 10, vornehmlich auch aus einem nichtleitenden Polymer, aufgebracht wird.
  • Der auf diese Weise gebildete Stack aus insgesamt vier separaten Chipanordnungen 9 ist damit fertig aufgebaut, wobei der gesamte Aufbau im Rahmen eines fan-out-Wafer-Level-Packagings erfolgte.
  • Nach Durchführung des Schritts gemäß 1h erfolgt nun die Vereinzelung der einzelnen Bauelemente 11, wozu der Halterahmen aufgetrennt, vorzugsweise aufgesägt wird. In 1i ist ein solches vereinzeltes Bauelement 11 gezeigt. Wie 1i zeigt, werden nach dem Vereinzeln auf die Durchkontaktierungselemente 2, die an der Kontaktierungsseite der unteren Chipanordnung 9 frei liegen, weitere Verbindungsklebepunkte 8 aus einem leitfä higen Kleber, beispielsweise leitfähigem Silikon aufgebracht, wonach, siehe 1j, das Bauelement 11 auf einen Bauelementträger, an dessen Kontaktierungsseite bereits Kontaktierungspunkte oder Bahnen 12 vorgesehen sind, aufgeklebt und damit kontaktiert wird.
    • 1
    Träger
    2
    Durchkontaktierungselemente
    3
    Chip
    4
    Halterahmen
    5
    Füllmittel
    6
    Umverdrahtung
    7
    Kontaktpad
    8
    Verbindungskleber
    9
    Chipanordnung
    10
    Schutzabdeckung
    11
    Bauelement
    12
    Bahn
    13
    Bauelementräger

Claims (15)

  1. Verfahren zur Herstellung eines elektronischen Bauelements (11) mit mehreren übereinander gestapelten und miteinander kontaktierten Chips (3), das auf einem Träger (1) montiert wird; wobei die Chips (3) über eine Kontakteinrichtung (2, 6, 8) mit einem Bauelementträger (13) kontaktierbar sind, mit folgenden Schritten: a) Erzeugen einer ersten ebenen Chipanordnung (9) durch zueinander beabstandetes Anordnen von funktionstüchtigen Chips (3) in einem Raster auf dem Träger (1) und Verfüllen zumindest der Abstände zwischen den Chips (3) mit einem Füllmittel (5) zur Bildung eines die Chips (3) fixierenden isolierenden Halterahmens (4) mit chipeigenen, der elektrischen Kontaktierung zu einem anderen Chip einer anderen Chipanordnung dienenden, im Bereich des Halterahmens (4) seitlich des jeweiligen Chips (3) vorgesehenen Kontaktelementen (2) der Kontakteinrichtung (2, 6, 8), die mit chipeigenen Umverdrahtungen (6) der Kontakteinrichtung (2, 6, 8) verbunden werden, b) Anordnen einer weiteren ebenen Chipanordnung (9) nach Schritt a) auf der ersten Chipanordnung (9) derart, dass die Chips (3) und die Halterahmen (4) der beiden Chipanordnungen übereinander liegen und die jeweiligen Kontaktelemente (2) der beiden Chipanordnungen für die elektrische Chip-Chip-Kontaktierung elektrisch miteinander verbunden werden, c) gegebenenfalls ein- oder mehrmaliges Wiederholen des Schritts b), d) gegebenenfalls Aufbringen von Interconnect-Elementen (8) der Kontakteinrichtung (2, 6, 8) zum Bauelementträger (13); und e) Vereinzeln der jeweils aus mehreren übereinander gestapelten Chips (3) der einzelnen Chipanordnungen (9) bestehenden Bauelemente durch Auftrennen der Halterahmen (4) der fest miteinander verbundenen Chipanordnungen (9), dadurch gekennzeichnet, dass die Kontaktelemente (2) sowie die Umverdrahtungsbahnen (6) aus einem leitfähigen Polymer erzeugt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zumindest die erste Chipanordnung (9) unter Verwendung des Trägers (1), auf den die Chips (3) mittels eines Klebemittels befestigt werden, erzeugt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als Träger (1) eine selbstklebende Folie oder Band oder ein an seiner Oberfläche vorzugsweise passivierter Silizium-Träger verwendet wird.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die einzelnen Chipanordnungen (9) separat hergestellt und anschließend miteinander verbunden werden.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass eine separate Chipanordnung (9) mit folgenden Schritten erzeugt wird: – Aufbringen der Kontaktelemente (2) an vorbestimmten Positionen auf den Träger (1), – Befestigen der Chips (3) auf dem Träger (1), – Erzeugen des isolierenden Halterahmens (4), – Entfernen des Trägers (1), – Erzeugen der Umverdrahtungen (6), – Anbringen von Verbindungsklebepunkten (8), wobei die separate Chipanordnung (9) anschließend über die Verbindungsklebepunkte (8) mit einer weiteren separaten Chipanordnung (9) verbunden wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Halterahmen (4) derart in seiner Dicke bemessen wird, dass die Kontaktelemente (2) aus ihm hervorragen.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass das Füllmittel (5) zur Bildung des Halterahmens (4) auch die Chips (3) an ihrer freien Seite unter Bildung einer Schutzschicht zumindest teilweise überdeckt.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Chips (3) mit ihrer Kontaktierungsseite, auf die die Umverdrahtung (6) aufzubringen ist, auf dem Träger (1) befestigt werden, und dass die Umverdrahtung an der vom Träger (1) befreiten Seite der Chips (3) aufgebracht wird.
  9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass als Verbindungskleber für die Verbindungskleberpunkte (9) ein leitfähiger Kleber verwendet wird, der auf die an der vom Träger (1) befreiten Seite freiliegenden Kontaktelemente (2) aufgebracht wird.
  10. Verfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass nach Beendigung des Aufstapelvorgangs auf die oberste Chipanordnung (9) eine Schutzbeschichtung (10) aufgebracht wird.
  11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktelemente (2) sowie die Umverdrahtungsbahnen (6) aufgedruckt werden.
  12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Füllmittel (5) ein nicht-leitendes Polymer verwendet wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Füllmittel aufgedruckt, aufgesprüht oder aufgeschleudert wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Erzeugen des Halterahmens (4), insbesondere wenn dieser einen einen Chip (3) bedeckenden Abschnitt aufweist, ein Schritt zur Reduzierung der Dicke des Füllmittels (5) erfolgt.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Dickenreduktion durch nasses oder trockenes Ätzen oder durch mechanische Behandlung erfolgt.
DE10164800A 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips Expired - Fee Related DE10164800B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10153609A DE10153609C2 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10153609A DE10153609C2 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Publications (2)

Publication Number Publication Date
DE10164800A1 DE10164800A1 (de) 2003-08-14
DE10164800B4 true DE10164800B4 (de) 2005-03-31

Family

ID=7704258

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10164800A Expired - Fee Related DE10164800B4 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Country Status (2)

Country Link
US (1) US6714418B2 (de)
DE (1) DE10164800B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045094A1 (de) * 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP2005519326A (ja) * 2002-02-28 2005-06-30 スリーエム イノベイティブ プロパティズ カンパニー 複合偏光ビームスプリッタ
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US20040008673A1 (en) * 2002-07-11 2004-01-15 Ygal Arbel Overhead processing in telecommunications nodes
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
DE10345391B3 (de) * 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US6987314B1 (en) * 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
DE102004031167A1 (de) * 2004-06-28 2006-01-12 Infineon Technologies Ag Verfahren zur Herstellung von Biochips aus porösen Substraten
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
KR100669729B1 (ko) * 2004-09-21 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
US20060071316A1 (en) * 2004-09-24 2006-04-06 Emory Garth Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
US20060232948A1 (en) * 2005-04-15 2006-10-19 Haager James A Case for stackable PCBs
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7348660B2 (en) * 2005-07-29 2008-03-25 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
US20070070608A1 (en) * 2005-09-29 2007-03-29 Skyworks Solutions, Inc. Packaged electronic devices and process of manufacturing same
JP2007103466A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法、電子機器
DE102006037538B4 (de) 2006-08-10 2016-03-10 Infineon Technologies Ag Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
FR2917236B1 (fr) * 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
US7858440B2 (en) * 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US20090267205A1 (en) * 2008-04-28 2009-10-29 Avant Technology Lp Zero-reflow TSOP stacking
DE102008039360B4 (de) * 2008-08-22 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US8143712B2 (en) * 2010-07-15 2012-03-27 Nanya Technology Corp. Die package structure
US8535980B2 (en) 2010-12-23 2013-09-17 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
US9190391B2 (en) 2011-10-26 2015-11-17 Maxim Integrated Products, Inc. Three-dimensional chip-to-wafer integration
KR101469799B1 (ko) * 2012-03-30 2014-12-05 주식회사 네패스 반도체 패키지의 제조 방법
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8878360B2 (en) 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
DE102019219238A1 (de) 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
JPS61242041A (ja) * 1985-04-19 1986-10-28 Citizen Watch Co Ltd 半導体装置
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
KR100310220B1 (ko) 1992-09-14 2001-12-17 엘란 티본 집적회로장치를제조하기위한장치및그제조방법
US5324687A (en) 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
DE4433845A1 (de) 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
US5841638A (en) * 1996-02-15 1998-11-24 L3 Communications Stacked memory for flight recorders
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6117704A (en) 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6560109B2 (en) * 2001-09-07 2003-05-06 Irvine Sensors Corporation Stack of multilayer modules with heat-focusing metal layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
JPS61242041A (ja) * 1985-04-19 1986-10-28 Citizen Watch Co Ltd 半導体装置
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045094A1 (de) * 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen

Also Published As

Publication number Publication date
DE10164800A1 (de) 2003-08-14
US20030112610A1 (en) 2003-06-19
US6714418B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE10157280A1 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE102010017768A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE10255844B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
DE102013113558A1 (de) Eingebettetes chipgehäuse, chipgehäuse und verfahren zur herstellung eines eingebetteten chipgehäuses
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE102004050178B3 (de) Flip-Chip-Bauelement
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10158563C1 (de) Verfahren zur Herstellung eines Bauelementmoduls

Legal Events

Date Code Title Description
AC Divided out of

Ref document number: 10153609

Country of ref document: DE

Kind code of ref document: P

OP8 Request for examination as to paragraph 44 patent law
AC Divided out of

Ref document number: 10153609

Country of ref document: DE

Kind code of ref document: P

AC Divided out of

Ref document number: 10153609

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20141117

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20141117

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee