DE10158393A1 - Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage - Google Patents
Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer RechenanlageInfo
- Publication number
- DE10158393A1 DE10158393A1 DE10158393A DE10158393A DE10158393A1 DE 10158393 A1 DE10158393 A1 DE 10158393A1 DE 10158393 A DE10158393 A DE 10158393A DE 10158393 A DE10158393 A DE 10158393A DE 10158393 A1 DE10158393 A1 DE 10158393A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- entry
- data area
- area
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
Abstract
Die Erfindung schlägt einen Speicher, insbesondere einen Cache-Speicher, und ein Verfahren zum Synchronisieren des Cache-Speichers mit dem Hauptspeicher einer Rechenanlage vor, bei dem jeder Speichereintrag einen Adreßbereich, einen dem Adreßbereich zugeordneten Datenbereich und einen dem Adreßbereich zugeordneten Kennungsbereich aufweist. Der Kennungsbereich umfaßt dabei ein erstes Speicherfeld, das einen Wert beinhaltet, der angibt, ob oder mit welchem kryptographischen Schlüssel Daten in dem Datenbereich des Speichers gespeichert sind. Auf Grund einer angenommenen Zuordnung zwischen zu synchronisierenden Daten und kryptographischen Schlüsseln kann die in dem ersten Speicherfeld enthaltene Information als Anhaltspunkt für eine Synchronisation dienen.
Description
- Die Erfindung betrifft einen Speicher für die Zentraleinheit einer Rechenanlage gemäß dem Oberbegriff des Patentanspruches 1 sowie eine Rechenanlage. Die Erfindung betrifft weiterhin ein Verfahren zum Synchronisieren eines Speichers, insbesondere eines n-Wege-assoziativen Cache-Speichers, mit einem Hauptspeicher der Rechenanlage.
- Bekannte Speicher dieser Art sind in fast allen modernen Rechenanlagen als sehr schnelle Pufferspeicher zwischen dem Prozessor und dem Hauptspeicher vorgesehen und werden als Prozessor-Cache-Speicher oder oft auch kurz als CPU-Cache bezeichnet. Ein CPU-Cache ist deutlich schneller, aus Kostengründen aber auch deutlich kleiner als der Hauptspeicher. Im Vergleich zu einer Zentraleinheit ohne CPU-Cache ist die Ausführungsgeschwindigkeit einer Zentraleinheit mit CPU-Cache - natürlich bei gleich großen Hauptspeichern - deutlich größer. Es wird zwischen First-Level-Cache-Speichern und Second- Level-Cache-Speichern unterschieden. Der First-Level-Cache- Speicher befindet sich direkt im Prozessor, so daß dieser mit Prozessortakt ohne Wartezyklen auf ihn zugreifen kann. Der Second-Level-Cache-Speicher befindet sich hingegen zum Beispiel auf einer Hauptplatine und arbeitet daher im Platinentakt, der niedriger als der Prozessortakt ist.
- Mikroprozessoren benötigen zum Abarbeiten von durch sie auszuführenden Programmen darüber hinaus einen Stapelspeicher, auch "Stack" genannt. Immer wenn der Prozessor bei der Abarbeitung eines Programmes nicht nur sequentiell aufeinanderfolgende Programmanweisungen abzuarbeiten hat, sondern, wie z. B. bei einem Unterprogramm-Aufruf, einen Programmsprung auszuführen hat, dient der Stapelspeicher zur Aufnahme einer Rücksprungadresse. Zu dieser springt er nach Beendigung des Unterprogramms zurück, um an der selben Stelle, von wo er den Unterprogrammsprung aus unternommen hat, die Abarbeitung des Programmes fortzusetzen. Ein Stapelspeicher ist dabei üblicherweise als flüchtiger Speicher ausgeführt.
- Sowohl der CPU-Cache als auch der Stapelspeicher müssen mit dem Hauptspeicher einer Rechenanlage synchronisiert werden. Es existiert eine Vielzahl von Standardverfahren auf welche Weise solche CPU-Caches realisiert und die Synchronisation mit dem Hauptspeicher durchgeführt werden kann. Diese Standardverfahren sind unter den Namen "Write-through" oder "Writeback"-Strategie bekannt und können beispielsweise dem Lehrbuch "Computer Architecture, A quantitative approach" von J. L. Hennessey, D. A. Paterson, Second Edition, Morgan Kaufmann Publications, San Francisco, 1996 entnommen werden.
- So müssen beispielsweise bei der Abarbeitung von Programmen Speicherbereiche, genauer Speichereinträge in einem Cache- Speicher oder in einem Stapelspeicher freigegeben oder gelöscht werden, um andere Daten aus dem Hauptspeicher dort einlagern zu können. An Hand des nachfolgenden kurzen Beispiels kann dies verdeutlicht werden. In einer sogenannten "Multitasking"-Umgebung findet ein Taskwechsel, also ein Aufruf eines anderen Programmes statt. Eine neu auszuführende Task B befindet sich üblicherweise im gleichen logischen Speicherbereich wie eine unterbrochene oder beendete Task A. Damit die Task B nicht fälschlicherweise oder unberechtigterweise auf die noch in dem CPU-Cache eingelagerten Daten der Task A zugreifen kann, müssen die Speicherbereiche oder Speichereinträge der Task A in dem CPU-Cache und in dem Stapelspeicher ungültig gemacht (invalidiert) oder gelöscht werden. Hierzu ist es bekannt, bei einem Speichereintrag, der einen Adreßbereich, einen dem Adreßbereich zugeordneten Datenbereich und einen dem Adreßbereich zugeordneten Kennungsbereich umfaßt, ein Speicherfeld vorzusehen, das einen Marker (auch "flag" genannt) enthält. Ein Invalidieren oder Ungültigmachen dieses Speichereintrags erfolgt dann dadurch, daß der Marker des Speicherfeldes in einen ersten Zustand gebracht wird, der signalisiert, daß die in dem Datenbereich gespeicherten Daten keine Gültigkeit besitzen.
- Weiterhin ist es bekannt, in dem Kennungsbereich eines Speichereintrags ein weiteres Speicherfeld vorzusehen, das mittels eines Markers anzeigt, ob der Datenbereich modifiziert wurde und der Inhalt des Datenbereiches noch nicht in den Hauptspeicher zurückgeschrieben wurde. Dieses Zurückschreiben vor dem Invalidieren des Speichereintrags wird als Synchronisation bezeichnet.
- Die Aufgaben des Invalidierens und des Zurückschreibens werden typischerweise von dem Betriebssystem des Prozessors durchgeführt. Dem Prozessor stehen hierfür spezielle Steuerregister oder Instruktionen zur Verfügung, mit denen dieser einzelne Zeilen in einem CPU-Cache invalidieren oder zurückschreiben kann. Bekannt ist ebenfalls mittels Steuerregister, Steuerwerken oder Instruktionen alle Speichereinträge eines CPU-Caches zu invalidieren bzw. zurückzuschreiben. Das oben beschriebene erstere Vorgehen hat den Nachteil, daß das Betriebssystem einen hohen Verwaltungsaufwand und Zeit benötigt, um größere Speicherbereiche des CPU-Caches - jedoch nicht alle Speichereinträge des CPU-Caches - zu invalidieren oder zurück zuschreiben. Das vollständige Invalidieren oder Zurückschreiben eines CPU-Caches weist den Nachteil auf, daß möglicherweise auch unnötigerweise Daten anderer Tasks ebenfalls synchronisiert werden, wodurch die Performance leidet.
- Zur Aufrechterhaltung der Cache-Coherence eines CPU-Caches mit einem Hauptspeicher schlägt die EP 0 439 325 B1 vor, einen Adreßmonitor vorzusehen.
- Es ist daher Aufgabe der Erfindung, eine Möglichkeit anzugeben, mit der auf einfache Weise eine Synchronisation zwischen einem Speicher, insbesondere einem Cache-Speicher, und einem Hauptspeicher herstellbar ist.
- Diese Aufgabe wird durch einen Speicher für die Zentraleinheit einer Rechenanlage gemäß dem Patentanspruch 1, einer Rechenanlage gemäß dem Patentanspruch 10 sowie dem Verfahren zum Synchronisieren eines Speichers, insbesondere eines n- Wege assoziativen Cache-Speichers, mit einem Hauptspeicher in einer Rechenanlage gemäß dem Patentanspruch 11 gelöst.
- Jeder Speichereintrag des Speichers weist demnach drei Speicherbereiche auf: Der Datenbereich enthält die eigentlichen Daten, also Programmbefehle oder zu verarbeitende Daten, die von einer Logik des Prozessors aus dem Hauptspeicher bereits kopiert worden sind oder noch in diesen kopiert werden müssen; der Adreßbereich enthält die zugehörige Adresse; der Kennungsbereich enthält von der Cache-Logik erzeugte Informationen, die für die Verwaltung des Nachladens neuer Daten aus dem Hauptspeicher und das Ersetzen zu überschreibender Speichereinträge bei vollem Speicher benötigt werden und z. B. Informationen darüber umfaßt, ob der entsprechende Speichereintrag gültig ist, wann er zuletzt und wie häufig benutzt worden ist. Insbesondere ist in dem Kennungsbereich ein erstes Speicherfeld vorgesehen, das einen Wert beinhaltet, der angibt, ob oder mit welchem kryptographischen Schlüssel Daten in dem Datenbereich des Speichers gespeichert sind.
- Das erste Speicherfeld des Kennungsbereiches erfüllt zwei Zwecke.
- Zunächst kann diesem entnommen werden, ob oder mit welchem kryptographischem Schlüssel Daten in den Datenbereich des Speichers gespeichert sind. Hieraus ergibt sich, daß eine direkte Zuordnung zwischen dem ersten Speicherfeld und dem Datenbereich vorhanden ist. Speziell bei sicherheitsrelevanten Anwendungen wie dies beispielsweise bei Geldkarten der Fall ist, kann es sinnvoll sein, die in dem Datenbereich einzuschreibenden Daten verschlüsselt abzulegen. Sobald die verschlüsselten Daten aus diesem Datenbereich ausgelesen werden sollen, wird eine Information benötigt, mit welchem Schlüssel die Daten entschlüsselt werden können. Diese Information kann dem ersten Speicherfeld des Kennungsbereiches entnommen werden. Dabei kann der Wert des ersten Speicherfeldes den kryptographischen Schlüssel selbst enthalten oder aber einen Verweis auf einen kryptographischen Schlüssel enthalten. Bei der nachfolgenden Beschreibung wird davon ausgegangen, daß verschiedene Programmeinheiten, die eingangs genannten Tasks, jeweils mit einem unterschiedlichen Schlüssel ver- bzw. entschlüsselt werden. Dies kann zur Folge haben, daß in jedem ersten Speicherfeld unterschiedliche Schlüssel oder unterschiedliche Werte, die auf einen kryptographischen Schlüssel verweisen, enthalten sind.
- Die in dem ersten Speicherfeld vorhandenen Werte können nun in vorteilhafter Weise für die Synchronisation des Cache- Speichers mit einem Hauptspeicher einer Rechenanlage verwendet werden. Bei einem Wechsel zwischen zwei Programmeinheiten wird es regelmäßig so sein, daß die der beendeten Programmeinheit zugeordneten Daten in dem Cache-Speicher invalidiert oder zurückgeschrieben werden sollen. Dadurch, daß alle Speichereinträge, die Daten der selben Programmeinheit beinhalten, in dem ersten Speicherfeld des Kennungsbereiches einen identischen Wert aufweisen, können diese auf einfache Weise identifiziert und weiter verarbeitet werden. Der Prozessor, der dem Programmablauf und somit den Wechsel zwischen zwei Programmeinheiten steuert, braucht lediglich nach dem der zu beendenden Programmeinheit zugeordneten Wert in dem ersten Speicherfeld suchen und die jeweils zugeordneten Datenbereiche invalidieren, löschen oder zurückschreiben.
- Im einfachsten Fall ist das erste Speicherfeld des Kennungsbereiches ein Bit breit, so daß ein Verweis auf zwei unterschiedliche kryptographische Schlüssel möglich ist.
- In einer bevorzugten Ausgestaltung umfaßt der Datenbereich eines Speichereintrags mehrere Worte. Ein Wort kann dabei eine an sich beliebige Bit-Breite aufweisen. Es ist natürlich zweckmäßig, wenn alle Worte eines Speichereintrags die gleiche Bit-Breite aufweisen.
- Vorzugsweise ist bei einer derartigen Ausgestaltung jedem Wort des Datenbreiches ein erstes Speicherfeld zugeordnet. Somit ist es möglich, jedem Wort eines Datenbereiches einen unterschiedlichen kryptographischen Schlüssel zuzuweisen. Eine denkbare Alternative bestünde auch darin, unabhängig von der Anzahl der Worte des Datenbereiches eines Speichereintrags auch weniger zugeordnete erste Speicherfelder vorzusehen. In diesem Fall wäre dann mehreren Worten eines Datenbereiches der gleiche kryptographische Schlüssel zugewiesen.
- In einer weiteren vorteilhaften Ausgestaltung des Speichers ist vorgesehen, den Adreßbereich eines Speichereintrags aufzuteilen in einen mehrere Bits umfassenden ersten Adreßbereich, der die physikalische Adresse des Speichereintrags beinhaltet und in eine mehrere Hits umfassenden zweiten Adreßbereich, der die höchstwertigen Bits einer logischen Adresse einer Programmeinheit beinhaltet. Der zweite Adreßbereich könnte statt dessen auch einen Verweis auf die logische Adresse einer Programmeinheit beinhalten. Dieses Vorgehen weist folgende Vorteile auf: Bei einem Wechsel zwischen zwei Programmeinheiten kann der Prozessor in dem zweiten Adreßbereich nach den zugeordneten logischen Adressen der zu beendenden Programmeinheit suchen. Dies ermöglicht, daß sogar die zu einer Programmeinheit gehörenden Daten in den Datenbereichen unterschiedlicher Speichereinträge mit unterschiedlichen kryptographischen Schlüsseln verschlüsselt sein können. Obwohl hierdurch eine sehr hohe Komplexität bei der Verschlüsselung und auch eine hohe Zuverlässigkeit und Sicherheit gegenüber einem unbefugten Zugriff erzielt wird, gestaltet sich das Synchronisieren mit dem Hauptspeicher der Rechenanlage genauso effizient, als wenn nach gleichen Werten in den ersten Speicherfeldern des Kennungsbereichs gesucht wird.
- Vorzugsweise ist in dem Kennungsbereich ein zweites Speicherfeld vorgesehen, das einen Marker beinhaltet, der angibt, ob in dem Datenbereich ein gültiger oder ein ungültiger Wert gespeichert ist. Das zweite Speicherfeld ist aus dem Stand der Technik als sogenanntes "Valid Flag" bekannt. Besitzt der Marker des zweiten Speicherfeldes einen Zustand, der einem ungültigen Wert entspricht, so darf der Datenbereich des betreffenden Speichereintrags ohne weiteres gelöscht oder verändert werden. Repräsentiert der Zustand des Markers des zweiten Speicherfeldes hingegen einen gültigen Wert, so ist eine Synchronisation mit dem Hauptspeicher notwendig, bevor eine Datenänderung oder eine Löschung erfolgen darf.
- Es ist weiterhin vorteilhaft, wenn der Speicher in dem Kennungsbereich ein drittes Speicherfeld beinhaltet, das einen Marker beinhaltet, der angibt, ob von dem Prozessor ein Wert in dem Datenbereich des Speichers geändert wurde. Das dritte Speicherfeld ist auch unter dem Namen "Dirty Flag" bekannt. Der Marker in dem dritten Speicherfeld nimmt einen ersten Zustand an, sobald ein Wert in dem Datenbereich der betreffenden Speichereintrags geändert wurde. Der Marker signalisiert z. B. bei einem Wechsel zwischen zwei Programmeinheiten, daß der betreffende Inhalt des Datenbereiches mit dem Hauptspeicher synchronisiert werden muß.
- Vorzugsweise ist der Speicher als sogenannter n-Wege-Satz assoziativer Cache-Speicher ausgebildet. Diese Speicher weisen den Vorteil auf, daß der Prozessor auf gezielte Weise auf einen Speichereintrag des Cache-Speichers zugreifen kann, auch wenn dieser eine große Anzahl an Speichereinträgen umfaßt. n- Wege-Satz-assoziative-Cache-Speicher sind aus dem Stand der Technik seit langem bekannt, so daß an dieser Stelle auf eine eingehende Erläuterung der Funktion und der damit verbundenen Vorteile verzichtet wird.
- Die erfindungsgemäße Rechenanlage umfaßt den oben beschriebenen Speicher, der mit einem Prozessor gekoppelt ist. Darüber hinaus ist ein Verbindungsmittel vorgesehen, das mit dem Speicher und/oder dem Prozessor gekoppelt ist. Weiterhin ist das Verbindungsmittel mit dem Hauptspeicher gekoppelt, der beispielsweise als externer Speicher außerhalb eines die Zentraleinheit und den Cache-Speicher umfassenden Prozessorchip ausgebildet sein kann.
- Das Verfahren zum Synchronisieren eines Cache-Speichers mit einem Hauptspeicher in einer erfindungsgemäßen Rechenanlage umfaßt die folgenden Schritte:
- a) Bereitstellen eines Synchronisations-Wertes durch den Prozessor, der angibt, welcher Speichereintrag bzw. welche Speichereinträge des Datenbereiches des Cache- Speichers mit dem Hauptspeicher synchronisiert werden soll oder sollen
- b) Vergleich des bereit gestellten Synchronisations-Wertes mit dem Inhalt des zumindest einen ersten Speicherfeldes eines jeden Speichereintrags durch den Cache-Speicher,
- c) bei einer Übereinstimmung zwischen dem bereit gestellten Synchronisations-Wert und dem Inhalt des zumindest einen ersten Speicherfeldes Überprüfung des Markers des dritten Speicherfeldes auf einen ersten Zustand, welcher anzeigt, daß eine Änderung des Datenbereichs des Speichereintrags seit dem letzten Synchronisieren erfolgt ist, und
- d) bei gegebenen ersten Zustand des Markers des dritten Speicherfeldes Übertragung des Inhalts des Datenbereiches des Speichereintrags in den Hauptspeicher.
- Als Suchkriterium für eine Synchronisation dient folglich der Inhalt eines ersten Speicherfeldes. Dabei erfolgt eine Synchronisation mit dem Hauptspeicher nur bei denjenigen Speichereinträgen, bei dem der Marker des dritten Speicherfeldes eine Änderung des Datenbereichs seit dem letzten Synchronisieren anzeigt.
- Vorzugsweise wird bei einem Zustand des Markers des dritten Speicherfeldes, der anzeigt, daß keine Änderung des Datenbereiches des Speichereintrags seit dem letzten Synchronisieren erfolgt ist, der Marker des zweiten Speicherfeldes auf einen ersten Zustand gesetzt, der anzeigt, daß der Speichereintrag einen ungültigen Wert aufweist. Durch diesen Verfahrensschritt lassen sich auf einfache Weise all diejenigen Speichereinträge, die prinzipiell zurückzuschreiben wären, jedoch keinerlei Änderung seit dem letzten Synchronisieren erfahren haben, invalidieren. Alternativ wäre natürlich auch denkbar, statt dem Marker des zweiten Speicherfeldes in einen entsprechenden Zustand zu verbringen, der die Invalidierung anzeigt, den Inhalt der betreffenden Datenbereiche zu löschen. Dies kann insbesondere bei hochsicherheitsrelevanten Anwendungen vorteilhaft sein.
- In einem weiteren vorteilhaften Verfahrensschritt wird der Marker des dritten Speicherfeldes in einen zweiten Zustand gebracht, der anzeigt, daß keine Änderung des Datenspeichers des Speichereintrags seit dem letzten Synchronisieren erfolgt ist. Mit anderen Worten bedeutet dies, daß nach einem erfolgten Synchronisationsvorgang zwischen einem Speichereintrag und dem Hauptspeicher der Marker des dritten Speicherfeldes "gelöscht" wird, so daß bei einem weiteren Suchvorgang kein erneutes Synchronisieren mit dem Hauptspeicher erfolgt.
- Das Synchronisieren eines Speichereintrags mit dem Hauptspeicher ist ein iterativer Vorgang, so daß die Schritte a) bis d) bzw. a) bis e) so lange wiederholt werden, bis keine Übereinstimmung zwischen den bereitgestellten Synchronisations- Wert und dem Inhalt des ersten Speicherfeldes eines Speichereintrags mehr vorliegt.
- Das Übertragen des Inhalts des Datenbereiches eines Speichereintrags in den Hauptspeicher umfaßt folgende Schritte:
- aa) Ermittlung der Adresse des Speichereintrags des Cache- Speichers,
- bb) Übergeben der Adresse aus dem Adreßbereich des Speichereintrags an den Prozessor,
- cc) Adressieren des Speichereintrags durch den Prozessor,
- dd) Auslesen des Inhalts des Datenbereiches des Speichereintrags, und
- ee) Speichern des Inhaltes des Datenbereiches des Speichereintrags im Hauptspeicher.
- Eine mögliche Vorgehensweise zur Synchronisierung eines Speichereintrags mit dem Hauptspeicher besteht somit darin, bei übereinstimmenden Wert des ersten Speicherfeldes und des Synchronisations-Wertes die zu dem Speichereintrag gehörige Adresse aus dem Adreßbereich an den Prozessor zu übergeben und anschließend einen an sich bekannten Suchvorgang innerhalb des Cache-Speichers, wie er auch aus dem Stand der Technik geläufig ist, anzuwenden.
- Vorzugsweise kann zwischen den Schritten bb) und cc) ein weiterer Marker in einem Register gesetzt werden, wobei das Register außerhalb des Cache-Speichers in der Zentraleinheit angeordnet ist und durch den Prozessor auslesbar ist. Der Marker dient als Indikator, daß ein Zurückschreibe-Vorgang vorgenommen wurde. Bei gesetztem Marker in besagtem Register wird ein erneuter Suchdurchlauf nach einem gesetzten Marker in dem dritten Speicherfeld durchgeführt. Sobald der Suchvorgang angestoßen wurde, erfolgt nach Schritt ee) ein Rücksetzen des Markers in dem Register. Sind alle Speichereinträge des Cache-Speichers innerhalb eines Suchvorganges überprüft worden und ist kein Marker in dem Register gesetzt, so bedeutet dies, daß alle fraglichen Speichereinträge mit dem Hauptspeicher synchronisiert wurden.
- Der erfindungsgemäße Speicher ist insbesondere für den Einsatz in Anwendungen mit hohen Sicherheitsanforderungen gedacht. Insbesondere kann die gesamte Rechenanlage in einem einzigen Chip untergebracht sein und beispielsweise Einsatz in einer Chipkarte finden. Eine derartige Chipkarte kann als Geldkarte, Ausweiskarte, Telephonkarte, SIM-Karte oder dergleichen verwendet werden. Besonders vorteilhaft ist der Einsatz dann, wenn verschiedene Organisationen z. B. unterschiedliche Dienstleistungsanbieter, verschiedene Programme in der Rechenanlage ablegen, welche untereinander in keiner Beziehung zu einander stehen. Jeder Programmeinheit - wobei unterstellt wird, daß jede Organisation eine Programmeinheit in die Rechenanlage einspeichert - kann dann ein kryptographischer Schlüssel zugewiesen werden.
- Das erfindungsgemäße Verfahren zum Synchronisieren eines Cache-Speichers mit einem Hauptspeicher läßt sich schnell und energieeffizient durchführen, so daß es insbesondere für Anwendungen ohne eigene Energieversorgungen interessant ist. Dies trifft beispielsweise auf kontaktlos betriebene Chipkarten zu.
- Im folgenden wird die Erfindung an Hand von Ausführungsbeispielen mittels der beigefügten Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 schematisch die Struktur der erfindungsgemäßen Rechenanlage,
- Fig. 2 den Aufbau eines Speichereintrags in einer ersten Ausführungsform,
- Fig. 3 den Aufbau eines Speichereintrags in einer zweiten Ausführungsform, und
- Fig. 4 einen aus einer Vielzahl an Speichereinträgen bestehenden Speicher, der als n-wege-Satzassoziativer Speicher ausgebildet ist.
- In der Fig. 1 ist schematisch die Struktur einer Rechenanlage 10 in einer beispielhaften Ausführungsform dargestellt. Die Rechenanlage 10 umfaßt einen Prozessor 12, einen Hauptspeicher 14 und einen Speicher (Cache-Speicher) 13, die jeweils über ein Verbindungsmittel 16, zum Beispiel einer Busleitung, miteinander in Verbindung stehen. Die Rechenanlage 10 kann weitere Komponenten enthalten, beispielsweise ein Ein-/Ausgabemittel, das mit allen genannten Komponenten verbunden ist. Das Ein-/Ausgabemittel steuert die Übertragung von Daten zwischen der Zentraleinheit 11 und (nicht dargestellten) Peripheriegeräten, wie z. B. Tastatur, Bildschirm, Drucker, Magnetplattenspeicher, Diskettenlaufwerk, CD-ROM- Laufwerk, Modem, Schreib/Lesegerät usw.. Der Prozessor 12 und der Speicher 13 bilden zusammen die Zentraleinheit 11. Vorzugsweise ist die Zentraleinheit 11 und der Hauptspeicher 14 sowie evtl. weitere vorhandene Komponenten auf einem einzigen Chip integriert. Dies ist schematisch durch die gestrichelte Linie, die mit dem Bezugszeichen 15 versehen ist, angedeutet.
- Obwohl die Zentraleinheit 11 gemäß der Fig. 1 nur einen Prozessor 12 aufweist, der auf den Speicher 13 zugreift kann auch wenigstens ein (nicht dargestellter) weiterer Prozessor vorgesehen sein, der wie der dargestellte Prozessor 12 auf den Speicher 13 und evtl. auf den Speicher 14 zugreift.
- In der Fig. 2 ist der Aufbau eines erfindungsgemäßen Speichereintrags in einer ersten Ausführungsform dargestellt. Der Speichereintrag weist in bekannter Weise einen Adreßbereich 21, einen Datenbereich 23 und einen Kennungsbereich 22 auf. Der Datenbereich 23 enthält die eigentlichen Daten, während der Adreßbereich 21 die Speicheradresse des entsprechenden Speichereintrags 20 enthält. Der Kennungsbereich 22 enthält Informationen über die Gültigkeit des Speichereintrags (zweites Speicherfeld 26), und die Angabe, ob seit dem letzten Synchronisieren Daten in dem Datenbereich 23 verändert wurden (drittes Speicherfeld 27). Das dritte Speicherfeld ist aus dem Stand der Technik auch unter dem Namen "Dirty Flag" bekannt. Das zweite Speicherfeld wird üblicherweise als "Valid Flag" bezeichnet.
- Darüber hinaus ist in dem Kennungsbereich 22 ein erstes Speicherfeld 25 vorgesehen. Das Speicherfeld 25 ist beispielhaft in vier Speicherfelder 25a bis 25d unterteilt. Jedem der Speicherfelder 25a bis 25d ist ein Teil-Datenbereich 30a bis 30d des Datenbereiches 23 zugeordnet. Jeder der Teil- Datenbereiche 30a bis 30d ist als Wort ausgebildet, wobei jedes Wort beispielsweise 32 Bit breit sein kann. Jedes der ersten Speicherfelder 25a bis 25d beinhaltet eine Information, mit welchem kryptographischem Schlüssel die Daten in den Bereichen 30a bis 30d verschlüsselt sind. Konkret bedeutet dies, daß der in dem ersten Speicherfeld 25a zugeordnete kryptographische Schlüssel Daten in dem Datenbereich 30a ver- bzw. entschlüsselt. In entsprechender Weise können die in dem Datenbereich 30d befindlichen Daten mit dem dem ersten Speicherfeld 25d zugeordneten kryptographischen Schlüssel bearbeitet werden. Beispielhaft ist jedes Feld 1 Bit breit, so daß ein Verweis auf insgesamt zwei kryptographische Schlüssel möglich ist. Die kryptographischen Schlüssel können in einem separaten Register, das nicht näher dargestellt ist, abgespeichert sein. Der Prozessor, der den Wert des ersten Speicherfeldes 25 aus einem Speichereintrag 20 ausliest, kann dann in dem betreffenden Register den zugeordneten kryptographischen Schlüssel ermitteln und die in verschlüsselter Form abgelegten Daten in dem den jeweiligen ersten Speicherfeld zugeordneten Teil-Datenbereichen 30a bis 30d entschlüsseln.
- Denkbar ist auch, anstatt in den ersten Speicherfeldern 25a bis 25d einen Verweis auf einen kryptographischen Schlüssel zu hinterlegen, den kryptographischen Schlüssel direkt in die ersten Speicherfelder einzuspeichern. Dies ist insbesondere bei sehr vielen, aber sehr kurzen kryptographischen Schlüsseln eine sinnvolle Alternative. Natürlich müßte jedes der Speicherfelder 25a bis 25d dann mehrere Bit breit sein.
- In Fig. 3 ist ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speichereintrags 20 dargestellt. Diese unterscheidet sich von dem Speichereintrag aus Fig. 2 dadurch, daß der Adreßbereich 21 in einen ersten und einen zweiten Adreßbereich 40, 41 unterteilt sind. Jeder der Adreßbereiche 40, 41 ist mehrere Bits breit. Der erste Adreßbereich 40, der beispielsweise 16 Bit breit ist, beinhaltet die physikalische Adresse eines Speichereintrags. Der zweite Adreßbereich 41, der beispielsweise 12 Bit breit ist, beinhaltet die höchstwertigen Bits einer logischen Adresse einer Programmeinheit. Dabei wird davon ausgegangen, daß jede Programmeinheit in einem vorgegebenen logischen Adressraum eingeschrieben ist. Die logischen Adressen dieses Speicherblocks sind alle identisch. Dies bedeutet, daß an Hand der höchstwertigen Bits der logischen Adressen eine Programmeinheit identifiziert werden kann. Sollen alle zu einer Programmeinheit zugeordneten Speichereinträge des erfindungsgemäßen Cache-Speichers mit dem Hauptspeicher synchronisiert werden, so kann eine Suche nach allen identischen Werten in dem zweiten Adreßbereich des Cache-Speichers erfolgen. Dies hat den Vorteil, daß auch innerhalb einer Programmeinheit unterschiedliche kryptographische Schlüssel verwendet werden können.
- Im ersten Ausführungsbeispiel der Fig. 2 werden die in den ersten Speicherfeldern 25 eingetragenen Werte als Suchkriterium für eine Synchronisation verwendet. Wie aus der nachfolgenden Beschreibung der Fig. 4, in der ein Speicher mit n Speichereinträgen dargestellt ist, ersichtlich werden wird, wird dabei nicht nur eines der Teil-Speicherfelder 25a bis 25d als Vergleichskriterium herangezogen, sondern die gesamte in dem ersten Speicherfeld 25 abgespeicherte Bitfolge.
- Der in Fig. 4 dargestellte Speicher 13 ist als vier-Wege- Satz-assoziativer-Cache-Speicher ausgebildet. Der Speicher 13 weist insgesamt 4 Sätze auf, die auf der rechten Seite von 0 bis 3 durchnummeriert sind. Jeder der vier Sätze weist eine identische Anzahl an Speichereinträgen auf. Der Aufbau und die Funktionsweise eines n-Wege-Satz-Assoziativen-Cache- Speichers ist aus dem Stand der Technik bekannt und bedarf deshalb an dieser Stelle keiner näheren Erläuterung. An Hand der Fig. 4 läßt sich jedoch die Vorgehensweise bei der Synchronisation des Cache-Speichers 13 mit dem Hauptspeicher 14 anschaulich erläutern.
- In den Sätzen 1 bis 3 sind jeweils zwei Speichereinträge beispielhaft herausgestellt, wobei der Kennungsbereich 22 jeweils mit Daten versehen wurde. Dabei bezeichnet i den Index des Speichereintrags. i ist ein Wert aus (0, 1, . . .n × m - 1), wobei n die Anzahl der Sätze und m die Anzahl der Speichereinträge pro Satz ist.
- Wie in der Beschreibung zu Fig. 2 bereits dargestellt wurde, ist jedes der Teil-Speicherfelder 25a bis 25d einem der Teil- Datenbereiche 30a bis 30d zugeordnet. Da jedes der Teil- Speicherfelder 25a bis 25d jeweils nur ein Bit breit ist, verweist ein Wert "1" auf einen ersten kryptographischen Schlüssel und ein Wert "0" auf einen zweiten kryptographischen Schlüssel, mit dem die Daten in jeweils zugeordneten Teil-Datenbereichen 30a bis 30d verschlüsselt sind. Da davon ausgegangen wird, daß ein kryptographischer Schlüssel einer bestimmten Programmeinheit zugewiesen ist, bedeutet dies, daß überall dort, wo in dem ersten Speicherfeld 25 ein Verweis auf diesen kryptographischen Schlüssel enthalten ist, im zugehörigen Teil-Datenbreich ein möglicherweise zu synchronisierendes Datum enthalten ist. Zur Synchronisation werden folglich nicht die Informationen verwendet, die sich in dem Adreßbereich 21 befinden, sondern es werden die in dem ersten Speicherfeld 25 enthaltenen Verweise auf kryptographische Schlüssel untersucht.
- Beispielsweise sollen all diejenigen Speichereinträge synchronisiert werden, denen in den Speicherfeldern 25a bis 25d eine "0" zugeordnet ist. Der Prozessor wird zu diesem Zweck an eine Cache-Logik einen Synchronisationswert übermitteln, der alle Werte außer "1-1-1-1" umfaßt. Bei einem Vergleich dieses Synchronisationswertes mit dem aus vier Bit bestehenden Wert des ersten Speicherfeldes 25 werden folglich die Speichereinträge 37, 43, 73, 91, 107 und 123 als Treffer gemeldet. Die Cache-Logik überprüft nach Auffinden dieser Speichereinträge, in welchen davon das dritte Speicherfeld 27 einen zweiten Zustand (hier: "0") aufweist. Dies ist in den Speichereinträgen 91 und 123 der Fall. Der zweite Zustand des dritten Speicherfeldes 27 zeigt an, daß seit dem letzten Synchronisieren keine Änderung in einem der Teil-Datenbereiche 30a bis 30d erfolgt ist. Somit können in den Speichereinträgen 91 und 123 die Marker in den zweiten Speicherfeldern 25 invalidiert werden. Dies bedeutet, daß in dem zweiten Speicherfeld 26 in den genannten Speichereinträgen 91 und 123 die Marker in einen ersten Zustand (hier: 0) verbracht werden.
- Bei den übrigen Speichereinträgen 37, 43, 73 und 107 ist vor dem Invalidieren eine Synchronisation mit dem Hauptspeicher notwendig. Synchronisation bedeutet hierbei, daß die in den entsprechenden Teil-Datenbereichen 30a bis 30d stehenden Daten in den Hauptspeicher übertragen werden. Zum Synchronisieren merkt sich die Cache-Logik die Adresse des ersten aufgefundenen Speichereintrags, wobei der Suchlauf beispielsweise mit dem Speichereintrag 0 in Richtung höher nummerierter Speichereinträge erfolgt. Der erste, einen Treffer ergebende Speichereintrag trägt die Nummer 37. Die Cache-Logik meldet die Adresse des entsprechenden Satzes nach außen, im vorliegenden Beispiel Satz 1. Gleichzeitig kann in einem speziellen Register (ein sogenanntes Writeback-Register) ein weiterer Marker gesetzt werden, der anzeigt, daß ein Zurückschreibe- Vorgang vorgenommen wird. Anschließend kann durch Adressieren dieses Satzes durch die Cache-Logik der Adressbereich (21) des Speichereintrags ausgelesen werden. Durch einen assoziativen Suchvorgang mit dem so eben gelesenen Adreßbereich wird der übliche Rückschreibe-Vorgang durchgeführt - das heißt der Inhalt des Adressbereiches des Speichereintrags wird im Hauptspeicher abgelegt - und die Marker des zweiten und dritten Speicherfeldes 26, 27 werden zurückgesetzt. Durch den im Writeback-Register gesetzten weiteren Marker weiß die Cache- Logik, daß ein weiterer Suchvorgang angestoßen werden muß. Nachdem dies geschehen ist, wird der weitere Marker in dem Writeback-Register zurückgesetzt. Wird ein weiterer Speichereintrag aufgefunden, bei dem der Synchronisations-Wert mit dem 4-Bit-Code des ersten Speicherfeldes 25 übereinstimmt, so findet der eben beschriebene Vorgang von vorne statt. Hat die Cache-Logik alle Speichereinträge von 0 bis n × m - 1 durchlaufen, ohne daß in dem Writeback-Register ein Marker gesetzt wurde, so bedeutet dies, daß alle fraglichen Speichereinträge synchronisiert wurden. Bezugszeichenliste 10 Rechenanlage
11 Zentraleinheit
12 Prozessor
13 Speicher (Cache-Speicher)
14 Hauptspeicher
15 Chip
16 Verbindungsmittel
20 Speichereintrag (Cache-Zeile)
21 Adressbereich
22 Kennungsbereich
23 Datenbereich
25a, 25b, 25c, 25d Erstes Speicherfeld
26 Zweites Speicherfeld
27 Drittes Speicherfeld
30a, 30b, 30c, 30d Wort
40 Erster Adressbereich (Adressbereich)
41 Zweiter Adressbereich (Zuordnungsspeicherbereich)
Claims (17)
1. Speicher (13) für die Zentraleinheit einer Rechenanlage,
welche Zentraleinheit zumindest einen Prozessor aufweist, mit
zumindest einem Speichereintrag (20), der folgende Merkmale
umfaßt:
- einen Adressbereich (21),
- einen dem Adressbereich (21) zugeordneten Datenbereich
(23),
- einen dem Adressbereich (21) zugeordneten
Kennungsbereich (22), der zumindest ein erstes Speicherfeld (25)
umfaßt, das einen Wert beinhaltet, der angibt, ob oder
mit welchem kryptographischen Schlüssel Daten in dem
Datenbereich (23) des Speichers (13) gespeichert sind.
2. Speicher nach Anspruch 1, bei dem
der Wert des ersten Speicherfeldes (25) den kryptographischen
Schlüssel enthält.
3. Speicher nach Anspruch 1, bei dem
der Wert des ersten Speicherfeldes (25) einen Verweis auf den
kryptographischen Schlüssel enthält.
4. Speicher nach einem der vorhergehenden Ansprüche, bei dem
der Datenbereich (23) eines Speichereintrags (20) mehrere
Worte
(30a. . .30d) umfaßt.
5. Speicher nach Anspruch 4, bei dem
jedem Wort (30a 30d) des Datenbereiches (23) ein erstes
Speicherfeld (25a. . .25d) zugeordnet ist.
6. Speicher nach einem der vorhergehenden Ansprüche, bei dem
der Adressbereich (21) eines Speichereintrags (20) aufgeteilt
ist in einen mehrere Bits umfassenden ersten Adressbereich
(40), der die physikalische Adresse eines Speichereintrags
(20) beinhaltet, und in einen mehrere Bits umfaßenden zweiten
Adressbereich, der die höchstwertigen Bits einer logischen
Adresse einer Programmeinheit beinhaltet.
7. Speicher nach einem der vorhergehenden Ansprüche, bei dem
in dem Kennungsbereich (22) ein zweites Speicherfeld (26)
vorgesehen ist, das Marker beinhaltet, der angibt, ob in dem
Datenbereich (23) ein gültiger oder ungültiger Wert
gespeichert ist.
8. Speicher nach einem der vorhergehenden Ansprüche, bei dem
in dem Kennungsbereich (22) ein drittes Speicherfeld (27)
vorgesehen ist, das einen Marker beinhaltet, der angibt, ob
von dem Prozessor (12) ein Wert in dem Datenbereich des
Speichers (13) geändert wurde.
9. Speicher nach einem der vorhergehenden Ansprüche, bei dem
der Speicher ein N-Wege-Satz-assoziativer Cache-Speicher ist.
10. Rechenanlage mit
- einem Prozessor (12),
- einem Speicher (13) nach einem der Ansprüche 1 bis 9, der
mit dem Prozessor (12) gekoppelt ist,
- einem Verbindungsmittel (16), das mit dem Speicher (13)
und/oder dem Prozessor (12) gekoppelt ist, und
- einem mit dem Verbindungsmittel (16) gekoppelten
Hauptspeicher (14).
11. Verfahren zum Synchronisieren eines Cache-Speichers mit
einem Hauptspeicher in einer Rechenanlage nach Anspruch 8,
mit den Schritten:
a) Bereitstellen eines Synchronisations-Wertes durch den
Prozessor, der angibt, welcher Speichereintrag (20) bzw. welche
Speichereinträge (20) des Datenbereiches (23) des Cache-
Speichers (13) mit dem Hauptspeicher (14) synchronisiert
werden soll oder sollen,
b) Vergleich des bereitgestellten Synchronisations-Wertes mit
dem Inhalt des zumindest einen ersten Speicherfeldes (25)
eines jeden Speichereintrags (20) durch den Cache-Speicher
(13),
c) bei einer Übereinstimmung zwischen dem bereitgestellten
Synchronisations-Wert und dem Inhalt des zumindest einen
ersten Speicherfeldes (25) Überprüfung des Markers des
dritten Speicherfeldes (27) auf einen ersten Zustand,
welcher anzeigt, daß eine Änderung des Datenbereichs (23) des
Speichereintrags (20) seit dem letzten Synchronisieren
erfolgt ist,
d) bei gegebenen ersten Zustand des Markers des dritten
Speicherfeldes (27) Übertragung des Inhalts des Datenbereiches
des Speichereintrags (20) in den Hauptspeicher (14).
12. Verfahren nach Anspruch 11, bei dem
bei einem gegebenen zweiten Zustand des Markers des dritten
Speicherfeldes (27), der anzeigt, daß keine Änderung des
Datenbereiches (23) des Speichereintrags (20) seit dem letzten
Synchronisieren erfolgt ist, Setzen des Markers des zweiten
Speicherfeldes (26) auf einen ersten Zustand, der anzeigt,
daß der Speichereintrag (20) einen ungültigen Wert aufweist.
13. Verfahren nach Anspruch 11 oder 12, bei dem
als Schritt e) der Marker des dritten Speicherfeldes (27) in
einen zweiten Zustand gebracht wird, der anzeigt, daß keine
Änderung des Datenbereiches (23) des Speichereintrags (20)
seit dem letzten Synchronisieren erfolgt ist.
14. Verfahren nach einem der vorhergehenden Ansprüche, bei
dem die Schritte a) bis d) bzw. a) bis e) solange wiederholt
werden bis keine Übereinstimmung zwischen dem
bereitgestellten Synchronisations-Wert und dem Inhalt des ersten
Speicherfeldes (25) eines Speichereintrags vorliegt.
15. Verfahren nach einem der vorhergehenden Ansprüche, bei
dem der Schritt des Übertragens des Inhalts des
Datenbereiches des Speichereintrags (20) in den Hauptspeicher (14)
folgende Schritte umfaßt:
a) Ermittlung der Adresse des Speichereintrags (20) des
Cache-Speichers (13),
b) Übergeben der Adresse aus dem Adressbereich (21) des
Speichereintrags (20) an den Prozessor (12),
c) Adressieren des Speichereintrags (20) durch den Prozessor
(12),
d) Auslesen des Inhalts des Datenbereiches (23) des
Speichereintrags, und
e) Speichern des Inhalts des Datenbereiches (23) des
Speichereintrags (20) im Hauptspeicher.
16. Verfahren nach Anspruch 15, bei dem
zwischen Schritt bb) und cc) ein Setzen eines weiteren
Markers in einem Register erfolgt, welches außerhalb des
Cache-Speichers (13) angeordnet ist und durch den Prozessor
(12) auslesbar ist, wobei der Marker anzeigt, daß ein
Zurückschreibe-Vorgang vorgenommen wird.
17. Verfahren nach Anspruch 16, bei dem
nach Schritt ee) ein Rücksetzen des Markers in dem Register
erfolgt, nachdem ein weiterer Vergleichsvorgang zwischen dem
bereitgestellten Synchronisations-Wert mit dem Inhalt des
zumindest einen ersten Speicherfeldes (25) eines jeden
Speichereintrags (20) durch den Cache-Speicher (13) erfolgt ist.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10158393A DE10158393A1 (de) | 2001-11-28 | 2001-11-28 | Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage |
EP02791592A EP1449091B1 (de) | 2001-11-28 | 2002-10-31 | Verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
PCT/DE2002/004066 WO2003048943A2 (de) | 2001-11-28 | 2002-10-31 | Speicher für die zentraleinheit einer rechenanlage, rechenanlage und verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
DE50206838T DE50206838D1 (de) | 2001-11-28 | 2002-10-31 | Verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
JP2003550068A JP4047281B2 (ja) | 2001-11-28 | 2002-10-31 | キャッシュメモリをメインメモリに同期させる方法 |
TW091133021A TW200301856A (en) | 2001-11-28 | 2002-11-11 | Memory for the central processing unit of a computer, computer and method for synchronizing a memory with the main memory of a computer |
US10/857,617 US7181576B2 (en) | 2001-11-28 | 2004-05-27 | Method for synchronizing a cache memory with a main memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10158393A DE10158393A1 (de) | 2001-11-28 | 2001-11-28 | Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10158393A1 true DE10158393A1 (de) | 2003-06-12 |
Family
ID=7707285
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10158393A Withdrawn DE10158393A1 (de) | 2001-11-28 | 2001-11-28 | Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage |
DE50206838T Expired - Lifetime DE50206838D1 (de) | 2001-11-28 | 2002-10-31 | Verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50206838T Expired - Lifetime DE50206838D1 (de) | 2001-11-28 | 2002-10-31 | Verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
Country Status (6)
Country | Link |
---|---|
US (1) | US7181576B2 (de) |
EP (1) | EP1449091B1 (de) |
JP (1) | JP4047281B2 (de) |
DE (2) | DE10158393A1 (de) |
TW (1) | TW200301856A (de) |
WO (1) | WO2003048943A2 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7386676B2 (en) * | 2005-01-21 | 2008-06-10 | International Buiness Machines Coporation | Data coherence system |
US7533135B2 (en) * | 2005-07-01 | 2009-05-12 | Sap Aktiengesellschaft | Methods and systems for reducing database accesses in an object-oriented system |
US20070005552A1 (en) * | 2005-07-01 | 2007-01-04 | Udo Klein | Methods and systems for reducing transient memory consumption in an object-oriented system |
US7765398B2 (en) * | 2005-07-07 | 2010-07-27 | At&T Intellectual Property I, L.P. | Method of promulgating a transaction tool to a recipient |
JP2008293378A (ja) * | 2007-05-25 | 2008-12-04 | Panasonic Corp | プログラム書き換え装置 |
US8443150B1 (en) * | 2008-11-04 | 2013-05-14 | Violin Memory Inc. | Efficient reloading of data into cache resource |
US7591019B1 (en) | 2009-04-01 | 2009-09-15 | Kaspersky Lab, Zao | Method and system for optimization of anti-virus scan |
JP5353828B2 (ja) | 2010-06-14 | 2013-11-27 | 富士通セミコンダクター株式会社 | プロセッサ及びプロセッサシステム |
US10915463B2 (en) | 2017-04-28 | 2021-02-09 | International Business Machines Corporation | Synchronizing requests to access computing resources |
US10360393B2 (en) * | 2017-04-28 | 2019-07-23 | International Business Machines Corporation | Synchronizing write operations |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146603A (en) * | 1988-06-14 | 1992-09-08 | International Computers Limited | Copy-back cache system having a plurality of context tags and setting all the context tags to a predetermined value for flushing operation thereof |
WO2001053931A2 (de) * | 2000-01-18 | 2001-07-26 | Infineon Technologies Ag | Mikroprozessoranordnung und verfahren zum betreiben einer mikroprozessoranordnung |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4319079A (en) * | 1979-09-13 | 1982-03-09 | Best Robert M | Crypto microprocessor using block cipher |
US4573119A (en) * | 1983-07-11 | 1986-02-25 | Westheimer Thomas O | Computer software protection system |
US4700330A (en) * | 1985-10-30 | 1987-10-13 | Digital Equipment Corporation | Memory for a digital data processing system including circuit for controlling refresh operations during power-up and power-down conditions |
US5045996A (en) * | 1986-11-12 | 1991-09-03 | Xerox Corporation | Multiprocessor cache memory housekeeping |
JPH01154261A (ja) | 1987-12-11 | 1989-06-16 | Toshiba Corp | 情報処理装置 |
DE68917326T2 (de) * | 1988-01-20 | 1995-03-02 | Advanced Micro Devices Inc | Organisation eines integrierten Cachespeichers zur flexiblen Anwendung zur Unterstützung von Multiprozessor-Operationen. |
EP0330425B1 (de) * | 1988-02-23 | 1995-12-06 | Digital Equipment Corporation | Symmetrische Steuerungsanordnung für Multiverarbeitung |
US5081675A (en) * | 1989-11-13 | 1992-01-14 | Kitti Kittirutsunetorn | System for protection of software in memory against unauthorized use |
JPH03216744A (ja) | 1990-01-22 | 1991-09-24 | Fujitsu Ltd | 内蔵キャッシュ・メモリ制御方式 |
US5224166A (en) * | 1992-08-11 | 1993-06-29 | International Business Machines Corporation | System for seamless processing of encrypted and non-encrypted data and instructions |
US5481610A (en) * | 1994-02-28 | 1996-01-02 | Ericsson Inc. | Digital radio transceiver with encrypted key storage |
FR2728980B1 (fr) * | 1994-12-30 | 1997-01-31 | Thomson Csf | Dispositif de securisation de systemes d'information organises autour de microprocesseurs |
US6009498A (en) * | 1995-02-16 | 1999-12-28 | Fujitsu Limited | Disk control unit for holding track data in cache memory |
US5778427A (en) | 1995-07-07 | 1998-07-07 | Sun Microsystems, Inc. | Method and apparatus for selecting a way of a multi-way associative cache by storing waylets in a translation structure |
KR19980032776A (ko) * | 1996-10-16 | 1998-07-25 | 가나이 츠토무 | 데이타 프로세서 및 데이타 처리시스템 |
US6157999A (en) * | 1997-06-03 | 2000-12-05 | Motorola Inc. | Data processing system having a synchronizing link stack and method thereof |
EP1034527A2 (de) * | 1997-12-01 | 2000-09-13 | Siemens Aktiengesellschaft | Verfahren zur reduzierung von speicherplatzbedarf für einen elektronischen ersten schlüssel und anordnung zur ver- und entschlüsselung |
TW417048B (en) * | 1999-03-03 | 2001-01-01 | Via Tech Inc | Mapping method of distributed cache memory |
DE10101552A1 (de) * | 2001-01-15 | 2002-07-25 | Infineon Technologies Ag | Cache-Speicher und Verfahren zur Adressierung |
US6745294B1 (en) * | 2001-06-08 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Multi-processor computer system with lock driven cache-flushing system |
-
2001
- 2001-11-28 DE DE10158393A patent/DE10158393A1/de not_active Withdrawn
-
2002
- 2002-10-31 JP JP2003550068A patent/JP4047281B2/ja not_active Expired - Fee Related
- 2002-10-31 WO PCT/DE2002/004066 patent/WO2003048943A2/de active IP Right Grant
- 2002-10-31 EP EP02791592A patent/EP1449091B1/de not_active Expired - Lifetime
- 2002-10-31 DE DE50206838T patent/DE50206838D1/de not_active Expired - Lifetime
- 2002-11-11 TW TW091133021A patent/TW200301856A/zh unknown
-
2004
- 2004-05-27 US US10/857,617 patent/US7181576B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146603A (en) * | 1988-06-14 | 1992-09-08 | International Computers Limited | Copy-back cache system having a plurality of context tags and setting all the context tags to a predetermined value for flushing operation thereof |
WO2001053931A2 (de) * | 2000-01-18 | 2001-07-26 | Infineon Technologies Ag | Mikroprozessoranordnung und verfahren zum betreiben einer mikroprozessoranordnung |
Also Published As
Publication number | Publication date |
---|---|
US20050005071A1 (en) | 2005-01-06 |
TW200301856A (en) | 2003-07-16 |
EP1449091A2 (de) | 2004-08-25 |
JP2005512192A (ja) | 2005-04-28 |
US7181576B2 (en) | 2007-02-20 |
WO2003048943A3 (de) | 2004-04-08 |
JP4047281B2 (ja) | 2008-02-13 |
EP1449091B1 (de) | 2006-05-17 |
DE50206838D1 (de) | 2006-06-22 |
WO2003048943A2 (de) | 2003-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3131341C2 (de) | ||
DE3151745C2 (de) | ||
DE3102150C2 (de) | Multiprozessor-Datenverarbeitungsanlage | |
DE10002120B4 (de) | Adressumsetzpufferanordnung und Verfahren für den Betrieb einer Adressumsetzpufferanordnung | |
DE2241257A1 (de) | Datenverarbeitende anlage | |
DE2817431C2 (de) | Speichereinrichtung mit auf Durchspeichern(store thru) beruhender Speicherhierarchie mit Teilspeicherung | |
DE2856715C3 (de) | Verfahren zum Durchführen einer Pufferspeicher-Koinzidenz in einem Mehrprozessorsystem | |
DE2240433A1 (de) | Hierarchische datenspeichereinrichtung | |
DE2725718A1 (de) | Verarbeitungssystem mit mehreren virtuellen adressenraeumen | |
DE2652869A1 (de) | Datensicherungseinrichtung | |
DE10219623A1 (de) | System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
EP1449091B1 (de) | Verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage | |
DE2856680A1 (de) | Befehlspuffer fuer ein datenverarbeitungssystem | |
DE3911721C2 (de) | ||
WO2007017373A1 (de) | Vorrichtung und verfahren zur speicherung von daten und/oder befehlen in einem rechnersystem mit wenigstens zwei verarbeitungseinheiten und wenigstens einem ersten speicher oder speicherbereich für daten und/oder befehle | |
DE69831282T2 (de) | Verwaltung von umbenannten Register in einem superskalaren Rechnersystem | |
DE4114053A1 (de) | Computersystem mit cachespeicher | |
DE4234695A1 (de) | Speichermanagementsystem und verfahren zur aufrechterhaltung der cache-kohaerenz zwischen einem daten-cache und einem segmentdeskriptor-cache | |
DE1499742A1 (de) | Steuerbare Speicherzugriffsvorrichtung fuer Speichereinrichtungen von Datenverarbeitungsanlagen mit Multiprogrammverarbeitung | |
DE3832758C2 (de) | Verfahren zum Adressieren eines im Rückschreib-Modus betriebenen virtuellen Cache-Speichers | |
DE10205316B4 (de) | Schlüsselmanagementeinrichtung und Verfahren zur verschlüsselten Ablage von digitalen Datenwörtern | |
DE3200042C2 (de) | ||
DE2750126A1 (de) | Datenverarbeitungssystem mit einem zwischenpufferspeicher | |
EP1247186A2 (de) | Speicherzugriffsverfahren und schaltungsanordung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |