DE10151628C2 - A method of improving the surface uniformity of an anti-reflective coating used to make contact connections - Google Patents
A method of improving the surface uniformity of an anti-reflective coating used to make contact connectionsInfo
- Publication number
- DE10151628C2 DE10151628C2 DE10151628A DE10151628A DE10151628C2 DE 10151628 C2 DE10151628 C2 DE 10151628C2 DE 10151628 A DE10151628 A DE 10151628A DE 10151628 A DE10151628 A DE 10151628A DE 10151628 C2 DE10151628 C2 DE 10151628C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- arc
- arc layer
- thickness
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Description
Die Erfindung betrifft die Herstellung integrierter Schaltungselemente und betrifft insbe sondere ein Verfahren zur Erzeugung einer verbesserten antireflektierenden Beschich tung und damit verbesserte Kontaktanschlüsse für Sub-Mikrometerbauelemente.The invention relates to the production of integrated circuit elements and relates in particular in particular a method for producing an improved anti-reflective coating device and thus improved contact connections for sub-micrometer components.
Die ständige Verringerung der Abmessungen von Halbleiterelementen bringt strengere Anforderungen für die Erzeugung von Sub-Mikrometeröffnungen mit sich, die zur Erzeu gung von Kontaktanschlüssen zu den Elementen verwendet werden. Typischerweise wird eine Fotolackschicht für die Strukturierung und Ätzung der Schichten aus Dielektri kum verwendet, in denen die Kontaktanschlüsse geschaffen werden. Das Anwenden fotolithografischer Verfahren beinhaltet das Reproduzieren eines Bildes, das in einer optischen Maske enthalten ist, in einer Fotolackschicht, die über der Oberfläche bei spielsweise einer Dielektrikumsschicht abgeschieden ist. Die optische Maske ist zwi schen einer Strahlungsenergiequelle und der Fotolackschicht angeordnet. Das Bild, das in oder über der Oberfläche der optischen Maske enthalten ist, wird auf die darunterlie gende Fotolackschicht durch Belichten der Fotolackschicht durch die optische Maske übertragen. Das Muster, das über bzw. in der Oberfläche der optischen Maske enthalten ist, kann lichtdurchlässig sein, wobei ein undurchlässiger Hintergrund vorhanden ist, oder kann umgekehrt ein undurchlässiges Muster sein, das von einem transparenten Hintergrund umgeben ist. Durch Kombinieren der Lichttransmissionseigenschaften der optischen Maske mit Positiv- oder Negativ-Reaktionseigenschaften der Fotolackschicht wird die Fotolackschicht durch die fotolithografische Belichtung in eine leicht entfernbare Substanz umgewandelt, wodurch das in der Oberfläche der optischen Maske enthaltene Muster in der Fotolackschicht reproduziert wird. The constant reduction in the size of semiconductor elements brings stricter Requirements for the creation of sub-micrometer openings with it, the Erzeu Contact connections to the elements can be used. typically, becomes a photoresist layer for structuring and etching the layers of dielectric kum used in which the contact connections are created. Applying photolithographic process involves reproducing an image in a optical mask is contained in a photoresist layer that is above the surface for example, a dielectric layer is deposited. The optical mask is between arranged a radiation energy source and the photoresist layer. The picture that contained in or above the surface of the optical mask is applied to the one below layer of photoresist by exposing the layer of photoresist through the optical mask transfer. The pattern contained above or in the surface of the optical mask can be translucent with an opaque background, or, conversely, can be an opaque pattern that is transparent Background is surrounded. By combining the light transmission properties of the optical mask with positive or negative reaction properties of the photoresist layer the photoresist layer is easily removed by the photolithographic exposure Substance converted, causing the contained in the surface of the optical mask Pattern is reproduced in the photoresist layer.
Selbstverständlich muss das Muster aus Öffnungen und Gräben, das in der Fotolack schicht erzeugt wird, sehr speziellen Entwurfsanforderungen genügen, um beispielswei se geeignet funktionierende Verbindungsleitungen oder Verbindungsöffnungen bzw. Durchgangsöffnungen zu schaffen. Die zuletzt genannte Anforderung führt zu der Erfor dernis, dass die Belichtung der Fotolackschicht einheitlich sein muss und in diese mit gleicher Energie über die Höhe der Fotolackschicht hinweg eindringen muss. Die Gleichförmigkeit des Lichteinfalls in und durch die Fotolackschicht hindurch erlaubt kei ne willkürliche Reflexion des Lichtes, da eine derartige willkürliche Reflexion des Lichtes zu einer willkürlichen Verteilung der Lichtenergie beiträgt. Licht wird reflektiert, wenn es durch die Fotolackschicht hindurchläuft und auf eine Oberfläche trifft, die das Licht zu rückreflektiert. Die Richtung der Lichtreflexion wird unter anderem durch die Ebenheit oder Topografie der reflektierenden Oberfläche und durch das Material, das in der re flektierenden Oberfläche enthalten ist, beeinflusst. Weiterhin trägt zu dem negativen Einfluss bei, dass beim Durchlaufen einer Fotolackschicht Licht absorbiert wird, wodurch die Intensität des reflektierten Lichtes von der Dicke der Fotolackschicht abhängt. Um derartige Komplikationen zu vermeiden, besteht ein herkömmliches Verfahren darin, sicherzustellen, dass wenig oder kein Licht von einer darunterliegenden Oberfläche re flektiert wird; dies wird erreicht, indem für die darunterliegende Oberfläche ein Material verwendet wird, das Licht nicht reflektiert und im Allgemeinen als eine Schicht antireflek tierender Beschichtung oder ARC bezeichnet wird. Die besten Ergebnisse zur Unterdrü ckung der Reflexion von Licht wird erhalten, indem organische Materialien für die ARC- Schicht verwendet werden; Beispiele für Materialien, die ebenso für antireflektierende Beschichtungen verwendbar sind, schließen mit ein: Aluminium, Silicium, Titan, Zirkoni um, Hafnium, Chrom und dergleichen. Die Dicke einer antireflektierenden Beschichtung ist häufig nicht kritisch und kann im Bereich liegen zwischen 5 nm (50 Ångström) und 250 nm (2500 Ångström). Zusätzlich kann eine antireflektierende Beschichtung als eine Ätzstoppschicht verwendet werden. Of course, the pattern of openings and trenches that is in the photoresist layer is generated, very special design requirements meet, for example se suitably functioning connecting lines or connecting openings or To create through openings. The latter requirement leads to the Erfor The fact that the exposure of the photoresist layer must be uniform and in this same energy must penetrate across the height of the photoresist layer. The Uniformity of the incidence of light in and through the photoresist layer does not allow ne arbitrary reflection of the light, because such an arbitrary reflection of the light contributes to an arbitrary distribution of light energy. Light is reflected when it is runs through the photoresist layer and hits a surface that the light hits reflected back. The direction of the light reflection is determined, among other things, by the flatness or topography of the reflective surface and through the material used in the right reflecting surface is influenced. It also contributes to the negative Influence that light is absorbed when passing through a photoresist layer, whereby the intensity of the reflected light depends on the thickness of the photoresist layer. Around To avoid such complications, a conventional method is to ensure that little or no light re from an underlying surface is inflected; This is achieved by using a material for the underlying surface is used, the light does not reflect and is generally used as a layer of anti-reflective animal coating or ARC is called. The best results for suppressing The reflection of light is obtained by using organic materials for the ARC Layer can be used; Examples of materials that are also used for anti-reflective Coatings that can be used include: aluminum, silicon, titanium, zircon um, hafnium, chromium and the like. The thickness of an anti-reflective coating is often not critical and can range between 5 nm (50 angstroms) and 250 nm (2500 angstroms). In addition, an anti-reflective coating can be used as one Etch stop layer can be used.
In einem konventionellen Prozessablauf wird eine ARC-Schicht über einer Trägerober fläche abgeschieden, und anschließend wird der ein Muster aus Gräben oder Öffnungen gebildet. Es wird ein Metall über den hergestellten Öffnungen abgeschieden und weiter verarbeitet, um Verbindungsleitungen oder Kontaktanschlüsse oder Kontaktdurch gangsöffnungen zu schaffen. Für viele Kontaktanschlüsse, die geschaffen werden, um Elemente zu verbinden, wird Polysilicium als das bevorzugte Material für die Kontaktan schlüsse verwendet. Für derartige Anwendungen ergeben sich keine Probleme bei der Abscheidung einer ARC-Schicht. Die Erfindung richtet sich an Probleme, die bei der Erzeugung von Kontaktanschlüssen mit kleinen kritischen Dimensionen entstehen, wo bei bei Anwendung herkömmlicher Prozesse Schichten aus ARC-Material innerhalb von Kontaktöffnungen zurückbleiben, woraus nicht perfekte Kontaktöffnungen resultieren. In a conventional process flow, an ARC layer is placed on top of a carrier surface, and then it becomes a pattern of trenches or openings educated. A metal is deposited over the openings made and further processed to connect lines or contact connections or contact through to create passage openings. For many contact connections that are created to Joining elements is considered the preferred material for contact using polysilicon conclusions used. There are no problems with such applications Deposition of an ARC layer. The invention addresses problems that arise in the Generation of contact connections with small critical dimensions arise where when using conventional processes, layers of ARC material within Contact openings remain, which results in imperfect contact openings.
Aus der US 58 83 006 ist es zur Herstellung von Leitungsgräben in einer Dielektrikumsschicht im Speicherzellenbereich eines DRAM bekannt, bereits vorhandene Kontaktlöcher zunächst mit einem "flowable Oxide" (FOX) zu füllen, um eine planare Oberfläche für die nachfolgende ARC Schicht und Photoresist zu schaffen. Die FOX Schicht entsteht aus einer aufgeschleuderten Lösung von Silanolen (HSi(OH)xO3-x/2)n mit n < 8 und 0 < x < 2, die ausgebacken und in einem O2 Plasma bei 200°C gehärtet wird. Besondere dielektrische Eigenschaften der FOX Schicht und ein Rückätzen der FOX Schicht bis auf die Oberfläche der Dielektrikumsschicht werden jedoch nicht erwähnt.From US 58 83 006 it is known for the production of line trenches in a dielectric layer in the memory cell area of a DRAM to first fill existing contact holes with a "flowable oxide" (FOX) in order to create a planar surface for the subsequent ARC layer and photoresist , The FOX layer is created from a spin-on solution of silanols (HSi (OH) x O 3-x / 2 ) n with n <8 and 0 <x <2, which is baked out and hardened in an O 2 plasma at 200 ° C. However, no special dielectric properties of the FOX layer and etching back of the FOX layer down to the surface of the dielectric layer are mentioned.
Die DE 199 27 284 C2 verwendet zur Herstellung von Leitungsgräben in einer Dielektrikumsschicht im Speicherzellenbereich eines DRAM als Topologieausgleich eine aufgesputterte Isolierschicht, wobei nicht konforme Abscheidebedingungen zu einem Überwachsen und Verschließen der Kontaktlöcher in der Dielektrikumsschicht führen.DE 199 27 284 C2 uses for the production of cable trenches in one Dielectric layer in the memory cell area of a DRAM as a topology compensation sputtered insulation layer, with non-conforming deposition conditions to one Overgrow and close the contact holes in the dielectric layer.
Aus der EP 05 25 942 A2 ist es bekannt, eine intensiv absorbierende ARC Schicht als Planarisierung auf einer unebenen Unterlage für einen darauf zu belichtenden Photoresist zu benutzen. Zudem wird erwähnt, dass für dieses ARC Material alle geeignet ätzbaren organischen Materialien und auch hartbackende Photoresistmaterialien verwendet weiden können, die lichtunempfindlich gemacht wurden.From EP 05 25 942 A2 it is known to use an intensively absorbing ARC layer Planarization on an uneven surface for a photoresist to be exposed thereon to use. It is also mentioned that for this ARC material all suitable etchable organic materials and also hard-baking photoresist materials are used that have been made insensitive to light.
Die EP 11 60 843 A1 lehrt zum Herstellen von Kontaktlöchern in einer Dielektrikumsschicht mit durch bereits vorhandene Kontaktlöcher unebener Topographie eine erste und eine zweite ARC Schicht zu verwenden, wobei durch Einstellen einer relativ hohen Viskosität der einen ARC Schicht ein Füllen der Kontaktlöcher und ein Planarisieren der Oberfläche erfolgt und durch eine niedrige Viskosität der anderen ARC Schicht die gezielte Einstellung der Schichtdicke für destruktive Interferenz zur Erzeugung der ARC Wirkung erfolgt. Es wird jedoch kein Hinweis gegeben, ein Rückätzen der ersten ARC Schicht zur Planarisierung zu verwenden. Zudem sind erfindungsgemäß in der EP 1160843 A1 zwei in der Viskosität verschiedene ARC Lösungen zu verwenden.EP 11 60 843 A1 teaches how to make contact holes in a dielectric layer with first and first through uneven topography through existing contact holes second ARC layer to be used, by setting a relatively high viscosity an ARC layer, the contact holes are filled and the surface is planarized and due to the low viscosity of the other ARC layer, the targeted adjustment of the Layer thickness for destructive interference to produce the ARC effect takes place. It will however, no indication was given to etch back the first ARC layer for planarization use. In addition, according to the invention, EP 1160843 A1 has two in viscosity to use different ARC solutions.
An sich ist es aus der US 58 79 866 ist es an sich bekannt, zur Herstellung von Öffnungen mit Dimensionen im Bereich des Auflösungsvermögens der Photolithografie eine Vertiefung wie ein Kontaktloch in einem Dielektrikum mit ARC Material zu füllen und so rückzuätzen, dass die Öffnung gefüllt zurück bleibt und dass außerhalb der Öffnung kein ARC Material zurück bleibt. In einer darauf aufgebrachten Photoresistschicht deren Dicke zur Maximierung der Reflektion im Bereich außerhalb der Öffnung eingestellt ist, werden dann durch die in der Öffnung verbliebene ARC Schicht selbst bei einer maskenlosen Beleuchtung bei geeigneter Lichtstärke und geeigneter Empfindlichkeit des Photoresists eine Struktur im Photolack mit der Dimension der bereits vorhandenen Öffnung erzeugt. Bei einer Belichtung durch eine Maske kann dann eine Selbstkorrektur der dejustierten Maske erfolgen. Es wird jedoch kein Hinweis darauf gegeben, die auf maximale Reflektion eingestellte Photoresistschicht durch eine Schichtenfolge aus einer Photoresistschicht und einer auf minimale Reflektion optimierte, zweite ARC Schicht zu ersetzen.It is known per se from US 58 79 866 for the production of openings with dimensions in the area of resolution of photolithography like filling a contact hole in a dielectric with ARC material and thus etching back, that the opening remains filled and that there is no ARC material outside the opening stays behind. In a photoresist layer applied thereon, the thickness thereof for maximization the reflection in the area outside the opening is then set by the in ARC layer remaining in the opening even with maskless lighting suitable light intensity and suitable sensitivity of the photoresist a structure in the Photoresist with the dimension of the already existing opening created. With an exposure the mask can then be self-corrected using a mask. It will however, no indication given that the maximum reflection set Photoresist layer by a layer sequence of a photoresist layer and one on minimal reflection optimized to replace second ARC layer.
Aufgabe der Erfindung ist es, die Gleichmäßigkeit der Dicke einer Schicht einer antireflektierenden Beschichtung zu verbessern, die für die Erzeugung von Kontaktöffnungen in Halbleiterbauelementen verwendet wird.The object of the invention is to ensure the uniformity of the thickness of a layer antireflective coating to improve the production of Contact openings in semiconductor components is used.
Dazu wird eine antireflektierenden Beschichtung geschaffen, die keine irregulären Effek te im Querschnitt zeigt, etwa eine Hohl-Form oder "Ohren-Effekte", und eine gleichför miger Dicke über einer tragenden Oberfläche hat. For this purpose, an anti-reflective coating is created that has no irregular effect te shows in cross section, such as a hollow shape or "ear effects", and an equal thickness over a load-bearing surface.
Erfindungsgemäß wird durch die Erfindung ein neuer Prozessablauf bereitgestellt für die Erzeugung einer ARC-Schicht. Es wird eine erste ARC-Schicht über einer tragenden Oberfläche abgeschieden, eine ganzflächige Ätzung der ersten ARC-Schicht wird durchgeführt, wobei Öffnungen in der tragenden Oberfläche mit ARC-Material gefüllt zurückbleiben. Anschließend wird eine zweite ARC-Schicht über der Oberfläche der geätzten ersten ARC-Schicht aufgebracht, wobei diese zweite ARC-Schicht eine gleich förmige Dicke über der tragenden Oberfläche zeigt. Es können Ausbackschritte auf jede der Schichten aus ARC angewendet werden, nachdem diese Schichten abgeschieden worden sind, oder nachdem die erste ARC-Schicht geätzt worden ist.According to the invention, the invention provides a new process flow for the Creation of an ARC layer. There will be a first ARC layer over a load-bearing one Surface deposited, a full-area etching of the first ARC layer is performed, openings in the supporting surface filled with ARC material remain. A second ARC layer is then applied over the surface of the etched first ARC layer applied, this second ARC layer being the same shows shaped thickness over the supporting surface. There can be baking steps on each the layers of ARC are applied after these layers are deposited or after the first ARC layer has been etched.
Fig. 1 zeigt einen Querschnitt in einer X-Richtung von herkömmlichen Kontakt anschlüssen, die zu einem Substrat, zu einer Source und zu der Oberflä che einer Gate-Elektrode hin gebildet sind. Fig. 1 shows a cross section in an X direction of conventional contact terminals which are formed to a substrate, to a source and to the surface of a gate electrode.
Fig. 2 zeigt einen Querschnitt in einer Y-Richtung eines herkömmlichen Kontakt anschlusses, der zu einem Substrat hin ausgebildet ist. Fig. 2 shows a cross section in a Y direction of a conventional contact terminal which is formed towards a substrate.
Fig. 3 zeigt einen Querschnitt in einer Y-Richtung eines Kontaktanschlusses, der zu einem Substrat hin ausgebildet ist, wobei das erfindungsgemäße Ver fahren verwendet ist. Fig. 3 shows a cross section in a Y direction of a contact terminal which is formed towards a substrate, wherein the method according to the invention is used.
Fig. 4 zeigt den Prozessablauf der Erfindung. Fig. 4 shows the process flow of the invention.
Die Anforderungen bei der Bauelementeerzeugung in der gegenwärtigen Ära von Ele menten mit Bauteilabmessungen im Sub-Mikrometerbereich lassen es hinsichtlich der Bauteilleistungsfähigkeit und der Bauteilzuverlässigkeit wünschenswert erscheinen, Kontaktanschlüsse aus anderen Materialien als Polysilicium herzustellen. Bauteilkon taktpunkte können unterschieden werden in Kontaktanschlüsse, die die Oberfläche der Gate-Elektrode kontaktieren (CG-Anschlüsse), Kontaktanschlüsse, die die Sourcegebie te kontaktieren (CS-Anschlüsse) und Kontaktanschlüsse, die die Oberfläche des Sub strats kontaktieren (CB-Anschlüsse). Ältere Technologien verwenden Anschlüsse aus Polysilicium für den CB-Anschluss und Anschlüsse aus Wolfram (W) für die CS- und CG-Anschlüsse. Die Kontaktlöcher dieser Anschlüsse werden vor der Beschichtung mit einer ARC-Schicht erzeugt.The requirements for device production in the current era of Ele elements with component dimensions in the sub-micrometer range leave it in terms of Component performance and component reliability appear desirable Make contact connections from materials other than polysilicon. Bauteilkon tact points can be differentiated into contact connections that cover the surface of the Contact gate electrode (CG connections), contact connections, the source area contact (CS connections) and contact connections that cover the surface of the Sub Contact strats (CB connections). Older technologies are using connectors Polysilicon for the CB connection and connections made of tungsten (W) for the CS and CG ports. The contact holes of these connections are made before coating an ARC layer.
Die CG-, CS- und CB-Kontaktanschlüsse stellen den elektrischen Kontakt mit Elemen ten konventioneller dynamischer Direktzugriffsspeicher-(DRAM) Elementen her, etwa mit Bit- und Word-Leitungen, die ein Teil eines DRAM-Elements sind. Die funktionellen und strukturellen Details dieser DRAM-Elemente sind für die Erfindung nicht von Bedeu tung und werden daher nicht weiter erläutert.The CG, CS and CB contact connections make electrical contact with elements conventional dynamic random access memory (DRAM) elements, e.g. with bit and word lines that are part of a DRAM element. The functional and structural details of these DRAM elements are not important to the invention tion and are therefore not explained further.
Die Erfindung richtet sich an die zuvor aufgezeigten Probleme des Erzeugens einer gleichförmigen Schichtdicke der ARC über einer tragenden Oberfläche, derart, dass diese ARC-Schicht erfolgreich für die Erzeugung von Strukturelementen, etwa von Öff nungen und Gräben, in einer Fotolackschicht, die über der Oberfläche der ARC-Schicht abgeschieden ist, angewendet werden kann.The invention addresses the problems of generating a previously indicated uniform layer thickness of the ARC over a supporting surface, such that this ARC layer successfully for the generation of structural elements, such as public ditches and trenches, in a layer of photoresist over the surface of the ARC layer is deposited, can be applied.
Ein wichtiger Punkt bei der Erzeugung einer ARC-Schicht besteht darin, dass die Schicht eine gleichförmige Dicke über der tragenden Oberfläche aufweisen muss, d. h., die Dicke der ARC-Schicht darf nicht von dem Muster und der Topografie abhängen, die auf der tragenden Oberfläche erzeugt worden ist. Die Herstellung einer ARC-Schicht muss daher der Löcher-Dichte in der tragenden Oberfläche Rechnung tragen. In Ober flächenbereichen der tragenden Oberfläche, die eine hohe Kontaktdichte und damit eine hohe Dichte an Öffnungen in der Oberfläche aufweisen, dringt die ARC-Schicht in die ses dichte Muster aus Kontaktöffnungen mit einer höheren Rate ein, als in einem Ober flächenbereich, in dem die Kontaktöffnungen weniger dicht liegen. Dies führt letztlich zu einer ARC-Schicht, die über dem Oberflächenbereich der tragenden Oberfläche, der eine dichte Konzentration an Kontaktöffnungen aufweist, dünner ist und die relativ dicker über einem Oberflächenbereich ist, der ein weniger dichtes Muster aus Kontaktöffnungen aufweist. In der konventionellen Technologie führt dies zu keinem Problem, da alle Kontaktöffnungen (d. h. die CB-, CS- und CG-Anschlüsse) mit Polysilicium gefüllt sind und damit die abgeschiedene ARC-Schicht mit einer gleich großen Rate über die Ober fläche des Wafers hinweg absorbieren. Es hat sich herausgestellt, dass bei Verwendung der momentanen Bearbeitungsverfahren die Dicke der ARC-Schicht zwischen ungefähr 75 und 85 nm in dem Oberflächenbereich liegt, in dem die Arrays erzeugt werden (hohe Dichte an Kontaktöffnungen), und zwischen ungefähr 110 und 125 nm in dem Rand oberflächenbereich, in dem CS- und CG-Kontaktanschlüsse geschaffen werden (geringe Dichte an Kontaktöffnungen). Es wurde ein flacher Oberflächenbereich unter diesen Bedingungen gemessen und dieser zeigte eine Dicke von mehr als 125 nm. Diese Zah len gelten für die Abscheidung einer ARC-Schicht mit einer Soll-Dicke der Abscheidung von ungefähr 135 nm. Daraus folgt, dass der Prozess zum Erzeugen von Öffnungen in einer darüberliegenden Materialschicht, etwa einer Fotolackschicht, ein relativ kleines Prozessfenster aufweist, da diese Schicht nunmehr erfolgreich entwickelt werden muss, wobei dann die ARC-Schicht eine große Schwankung in der Dicke aufweist. Ein kleines Prozessfenster ist immer ein Nachteil bei der Halbleiterherstellung, da dies extreme Maßnahmen zur Steuerung der Prozessschritte verlangt. Dies macht dann die Steue rung der kritischen Dimension (CD) der erzeugten Öffnungen abhängig von dem Maß an Kontrolle, die während des Ätzvorgangs für die Erzeugung der Öffnungen ausgeführt wird.An important point in the creation of an ARC layer is that the Layer must have a uniform thickness over the supporting surface, d. H., the thickness of the ARC layer must not depend on the pattern and the topography has been created on the supporting surface. The creation of an ARC layer must therefore take into account the density of holes in the supporting surface. In Ober areas of the load-bearing surface that have a high contact density and thus a have high density of openings in the surface, penetrates the ARC layer This dense pattern of contact openings enters at a higher rate than in a waiter area in which the contact openings are less dense. This ultimately leads to an ARC layer, which over the surface area of the supporting surface, the has a dense concentration of contact openings, is thinner and relatively thicker over a surface area that is a less dense pattern of contact openings having. In conventional technology, this does not lead to any problem as all Contact openings (i.e. the CB, CS and CG connections) are filled with polysilicon and thus the deposited ARC layer at the same rate over the upper Absorb the surface of the wafer. It has been found that when in use the current machining process the thickness of the ARC layer is between approximately 75 and 85 nm lies in the surface area in which the arrays are created (high Density at contact openings), and between about 110 and 125 nm in the edge surface area in which CS and CG contact connections are created (low Density of contact openings). There was a flat surface area under them Conditions measured and this showed a thickness of more than 125 nm. This Zah len apply to the deposition of an ARC layer with a target thickness of the deposition of approximately 135 nm. It follows that the process of creating openings in an overlying layer of material, such as a photoresist layer, is a relatively small one Process window, since this layer must now be successfully developed, the ARC layer then has a large variation in thickness. A small Process windows is always a disadvantage in semiconductor manufacturing as this is extreme Measures to control the process steps are required. This then makes the tax The critical dimension (CD) of the openings created depends on the dimension Control carried out during the etching for the creation of the openings becomes.
Die Erfindung betrifft die Erzeugung einer ARC-Schicht, die für die Schaffung einer ers
ten Metallisierungsebene (M0) verwendet wird. Insbesondere richtet sich die Erfindung
an die Probleme:
Probleme der schlechten Gleichförmigkeit der Dicke einer erzeugten ARC-Schicht,
die unter einer Fotolackschicht erforderlich ist, die für die Erzeugung einer ersten Me
tallisierungsebene (M0) verwendet wird;
geringe Gleichförmigkeit der Dicke der ARC-Schicht führt dazu, dass eine dickere
ARC-Schicht abgeschieden werden muss, d. h., es verlängert sich die zur Abscheidung
der ARC-Schicht notwendige Zeit; dies ist notwendig, um sicherzustellen, dass
eine geeignete Dicke einer ARC-Schicht über der Oberfläche des Wafers erzeugt
wird;
eine dicke ARC-Schicht über der flachen Oberfläche des Wafers hat ein Überätzen
der ARC-Schicht, die über einem aktiven Oberflächengebiet des Wafers liegt, zur
Folge, woraus wiederum ein negativer Einfluss auf die CD der erzeugten Öffnungen
resultiert, die in der darüberliegenden Fotolackschicht erzeugt werden, und
aus dem Obigen geht deutlich hervor, dass es entscheidend ist, dass die Gleichför
migkeit der Dicke der erzeugten ARC-Schicht verbessert werden muss.The invention relates to the generation of an ARC layer, which is used for the creation of a first metallization level (M0). In particular, the invention addresses the problems:
Problems of poor uniformity in thickness of an ARC layer that is required under a photoresist layer used to create a first metalization plane (M0);
low uniformity of the thickness of the ARC layer means that a thicker ARC layer has to be deposited, ie the time required for the deposition of the ARC layer is increased; this is necessary to ensure that an appropriate thickness of an ARC layer is created over the surface of the wafer;
a thick ARC layer over the flat surface of the wafer results in overetching of the ARC layer overlying an active surface area of the wafer, which in turn has a negative impact on the CD of the openings created, which creates in the overlying resist layer be, and
it is clear from the above that it is crucial that the uniformity of the thickness of the ARC layer produced must be improved.
Es ist leicht einzusehen, dass die Dicke einer ARC-Schicht auf einer Oberfläche abhän gig ist von der Dichte der Öffnungen, die in der Oberfläche ausgebildet sind. Insbeson dere für eine Topografie, die ein dichtes Muster aus Öffnungen aufweist, sollte man er warten, dass die Ansammlung der ARC-Schicht über dieser Topografie weniger ausge prägt ist als die Ansammlung der ARC-Schicht über einer Oberfläche, die ein weniger dichtes Muster an Öffnungen aufweist. Mit einem dichten Muster aus Öffnungen ist das Gesamtvolumen der Öffnungen, die über einem gewissen Oberflächenbereich gebildet sind, offensichtlich größer als das Gesamtvolumen mit einer geringeren Dichte der Öff nungen, die über einem Oberflächenbereich mit gleicher Größe gebildet sind. Dieses größere Volumen wird mit ARC aufgefüllt, wodurch mehr ARC notwendig ist als in dem kleineren Volumen, wodurch eine geringere Ansammlung von ARC über dem dichten Muster an Öffnungen möglich ist, als im Falle der Akkumulation der ARC-Schicht über dem weniger dichten Muster. Folglich: es sollte erwartet werden, dass die über einem dichten Muster aus Öffnungen abgeschiedene ARC-Schicht eine geringere Dicke auf weist als die Dicke einer ARC-Schicht über einem weniger dichten Muster mit Öffnun gen. Daraus ergibt sich das Problem der Gleichförmigkeit bei der Abscheidung einer ARC-Schicht.It is easy to see that the thickness of an ARC layer depends on a surface gig is the density of the openings that are formed in the surface. Insbeson for a topography that has a dense pattern of openings, one should wait for the accumulation of the ARC layer above this topography to look less is characterized by the accumulation of the ARC layer over a surface that is less has a dense pattern at openings. With a dense pattern of openings it is Total volume of openings formed over a certain surface area are, obviously larger than the total volume with a lower density of the opening that are formed over a surface area of the same size. This larger volumes are filled with ARC, which means that more ARC is required than in the smaller volume, resulting in less accumulation of ARC over the dense Patterns at openings is possible, as in the case of accumulation over the ARC layer the less dense pattern. Hence: it should be expected that the one above dense pattern of openings deposited ARC layer to a smaller thickness than the thickness of an ARC layer over a less dense pattern with opening This gives rise to the problem of uniformity in the deposition of a ARC layer.
Die Fig. 1 bis 3 heben die zuvor angedeuteten Aspekte der Erfindung hervor. Figs. 1 to 3 emphasize the above-indicated aspects of the invention.
Insbesondere mit Bezug zu Fig. 1 ist ein Querschnitt einer DRAM-Zelle gezeigt, in der
die folgenden Elemente dargestellt sind:
10, eine Halbleiteroberfläche - typischerweise die Oberfläche eines Substrats, über
dem ein Array aus DRAM-Zellen gebildet wird;
11, das Arraygebiet einer DRAM-Zelle;
12, 14 und 16, drei Gate-Elektroden, die einen Teil eines Arrays von DRAM-Zellen
bilden;
13, das Randgebiet einer DRAM-Zelle;
15, das flache Oberflächengebiet über der Oberfläche eines Wafers, wo im Wesentli
chen keine aktiven Komponenten geschaffen werden und das daher als ein Kontroll-
bzw. Steuerungsbereich für die Dicke der ARC-Schicht dienen kann, die über der
Oberfläche des Wafers abgeschieden wird;
18, eine Schicht aus Dielektrikum, die über den Gate-Elektroden der DRAM-Zelle
liegt, wobei Kontaktanschlüsse durch die Schicht 18 aus Dielektrikum hindurch zu
bilden sind;
20, ein CB-Kontaktanschluss;
22, ein CS-Kontaktanschluss;
24, ein CG-Kontaktanschluss;
26, eine ARC-Schicht, die über der Dielektrikumsschicht 18 gebildet ist;
28, die Dicke der ARC-Schicht, die über dem CG-Kontaktanschluss 20 liegt;
28a, die Dicke der ARC-Schicht, die über dem CS-Kontaktanschluss 22 und dem
CG-Kontaktanschluss 24 liegt;
28b, die Dicke der ARC-Schicht, die über dem flachen Oberflächengebiet des Wafers
liegt. . With particular reference to Figure 1, a cross section of a DRAM cell is shown, in which the following elements are shown:
10 , a semiconductor surface - typically the surface of a substrate over which an array of DRAM cells is formed;
11 , the array area of a DRAM cell;
12 , 14 and 16 , three gate electrodes forming part of an array of DRAM cells;
13 , the edge area of a DRAM cell;
15 , the flat surface area above the surface of a wafer where essentially no active components are created and which can therefore serve as a control area for the thickness of the ARC layer deposited over the surface of the wafer;
18 , a layer of dielectric overlying the gate electrodes of the DRAM cell, contact pads being formed through the layer 18 of dielectric;
20 , a CB contact terminal;
22 , a CS contact terminal;
24 , a CG contact terminal;
26 , an ARC layer formed over the dielectric layer 18 ;
28 , the thickness of the ARC layer overlying the CG contact pad 20 ;
28 a, the thickness of the ARC layer, which lies over the CS contact connection 22 and the CG contact connection 24 ;
28 b, the thickness of the ARC layer overlying the flat surface area of the wafer.
Für eine konventionelle und typische Anwendung einer ARC-Schicht 26 gilt das Folgen de: der Wert von 28b ist größer als der Wert von 28a, der wiederum größer als der Wert von 28 ist. Dies ist die Problematik, an die sich die Erfindung richtet.The following applies to a conventional and typical application of an ARC layer 26 : the value of 28 b is greater than the value of 28 a, which in turn is greater than the value of 28 . This is the problem to which the invention is directed.
Fig. 2 zeigt einen Querschnitt, der in einer Richtung genommen ist, die senkrecht zu der Richtung der Fig. 1 ist. In dem Querschnitt aus Fig. 2 ist die Fotolackmaske 32 darge stellt, die über der Oberfläche der ARC-Schicht 26 bei der Vorbereitung für die Ätzung des Grabens 31 in die Dielektrikumsschicht 18 gebildet worden ist. Der CB-Anschluss 20 ist bei Verwendung herkömmlicher Verarbeitungsverfahren für die Erzeugung eines CB-Anschlusses mit Polysilicium bis zu einem Pegel 35 gefüllt, woraus eine Einkerbung 33 in dem Material der abgeschiedenen ARC-Schicht 26 resultiert. Dieses Oberflächen profil der Schicht 26 ist für die Erzeugung der Fotolackmaske 32 nachteilig. FIG. 2 shows a cross section taken in a direction perpendicular to the direction of FIG. 1. In the cross section from FIG. 2, the photoresist mask 32 is shown, which has been formed over the surface of the ARC layer 26 during the preparation for the etching of the trench 31 in the dielectric layer 18 . The CB port 20 is filled with polysilicon to a level 35 using conventional processing techniques for creating a CB port, resulting in a notch 33 in the material of the deposited ARC layer 26 . This surface profile of the layer 26 is disadvantageous for the production of the photoresist mask 32 .
Fig. 2 zeigt einen Querschnitt der gewünschten Topografie der Oberfläche der Schicht
26 aus ARC-Material, dort, wo die Oberfläche der Schicht 26 im Wesentlichen flach ist,
wodurch zufällige Lichtreflexionen von der Oberfläche der Schicht 26 eliminiert werden.
Der erfindungsgemäße Prozessablauf ist im Wesentlichen wie folgt:
Fig. 2 shows a cross section of the desired topography of the surface of the layer 26 of ARC material, where the surface of the layer 26 is substantially flat, whereby random light reflections from the surface of the layer 26 are eliminated. The process flow according to the invention is essentially as follows:
- 1. es wird eine erste ARC-Schicht-Material verwendet, um CB- und CS-Öffnungen in der Dielektrikumsschicht zu füllen.1. It uses a first ARC layer material to make CB and CS openings in to fill the dielectric layer.
- 2. Zurückätzen der abgeschiedenen ersten ARC-Schicht unter Verwendung der fla chen Oberfläche des Wafers als die steuernde Oberfläche beim Fortgang des Zurückätzens bis zu jenem Punkt, an dem kein ARC-Material mehr über der flachen Oberfläche des Wafers vorhanden ist.2. Etch back the deposited first ARC layer using the fla surface of the wafer as the controlling surface in the process of etching back to the point where there is no ARC material above the flat Surface of the wafer is present.
- 3. Abscheiden einer zweiten ARC-Schicht-Material über der Oberfläche der zurück geätzten ersten ARC-Schicht-Material.3. Deposit a second ARC layer material over the surface of the back etched first ARC layer material.
Es können diverse Ausführungsformen der oben erläuterten Sequenz angewendet wer den, wobei die Rückätz-Bedingungen (Zeit und Druck) für die erste ARC-Schicht variiert und wobei Ausbackschritte für die abgeschiedenen ARC-Schichten verwendet werden.Various embodiments of the sequence explained above can be used where the etch back conditions (time and pressure) for the first ARC layer vary and baking steps are used for the deposited ARC layers.
Gemäß der ersten erfindungsgemäßen Ausführungsform werden die folgenden Pro
zessschritte bereitgestellt, siehe auch das Flussdiagramm aus Fig. 4:
According to the first embodiment of the invention, the following process steps are provided, see also the flowchart from FIG. 4:
- 1. Erzeugen von Kontaktlöchern für die CB-, CS- und CG-Anschlüsse in einer Die lektrikumsschicht, Schritt 50.1. Create contact holes for the CB, CS and CG connections in a dielectric layer, step 50 .
- 2. Abscheiden einer ersten ARC-Schicht, wobei die Dicke der abgeschiedenen ARC- Schicht als ein Prozesssteuerparameter verwendet wird; die bevorzugte Dicke der ersten abgeschiedenen ARC-Schicht beträgt ungefähr 135 nm und kann im Be reich zwischen ungefähr 120 und 150 nm liegen, Schritt 51.2. depositing a first ARC layer using the thickness of the deposited ARC layer as a process control parameter; the preferred thickness of the first deposited ARC layer is approximately 135 nm and may range between approximately 120 and 150 nm, step 51 .
- 3. Ausbacken der abgeschiedenen ersten ARC-Schicht bei einer Temperatur zwi schen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, Schritt 52.3. Bake the deposited first ARC layer at a temperature between about 400 and 600 degrees C for a period between about 30 and 90 seconds, step 52 .
- 4. Ausführen einer ersten Vertiefungsätzung an der abgeschiedenen ersten ARC- Schicht, die für eine Zeitdauer von ungefähr 90 Sekunden ausgeführt wird, Schritt 53.4. Perform a first deep etch on the deposited first ARC layer that is performed for a period of approximately 90 seconds, step 53 .
- 5. Ausführen einer zweiten Vertiefungsätzung an der abgeschiedenen ARC-Schicht, die für eine Zeitdauer von ungefähr 10 Sekunden angewendet wird, Schritt 54.5. Perform a second well etch on the deposited ARC layer that is applied for a period of approximately 10 seconds, step 54 .
- 6. Abscheiden einer zweiten ARC-Schicht, wobei die Dicke der abgeschiedenen ARC-Schicht als ein Prozesssteuerparameter verwendet wird; die bevorzugte Di cke der zweiten abgeschiedenen ARC-Schicht beträgt ungefähr 80 nm und kann im Bereich zwischen ungefähr 70 und 90 nm liegen, Schritt 55.6. depositing a second ARC layer using the thickness of the deposited ARC layer as a process control parameter; the preferred thickness of the second deposited ARC layer is approximately 80 nm and can range between approximately 70 and 90 nm, step 55 .
- 7. Ausbacken der abgeschiedenen zweiten ARC-Schicht bei einer Temperatur zwi schen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, Schritt 56.7. Bake the deposited second ARC layer at a temperature between about 400 and 600 degrees C for a period between about 30 and 90 seconds, step 56 .
- 8. Ausführen einer ersten Ätzung für das Ätzen von Gräben für die Abscheidung ei ner ersten Metallschicht, Schritt 57.8. Perform a first etch for etching trenches for depositing a first metal layer, step 57 .
- 9. Ausführen einer zweiten Ätzung, wobei im Wesentlichen das ARC-Material aus den CB-, CS- und CG-Anschlüssen entfernt wird, Schritt 59.9. Perform a second etch, essentially removing the ARC material from the CB, CS, and CG ports, step 59 .
- 10. Abscheiden einer Wolfram-Schicht, wobei Wolfram-Anschlüsse in den CB-, CS- und CG-Anschlussöffnungen gebildet werden, Schritt 59.10. Deposit a tungsten layer, forming tungsten leads in the CB, CS and CG lead openings, step 59 .
- 11. Abscheiden der ersten Metallschicht, Schritt 60.11. Deposit the first metal layer, step 60 .
Die erfindungsgemäße Ausführungsform führt zu:
The embodiment according to the invention leads to:
- - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, von ungefähr 60 nm- A thickness of the ARC layer, which lies above the CB connection, of approximately 60 nm
- - einer Dicke der ARC-Schicht, die über dem CS-Anschluss liegt, von ungefähr 73 nmA thickness of the ARC layer, which lies above the CS connection, of approximately 73 nm
- - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, von ungefähr 74 nm, wobei die Fähigkeit verbessert wird, eine Öffnung mit einem ge wünschten Profil für den Wolfram-Anschluss zu bilden, und- A thickness of the ARC layer, which lies above the flat surface of the wafer, from about 74 nm, improving the ability to open an aperture with a ge desired profile for the tungsten connection, and
- - die Differenz in der Dicke zwischen der ARC-Schicht, die über dem CB-Anschluss und dem CS-Anschluss liegt, beträgt ungefähr 14 nm (ein wunschgemäßer geringer Wert).- The difference in thickness between the ARC layer that over the CB connector and the CS port is approximately 14 nm (a lower one as desired Value).
Entsprechend der zweiten erfindungsgemäßen Ausführungsform liefert die Erfindung die Prozessschritte, die identisch zu den Prozessschritten sind, wie sie in der zweiten erfin dungsgemäßen Ausführungsform bereitgestellt werden, die sich aber in dem Steuerpa rameter unterscheiden, der während des ersten Vertiefungsätzvorgangs für die abge schiedene erste ARC-Schicht verwendet wird, wobei dieser nun für eine Zeitdauer von ungefähr 75 Sekunden angewendet wird.According to the second embodiment of the invention, the invention provides Process steps that are identical to the process steps as invented in the second embodiment according to the invention are provided, but which are in the Steuerpa rameter differ that during the first deep etching for the abge different first ARC layer is used, this now for a period of about 75 seconds is applied.
Die Anwendung der obigen zweiten Ausführungsform der Erfindung führt zu:
Applying the above second embodiment of the invention results in:
- - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, von ungefähr 106 nm- A thickness of the ARC layer, which lies above the CB connection, of approximately 106 nm
- - einer Dicke der ARC-Schicht, die über dem CS-Anschluss liegt, von ungefähr 109 nm- A thickness of the ARC layer, which lies above the CS connection, of approximately 109 nm
- - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, von ungefähr 132 nm, wobei die Fähigkeit verbessert wird, eine Öffnung mit einem ge wünschten Profil für den Wolfram-Anschluss zu bilden, und- A thickness of the ARC layer, which lies above the flat surface of the wafer, from approximately 132 nm, improving the ability to open an aperture with a ge desired profile for the tungsten connection, and
- - die Differenz der Dicke zwischen der ARC-Schicht, die über dem CB-Anschluss und über dem CS-Anschluss liegt, beträgt ungefähr 26 nm.- The difference in thickness between the ARC layer that over the CB connector and above the CS port is approximately 26 nm.
Entsprechend der dritten erfindungsgemäßen Ausführungsform stellt die Erfindung Pro zessschritte bereit, die identisch zu den Prozessschritten sind, wie sie bei der zweiten erfindungsgemäßen Ausführungsform dargestellt sind, sich aber im Steuerparameter unterscheiden, der für die erste Vertiefungsätzung der abgeschiedenen ersten ARC- Schicht verwendet wird, welche nunmehr für eine Zeitdauer von ungefähr 70 Sekunden angewendet wird.According to the third embodiment of the invention, the invention is Pro process steps that are identical to the process steps as in the second Embodiment according to the invention are shown, but in the control parameter differentiate that for the first deep etching of the deposited first ARC Layer is used, which is now for a period of about 70 seconds is applied.
Anwenden der obigen dritten Ausführungsform der Erfindung führt zu:
Applying the above third embodiment of the invention results in:
- - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, von ungefähr 117 nmA thickness of the ARC layer, which lies above the CB connection, of approximately 117 nm
- - einer Dicke der ARC-Schicht, die über dem CS-Anschluss liegt, von ungefähr 119 nm- A thickness of the ARC layer, which lies above the CS connection, of approximately 119 nm
- - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, von ungefähr 131 nm, wobei die Fähigkeit verbessert wird, eine Öffnung mit einem ge wünschten Profil für den Wolfram-Anschluss zu bilden, und- A thickness of the ARC layer, which lies above the flat surface of the wafer, from approximately 131 nm, improving the ability to open an aperture with a ge desired profile for the tungsten connection, and
- - die Differenz in der Dicke zwischen der ARC-Schicht, die über dem CB-Anschluss und über dem CS-Anschluss liegt, beträgt ungefähr 14 nm.- The difference in thickness between the ARC layer that over the CB connector and above the CS port is approximately 14 nm.
Die Steuerparameter, die typischerweise für die erste und zweite Vertiefungsätzung der
abgeschiedenen ARC-Schicht angewendet werden, sind wie folgt:
The control parameters typically used for the first and second deep etch of the deposited ARC layer are as follows:
- - die erste Vertiefungsätzung der ersten ARC-Schicht: Druck ungefähr 17 Pa [130 mTorr], Leistung von ungefähr 300 Watt, N2-Durchfluss bei einer Flussrate von ungefähr 20 sccm, H2-Durchfluss bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 75 Sekunden- The first deep etch of the first ARC layer: pressure about 17 Pa [130 mTorr], power of about 300 watts, N 2 flow at a flow rate of about 20 sccm, H 2 flow at a flow rate of about 20 sccm applied for a period of about 75 seconds
- - die zweite Vertiefungsätzung der ersten ARC-Schicht: Druck ungefähr 3,3 Pa [25 mTorr], Leistung ungefähr 300 Watt, N2-Durchfluss bei einer Rate von ungefähr 20 sccm, H2- Durchfluss bei einer Rate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 10 Sekunden.the second well etching of the first ARC layer: pressure approximately 3.3 Pa [25 mTorr], power approximately 300 watts, N 2 flow rate at a rate of approximately 20 sccm, H 2 flow rate at a rate of approximately 20 sccm, applied for a period of about 10 seconds.
Aus den obigen detaillierten Ausführungsformen der Erfindung können die folgenden
Schlussfolgerungen gezogen werden:
The following conclusions can be drawn from the above detailed embodiments of the invention:
- 1. durch Verbessern der Dicke der ARC-Schicht kann die Abscheidezeit einer ARC- Schicht eingestellt werden (Feinabstimmung)1. by improving the thickness of the ARC layer, the deposition time of an ARC Shift can be adjusted (fine-tuning)
- 2. die erfindungsgemäßen Ausführungsformen liefern zusätzliche Intervalle für das Zurückätzen und die Oberflächenbeschichtung, wodurch die Steuermöglichkeiten, die für das Erzeugen einer ARC-Schicht verfügbar sind, ausgedehnt werden, und2. The embodiments of the invention provide additional intervals for the Etch back and the surface coating, giving control options, that are available for creating an ARC layer are expanded, and
- 3. die Öffnungen, die für das Ausbilden von Wolfram-Kontaktanschlüssen geschaffen werden, weisen wunschgemäße Profile auf.3. The openings created for the formation of tungsten contact connections have desired profiles.
Der erfindungsgemäße Prozessablauf kann wie folgt zusammengefasst werden:
Bereitstellen eines Substrats, wobei auf dem Substrat zumindest ein Halbleiterbau
element über einem aktiven Oberflächengebiet des Substrats vorgesehen ist, wobei
das zumindest eine Halbleiterelement zumindest einen dynamischen Direktzugriffs
speicher umfasst (DRAM), wobei die Oberfläche des Substrats in ein aktives Oberflä
chengebiet und ein flaches Oberflächengebiet unterteilt ist, in oder über dem keine
aktiven Elemente ausgebildet sind;
Abscheiden einer Schicht eines Dielektrikums über der Oberfläche des Substrats ein
schließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven
Oberflächengebiet des Substrats vorgesehen ist;
Festlegen von Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen
sind, wobei die Kontaktöffnungen zumindest eine erste Kontaktöffnung zu der Ober
fläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle aufweisen,
wobei die Kontaktöffnungen weiterhin zumindest eine zweite Kontaktöffnung zu ei
nem Sourcegebiet der zumindest einen DRAM-Zelle umfassen, und wobei die Kon
taktöffnungen ferner zumindest eine dritte Kontaktöffnung zu einer Gate-Elektrode
der zumindest einen DRAM-Zelle umfassen;
Strukturieren und erstes Ätzen der Dielektrikumsschicht, wodurch Öffnungen durch
die Dielektrikumsschicht hindurch geschaffen werden, die zu der zumindest einen
ersten, zu der zumindest einen zweiten und zu der zumindest einen dritten Kontakt
öffnung, die für die zumindest eine DRAM-Zelle vorzusehen sind, ausgerichtet sind;
Abscheiden einer ersten Schicht aus antireflektierendem Beschichtungsmaterial über
der Oberfläche der Dielektrikumsschicht, wobei zumindest die zumindest eine erste,
die zumindest eine zweite und die zumindest eine dritte Kontaktöffnung, die für die
zumindest eine DRAM-Zelle vorzusehen sind, mit ARC-Material gefüllt werden;
Anwenden eines ersten Ausbackens auf die erste ARC-Schicht;
Ätzen der ersten ARC-Schicht, wodurch eine Dicke der ersten ARC-Schicht reduziert
wird, und wobei die Ätzung bis zu einem Punkt fortgesetzt wird, an dem das gesamte
ARC-Material im Wesentlichen aus dem flachen Oberflächengebiet des Substrats
entfernt ist;
Abscheiden einer zweiten Schicht aus antireflektierendem Beschichtungsmaterial
über der Oberfläche der Dielektrikumsschicht;
Anwenden eines zweiten Ausbackens auf die zweite ARC-Schicht;
Ausführen einer zweiten Ätzung der Dielektrikumsschicht, wobei die zweite Ätzung
Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht bildet;
Ausführen einer dritten Ätzung der Dielektrikumsschicht, wobei die dritte Ätzung das
ARC-Material aus den Kontaktöffnungen der zumindest einen DRAM-Zelle mit ARC-
Material entfernt und
Füllen der zumindest einen ersten und der zumindest einen zweiten und der zumin
dest einen dritten Kontaktöffnung mit Wolfram, wodurch Wolfram-Anschlüsse durch
die zumindest eine erste und die zumindest eine zweite und die zumindest eine dritte
Kontaktöffnung geschaffen werden, und
Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht.The process flow according to the invention can be summarized as follows:
Provision of a substrate, at least one semiconductor component being provided on the substrate above an active surface area of the substrate, the at least one semiconductor element comprising at least one dynamic random access memory (DRAM), the surface of the substrate being divided into an active surface area and a flat surface area is divided into or over which no active elements are formed;
Depositing a layer of dielectric over the surface of the substrate including the surface of the at least one DRAM cell provided over an active surface area of the substrate;
Specifying contact openings that are to be provided for the at least one DRAM cell, the contact openings having at least one first contact opening to the upper surface of the substrate for supplying the at least one DRAM cell, the contact openings also having at least a second contact opening to a source region the at least one DRAM cell, and wherein the contact openings further comprise at least a third contact opening to a gate electrode of the at least one DRAM cell;
Structuring and first etching of the dielectric layer, thereby creating openings through the dielectric layer which are aligned with the at least one first, the at least one second and the at least one third contact opening which are to be provided for the at least one DRAM cell ;
Depositing a first layer of antireflective coating material over the surface of the dielectric layer, wherein at least the at least one first, the at least one second and the at least one third contact opening, which are to be provided for the at least one DRAM cell, are filled with ARC material;
Applying a first bake to the first ARC layer;
Etching the first ARC layer, thereby reducing a thickness of the first ARC layer, and continuing the etching to a point where all of the ARC material is substantially removed from the flat surface area of the substrate;
Depositing a second layer of anti-reflective coating material over the surface of the dielectric layer;
Applying a second bake to the second ARC layer;
Performing a second etch of the dielectric layer, the second etch forming trenches for a first metal layer in the surface of the dielectric layer;
Carrying out a third etching of the dielectric layer, the third etching removing the ARC material from the contact openings of the at least one DRAM cell with ARC material and
Filling the at least one first and the at least one second and the at least one third contact opening with tungsten, as a result of which tungsten connections are created by the at least one first and the at least one second and the at least one third contact opening, and
Depositing a first metal layer over the surface of the dielectric layer.
Ferner kann die erste Beschichtung mit ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweisen. Die zweite Beschichtung aus ARC-Material kann eine Dicke zwischen ungefähr 120 und 150 nm aufweisen. Des Weiteren kann die erste Beschich tung aus ARC-Material eine Dicke zwischen ungefähr 70 und 90 nm aufweisen. Die Ät zung der ersten ARC-Beschichtung umfasst eine erste und eine zweite Ätzung.Furthermore, the first coating with ARC material can have a thickness between approximately 120 and have 150 nm. The second coating of ARC material can have a thickness between about 120 and 150 nm. Furthermore, the first coating ARC material have a thickness between approximately 70 and 90 nm. The Et The first ARC coating comprises a first and a second etching.
Die obige Zusammenfassung kann des Weiteren dahingehend erweitert werden, dass
die Erfindung im Hinblick auf die folgende Problematik zu verwenden ist, die sich ergibt
durch das Abscheiden einer ARC-Schicht über einer Oberfläche, die Muster aus Öff
nungen mit variierenden Dichten enthält, von dicht gepackten Öffnungen bis weniger
dicht gepackten Öffnungen. Für einen derartigen Anwendungsfall kann der folgende
Ablauf verwendet werden:
Bereitstellen eines Substrats, wobei das Substrat zumindest ein Halbleiterelement
über einem aktiven Oberflächengebiet des Substrats aufweist, wobei das zumindest
eine Halbleiterelement zumindest ein dynamisches Direktzugriffsspeicherelement
(DRAM) umfasst, wobei die Oberfläche des Substrats in zumindest einen Oberflä
chenbereich mit einem ersten Muster aus dicht gepackten Kontakten und mit zumin
dest einem zweiten Muster aus weniger dicht gepackten Kontakten zu der Oberfläche
des Substrats zur Versorgung der zumindest einen DRAM-Zelle unterteilt ist;
Abscheiden einer Schicht eines Dielektrikums über der Oberfläche des Substrats ein
schließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven
Oberflächengebiet des Substrats vorgesehen ist;
Zuordnen von Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen
sind, wobei die Kontaktöffnungen das zumindest eine erste Muster aus dicht gepack
ten Kontakten zur Oberfläche des Substrats zur Versorgung der zumindest einen
DRAM-Zelle umfassen, und wobei die Kontaktöffnungen ferner das zumindest
eine zweite Muster mit weniger dicht gepackten Kontakten zu der Oberfläche des
Substrats zur Versorgung der zumindest einen DRAM-Zelle umfassen;
Strukturieren und erstes Ätzen der Dielektrikumsschicht, wodurch Öffnungen durch
die Dielektrikumsschicht hindurch geschaffen werden, die mit dem zumindest einen
ersten und dem zumindest einen zweiten Muster aus Kontaktöffnungen, die für die
zumindest eine DRAM-Zelle vorzusehen sind, ausgerichtet sind;
Abscheiden einer ersten Beschichtung aus antireflektierendem Beschichtungsmateri
al über der Oberfläche der Dielektrikumsschicht, wobei zumindest das zumindest ei
ne erste und das zumindest eine zweite Muster aus Kontaktöffnungen, die für die
zumindest eine DRAM-Zelle vorzusehen sind, mit ARC-Material gefüllt werden;
Anwenden eines ersten Ausbackens an der ersten ARC-Beschichtung;
Ätzen der ersten ARC-Beschichtung, wodurch eine Dicke der ersten ARC-
Beschichtung reduziert wird, wobei das Ätzen bis zu einem Punkt fortgesetzt wird, an
dem das gesamte ARC-Material im Wesentlichen mit einer gleichen Dicke über dem
zumindest einen ersten und dem zumindest einen zweiten Muster aus Kontaktöff
nungen abgeschieden ist;
Abscheiden einer zweiten Beschichtung aus antireflektierendem Beschichtungsmate
rial über der Oberfläche der Dielektrikumsschicht;
Anwenden eines zweiten Ausbackens an der zweiten ARC-Beschichtung;
Ausführen einer zweiten Ätzung an der Dielektrikumsschicht, wobei die zweite Ätzung
Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht er
zeugt;
Ausführen einer dritten Ätzung an der Dielektrikumsschicht, wobei die dritte Ätzung
das ARC-Material aus dem zumindest einen ersten und dem zumindest einen zwei
ten Muster an Kontaktöffnungen, die für die zumindest eine DRAM-Zelle mit ARC-
Material zu versehen sind, entfernt;
Füllen des zumindest einen ersten und des zumindest einen zweiten Musters aus
Kontaktöffnungen mit Wolfram, wodurch Wolfram-Anschlüsse durch das erste und
zweite Muster aus Kontaktöffnungen gebildet werden, und
Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht.The above summary can be further expanded to the effect that the invention can be used in view of the following problem that arises from depositing an ARC layer over a surface that contains patterns of openings with varying densities from densely packed ones Openings to less densely packed openings. The following procedure can be used for such an application:
Providing a substrate, the substrate having at least one semiconductor element over an active surface area of the substrate, the at least one semiconductor element comprising at least one dynamic random access memory element (DRAM), the surface of the substrate having at least one surface area with a first pattern of densely packed contacts and is subdivided with at least a second pattern of less densely packed contacts to the surface of the substrate for supplying the at least one DRAM cell;
Depositing a layer of dielectric over the surface of the substrate including the surface of the at least one DRAM cell provided over an active surface area of the substrate;
Assigning contact openings to be provided for the at least one DRAM cell, the contact openings comprising the at least one first pattern of densely packed contacts to the surface of the substrate for supplying the at least one DRAM cell, and the contact openings further comprising the at least one include second patterns with less densely packed contacts to the surface of the substrate for supplying the at least one DRAM cell;
Patterning and first etching the dielectric layer, thereby creating openings through the dielectric layer that are aligned with the at least a first and at least a second pattern of contact openings that are to be provided for the at least one DRAM cell;
Depositing a first coating of anti-reflective coating material over the surface of the dielectric layer, wherein at least the at least one first and the at least one second pattern of contact openings, which are to be provided for the at least one DRAM cell, are filled with ARC material;
Applying a first bake to the first ARC coating;
Etching the first ARC coating, thereby reducing a thickness of the first ARC coating, continuing the etching to a point where all of the ARC material is substantially the same thickness over the at least a first and at least one second pattern is deposited from contact openings;
Depositing a second coating of anti-reflective coating material over the surface of the dielectric layer;
Applying a second bake to the second ARC coating;
Performing a second etch on the dielectric layer, the second etch creating trenches for a first metal layer in the surface of the dielectric layer;
Performing a third etching on the dielectric layer, the third etching removing the ARC material from the at least a first and the at least a second pattern of contact openings which are to be provided with ARC material for the at least one DRAM cell;
Filling the at least a first and at least a second pattern of contact openings with tungsten, whereby tungsten connections are formed by the first and second pattern of contact openings, and
Depositing a first metal layer over the surface of the dielectric layer.
Obwohl die Erfindung mit Bezug zu speziellen anschaulichen Ausführungsformen be schrieben und dargestellt ist, ist nicht beabsichtigt, die Erfindung auf diese anschaulich enden Ausführungsformen einzuschränken. Der Fachmann erkennt, dass Variationen und Modifikationen durchgeführt werden können, ohne vom Grundgedanken der Erfin dung abzuweichen. Es ist daher beabsichtigt, alle derartigen Variationen und Modifikati onen miteinzuschließen, die im Schutzbereich der angefügten Patentansprüche und deren Äquivalente liegen.Although the invention is related to specific illustrative embodiments written and illustrated, the invention is not intended to be illustrative of these end embodiments limit. Those skilled in the art recognize that variations and modifications can be made without departing from the basic idea of the inven deviate. All such variations and modifications are therefore intended to include those within the scope of the appended claims and their equivalents are.
Claims (11)
- - Abscheiden der ersten ARC Schicht
- - Ausbacken der ersten ARC Schicht
- - Zurückätzender ersten ARC Schicht
- - Abscheiden der zweiten ARC Schicht
- - Ausbacken der zweiten ARC Schicht.
- - Deposition of the first ARC layer
- - Bake the first ARC layer
- - Etching back the first ARC layer
- - Deposition of the second ARC layer
- - Bake out the second ARC layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10151628A DE10151628C2 (en) | 2001-10-19 | 2001-10-19 | A method of improving the surface uniformity of an anti-reflective coating used to make contact connections |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10151628A DE10151628C2 (en) | 2001-10-19 | 2001-10-19 | A method of improving the surface uniformity of an anti-reflective coating used to make contact connections |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10151628A1 DE10151628A1 (en) | 2003-05-15 |
| DE10151628C2 true DE10151628C2 (en) | 2003-10-16 |
Family
ID=7703037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10151628A Expired - Lifetime DE10151628C2 (en) | 2001-10-19 | 2001-10-19 | A method of improving the surface uniformity of an anti-reflective coating used to make contact connections |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10151628C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10310346A1 (en) * | 2003-03-10 | 2004-09-30 | Infineon Technologies Ag | Manufacturing photomask on semiconductor structure, involves filling wells in semiconductor structure, removing filling layer, and forming photomask on planar surface of auxiliary layer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10326319B3 (en) * | 2003-06-11 | 2004-12-16 | Infineon Technologies Ag | Production of an electrical contact in an integrated circuit comprises applying and structuring a hard mask layer on an insulating layer to form regions for contact hole openings in the insulating layer, and further processing |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0525942A2 (en) * | 1991-05-31 | 1993-02-03 | AT&T Corp. | Integrated circuit fabrication process using a bilayer resist |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US5879866A (en) * | 1994-12-19 | 1999-03-09 | International Business Machines Corporation | Image recording process with improved image tolerances using embedded AR coatings |
| US5883066A (en) * | 1993-06-28 | 1999-03-16 | The Procter & Gamble Company | Liquid detergent compositions containing cellulase and amine |
| US6004883A (en) * | 1998-10-23 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene patterned conductor layer formation method without etch stop layer |
| EP1160843A1 (en) * | 2000-05-30 | 2001-12-05 | Semiconductor 300 GmbH & Co. KG | Planarizing anti-reflective coating layer with improved light absorption |
| DE19927284C2 (en) * | 1999-06-15 | 2002-01-10 | Infineon Technologies Ag | Method for producing an electrically conductive connection in a microelectronic structure |
-
2001
- 2001-10-19 DE DE10151628A patent/DE10151628C2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0525942A2 (en) * | 1991-05-31 | 1993-02-03 | AT&T Corp. | Integrated circuit fabrication process using a bilayer resist |
| US5883066A (en) * | 1993-06-28 | 1999-03-16 | The Procter & Gamble Company | Liquid detergent compositions containing cellulase and amine |
| US5879866A (en) * | 1994-12-19 | 1999-03-09 | International Business Machines Corporation | Image recording process with improved image tolerances using embedded AR coatings |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US6004883A (en) * | 1998-10-23 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene patterned conductor layer formation method without etch stop layer |
| DE19927284C2 (en) * | 1999-06-15 | 2002-01-10 | Infineon Technologies Ag | Method for producing an electrically conductive connection in a microelectronic structure |
| EP1160843A1 (en) * | 2000-05-30 | 2001-12-05 | Semiconductor 300 GmbH & Co. KG | Planarizing anti-reflective coating layer with improved light absorption |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10310346A1 (en) * | 2003-03-10 | 2004-09-30 | Infineon Technologies Ag | Manufacturing photomask on semiconductor structure, involves filling wells in semiconductor structure, removing filling layer, and forming photomask on planar surface of auxiliary layer |
| DE10310346B4 (en) * | 2003-03-10 | 2005-06-09 | Infineon Technologies Ag | Method for producing a photomask on a microstructure with trenches and corresponding use of the photomask |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10151628A1 (en) | 2003-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0286708B1 (en) | Method of producing contact holes in a double insulation layer | |
| EP1444724B1 (en) | Method for photolithographic structuring by means of a carbon hard mask layer which has a diamond-like hardness and is produced by means of a plasma-enhanced deposition method | |
| DE4314360C2 (en) | Semiconductor device with a plurality of contact holes of different depths and method for producing the same | |
| EP1412969B1 (en) | Method for the production of a self-adjusted structure on a semiconductor wafer | |
| DE69837313T2 (en) | A method of making coplanar metal / insulating multilayer films using a damascene sacrificial oxide flow process | |
| DE102005020060B4 (en) | A method of patterning a low-k dielectric using a hardmask | |
| DE102009046242B4 (en) | A method of manufacturing a semiconductor device having differently sized vias by splitting the via patterning process | |
| DE2953117A1 (en) | Fabrication of integrated circuits utilizing thick high-resolution patterns | |
| DE10228774A1 (en) | Method of forming fine patterns in semiconductor devices | |
| DE2636971C2 (en) | Method for producing an insulating layer with a flat surface on an uneven surface of a substrate | |
| DE10252337A1 (en) | Production of a semiconductor component comprises preparing an insulating layer for a hard mask on an etching layer, forming a sacrificial layer on the insulating layer, and further processing | |
| DE2723944A1 (en) | ARRANGEMENT OF A STRUCTURED LAYER AND A PATTERN OF DEFINED THICKNESS AND METHOD OF MANUFACTURING IT | |
| DE112006000811T5 (en) | Etching process for CD reduction of ARC material | |
| DE10225925B4 (en) | Etching process using a photoresist etching barrier | |
| DE19524846B4 (en) | A method of fabricating a fine annular charge storage electrode in a semiconductor device using a phase-shift mask | |
| DE4222584A1 (en) | Hyperfine structure mfr. to increase capacitor area in IC - by anisotropic etching of a doped poly:silicon layer or matrix layer using a deposited poly:silicon@ layer consisting of isolated hemispheres as masking aid | |
| DE10334406B4 (en) | Method of forming a contact in a semiconductor process | |
| DE10151628C2 (en) | A method of improving the surface uniformity of an anti-reflective coating used to make contact connections | |
| DE10037957C1 (en) | Process for the anisotropic dry etching of organic anti-reflection layers | |
| EP1303880B1 (en) | Method for applying adjustment marks on a semiconductor disk | |
| DE102004036753B4 (en) | Process for the preparation of a nitrogen-free ARC topcoat | |
| DE19845858A1 (en) | Semiconductor device and method for manufacturing it | |
| DE102004029516B3 (en) | A shadow mask fabrication method in a trench of a microelectronic or micromechanical structure and use thereof | |
| DE102006025405A1 (en) | Metallization layer of a semiconductor device with different thickness metal lines and method for production | |
| DE19710491A1 (en) | Self-aligned process for semiconductor memory production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| R071 | Expiry of right |