DE10150160A1 - Verfahren zum Herstellrn einer Metallleitung eines Halbleiterbauteils - Google Patents
Verfahren zum Herstellrn einer Metallleitung eines HalbleiterbauteilsInfo
- Publication number
- DE10150160A1 DE10150160A1 DE10150160A DE10150160A DE10150160A1 DE 10150160 A1 DE10150160 A1 DE 10150160A1 DE 10150160 A DE10150160 A DE 10150160A DE 10150160 A DE10150160 A DE 10150160A DE 10150160 A1 DE10150160 A1 DE 10150160A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- plasma treatment
- thin film
- fine pattern
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
Es wird ein Verfahren zum Herstellen einer Metallleitung eines Halbleiterbauteils angegeben, bei dem ein Cu-Dünnfilm auf einem Diffusionsbarrierefilm abgeschieden wird, nachdem dieser mit einem chemischen Unterstützungsmittel und mit Plasma behandelt wurde, wodurch die Einbettungseigenschaften eines Kontaktlochs mit ultrafeiner Struktur verbessert werden. Das erfindungsgemäße Verfahren weist die folgenden Schritte auf: DOLLAR A - Herstellen eines Ziwschenschicht-Isolierfilms auf einem Halbleitersubstrat mit einer vorbestimmten unteren Struktur; DOLLAR A - Herstellen eines feinen Musters im Zwischenschicht-Isolierfilm; DOLLAR A - Herstellen eines Diffusionsbarrierefilms auf der gesamten Struktur mit dem feinen Muster; DOLLAR A - Behandeln des Diffusionsbarrierefilms mit einem chemischen Unterstützungsmittel, um einen Film desselben auf dem Diffusionsbarrierefilm auszubilden; DOLLAR A - Ausführen einer Plasmabehandlung; DOLLAR A - Herstellen eines Cu-Dünnfilms auf der gesamten Struktur, um das feine Muster einzubetten; und DOLLAR A - Ausführen eines Polierprozesses zum Freilegen der Oberseite des Zwischenschicht-Isolierfilms, damit der Cu-Dünnfilm nur innerhalb des feinen Musters verbleibt.
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer
Metallleitung eines Halbleiterbauteils, spezieller ein Ver
fahren zum Herstellen einer Metallleitung eines Halbleiter
bauteils, bei dem ein Cu-Dünnfilm auf einem Diffusionsbar
rierefilm abgeschieden wird, nachdem dieser durch ein chemi
sches Unterstützungsmittel und Plasma behandelt wurde.
Einhergehend mit dem Trend betreffend immer besseres Funk
tionsvermögen fortschrittlicher Halbleiterbauteile wurde die
Größe von Kontaktlöchern immer weiter verringert, und das
Seitenverhältnis hat schnell zugenommen. Diesbezüglich ist
eine hervorragende Stufenüberdeckung erforderlich, und es
ist erforderlich, Kontaktlöcher einzubetten.
Als Material für Metallleitungen derartiger fortschrittli
cher Halbleiterbauteile wird hauptsächlich ein Cu-Dünnfilm
verwendet. Nachfolgend wird ein Verfahren zum Herstellen ei
nes Cu-Dünnfilms kurz beschrieben. Auf einem Halbleitersub
strat mit vorbestimmter Struktur wird ein Zwischenschicht-
Isolierfilm hergestellt. Dieser Zwischenschicht-Isolierfilm
wird durch einen einzelnen Damaszierprozess oder einen Dop
peldamaszierprozess strukturiert, um ein feines Muster zu
erzeugen. Auf dem Zwischenschicht-Isolierfilm, auf dem die
ses feine Muster erzeugt ist, wird ein Diffusionsbarriere
film aus z. B. Ta oder TaN durch z. B. ein Verfahren mit
physikalischer Dampfabscheidung (PVD) hergestellt. Durch ein
Elektroplattierverfahren wird ein Cu-Dünnfilm abgeschieden.
Jedoch gelingt es mit einem Elektroplattierverfahren nicht,
einen Cu-Dünnfilm in einem Kontaktloch mit ultrafeiner
Struktur abzuscheiden. Daher laufen Forschungsvorhaben zum
Abscheiden eines Cu-Dünnfilms auf Grundlage eines Verfahrens
mit chemischer Dampfabscheidung (CVD). Beim CVD-Verfahren
besteht ein Problem hinsichtlich geringer Abscheidungsrate
und hoher Kosten. Um dieses Problem zu überwinden, wurde ein
Verfahren vorgeschlagen, bei dem ein Cu-Dünnfilm durch ein
chemisch unterstütztes CVD(CECVD)-Verfahren unter Verwendung
eines chemischen Unterstützungsmittels, wie Jod, abgeschie
den wird.
Jedoch zeigt das CECVD-Verfahren beim Einbetten eines Kon
taktlochs mit ultrafeiner Struktur nur ungleichmäßiges Ein
betten, wie es in den Fig. 1 und 2 dargestellt ist. Genauer
gesagt, zeigt die Fig. 1 das unebene Einbetten eines Kon
taktlochs mit ultrafeiner Struktur, wobei ein Cu-Dünnfilm
durch ein CECVD-Verfahren nach Anwendung eines chemischen
Unterstützungsmittels für 1 bis 30 Sekunden abgeschieden
wurde. Die Fig. 2 zeigt ein entsprechendes Beispiel, wobei
jedoch das chemische Unterstützungsmittel für 30 bis 100 Se
kunden angewandt wurde.
Es ist eine Aufgabe der Erfindung, ein Verfahren zum Her
stellen einer Metallleitung eines Halbleiterbauteils zu
schaffen, durch das ein Kontaktloch mit ultrafeiner Struktur
gleichmäßig eingebettet werden kann.
Diese Aufgabe ist durch das Verfahren gemäß dem beigefügten
Anspruch 1 gelöst.
Dieses Verfahren ist insbesondere dann von Vorteil, wenn Cu
durch ein CECVD-Verfahren abgeschieden wird, bei dem eine
Behandlung mit einem chemischen Unterstützungsmittel er
folgt. Es ist auch dann besonders vorteilhaft, wenn ein Cu-
Dünnfilm bei einer Plasmabehandlung nach Behandlung mit ei
nem chemischen Unterstützungsmittel, wie Jod, abgeschieden
wird.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in
der folgenden Beschreibung dargelegt und gehen teilweise aus
dieser hervor, ergeben sich aber andererseits auch beim Aus
üben der Erfindung. Die Aufgaben und andere Vorteile der Er
findung werden durch die Maßnahmen erzielt, wie sie speziell
in der Beschreibung, den Ansprüchen und den beigefügten
Zeichnungen dargelegt sind.
Es ist zu beachten, dass sowohl die vorstehende allgemeine
Beschreibung als auch die folgende detaillierte Beschreibung
beispielhaft und erläuternd für die beanspruchte Erfindung
sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der
Erfindung zu fördern, veranschaulichen Ausführungsbeispiele
der Erfindung und dienen zusammen mit der Beschreibung dazu,
deren Prinzipien zu erläutern.
Fig. 1 und 2 sind Schnittfotografien, die durch ein CECVD-
Verfahren abgeschiedenes Cu nach Behandlung mit einem chemi
schen Unterstützungsmittel zeigen;
Fig. 3A bis 3E sind Schnittansichten eines Halbleiterbau
teils zum Veranschaulichen eines Verfahrens zum Herstellen
einer Metallleitung desselben gemäß der Erfindung;
Fig. 4A und 4B sind Schnittfotografien, die Einbettungsei
genschaften eines Kontaktlochs mit ultrafeiner Struktur zei
gen, wenn keine Plasmabehandlung ausgeführt wurde bzw. eine
solche ausgeführt wurde; und
Fig. 5A und 5B sind Schnittfotografien, die Einbettungsei
genschaften eines Kontaktlochs von 0,16 µm mit einem Seiten
verhältnis von 10 : 1 zeigen, wenn nach Behandlung mit einem
chemischen Unterstützungsmittel eine Plasmabehandlung ausge
führt wird.
Nachfolgend werden bevorzugte Ausführungsformen der Erfin
dung unter Bezugnahme auf die Zeichnungen im Einzelnen be
schrieben.
Gemäß der Fig. 3A wird ein Zwischenschicht-Isolierfilm 12
auf einem Halbleitersubstrat 11 mit vorbestimmter Struktur
unter Verwendung eines Materials mit niedriger Dielektrizi
tätskonstante hergestellt. Der Zwischenschicht-Isolierfilm
12 wird durch einen Einzel- oder einen Doppel-Damaszierpro
zess hergestellt, um ein feines Muster auszubilden. Nachdem
ein Waschprozess ausgeführt wurde, wird auf dem Zwischen
schicht-Isolierfilm 12, auf dem das feine Muster ausgebildet
ist, ein Diffusionsbarrierefilm 13 hergestellt. Der genannte
Waschprozess wird unter Verwendung eines HF-Plasmas ausge
führt, wenn die untere Struktur aus Wolfram (W) und Alumi
nium (A1) besteht. Dagegen wird ein Reaktionswaschprozess
ausgeführt, wenn die untere Struktur aus Cu besteht. Auch
kann der Diffusionsbarrierefilm 13 aus einem der Materialien
TiN, Ta, TaN, WN, TiAlN, TiSiN und TaSiN hergestellt werden.
Ein TiN-Film wird z. B. durch ein Ionen-PVD-Verfahren, ein
CVD-Verfahren oder ein MOCVD-Verfahren hergestellt. Ein Ta-
oder ein TaN-Film werden durch ein Ionen-PVD-Verfahren her
gestellt, während ein WN-Film durch ein CVD-Verfahren herge
stellt wird. Ein TiAlN-, ein TiSiN- oder ein TaSiN-Film wer
den durch ein PVD-Verfahren oder ein CVD-Verfahren herge
stellt.
Gemäß der Fig. 3B wird der Diffusionsbarrierefilm 13 mit ei
nem chemischen Unterstützungsmittel, wie einem Katalysator,
behandelt, um einen Film 14 aus einem chemischen Unterstüt
zungsmittel auszubilden. Vor der Behandlung mit dem chemi
schen Unterstützungsmittel kann eine Keimbildungsschicht
hergestellt werden, oder es kann eine Plasmabehandlung aus
geführt werden. Die Behandlung mit dem chemischen Unterstüt
zungsmittel wird für 1 Sekunde bis 10 Minuten bei einer Tem
peratur zwischen -20 und 300°C unter Verwendung eines der
folgenden Materialien ausgeführt: flüssige Verbindung, die
Jod enthält, Hnfacl/2H2O, Hhfac, TMVS, reines Jodgas, Jod
enthaltendes Gas, Dampf, Flüssigkeit und/oder Gas der Ele
mente F, Cl, Br, I und/oder Ar, entsprechend der siebten
Gruppe des Periodensystems, und/oder eine Flüssigkeit oder
ein Gas von Verbindungen dieser Elemente. Dabei werden ein
Wafer (Substrat) und ein Schauerkopf 5 bis 50 mm voneinander
getrennt gehalten.
Gemäß der Fig. 3C wird eine Plasmabehandlung ausgeführt,
nachdem eine Behandlung mit dem chemischen Unterstützungs
mittel erfolgte. Beispiele für die Plasmabehandlung sind ei
ne Doppelfrequenz-Plasmabehandlung, eine Fernplasmabehand
lung und ein Plasma-Ätzverfahren. Doppelfrequenz-Plasmabe
handlung wird für 1 Sekunde bis 10 Minuten dadurch ausge
führt, dass mit einer hohen Frequenz mit 0-1000 W und ei
ner niedrigen Frequenz mit 0-1000 W bei einer Temperatur
zwischen -50°C und 300°C eingewirkt wird. Fernplasmabehand
lung beruht auf reaktiver Behandlung. Bei einem Plasma-Ätz
verfahren wird ein Einzel- oder Doppelfrequenzätzen ausge
führt. Fernplasmaätzen oder Plasmaätzen erfolgen mit einem
oder mehreren Schritten von 1 bis 10 Minuten unter Verwen
dung eines Einzelgases von H, N, Ar oder H oder unter Ver
wendung eines Mischgases von H und Ar. In diesem Fall wird
eine Leistung von 1 bis 1000 W zugeführt, und es ist eine
Behandlungszeit von 1 Sekunde bis 10 Minuten erforderlich.
Auch befindet sich, wenn die Plasmabehandlung unter Verwen
dung eines Einzelgases von H, N, Ar oder He ausgeführt wird,
die Strömungsrate jedes Einzelgases im Bereich von 5 bis
1000 sccm. Wenn die Plasmabehandlung unter Verwendung eines
Mischgases ausgeführt wird, werden z. B. H mit 5 bis 95%
und Ar mit 95 bis 5% verwendet. Indessen kann, wenn eine
Fernplasmabehandlung oder ein Plasmaätzen in einem Schritt
ausgeführt wird, ein Einzelgas mit einem anderen Einzelgas
gemischt werden.
Wenn eine Fernplasmabehandlung oder Plasmaätzen in mehreren
Schritten ausgeführt wird, wird als Erstes Ar-Einzelgas oder
ein Mischgas angewandt, und schließlich wird mit H-Gas be
handelt. Diese Schritte werden 1 bis 10 Mal wiederholt.
Wenn eine Plasmabehandlung ausgeführt wird, wird der Wafer
auf einer Temperatur zwischen 10 und 350°C gehalten, und der
Druck in einer Kammer wird auf 0,3 bis 10 Torr (1 Torr =
1,33 hPa) gehalten.
Gemäß der Fig. 3D wird auf der gesamten Struktur ein Cu-
Dünnfilm 15 hergestellt, um ein feines Muster einzubetten.
Für den Cu-Dünnfilm 15 wird ein Vorläufer auf Basis von
hfac verwendet, wie (hfac)Cu(3-Hexyn), (hfac)CuMHY,
(hfac)CuDMCOD oder (hfac)CuVTMOS verwendet, oder es werden
andere Vorläufer auf Cu-Basis für den Cu-Dünnfilm 15 verwen
det. Der Cu-Dünnfilm 15 wird durch ein MOCVD-Verfahren auf
Grundlage von Verdampfern vom Typ mit direkter Flüssigkeits
einspeisung (DLI = Direct Liquid Injection), Mischung bei
gesteuerter Verdampfung (CEM = Controlled Evaporation
Mixer), Mündung und aller Verdampfer vom Sprühtyp abgeschie
den. Anstelle eines Cu-Dünnfilms kann ein Dünnfilm aus Al
oder W verwendet werden. Dabei sind der Wafer und der Schau
erkopf um 5 bis 50 mm voneinander beabstandet.
Fig. 3E ist eine Schnittansicht, die eine Cu-Leitung zeigt,
die dadurch hergestellt wurde, dass der Cu-Dünnfilm 15, der
Film 14 aus dem chemischen Unterstützungsmittel und der Dif
fusionsbarrierefilm 13 poliert wurden.
Der Prozess zum Herstellen des Diffusionsbarrierefilms 13,
der Prozess zum Behandeln mit dem chemischen Unterstützungs
mittel, die Plasmabehandlung und der Prozess zum Herstellen
des Cu-Dünnfilms 15 können in oder ex situ ausgeführt wer
den.
Die Fig. 4A und 4B sind, wie bereits angegeben, Schnittfoto
grafien, die Einbettungseigenschaften eines Kontaktlochs mit
ultrafeiner Struktur zeigen, wenn keine Plasmabehandlung
ausgeführt wurde bzw. eine solche ausgeführt wurde. Die
Plasmabehandlung kann für 1 bis 100 Sekunden unter Anwenden
einer hohen Frequenz mit 0-1000 W und einer niedrigen Fre
quenz mit 0-1000 W bei einer Temperatur zwischen 100°C und
220°C ausgeführt werden.
Die Fig. 5A und 5B sind, wie bereits angegeben, Schnittfoto
grafien, die Einbettungseigenschaften eines Kontaktlochs von
0,16 µm mit einem Seitenverhältnis von 10 : 1 zeigen, wenn ei
ne Plasmabehandlung nach einer Behandlung mit einem chemi
schen Unterstützungsmittel ausgeführt wurde. Es kann ein
Kontaktloch von 0,1 µm mit einem Seitenverhältnis von 8 : 1
vollständig eingebettet werden.
Durch das erfindungsgemäße Verfahren zum Herstellen einer
Metallleitung eines Halbleiterbauteils können die Einbet
tungseigenschaften eines Kontaktlochs mit ultrafeiner Struk
tur verbessert werden, da nach einer Behandlung mit einem
chemischen Unterstützungsmittel eine Plasmabehandlung ausge
führt wird, und dadurch kann die Zuverlässigkeit des Bau
teils verbessert werden.
Claims (22)
1. Verfahren zum Herstellen einer Metallleitung eines
Halbleiterbauteils, mit den folgenden Schritten:
- - Herstellen eines Zwischenschicht-Isolierfilms (12) auf ei nem Halbleitersubstrat mit einer vorbestimmten unteren Struktur;
- - Herstellen eines feinen Musters im Zwischenschicht-Iso lierfilm;
- - Herstellen eines Diffusionsbarrierefilms (13) auf der ge samten Struktur mit dem feinen Muster;
- - Behandeln des Diffusionsbarrierefilms mit einem chemischen Unterstützungsmittel, um einen Film desselben auf dem Diffu sionsbarrierefilm auszubilden;
- - Ausführen einer Plasmabehandlung;
- - Herstellen eines Cu-Dünnfilms (15) auf der gesamten Struk tur, um das feine Muster einzubetten; und
- - Ausführen eines Polierprozesses zum Freilegen der Obersei te des Zwischenschicht-Isolierfilms, damit der Cu-Dünnfilm nur innerhalb des feinen Musters verbleibt.
2. Verfahren nach Anspruch 1, gekennzeichnet durch einen
Waschprozess nach dem Herstellen des feinen Musters.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass
der Waschprozess unter Verwendung eines HF-Plasmas ausge
führt wird, wenn die untere Struktur aus W und Al besteht,
wohingegen ein reaktiver Waschprozess ausgeführt wird, wenn
die untere Struktur aus Cu besteht.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
der Diffusionsbarrierefilm (13) dadurch hergestellt wird,
dass ein TiN-Film durch ein Ionen-PVD-Verfahren, ein CVD-
Verfahren oder ein MOCVD-Verfahren abgeschieden wird, ein
Ta-Film durch ein Ionen-PVD-Verfahren oder ein CVD-Verfahren
abgeschieden wird, ein WN-Film durch ein CVD-Verfahren abge
schieden wird oder ein TiAlN-Film, ein TiSiN-Film oder ein
TaSiN-Film durch ein PVD-Verfahren oder ein CVD-Verfahren
abgeschieden wird.
5. Verfahren nach Anspruch 1, gekennzeichnet durch das
Ausführen einer Plasmabehandlung vor der Behandlung mit dem
chemischen Unterstützungsmittel.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
die Behandlung mit dem chemischen Unterstützungsmittel unter
Verwendung eines der folgenden Materialien ausgeführt wird:
flüssige Verbindung, die Jod enthält, Hnfacl/2H2O, Hhfac, TMVS, reines Jodgas, Jod enthaltendes Gas, Dampf, Flüssig keit oder Gas von F, Cl, Br, I und Ar, entsprechend Elemen ten der siebten Gruppe, oder Flüssigkeit oder Gas einer Ver bindung hiervon.
flüssige Verbindung, die Jod enthält, Hnfacl/2H2O, Hhfac, TMVS, reines Jodgas, Jod enthaltendes Gas, Dampf, Flüssig keit oder Gas von F, Cl, Br, I und Ar, entsprechend Elemen ten der siebten Gruppe, oder Flüssigkeit oder Gas einer Ver bindung hiervon.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
für 1 Sekunde bis 10 Minuten mit dem chemischen Unterstüt
zungsmittel behandelt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
bei einer Temperatur zwischen -20 und 300°C mit dem chemi
schen Unterstützungsmittel behandelt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass
bei einer Temperatur zwischen 100 und 220°C mit dem chemi
schen Unterstützungsmittel behandelt wird.
10. Verfahren nach Anspruch 1 oder 5, dadurch gekennzeich
net, dass die Plasmabehandlung durch Doppelfrequenz-Plasma
behandlung, Fernplasmabehandlung oder ein Plasma-Ätzverfah
ren ausgeführt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
dass die Doppelplasmabehandlung für 1 Sekunde bis 10 Minuten
dadurch ausgeführt wird, dass eine hohe Frequenz mit 0-
1000 W und eine niedrige Frequenz mit 0-1000 W bei einer
Temperatur zwischen -50°C und 300°C angewandt wird.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
dass die Fernplasmabehandlung oder das Plasmaätzen unter
Verwendung eines Einzelgases aus H, N, Ar oder He oder eines
Mischgases von H und Ar ausgeführt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass das Einzelgas aus H, N, Ar oder He mit einer Strömungs
rate von 5 bis 1000 sccm angewandt wird.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass das Mischgas 5 bis 95% H und 95 bis 5% Ar enthält.
15. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
dass die Fernplasmabehandlung oder das Plasma-Ätzverfahren
mit einem oder mehreren Schritten, 1 bis 10 Mal, ausgeführt
wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
dass eine Einzelplasmabehandlung unter Verwendung eines Ein
zelgases oder eines Mischgases ausgeführt wird.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
dass die Plasmabehandlung in mehreren Schritten durch Behan
deln mit H nach einem Behandeln mit Ar oder einem Mischgas
ausgeführt wird und 1 bis 10 Mal wiederholt wird.
18. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
dass die Fernplasmabehandlung oder das Plasma-Ätzverfahren
für 1 Sekunde bis 10 Minuten unter Anwendung einer Leistung
von 50 bis 700 W ausgeführt wird.
19. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
dass die Fernplasmabehandlung oder das Plasma-Ätzverfahren
so ausgeführt wird, dass ein Wafer auf einer Temperatur zwi
schen 10°C und 350°C gehalten wird, der Abstand zwischen dem
Wafer und einem Schauerkopf auf 5 bis 50 mm gehalten wird
und der Druck innerhalb einer Kammer auf 0,3 bis 10 Torr
(1 Torr = 1,33 hPa) gehalten wird.
20. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
der Cu-Dünnfilm unter Verwendung eines der folgenden Mittel
hergestellt wird: (hfac)Cu(3-Hexyn), (hfac)CuMHY, (hfac)Cu
DMCOD, (hfac)CuVTMOS, (hfac)CuDMB und (hfac)CuTMVS.
21. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
der Cu-Dünnfilm durch ein MOCVD-Verfahren auf Grundlage von
Verdampfern vom Typ mit direkter Flüssigkeitseinspeisung
(DLI), Mischung bei gesteuerter Verdampfung (CEM), Mündung
sowie mit Sprühvorgang abgeschieden wird.
22. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
anstelle eines Dünnfilms aus Cu ein solcher aus Al oder W
hergestellt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KRP2000-63161 | 2000-10-26 | ||
KR1020000063161A KR100671610B1 (ko) | 2000-10-26 | 2000-10-26 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10150160A1 true DE10150160A1 (de) | 2002-05-08 |
DE10150160B4 DE10150160B4 (de) | 2016-11-24 |
Family
ID=19695550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10150160.9A Expired - Fee Related DE10150160B4 (de) | 2000-10-26 | 2001-10-11 | Verfahren zum Herstellen einer Metallleitung eines Halbleiterbauteils |
Country Status (7)
Country | Link |
---|---|
US (1) | US6551932B2 (de) |
JP (1) | JP4217012B2 (de) |
KR (1) | KR100671610B1 (de) |
CN (1) | CN1204618C (de) |
DE (1) | DE10150160B4 (de) |
GB (1) | GB2371148B (de) |
TW (1) | TW515044B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100383759B1 (ko) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
US7142882B2 (en) * | 2001-03-09 | 2006-11-28 | Schmidt Dominik J | Single chip wireless communication integrated circuit |
KR100487639B1 (ko) | 2002-12-11 | 2005-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
CN1295776C (zh) * | 2003-12-24 | 2007-01-17 | 上海宏力半导体制造有限公司 | 可分别对双镶嵌工艺的中介窗与沟槽进行表面处理的方法 |
US7387962B2 (en) * | 2005-10-17 | 2008-06-17 | Samsung Electronics Co., Ltd | Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization |
KR100794661B1 (ko) * | 2006-08-18 | 2008-01-14 | 삼성전자주식회사 | 기판 처리 장치 및 그 장치의 세정 방법 |
KR20100032644A (ko) * | 2008-09-18 | 2010-03-26 | 삼성전자주식회사 | 선택적 플라즈마 처리를 이용한 반도체 소자의 금속배선 형성방법 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW365685B (en) * | 1996-10-31 | 1999-08-01 | Texas Instruments Inc | Low-temperature processes for depositing barrier films containing tungsten and nitrogen |
US5939334A (en) * | 1997-05-22 | 1999-08-17 | Sharp Laboratories Of America, Inc. | System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides |
JPH11217671A (ja) * | 1998-01-28 | 1999-08-10 | Sony Corp | 金属膜の化学的気相成長方法およびこれを用いた電子装置の製造方法 |
US6319728B1 (en) * | 1998-06-05 | 2001-11-20 | Applied Materials, Inc. | Method for treating a deposited film for resistivity reduction |
EP0971403A1 (de) * | 1998-07-07 | 2000-01-12 | Interuniversitair Microelektronica Centrum Vzw | Herstellungsverfahren von Kupfer enthaltenden Metallstützen |
US6461675B2 (en) * | 1998-07-10 | 2002-10-08 | Cvc Products, Inc. | Method for forming a copper film on a substrate |
KR100566905B1 (ko) * | 1998-09-11 | 2006-07-03 | 에이에스엠지니텍코리아 주식회사 | 표면 촉매를 이용한 화학 증착방법_ |
JP2000087242A (ja) * | 1998-09-15 | 2000-03-28 | Sharp Corp | 水を添加して銅の伝導率を向上させるCu(hfac)TMVS前駆体 |
US6251759B1 (en) * | 1998-10-03 | 2001-06-26 | Applied Materials, Inc. | Method and apparatus for depositing material upon a semiconductor wafer using a transition chamber of a multiple chamber semiconductor wafer processing system |
JP3279532B2 (ja) * | 1998-11-06 | 2002-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US6211085B1 (en) | 1999-02-18 | 2001-04-03 | Taiwan Semiconductor Company | Method of preparing CU interconnect lines |
US6133144A (en) | 1999-08-06 | 2000-10-17 | Taiwan Semiconductor Manufacturing Company | Self aligned dual damascene process and structure with low parasitic capacitance |
US6180524B1 (en) * | 1999-08-09 | 2001-01-30 | Gary W. Ferrell | Metal deposit process |
US6110817A (en) * | 1999-08-19 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method for improvement of electromigration of copper by carbon doping |
US6265319B1 (en) | 1999-09-01 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Dual damascene method employing spin-on polymer (SOP) etch stop layer |
US6251786B1 (en) | 1999-09-07 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to create a copper dual damascene structure with less dishing and erosion |
EP1247292B1 (de) * | 1999-12-15 | 2009-02-04 | Genitech Co., Ltd. | Methode zur herstellung von kupfer-zwischenverbindungen und dünnen filmen mittels cvd und einem katalysator |
KR20010096408A (ko) * | 2000-04-11 | 2001-11-07 | 이경수 | 금속 배선 형성방법 |
KR100383759B1 (ko) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
KR100404941B1 (ko) * | 2000-06-20 | 2003-11-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
KR100612543B1 (ko) * | 2000-06-26 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속배선 형성 방법 |
-
2000
- 2000-10-26 KR KR1020000063161A patent/KR100671610B1/ko not_active IP Right Cessation
-
2001
- 2001-09-10 TW TW090122383A patent/TW515044B/zh not_active IP Right Cessation
- 2001-09-10 GB GB0121858A patent/GB2371148B/en not_active Expired - Fee Related
- 2001-10-11 JP JP2001313549A patent/JP4217012B2/ja not_active Expired - Fee Related
- 2001-10-11 DE DE10150160.9A patent/DE10150160B4/de not_active Expired - Fee Related
- 2001-10-25 CN CNB011355972A patent/CN1204618C/zh not_active Expired - Fee Related
- 2001-10-25 US US09/983,668 patent/US6551932B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB0121858D0 (en) | 2001-10-31 |
CN1351374A (zh) | 2002-05-29 |
GB2371148A (en) | 2002-07-17 |
DE10150160B4 (de) | 2016-11-24 |
TW515044B (en) | 2002-12-21 |
JP4217012B2 (ja) | 2009-01-28 |
GB2371148B (en) | 2005-03-09 |
US20020052110A1 (en) | 2002-05-02 |
US6551932B2 (en) | 2003-04-22 |
CN1204618C (zh) | 2005-06-01 |
KR100671610B1 (ko) | 2007-01-18 |
JP2002190524A (ja) | 2002-07-05 |
KR20020032709A (ko) | 2002-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10123858B4 (de) | Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht | |
DE4237587C2 (de) | Chemisches Dampfabscheidungsverfahren zur Schaffung einer vorherrschend TiSi¶x¶ enthaltenden, elektrisch leitfähigen Schicht | |
DE19620022C2 (de) | Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung | |
DE10132882B4 (de) | Verfahren zum Ausbilden einer Dünnschicht unter Verwendung einer Atomschichtabscheidung | |
DE10065454B4 (de) | Verfahren zur Herstellung eines Aluminiumoxidfilms zur Verwendung in einem Halbleitergerät | |
DE69833140T2 (de) | Abscheidung einer Diffusionsbarriereschicht | |
DE102007004867B4 (de) | Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid | |
DE102005057075B4 (de) | Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung | |
DE10064041B4 (de) | Verfahren zur Herstellung einer Kupferverdrahtung in einem Halbleiterbauelement | |
DE19928570B4 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE10137088A1 (de) | Verfahren zum Ausbilden von siliziumhaltigen Dünnschichten mittels Atomschichtabscheidung (Atomic Layer Deposition) unter Verwendung von Trisdimethylaminosilan | |
DE4325706A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE10101037A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung, sowie ein CMP-Gerät und CMP-Verfahren | |
DE102005035740A1 (de) | Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht | |
DE19649445A1 (de) | Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement | |
DE69922617T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19952273A1 (de) | Verfahren zur Bildung eines Verbindungsfilmes | |
DE4214091A1 (de) | Trockenaetzverfahren fuer eine verbindungsschicht | |
DE19752637B4 (de) | Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung | |
DE102020119184A1 (de) | Diffusionssperre für halbleitervorrichtung und verfahren | |
DE10302644B3 (de) | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators | |
DE102007020266B3 (de) | Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung | |
DE102006056620B4 (de) | Halbleiterstruktur und Verfahren zu ihrer Herstellung | |
EP2220267A1 (de) | Substrat mit einer kupfer enthaltenden beschichtung und verfahren zu deren herstellung mittels atomic layer deposition | |
DE10150160A1 (de) | Verfahren zum Herstellrn einer Metallleitung eines Halbleiterbauteils |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |