DE10127124A1 - Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface - Google Patents

Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface

Info

Publication number
DE10127124A1
DE10127124A1 DE2001127124 DE10127124A DE10127124A1 DE 10127124 A1 DE10127124 A1 DE 10127124A1 DE 2001127124 DE2001127124 DE 2001127124 DE 10127124 A DE10127124 A DE 10127124A DE 10127124 A1 DE10127124 A1 DE 10127124A1
Authority
DE
Germany
Prior art keywords
chip card
pointer
electronic circuit
interface
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001127124
Other languages
German (de)
Inventor
Juergen Velsen
Andreas Braeutigam
Hans-Gerd Gros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SC ITEC GmbH
Original Assignee
SC ITEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SC ITEC GmbH filed Critical SC ITEC GmbH
Priority to DE2001127124 priority Critical patent/DE10127124A1/en
Priority to PCT/DE2002/001864 priority patent/WO2002099729A2/en
Publication of DE10127124A1 publication Critical patent/DE10127124A1/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Abstract

The electronic circuit has a communication device (4) selectively coupled to a first or a second chip card interface (7,8) via a port transfer switch (6) and a device (9,10) for activating an analogue interface of the first or the second chip card interface dependent on the selection of one or other of the latter. Also included are Independent claims for the following: (a) a chip card terminal; (b) a method for communication with chip card interfaces; (c) a computer program product for communication with chip card interfaces

Description

Die Erfindung betrifft einen elektronischen Schaltkreis zur Kommunikation über Chipkarten- Schnittstellen, beispielsweise eines Chipkarten-Terminals, und ein Verfahren zur Kommunikation über Chipkarten-Schnittstellen.The invention relates to an electronic circuit for communication via chip card Interfaces, for example a chip card terminal, and a method for communication via chip card interfaces.

Aus der DE 197 42 459 C2 ist eine Einrichtung für den Betrieb einer Chipkarte und den Datenaus­ tausch zwischen einer Chipkarte und einem Mikroprozessor gestützten System bekannt. Diese Einrichtung erlaubt die Integration des Datenaustauschs mit einer Chipkarte in ein Mikroprozessor ge­ stütztes System, so dass der Host-Prozessor des Mikroprozessor gestützten Systems entlastet wird.DE 197 42 459 C2 describes a device for operating a chip card and data out exchange between a chip card and a microprocessor-based system known. This facility  allows the integration of data exchange with a chip card into a microprocessor supported system so that the host processor of the microprocessor based system is relieved.

Zur Kommunikation über Chipkarten-Schnittstellen sind unterschiedliche synchrone und asynchro­ ne Übertragungsprotokolle bekannt, beispielsweise die Protokolle T = 0 und T = 1 für die asynchrone Datenübertragung und das I2C-Protokoll für die synchrone Datenübertragung. Das "Handbuch der Chipkarten", Wolfgang Rankl/Wolfgang Effing, Carl Hanser Verlag, München, Wien, 1999 gibt insbesondere in dessen Kapitel 6 einen Überblick über die verschiedenen Übertragungsprotokolle.There are different synchronous and asynchronous for communication via chip card interfaces ne transmission protocols known, for example the protocols T = 0 and T = 1 for the asynchronous Data transmission and the I2C protocol for synchronous data transmission. The "manual of the Chip cards ", Wolfgang Rankl / Wolfgang Effing, Carl Hanser Verlag, Munich, Vienna, 1999 especially in chapter 6 an overview of the different transmission protocols.

Beispielsweise erfolgt im Fall der Kommunikation mittels des I2C-Übertragungsprotokolls die Da­ tenübertragung über eine Zweidrahtleitung, wobei ein Kanal zur Übertragung der Datenbits und ein Kanal für die Übertragung eines synchronisierten Taktsignals für jedes Datenbit verwendet wird (vgl. EP 00 51 332 B1 und WO 98/34376).For example, in the case of communication using the I2C transmission protocol, the Da takes place ten transmission over a two-wire line, one channel for the transmission of data bits and one Channel is used for the transmission of a synchronized clock signal for each data bit (cf. EP 00 51 332 B1 and WO 98/34376).

Ferner ist aus der EP 0 977 126 A2 eine Schnittstelle für den I2C-Bus bekannt. Die Schnittstellen­ schaltung besteht aus einer an den miteinander zu verbindenden Geräten vorgesehenen Schaltungs­ anordnung, die eine Trenneinrichtung zur Auftrennung des Datensignals auf der Datenleitung und des Taktsignals auf der Taktleitung jeweils in einen Sende- und einen Empfangszweig aufweist und die darüber hinaus jeweils für die Datenleitung und die Taktleitung einen differenziellen Sender und Empfänger aufweisenden Bustreiber hat.Furthermore, an interface for the I2C bus is known from EP 0 977 126 A2. The interfaces Circuit consists of a circuit provided on the devices to be connected to one another arrangement, which has a separating device for separating the data signal on the data line and of the clock signal on the clock line in each case in a transmitting and a receiving branch and which also each have a differential transmitter for the data line and the clock line Has receiver bus driver.

Weitere den I2C-Bus bzw. das entsprechende Übertragungsprotokoll betreffende elektronische Sys­ teme sind beispielsweise aus EP 0 629 957 B1, DE 196 49 075 A1 und WO 96/07259 bekannt.Other electronic systems related to the I2C bus or the corresponding transmission protocol systems are known, for example, from EP 0 629 957 B1, DE 196 49 075 A1 and WO 96/07259.

Für die Kommunikation mit Chipkarten werden sogenannte Chipkarten-Terminals verwendet, die auch als IFD (Interface Device), CAD (Chip Accepting Device), CCR (Chip Card Reader), Smart Card Reader oder Smart Card Adapter bezeichnet werden. Gemeinsames Merkmal aus dem Stand der Technik bekannter Chipkarten-Terminals ist eine analoge Schnittstelle zur Versorgung der Chipkarte, mit der die Kommunikation stattfinden soll, mit elektrischer Energie sowie einer Kom­ munikations-Schnittstelle zur Herstellung einer Daten-Technischen Verbindung, beispielsweise für einen Schreib- und/oder Lesezugriff auf die Chipkarte. So-called chip card terminals are used for communication with chip cards also as IFD (Interface Device), CAD (Chip Accepting Device), CCR (Chip Card Reader), Smart Card reader or smart card adapter. Common characteristic from the state The technology known chip card terminals is an analog interface for supplying the Chip card with which the communication is to take place, with electrical energy and a comm Communication interface for establishing a data-technical connection, for example for write and / or read access to the chip card.  

Die analoge Schnittstelle kann dabei durch elektrische Kontaktierung oder kontaktlos realisiert sein. Nach dem Anliegen der Versorgungsspannung benötigt die Chipkarte eine bauartabhängige Zeit bis die Kommunikation beispielsweise mit einem Host-Mikroprozessor gestartet werden kann. Bei­ spielsweise benötigt ein auf der Chipkarte vorhandener Oszillator eine gewisse Zeit zum An­ schwingen; ferner kann eine je nach dem verwendeten Übertragungsprotokoll verwendete Anschalt­ sequenz eine gewisse Zeitdauer beanspruchen.The analog interface can be implemented by electrical contacting or contactless. After the supply voltage is applied, the chip card needs a time depending on the type communication can be started, for example, with a host microprocessor. at for example, an oscillator on the chip card needs a certain amount of time to start up swing; Furthermore, an interface used depending on the transmission protocol used sequence take a certain amount of time.

Der Erfindung liegt daher die Aufgabe zu Grunde, einen verbesserten elektronischen Schaltkreis und ein verbessertes Chipkarten-Terminal sowie ein verbessertes Verfahren zur Kommunikation über Chipkarten-Schnittstellen zu schaffen.The invention is therefore based on the object of an improved electronic circuit and an improved chip card terminal and an improved method of communication to create via chip card interfaces.

Die der Erfindung zu Grunde liegende Aufgabe ist jeweils mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen An­ sprüchen angegeben.The object underlying the invention is in each case with the features of the independent Claims resolved. Preferred embodiments of the invention are in the dependent appendix sayings.

Die Erfindung erlaubt es, ein Chipkarten-Terminal zu schaffen, welches eine Mehrzahl von Chip­ karten-Schnittstellen aufweist, über die die Kommunikation mit einem Master, beispielsweise ei­ nem Host-Mikroprozessorsystem, erfolgen kann. Solche Mehrfach-Schnittstellen sind beispielswei­ se für die Realisierung elektronischer Geldbörsen, insbesondere im Zusammenhang mit sogenann­ ten Secure Application Moduls (SAM) der Norm IN 1546, vorteilhaft. Die Erfindung erlaubt es, eine Authentisierung im wesentlichen Gleichzeitig über die Händlerkarte und die Nutzerkarte vor­ zunehmen.The invention makes it possible to create a chip card terminal which has a plurality of chips has card interfaces via which the communication with a master, for example egg host microprocessor system. Such multiple interfaces are, for example se for the realization of electronic wallets, especially in connection with so-called Secure Application Module (SAM) of the IN 1546 standard, advantageous. The invention allows authentication essentially simultaneously via the dealer card and the user card increase.

Für die Kommunikation über die Chipkarten-Schnittstellen kann ein sogenannter Universal Syn­ chronous/Asynchronous Receiver/Transmitter (USART) verwendet werden. In einem solchen USART-Modul können unterschiedliche synchrone und asynchrone Übertragungsprotokolle hard­ waremäßig realisiert sein. Beispielsweise kann über ein sogenanntes Mode-Register das jeweils vom Master gewünschte Übertragungsprotokoll ausgewählt und aktiviert werden. Dieses wird dann über eine in dem USART-Modul hardwaremäßig realisierte State-Machine abgearbeitet, ohne dass dies weiterer Master-seitiger Aktionen bedarf. For communication via the chip card interfaces, a so-called universal syn chronous / asynchronous receiver / transmitter (USART) can be used. In one USART module can hard different synchronous and asynchronous transmission protocols be realized in terms of goods. For example, this can be done via a so-called mode register the transmission protocol desired by the master can be selected and activated. Then this will processed via a state machine implemented in hardware in the USART module without this requires further master-side actions.  

Das USART-Modul wird zur Herstellung einer Kommunikationsverbindung mit einer vom Master gewählten Chipkarten-Schnittstelle verknüpft. Dies kann beispielsweise mittels eines von dem Mas­ ter gesteuerten Portumschalters erfolgen, mit dem das USART verbunden ist.The USART module is used to establish a communication link with one from the master selected chip card interface. This can be done, for example, using one of the Mas ter controlled port switch to which the USART is connected.

Werden beispielsweise zwei verschiedene Chipkarten in unterschiedliche Chipkarten-Schnittstellen eingeführt, so werden diese Chipkarten über die entsprechenden analogen Schnittstellen mit einer Versorgungsspannung beaufschlagt und aktiviert. Nach der vollständigen Aktivierung der Chipkar­ ten kann die Kommunikation mit dem Master innerhalb kürzester Zeit aufgenommen werden.For example, two different chip cards in different chip card interfaces introduced, these chip cards are connected to the corresponding analog interfaces Supply voltage applied and activated. After the full activation of the Chipkar Communication with the master can be started within a very short time.

Beispielsweise kann der Master durch Ansteuerung des Port-Umschalters das USART-Modul mit einer der Chipkarten-Schnittstellen verknüpfen, um mit der Chipkarte dieser Chipkarten- Schnittstelle zu kommunizieren. Die Kommunikations-Verbindung kann sehr schnell hergestellt werden, da ja die Chipkarte über die analoge Schnittstelle bereits vollständig aktiviert ist.For example, the master can control the USART module by controlling the port switch link one of the chip card interfaces in order to use the chip card of this chip card Interface to communicate. The communication link can be established very quickly because the chip card is already fully activated via the analog interface.

Während der Dauer dieser Kommunikations-Verbindung bleiben die weiteren Chipkarten, die an der Kommunikations-Verbindung nicht teilnehmen, weiterhin über die analoge Schnittstelle akti­ viert. Unterbricht beispielsweise der Master die Kommunikations-Verbindung mit der erstgenann­ ten Schnittstelle, um mit einer anderen Chipkarte eine Kommunikations-Verbindung herzustellen, so kann dies über ein Umschalten des USART-Moduls über den Port-Umschalter auf eine andere Chipkarten-Schnittstelle erfolgen. Da die betreffende Chipkarte über die analoge Schnittstelle wie­ derum bereits aktiviert ist, kann das Umschalten der Kommunikations-Verbindung zwischen den verschiedenen Chipkarten-Schnittstellen in sehr kurzen Zeitabständen erfolgen.During the duration of this communication connection, the other chip cards remain on Do not participate in the communication connection, continue to use the analog interface fourth. For example, the master interrupts the communication connection with the first interface to establish a communication connection with another chip card, this can be done by switching the USART module to another via the port switch Chip card interface. Since the chip card in question via the analog interface like which is already activated, the switching of the communication connection between the different chip card interfaces take place in very short time intervals.

Gemäß einer bevorzugten Ausführungsform erfolgt die Steuerung des elektronischen Schaltkreises für die Kommunikation über die Chipkarten-Schnittstellen über ein oder mehrere Register, insbe­ sondere ein sogenanntes Kommandoregister, auf das der Master zugreifen kann. Dadurch ergibt sich für den Master eine maximale Entlastung hinsichtlich des Verarbeitungsaufwandes für die Kommunikation mit den Chipkarten.According to a preferred embodiment, the electronic circuit is controlled for communication via the chip card interfaces via one or more registers, esp especially a so-called command register that the master can access. This gives maximum relief for the master in terms of processing effort for the Communication with the chip cards.

In einer weiteren bevorzugten Ausführungsform der Erfindung ist eine Pufferspeicher vorgesehen, der sowohl zur Pufferung von an die Chipkarten zu sendenden als auch von empfangenen Daten dient. In dem Pufferspeicher werden dazu unterschiedliche Bereiche für zu sendende und zu emp­ fangene Daten gebildet, die jeweils durch Zeiger markiert sind. Von besonderem Vorteil ist dabei, dass die betreffenden Daten, um sie zur Chip-Karte zu senden, von dem Host- Mikroprozessorsystem lediglich in den Pufferspeicher abgelegt werden müssen. Von dort werden die Daten dann von der Steuerung des erfindungsgemässen elektronischen Schaltkreises automa­ tisch an die betreffende Karte geschickt und zwar unter Einhaltung der zeitlichen Grenzwerte nach dem zur Anwendung kommenden Übertragungsprotokoll.In a further preferred embodiment of the invention, a buffer memory is provided, of both for buffering data to be sent to and received from the chip cards serves. For this purpose, different areas for the send and the receive are stored in the buffer memory captured data are formed, which are each marked by pointers. It is particularly advantageous  that the relevant data, in order to send them to the chip card, Microprocessor system only need to be stored in the buffer memory. From there the data is then automatically controlled by the control of the electronic circuit according to the invention sent to the relevant card in compliance with the time limits the transmission protocol used.

Im Empfangsmodus übernimmt der elektronische Schaltkreis die vollständige Empfangssteurerung als Master und speichtert die empfangenen Daten automatisch in dem Pufferspeicher komplett ab. Hierzu bedarf es keiner Unterstützung seitens des Host-Mikroprozessorsystems. Am Ende der Ü­ bertragung wird dem Host-Mikroprozessorsystems der komplette Empfang der Daten gemeldet, so dass dieses die Daten danach abrufen kann.In reception mode, the electronic circuit takes over complete reception control as the master and automatically saves the received data completely in the buffer memory. This does not require any support from the host microprocessor system. At the end of the Ü transmission, the host microprocessor system is informed of the complete receipt of the data, see above that this can then retrieve the data.

Im folgenden wird eine bevorzugte Ausführungsform der Erfindung mit Bezugnahme auf die Be­ zeichnung näher erläutert. Es zeigenIn the following a preferred embodiment of the invention with reference to the Be drawing explained in more detail. Show it

Fig. 1 ein Blockdiagramm einer Ausführungsform eines erfindungsgemäßen elektronischen Schaltkreises, Fig. 1 is a block diagram of an embodiment of an electronic circuit according to the invention,

Fig. 2 ein Diagramm zur Verdeutlichung der Organisation des Pufferspeichers des elektro­ nischen Schaltkreises der Fig. 1 und Fig. 2 is a diagram showing the organization of the buffer memory of the electronic circuit of African Fig. 1 and

Fig. 3 ein Flussdiagramm einer Ausführungsform des erfindungsgemäßen Kommunikati­ onsverfahrens. Fig. 3 is a flowchart of an embodiment of the communication method according to the invention.

Die Fig. 1 zeigt einen elektronischen Schaltkreis 1, der beispielsweise für die Realisierung eines Chipkarten-Terminals verwendet werden kann. Der elektronische Schaltkreis 1 hat ein Bus Inter­ face 2 zur Kommunikation mit einem Master-System, beispielsweise einem Host- Mikroprozessorsystem. Bei dem Host-Mikroprozessorsystem kann es sich beispielsweise um einen Computer, z. B. einen Personal Computer oder einen Laptop Computer, ein System des elektroni­ schen Zahlungsverkehrs oder ein anderes Mikroprozessor gestütztes System handeln. Fig. 1 shows an electronic circuit 1 , which can be used for example for the implementation of a chip card terminal. The electronic circuit 1 has a bus interface 2 for communication with a master system, for example a host microprocessor system. The host microprocessor system can be, for example, a computer, e.g. B. act a personal computer or a laptop computer, a system of electronic payments or another microprocessor-based system.

Das Bus-Interface 2 ist mit einem Register-array 3 zur Steuerung des elektronischen Schaltkreises 1 im Master-Slave Betrieb verbunden, wobei das Mikroprozessor gestützte Host-System als Master agiert und der elektronische Schaltkreis 1 bzw. die über ihn angesteuerten Chipkarten als Slaves.The bus interface 2 is connected to a register array 3 for controlling the electronic circuit 1 in master-slave operation, the microprocessor-based host system acting as the master and the electronic circuit 1 or the chip cards controlled via it as slaves.

Über das Bus-Interface 2 kann auf eine oder mehrere Register in dem Register-array 3, beispiels­ weise auf ein Kommandoregister, zugegriffen werden; durch Schreiben bestimmter Register- Adressen in dem Register-array 3 kann der Master über das Bus-Interface 2 bestimmte Anforderun­ gen an den elektronischen Schaltkreis 1 bzw. an die über den elektronischen Schaltkreis 1 anzusteu­ ernden Chipkarten spezifizieren.One or more registers in register array 3 , for example a command register, can be accessed via bus interface 2 ; by writing certain register addresses in the register array 3 , the master can specify specific requirements for the electronic circuit 1 or for the chip cards to be controlled via the electronic circuit 1 via the bus interface 2 .

Das Register-array 3 ist mit dem USART-Modul 4 verbunden. Das USART-Modul 4 wird für Schreib- und/oder Lesezugriffe auf eine Chipkarte nach einem synchronen oder asynchronen Kommunikationsprotokoll verwendet. Das zu verwendende Protokoll kann beispielsweise über ein Register des Register-Errays 3 USART_MODE spezifiziert werden.Register array 3 is connected to USART module 4 . The USART module 4 is used for write and / or read access to a chip card according to a synchronous or asynchronous communication protocol. The protocol to be used can be specified, for example, via a register in the register array 3 USART_MODE.

Für ein schnelles Umschalten von einem Übertragungsprotokoll auf ein anderes kann ein anderes Register USART_MODE 2 in dem Register-array 3 vorgesehen sein. Mit den Registern USART_MODE und USART_MODE 2 können dabei jeweils weitere Register, z. B. in Form einer Register-Bank, verknüpft sein, so dass bei Wahl eines anderen Übertragungsprotokolls auf die Re­ gister der entsprechenden Register-Bank zugegriffen werden kann, ohne dass diese bei einem Wechsel des Übertragungsprotokolls neu zu generieren oder zu spezifizieren wären.Another register USART_MODE 2 can be provided in register array 3 for rapid switching from one transmission protocol to another. With the USART_MODE and USART_MODE 2 registers, additional registers, e.g. B. in the form of a register bank, so that when selecting a different transmission protocol, the registers of the corresponding register bank can be accessed without having to generate or specify them again when changing the transmission protocol.

Das Register-array 3 ist ferner mit einem Pufferspeicher 5 verbunden, der zur Pufferung von an eine der Chipkarten zu sendenden Daten und zur Pufferung von empfangenen Daten dient. Insbesondere kann der Pufferspeicher 5 auch für den Transfer von Daten von einer Chipkarte zu einer anderen Chipkarte verwendet werden, ohne dass die Daten zunächst an das Host-System übertragen werden müssen.The register array 3 is also connected to a buffer memory 5 , which is used for buffering data to be sent to one of the chip cards and for buffering received data. In particular, the buffer memory 5 can also be used for the transfer of data from one chip card to another chip card without the data first having to be transferred to the host system.

Die Steuerung des Pufferspeichers 5 erfolgt wiederum über Register in dem Register-array 3. Die Steuerung des Pufferspeichers 5 über Register wird mit Bezug auf die Fig. 2 näher erläutert.The buffer memory 5 is in turn controlled via registers in the register array 3 . The control of the buffer memory 5 via registers is explained in more detail with reference to FIG. 2.

Das Register-array 3 ist ferner mit dem Port-Umschalter 6 verbunden. Der Port-Umschalter 6 ver­ bindet das USART-Modul 4 wahlweise mit einer Chipkarten-Schnittstelle 7 oder mit einer Chipkarten-Schnittstelle 8. Die Auswahl der Chipkarten-Schnittstelle 7 oder Chipkarten-Schnittstelle 8 er­ folgt durch Schreiben eines bestimmten Registers in den Register-array 3 durch das Host-System.The register array 3 is also connected to the port switch 6 . The port switch 6 ver connects the USART module 4 either with a chip card interface 7 or with a chip card interface 8 . The selection of the chip card interface 7 or chip card interface 8 is made by the host system writing a specific register into the register array 3 .

Die Chipkarten-Schnittstellen 7 und 8 sind jeweils mit einer analogen Schnittstelle 9 verbunden. Die analoge Schnittstelle 9 dient zur Spannungsversorgung der in die Kartenleser der Chipkarten- Schnittstellen 7 und 8 eingeführten Chipkarten. Hierzu kann die analoge Schnittstelle 9 einen soge­ nannten Step-Up Regler 10 aufweisen. Der Step-Up Regler stellt verschiedene Versorgungsspan­ nungen beispielsweise von 3,2 V, 5,2 V und 5,4 V zur Verfügung. Die Ausgangsspannung des Step- Up Reglers ist dabei über das sogenannte Device Control Register des Register-Arrays 3 program­ mierbar.The chip card interfaces 7 and 8 are each connected to an analog interface 9 . The analog interface 9 serves to supply voltage to the chip cards inserted into the card readers of the chip card interfaces 7 and 8 . For this purpose, the analog interface 9 can have a so-called step-up controller 10 . The step-up controller provides various supply voltages, for example of 3.2 V, 5.2 V and 5.4 V. The output voltage of the step-up controller can be programmed via the so-called device control register of register array 3 .

In der Hochlaufphase der Chipkarte ist der von dem Step-Up Regler gelieferte Strom abhängig von dem selektierten Strom der jeweiligen Chipkarten-Schnittstelle 7 bzw. 8, so dass eine maximale Stromgrenze nicht überschritten wird.In the start-up phase of the chip card, the current supplied by the step-up controller is dependent on the selected current of the respective chip card interface 7 or 8 , so that a maximum current limit is not exceeded.

Ist zum Beispiel der maximale Strom über ein CRD1_CTRL-Register auf 10 mA eingestellt, so baut der Step-Up Regler die Versorgungsspannung während der Einschaltzeit nur mit einem Strom von 10 mA zzgl. des Versorgungsstroms der analogen Schnittstelle 9 auf. Erst wenn die Versor­ gungsspannung einen gültigen Wert erreicht hat oder die interne Einschaltzeit überschritten wurde, wird der Step-Up Regler ohne Strombeschränkung betrieben.If, for example, the maximum current is set to 10 mA via a CRD1_CTRL register, the step-up controller only builds up the supply voltage with a current of 10 mA plus the supply current of the analog interface 9 during the switch-on time. Only when the supply voltage has reached a valid value or the internal switch-on time has been exceeded will the step-up controller be operated without current limitation.

Der elektronische Schaltkreis 1 ist beispielsweise als Peripherie-Chip für kontaktbehaftete Chipkar­ ten-Schnittstellen verwendbar. Dabei entlastet der elektronische Schaltkreis 1 den Hostprozessor von der Notwendigkeit, die unteren Transportprotokolle direkt zu steuern. Zu diesem Zweck wer­ den die Kartenprotokolle für T = 0 und T = 1 sowie beispielsweise die I2C und SPI Übertragungspro­ tokolle und ähnliche Protokolle direkt von dem elektronischen Schaltkreis 1 gesteuert.The electronic circuit 1 can be used, for example, as a peripheral chip for chip card interfaces with contacts. The electronic circuit 1 relieves the host processor of the need to control the lower transport protocols directly. For this purpose, who the card protocols for T = 0 and T = 1 and for example the I2C and SPI transmission protocols and similar protocols directly controlled by the electronic circuit 1 .

Die häufigsten und wichtigsten Aktionen können von dem Hostprozessor über das Command Register CMD_REG ausgelöst werden. Daneben kann der elektronische Schaltkreis auch über Kon­ trollregister betrieben werden. The most common and important actions can be carried out by the host processor via the command Register CMD_REG are triggered. In addition, the electronic circuit can also via Kon troll register operated.  

Über das Command Register werden über eingegebene Werte Aktionen veranlasst. Diese Aktionen betreffen beispielsweise das Setzen einzelner Kartensignale oder auch die Durchführung komplexer Kommandosequenzen.Actions are initiated via entered values via the command register. These actions concern, for example, the setting of individual card signals or the implementation of complex ones Command sequences.

Im Betrieb des elektronischen Schaltkreises 1 kann das USART-Modul 4 nur jeweils mit einer der Chipkarten-Schnittstellen 7 oder 8 über den Port-Umschalter 6 verbunden werden. Dabei ist von besonderem Vorteil, dass beide Chipkarten-Schnittstellen 7 und 8 unabhängig von der Zuordnung des USART-Moduls 4 weiterhin von der analogen Schnittstelle 9 mit Spannung versorgt bleiben und so weiterhin aktiv sind, so dass ein schneller Wechsel der Zuordnung des USART-Moduls 4 von einer der Chipkarten-Schnittstellen 7 oder 8 zu einer anderen Chipkarten-Schnittstelle möglich ist.During operation of the electronic circuit 1 , the USART module 4 can only be connected to one of the chip card interfaces 7 or 8 via the port switch 6 . It is particularly advantageous that both chip card interfaces 7 and 8 continue to be supplied with voltage by the analog interface 9, regardless of the assignment of the USART module 4 , and are thus still active, so that the assignment of the USART module changes quickly 4 from one of the chip card interfaces 7 or 8 to another chip card interface is possible.

Die Zuordnung des USART-Moduls 4 wird dabei vorzugsweise durch Kommandos an das CMD_REG Register gesteuert oder es wird durch die Kartenregister eingestellt. Dadurch kann gleichzeitig ein Datentransfer an einer der Chipkarten-Schnittstellen 7 oder 8 vorgenommen wer­ den, während an der anderen Chipkarten-Schnittstelle beispielsweise Aktivierungs-, Deaktivie­ rungssequenzen oder Änderungen an den Schnittstellenparametern (Spannungspegel, synchrone Kommunikation, . . .) erfolgen können.The assignment of the USART module 4 is preferably controlled by commands to the CMD_REG register or it is set by the card register. As a result, data can be transferred simultaneously to one of the chip card interfaces 7 or 8 , while activation sequences, deactivation sequences or changes to the interface parameters (voltage level, synchronous communication,...) Can take place on the other chip card interface.

Ein besonderer Vorteil des elektronischen Schaltkreises 1 ist darin zu sehen, dass er mit unter­ schiedlichsten Host-Systemen problemlos zusammenarbeiten kann. Dies betrifft gleichermaßen komplexe Host-Systeme mit entsprechenden Host-Ressourcen, insbesondere Speicherplatz, die un­ ter Betriebssystemen wie Windows und UNIX arbeiten. Solche Host-Systeme sind durch relativ große Reaktionszeiten gekennzeichnet, die für die Realisierung eines zeitkritischen Übertragungs­ protokolls nicht geeignet sind.A particular advantage of the electronic circuit 1 can be seen in the fact that it can work together with different host systems without any problems. This applies equally to complex host systems with corresponding host resources, in particular storage space, which work under operating systems such as Windows and UNIX. Such host systems are characterized by relatively long response times, which are not suitable for the implementation of a time-critical transmission protocol.

Für solche Host-Systeme übernimmt der elektronische Schaltkreis 1, insbesondere das USART- Modul 4, komplett die Abarbeitung des gewählten Übertragungsprotokolls mit dem dazugehörigem Timing. Das Host-System muss dazu lediglich eine entsprechende Aktion durch Schreiben des betreffenden Registers in dem Register-Array 3 auslösen und kann dann parallel und unabhängig zu dem elektronischen Schaltkreis 1, insbesondere auch unabhängig von den Timing-Vorgaben des verwendeten Übertragungsprotokolls, weiterarbeiten. For such host systems, the electronic circuit 1 , in particular the USART module 4 , completely processes the selected transmission protocol with the associated timing. For this purpose, the host system only has to trigger a corresponding action by writing the relevant register in the register array 3 and can then continue to work in parallel and independently of the electronic circuit 1 , in particular also independently of the timing specifications of the transmission protocol used.

Andererseits arbeitet der elektronische Schaltkreis 1 auch in vorteilhafter Art und Weise mit kleinen Host-Systemen zusammen. Solche kleinen Host-Systeme sind im Allgemeinen durch schnelle Re­ aktionszeiten gekennzeichnet, haben aber nur geringe System-Ressourcen, insbesondere einen ge­ ringen Speicherplatz. Für solche kleinen Host-Systeme schafft der Pufferspeicher 5 mit einer Größe von mindestens 1 KB Abhilfe.On the other hand, the electronic circuit 1 also works in an advantageous manner with small host systems. Such small host systems are generally characterized by fast reaction times, but only have low system resources, in particular a small storage space. The buffer memory 5 with a size of at least 1 KB provides a remedy for such small host systems.

Vorzugsweise weist der Pufferspeicher 5 eine sogenannte Dual Port Struktur auf. Der Zugriff auf den Pufferspeicher 5 ist dann einerseits vom Businterface 2 über Zeiger- und Datenregister möglich. Zum anderen kann das USART-Modul im Sendebetrieb Daten aus dem Pufferspeicher 5 lesen und empfangene Daten in den Pufferspeicher 5 eintragen.The buffer memory 5 preferably has a so-called dual port structure. Access to the buffer memory 5 is then possible on the one hand from the bus interface 2 via pointer and data registers. On the other hand, the USART module can read data from the buffer memory 5 in transmit mode and enter received data into the buffer memory 5 .

Die Fig. 2 zeigt eine schematische Darstellung der Organisation des Pufferspeichers 5 der Fig. 1. Der Pufferspeicher 5 hat einen Adressbereich von 0000 bis 03FF. Dieser Adressbereich ist in einen ersten Bereich "RX-Buffer" und in einen zweiten Bereich "TX-Buffer" für den Empfang bzw. das Senden von Daten unterteilt. FIG. 2 shows a schematic representation of the organization of the buffer memory 5 of FIG. 1. The buffer memory 5 has an address range from 0000 to 03FF. This address area is divided into a first area "RX-Buffer" and a second area "TX-Buffer" for receiving or sending data.

Mit Hilfe des Pufferspeichers 5 kann ein kompletter Datenblock unter Hardwarekontrolle zur Chip­ karte übertragen werden. Über den Schreib-Lesezeiger RW_PTR wird der Datenblock vom Host- System in den Pufferspeicher 5 geschrieben. Durch Setzen des Sendezeigers TX_PTR und des En­ dezeigers TX_END, wird nach Freigabe des TX-Buffers in einem Kontrollregister oder über das CMD_REG Register der Inhalt des Speichers nach dem gewählten Übertragungsprotokoll gesendet.With the help of the buffer memory 5 , a complete data block can be transferred to the chip card under hardware control. The data block is written into the buffer memory 5 by the host system via the read / write pointer RW_PTR. By setting the send pointer TX_PTR and the end pointer TX_END, the content of the memory is sent according to the selected transmission protocol after the TX buffer has been released in a control register or via the CMD_REG register.

Dazu liest das USART-Modul beim Senden des betreffenden Datenblocks von der Speicherzelle des Pufferspeichers 5, auf die der TX_PTR Sendezeiger zeigt, und inkrementiert den Sendezeiger TX_PTR nachdem das Zeichen ohne Fehler an die spezifizierte Chipkarte gesendet worden ist.For this purpose, the USART module reads from the memory cell of the buffer memory 5 to which the TX_PTR transmit pointer points, and increments the transmit pointer TX_PTR after the character has been sent to the specified chip card without errors when the relevant data block is sent.

Nach Senden eines kompletten Blockes, d. h. des Dateninhalts in dem Pufferspeicher zwischen dem Sendezeiger TX_PTR und dem Endezeiger TX_END, wird ein Flag gesetzt und ein Interrupt ausge­ löst.After sending a complete block, i.e. H. of the data content in the buffer memory between the Send pointer TX_PTR and the end pointer TX_END, a flag is set and an interrupt is issued solves.

Wenn die empfangende Chipkarte beispielsweise nach dem T = 0 Übertragungsprotokoll einen Pari­ tiy Fehler signalisiert, sendet das USART-Modul 4 das als fehlerhaft gemeldete Byte automatisch nochmals, wobei zuvor der Wert eines Retry Counters überprüft wird. Dabei bleibt der Sendezeiger TX_PTR zunächst unverändert; es wird jedoch der Retry Counter dekrementiert. Wenn das betref­ fende Byte bei dem wiederholten Übertragungsversuch von der Chipkarte korrekt empfangen wur­ de, d. h. wenn die Chipkarte keinen weiteren Parity Fehler signalisiert hat, wird der Retry Counter automatisch wieder mit seinem initialen Wert geladen.If, for example, the receiving chip card signals a parity error according to the T = 0 transmission protocol, the USART module 4 automatically sends the byte reported as incorrect again, the value of a retry counter being checked beforehand. The transmission pointer TX_PTR initially remains unchanged; however, the retry counter is decremented. If the relevant byte was correctly received by the chip card during the repeated transmission attempt, ie if the chip card did not signal any further parity errors, the retry counter is automatically reloaded with its initial value.

Wenn bei wiederholten Sendeversuchen eines als nicht korrekt empfangenen Bytes der Retry Coun­ ter den Wert 0 erreicht, wird ein entsprechender Interrupt ausgelöst.If, during repeated attempts to send a byte received as incorrect, the retry coun If the value reaches 0, a corresponding interrupt is triggered.

Entsprechend wird beim Empfang von Datenblöcken in dem Pufferspeicher 5 durch den Empfangs­ zeiger RX_PTR und den Endezeiger RX_END ein Bereich für den Datenempfang reserviert. Der Endezeiger RX_END spezifiziert dabei die maximale akzeptierte Länge eines zu empfangenden Datenblocks. Nach dem Empfang eines Datenblocks wird der Empfangszeiger RX_PTR inkremen­ tiert und mit dem Endezeiger RX_END verglichen. Bei Übereinstimmung wird ein Flag gesetzt und ein Interrupt ausgelöst.Accordingly, when data blocks are received in the buffer memory 5, an area for the data reception is reserved by the receive pointer RX_PTR and the end pointer RX_END. The end pointer RX_END specifies the maximum accepted length of a data block to be received. After receiving a data block, the receive pointer RX_PTR is incremented and compared with the end pointer RX_END. If there is a match, a flag is set and an interrupt is triggered.

Dies erlaubt es, den Sende- und Empfangsbetrieb nur über das Setzen der Zeiger TX_PTR und TX_END bzw. RX_PTR und RX_END zu steuern.This allows the transmit and receive operation only by setting the pointers TX_PTR and To control TX_END or RX_PTR and RX_END.

Bei dem Zeiger RW_PTR handelt es sich um einen Adresspointer, der auf die zu beschreibende bzw. zu lesende Speicherzelle in dem Pufferspeicher 5 zeigt. Dagegen handelt es sich bei RW_DATA um ein Datenregister des Pufferspeichers 5, über das auf die mit dem RW_PTR Zeiger adressierte Speicherzelle zugegriffen wird. Mit jedem Zugriff auf das RW_DATA Register wird der Adresspointer RW_PTR automatisch inkrementiert.The pointer RW_PTR is an address pointer that points to the memory cell to be written or read in the buffer memory 5 . In contrast, RW_DATA is a data register of buffer memory 5 , via which the memory cell addressed with the RW_PTR pointer is accessed. With each access to the RW_DATA register, the address pointer RW_PTR is automatically incremented.

Über den RW_PTR Adresspointer kann der Pufferspeicher 5 von dem Host-System beschrieben bzw. gelesen werden. Zu diesem Zweck wird der Adresspointer RW_PTR vom Host-System gela­ den. Durch anschließendes Schreiben auf das RW_DATA Datenregister wird der Datenwert in die betreffende Speicherzelle eingetragen, auf die der RW_PTR Adresspointer zeigt; anschließend wird der Wert des RW_PTR Adresszeigers erhöht.The buffer memory 5 can be written or read by the host system via the RW_PTR address pointer. For this purpose the address pointer RW_PTR is loaded by the host system. By subsequently writing to the RW_DATA data register, the data value is entered into the relevant memory cell to which the RW_PTR address pointer points; then the value of the RW_PTR address pointer is increased.

Nachdem die gewünschten Daten von dem Host-System in den Pufferspeicher 5 geschrieben wor­ den sind, kann der Wert des Adresspointers RW_PTR in den TX_END Pointer - beispielsweise für eine nachfolgende Sende-Aktion der zuvor in dem Pufferspeicher 5 eingeschriebenen Daten - an eine der Chipkarten übernommen werden.After the desired data has been written into the buffer memory 5 by the host system, the value of the address pointer RW_PTR in the TX_END pointer - for example for a subsequent send action of the data previously written in the buffer memory 5 - can be transferred to one of the chip cards become.

Der Zeiger TX_PTR beinhaltet die Startadresse des zu sendenden Blocks bzw. die Adresse eines Restblocks, falls mit dem Sendebetrieb bereits begonnen wurde. Der Zeiger TX_PTR zeigt dabei jeweils auf das nächste zu sendende Byte. Der TX_END Zeiger markiert das Ende des zu senden­ den Datenblocks. Bei Übereinstimmung der Zeiger TX_PTR und TX_END ist ein vollständiger Datenblock gesendet worden und eine entsprechendes Flag wird gesetzt.The pointer TX_PTR contains the start address of the block to be sent or the address of one Remaining blocks, if the transmission has already started. The pointer shows TX_PTR to the next byte to be sent. The TX_END pointer marks the end of the send the data blocks. If the pointers TX_PTR and TX_END match, a complete one Data block has been sent and a corresponding flag is set.

Der Zeiger RX_PTR zeigt dagegen auf eine Adresse des Pufferspeichers 5, ab der empfangene Bytes in dem Pufferspeicher 5 eingetragen werden. Dazu wird an der aktuellen Adresse des Zeigers RX_PTR ein empfangenes Byte eingetragen und der Zeiger RX_PTR wird danach erhöht. Die Grö­ ße des Empfangsbereichs in dem Pufferspeicher 5 wird durch den Zeiger RX_END bestimmt. So­ lange die Zeiger RX_PRT und RX_END verschieden sind, wird ein empfangenes Byte an der ent­ sprechenden Stelle in dem Pufferspeicher 5 eingetragen. Bei Überlauf des zur Verfügung stehenden Speicherbereichs wird gegebenenfalls ein Interrup ausgelöst.In contrast, the pointer RX_PTR points to an address of the buffer memory 5 , from which received bytes are entered in the buffer memory 5 . For this purpose, a received byte is entered at the current address of the pointer RX_PTR and the pointer RX_PTR is then increased. The size of the reception area in the buffer memory 5 is determined by the pointer RX_END. As long as the pointers RX_PRT and RX_END are different, a received byte is entered in the corresponding position in the buffer memory 5 . If the available memory area overflows, an interrupt may be triggered.

Die Fig. 3 zeigt ein Beispiel für den Betrieb des elektronischen Schalkreises 1 der Fig. 1. In dem Schritt 30 werden die Chipkarten in die Schnittstellen des Kartenlesers eingeführt. In dem Schritt 31 erfolgt dann die Aktivierung der analogen Schnittstellen zur Spannungsversorgung der Chipkarten. In dem Schritt 32 wird eine Kommunikation zwischen einem Host-System und einer der Karten (Karte i) gestartet. Diese Kommunikation wird in dem Schritt 33 beendet, um die Kommunikation mit einer anderen Karte j in dem Schritt 34 zu beginnen, die ihrerseits wiederum in dem Schritt 35 beendet wird. Während der Schritte 32 bis 35 bleiben sämtliche analogen Schnittstellen in dem Schritt 36 aktiv, so dass das Umschalten der Kommunikation von einer Karte i zu einer Karte j mit geringstem Zeitaufwand erfolgen kann. In dem Schritt 37 werden dann die Chipkarten aus dem Kartenleser wieder herausgezogen. FIG. 3 shows an example of the operation of the electronic circuit 1 of FIG. 1. In step 30 , the chip cards are inserted into the interfaces of the card reader. Step 31 then activates the analog interfaces for supplying power to the chip cards. In step 32 , communication between a host system and one of the cards (card i) is started. This communication is ended in step 33 in order to begin communication with another card j in step 34 , which in turn is ended in step 35 . During steps 32 to 35 , all analog interfaces remain active in step 36 , so that the communication can be switched from card i to card j in the shortest possible time. In step 37 , the chip cards are then pulled out of the card reader again.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11

elektronischer Schaltkreis
electronic circuit

22

Businterface
Bus interface

33

Register-array
Register array

44

USART-Modul
USART module

55

Pufferspeicher
buffer memory

66

Port-Umschalter
Port Switch

77

Chipkarten-Schnittstelle
Chip card interface

88th

Chipkarten-Schnittstelle
Chip card interface

99

analoge Schnittstelle
analog interface

1010

Step-Up Regler
Step-up controller

Claims (18)

1. Elektronischer Schaltkreis für zumindest eine erste und eine zweite Chipkarten-Schnittstelle (7, 8) mit
Mitteln (4) zur Kommunikation über die erste oder die zweite Chipkarten- Schnittstelle,
Mitteln (6) zum wahlweisen Verbinden der Mittel zur Kommunikation mit der ersten oder der zweiten Chipkarten-Schnittstelle,
Mitteln (9, 10) zur Aktivierung einer analogen Schnittstelle der ersten und der zweiten Chipkarten-Schnittstelle unabhängig von der Wahl der ersten oder der zweiten Chipkarten-Schnittstelle.
1. Electronic circuit for at least a first and a second chip card interface ( 7 , 8 ) with
Means ( 4 ) for communication via the first or the second chip card interface,
Means ( 6 ) for selectively connecting the means for communication with the first or the second chip card interface,
Means ( 9 , 10 ) for activating an analog interface of the first and the second chip card interface independently of the choice of the first or the second chip card interface.
2. Elektronischer Schaltkreis nach Anspruch 1, bei dem die Mittel zur Kommunikation zur Nutzer-wählbaren Kommunikation nach einem synchronen oder asynchronen Übertra­ gungsprotokoll ausgebildet sind.2. Electronic circuit according to claim 1, wherein the means for communication to User-selectable communication after a synchronous or asynchronous transfer delivery protocol are formed. 3. Elektronischer Schaltkreis nach Anspruch 1 oder 2 mit einem Pufferspeicher (5) zur Puffe­ rung von über eine der Chipkarten-Schnittstellen zu sendende Daten und zur Pufferung von über eine der Chipkarten-Schnittstellen zu empfangende Daten.3. Electronic circuit according to claim 1 or 2 with a buffer memory ( 5 ) for the buffering of data to be sent via one of the chip card interfaces and for buffering of data to be received via one of the chip card interfaces. 4. Elektronischer Schaltkreis nach einem der Ansprüche 1, 2 oder 3 mit Register-Mitteln (3) zur Eingabe von Steuerungs-Kommandos von einem Hostprozessor.4. Electronic circuit according to one of claims 1, 2 or 3 with register means ( 3 ) for entering control commands from a host processor. 5. Elektronischer Schaltkreis nach einem der Ansprüche 3 oder 4 mit Zeiger-Mitteln (TX_PTR, RW_PTR, TX_END, RX_PTR, RX_END) zur Steuerung von Schreib- und/oder Lese-Zugriffen auf den Pufferspeicher. 5. Electronic circuit according to one of claims 3 or 4 with pointer means (TX_PTR, RW_PTR, TX_END, RX_PTR, RX_END) for controlling write and / or Read accesses to the buffer memory.   6. Elektronischer Schaltkreis nach Anspruch 5 mit einem Schreib-Lesezeiger (RW_PTR) zum Schreiben eines Datenblocks in den Pufferspeicher.6. Electronic circuit according to claim 5 with a read / write pointer (RW_PTR) for Write a data block to the buffer memory. 7. Elektronischer Schaltkreis nach Anspruch 6 mit einem Endezeiger (TX_END) und Mitteln zur Inkrementierung des Schreib-Lesezeigers nach dem Senden des Datenblocks bis der Schreib-Lesezeiger den Endezeiger erreicht.7. Electronic circuit according to claim 6 with an end pointer (TX_END) and means for incrementing the read / write pointer after sending the data block until Read / write pointer reaches the end pointer. 8. Elektronischer Schaltkreis nach einem der Ansprüche 5, 6 oder 7 mit einem Empfangszeiger (RX_PTR) zur Speicherung eines Datenblocks in dem Pufferspeicher.8. Electronic circuit according to one of claims 5, 6 or 7 with a receive pointer (RX_PTR) for storing a data block in the buffer memory. 9. Elektronischer Schaltkreis nach einem der vorhergehenden Ansprüche 5 bis 8 mit einem zweiten Endezeiger (RX_END) zur Reservierung eines Bereichs in dem Pufferspeicher für den Datenempfang und mit Mitteln zur Inkrementierung des Empfangszeigers bis der Emp­ fangszeiger den Wert des zweiten Endezeigers erreicht.9. Electronic circuit according to one of the preceding claims 5 to 8 with a second end pointer (RX_END) for reserving an area in the buffer memory for the data reception and with means for incrementing the receive pointer until the emp catch pointer reaches the value of the second end pointer. 10. Elektronischer Schaltkreis nach einem der vorhergehenden Ansprüche 5 bis 9, bei dem es sich bei der analogen Schnittstelle um eine drahtlose Schnittstelle handelt.10. Electronic circuit according to one of the preceding claims 5 to 9, in which it the analog interface is a wireless interface. 11. Chipkarten-Terminal mit einem elektronischen Schaltkreis nach einem der vorhergehenden Ansprüche 1 bis 10.11. Chip card terminal with an electronic circuit according to one of the preceding Claims 1 to 10. 12. Verfahren zur Kommunikation über zumindest eine erste und eine zweite Chipkarten- Schnittstelle mit folgenden Schritten:
  • - Aktivierung einer analogen Schnittstelle der zumindest ersten und zweiten Chip­ karten-Schnittstelle,
  • - wahlweise Kommunikation über eine der Chipkarten-Schnittstellen, wobei die analoge Schnittstelle der jeweils nicht für die Kommunikation gewählten Chip­ karten-Schnittstelle aktiv bleibt.
12. Method for communication via at least a first and a second chip card interface with the following steps:
  • Activation of an analog interface of the at least first and second chip card interfaces,
  • - Optional communication via one of the chip card interfaces, the analog interface of the chip card interface not selected for the communication remaining active.
13. Verfahren nach Anspruch 12, wobei die Kommunikation über die zumindest ersten und zweiten Chipkarten-Schnittstellen wahlweise mittels eines synchronen oder eines asynchro­ nen Übertragungsprotokolls erfolgt.13. The method of claim 12, wherein the communication via the at least first and second chip card interfaces either by means of a synchronous or an asynchro transmission protocol. 14. Verfahren nach Anspruch 12 oder 13, wobei die Eingabe von Steuerungskommandos zur Steuerung der Kommunikation über die zumindest ersten und zweiten Chipkarten- Schnittstelle über Register-Mittel erfolgt.14. The method according to claim 12 or 13, wherein the input of control commands for Control of communication via the at least first and second chip card Interface via register means. 15. Verfahren nach einem der Ansprüche 12, 13 oder 14, wobei in einem Pufferspeicher ein ers­ ter Bereich für den Empfang von Datenblöcken und ein zweiter Bereich für das Senden von Datenblöcken mittels Zeigern markiert wird.15. The method according to any one of claims 12, 13 or 14, wherein a first in a buffer memory ter area for the reception of data blocks and a second area for the transmission of Data blocks is marked with pointers. 16. Verfahren nach Anspruch 15, wobei zum Senden eines Datenblocks auf einen Schreib- Lesezeiger zugegriffen wird und der Schreib-Lesezeiger nach Senden des Datenblocks ohne Fehler inkrementiert wird bis der Schreib-Lesezeiger auf einem ersten Endezeiger steht.16. The method of claim 15, wherein for sending a data block to a write Read pointer is accessed and the read / write pointer after sending the data block without Error is incremented until the read / write pointer is on a first end pointer. 17. Verfahren nach Anspruch 15 oder 16, wobei zum Empfang eines Datenblocks auf einen Empfangszeiger des Pufferspeichers zugegriffen wird und der Empfangszeiger nach dem Empfang des Datenblockes inkrementiert und mit einem zweiten Endezeiger verglichen wird.17. The method according to claim 15 or 16, wherein for receiving a data block on one Receive pointer of the buffer memory is accessed and the receive pointer after the Receipt of the data block incremented and compared with a second end pointer becomes. 18. Computerprogrammprodukt auf einem Computer lesbaren Medium mit Computer lesbaren Programmmitteln zur Durchführung eines Verfahrens nach einem der vorhergehenden An­ spruche 12 bis 17, wenn das Programm von einem elektronischen Schaltkreis ausgeführt wird.18. Computer program product on a computer readable medium with computer readable Program means for performing a method according to one of the preceding An say 12 to 17 if the program is run by an electronic circuit becomes.
DE2001127124 2001-06-05 2001-06-05 Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface Ceased DE10127124A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2001127124 DE10127124A1 (en) 2001-06-05 2001-06-05 Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface
PCT/DE2002/001864 WO2002099729A2 (en) 2001-06-05 2002-05-22 Electronic circuit for chip card interfaces and method for communication with chip card interfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001127124 DE10127124A1 (en) 2001-06-05 2001-06-05 Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface

Publications (1)

Publication Number Publication Date
DE10127124A1 true DE10127124A1 (en) 2002-12-19

Family

ID=7687165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001127124 Ceased DE10127124A1 (en) 2001-06-05 2001-06-05 Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface

Country Status (2)

Country Link
DE (1) DE10127124A1 (en)
WO (1) WO2002099729A2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1511313A1 (en) * 2003-08-29 2005-03-02 Thomson Licensing S.A. Control device, smart card reading activation device and associated products
EP1511314A1 (en) * 2003-08-29 2005-03-02 Thomson Licensing S.A. Control device, smart card reading activation device and associated products
DE102004009349A1 (en) * 2004-02-26 2005-09-15 Giesecke & Devrient Gmbh Mobile data carrier system, has terminal which sends information regarding feed signal to chip cards
WO2006039958A1 (en) * 2004-10-12 2006-04-20 Muehlbauer Ag Electronic module for programming chip cards comprising and/or without contacts
DE102005017300A1 (en) * 2005-04-14 2006-11-02 Siemens Ag Device for reading at least one chip of a smart card

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546584A1 (en) * 1991-12-13 1993-06-16 Matsushita Electric Industrial Co., Ltd. Data transfer method
DE19731379A1 (en) * 1997-07-22 1999-01-28 Wolfgang Neifer Chip card reader module
EP0911751A2 (en) * 1997-10-25 1999-04-28 Ncr International Inc. Card reader
DE19830526A1 (en) * 1998-07-08 2000-01-13 Orga Kartensysteme Gmbh Method and device for controlling communication between a terminal and a number of chip cards

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136467A (en) * 1989-02-27 1992-08-04 Mips Co., Ltd. IC card adapter with card receptors in the sides of the housing
DE69310255T2 (en) * 1992-03-04 1997-08-14 Thomson Multimedia Sa Method and device for checking several chip cards
EP1239400A1 (en) * 2001-03-09 2002-09-11 Semiconductor Components Industries, LLC Dual smartcard controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546584A1 (en) * 1991-12-13 1993-06-16 Matsushita Electric Industrial Co., Ltd. Data transfer method
DE19731379A1 (en) * 1997-07-22 1999-01-28 Wolfgang Neifer Chip card reader module
EP0911751A2 (en) * 1997-10-25 1999-04-28 Ncr International Inc. Card reader
DE19830526A1 (en) * 1998-07-08 2000-01-13 Orga Kartensysteme Gmbh Method and device for controlling communication between a terminal and a number of chip cards

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1511313A1 (en) * 2003-08-29 2005-03-02 Thomson Licensing S.A. Control device, smart card reading activation device and associated products
EP1511314A1 (en) * 2003-08-29 2005-03-02 Thomson Licensing S.A. Control device, smart card reading activation device and associated products
KR101096682B1 (en) * 2003-08-29 2011-12-22 톰슨 라이센싱 Control device, smart card reading activation device and associated products
US8561120B2 (en) 2003-08-29 2013-10-15 Thomson Licensing S.A. Control device, smart card reading activation device and associated products
DE102004009349A1 (en) * 2004-02-26 2005-09-15 Giesecke & Devrient Gmbh Mobile data carrier system, has terminal which sends information regarding feed signal to chip cards
WO2006039958A1 (en) * 2004-10-12 2006-04-20 Muehlbauer Ag Electronic module for programming chip cards comprising and/or without contacts
DE102005017300A1 (en) * 2005-04-14 2006-11-02 Siemens Ag Device for reading at least one chip of a smart card

Also Published As

Publication number Publication date
WO2002099729A3 (en) 2003-05-30
WO2002099729A2 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
DE3146356C2 (en) Device for controlling the transmission of device control information in a data terminal
DE3204905C2 (en)
DE3743639A1 (en) IC CARD AND SYSTEM FOR CHECKING ITS FUNCTIONALITY
DE2523372B2 (en) Input-output port controller
DE2844357A1 (en) MEMORY EXPANSION
DE10317289A1 (en) Integrated circuit with multiple communication modes and associated operating procedure
DE4135830C2 (en) Parallel interface
DE10323854A1 (en) Universal Memory Card
DE10323458A1 (en) Storage system that allows fast processor operation while using flash memory that cannot be accessed directly
DE102004015535B4 (en) Data transmission interface and method
DE69921880T2 (en) Chip card with a memory content transfer control unit and data storage method in a chip card
DE60026768T2 (en) Mobile terminal with removable memory and SIM card function
EP0892952B1 (en) Communications system with a master station and at least one slave station
EP1800234B1 (en) Electronic module for programming chip cards comprising and/or without contacts
DE10214067A1 (en) High-speed data interface on a chip
DE102006021389B4 (en) Circuit arrangement and method for operating a circuit arrangement
DE102004059813A1 (en) Operating procedure for an electronic host card system and storage system
EP1163634B1 (en) Chip card with a device for loading personalisation data
DE10127124A1 (en) Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface
EP1635466B1 (en) Digital interface between a baseband processor and a high-frequency integrated circuit
DE10233429A1 (en) Double interface SD chip card has two internal bus circuits that can be changed and card coupled to adapter
DE102005008778B4 (en) System and method for changing a bus configuration
EP1101170B1 (en) Interface circuit and method for transferring data between a serial interface and a processor
DE19742459A1 (en) Device for the operation of a chip card and the data exchange between a chip card and a microprocessor-based system
EP1316891B1 (en) Data communication system

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection