DE10049988B4

DE10049988B4 - Phase estimation method for received signals of a navigation receiver and circuit for carrying out the method

Info

Publication number: DE10049988B4
Application number: DE2000149988
Authority: DE
Inventors: Alexander Dipl.-Ing. Steingaß
Original assignee: Deutsches Zentrum fuer Luft und Raumfahrt eV
Current assignee: Deutsches Zentrum fuer Luft und Raumfahrt eV
Priority date: 2000-10-06
Filing date: 2000-10-06
Publication date: 2005-04-14
Anticipated expiration: 2020-10-07
Also published as: DE10049988A1

Abstract

Phasenschätzverfahren für Empfangssignale eines Navigationsempfängers insbesondere des GPS (Global Positioning System) oder eines ähnlichen mit Unterstützung von Navigationssatelliten betriebenen Systems unter Verwendung einer DLL(Delay Locked Loop)-Schaltung, welche einen im empfangenen Signal enthaltenen Pseudozufallscode mit einem entsprechenden lokal erzeugten Pseudozufallscode korreliert und welche die aufgrund der sendeseitig vorgenommenen pseudozufälligen Phasenumtastungen des außerdem mit binären Datenbits z.B. in BPSK(Binary Phase Shift Keying)-Form modulierten HF-Trägers im empfangenen Signal vorliegenden Phasensprünge in entspreizender Weise wieder rückgängig macht, einer vom entspreizten Inphase-Signal der DLL-Schaltung gespeisten, inkohärenten PLL(Phase Locked Loop)-Schaltung, welche die Phase des Signal-Trägers schätzt und die Phase und Frequenz des Inphase-Signals entsprechend korrigiert, und eines Datenbit-Entscheiders, dem zur Detektion der Datenbits über ein Integrierglied das die modulierten Datenbits enthaltende Inphase-Signal zugeführt wird, dadurch gekennzeichnet, daß das ausgangsseitige Inphase-Signal der DLL-Schaltung (15) um das im Datenbit-Entscheider (17) jeweils ermittelte und somit dann bekannte Datenbit der Datenbit-Modulation korrigiert wird, so daß ein Signal gebildet wird, das...Phase estimation methods for received signals a navigation receiver in particular the GPS (Global Positioning System) or a similar with support navigation satellite operated system using a DLL (Delay Locked Loop) circuit, which contains a signal contained in the received signal Pseudo-random code with a corresponding locally generated pseudo-random code correlated and which are based on the transmission side pseudorandom Phase shift keypads as well with binary data bits e.g. in BPSK (Binary Phase Shift Keying) form modulated RF carrier in the received signal present phase jumps in a despreading manner undo, one fed by the despread Inphase signal of the DLL circuit, incoherent PLL (Phase Locked Loop) circuit, which estimates the phase of the signal carrier and the phase and frequency of the in-phase signal are corrected accordingly, and a data bit decoder, which is used to detect the data bits via a Integrator the inphase signal containing the modulated data bits supplied is, characterized in that the output side in-phase signal the DLL circuit (15) to that in the data bit decision (17) respectively determined and thus then known data bit of the data bit modulation corrected will, so that one Signal is formed, which ...

Description

Die Erfindung betrifft ein Phasenschätzverfahren für Empfangssignale eines Navigationsempfängers insbesondere des GPS (Global Positioning System) oder eines ähnlichen Systems unter Verwendung einer DLL(Delay Locked Loop)-Schaltung, welche einen im empfangenen Signal enthaltenen Pseudozufallscode mit einem entsprechenden lokal erzeugten Pseudozufallscode korreliert und welche die aufgrund der sendeseitig vorgenommenen pseudozufälligen Phasenumtastungen des außerdem mit binären Datenbits beispielsweise in BPSK(Binary Phase Shift Keying)-Form modulierten HF-Trägers im empfangenen Signal vorliegenden Phasensprünge in entspreizender Weise wieder rückgängig macht, einer vom entspreizten Inphase-Signal der DLL-Schaltung gespeisten, inkohärenten PLL(Phase Locked Loop)-Schaltung, welche die Phase des Signal-Trägers schätzt und die Phase und Frequenz des Inphase-Signals entsprechend korrigiert, und eines Datenbit-Entscheiders, dem zur Detektion der Datenbits über ein Integrierglied das die modulierten Datenbits enthaltende Inphase-Signal zugeführt wird.The The invention relates to a phase estimation method for received signals a navigation receiver especially the GPS (Global Positioning System) or similar Systems using a DLL (Delay Locked Loop) circuit, which a pseudo-random code contained in the received signal with a corresponding locally generated pseudo-random code correlates and which are the pseudo-random phase shift keying on the transmit side that as well with binary For example, data bits are modulated in BPSK (Binary Phase Shift Keying) form HF carrier in received signal present phase jumps in a despreading manner undo, one fed by the despread Inphase signal of the DLL circuit, incoherent PLL (Phase Locked Loop) circuit, which estimates the phase of the signal carrier and corrects the phase and frequency of the in-phase signal accordingly, and a data bit decoder for detecting the data bits via a Integrator the inphase signal containing the modulated data bits supplied becomes.

Außerdem betrifft die Erfindung eine Navigationsempfängerschaltung zur Durchführung des Verfahrens.It also concerns the invention a navigation receiver circuit for performing the Process.

Bekannte, mit höherer Genauigkeit arbeitende Empfänger zur Auswertung der Signale von Navigationssatelliten, beispielsweise des GPS-Systems, GLONASS-Systems oder Galileo-Systems, benutzen sowohl die Gruppenlaufzeit als auch die Phase des HF-Trägers zur geographischen Positionsschätzung. Zur Bestimmung der Entfernung zwischen einem Navigationssatelliten und dem Empfänger wird dabei gewöhnlich zunächst mittels einer DLL-Schaltung die Phase des sendeseitig, also satellitenseitig dem HF-Träger zusätzlich zu Datenbits mit Phasenmodulation aufmodulierten Pseudozufallscodes und anschließend mittels einer inkohärenten PLL-Schaltung, insbesondere einer Costas-PLL, die Trägerphase geschätzt, vgl. hierzu beispiels weise H.I. Ellowitz: "The Global Positioning System" in "Microwave Journal", April 1992, Seiten 24 bis 33, insbesondere 3 auf Seite 29, US-Patentschrift 5 901 183 oder B.W. Parkinson and J.J. Spilker: "Global Positioning System Theory and Applications, Volume I", vol. 163, Progress in Astronautics and Aeronautics, 1996.Known, more accurate receivers for evaluating the signals of navigation satellites, such as the GPS system, GLONASS system or Galileo system, use both the group delay and the phase of the RF carrier for geographic position estimation. In order to determine the distance between a navigation satellite and the receiver, the phase of the pseudo-random code modulated on the transmitter side in addition to data bits with phase modulation is usually initially by means of a DLL circuit and then by means of an incoherent PLL circuit, in particular a Costas PLL, the carrier phase estimated, cf. this example, HI Ellowitz: "The Global Positioning System" in "Microwave Journal", April 1992, pages 24 to 33, in particular 3 on page 29, US Pat. No. 5,901,183 or BW Parkinson and JJ Spilker: "Global Positioning System Theory and Applications, Volume I", vol. 163, Progress in Astronautics and Aeronautics, 1996.

Die PLL-Schaltung muß deswegen inkohärent ausgelegt sein, weil das Signal vom Navigationssatelliten, also beispielsweise das GPS-Signal, Daten enthält, die eine Phasenunsicherheit von ± 180° ergeben. GPS ist ein Direktsequenz-CDMA(DS-CDMA)-System. Jeder Navigationssatellit sendet einen 50 Bit/s-Datenstrom aus, der mittels eines Gold-Codes mit einer Länge von 1023 Bit gespreizt wird. Die Chiprate des Codes ist 1 MHz, die zu einem Prozeßgewinn von E_cw/E_chip = 30 dB führt. Hierbei bezeichnet E_cw die Energie pro Codewort und E_chip die Energie pro Chip.The PLL circuit must therefore be designed to be incoherent because the signal from the navigation satellite, such as the GPS signal, contains data that results in a phase uncertainty of ± 180 °. GPS is a direct sequence CDMA (DS-CDMA) system. Each navigation satellite transmits a 50-bit / sec data stream that is spread using a 1023-bit Gold code. The chip rate of the code is 1 MHz, resulting in a process gain of E _cw / E _chip = 30 dB. Here E _cw denotes the energy per codeword and E _chip the energy per chip.

Unter gewöhnlichen Empfangsbedingungen arbeitet GPS bei einem Signal/Rauschleistungsverhältnis C/N₀ = 45 dBHz; die belegte Bandbreite ist 20 MHz im Zweiseitenbandbetrieb. Wenn s_d das Datensignal, s_c der HF-Träger und s_co der Spreizcode ist, dann ergibt sich das GPS-Signal s_GPS folgendermaßen: SGPS = sd·Sc·Sco. (1) Under ordinary reception conditions, GPS operates at a signal to noise ratio C / N ₀ = 45 dBHz; the occupied bandwidth is 20 MHz in double sideband operation. If s _{d is} the data signal, s _{c is} the RF carrier and s _{co is} the spreading code, then the GPS signal s _GPS results as follows: S GPS = s d · S c · S co , (1)

Nachfolgend werden anhand eines in 1 dargestellten Blockschaltbilds der Schaltungsaufbau und die Arbeitsweise eines gewöhnlichen bekannten GPS-Navigationsempfängers beschrieben.The following are based on an in 1 illustrated block diagram of the circuitry and the operation of a conventional well-known GPS navigation receiver described.

Das von einem GPS-Navigationssatelliten ausgesendete Signal wird im GPS-Empfänger von einer Antenne 1 aufgenommen und über einen rauscharmen Verstärker 2 an einen ersten Eingang eines Mischers 3 geführt. Der Ausgang des Mischers 3 ist mit einer DLL(Delay Locked Loop)-Schaltung 4 verbunden, die zusammen mit einer nachfolgenden inkohärenten PLL(Phase Locked Loop)-Schaltung 5 ein wesentlicher Teil des GPS-Empfängers ist. Die DLL-Schaltung 4 dient zur Entspreizung des Signals und zur Gruppenlaufzeitschätzung, wogegen die PLL-Schaltung 5 zur Phasenschätzung des HF-Trägers vorgesehen ist.The signal emitted by a GPS navigation satellite is received by an antenna in the GPS receiver 1 recorded and via a low-noise amplifier 2 to a first input of a mixer 3 guided. The output of the mixer 3 is with a DLL (Delay Locked Loop) circuit 4 connected to a subsequent incoherent PLL (Phase Locked Loop) circuit 5 is an integral part of the GPS receiver. The DLL circuit 4 is used to despread the signal and group delay estimation, whereas the PLL circuit 5 is provided for phase estimation of the RF carrier.

Zunächst wird während einer sogenannten Akquisitionsphase die DLL-Schaltung 4 in einen Nachführungsbetrieb (Tracking-Mode) gebracht. Im Nachführungsbetrieb entspreizt die DLL-Schaltung 4 dann das empfangene Signal, wobei sich die für die Gruppenlaufzeitschätzung benutzte Codephase und ein entspreiztes Inphase-Signal am Ausgang der DLL-Schaltung 4 ergeben. Unter der Voraussetzung einer optimalen Synchronisation der DLL-Schaltung 4 ergibt sich für das Inphase-Signal s_inphase: sinphase = sd·Sc. (2) First, during a so-called acquisition phase, the DLL circuit 4 brought into a tracking mode (tracking mode). In the tracking mode, the DLL circuit despread 4 then the received signal, wherein the code phase used for the group delay estimation and a despread inphase signal at the output of the DLL circuit 4 result. Assuming optimal synchronization of the DLL circuit 4 results for the in-phase signal s _inphase : s inphase = s d · S c , (2)

Im Inphase-Signal ist also der signalspreizende Pseodozufallscode aus dem Signal entfernt. Im nächsten Schritt wird eine Schätzung der HF-Trägerphase ausgeführt. Da das Inphase-Signal sinphase sowohl das Bitdatensignal s_d als auch das Trägersignal s_c enthält, ist zur Phasenschätzung eine inkohärente PLL-Schaltung 5 zu benutzen.In the in-phase signal, therefore, the signal-spreading pseudo-random code is removed from the signal. In the next step, an estimate of the RF carrier phase is performed. Since the in-phase signal sinphase contains both the bit data signal s _d and the carrier signal s _c , the phase estimation is an incoherent PLL circuit 5 to use.

Als inkohärente PLL-Schaltung 5 wird im in 1 dargestellten bekannten GPS-Empfänger eine sogenannte Costas-PLL-Schaltung verwendet, die einen Re-Inphasenkanal 6 und einen Im-Quadraturkanal 7, die mittels eines Mischers 8 zusammengefaßt werden, und ein Schleifenfilter 9 sowie einen spannungsgesteuerten Oszillator (VCO) 10 enthält. Das vom spannungsge steuerten Oszillator 10 abgegebene geschätzte Phasen- und Frequenzsignal steuert den zweiten Eingang des Mischers 3 an. Bei der Trägerphasenschätzung in der inkohärenten Costas-PLL-Schaltung 5 spielen die dem GPS-Signal aufmodulierten Datenbits keine Rolle, da die Costas-PLL aufgrund der Quadrierung diese ausfiltern kann.As incoherent PLL circuit 5 will be in 1 illustrated known GPS receiver uses a so-called Costas PLL circuit having a Re-in-phase channel 6 and an in-quadrature channel 7 that by means of a mixer 8th be summarized, and a loop filter 9 and a voltage controlled oscillator (VCO) 10 contains. The voltage-controlled oscillator 10 delivered estimated phase and frequency signal controls the second input of the mixer 3 at. In the carrier phase estimation in the incoherent Costas PLL circuit 5 The data bits modulated on the GPS signal are irrelevant, since the Costas PLL can filter these out due to squaring.

Aufgrund der Mischung des vom spannungsgesteuerten Oszillator 10 ausgegebenen Phasen- und Frequenzsignals mit dem empfangenen Signal im Mischer 3 wird das von der DLL-Schaltung 4 an ihrem Ausgang abgegebene Inphase-Signal um die mittels der inkohärenten Costas-PLL-Schaltung geschätzte Trägerphase korrigiert. Das Resultat sind die BPSK-modulierten Bits und ein Fehler, der durch das Rauschen bedingt ist. Anschließend wird in einem Integrierglied 11 über ein Bit integriert. Dann können in einem Datenbit-Entscheider 12 die Datenbits detektiert werden.Due to the mixture of the voltage controlled oscillator 10 output phase and frequency signal with the received signal in the mixer 3 This is done by the DLL circuit 4 corrected in-phase signal output at its output corrected by the carrier phase estimated by the incoherent Costas PLL circuit. The result is the BPSK modulated bits and an error due to the noise. Subsequently, in an integrator 11 integrated over one bit. Then in a data bit decision maker 12 the data bits are detected.

2 zeigt das Funktionsdiagramm einer inkohärenten Costas-PLL-Schaltung im Vergleich zu demjenigen einer kohärenten PLL-Schaltung, wobei an der Abszisse das Signal/Rauschleistungsverhältnis C/N₀[dBHz] am Empfängereingang und an der Ordinate der Nachführjitter (Tracking Jitter) σ[m] angetragen sind. Das die kohärente PLL-Schaltung betreffende Diagramm ist hierbei mit durchgezogener Linie und das die inkohärente Costas-PLL-Schaltung betreffende Diagramm mit gestrichelter Linie dargestellt. 2 shows the functional diagram of an incoherent Costas PLL circuit compared to that of a coherent PLL circuit, wherein the abscissa the signal / noise ratio C / N ₀ [dBHz] at the receiver input and the ordinate of the tracking jitter σ [m ] are offered. The diagram concerning the coherent PLL circuit is shown here with a solid line and the diagram concerning the incoherent Costas PLL circuit is shown with a dashed line.

Im Bereich II besteht bei zunehmendem Signal/Rauschleistungsverhältnis C/N₀[dBHz] eine lineare Abnahme des Nachführjitters σ[m]. Im Bereich I gewinnt der sogenannte Quadraturverlust (Squaring Loss), der auch im bereits angesprochenen Buch von B.W. Parkinson und J. J. Spilker erläutert ist, immer mehr an Bedeutung und läßt sich im Vergleich zur kohärenten PLL-Schaltung klar erkennen. Er verursacht bei abnehmendem Signal/Rauschleistungsverhältnis C/N₀[dBHz] eine überlineare Abnahme der Genauigkeit der Phasenschätzung. Da GPS bei C/N₀ = 45 dBHz und darunter arbeitet, ist dieser Effekt bei einer GPS-Phasenschätzung im Empfänger sehr erheblich.In region II there is a linear decrease of the tracking jitter σ [m] with increasing signal / noise ratio C / N ₀ [dBHz]. In area I, the so-called quadrature loss (squaring loss), which is also explained in the already mentioned book by BW Parkinson and JJ Spilker, is gaining in importance and can be clearly recognized in comparison with the coherent PLL circuit. It causes a linear decrease in phase estimation accuracy as the signal-to-noise ratio C / N ₀ [dBHz] decreases. Since GPS works at C / N ₀ = 45 dBHz and below, this effect is very significant for a GPS phase estimate in the receiver.

Aus DE 29 27 943 ist eine Empfangseinrichtung für Spread Spectrum Multiple Access (SSMA)-Signale mit einer Costas-Regelschleife und einer Verzögerungsregelschleife bekannt. Aus US 4,841,545 ist eine synchrone Nachführeinrichtung für einen Empfänger in einem direkten Spread Spectrum-Kommunikationssystem bekannt, in welchem eine Trägerfrequenz und ein Pseudo-Rauschcode kohärent sind. Ferner ist eine der Empfangseinrichtung der vorgenannten Druckschrift funktionsäquivalente Serienschaltung mit DLL und nachfolgender Costas-Regelschleife vorgesehen. Aus US 5,477,195 ist schließlich noch bekannt, mittels eines "Third Correlator" die Daten eines GPS-Signals zu bestimmen und bei dessen Aufbereitung entsprechend zu berücksichtigen.Out DE 29 27 943 is a receiving device for spread spectrum multiple access (SSMA) signals with a Costas control loop and a delay locked loop known. Out US 4,841,545 For example, there is known a synchronous tracking device for a receiver in a direct spread spectrum communication system in which a carrier frequency and a pseudo noise code are coherent. Furthermore, one of the receiving device of the aforementioned document functionally equivalent series circuit with DLL and subsequent Costas control loop is provided. Out US 5,477,195 Finally, it is still known to determine the data of a GPS signal by means of a "third correlator" and to take it into account when preparing it.

Der Erfindung liegt die Aufgabe zu Grunde, ein Phasenschätzverfahren für Empfangssignale eines Navigationsempfängers insbesondere des GPS (Global Positioning System) oder eines ähnlichen satellitengestützten Systems zu schaffen, das hochpräzise arbeitet und dies auch im angesprochenen Bereich eines abnehmenden Signal/Rauschleistungsverhältnisses. Darüber hinaus soll eine dieses genau arbeitende Verfahren durchführende Navigationsempfängerschaltung geschaffen werden, die wenig zusätzlichen technischen Aufwand im Vergleich zu den angesprochenen bekannten Schaltungen erfordert, wobei sich dieser technische Mehraufwand ohne Schwierigkeiten auch in das Konzept der bestehenden Navigationsempfängeraufbauten integrieren läßt.Of the The invention is based on the object, a phase estimation method for received signals a navigation receiver especially the GPS (Global Positioning System) or similar satellite-based To create a system that is highly accurate works and this also in the mentioned area of a decreasing Signal / noise ratio. About that In addition, a navigation receiver circuit implementing this method which operates precisely should be implemented be created, the little extra technical effort compared to the mentioned known Circuits requires, with this additional technical effort without Difficulties also in the concept of existing navigation receiver structures integrate.

Gemäß der Erfindung, die sich auf ein Verfahren der eingangs genannten Art bezieht, wird diese Aufgabe dadurch gelöst, daß das ausgangsseitige Inphase-Signal der DLL-Schaltung um das im Datenbit-Entscheider jeweils ermittelte und somit dann bekannte Datenbit der Datenbit-Modulation korrigiert wird, so daß ein Signal gebildet wird, das zwar die Trägerphase, jedoch nicht mehr das aufmodulierte Datensignal enthält, daß dann mittels einer kohärenten PLL-Schaltung eine Phasenschätzung des Trägers durchgeführt wird und daß zur Erzielung eines korrekten absoluten Phasenschätzwertes der mit der inkohärenten PLL-Schaltung ermittelte grobe Phasenschätzwert zu dem mittels der kohärenten PLL-Schaltung ermittelten Phasenschätzwert addiert wird.According to the invention, which relates to a method of the type mentioned, is solved this task by that this output-side in-phase signal of the DLL circuit to that in the data bit decider respectively determined and thus known data bits of the data bit modulation is corrected so that a Signal is formed, although the carrier phase, but not more the modulated data signal contains that then by means of a coherent PLL circuit a phase estimate of the carrier carried out and that to Achieving a correct absolute phase estimate of the incoherent PLL circuit determined rough phase estimate to the means of the coherent PLL circuit determined phase estimate is added.

Beim Verfahren nach der Erfindung wird die Erkenntnis ausgenutzt, daß bei GPS und ähnlichen Satellitennavigationssystemen das Signal/Rausch-Verhältnis extrem hoch ist und Bitfehler bei der Datenübertragung zu den Empfängern praktisch nicht vorkommen. Daher kann das Inphase-Signal um die BPSK-Modulation der Datenbits korrigiert werden. Das so entstandene Signal enthält dann keine parasitäre BPSK-Modulation mehr, so daß dem erfindungsgemäßen Einsatz einer kohärenten PLL-Schaltung nichts mehr im Wege steht. Je mehr das Signal/Rauschleistungsverhältnis abnimmt, um so höher ist beim zusätzlich eine kohärente PLL-Schaltung einsetzenden Verfahren nach der Erfindung der Gewinn im Vergleich zur bekannten Standardlösung, die nur eine inkohärente PLL-Schaltung vorsieht. Ein Gewinn bis zu 3 dB ist bei Anwendung des Verfahrens nach der Erfindung demgegenüber ohne weiteres möglich.In the method according to the invention, the knowledge is exploited that in GPS and similar satellite navigation systems, the signal / noise ratio is extremely high and bit errors in the data transmission to the receivers practically do not occur. Therefore, the in-phase signal can be corrected by the BPSK modulation of the data bits. The resulting signal then no longer contains parasitic BPSK modulation, so that nothing stands in the way of the inventive use of a coherent PLL circuit. The more the signal / noise power ratio decreases, the higher the additional use of a coherent PLL circuit method according to the invention, the gain compared to the known Stan dardlösung, which provides only one incoherent PLL circuit. In contrast, a gain of up to 3 dB is readily possible when using the method according to the invention.

Da das Verfahren nach der Erfindung nicht viel rechnerische Komplexität verursacht, besteht kein Problem, es in bereits vorhandene Empfängerstrukturen zu integrieren.There the method according to the invention does not cause much computational complexity, There is no problem with it in existing receiver structures to integrate.

Eine vorteilhafte Weiterbildung des Verfahrens nach der Erfindung besteht darin, daß zum Ausgleich der in Verbindung mit der Erzielung der Datenentscheidung gegebenen Integrationszeit das um das detektierte Datenbit zu korrigierende ausgangsseitige Inphase-Signal der DLL-Schaltung entsprechend verzögert wird und daß der mit der inkohärenten PLL-Schaltung ermittelte grobe Phasenschätzwert, der zu dem mittels der kohärenten PLL-Schaltung ermittelten Phasenschätzwert addiert wird, vor dieser Addition ebenfalls entsprechend verzögert wird.A advantageous development of the method according to the invention in that to the Compensation in connection with the achievement of the data decision given integration time to be corrected by the detected data bit Output side in-phase signal of the DLL circuit is delayed accordingly and that the with the incoherent PLL circuit determined coarse phase estimate, to the means of the coherent one PLL circuit determined phase estimate is added before this Addition is also delayed accordingly.

Die ermittelten Datenbits werden in zweckmäßiger Weise um im übertragenen Signal enthaltene Fehler korrigiert, und die so korrigierten Daten werden aus dem Signal entfernt, das dann die Trägerphase, jedoch nicht mehr die aufmodulierten Daten enthält.The determined data bits are converted in an appropriate manner in the Signal errors are corrected, and the data thus corrected becomes removed from the signal, then the carrier phase, but not more contains the modulated data.

Eine Navigationsempfängerschaltung zur Durchführung des Verfahrens nach der Erfindung zeichnet sich dadurch aus, daß im Anschluß an eine Empfangsantenne und einen rauscharmen Verstärker die DLL-Schaltung zur Entspreizung des empfangenen Signals und nachfolgend die inkohärente PLL-Schaltung zur Bildung des groben Phasenschätzwertes des HF-Trägers vorgesehen sind, daß der DLL-Schaltung zur Phasen- und Frequenzkorrektur des empfangenen Signals und damit auch des von der DLL-Schaltung ausgegebenen Inphase-Signals noch ein Mischer vorgeschaltet ist, dem zum einen das verstärkte empfangene Signal und zum anderen der grobe Phasenschätzwert aus der inkohärenten PLL-Schaltung zugeführt werden, daß an den das Inphase-Signal führenden Ausgang der DLL-Schaltung das Integrierglied und im Anschluß daran der Datenbit-Entscheider angeschlossen sind, daß der das Inphase-Signal führende Ausgang der DLL-Schaltung mit dem ersten Eingang eines weiteren Mischers verbunden ist, dessen zweiter Eingang am Ausgang des Datenbit-Entscheiders und dessen Ausgang an der kohärenten PLL-Schaltung angeschlossen ist, daß der den groben Phasenschätzwert ausgebende Ausgang der inkohärenten PLL-Schaltung mit dem einen Eingang eines Addierers und der Ausgang der kohärenten PLL-Schaltung mit dem anderen Eingang dieses Addierers verbunden ist und daß am Ausgang des Addierers der korrekte absolute Phasenschätzwert ansteht.A Navigation receiver circuit to carry out of the method according to the invention is characterized in that following a receiving antenna and a low-noise amplifier the DLL circuit for despreading the received signal and subsequently the incoherent PLL circuit to form the coarse phase estimate of the HF carrier are provided that the DLL circuit for phase and frequency correction of the received Signal and thus also of the output from the DLL circuit in-phase signal another mixer is connected, to which the amplified received Signal and the coarse phase estimate from the incoherent PLL circuit supplied be that on leading to the in-phase signal Output of the DLL circuit the integrator and subsequently connected to the data bit decision that the inphase signal leading output the DLL circuit with the first input of another mixer whose second input is at the output of the data bit decoder and its output at the coherent PLL circuit is connected, that of the coarse phase estimate output Output of the incoherent PLL circuit with the one input of an adder and the output the coherent one PLL circuit connected to the other input of this adder is and that am Output of the adder the correct absolute phase estimate is present.

Bei einer solchen Navigationsempfängerschaltung ist in vorteilhafter Weise zum einen im Verbindungsweg zwischen dem das Inphase-Signal führenden Ausgang der DLL-Schaltung und dem ersten Eingang des weiteren Mischers und zum anderen im Verbindungsweg zwischen dem Ausgang der inkohärenten PLZ-Schaltung und dem betreffenden Eingang des Addierers ein Verzögerungsglied eingeschaltet, dessen Verzögerungszeit jeweils im wesentlichen der Integrationsdauer des Integriergliedes vor dem Datenbit-Entscheider entspricht. Die inkohärente PLL-Schaltung kann in vorteilhafter Weise eine Costas-PLL-Schaltung sein.at such a navigation receiver circuit is advantageously on the one hand in the connection path between leading to the in-phase signal Output of the DLL circuit and the first input of the other mixer and on the other hand in the connection path between the output of the incoherent PLZ circuit and the respective input of the adder a delay element switched on, its delay time in each case essentially the integration period of the integrator before corresponds to the data bit decision maker. The incoherent PLL circuit can be used in advantageously be a Costas PLL circuit.

Im Verbindungsweg zwischen dem Ausgang des Datenbit-Entscheiders und dem zweiten Eingang des weiteren Mischers kann in vorteilhafter Weise noch eine Fehlerkorrekturschaltung vorgesehen werden, welche die ermittelten Datenbits um im übertragenen Signal enthaltene Fehler korrigiert. Die Bandbreite der DLL-Schaltung liegt zweckmäßig bei etwa 1 bis 2 Hz. Die Bandbreite der inkohärenten PLL-Schaltung, beispielsweise also der Costas-PLL-Schaltung, ist aufgrund der niedrigen Datenbitrate ebenfalls sehr niedrig und kann bei etwa 2 Hz liegen.in the Connection path between the output of the data bit decider and the second input of the other mixer can in an advantageous Way still be provided an error correction circuit, which the determined data bits in the transmitted Corrected signal errors. The bandwidth of the DLL circuit is appropriate at about 1 to 2 Hz. The bandwidth of the incoherent PLL circuit, for example So the Costas PLL circuit is due to the low data bit rate also very low and can be at about 2 Hz.

Die Integrationszeit des dem Datenbit-Entscheider vorgeschalteten Integriergliedes ist zweckmäßig so bemessen, daß nach erfolgreichem Ablauf der Akquisitionsphase, also während der einen Synchronbetrieb gewährleistenden Nachführungsphase, über ein Datenbit integriert wird, also über etwa 20 ms bei einem GPS-Datenbit.The Integration time of the integrator connected upstream of the data bit decider is appropriately sized that after Successful completion of the acquisition phase, ie during the ensuring a synchronous operation Follow-up phase, about one Data bit is integrated, so over about 20 ms for a GPS data bit.

Das Phasenschätzverfahren nach der Erfindung und eine dieses Verfahren durchführende Navigationsempfängerschaltung werden nachfolgend noch anhand von Zeichnungen erläutert. Es zeigen:The Phase estimation methods according to the invention and a navigation receiver circuit implementing this method will be explained below with reference to drawings. It demonstrate:

1 den bereits vorher beschriebenen Blockschaltbildaufbau einer bekannten gebräuchlichen GPS-Navigationsempfängerschaltung; 1 the previously described block diagram structure of a known conventional GPS navigation receiver circuit;

2 die ebenfalls bereits vorher beschriebenen Funktionsdiagramme einer Costas-PLL-Schaltung (gestrichelte Linie) und einer kohärenten PLL-Schaltung (durchgezogene Linie); 2 the previously described functional diagrams of a Costas PLL circuit (dashed line) and a coherent PLL circuit (solid line);

3 den Blockschaltbildaufbau eines Ausführungsbeispiels einer GPS-Navigationsempfängerschaltung nach der Erfindung; 3 the block diagram of an embodiment of a GPS navigation receiver circuit according to the invention;

4 den Blockschaltbildaufbau eines demgegenüber ergänzten Ausführungsbeispiels einer GPS-Navigationsempfängerschaltung nach der Erfindung; 4 the block diagram structure of a contrast supplemented embodiment of a GPS navigation receiver circuit according to the invention;

5 in einer Diagrammdarstellung die Bitfehlerquoten sowohl bei einer uncodierten Übertragung (gestrichelte Linie) als auch bei einer Verbindung (Union Bound) mit dem bei GPS verwendeten erweiterten (32,26) Hamming-Code (durchgezogene Linie) in Abhängigkeit vom am Empfängereingang vorliegenden Signal/Rauschleistungsverhältnis, und 5 in a diagrammatic representation the bit error rates both in an uncoded transmission (dashed line) and a Union Bound with the extended (32,26) Hamming code (solid line) used in GPS depending on the present at the receiver input signal / noise power ratio , and

6 das Funktionsdiagramm einer standardmäßig bekannten Costas-PLL-Schaltung (gestrichelte Linie) und im Vergleich dazu dasjenige einer erfindungsgemäß ausgebildeten Schaltungskombination aus einer inkohärenten und einer kohärenten PLL-Schaltung (durchgezogene Linie mit Meßpunkten). 6 the functional diagram of a standard known Costas PLL circuit (dashed line) and compared to that of an inventively designed circuit combination of an incoherent and a coherent PLL circuit (solid line with measuring points).

In 3 ist das Blockschaltbild eines Ausführungsbeispiels einer entsprechend der Erfindung ausgebildeten GPS-Naviga tionsempfängerschaltung dargestellt. Das von einem GPS-Navigationssatelliten ausgestrahlte Signal, das binäre Datenbits in BPSK(Binary Phase Shift Keying)-modulierter Form auf einem HF-Träger enthält und außerdem durch einen Pseudozufallscode in der Bandbreite gespreizt ist, wird im in 3 abgebildeten Empfänger von einer Antenne 13 aufgenommen, in einem rauscharmen Verstärker 14 verstärkt und dann mit Hilfe einer DLL-Schaltung 15 entspreizt.In 3 the block diagram of an embodiment of a trained according to the invention GPS Naviga tion receiver circuit is shown. The signal radiated by a GPS navigation satellite which contains binary data bits in BPSK (Binary Phase Shift Keying) modulated form on an RF carrier and which is also spread in bandwidth by a pseudo-random code is disclosed in US Pat 3 imaged receiver from an antenna 13 recorded in a low-noise amplifier 14 amplified and then with the help of a DLL circuit 15 despreads.

Die typische Schleifenbandbreite für die DLL-Schaltung 15 liegt bei 1 bis 2 Hz. Das entspreizte Inphase-Signal aus der DLL-Schaltung 15 wird dann einer inkohärenten Costas-PLL-Schaltung 16 zugeführt, die ebenso eine sehr niedrige Bandbreite von beispielsweise 2 Hz aufweist. Diese niedrige Bandbreite ist erforderlich, weil die Datenbitrate ziemlich gering ist.The typical loop bandwidth for the DLL circuit 15 is at 1 to 2 Hz. The despread Inphase signal from the DLL circuit 15 then becomes an incoherent Costas PLL circuit 16 fed, which also has a very low bandwidth, for example, 2 Hz. This low bandwidth is required because the data bit rate is quite low.

Das Ergebnis aus der Costas-PLL-Schaltung 16 ist ein grober Schätzwert der HF-Trägerphase. Dieser wird dazu benutzt, über einen Mischer 17 die Phase und Frequenz vor der DLL-Schaltung 15 zu korrigieren. Da diese Korrektur innerhalb einer geschlossenen Schleife abläuft, in welcher also auch die DLL-Schaltung 15 eingeschlossen ist, kann das Inphase-Signal dazu benutzt werden, die Datenbits zu detektieren.The result from the Costas PLL circuit 16 is a rough estimate of the RF carrier phase. This is used over a mixer 17 the phase and frequency before the dll circuit 15 to correct. Since this correction runs within a closed loop, in which also the DLL circuit 15 is included, the in-phase signal can be used to detect the data bits.

Nach erfolgreicher Beendigung des Akquisitionsvorgangs wird das Datensignal beim stetige Synchronität herbeiführenden Nachführen (Tracking Mode) mittels eines Integriergliedes 18 über eine Zeitdauer von etwa 20 ms integriert. Mittels eines Datenbit-Entscheiders 19 erfolgt dann eine Datenbitdetektion. Der sich ergebende Datenstrom kann zwar prinzipiell noch durch Verwendung eines Decoders für den verwendeten erweiterten Hamming-Code korrigiert werden, was jedoch nicht erforderlich ist, wie Versuche und Simulationen gezeigt haben. Bis hierher entspricht diese Schaltung im wesentlichen den bekannten GPS-Navigationsempfängerschaltungen, also z.B. derjenigen nach 1.After successful completion of the acquisition process, the data signal in tracking synchronous tracking (tracking mode) by means of an integrator 18 integrated over a period of about 20 ms. By means of a data bit decider 19 then a data bit detection takes place. Although the resulting data stream can still be corrected in principle by using a decoder for the extended Hamming code used, but this is not required, as experiments and simulations have shown. Up to this point, this circuit essentially corresponds to the known GPS navigation receiver circuits, that is to say, for example 1 ,

Bei der in 3 dargestellten GPS-Navigationsempfängerschaltung wird aber darüber hinaus das Inphase-Signal der DLL-Schaltung 15 dazu herangezogen, um es selbst um die im Datenbit-Entscheider 19 detektierten und damit dann bekannten Datenbits zu korrigieren. Da die im Zuge der Datendetektion im Integrierglied 18 durchgeführte Integration eine Verzögerung hervorruft, erfolgt die diesbezügliche Entnahme des Inphase-Signals über ein Verzögerungsglied 20.At the in 3 However, GPS navigation receiver circuit shown is also the in-phase signal of the DLL circuit 15 used for that purpose even in the data bit decision maker 19 detected and then correct known data bits. Since in the course of the data detection in the integrator 18 performed integration causes a delay takes place, the relevant removal of the in-phase signal via a delay element 20 ,

Am Ausgang eines Mischers 21, dem als Eingangssignale zum einen das im Verzögerungsglied 20 verzögerte Inphase-Signal der DLL-Schaltung und zum anderen die Datenbits aus dem Datenbit-Entscheider 19 zugeführt werden, liegt dann ein Signal vor, das die HF-Trägerphase, aber nicht mehr das Datenbitsignal enthält. Dadurch wird zur Phasenschätzung des HF-Trägers die Benutzung einer kohärenten PLL-Schaltung 22 möglich gemacht, die an den Ausgang des Mischers 21 angeschlossen ist.At the exit of a mixer 21 , as the input signals on the one hand in the delay element 20 delayed in-phase signal of the DLL circuit and on the other hand the data bits from the data bit decider 19 are supplied, then there is a signal that contains the RF carrier phase, but not the data bit signal. As a result, the phase estimation of the RF carrier becomes the use of a coherent PLL circuit 22 made possible to the output of the mixer 21 connected.

Damit eine korrekte absolute Phasenmessung erreicht werden kann, wird der vom Ausgang der inkohärenten Costas-PLL-Schaltung 16 herangeführte grobe Phasenschätzwert zum Schätzwert aus der kohärenten PLL-Schaltung 22 mittels eines Addierers 23 addiert, wobei im Zuführungsweg des groben Phasenschätzwertes zum Addierer 23 noch ein Verzögerungsglied 24 eingefügt ist, dessen Verzögerungszeit im wesentlichen derjenigen des Verzögerungsgliedes 20 und damit auch der Integrationsdauer des Integriergliedes 18 entspricht. Am Ausgang des Addierers 23 liegt dann der genaue und korrekte absolute Phasenschätzwert vor.In order for a correct absolute phase measurement to be achieved, the output from the incoherent Costas PLL circuit becomes 16 introduced coarse phase estimate to the estimate from the coherent PLL circuit 22 by means of an adder 23 wherein, in the feed path of the coarse phase estimate to the adder 23 another delay element 24 whose delay time is substantially that of the delay element 20 and thus also the integration duration of the integrator 18 equivalent. At the output of the adder 23 then the exact and correct absolute phase estimate is available.

Die im Blockschaltbild der 4 dargestellte Navigationsempfängerschaltung unterscheidet sich gegenüber derjenigen in 3 nur dadurch, daß im Verbindungsweg zwischen dem Ausgang des Datenbit-Entscheiders 19 und dem zweiten Eingang des Mischers 21 zusätzlich eine Fehlerkorrekturschaltung 25 vorgesehen ist. Diese Fehlerkorrekturschaltung 25 korrigiert die ermittelten Datenbits um im übertragenen Signal enthaltene Fehler.The block diagram of the 4 The navigation receiver circuit shown differs from that in FIG 3 only in that in the connection path between the output of the data bit decoder 19 and the second input of the mixer 21 in addition an error correction circuit 25 is provided. This error correction circuit 25 corrects the detected data bits by errors contained in the transmitted signal.

Bei der in den Beispielen in 3 und 4 dargestellten GPS-Navigationsempfängerschaltungen nach der Erfindung wird die Erkenntnis und Tatsache ausgenutzt, daß bei einer GPS-Übertragung das Signal/Rauschleistungsverhältnis extrem hoch ist und deswegen Datenbitfehler praktisch nicht vorkommen.When in the examples in 3 and 4 illustrated GPS navigation receiver circuits according to the invention, the knowledge and fact is exploited that in a GPS transmission, the signal / noise power ratio is extremely high and therefore data bit errors practically do not occur.

Auf diesen Zusammenhang wird nachfolgend in Verbindung mit 5 noch eingegangen, welche die Bitfehlerquoten BER zum einen einer uncodierten BPSK-Übertragung (gestrichelte Linie) und zum anderen einer Verbindung (Union Bound) mit dem bei GPS verwendeten erweiterten (32, 26) Hamming-Code (durchgezogene Linie) in Abhängigkeit vom Signal/Rauschleistungsverhältnis C/N₀ am Empfängereingang zeigen.This connection will be described below in connection with 5 still received, which the bit error rates BER for an un coded BPSK transmission (dashed line) and, on the other hand, a Union Bound connection with the extended (used in GPS) 32 . 26 ) Hamming code (solid line) depending on the signal / noise ratio C / N ₀ at the receiver input point.

Unter der Voraussetzung eines gewöhnlichen Arbeitspunktes von C/N₀ = 45 dBHz besteht ein Signal/Rausch-Verhältnis E_c/N0 = –15 dB (E_c = Energie des Trägers, N₀ = Rauschleistungsdichte). Ein Signal ist nicht detektierbar. Nach Entspreizung liegt eine Codewort-Energie von E_cw = 15 dB vor. Für die GPS-Datenbitrate von 50 Bit/s wird eine Bit-Energie von E_b = 28 dB erreicht. Für eine uncodierte Übertragung wäre dies nahezu fehlerfrei.Assuming an ordinary operating point of C / N ₀ = 45 dBHz, there is a signal / noise ratio E _c / N ₀ = -15 dB (E _c = carrier energy, N ₀ = noise power density). A signal is not detectable. After despreading, there is a codeword energy of E _cw = 15 dB. For the GPS data bit rate of 50 bits / s, a bit energy of E _b = 28 dB is achieved. For an uncoded transmission, this would be almost error-free.

Bei einem Szenario des ungünstigsten Falles des Signal/Rauschleistungsverhältnisses von C/N₀ = 25 dBHz am Empfängereingang wird noch ein Verhältnis E_b/N₀ = 8 dB erreicht.In a worst-case scenario of the signal-to-noise ratio C / N ₀ = 25 dBHz at the receiver input, a ratio E _b / N ₀ = 8 dB is still reached.

In 5 ist klar zu erkennen, daß es innerhalb des C/N₀-Bereiches von 25...45 dBHz nahezu keine Fehler gibt.In 5 It can be clearly seen that there are almost no errors within the C / N ₀ range of 25 ... 45 dBHz.

In 6 ist das Funktionsdiagramm einer standardmäßig bekannten Costas-PLL-Schaltung (gestrichelte Linie) und im Vergleich dazu dasjenige der erfindungsgemäß ausgebildeten GPS-Empfängerschaltungskombination aus einer inkohärenten und einer kohärenten PLL-Schaltung (durchgezogene Linie mit Meßpunkten) dargestellt. Hierbei sind an der Abszisse das Signal/Rauschleistungsverhältnis C/N₀[dBHz] und an der Ordinate der Nachführjitter (Tracking Jitter) σ[m] angetragen. Es zeigt sich hier, daß der Gewinn durch die erfindungsgemäß ausgebildete GPS-Navigationsempfängerschaltung im Vergleich zur bekannten Standardlösung um so höher ist, je mehr das Signal/Rauschleistungsverhältnis abnimmt. Ein Gewinn von bis zu 3 dB ist hierdurch möglich.In 6 is the functional diagram of a standard known Costas PLL circuit (dashed line) and compared to that of the inventively designed GPS receiver combination of an incoherent and a coherent PLL circuit (solid line with measuring points) shown. In this case, the abscissa represents the signal / noise power ratio C / N ₀ [dBHz] and the ordinate of the tracking jitter σ [m]. It turns out here that the profit from the inventively designed GPS navigation receiver circuit in comparison to the known standard solution is higher, the more the signal / noise power ratio decreases. A gain of up to 3 dB is thereby possible.

11: Antenneantenna
22: Rauscharmer VerstärkerLow noise amplifier
33: Mischermixer
44: DLL(Delay Locked Loop)-SchaltungDLL (Delay Locked loop) circuit
55: PLL(Phased Locked Loop)-SchaltungPLL (Phased Locked loop) circuit
66: Re-InphasenkanalRe-Inphasenkanal
77: Im-QuadraturkanalIn-quadrature channel
88th: Mischermixer
99: Schleifenfilterloop filter
1010: Spannungsgesteuerter Oszillator (VCO)voltage controlled Oscillator (VCO)
1111: Integriergliedintegrating
1212: Datenbit-EntscheiderData bit decider
1313: Antenneantenna
1414: Rauscharmer VerstärkerLow noise amplifier
1515: DLL-SchaltungDLL circuit
1616: Costas-PLL-SchaltungCostas PLL circuit
1717: Mischermixer
1818: Integriergliedintegrating
1919: Datenbit-EntscheiderData bit decider
2020: Verzögerungsglieddelay
2121: Mischermixer
2222: Kohärente PLL-SchaltungCoherent PLL circuit
2323: Addiereradder
2424: Verzögerungsglieddelay
2525: FehlerkorrekturschaltungError correction circuit

Claims

Phase estimation method for received signals of a navigation receiver, in particular the GPS (Global Positioning System) or a similar system operated with navigation satellite support using a DLL (Delay Locked Loop) circuit, which correlates a pseudo-random code contained in the received signal with a corresponding locally generated pseudo-random code and which the due to the pseudo-random Phasenumtastungen made on the transmitting side also modulated with binary data bits in BPSK (binary phase shift keying) form RF carrier present in the received signal phase jumps in a despreading manner, one fed by the despread Inphase signal of the DLL circuit , incoherent PLL (Phase Locked Loop) circuit, which estimates the phase of the signal carrier and corrects the phase and frequency of the in-phase signal accordingly, and a data bit decoder, for detecting the data bits on an integrator is supplied with the modulated data bits containing in-phase signal, characterized in that the output side in-phase signal of the DLL circuit ( 15 ) in the data bit decision maker ( 17 ) respectively corrected and thus known data bit of the data bit modulation is corrected, so that a signal is formed, although the carrier phase, but no longer contains the modulated data signal that then by means of a coherent PLL circuit ( 22 ) a phase estimation of the carrier is performed and that to obtain a correct absolute phase estimate of the with the incoherent PLL circuit ( 16 ) is added to the determined by the coherent PLL circuit phase estimate value.

Phase estimation method according to Claim 1, characterized in that in order to compensate for the integration time given in connection with the achievement of the data decision, the output-side inphase signal of the DLL circuit (to be corrected by the detected data bit) ( 15 ) is delayed accordingly and that with the incoherent PLL circuit ( 16 ) determined coarse phase estimate resulting from the coherent PLL scarf tion ( 22 ) is added, is also delayed accordingly before this addition.

Phase estimation methods according to claim 1 or 2, characterized in that the determined Data bits in the transmitted Corrected signal errors and corrected data be removed from the signal, then the carrier phase, but not more contains the modulated data.

Navigation receiver circuit for carrying out the method according to one of Claims 1 to 3, characterized in that, following a receiving antenna ( 13 ) and a low-noise amplifier ( 14 ) the DLL circuit ( 15 ) for despreading the received signal and subsequently the incoherent PLL circuit ( 16 ) are provided for forming the coarse phase estimate of the RF carrier, that the DLL circuit for phase and frequency correction of the received signal and thus also of the output from the DLL circuit in-phase signal, a mixer ( 17 ), to which the amplified received signal and the coarse phase estimation value from the incoherent PLL circuit are fed, that to the output of the DLL circuit carrying the in-phase signal the integrator ( 18 ) and then the data bit decision maker ( 19 ) are connected, that the in-phase signal leading output of the DLL circuit to the first input of another mixer ( 21 ) whose second input is connected to the output of the data bit decoder and whose output to the coherent PLL circuit ( 22 ), the output of the incoherent PLL circuit outputting the coarse phase estimate is connected to the one input of an adder ( 23 ) and the output of the coherent PLL circuit is connected to the other input of this adder and that the correct absolute phase estimate is present at the output of the adder.

Navigation receiver circuit according to Claim 4, characterized in that, on the one hand, in the connection path between the output of the DLL circuit carrying the in-phase signal ( 15 ) and the first input of the further mixer ( 21 ) and on the other hand in the connection path between the output of the incoherent PLL circuit ( 16 ) and the respective input of the adder ( 23 ) a delay element ( 20 respectively. 24 ) is switched on, the delay time in each case substantially the integration period of the integrator ( 18 ) before the data bit decision maker ( 19 ) corresponds.

Navigation receiver circuit according to Claim 4 or 5, characterized in that the incoherent PLL circuit ( 16 ) is a Costas PLL circuit.

Navigation receiver circuit according to one of Claims 4 to 6, characterized in that in the connection path between the output of the data bit decider ( 19 ) and the second input of the further mixer ( 21 ) an error correction circuit ( 25 ) is provided.

Navigation receiver circuit according to one of Claims 4 to 7, characterized in that the bandwidth of the DLL circuit ( 15 ) is about 1 to 2 Hz.

Navigation receiver circuit according to one of Claims 4 to 8, characterized in that the bandwidth of the incoherent PLL circuit ( 16 ), eg the Costas PLL circuit, is very low due to the low data bit rate and is about 2 Hz.

Navigation receiver circuit according to one of Claims 4 to 9, characterized in that the integration time of the data bit decision maker ( 19 ) upstream integrator ( 18 ) is dimensioned so that after the acquisition phase, ie at the synchrony ensuring tracking phase (tracking mode), is integrated over a data bit, so about about 20 ms for a GPS data bit.