DE10026924A1 - Kompensationsbauelement - Google Patents

Kompensationsbauelement

Info

Publication number
DE10026924A1
DE10026924A1 DE10026924A DE10026924A DE10026924A1 DE 10026924 A1 DE10026924 A1 DE 10026924A1 DE 10026924 A DE10026924 A DE 10026924A DE 10026924 A DE10026924 A DE 10026924A DE 10026924 A1 DE10026924 A1 DE 10026924A1
Authority
DE
Germany
Prior art keywords
trench
compensation component
layers
zone
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10026924A
Other languages
English (en)
Inventor
Frank Pfirsch
Dirk Ahlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10026924A priority Critical patent/DE10026924A1/de
Priority to EP01112152A priority patent/EP1160871B1/de
Priority to DE50104523T priority patent/DE50104523D1/de
Priority to US09/867,502 priority patent/US6465869B2/en
Publication of DE10026924A1 publication Critical patent/DE10026924A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Abstract

Die Erfindung betrifft ein Kompensationsbauelement, bei dem eine Driftstrecke aus p- und n-leitenden Schichten (4, 3) besteht, die um einen Trench (2) geführt sind.

Description

Die vorliegende Erfindung betrifft ein Kompensationsbauele­ ment sowie ein Verfahren zu dessen Herstellung. Kompensa­ tionsbauelemente zeichnen sich bekanntlich dadurch aus, daß sie eine Driftstrecke aufweisen, die in Stromflußrichtung durch neben- oder übereinander angeordnete und einander ab­ wechselnde n- und p-leitende Gebiete aufgebaut ist. Diese n- und p-leitenden Gebiete sind dabei so hoch dotiert, daß sich ihre Ladungen gegenseitig kompensieren und im Sperrfall die gesamte Driftstrecke an Ladungen ausgeräumt wird. Im Durch­ laßfall tragen die n- und p-leitenden Gebiete aber deutlich höher als bei herkömmlichen Bauelementen Gebiete des einen Leitungstyps also beispielsweise n-leitende Gebiete, zum Stromfluß bei.
Kompensationsbauelemente haben so bei hoher Sperrfähigkeit einen kleinen Einschaltwiderstand Ron.
Kompensationsbauelemente lassen sich bekanntlich sowohl als Vertikalbauelemente als auch als Lateralbauelemente konzipie­ ren (vgl. hierzu US 4 754 310 und US 5 216 275). Bei Verti­ kalbauelementen befinden sich beispielsweise Sourceelektrode und Gateelektrode auf einer Oberseite eines Halbleiterkör­ pers, während die Drainelektrode auf der zur Oberseite gegen­ überliegenden Unterseite angebracht ist. Die Kompensationsge­ biete sind dann n- und p-leitende Schichten, auch Säulen ge­ nannt, die sich einander abwechselnd im Innern des Halblei­ terkörpers in der Richtung zwischen Source und Drain erstrec­ ken.
Bei Lateralbauelementen können in einem Halbleiterkörper zwei V-förmige Gräben oder Trenche eingebracht sein, von denen ein Trench die Sourceelektrode und die Gateelektrode aufnimmt, während der andere Trench für die Drainelektrode vorgesehen ist. Die Kompensationsgebiete sind hier als übereinander ge­ lagerte und einander abwechselnde n- und p-leitende Schichten im Bereich des Halbleiterkörpers zwischen den beiden Trenchen vorgesehen.
Für die Herstellung von Kompensationsbauelementen haben Ver­ tikalstrukturen und Lateralstrukturen jeweils ihre eigenen Vor- und Nachteile:
Bei Vertikalstrukturen können die Sourceelektrode und die Drainelektrode auf den einander gegenüberliegenden Oberflä­ chen des Halbleiterkörpers erheblich einfacher hergestellt werden als Source und Drain in Lateralstrukturen. Jedoch ist bei Vertikalstrukturen die Erzeugung der die Sperrspannung aufnehmenden Driftstrecke aus einander abwechselnden n- und p-leitenden Gebieten, die sich in vertikaler Richtung er­ strecken, in Aufbautechnik durch mehrfache Epitaxie mit je­ weils nachfolgender Ionenimplantation und Diffusion z. B. in der sogenannten CoolMOS-Technologie relativ aufwendig. Bei Lateralstrukturen lassen sich dagegen die einander abwech­ selnden n- und p-leitenden Kompensationsgebiete im Vergleich zur Aufbautechnik der Vertikalstrukturen viel einfacher her­ stellen, indem auf einen Halbleiterwafer nacheinander n- und p-leitende Schichten durch Epitaxie aufgetragen werden. An­ stelle einer Epitaxie kann gegebenenfalls auch eine Dotierung durch Implantation vorgenommen werden. Problematisch bei La­ teralstrukturen sind aber, wie bereits oben erwähnt wurde, die Anschlüsse von Source und Drain, da die die Kompensa­ tionsgebiete bildenden Schichten möglichst niederohmig mit Source bzw. Drain verbunden werden müssen, was bisher nur mit Hilfe einer aufwendigen Trenchtechnologie mit anschließender Füllung möglich ist.
Zusammenfassend ist also bei Vertikalstrukturen die Erzeugung der Driftstrecke sehr aufwendig, während bei Lateralstruktu­ ren die Anschlüsse von Source und Drain erhebliche Probleme aufwerfen.
Infolge der oben aufgezeigten Schwierigkeiten werden bisher Kompensationsbauelemente nur als Vertikaltransistoren herge­ stellt, wobei für den Aufbau der Driftstrecke mehrere Epita­ xieschichten verwendet werden, in die jeweils mit Hilfe einer Implantation die im Endeffekt säulenartige Dotierung der n- und p-leitenden Gebiete eingebracht wird. Eine andere, eben­ falls aufwendige Methode zur Herstellung eines Vertikaltran­ sistors besteht darin, für die Driftstrecke in sehr tief ge­ ätzte Trenches mittels verschiedener Verfahren die Dotierung einzubringen (vgl. US 4 754 310).
Es ist Aufgabe der vorliegenden Erfindung, ein Kompensations­ bauelement zu schaffen, bei dem Driftstrecke und Source- bzw. Drainanschluß auf einfache Weise herstellbar sind; außerdem soll ein vorteilhaftes Verfahren zum Erzeugen eines solchen Kompensationsbauelementes angegeben werden.
Diese Aufgabe wird erfindungsgemäß durch ein Kompensations­ bauelement mit den Merkmalen des Patentanspruches 1 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruches 8 gelöst.
Bei einem Feldeffekttransistor als Kompensationsbauelement sind die beiden aktiven Zonen, zwischen denen sich die Drift­ strecke ausdehnt, die Sourcezone und die Drainzone. Die die Driftzone bildende Schichtenfolge ist dann in der Richtung senkrecht zur Verbindungslinie zwischen Sourcezone und Drain­ zone gestapelt, wobei die einzelnen Schichten mit ihrer Längsausdehnung im Bereich zwischen der Sourcezone und der Drainzone verlaufen.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Bei der vorliegenden Erfindung wird also mittels beispiels­ weise eines KOH-Ätzmittels in einen Silizium-Halbleiterkörper ein breiter Graben bzw. Trench geätzt. Der Silizium-Halblei­ terkörper ist dabei entsprechend der gewünschten Spannung, für die das Kompensationsbauelement eingesetzt werden soll, ausgewählt.
Das KOH-Ätzmittel hat bekanntlich die Eigenschaft, bei einem Siliziumkörper das Ätzen auf einer (111)-Ebene zu stoppen, während alle anderen Gitterebenen des Siliziums geätzt wer­ den. Ein so auf einem (100)-Siliziumsubstrat entstehender Graben bzw. Trench weist daher eine Wandneigung von etwa 55° auf.
Auf den auf diese Weise vorbereiteten und mit einem Trench mit einer Wandneigung von etwa 55° versehenen Siliziumkörper werden abwechselnd p- und n-leitende Schichten aufgebracht, was durch dotierte Epitaxie oder durch Epitaxie und nachfol­ gende Implantation geschehen kann. Die Schichtdicke der ein­ zelnen Schichten, die später die Driftstrecke bilden, kann dabei den Anforderungen an das Kompensationsbauelement ange­ paßt werden. Grundsätzlich können die Schichten um so dünner sein, je geringer die Temperaturbelastung ist.
Nachdem in dem Graben bzw. Trench die gewünschte Anzahl von Schichten erzeugt ist, wird ein Planarisierungsschritt vorge­ nommen, bei dem die auf den Halbleiterkörper aufgetragenen Schichten zurück bis zu der ursprünglichen Oberfläche des Halbleiterkörpers oder Wafers abgetragen werden. Hier kann auch ein chemisch-mechanisches Polieren (CMP) oder eine an­ isotrope Ätzung eingesetzt werden.
Sollte noch ein Graben übriggeblieben sein, so wird dieser mit Oxid gefüllt. Es ist aber auch möglich, einen solchen "Restgraben" bereits bei den Epitaxieschritten mit niedrig dotiertem Silizium aufzufüllen.
Bei der so erhaltenen Struktur liegen nun an der Oberfläche des Halbleiterkörpers p- und n-leitende Gebiete nebeneinander und können ohne weiteres lateral miteinander verbunden wer­ den. Diese Verbindungen können gleichzeitig für aktive Zonen beispielsweise eines Transistors verwendet werden. So kann quer zu den p- und n-leitenden Gebieten eine p-leitende Wan­ ne, die später als Kanalzone dient, beispielsweise durch Im­ plantation eingebracht werden. Über eine weitere Implantation kann sowohl die Sourcezone als auch der Anschluß für bei­ spielsweise n-leitende Gebiete auf der Seite der Drainzone erfolgen. Schließlich wird noch eine Gateelektrode ebenfalls quer zu den p- und n-leitenden Gebieten in üblicher Weise hergestellt.
Ein Kompensationsbauelement in Vertikalstruktur kann erzeugt werden, indem der Halbleiterkörper nach Füllen des Grabens bzw. Trenchs mit den p- und n-leitenden Schichten von dessen Rückseite her durch Schleifen und/oder Ätzen so weit gedünnt wird, daß schließlich beispielsweise n-leitende Gebiete von der Rückseite her direkt mit einem Metallkontakt oder indi­ rekt über eine weitere n-leitende Schicht mit einem Drainan­ schluß verbunden werden können.
Bei dem erfindungsgemäßen Kompensationsbauelement kann es sich in vorteilhafter Weise um einen MOS-Feldeffekttransi­ stor, einen Junction-Feldeffekttransistor, einen IGBT, eine Schottky-Diode und so weiter, handeln.
Das Kompensationsbauelement kann beispielsweise auf 600 V mit einer Driftzone mit einer Länge von 40 µm ausgelegt sein. Die n- und p-leitenden Gebiete haben dabei eine Dicke von etwa 2 µm und sind jeweils gleich hoch mit 1,5 E 16 cm-3 Ladungs­ trägern dotiert. Es können so Durchbruchsspannungen von etwa 630 V bei einem Einschaltwiderstand Ron zwischen Drain und Source von 7 Ohm mm2 erreicht werden.
Die Dotierung in den einzelnen Schichten kann abhängig von dem gewünschten Anwendungsgebiet für das Kompensationsbauele­ ment variiert werden. Hierzu kann beispielsweise das elektrische Feld so aufgebaut werden, daß es in der ganzen Struktur aus den Schichten und nicht nur überwiegend an der Grenzflä­ che zu einer Oxidfüllung im Restgraben vorliegt. Außerdem ist es möglich, den längeren Weg des Stromes durch die tieferlie­ genden Schichten durch eine erhöhte Dotierung in diesen Schichten und damit durch einen geringeren Widerstand zu kom­ pensieren (vgl. hierzu auch US 4 754 310).
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 4 verschiedene schematische Schnittbilder, die die Herstellung des erfindungsgemäßen Kompensa­ tionsbauelementes veranschaulichen,
Fig. 5 eine vergrößerte Draufsicht auf einen lateralen Hochvolt-MOS-Transistor und
Fig. 6 einen vergrößerten Teilschnitt AA in dem Transi­ stor von Fig. 5.
Fig. 1 zeigt einen Silizium-Halbleiterkörper 1 aus einem (100)-Siliziumsubstrat. In diesem Siliziumkörper 1 wird mit Hilfe eines KOH-Ätzmittels ein breiter Graben eingebracht. Das mit diesem Ätzmittel vorgenommene Ätzen stoppt auf einer (111)-Ebene, so daß ein trogförmiger Graben bzw. Trench 2 entsteht, dessen Wandneigung etwa 55° beträgt.
Gegebenenfalls können auch andere Ätzmittel außer KOH verwen­ det werden. Ein isotropes Ätzmittel führt beispielsweise zu einer U-Form des Grabens 2.
Bei der vorliegenden Erfindung braucht also der Graben 2 nicht eine Wandneigung von 55° aufzuweisen. Vielmehr sind auch andere Wandneigungen bis zu 90° möglich, so daß eine U- Form für den Graben vorliegt.
Der Siliziumkörper 1 kann undotiert sein. Er kann aber auch eine n-Dotierung oder eine p-Dotierung aufweisen, was letzt­ lich davon abhängt, für welche Spannungen das fertige Kompen­ sationsbauelement eingesetzt werden soll.
Auf die in Fig. 1 gezeigte Struktur werden sodann nacheinan­ der n-leitende Schichten 3 und p-leitende Schichten 4 entwe­ der durch dotierte Epitaxie oder durch Epitaxie und nachfol­ gende Implantation oder sonstige Dotierung aufgebracht. Die Dicke dieser Schichten 3, 4 kann bei etwa 2 µm liegen. Eine geeignete Dotierungskonzentration beträgt etwa 1,5 E 16 cm-3. Selbstverständlich sind aber auch andere Schichtdicken und Dotierungskonzentrationen möglich.
In dem Beispiel von Fig. 2 sind lediglich fünf Schichten 3, 4 gezeigt. Gegebenenfalls können jedoch noch mehr Schichten in den Graben 2 eingebracht werden, so daß dieser weitgehend mit diesen Schichten 3, 4, die einander abwechseln, gefüllt ist.
Nachdem die gewünschte Anzahl von Schichten 3, 4 in den Gra­ ben 2 bzw. auf den Siliziumkörper 1 aufgebracht ist, wird ein Planarisierungsschritt vorgenommen, bei dem die Schichten 3, 4 auf der Oberfläche des Siliziumkörpers 1 zurückgeätzt wer­ den, so daß die in Fig. 3 gezeigte Struktur entsteht. Für diese Planarisierung kann gegebenenfalls auch ein CMP-Schritt und/oder eine anisotrope Ätzung eingesetzt werden. Auf diese Weise wird die in Fig. 3 gezeigte Struktur erhalten.
Der noch verbliebene Graben 2 wird sodann mit Siliziumdioxid oder einem anderen Isolierstoff gefüllt. Dieses Füllen des Restgrabens kann auch vor der Planarisierung vorgenommen wer­ den oder aber ganz entfallen. Ebenso ist es aber auch mög­ lich, nach den Epitaxieschritten zur Bildung der Schichten 3, 4 einen weiteren Epitaxieschritt folgen zu lassen, in welchem der Graben 2 mit niedrig dotiertem Silizium aufgefüllt wird. Es wird damit die in Fig. 4 gezeigte Struktur erhalten, bei der eine Oxidschicht 5 den Restgraben 2 füllt.
Bei einem U-förmigen Graben können die Schichten 3, 4 bei­ spielsweise durch Schrägimplantation dotiert werden.
Bei der in Fig. 4 gezeigten Struktur liegen nun an der Ober­ fläche des Siliziumkörpers 1 die n-leitenden Schichten 3 und die p-leitenden Schichten 4 als n-leitende und p-leitende Ge­ biete nebeneinander und können lateral, also in Fig. 4 in Seitenrichtung, miteinander verbunden werden. Diese Verbin­ dungen können gleichzeitig für Source-, Body- und Drain-Zonen eines MOS-Transistors verwendet werden.
So kann, wie aus der Draufsicht von Fig. 5 und dem Schnitt von Fig. 6 zu ersehen ist, quer zu den n- und p-leitenden Schichten 3 bzw. 4 eine p-leitende Wanne 6 implantiert wer­ den, die bei dem fertigen Kompensationsbauelement als Body- Zone bzw. Kanal dient. Über eine weitere Implantation können sodann sowohl eine Sourcezone 7 als auch eine Drainzone 8, die beide n-dotiert sind, eingebracht werden. Die Drainzone 8 dient als Anschluß für die n-leitenden Gebiete der Schichten 3 auf der Drainseite. Die p-leitenden Gebiete der Schichten 4 sind über die Bodyzone 6 angeschlossen. Eine Gateelektrode G kann ebenfalls quer zu den Schichten 3, 4 oberhalb der Body­ zone 6 auf einem Gateisolator aus beispielsweise Siliziumdi­ oxid angebracht werden.
Soll ein Kompensationsbauelement in Vertikalstruktur gebildet werden, dann wird die Struktur von Fig. 4 von der Rückseite her durch Schleifen und Ätzen soweit gedünnt, daß die n-lei­ tenden Schichten 3 von der Rückseite her direkt mit einem Me­ tallkontakt oder indirekt über eine weitere n-leitende Schicht mit einem Drainanschluß verbunden werden können. Die­ ses Dünnen ist in Fig. 4 durch eine Strichpunktlinie 9 ange­ deutet. Bei der auf diese Weise bis zu der Strichpunktlinie 9 gedünnten Struktur von Fig. 4 werden sodann die Bereiche links und rechts von der Isolatorfüllung 5 mit Transistorzel­ len sowie Source- und Gateanschluß versehen, was in gleicher Weise wie in Fig. 5 bzw. 6 erfolgen kann, während auf der Rückseite, also im Bereich der Strichlinie 9 der Drainan­ schluß angebracht wird.
Bezugszeichenliste
1
Siliziumkörper
2
Trench bzw. Graben
3
n-leitendes Gebiet bzw. n-leitende Schicht
4
p-leitendes Gebiet bzw. p-leitende Schicht
5
Oxidfüllung
6
Bodyzone
7
Sourcezone
8
Drainzone
9
Strichpunktlinie für Dünnen von Siliziumkörper

Claims (12)

1. Kompensationsbauelement mit einer zwischen zwei aktiven Zonen vorgesehenen Driftstrecke, bestehend aus einer gesta­ pelten Schichtenfolge aus p- und n-leitenden Gebieten (4, 3), dadurch gekennzeichnet, daß die Driftstrecke mit den p- und n-leitenden Gebieten (41 3) um wenigstens eine Fläche aus den Seiten- und Bodenflächen eines trogförmigen Trenches (2) geführt ist.
2. Kompensationsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Driftstrecke um die Seiten- und Bodenflächen des Trenches (2) geführt ist.
3. Kompensationsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Seitenflächen des Trenches (2) von der Bodenfläche aus im wesentlichen schräg nach oben verlaufen, so daß die Öffnung des Trenches (2) breiter als die Bodenfläche ist.
4. Kompensationsbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Trench (2) zusätzlich zu den n- und p-leitenden Ge­ bieten (3, 4) mit einer Oxidfüllung (5) versehen ist.
5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Wandneigung der Seitenflächen des Trenches (2) etwa 55° beträgt.
6. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß es ein MOS-Feldeffekttransistor ist, bei dem die Source­ zone (7), die Bodyzone (6) und Gate (G) auf einer Seite des Trenches (2) und die Drainzone (8) auf der anderen Seite des Trenches oder bei dessen Bodenfläche vorgesehen sind.
7. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß es ein MOS-Feldeffekttransistor, ein Junction-Feldeffekt­ transistor, ein IGBT oder eine Schottky-Diode ist.
8. Verfahren zum Herstellen des Kompensationsbauelementes nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
mittels eines anisotropen Ätzmittels ein Trench (2) in ei­ nen Halbleiterkörper (1) eingebracht wird,
die Bodenfläche und die Seitenwände des Trenches (2) ab­ wechselnd mit p- und n-leitenden Schichten (4, 3) versehen werden,
die auf die Oberfläche des Halbleiterkörpers (1) dabei auf­ getragenen Schichten (3, 4) in einem Planarisierungsschritt entfernt werden und
der verbliebene Graben auf den Schichten (3, 4) mit einem Isolierstoff (5) oder Silizium gefüllt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Halbleiterkörper (1) von dessen Rückseite bis zu der untersten Schicht (3) unter der Bodenfläche des verbliebenen Trenches (2) gedünnt wird, um eine Vertikalstruktur der Driftstrecke zu erhalten.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß als Ätzmittel KOH verwendet wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die p- und n-leitenden Schichten durch dotierte Epitaxie oder durch Epitaxie und Implantation hergestellt werden.
12. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß zum Herstellen eines Feldeffekttransistors auf einer Sei­ te des Trenches (2) quer zu den p- und n-leitenden Schichten (4, 3) eine Sourcezone (7) und eine Bodyzone (6) und auf der anderen Seite des Trenches (2) eine Drainzone (8) eingebracht werden.
DE10026924A 2000-05-30 2000-05-30 Kompensationsbauelement Withdrawn DE10026924A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10026924A DE10026924A1 (de) 2000-05-30 2000-05-30 Kompensationsbauelement
EP01112152A EP1160871B1 (de) 2000-05-30 2001-05-17 Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE50104523T DE50104523D1 (de) 2000-05-30 2001-05-17 Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
US09/867,502 US6465869B2 (en) 2000-05-30 2001-05-30 Compensation component and process for producing the compensation component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10026924A DE10026924A1 (de) 2000-05-30 2000-05-30 Kompensationsbauelement

Publications (1)

Publication Number Publication Date
DE10026924A1 true DE10026924A1 (de) 2001-12-20

Family

ID=7644189

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10026924A Withdrawn DE10026924A1 (de) 2000-05-30 2000-05-30 Kompensationsbauelement
DE50104523T Expired - Lifetime DE50104523D1 (de) 2000-05-30 2001-05-17 Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50104523T Expired - Lifetime DE50104523D1 (de) 2000-05-30 2001-05-17 Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US6465869B2 (de)
EP (1) EP1160871B1 (de)
DE (2) DE10026924A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245550A1 (de) * 2002-09-30 2004-04-15 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012610C2 (de) * 2000-03-15 2003-06-18 Infineon Technologies Ag Vertikales Hochvolt-Halbleiterbauelement
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7482220B2 (en) 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7285823B2 (en) * 2005-02-15 2007-10-23 Semiconductor Components Industries, L.L.C. Superjunction semiconductor device structure
CN101882583A (zh) 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7902075B2 (en) * 2008-09-08 2011-03-08 Semiconductor Components Industries, L.L.C. Semiconductor trench structure having a sealing plug and method
US9000550B2 (en) 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8878295B2 (en) * 2011-04-13 2014-11-04 National Semiconductor Corporation DMOS transistor with a slanted super junction drift structure
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8816431B2 (en) 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
CN111969065B (zh) * 2020-10-22 2021-02-09 晶芯成(北京)科技有限公司 一种半导体装置的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
EP0973203A2 (de) * 1998-07-17 2000-01-19 Siemens Aktiengesellschaft Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5395777A (en) * 1994-04-06 1995-03-07 United Microelectronics Corp. Method of producing VDMOS transistors
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5841169A (en) * 1996-06-27 1998-11-24 Harris Corporation Integrated circuit containing devices dielectrically isolated and junction isolated from a substrate
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6005279A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Trench edge spacer formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
EP0973203A2 (de) * 1998-07-17 2000-01-19 Siemens Aktiengesellschaft Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245550A1 (de) * 2002-09-30 2004-04-15 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
US6878997B2 (en) 2002-09-30 2005-04-12 Infineon Technologies Ag Compensation component and method for fabricating the component
DE10245550B4 (de) * 2002-09-30 2007-08-16 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20010048144A1 (en) 2001-12-06
EP1160871A3 (de) 2003-08-13
DE50104523D1 (de) 2004-12-23
EP1160871B1 (de) 2004-11-17
US6465869B2 (en) 2002-10-15
EP1160871A2 (de) 2001-12-05

Similar Documents

Publication Publication Date Title
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE10205345B9 (de) Halbleiterbauelement
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
EP1145324A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE102009028485B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit vertikalen Dielektrikumsschichten und Halbleiterbauelement
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10106006A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE19818300C1 (de) Lateraler Hochvolt-Seitenwandtransistor
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102010060229A1 (de) Halbleitervorrichtung mit Halbleiterzonen und Herstellungsverfahren hierfür
DE112021002169T5 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP1157425B1 (de) Igbt mit pn-isolation
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten
DE112017002113B4 (de) Halbleitereinheit
DE102007044209A1 (de) Kompensationsbauelement mit versetzt angeordneten Kompensationszonen
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE102005024943B4 (de) Soi-igbt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee