DE10021859A1

DE10021859A1 - Printed circuit board used in the semiconductor industry comprises a conductor layer containing a bond window with a conducting pathway

Info

Publication number: DE10021859A1
Application number: DE2000121859
Authority: DE
Inventors: Christian Hauser; Achim Neu; Monika Bauer; Volker Strutz; Jens Pohl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-05-05
Filing date: 2000-05-05
Publication date: 2001-11-15

Abstract

Printed circuit board (1) comprises a conductor layer containing a bond window (5) with a conducting pathway (8). The conducting pathway has a conducting region (11) with a conducting body (14) in the region of the bond window. The conducting body has the same bending resistance moments in two directions running vertical to the conducting pathway axis. The conducting pathway has a region (12) for connecting to the bond pad of a semiconductor component. An Independent claim is also included for a process for the production of a printed circuit board. Preferred Features: The conducting body is parallelepiped or cylindrical and has a copper core region, an upper copper casing region and a lower copper casing region.

Description

Die Erfindung betrifft eine Leiterplatte mit wenigstens einer Leiterbahn, die zur Verbindung mit einem Bondpad eines Halb leiterbauteils vorgesehen ist, wobei der Begriff Leiterplatte sowohl Leiterplattensubstrate als auch Tapesubstrate ein schließt.The invention relates to a circuit board with at least one Conductor track used to connect to a bond pad of a half conductor component is provided, the term printed circuit board both printed circuit board substrates and tape substrates closes.

Im Stand der Technik sind Verfahren bekannt, eine Leiterbahn mit einem Bondpad eines Halbleiterbauteils zu verbinden. Da bei wird das Bondpad im Bereich eines Bondfensters einer Lei terplatte vorgesehen, auf der die Leiterbahn positioniert ist. Beim Verbinden der Leiterbahn mit dem Bondpad des Halb leiterbauteils ist weiter ein Abreißen der Leiterbahn in ei nem definierten Bereich vorgesehen. Um eine spätere Funkti onsfähigkeit des Halbleiterbauteils sicherstellen zu können, ist das Halbleiterbauteil über eine hochelastische Verbin dungsschicht aus einem Elastomer mit der Leiterplatte verbun den. Darüber hinaus muß einerseits eine optimale Verbindung der Leiterbahn mit dem Bondpad des Halbleiterbauteils und an dererseits ein exakter Abriß in einem definierten Bereich der Leiterbahn gewährleistet werden. Bei den im Stand der Technik bekannten Verfahren ist von Nachteil, daß die mit diesen Lei terplatten hergestellten Bauelemente häufig eine geringe me chanische Zuverlässigkeit aufweisen.Methods are known in the prior art, a conductor track to be connected to a bond pad of a semiconductor component. There at the bond pad in the area of a bond window of a Lei terplatte provided on which the conductor track is positioned is. When connecting the conductor track with the bond pad of the half component is further tearing off the conductor track in egg provided in a defined area. For a later function to be able to ensure the semiconductor component is the semiconductor component via a highly elastic connection layer of an elastomer bonded to the circuit board the. In addition, on the one hand, an optimal connection the conductor track with the bond pad of the semiconductor component and on on the other hand, an exact demolition in a defined area of the Conductor can be guaranteed. In the state of the art known method is disadvantageous that the Lei with these components manufactured often a low me have mechanical reliability.

Es ist Aufgabe der Erfindung, eine Leiterplatte, eine Leiter bahn sowie ein Verfahren zum Herstellen einer Leiterbahn bzw. einer Leiterplatte bereitzustellen, die eine einfache und zu verlässige Verbindung einer Leiterbahn mit einem Bondpad ei nes Halbleiterbauteils ermöglicht und damit die mechanische Zuverlässigkeit der Bauelemente erhöht. It is an object of the invention, a circuit board, a ladder track and a method for producing a conductor track or to provide a circuit board that is simple and easy to use reliable connection of a conductor track with a bond pad egg nes semiconductor device and thus the mechanical Reliability of the components increased.

Diese Aufgabe wird durch den Gegenstand der unabhängigen An sprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.This task is the subject of the independent An sayings solved. Advantageous further developments result from the respective subclaims.

Gemäß der Erfindung weist die Leiterplatte wenigstens eine Isolationsschicht auf, in die wenigstens ein Bondfenster ein gebracht ist, wobei wenigstens eine Leiterbahn, die zur Ver bindung mit einem Bondpad eines Halbleiterbauteils vorgesehen ist, über das Bondfenster geführt ist, wobei die Leiterbahn sowohl oberhalb als auch unterhalb einer Isolierschicht ange ordnet sein kann. Der oberhalb oder unterhalb des Bondfen sters geführte Bereich der Leiterbahn weist wenigstens einen Verbindungsbereich, einen Bondbereich und einen Abrißbereich auf. Der Verbindungsbereich weist wenigstens einen Leitungs körper auf, der in wenigstens zwei senkrecht zur Leiter bahnachse verlaufenden Richtungen im wesentlichen gleiche Biegewiderstandsmomente aufweist, dadurch ergibt sich beim vorgesehenen Verbinden der Leiterbahn mit dem Bondpad des Halbleiterbauteils eine größere Verschiebbarkeit und Biegbar keit der Leiterbahn relativ zum Bondpad des Halbleiterbau teils. Hierdurch wird auch bei einer größeren Positionie rungstoleranz eine optimale Verbindung der Leiterbahn mit dem Bondpad des Halbleiterbauteils gewährleistet und ein mögli ches Verkanten bzw. ein Einknicken der Leiterbahn verhindert.According to the invention, the circuit board has at least one Insulation layer in which at least one bond window is brought, wherein at least one conductor track, which is used for ver Binding provided with a bond pad of a semiconductor device is guided over the bond window, the conductor track both above and below an insulating layer can be arranged. The one above or below the bondfen sters guided area of the conductor track has at least one Connection area, a bond area and a tear-off area on. The connection area has at least one line body up in at least two perpendicular to the ladder Path axis extending directions substantially the same Bending resistance moments, which results in provided connecting the conductor track with the bond pad of the Semiconductor component greater displaceability and flexibility speed of the conductor track relative to the bond pad of semiconductor construction part. This means that even with a larger position tolerance an optimal connection of the conductor track with the Guaranteed bond pad of the semiconductor device and a poss Tilting or kinking of the conductor track prevented.

Der Leitungskörper kann als quaderfömiger Bereich ausgebildet sein. Dadurch ergibt sich eine besonders einfache Geometrie eines Leitungskörpers, der in zwei senkrecht zur Leiter bahnachse verlaufenden Richtungen gleiche Biegewiderstandsmo mente aufweist.The line body can be designed as a cuboid area his. This results in a particularly simple geometry of a line body, which in two perpendicular to the conductor the same bending resistance mo has elements.

Besonders vorteilhaft erwies sich die Ausgestaltung des Lei tungskörpers mit gleichen Biegewiderstandsmomenten in jeder senkrecht zur Leiterbahnachse verlaufenden Richtung. Dadurch ergibt sich eine besonders große Positionierungstoleranz. The configuration of the lei proved to be particularly advantageous tion body with the same bending resistance moments in each direction perpendicular to the conductor axis. Thereby there is a particularly large positioning tolerance.

In einer alternativen Ausgestaltung kann der Leitungskörper als zylindrischer Bereich ausgebildet sein. Dadurch ergeben sich besonders einfacher Weise gleiche Biegewiderstandsmomen te in jeder senkrecht zur Leiterbahnachse verlaufenden Rich tung.In an alternative embodiment, the line body be designed as a cylindrical region. This results in same bending resistance moments in a particularly simple manner te in each direction perpendicular to the conductor axis tung.

Der Leitungskörper kann vorteilhafterweise mit einem Kupfer kernbereich und zwei Kupfermantelbereichen ausgeführt sein, nämlich mit einem oberen Kupfermantelbereich und mit einem unteren Kupfermantelbereich, wobei die Kupfermantelbereiche an einer oberen Oberfläche und an einer unteren Oberfläche des Kupferkernbereichs aufgebracht sind. Die Kupfermantelbe reiche weisen vorzugsweise einen rechteckigen Querschnitt auf bzw. weisen diese in der alternativen Ausgestaltung einen halbkreisförmigen Querschnitt auf. Diese Querschnitte sind besonders einfach herzustellen, aber auch andere Querschnitt formen, die die gewünschten Biegewiderstandsmomente aufwei sen, kommen hierfür in Frage.The lead body can advantageously with a copper core area and two copper cladding areas, namely with an upper copper jacket area and with one lower copper cladding area, the copper cladding areas on an upper surface and on a lower surface of the copper core area are applied. The copper jacket rich preferably have a rectangular cross-section or have one in the alternative embodiment semicircular cross section. These are cross sections particularly easy to manufacture, but also other cross-section shapes that have the desired bending resistance moments sen are suitable for this.

Der Leiterbahnbereich, der oberhalb des Bondfensters ver läuft, weist wenigstens einen Bereich auf, der zum Verbinden mit einem Bondpad eines Halbleiterbauteils vorgesehen ist. Dabei kann ein Bondbereich auf der Leiterbahn vorgesehen sein oder der Leitungskörper kann so ausgebildet sein, daß ein Verbinden des Leitungskörpers mit dem Bondpad eines Halblei terbauteils möglich ist. Dadurch ergibt sich eine einfache Herstellung und eine kürzere Produktionszeit, da auf eine Ausbildung eines Bondbereichs verzichtet werden kann.The conductor track area that ver above the bond window runs, has at least one area for connecting is provided with a bond pad of a semiconductor component. A bond area can be provided on the conductor track or the line body can be designed so that a Connect the lead body to the bond pad of a half lead component is possible. This results in a simple one Manufacturing and a shorter production time because of a Formation of a bond area can be dispensed with.

Im Verfahren zur Herstellung einer Leiterplatte wird vorteil hafterweise in einem ersten Verfahrensschritt eine Leiter platte mit wenigstens einer Isolationsschicht, mit wenigstens einer im wesentlichen flach ausgeführten Leiterbahn und mit wenigstens einem Bondfenster bereitgestellt.In the process for producing a printed circuit board is advantageous in a first step, a ladder plate with at least one insulation layer, with at least an essentially flat conductor track and with provided at least one bond window.

In einem weiteren bevorzugten Verfahrensschritt werden die in der Draufsicht auf die Leiterplatte sichtbaren Umrisse in die Leiterbahn eingeformt, wobei in einem vorangegangenen Her stellungsschritt eine Maskierung auf Teilbereiche der Leiter bahn aufgebracht wird. Dies erfolgt vorzugsweise mit einem im Stand der Technik gängigen Ätzverfahren, das sich als beson ders einfache Möglichkeit erwies die gewünschten Umrisse in die Leiterbahn einzuformen.In a further preferred method step, the in the top view of the circuit board visible outlines in the Conductor formed, whereby in a previous Her step masking on partial areas of the ladder web is applied. This is preferably done with an im State-of-the-art etching process, which turns out to be special The simple possibility proved the desired outlines in to mold the conductor track.

Weiter ist in einem Verfahrensschritt das Aufbringen von zu sätzlichem Material auf die Oberfläche des Leitungskörpers vorgesehen. Vorteilhafterweise enthält das aufzubringende Ma terial Kupfer. Dadurch ergeben sich über die gesamte Leiter bahn ähnliche Materialeigenschaften. Dies erfolgt vorzugswei se durch ein galvanisches Abscheideverfahren, wobei es von Vorteil ist, einen sauren, beispielsweise cyanidischen Elek trolyten mit Kupferanteilen zu verwenden. Dadurch ergibt sich eine einfache und kostengünstige Möglichkeit, zusätzliches Material auf den Leitungskörper aufzubringen. Auch andere Stoffe, die sich auf die Oberfläche der Leiterbahn aufbringen lassen und die gewünschten Materialeigenschaften aufweisen, kommen hierfür in Frage.Furthermore, the application of to is in one process step additional material on the surface of the line body intended. The amount to be applied advantageously contains material copper. This results in the entire ladder similar material properties. This is preferably done se by a galvanic deposition process, whereby it from The advantage is an acidic, for example cyanide, elec trolytes with copper components. This results in an easy and inexpensive way to add more Apply material to the lead body. Others too Substances that apply to the surface of the conductor track leave and have the desired material properties, come into question here.

In einem weiteren Herstellungsschritt können die Kanten des Leitungskörpers abgerundet werden. Dies erfolgt insbesondere mit einem isotropen Ätzverfahren, dadurch können einfach und kostengünstig abgerundete Formen hergestellt werden.In a further manufacturing step, the edges of the Line body are rounded. This is particularly the case with an isotropic etching process, this allows simple and rounded forms can be produced inexpensively.

Weiter kann auf die Oberfläche der Leiterbahn eine Oxidati onsschutzschicht aufgebracht werden. Dies erfolgt vorzugswei se durch ein Flash-Verfahren. Dadurch läßt sich vorteilhaf terweise ein Oxidationsschutz auf der Leiterbahn herstellen, der die Lebensdauer der Leiterplatte erhöht. Dieser Oxidati onsschutz kann von organischer, metallischer oder metalloxi discher Art sein.An oxidati can also be applied to the surface of the conductor track onsschutzschicht be applied. This is preferably done through a flash process. This can be advantageous provide protection against oxidation on the conductor track, which increases the lifespan of the circuit board. That oxidati Protection from organic, metallic or metal oxi be of a Danish nature.

Gemäß einer Fortführung der Erfindung weist die Leiterplatte wenigstens eine Isolationsschicht auf, in die wenigstens ein Bondfenster eingebracht ist, wobei wenigstens eine Leiterbahn, die zur Verbindung mit einem Bondpad eines Halbleiter bauteils vorgesehen ist, über das Bondfenster geführt ist. Der oberhalb des Bondfensters geführte Bereich der Leiterbahn weist wenigstens einen Verbindungsbereich, einen Bondbereich und einen Abrißbereich auf. Im Abrißbereich ist wenigstens eine Einkerbung in die obere Oberfläche und/oder die untere Oberfläche der Leiterbahn vorgesehen. Durch die Einkerbung wird beim vorgesehenen Verbinden der Leiterbahn mit dem Bond pad des Halbleiterbauteils ein Abreißen in dem gewünschten Bereich der Leiterbahn gewährleistet bzw. unterstützt. Aus einem der Erfindung zugrundeliegenden Gedanken folgt, daß nachteilige Beeinflussungen beim Abreißen der Leiterbahn auf zu geringe Kerbwirkungen bzw. Scherkräfte zurückzuführen sind. Dies folgt daraus, daß bei dem im Stand der Technik be kannten Verfahren nur Verjüngungen mit ineinander übergehen den Radien hergestellt werden können.According to a continuation of the invention, the printed circuit board at least one insulation layer in which at least one Bond window is introduced, with at least one conductor track, that for connection to a bond pad of a semiconductor component is provided, is guided over the bond window. The area of the conductor track above the bond window has at least one connection area, a bond area and a demolition area. At least in the demolition area a notch in the top surface and / or the bottom Surface of the conductor track provided. Through the notch is provided when connecting the conductor track with the bond Pad of the semiconductor device a tear in the desired Guaranteed or supported area of the conductor track. Out an idea underlying the invention follows that adverse influences when tearing off the conductor track not too low notch effects or shear forces are. This follows from the fact that in the prior art known processes only merge with tapering the radii can be produced.

Die Einkerbungen können im Querschnitt rechteckige oder drei eckige Geometrien aufweisen, aber auch andere Geometrien, die ein definiertes Abreißen gewährleisten bzw. unterstützen kön nen verwendet werden. Als besonders vorteilhaft erwiesen sich Einkerbungen, die sich im wesentlichen bis zur halben Leiter bahndicke erstrecken. Dadurch kann der gewünschte Effekt mit nur einer Einkerbung erzielt werden, aber auch mehrere Ein kerbungen mit unterschiedlichen Tiefen können auf der unteren Oberfläche und/oder auf der oberen Oberfläche der Leiterbahn eingeformt werden.The notches can be rectangular or three in cross section have angular geometries, but also other geometries that can guarantee or support a defined tear-off be used. Proved to be particularly advantageous Notches that are essentially up to half the conductor extend web thickness. This allows the desired effect with only one notch can be achieved, but also several one Notches with different depths can be found on the lower one Surface and / or on the upper surface of the conductor track be molded.

Im Verfahren zur Herstellung einer Leiterplatte wird vorteil hafterweise in einem ersten Verfahrensschritt eine Leiter platte mit wenigstens einer Isolationsschicht, mit wenigstens einer im wesentlichen flach ausgeführten Leiterbahn und mit wenigstens einem Bondfenster bereitgestellt, wobei die Lei terbahn wenigstens teilweise oberhalb des Bondfensters ver läuft. In the process for producing a printed circuit board is advantageous in a first step, a ladder plate with at least one insulation layer, with at least an essentially flat conductor track and with provided at least one bond window, the Lei ver at least partially above the bond window running.

In einem weiteren bevorzugten Verfahrensschritt werden die in der Draufsicht auf die Leiterplatte sichtbaren Umrisse in die Leiterbahn eingeformt. Dies erfolgt vorzugsweise mit einem im Stand der Technik gängigen Ätzverfahren, das sich als beson ders einfache Möglichkeit erwies die gewünschten Umrisse in die Leiterbahn einzuformen.In a further preferred method step, the in the top view of the circuit board visible outlines in the Conductor molded in. This is preferably done with an im State-of-the-art etching process, which turns out to be special The simple possibility proved the desired outlines in to mold the conductor track.

Weiter ist in einem Verfahrensschritt das Einformen der Ein kerbungen in den Abrißbereichs vorgesehen. Dies erfolgt ins besondere mit einem Prägeverfahren oder mit einem Ätzverfah ren. Die Verwendung eines Prägeverfahrens oder eines Ätzver fahrens hat sich bei der Herstellung als vorteilhaft heraus gestellt, da dabei wenig Prozeßzeit in Anspruch genommen wird.The molding of the on is also in one process step notches are provided in the demolition area. This is done in especially with an embossing process or with an etching process ren. The use of an embossing process or an etching process driving has proven to be advantageous in manufacturing posed, since it took up little process time becomes.

Weiter kann auf die Oberfläche der Leiterbahn eine Oxidati onsschutzschicht aufgebracht werden. Dies erfolgt vorteilhaf terweise durch ein Flash-Verfahren. Dadurch läßt sich ein Oxidationsschutz auf der Leiterbahn herstellen, der die Le bensdauer der Leiterplatte erhöht.An oxidati can also be applied to the surface of the conductor track onsschutzschicht be applied. This is advantageous usually through a flash process. This allows one Establish oxidation protection on the conductor track, which the Le PCB life increased.

Gemäß einer Weiterbildung der Erfindung weist die Leiterplat te wenigstens eine Isolationsschicht auf, in die wenigstens ein Bondfenster eingebracht ist, wobei wenigstens eine Lei terbahn, die zur Verbindung mit einem Bondpad eines Halblei terbauteils vorgesehen ist, über das Bondfenster geführt ist. Der oberhalb des Bondfensters geführte Bereich der Leiterbahn weist wenigstens einen Verbindungsbereich, einen Bondbereich und einen Abrißbereich auf. An der Isolationsschicht ist we nigstens eine Profilierung vorgesehen und wenigstens zwei Durchbrüche sind in der Isolationsschicht ausgebildet. Aus einem der Erfindung zugrundeliegenden Gedanken ergibt sich, daß aufgrund der elastischen Materialeigenschaften der Lei terbahn der Abrißbereich möglichst nahe an einer Kante des Bondfensters vorgesehen sein muß, um ein definiertes Abreißen in einem gewünschten Leiterbahnbereich gewährleisten zu kön nen. Durch das Vorsehen einer Profilierung an der Isolationsschicht ergibt sich eine besonders einfach Möglichkeit, die Position des Abrißbereichs zu variieren, ohne dabei den Ab stand des Abrißbereichs zur Kante des Bondfensters zu verän dern. Durch die Durchbrüche in der Isolationsschicht ergibt sich beim vorgesehenen Verbinden der Leiterbahn mit dem Bond pad des Halbleiterbauteils eine größere Verschiebbarkeit und Biegbarkeit der Leiterbahn relativ zum Bondpad des Halblei terbauteils. Hierdurch wird auch bei einer größeren Positio nierungstoleranz eine optimale Verbindung der Leiterbahn mit dem Bondpad des Halbleiterbauteils gewährleistet und ein mög liches Verkanten bzw. ein Einknicken der Leiterbahn verhin dert.According to a development of the invention, the printed circuit board at least one insulation layer into which at least a bond window is introduced, at least one Lei terbahn, which is used to connect to a bond pad of a semi-lead terbompeil is provided, is guided over the bond window. The area of the conductor track above the bond window has at least one connection area, a bond area and a demolition area. We have on the insulation layer at least one profiling and at least two Breakthroughs are formed in the insulation layer. Out one idea on which the invention is based arises that due to the elastic material properties of the lei the demolition area as close as possible to an edge of the Bond window must be provided in order to tear off a defined to be able to guarantee in a desired conductor track area nen. By providing a profile on the insulation layer there is a particularly simple way that Vary the position of the demolition area without changing the ab stood the tear area to the edge of the bond window to change other. Due to the breakthroughs in the insulation layer the intended connection of the conductor track with the bond pad of the semiconductor device greater displaceability and Bendability of the conductor track relative to the bond pad of the half lead component. As a result, even with a larger position tolerance an optimal connection of the conductor track with guaranteed the bond pad of the semiconductor device and a poss Lich tilting or buckling of the conductor track prevent different.

Die Profilierungen weisen in der Draufsicht einen im wesent lichen rechteckigen Umriß auf. Dadurch ergibt sich eine be sonders einfache Möglichkeit den Abstand der Kante des Bond fensters zum Abrißbereich konstant zu halten und somit einen definierten Abriß in einem gewünschtem Bereich der Leiterbahn zu gewährleisten. Die Profilierungen an der Isolationsschicht können je nach Ausgestaltung der Leiterbahnen und den jewei ligen Positionen der Abrißbereiche in ihren Umrissen verän dert bzw. angepaßt werden.The profiles essentially have a top view rectangular outline. This results in a be particularly simple possibility of the distance of the edge of the bond to keep the window to the demolition area constant and thus a defined demolition in a desired area of the conductor track to ensure. The profiles on the insulation layer Depending on the design of the conductor tracks and the respective position of the demolition areas in their outlines changed or adjusted.

Die Durchbrüche verlaufen in der Draufsicht links und rechts von der Leiterbahn und passen sich dabei vorteilhafterweise an den Verlauf der Leiterbahn an. Dadurch ergibt sich beson ders einfach eine größere Positionierungstoleranz beim vorge sehenen Verbinden der Leiterbahn mit dem Bondpad des Halblei terbauteils. In einer alternativen Ausgestaltung können die Durchbrüche parallel zur Leiterbahnachse verlaufen. Dadurch ergibt sich eine besonders einfache Geometrie der Durchbrü che.The openings are left and right in the top view off the conductor track and advantageously adapt to the course of the conductor track. This results in particular simply a larger positioning tolerance in the pre seen connecting the conductor track with the bond pad of the half lead component. In an alternative embodiment, the Breakthroughs run parallel to the conductor track axis. Thereby there is a particularly simple geometry of the breakthrough che.

Die Leiterbahn weist im Verbindungsbereich eine größere Lei terbahndicke auf. Dadurch wird beim vorgesehen Verbinden der Leiterbahn mit dem Bondpad des Halbleiterbauteils ein mögliches Verkanten bzw. ein Einknicken der Leiterbahn in diesem Bereich verhindert.The conductor track has a larger lei in the connection area web thickness up. This is the intended connection of the Conductor with the bond pad of the semiconductor device a possible Tilting or kinking of the conductor track in this Area prevented.

Im Verfahren zur Herstellung einer Leiterplatte wird vorteil hafterweise in einem ersten Verfahrensschritt eine Leiter platte mit wenigstens einer Isolationsschicht, mit wenigstens einer im wesentlichen flach ausgeführten Leiterbahn bereitge stellt.In the process for producing a printed circuit board is advantageous in a first step, a ladder plate with at least one insulation layer, with at least a substantially flat conductor track poses.

In einem weiteren bevorzugten Herstellungsschritt wird in die Isolationsschicht wenigstens ein Bondfenster mit wenigstens einer Profilierung eingeformt. Dies erfolgt insbesondere mit einem Stanzverfahren oder mit einem Ätzverfahren. Die Verwen dung eines Stanzverfahrens oder eines Ätzverfahrens hat sich bei der Herstellung als vorteilhaft herausgestellt, da dabei wenig Prozeßzeit in Anspruch genommen wird.In a further preferred manufacturing step, the Insulation layer with at least one bond window molded into a profile. This is done in particular with a stamping process or with an etching process. The use a stamping process or an etching process has become turned out to be advantageous in the production, since doing so little process time is used.

In einem weiteren Herstellungsschritt wird in die Isolations schicht wenigstens ein erster Durchbruch und ein zweiter Durchbruch ausgebildet. Dies erfolgt insbesondere mit einem Laserablationsverfahren. Die Verwendung eines Laserablations verfahrens hat sich bei der Herstellung als vorteilhaft her ausgestellt, da dabei hohe Genauigkeiten bei der Ausbildung der Durchbrüche erreicht werden.In a further manufacturing step, the insulation layer at least a first breakthrough and a second Breakthrough trained. This is done in particular with a Laser ablation procedure. The use of a laser ablation process has proven to be advantageous in production issued because of the high accuracy of the training of breakthroughs.

In einem weiteren Verfahrensschritt werden die in der Drauf sicht auf die Leiterplatte sichtbaren Umrisse in die Leiter bahn eingeformt. Dies erfolgt vorzugsweise mit einem im Stand der Technik gängigen Ätzverfahren, das sich als besonders einfache Möglichkeit erwies die gewünschten Umrisse in die Leiterbahn einzuformen.In a further process step, the in the top view of the circuit board visible outlines in the ladder track molded. This is preferably done with a stand the technology common etching process, which turns out to be special simple way proved the desired outlines in the Form conductor track.

Weiter kann auf die Oberfläche der Leiterbahn eine Oxidati onsschutzschicht aufgebracht werden. Dies erfolgt vorteilhaf terweise durch ein Flash-Verfahren, das eine besonders einfache und kostengünstige Möglichkeit darstellt Leiterbahnen oxidationsbeständig auszugestalten.An oxidati can also be applied to the surface of the conductor track onsschutzschicht be applied. This is advantageous a flash process, which is particularly easy and inexpensive possibility represents conductor tracks To design resistant to oxidation.

Bei allen Leiterplatten ist die Isolationsschicht zumindest teilweise aus elektrisch isolierendem Kunststoff gefertigt, der Kurzschlüsse zwischen dem Halbleiterbauteil und den Lei terbahnen verhindert.For all printed circuit boards, the insulation layer is at least partly made of electrically insulating plastic, the short circuits between the semiconductor device and the Lei terbahnen prevented.

Die Leiterbahnen können bei allen Leiterplatten teilweise als flache Leiterbahnbereiche ausgeführt sein. Dadurch ergibt sich eine besonders einfache Herstellung einer erfindungsge mäßen Leiterplatte, da hierfür im Stand der Technik bekannte Leiterplatten verwendet werden können.The circuit traces can partially as on all circuit boards flat conductor track areas. This gives a particularly simple manufacture of a fiction moderate circuit board, since this is known in the prior art Printed circuit boards can be used.

Vorteilhafterweise gliedern sich die Leiterbahnen oberhalb des Bondfensters in einen Verbindungsbereich, in einen Bond bereich und in einen Abrißbereich.The conductor tracks are advantageously structured above of the bond window in a connection area, in a bond area and in a demolition area.

Bei allen Leiterplatten weisen die Leiterbahnen wenigstens einen Leiterbahnbereich auf, der oberhalb des Bondfensters verläuft und zum Verbinden mit einem Bondpad eines Halblei terbauteils vorgesehen ist.In all printed circuit boards, the conductor tracks have at least a conductor track area that is above the bond window runs and for connecting to a bond pad of a half lead terbomps is provided.

Weiterhin können allen Leiterplatten auf der Oberfläche der Leiterbahnen eine dünne Goldschicht aufweisen. Dadurch ergibt sich besonders einfach eine oxidationsbeständige und leitfä hige Schicht auf der Oberfläche der Leiterbahn.Furthermore, all circuit boards on the surface of the Conductors have a thin gold layer. This gives an oxidation-resistant and conductive layer on the surface of the conductor track.

Im Stand der Technik sind Montageprozesse bekannt, die als "beam lead bonding process" bekannt sind. Dabei werden Lei terbahnen bzw. Leads mit Halbleiterbauteilen bzw. Chips ver bunden bzw. gebondet. Problematisch ist dabei die relative Positionierung des Halbleiterbauteils zur Leiterbahn. Die Leiterbahn ist wesentlich breiter als hoch, dadurch ist ein zu großer Versatz beim Verbinden als kritisch zu bewerten, da die Leiterbahn verkannten und/oder einknicken kann. Eine schmalere und damit flexiblere Ausgestaltung der Leiterbahnen ist unter anderem aus Stabilitätsgründen nicht möglich.Assembly processes are known in the prior art, which as "beam lead bonding process" are known. In doing so, Lei ver tracks or leads with semiconductor components or chips bound or bonded. The relative is problematic Positioning of the semiconductor component in relation to the conductor track. The The conductor track is much wider than it is high, which makes it a Too great misalignment when connecting as critical, because can misjudge and / or bend the conductor track. A narrower and therefore more flexible design of the conductor tracks is not possible for reasons of stability, among other things.

Die Leiterbahn wird vorzugsweise in einem Bereich zylinder förmig ausgeführt, so daß ein gleiches Biegewiderstandsmoment bzw. Widerstandsmoment für Verformung in wenigstens zwei senkrecht zur Leiterbahnachse verlaufenden Richtungen ent steht. Die Dimensionen des zylindrischen Bereichs müssen da bei auf den rechteckigen Bereich der Leiterbahn angepaßt wer den, so daß ein sauberes Verbinden der Leiterbahn mit dem Halbleiterbauteil möglich ist.The conductor track is preferably cylindrical in one area shaped so that an equal bending resistance moment or section modulus for deformation in at least two directions perpendicular to the conductor axis stands. The dimensions of the cylindrical area must be there when adapted to the rectangular area of the conductor track the, so that a clean connection of the conductor track with the Semiconductor device is possible.

Die Herstellung des zylindrischen Bereichs kann beispielswei se durch eine Kombination eines Galvanikverfahrens mit einem Ätzverfahren erfolgen, dabei wird eine Leiterbahn in einem ersten Schritt wie im Stand der Technik üblich strukturiert. Im Anschluß erfolgt eine galvanische Abscheidung von Kupfer auf das Kupfer Grundmaterial der Leiterbahn, hierfür muß die Leiterbahn maskiert werden. Abhängig von der Art der Maskie rung wird Kupfer nur auf der Oberfläche oder aber auch an den Seitenwänden der Leiterbahn abgeschieden. Bei Verwendung von sauren beispielsweise cyanidischen Elektrolyten erzielt man eine galvanische Schicht mit ähnlichen Eigenschaften wie das Grundmaterial. Das aufgebrachte Material ist relativ weich und duktil. Diese Eigenschaft wird für das spätere Verbinden der Bauteile benötigt. Zum anschließenden Abrunden der Kanten wird ein anisotropes Ätzverfahren angewendet, dabei kann die gleiche Maskierung wie beim Galvanikverfahren verwendet wer den. Abschließend wird eine dünne Goldschicht bzw. ein Gold- Flash auf die Oberfläche der Leiterbahn aufgebracht.The manufacture of the cylindrical region can, for example by combining an electroplating process with a Etching processes are carried out, thereby a conductor track in one first step structured as usual in the prior art. This is followed by galvanic deposition of copper on the copper base material of the conductor track Conductor track are masked. Depending on the type of maskie copper is only on the surface or on the Side walls of the conductor track deposited. When using acidic, for example, cyanide electrolytes are obtained a galvanic layer with properties similar to that Basic material. The material applied is relatively soft and ductile. This property is used for later connection the components needed. To round off the edges an anisotropic etching process is used same masking as used in the electroplating process the. Finally, a thin layer of gold or a gold Flash applied to the surface of the conductor track.

Die Leiterbahnen werden beim "beam lead bonding process" von beiden Seiten des Bondfensters an das Bondpad des Halbleiter bauteils geführt. Bei den im Stand der Technik bekannten ge rade ausgestalteten Bondfenstern kann die Position der Abriß stelle nur in sehr engen Grenzen variiert werden. Befindet sich die Abrißstelle nahe an der Bondfensterkante, ist ein Abreißen der Leiterbahn beim Verbinden gewährleistet. Bei ei nem großem Bondfenster mit einer langen Leiterbahn führt dies zu einem großen Überstand und somit zu einer erhöhten Kurz schlußgefahr bei einem geringen Abstand der einzelnen Leiter bahnen zueinander. Wird der Abstand der Abrißstelle zur Bond fensterkante erhöht, ist ein Abreißen aufgrund der elasti schen Materialeigenschaften der Leiterbahn nicht mehr gewähr leistet.The conductor tracks are used in the "beam lead bonding process" from both sides of the bond window to the bond pad of the semiconductor component led. In the ge known in the prior art Straight designed bond windows can change the position of the demolition only vary within very narrow limits. Located the tear point is close to the edge of the bond window is a Guaranteed tearing of the conductor track when connecting. With egg This leads to a large bond window with a long conductor track to a large protrusion and thus to an increased short risk of closing when the individual conductors are close together pave the way to each other. The distance between the tear point and the bond window edge raised, is a tear due to the elastic no longer guarantee the material properties of the conductor track accomplishes.

Durch die Verwendung eines profilierten Bondfensters kann die Position der Abrißstelle variiert werden und zugleich ein de finiertes Abreißen gewährleistet werden. Die Form des Bond fensters kann durch ein Stanzverfahren bestimmt werden.By using a profiled bond window, the Position of the tear-off point can be varied and at the same time a de tearing off can be guaranteed. The shape of the bond window can be determined by a stamping process.

Durch die Ausgestaltung der Leiterplatte mit Durchbrüchen bzw. Schlitzen um die Leiterbahn wird ein flexibler Bereich erzeugt, der durch Verschiebung bzw. Verdrehung beim Verbin den bzw. bonden eine belastungsarme Verbindung bei einem Ver satz des Halbleiterbauteils zur Leiterbahn ermöglicht.By designing the circuit board with openings or slots around the conductor track becomes a flexible area generated by shifting or twisting the verb the or bond a low-stress connection to a ver Set the semiconductor device to the trace.

Die Herstellung der Durchbrüche erfolgt durch ein Laserabla tionsverfahren bzw. durch Lasern.The openings are made by a laser abla tion process or by laser.

Die Herstellung bekannter "ball grid array tapes" erfordert den Kurzschluß aller Leiterbahnen bzw. Leads für die nachfol genden Galvanikprozesse. Für die elektrische Funktion müssen die Leiterbahnen bei der Gehäusemontage voneinander getrennt werden. Dies geschieht beim sogenannten "beam lead bonding process". Um ein Reißen der Leiterbahnen an der gewünschten Stelle zu gewährleisten sind dort Verjüngungen als Sollbruch stellen eingefügt.The production of known "ball grid array tapes" requires the short circuit of all traces or leads for the successor plating processes. For the electrical function the conductor tracks are separated from each other when mounting the housing become. This happens with the so-called "beam lead bonding process ". In order to tear the conductor tracks at the desired Rejuvenation should be ensured as a break places inserted.

Die in der Draufsicht sichtbaren Umrisse der Leiterbahnen werden mit einem Ätzverfahren hergestellt. Dabei ist eine spitze Einschnürung, die eine möglichst große Kerbwirkung aufweist erwünscht. Durch Ätzverfahren können jedoch nur Geo metrien mit ineinander übergehenden Radien hergestellt werden. Dadurch weichen die theoretisch optimalen Verjüngungen von den tatsächlich herstellbaren Verjüngungen ab. Durch die daraus resultierende geringere Kerbwirkung ist ein Abreißen nicht immer an der gewünschten Stelle bzw. überhaupt nicht möglich. Die Funktion des Bauteils ist dann nicht garantiert. Bei geringen Abständen der Leiterbahnen zueinander wird die Kerbwirkung noch dadurch vermindert, daß die Leiterbahn nur durch die Verjüngung geschmälert wird. Bei weiteren Abständen kann die Kerbwirkung dadurch vergrößert werden, indem man nach der Leiterbahn eine Verbreiterung vorsieht.The outlines of the conductor tracks visible in the top view are produced using an etching process. There is one pointed constriction, which has the greatest possible notch effect has desired. However, only geo metrics with merging radii. This gives way to the theoretically optimal tapering on the taper that can actually be produced. Through the the resulting lower notch effect is tearing not always in the desired place or not at all possible. The function of the component is then not guaranteed. In the case of small distances between the conductor tracks, the Notch effect is further reduced by the fact that the conductor track only is diminished by the rejuvenation. At further intervals the notch effect can be increased by provides for widening after the conductor track.

Bisher wurde versucht, die Leiterbahnen verschieden auszufor men. Werden in der Herstellung die Geometrien nicht exakt ge fertigt kann es vor allem bei Gehäusen mit mittigen Leiter bahnen beispielsweise bei sogenannten "center pad chips" zu den beschriebenen Problemen kommen.So far, attempts have been made to design the conductor tracks differently men. If the geometries are not exactly ge during production it can be manufactured especially with housings with a central conductor for example, with so-called "center pad chips" the problems described.

Die Erfindung sieht eine Einkerbung der Leiterbahnen auf der oberen Oberfläche und/oder auf der unteren Oberfläche vor. Kombiniert mit einer Verjüngung erhält man eine ideale Abriß stelle. Die Einkerbung kann beispielsweise durch ein Ätzver fahren oder durch ein Prägeverfahren erzeugt werden.The invention provides a notch on the conductor tracks on the upper surface and / or on the lower surface. Combined with a taper, you get an ideal demolition Job. The notch can, for example, by an etch ver drive or be generated by an embossing process.

Die Erfindung wird nun anhand von Ausführungsbeispielen mit Bezug auf die anhängenden Figuren näher erläutert.The invention will now be described using exemplary embodiments With reference to the attached figures explained in more detail.

Fig. 1 zeigt eine räumliche Darstellung eines Ausschnitts eines ersten Ausführungsbeispiels einer erfindungs gemäßen Leiterplatte, Fig. 1 shows a perspective view of a section of a first embodiment of a circuit board according to Inventive,

Fig. 2 zeigt einen Querschnitt durch die Leiterbahn aus Fig. 1, FIG. 2 shows a cross section through the conductor track from FIG. 1,

Fig. 3 zeigt einen Querschnitt durch die Leiterbahn aus Fig. 1, Fig. 3 shows a cross section through the conductor of FIG. 1,

Fig. 4 zeigt einen Querschnitt durch eine alternative Aus gestaltung des Leitungskörpers aus Fig. 1, Fig. 4 shows a cross section through an alternative design from the lead body of FIG. 1,

Fig. 5 zeigt eine räumliche Darstellung eines Ausschnitts eines zweiten Ausführungsbeispiels einer erfin dungsgemäßen Leiterplatte, Fig. 5 shows a perspective view of a detail of a second embodiment of an OF INVENTION to the invention the printed circuit board,

Fig. 6 zeigt eine Draufsicht auf einen Ausschnitt einer weiteren erfindungsgemäßen Leiterplatte, Fig. 6 shows a plan view of a detail of a further printed circuit board according to the invention,

Fig. 7 zeigt einen Querschnitt durch einen Abrißbereich der Leiterplatte aus Fig. 6, Fig. 7 shows a cross section through a tear-off region of the conductor plate of Fig. 6,

Fig. 8 zeigt einen Querschnitt durch eine alternative Aus gestaltung des Abrißbereichs aus Fig. 6, Fig. 8 shows a cross section through an alternative design of the tear off portion of Fig. 6,

Fig. 9 zeigt einen Querschnitt durch eine alternative Aus gestaltung des Abrißbereichs aus Fig. 6, Fig. 9 shows a cross section through an alternative design of the tear off portion of Fig. 6,

Fig. 10 zeigt eine Draufsicht auf einen Ausschnitt einer weiteren erfindungsgemäßen Leiterplatte, Fig. 10 shows a plan view of a detail of a further printed circuit board according to the invention,

Fig. 11 zeigt eine alternative Ausgestaltung der erfin dungsgemäßen Leiterplatte aus Fig. 10. Fig. 11 shows an alternative embodiment of the circuit board to the invention OF INVENTION Fig. 10.

Fig. 1 zeigt eine räumliche Darstellung eines Ausschnitts eines ersten Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte 1. Der Figurenbeschreibung liegt ein im Bereich der Leiterplatte 1 angeordnetes Koordinatensystem 2 mit einer x-Achse, einer y-Achse und einer z-Achse zugrunde. Fig. 1 shows a perspective view of a section of a first embodiment of a printed circuit board 1 according to the invention. The description of the figures is based on a coordinate system 2 arranged in the area of the printed circuit board 1 with an x-axis, a y-axis and a z-axis.

Die Leiterplatte 1 weist eine Isolationsschicht auf, von der in Fig. 1 nur ein erster Isolationsschichtbereich 3 und ein zweiter Isolationsschichtbereich 4 dargestellt sind.The circuit board 1 has an insulation layer, of which only a first insulation layer region 3 and a second insulation layer region 4 are shown in FIG. 1.

Im Bereich zwischen den Isolationsschichten 3, 4 ist ein Bondfenster 5 ausgespart. Das Bondfenster 5 erstreckt sich in Richtung der y-Achse von einer ersten Isolationsschichtkan te 6 bis zu einer zweiten Isolationsschichtkante 7. Unterhalb des Bondfensters 5 befindet sich ein in dieser Ansicht nicht dargestelltes Halbleiterbauteil.In the area between the insulation layers 3 , 4 , a bonding window 5 is left out. The bonding window 5 extends in the direction of the y-axis from a first insulation layer edge 6 to a second insulation layer edge 7 . A semiconductor component (not shown in this view) is located below the bond window 5 .

Die Leiterplatte 1 weist eine Vielzahl von Leiterbahnen auf, von denen in Fig. 1 nur eine Leiterbahn 8 dargestellt ist. Die Leiterbahn 8 weist einen ersten Leiterbereich 9 auf, der auf der in Richtung der z-Achse gesehenen oberen Oberfläche des ersten Isolationsschichtbereichs 3 aufgebracht ist. Die Leiterbahn 8 weist einen zweiten Leiterbereich 10 auf, der auf der in Richtung der z-Achse gesehenen oberen Oberfläche des zweiten Isolationsschichtbereichs 4 aufgebracht ist.The circuit board 1 has a large number of conductor tracks, of which only one conductor track 8 is shown in FIG. 1. The conductor track 8 has a first conductor region 9 , which is applied to the upper surface of the first insulation layer region 3 , as seen in the direction of the z-axis. The conductor track 8 has a second conductor region 10 , which is applied to the upper surface of the second insulation layer region 4 , as seen in the direction of the z-axis.

Ausgehend vom ersten Leiterbereich 9 gliedert sich die Lei terbahn 8 in Richtung der y-Achse in einen Verbindungsbe reich 11, in einen Bondbereich 12 und in einen Abrißbe reich 13, der in den zweiten Leiterbereich 10 mündet. Die Leiterbahn 8 ist einstückig ausgebildet und im wesentlichen vollständig aus Kupfer gefertigt.Starting from the first conductor area 9 , the conductor track 8 is divided in the direction of the y-axis into a connection region 11 , into a bond region 12 and into a tear-off region 13 which opens into the second conductor region 10 . The conductor track 8 is formed in one piece and made essentially entirely of copper.

Die Leiterbereiche 9, 10 sind als flache Leiterbahnbereiche ausgeführt. In der Draufsicht gliedern sich die Leiterberei che 9, 10 in jeweils zwei Abschnitte, nämlich in einen im we sentlichen rechteckigen Abschnitt und in einen sich an den rechteckigen Abschnitt anschließenden, sich zu den jeweiligen Isolationsschichtkanten 6, 7 hin verjüngenden Abschnitt. Der sich verjüngende Abschnitt des ersten Leiterbereichs 9 schließt mit seiner in Richtung der z-Achse gesehenen schma leren Seite an den Verbindungsbereich 11 an, wobei der erste Leiterbereich 9 am Übergang zum Verbindungsbereich 11 in Richtung der z-Achse gesehen eine kleinere Breite und Tiefe als der Verbindungsbereich 11 aufweist. Der sich verjüngende Abschnitt des zweiten Leiterbereichs 10 schließt mit seiner in Richtung der z-Achse gesehenen schmaleren Seite an den Ab rißbereich 13 an, wobei dieser am Übergang zum Abrißbe reich 13 in Richtung der z-Achse gesehen im wesentlichen die gleiche Breite und Tiefe wie der Abrißbereich 13 aufweist.The conductor areas 9 , 10 are designed as flat conductor track areas. In the top view, the conductor areas 9 , 10 are each divided into two sections, namely into a substantially rectangular section and into a section adjoining the rectangular section and tapering toward the respective insulation layer edges 6 , 7 . The tapered section of the first conductor region 9 connects with its narrow side seen in the direction of the z-axis to the connection region 11 , the first conductor region 9 being seen at the transition to the connection region 11 in the direction of the z-axis a smaller width and depth than the connection area 11 . The tapered section of the second conductor area 10 connects with its narrower side seen in the direction of the z-axis to the tear-off area 13 , said area at the transition to the tear-off area 13 in the direction of the z-axis being substantially the same width and depth as the tear-off area 13 .

Der Verbindungsbereich 11 weist einen im wesentlichen zylin drisch geformten Leitungskörper 14 auf, dessen Hauptachse sich in Richtung der y-Achse erstreckt. Der Leitungskörper 14 hat eine erste Stirnfläche 15 und eine zweite Stirnfläche 16. Die Stirnflächen 15, 16 haben in Richtung der y-Achse gesehen einen im wesentlichen kreisförmigen Umriß. Der Leitungskör per 14 ist somit so beschaffen, daß seine Biegewiderstandsmomente gegen eine Verformung in Richtung der x-Achse und/oder in Richtung der z-Achse im wesentlichen gleich sind, und zwar jeweils an allen Stellen des Leitungskörpers 14 entlang der y-Achse.The connection region 11 has a substantially cylin drically shaped line body 14 , the main axis of which extends in the direction of the y-axis. The line body 14 has a first end face 15 and a second end face 16 . The end faces 15 , 16 have an essentially circular outline when viewed in the direction of the y-axis. The Kabelkör by 14 is thus such that its bending moments against deformation in the direction of the x-axis and / or in the direction of the z-axis are substantially the same, in each case at all points of the line body 14 along the y-axis.

Der Bondbereich 12 ist als einstückiger flacher Leiterbahnbe reich ausgeführt. In der Draufsicht gliedert sich der Bondbe reich 12 entlang der y-Achse in zwei Abschnitte, nämlich in einen sich am Leitungskörper 14 anschließenden, sich verbrei ternden Abschnitt und in einen im wesentlichen rechteckigen Abschnitt. Der sich verbreiternde Abschnitt weist an seiner in Richtung der z-Achse gesehenen schmäleren Seite eine Stirnfläche 17 auf, die in Richtung der y-Achse gesehen einen im wesentlichen rechteckig geformten Querschnitt hat. Die Stirnfläche 17 schließt einstückig an die zweite Stirnflä che 16 des Leitungskörpers 14 an, wobei die Stirnfläche 17 in Richtung der z-Achse gesehen eine kleinere Breite und Tiefe als der Leitungskörper 14 aufweist. Die in Richtung der z- Achse gesehene längere Seite des sich verbreiternden Ab schnitts schließt an den rechteckigen Abschnitt des Bondbe reichs 12 an, wobei diese am Übergang im wesentlichen die gleiche in Richtung der z-Achse gesehene Breite und Tiefe aufweist wie der rechteckige Abschnitt des Bondbereichs 12. Der in der Draufsicht rechteckige Abschnitt des Bondbe reichs 12 hat in Richtung der z-Achse gesehen im wesentlichen die gleiche Tiefe wie die in der Draufsicht rechteckigen Teilabschnitte der Leiterbereiche 9, 10. Unterhalb des Bond bereichs 12 ist ein in Fig. 1 nicht dargestelltes Bondpad des Halbleiterbauteils positioniert.The bond area 12 is designed as a one-piece flat Leiterbahnbe rich. In plan view, the bond region 12 is divided along the y-axis into two sections, namely into a section adjoining the line body 14 , widening section and into a substantially rectangular section. The widening section has on its narrower side seen in the direction of the z-axis an end face 17 which, viewed in the direction of the y-axis, has an essentially rectangular cross-section. The end face 17 integrally adjoins the second end face 16 of the line body 14 , the end face 17 having a smaller width and depth than the line body 14 viewed in the direction of the z-axis. The longer side of the widening section seen in the direction of the z-axis connects to the rectangular section of the bond region 12 , which at the transition has essentially the same width and depth as seen in the direction of the z-axis as the rectangular section of the Bond area 12 . The section of the bond region 12 which is rectangular in plan view has essentially the same depth in the direction of the z-axis as the partial sections of the conductor regions 9 , 10 which are rectangular in plan view. A bond pad (not shown in FIG. 1) of the semiconductor component is positioned below the bond area 12 .

Der Abrißbereich 13 ist als flacher Leiterbahnbereich ausge führt. In der Draufsicht gliedert sich der Abrißbereich 13 in zwei Abschnitte, nämlich in einen sich am Bondbereich 12 an schließenden, sich in Richtung der y-Achse verjüngenden Ab schnitt und in einen im wesentlichen rechteckigen Abschnitt. Die in Richtung der z-Achse gesehene breitere Seite des sich verjüngenden Abschnitts des Abrißbereichs 13 schließt sich an den rechteckigen Abschnitt des Bondbereichs 12 an, wobei bei de Abschnitte am Übergang in Richtung der z-Achse gesehen im wesentlichen die gleichen Breiten und Tiefen aufweisen. Die in Richtung der z-Achse gesehene schmalere Seite des sich verjüngenden Abschnitts des Abrißbereichs 13 schließt an den rechteckigen Abschnitt des Abrißbereichs 13 an, wobei die Leiterbahn 8 in diesem Bereich die kleinste Ausdehnung in Richtung der x-Achse aufweist.The tear-off area 13 is out as a flat conductor track area. In the plan view, the tear-off area 13 is divided into two sections, namely a section that closes at the bond area 12, tapers in the direction of the y-axis, and a substantially rectangular section. The wider side of the tapered section of the tear-off area 13 seen in the direction of the z-axis adjoins the rectangular section of the bond area 12 , wherein the sections at the transition in the direction of the z-axis have essentially the same widths and depths. The narrower side of the tapered section of the tear-off area 13 seen in the direction of the z-axis adjoins the rectangular section of the tear-off area 13 , the conductor track 8 in this area having the smallest extent in the direction of the x-axis.

Fig. 2 zeigt einen Querschnitt durch die Leiterbahn 8 aus Fig. 1 entlang einer Schnittlinie I-I. In dieser Ansicht ist die Stirnfläche 17 des Bondbereichs 12 und die sich daran an schließende Stirnfläche 16 des Leitungskörpers 14 besonders gut zu sehen. Der Leitungskörper 14 ist einstückig ausgebil det und im wesentlichen vollständig aus Kupfer gefertigt. Der Leitungskörper 14 hat in Richtung der y-Achse gesehen einen im wesentlichen kreisförmigen Querschnitt. FIG. 2 shows a cross section through the conductor track 8 from FIG. 1 along a section line II. In this view, the end face 17 of the bonding area 12 and the adjoining end face 16 of the line body 14 can be seen particularly well. The line body 14 is integrally ausgebil det and made essentially entirely of copper. The line body 14 has a substantially circular cross section when viewed in the direction of the y axis.

Fig. 3 zeigt einen Querschnitt durch den Leitungskörper 14 aus Fig. 1 entlang einer Schnittlinie II-II. In dieser An sicht gliedert sich der Leitungskörper 14 in zwei Bereiche, nämlich in einen Kupferkernbereich und in einen galvanisch aufgebrachten Kupfermantelbereich. Der Kupferkernbereich weist einen im wesentlichen rechteckigen Querschnitt auf, wo bei der Kupferkernbereich im wesentlichen den gleichen Umriß wie die Stirnfläche 17 des Bondbereichs 12 aufweist. Der auf gebrachte Kupfermantelbereich umschließt den Kupferkernbe reich über die gesamte Länge des Leitungskörpers 14 so, daß der Leitungskörper 14 in Richtung der y-Achse gesehen einen im wesentlichen kreisförmigen Umriß aufweist. Die Bereiche des Leitungskörpers 14 haben im wesentlichen ähnliche Mate rialeigenschaften. FIG. 3 shows a cross section through the line body 14 from FIG. 1 along a section line II-II. In this view, the line body 14 is divided into two areas, namely in a copper core area and in a galvanically applied copper jacket area. The copper core region has an essentially rectangular cross section, where the copper core region has essentially the same outline as the end face 17 of the bonding region 12 . The brought on copper cladding area encloses the Kupferkernbe rich over the entire length of the line body 14 so that the line body 14 has a substantially circular outline seen in the direction of the y-axis. The areas of the line body 14 have substantially similar material properties.

Zur Herstellung der in Fig. 1 gezeigten Leiterplatte 1 wird wie folgt vorgegangen. In einem ersten Verfahrensschritt wird die Leiterplatte 1 mit dem Bondfenster 5 und mehreren im we sentlichen flach ausgeführten Leiterbahnen bereitgestellt, die auf einer Isolationsschicht in der vorliegenden Ausfüh rungsform auf den ersten Isolationsschichtbereich 3 und auf den zweiten Isolationsschichtbereich 4 aufgebracht sind. Die Leiterbahn 8 weist zu diesem Zeitpunkt der Herstellung über ihre gesamte Länge einen gleichmäßigen im wesentlichen recht eckigen Querschnitt auf. In Richtung der z-Achse gesehen weist die Leiterbahn 8 einen im wesentlichen rechteckigen Um riß auf.The procedure for producing the printed circuit board 1 shown in FIG. 1 is as follows. In a first method step, the circuit board 1 is provided with the bonding window 5 and a plurality of essentially flat conductor tracks which are applied to an insulation layer in the present embodiment, on the first insulation layer region 3 and on the second insulation layer region 4 . At this time of manufacture, the conductor track 8 has a uniform, essentially rectangular cross-section over its entire length. Seen in the direction of the z-axis, the conductor track 8 has an essentially rectangular order.

Anschließend werden die in Richtung der z-Achse gesehenen Um risse des Abrißbereichs 13, des Bondbereichs 12 und des Ver bindungsbereichs 11 in die Leiterbahn 8 eingeformt. Dies er folgt beispielsweise mit einem Ätzverfahren. Der Verbindungs bereich 11 ist zu diesem Zeitpunkt der Herstellung als fla cher Leiterbahnbereich ausgeführt und weist in Richtung der y-Achse gesehen im wesentlichen den gleichen rechteckigen Querschnitt auf, wie die Stirnfläche 17 des Bondbereichs 12.Then, in the direction of the z-axis, the cracks of the tear-off region 13 , the bond region 12 and the connection region 11 are formed in the conductor track 8 . This is done, for example, with an etching process. The connection area 11 is designed as a flat conductor path area at this time of manufacture and, viewed in the direction of the y-axis, has essentially the same rectangular cross section as the end face 17 of the bonding area 12 .

In einem weiteren Verfahrensschritt wird die Oberfläche der Leiterbahn 8 mit Ausnahme der Oberfläche des Verbindungsbe reichs 11 mit einer Maskierung abgedeckt.In a further method step, the surface of the conductor track 8, with the exception of the surface of the connecting region 11, is covered with a mask.

Anschließend wird im Verbindungsbereich 11 eine Kupferschicht so auf die Leiterbahn 8 aufgebracht, daß der Leitungskör per 14 mit einem in Richtung der y-Achse gesehen im wesentli chen rechteckigen Querschnitt entsteht, der größer ist als derjenige der ursprünglichen Leiterbahn 8. Dies erfolgt mit einem galvanischem Verfahren. Die Tiefe des rechteckigen Querschnitts in Richtung der z-Achse stimmt dann im wesentli chen mit dem Durchmesser der Stirnfläche 16 des Leitungskör pers 14 überein. Beim Galvanisieren wird beispielsweise ein cyanidischer Elektrolyt mit Kupferanteilen verwendet, aus dem sich bei der Elektrolyse Kupfer auf dem Verbindungsbereich 11 abscheidet.Subsequently, a copper layer is applied to the conductor track 8 in the connection region 11 in such a way that the line body is formed by 14 with a rectangular cross section, as seen in the direction of the y axis, which is larger than that of the original conductor track 8 . This is done using a galvanic process. The depth of the rectangular cross-section in the direction of the z-axis then essentially corresponds to the diameter of the end face 16 of the line body 14 . In electroplating, for example, a cyanide electrolyte with copper components is used, from which copper is deposited on the connection region 11 during the electrolysis.

In einem weiteren Verfahrensschritt werden die Kanten des bis zu diesem Zeitpunkt des Verfahrens im Querschnitt rechteckigen Leitungskörpers 11 abgerundet. Dies erfolgt beispielswei se mit einem anisotropen Ätzverfahren. Der Leitungskörper 14 weist nach diesem Verfahrensschritt den in Fig. 3 darge stellten kreisförmigen Querschnitt auf.In a further method step, the edges of the line body 11, which is rectangular in cross section up to this point in the method, are rounded. This is done, for example, using an anisotropic etching process. After this process step, the line body 14 has the circular cross section shown in FIG. 3.

Anschließend wird in einem weiteren Verfahrensschritt eine dünne Goldschicht auf die Oberfläche der Leiterbahn 8 aufge bracht. Dies erfolgt beispielsweise mit einem Gold-Flash- Verfahren.Then, in a further process step, a thin gold layer is brought up onto the surface of the conductor track 8 . This is done, for example, using a gold flash method.

Fig. 4 zeigt einen Querschnitt einer alternativen Ausgestal tung einer Leiterbahn 8 entlang einer Schnittlinie I-I. Die Leiterbahn 8 entspricht in wesentlichen Bestandteilen der Leiterbahn 8 der Fig. 1. Gleiche Bestandteile haben deshalb dieselben Bezugsziffern. In Fig. 4 ist die Stirnfläche 17 des Bondbereichs 12 und die sich daran anschließende Stirn fläche 16' des Leitungskörpers 14' dargestellt. Der Leitungs körper 14' gliedert sich in drei Bereiche, nämlich in einen Kupferkernbereich 23, in einen oberen Kupfermantelbereiche 24 und in einen unteren Kupfermantelbereich 25. Der Kupferkern bereich 23 weist einen im wesentlichen rechteckigen Quer schnitt auf, der im wesentlichen mit dem Umriß der Stirnflä che 17 des Bondbereichs 12 übereinstimmt. Die Kupfermantelbe reiche 24, 25 sind im Querschnitt jeweils im wesentlichen halbkreisförmig ausgebildet und schließen an die obere Seite und an die untere Seite des Kupferkernbereichs 23 an. Die in Richtung der y-Achse gesehene linke Seite und die rechte Sei te des Kupferkernbereichs 23 sind in der alternativen Ausge staltung nicht von den Kupfermantelbereich 24, 25 umschlos sen, sondern liegen frei. Fig. 4 shows a cross section of an alternative Ausgestal device of a conductor track 8 along a section line II. The conductor track 8 corresponds in essential components to the conductor track 8 of Fig. 1. The same components therefore have the same reference numerals. In FIG. 4, the end face 17 of the bonding region 12 and the adjoining end face 16 'of the lead body 14' is shown. The line body 14 'is divided into three areas, namely a copper core area 23 , an upper copper jacket areas 24 and a lower copper jacket area 25 . The copper core area 23 has a substantially rectangular cross-section which substantially coincides with the outline of the end face 17 of the bonding area 12 . The Kupfermantelbe rich 24 , 25 are each substantially semicircular in cross section and connect to the upper side and to the lower side of the copper core region 23 . The left side seen in the direction of the y-axis and the right side of the copper core region 23 are not enclosed by the copper cladding region 24 , 25 in the alternative configuration but are exposed.

Zur Herstellung der alternativen Ausgestaltung des Verbin dungsbereichs 11 der alternativen Ausführungsform werden im wesentlichen die selben Verfahrensschritte durchgeführt, wie bei der Herstellung der Leiterplatte 1 aus Fig. 1. Im Unter schied zum Herstellungsverfahren für die Leiterplatte 1 aus Fig. 1 werden bei der alternativen Ausgestaltung des Leitungskörpers 14' auch die Seiten des Verbindungsbereichs 11 mit einer Maskierung beschichtet so, daß sich nur auf der oberen Seite und auf der unteren Seite des Verbindungsbe reichs 11 Kupfer abscheiden kann.To produce the alternative embodiment of the connecting region 11 of the alternative embodiment, essentially the same method steps are carried out as in the manufacture of the printed circuit board 1 from FIG. 1. In contrast to the manufacturing method for the printed circuit board 1 from FIG. 1, the alternative embodiment the line body 14 'also coated the sides of the connecting region 11 with a mask so that copper can only deposit on the upper side and on the lower side of the connecting region 11 .

Fig. 5 zeigt eine räumliche Darstellung eines Ausschnitts eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte 18. Die in Fig. 5 gezeigte Leiterplatte 18 stimmt in wesentlichen Teilen mit der in Fig. 1 gezeigten Leiterplatte 1 überein. Gleiche Teile sind deshalb mit den selben Bezugsziffern versehen. Fig. 5 shows a perspective view of a detail of a second embodiment of a circuit board 18 according to the invention. The printed circuit board 18 shown in FIG. 5 largely corresponds to the printed circuit board 1 shown in FIG. 1. The same parts are therefore provided with the same reference numbers.

Bei der Leiterplatte 18 gliedert sich eine Leiterbahn 19 aus gehend vom ersten Leiterbereich 9 in Richtung der y-Achse in einen Verbindungsbereich 21 und in einen Abrißbereich 22 der in den zweiten Leiterbereich 10 mündet. Die Leiterbahn 19 ist einstückig ausgebildet und im wesentlichen aus Kupfer gefer tigt.In the printed circuit board 18 , a conductor track 19 is divided into a connection area 21 and a tear-off area 22 which opens into the second conductor area 10 , starting from the first conductor area 9 in the y-axis direction. The conductor track 19 is formed in one piece and essentially made of copper.

Der Verbindungsbereich 21 weist einen im wesentlichen zylin drisch geformten Leitungskörper 20 auf, dessen Hauptachse sich in der Richtung der y-Achse erstreckt. Der Leitungskör per 20 hat eine erste Stirnfläche 15 und eine zweite Stirn fläche 16. Die Stirnflächen 15, 16 haben in Richtung der y- Achse gesehen einen im wesentlichen kreisförmigen Umriß. Der Leitungskörper 20 ist somit so beschaffen, daß seine Biegewi derstandsmomente gegen eine Verformung um jede zur y-Achse senkrecht verlaufende Biegeachse im wesentlichen gleich groß sind, und zwar jeweils an allen Stellen des Leitungskör pers 20 entlang der y-Achse.The connection region 21 has a substantially cylin drically shaped line body 20 , the main axis of which extends in the direction of the y-axis. The line body by 20 has a first end face 15 and a second end face 16 . The end faces 15 , 16 have an essentially circular outline when viewed in the direction of the y-axis. The line body 20 is thus such that its Biegewi derstandsmomente against deformation about each perpendicular to the y-axis bending axis are substantially the same size, namely at all points of the line body 20 pers along the y-axis.

Der Abrißbereich 22 ist als flacher Leiterbahnbereich ausge führt. In Richtung der y-Achse gesehen weist der Abrißbe reich 22 einen im wesentlichen rechteckigen Querschnitt auf, wobei der Abrißbereich 22 mit einer Seite einstückig an die zweite Stirnfläche 16 des Leitungskörpers 20 anschließt. In der Draufsicht in Richtung der z-Achse hat der Abrißbereich 22 eine im wesentlichen rechteckige Form. Die Leiter bahn 19 weist im Abrißbereich 22 die kleinste Ausdehnung in Richtung der x-Achse, d. h. die kleinste Breite, auf.The tear-off area 22 is out as a flat conductor track area. Seen in the direction of the y-axis, the demolition region 22 has an essentially rectangular cross section, the demolition region 22 being connected in one piece to the second end face 16 of the line body 20 . In the plan view in the direction of the z-axis, the tear-off area 22 has an essentially rectangular shape. The conductor track 19 has the smallest extent in the tear-off area 22 in the direction of the x-axis, ie the smallest width.

Zur Herstellung der in Fig. 5 gezeigten Leiterplatte 18 wer den im wesentlichen dieselben Verfahrensschritte angewendet, wie bei der Herstellung der in Fig. 1 gezeigten Leiterplat te 1.For the manufacture of the printed circuit board 18 shown in FIG. 5, who uses essentially the same process steps as for the manufacture of the printed circuit board shown in FIG. 1 .

In einem ersten Verfahrensschritt wird die Leiterplatte 18 mit dem Bondfenster 5 und mehreren im wesentlichen flach aus geführten Leiterbahnen bereitgestellt, die auf einer Isolati onsschicht in der vorliegenden Ausführungsform auf den ersten Isolationsschichtbereich 3 und auf den zweiten Isolations schichtbereich 4 aufgebracht sind. Die Leiterbahn 19 weist zu diesem Zeitpunkt der Herstellung über ihre gesamte Länge ei nen gleichmäßigen im wesentlichen rechteckigen Querschnitt auf. In Richtung der z-Achse gesehen weist die Leiterbahn 19 einen im wesentlichen rechteckigen Umriß auf.In a first method step, the circuit board 18 is provided with the bonding window 5 and a plurality of essentially flat conductor tracks which are applied to an insulation layer in the present embodiment on the first insulation layer region 3 and on the second insulation layer region 4 . At this time of manufacture, the conductor track 19 has a uniform, essentially rectangular cross section over its entire length. When viewed in the direction of the z-axis, the conductor track 19 has an essentially rectangular outline.

Anschließend werden die in Richtung der z-Achse gesehenen Um risse des Abrißbereichs 2 und des Verbindungsbereichs 21 in die Leiterbahn 19 eingeformt. Dies erfolgt beispielsweise mit einem Ätzverfahren. Der Verbindungsbereich 21 ist zu diesem Zeitpunkt der Herstellung als flacher Leiterbahnbereich aus geführt.Then, in the direction of the z-axis, the cracks of the tear-off area 2 and the connecting area 21 are molded into the conductor track 19 . This is done, for example, using an etching process. The connection area 21 is made at this time of manufacture as a flat conductor track area.

In einem weiteren Verfahrensschritt wird die Oberfläche der Leiterbahn 19 mit Ausnahme der Oberfläche des Verbindungsbe reichs 21 mit einer Maskierung abgedeckt.In a further method step, the surface of the conductor track 19, with the exception of the surface of the connecting region 21, is covered with a mask.

Anschließend wird im Verbindungsbereich 21 eine Kupferschicht so auf die Leiterbahn 19 aufgebracht, so daß dieser einen in Richtung der y-Achse gesehenen im wesentlichen rechteckigen Querschnitt aufweist, der größer ist als derjenige der ur sprünglichen Leiterbahn 19. Dies erfolgt mit einem galvani schem Verfahren. Beim Galvanisieren wird beispielsweise ein cyanidischer Elektrolyt mit Kupferanteilen verwendet, aus dem sich bei der Elektrolyse Kupfer auf dem Verbindungsbereich 21 abscheidet.Subsequently, a copper layer is applied to the conductor track 19 in the connecting region 21 , so that it has an essentially rectangular cross section, seen in the direction of the y-axis, which is larger than that of the original conductor track 19 . This is done using a galvanic method. In electroplating, for example, a cyanide electrolyte with copper components is used, from which copper is deposited on the connection region 21 during the electrolysis.

In einem weiteren Verfahrensschritt werden die Kanten des bis zu diesem Zeitpunkt des Verfahrens im Querschnitt rechtecki gen Leitungskörpers 20 abgerundet. Dies erfolgt beispielswei se mit einem anisotropen Ätzverfahren. Der Leitungskörper 20 weist nach diesem Verfahrensschritt den in Fig. 5 darge stellten kreisförmigen Querschnitt auf.In a further method step, the edges of the line body 20 which is rectangular in cross section up to this point in the method are rounded. This is done, for example, using an anisotropic etching process. After this method step, the line body 20 has the circular cross section shown in FIG. 5.

Anschließend wird in einem weiteren Verfahrensschritt eine dünne Goldschicht auf die Oberfläche der Leiterbahn 19 aufge bracht. Dies erfolgt beispielsweise mit einem Gold-Flash- Verfahren.Then, in a further process step, a thin gold layer is brought up onto the surface of the conductor track 19 . This is done, for example, using a gold flash method.

Fig. 6 zeigt eine Draufsicht auf einen Teil einer weiteren erfindungsgemäßen Leiterplatte 30. Fig. 6 shows a plan view of part of a further printed circuit board 30 according to the invention.

Die Leiterplatte 30 hat eine einstückig aus Kunststoff herge stellte Isolationsschicht 31, von der in Fig. 6 nur ein Teilbereich dargestellt ist. In der Draufsicht umfaßt die Isolationsschicht 31 zwei Bereiche, nämlich einen ersten Iso lationsschichtbereich 32 und einen zweiten Isolationsschicht bereich 33. In der Isolationsschicht 31 ist ein Bondfen ster 34 ausgespart, das in der Draufsicht auf die Leiterplat te 30 einen im wesentlichen rechteckigen Umriß aufweist und dessen Ecken in der Draufsicht abgerundet ausgeführt sind.The circuit board 30 has a one-piece plastic Herge provided insulation layer 31 , of which only a portion is shown in Fig. 6. In the top view, the insulation layer 31 comprises two regions, namely a first insulation layer region 32 and a second insulation layer region 33 . In the insulation layer 31 a Bondfen ster 34 is recessed, the te 30 in the plan view of the printed circuit board has a substantially rectangular outline and the corners are rounded in plan view.

Die Leiterplatte 30 weist weiterhin eine Vielzahl von Leiter bahnen auf, von denen in Fig. 6 eine erste Leiterbahngruppe 35 mit zwei Bondverbindungsmöglichkeiten in den Leiterbahnbe reichen 40 und 41 und eine zweite Leiterbahngruppe 36 mit drei Bondverbindungsmöglichkeiten in den Leiterbahnbereichen 50, 51 und 52 dargestellt sind. Die Leiterbahngruppen 35, 36 sind als flache Leiterbahnbereiche ausgeführt und im wesent lichen einstückig aus Kupfer gefertigt. Unterhalb der Leiterplatte 30 ist im Bereich des Bondfensters 34 ein in Fig. 6 nicht dargestelltes Halbleiterbauteil positioniert.The circuit board 30 also has a large number of conductor tracks, of which a first conductor track group 35 with two bond connection options in the conductor track areas 40 and 41 and a second conductor track group 36 with three bond connection options in the conductor track areas 50 , 51 and 52 are shown in FIG. 6 . The conductor track groups 35 , 36 are designed as flat conductor track areas and are manufactured in one piece from copper. A semiconductor component (not shown in FIG. 6) is positioned below the printed circuit board 30 in the region of the bond window 34 .

Die Leiterbahngruppen 35, 36 sind in wesentlichen Teilen gleich ausgeführt. Gleiche Teile sind deshalb mit den glei chen Bezugsziffern versehen.The conductor track groups 35 , 36 are essentially the same. The same parts are therefore provided with the same reference numerals.

Die erste Leiterbahngruppe 35 gliedert sich in fünf Leiterbe reiche, nämlich in einen ersten Leiterbereich 37, in einen zweiten Leiterbereich 38, in einen dritten Leiterbereich 39, in einen vierten Leiterbereich 40 und in einen fünften Lei terbereich 41. Der erste Leiterbereich 37 und der zweite Lei terbereich 38 sind teilweise auf den ersten Isolations schichtbereich 32 aufgebracht. Der dritte Leiterbereich 39 ist teilweise auf den zweiten Isolationsschichtbereich 33 aufgebracht. Der vierte Leiterbereich 40 und der fünfte Lei terbereich 41 erstrecken sich oberhalb des Bondfensters 34. Der vierte Leiterbereich 40 schließt an einer ersten Seite am ersten Leiterbereich 37 und an einer zweiten Seite am dritten Leiterbereich 39 an. Der fünfte Leiterbereich 41 schließt an einer ersten Seite am zweiten Leiterbereich 38 und an einer zweiten Seite am dritten Leiterbereich 39 an.The first conductor group 35 is divided into five conductor regions, namely a first conductor region 37 , a second conductor region 38 , a third conductor region 39 , a fourth conductor region 40 and a fifth conductor region 41 . The first conductor region 37 and the second conductor region 38 are partially applied to the first insulation layer region 32 . The third conductor area 39 is partially applied to the second insulation layer area 33 . The fourth conductor region 40 and the fifth conductor region 41 extend above the bond window 34 . The fourth conductor region 40 connects to the first conductor region 37 on a first side and to the third conductor region 39 on a second side. The fifth conductor region 41 connects to the second conductor region 38 on a first side and to the third conductor region 39 on a second side.

Der erste Leiterbereich 37 gliedert sich in der Draufsicht in einen ersten Schenkel und in einen zweiten Schenkel, die im wesentlichen L-förmig angeordnet sind. Die Schenkel sind in der Draufsicht im wesentlichen rechteckige geformt. Der erste Schenkel ist auf der oberen Oberfläche des ersten Isolations schichtbereichs 32 aufgebracht. Eine erste Seite des ersten Schenkels verläuft außerhalb des in Fig. 6 dargestellten Be reichs der Leiterplatte 30. An einer zweiten Seite des ersten Schenkels schließt der zweite Schenkel mit einer Seite an. In der Draufsicht auf die Leiterplatte 30 ist die Breite des zweiten Schenkels kleiner als die des ersten Schenkels. Der zweite Schenkel ist teilweise auf den ersten Isolations schichtbereich 32 aufgebracht und verläuft teilweise oberhalb des Bondfensters 34. Die in der Draufsicht auf die Leiterplatte 30 erkennbare linke untere Ecke des zweiten Schenkels ist abgerundet.In plan view, the first conductor region 37 is divided into a first leg and a second leg, which are arranged essentially in an L-shape. The legs are essentially rectangular in plan view. The first leg is applied to the upper surface of the first insulation layer region 32 . A first side of the first leg extends outside the area of the printed circuit board 30 shown in FIG. 6. The second leg adjoins one side on a second side of the first leg. In the top view of the printed circuit board 30 , the width of the second leg is smaller than that of the first leg. The second leg is partially applied to the first insulation layer area 32 and extends partially above the bond window 34 . The lower left corner of the second leg, which can be seen in the plan view of the printed circuit board 30, is rounded.

Der oberhalb des Bondfensters 34 verlaufende vierte Leiterbe reich 40 gliedert sich ausgehend vom ersten Leiterbereich 37 in einen Abrißbereich 42, in einen Bondbereich 43 und in ei nen Verbindungsbereich 44, der in den dritten Leiterbe reich 39 mündet.The fourth conductor area 40 extending above the bond window 34 is divided from the first conductor area 37 into a tear-off area 42 , into a bond area 43 and into a connecting area 44 which opens into the third area 39 .

Der Abrißbereich 42 gliedert sich in der Draufsicht auf die Leiterplatte 30 in zwei Bereiche, die sich zu einer Einker bung 45 hin verjüngen. Der erste Bereich schließt mit seiner in der Draufsicht auf die Leiterplatte 30 gesehenen breiteren Seite an den ersten Leiterbereich 37 an. Der zweite Bereich schließt mit seiner breiteren Seite an den Bondbereich 43 an. Die Einkerbung 45 ist zwischen den zwei in der Draufsicht auf die Leiterplatte 30 schmäleren Seiten der zwei Bereiche des Abrißbereichs 42 vorgesehen. Die Einkerbung 45 erstreckt sich über die gesamte Breite des Abrißbereichs 42 und hat ei nen in der Draufsicht auf die Leiterplatte 30 im wesentlichen rechteckigen Umriß. Im Querschnitt hat die Einkerbung 45 eine im wesentlichen rechteckige Form. Die Kanten in der Einker bung 45 sind abgerundet. Die Tiefe der Einkerbung 45 ent spricht im wesentlichen der halben Leiterbahndicke.The tear-off area 42 is divided into two areas in the top view of the printed circuit board 30 , which taper towards a recess 45 . The first region, with its wider side seen in plan view of the printed circuit board 30, adjoins the first conductor region 37 . The wider region of the second region connects to the bond region 43 . The notch 45 is provided between the two sides of the two regions of the tear-off region 42 which are narrower in the plan view of the printed circuit board 30 . The notch 45 extends over the entire width of the tear-off area 42 and has a substantially rectangular outline in the plan view of the printed circuit board 30 . In cross section, the notch 45 has a substantially rectangular shape. The edges in the indentation 45 are rounded. The depth of the notch 45 corresponds essentially to half the track thickness.

Der Bondbereich 43 ist als flacher Leiterbereich ausgeführt und weist einen im wesentlichen rechteckigen Querschnitt auf. In der Draufsicht auf die Leiterplatte 30 hat der Bondbe reich 43 einen im wesentlichen rechteckigen Umriß. Unterhalb des Bondbereichs 43 ist ein Bondpad eines in Fig. 6 nicht dargestellten Halbleiterbauteils positioniert.The bonding area 43 is designed as a flat conductor area and has an essentially rectangular cross section. In the top view of the circuit board 30 , the bond region 43 has a substantially rectangular outline. A bond pad of a semiconductor component (not shown in FIG. 6) is positioned below the bond area 43 .

Der Verbindungsbereich 44 ist als flacher Leiterbereich aus geführt und hat einen im wesentlichen rechteckigen Querschnitt. Der Verbindungsbereich 44 hat in der Draufsicht auf die Leiterplatte 30 einen im wesentlichen rechteckigen Umriß.The connection area 44 is designed as a flat conductor area and has an essentially rectangular cross section. The connection area 44 has a substantially rectangular outline in the plan view of the printed circuit board 30 .

Der dritte Leiterbereich 39 gliedert sich in der Draufsicht in drei im wesentlichen rechteckige Bereiche. Der erste Be reich hat die in der Draufsicht auf die Leiterplatte 30 gese hene größte Breite und ist auf der oberen Oberfläche des zweiten Isolationsschichtbereichs 33 aufgebracht. Eine erste Seite des ersten Bereichs verläuft außerhalb des in Fig. 6 dargestellten Bereichs der Leiterplatte 30. An der in der Draufsicht auf die Leiterplatte 30 rechten unteren Ecke des ersten Bereichs ist eine im wesentlichen rechteckige Ausspa rung vorgesehen, die sich über den in Fig. 6 dargestellten Bereich der Leiterplatte 30 hinaus erstreckt. Der zweite Be reich und der dritte Bereich sind teilweise auf der oberen Oberfläche des zweiten Isolationsschichtbereichs 33 aufge bracht und verlaufen teilweise oberhalb des Bondfensters 34. An der dem Bondfenster 34 zugewandten Seite des ersten Be reichs schließen sich der zweite Bereich und der dritte Be reich an, wobei der zweite Bereich links vom dritten Bereich angeordnet ist. In der Draufsicht auf die Leiterplatte 30 be trägt die Breite des zweiten Bereichs etwa die halbe Breite des ersten Bereichs. Die Breite des dritte Bereichs beträgt etwa ein viertel der Breite des ersten Bereichs. Die in der Draufsicht auf die Leiterplatte 30 erkennbaren Ecken des zweiten Bereichs sind abgerundet. An der oberhalb des Bond fensters 34 verlaufenden Seite des zweiten Bereichs schließt sich der vierte Leiterbereich 40 an und an der oberhalb des Bondfensters 34 verlaufenden Seite des dritten Bereichs schließt sich der fünfte Leiterbereich 41 an.The third conductor area 39 is divided into three essentially rectangular areas in plan view. The first loading region has the greatest width seen in the plan view of the printed circuit board 30 and is applied to the upper surface of the second insulation layer region 33 . A first side of the first region runs outside the region of the printed circuit board 30 shown in FIG. 6. At the bottom right corner of the first area in the plan view of the printed circuit board 30 , a substantially rectangular recess is provided, which extends beyond the area of the printed circuit board 30 shown in FIG. 6. The second loading area and the third area are partially brought up on the upper surface of the second insulation layer area 33 and partially extend above the bonding window 34 . On the side of the first loading region facing the bonding window 34 , the second region and the third loading region adjoin, the second region being arranged to the left of the third region. In the plan view of the printed circuit board 30 , the width of the second region is approximately half the width of the first region. The width of the third area is approximately a quarter of the width of the first area. The corners of the second region which can be seen in the plan view of the printed circuit board 30 are rounded. The fourth conductor region 40 adjoins the side of the second region running above the bond window 34 , and the fifth conductor region 41 adjoins the side of the third region running above the bond window 34 .

Der oberhalb des Bondfensters 34 verlaufende fünfte Leiterbe reich 41 weist im wesentlichen die gleichen Bereiche auf wie der vierte Leiterbereich 40. Unterschiedlich zu diesem ist die Anordnung der jeweiligen Bereiche. Der fünfte Leiterbe reich 41 gliedert sich ausgehend vom zweiten Leiterbereich 38 in einen Verbindungsbereich 44, in einen Bondbereich 43 und in einen Abrißbereich 42, der in den dritten Leiterbereich 39 mündet.The fifth conductor region 41 extending above the bond window 34 has essentially the same regions as the fourth conductor region 40 . The arrangement of the respective areas is different from this. Starting from the second conductor area 38, the fifth conductor area 41 is divided into a connection area 44 , a bonding area 43 and a tear-off area 42 which opens into the third conductor area 39 .

Der zweite Leiterbereich 38 gliedert sich in der Draufsicht auf die Leiterplatte 30 in zwei im wesentlichen rechteckige Bereiche, die in Reihe hintereinander angeordnet sind. Der erste Bereich ist auf der oberen Oberfläche des ersten Isola tionsschichtbereichs 32 aufgebracht. Eine erste Seite des er sten Bereichs verläuft außerhalb in Fig. 6 des dargestellten Leiterbereichs 30. Eine zweite Seite des ersten Bereichs schließt an eine Seite des zweiten Bereichs an, wobei in der Draufsicht auf die Leiterplatte 30 der erste Bereich eine kleinere Breite aufweist als der zweite Bereich. Der zweite Bereich ist teilweise auf der oberen Oberfläche des ersten Isolationsschichtbereichs 32 aufgebracht und verläuft teil weise oberhalb des Bondfensters 34. Die in der Draufsicht auf die Leiterplatte 30 erkennbaren Ecken des zweiten Bereichs sind abgerundet.In the top view of the printed circuit board 30, the second conductor area 38 is divided into two substantially rectangular areas which are arranged in series one behind the other. The first region is applied to the upper surface of the first insulation layer region 32 . A first side of the first region runs outside in FIG. 6 of the illustrated conductor region 30 . A second side of the first region adjoins one side of the second region, the first region having a smaller width than the second region in the plan view of the printed circuit board 30 . The second region is partly applied to the upper surface of the first insulation layer region 32 and partly runs above the bond window 34 . The corners of the second region which can be seen in the plan view of the printed circuit board 30 are rounded.

Die zweite Leiterbahngruppe 36 gliedert sich in sieben Lei terbereiche, nämlich in einen sechsten Leiterbereich 46, in einen siebten Leiterbereich 47, in einen achten Leiterbe reich 48, in einen neunten Leiterbereich 49, in einen zehnten Leiterbereich 50, in einen elften Leiterbereich 51 und in ei nen zwölften Leiterbereich 52. Der sechste Leiterbereich 46 und der siebte Leiterbereich 47 sind teilweise auf den ersten Isolationsschichtbereich 32 aufgebracht. Der achte Leiterbe reich 48 und der neunte Leiterbereich 49 sind teilweise auf den zweiten Isolationsschichtbereich 33 aufgebracht. Der zehnte Leiterbereich 50, der elfte Leiterbereich 51 und der zwölfte Leiterbereich 52 verlaufen oberhalb des Bondfen sters 34. Der zehnte Leiterbereich 50 schließt an einer er sten Seite am sechsten Leiterbereich 46 an und an einer zwei ten Seite am achten Leiterbereich 48 an. Der elfte Leiterbe reich 51 schließt mit einer ersten Seite am sechsten Leiter bereich 46 an und mit einer zweiten Seite am neunten Leiter bereich 49 an. Der zwölfte Leiterbereich 52 schließt mit einer ersten Seite am siebten Leiterbereich 47 an und an einer zweiten Seite am neunten Leiterbereich 49 an.The second conductor group 36 is divided into seven conductor regions, namely a sixth conductor region 46 , a seventh conductor region 47 , an eighth conductor region 48 , a ninth conductor region 49 , a tenth conductor region 50 , an eleventh conductor region 51 and in a twelfth conductor area 52 . The sixth conductor region 46 and the seventh conductor region 47 are partially applied to the first insulation layer region 32 . The eighth conductor region 48 and the ninth conductor region 49 are partially applied to the second insulation layer region 33 . The tenth conductor region 50 , the eleventh conductor region 51 and the twelfth conductor region 52 run above the bond window 34 . The tenth conductor area 50 connects to a first side on the sixth conductor area 46 and on a second side to the eighth conductor area 48 . The eleventh conductor region 51 connects with a first side to the sixth conductor region 46 and with a second side to the ninth conductor region 49 . The twelfth conductor region 52 connects to the seventh conductor region 47 with a first side and to the ninth conductor region 49 on a second side.

Der achte Leiterbereich 48 ist auf den zweiten Isolations schichtbereich 33 aufgebracht und im wesentlichen wie der zweite Leiterbereich 38 der ersten Leiterbahngruppe 35 ausge führt. Unterschiedlich zu diesem verläuft der achte Leiterbe reich 48 in einer in der Draufsicht auf die Leiterplatte 30 gesehenen Rechtskrümmung aus den in Fig. 6 dargestellten Be reich der Leiterplatte 30 hinaus.The eighth conductor region 48 is applied to the second insulation layer region 33 and essentially leads out like the second conductor region 38 of the first conductor group 35 . Different from this, the eighth conductor region 48 extends in a right curvature seen in the plan view of the circuit board 30 from the region of the circuit board 30 shown in FIG. 6.

Der oberhalb des Bondfensters 34 verlaufende zehnte Leiterbe reich 50 gliedert ist im wesentlichen wie der vierte Leiter bereich 40 ausgeführt. Ausgehend vom sechsten Leiterbe reich 46 gliedert sich der zehnte Leiterbereich 50 in einen Abrißbereich 42, in einen Bondbereich 43 und in einen Verbin dungsbereich 44, der in den achten Leiterbereich 48 mündet.The tenth conductor area 50 which extends above the bond window 34 is structured essentially like the fourth conductor area 40 . Starting from the sixth conductor region 46 , the tenth conductor region 50 is divided into a tear-off region 42 , a bond region 43 and a connection region 44 which opens into the eighth conductor region 48 .

Der sechste Leiterbereich 46 ist auf den ersten Isolations schichtbereich 32 aufgebracht und im wesentlichen wie der dritte Leiterbereich 39 der ersten Leiterbahngruppe 35 ausge führt. Unterschiedlich zu diesem verläuft der sechste Leiter bereich 46 in einer in der Draufsicht gesehenen Rechtskrüm mung aus den in Fig. 6 dargestellten Bereich hinaus.The sixth conductor region 46 is applied to the first insulation layer region 32 and essentially leads out like the third conductor region 39 of the first conductor group 35 . In contrast to this, the sixth conductor area 46 extends in a right-hand bend seen from above in the top view from the area shown in FIG. 6.

Der elfte Leiterbereich 51 ist im wesentlichen wie der fünfte Leiterbereich 41 ausgeführt. Der elfte Leiterbereich 51 glie dert sich ausgehend vom sechsten Leiterbereich 46 in einen Verbindungsbereich 44, in einen Bondbereich 43 und in einen Abrißbereich 42, der in den neunten Leiterbereich 49 mündet.The eleventh conductor area 51 is designed essentially like the fifth conductor area 41 . Starting from the sixth conductor region 46, the eleventh conductor region 51 is divided into a connection region 44 , a bonding region 43 and a tear-off region 42 which opens into the ninth conductor region 49 .

Der neunte Leiterbereich 49 hat eine in der Draufsicht auf die Leiterplatte 30 im wesentlichen rechteckige Form. Der neunte Leiterbereich 49 ist teilweise auf den zweiten Isola tionsschichtbereich 33 aufgebracht und verläuft teilweise oberhalb des Bondfensters 34. Der elfte Leiterbereich 51 und der zwölfte Leiterbereich 52 schließen an die im Bondfenster 34 verlaufende Seite des neunten Leiterbereichs 49 an. Die in der Draufsicht auf die Leiterplatte 30 erkennbaren Ec ken des neunten Leiterbereichs 49 und die Übergänge zu dem elften Leiterbereich 51 und zu dem zwölften Leiterbereich 52 sind abgerundet.The ninth conductor area 49 has a substantially rectangular shape in the plan view of the printed circuit board 30 . The ninth conductor region 49 is partly applied to the second insulation layer region 33 and partly runs above the bond window 34 . The eleventh conductor region 51 and the twelfth conductor region 52 connect to the side of the ninth conductor region 49 running in the bond window 34 . The corners of the ninth conductor region 49 that can be seen in the plan view of the printed circuit board 30 and the transitions to the eleventh conductor region 51 and to the twelfth conductor region 52 are rounded off.

Der zwölfte Leiterbereich 52 ist im wesentlichen wie der elf te Leiterbereich 51 ausgeführt, er gliedert sich ausgehend vom siebten Leiterbereich 47 in einen Verbindungsbereich 44, in einen Bondbereich 43 und in einen Abrißbereich 42, der in den neunten Leiterbereich 49 mündet.The twelfth conductor area 52 is designed essentially like the eleventh conductor area 51 , it is divided from the seventh conductor area 47 into a connecting area 44 , into a bonding area 43 and into a tear-off area 42 which opens into the ninth conductor area 49 .

Der siebte Leiterbereich 47 weist eine in der Draufsicht auf die Leiterplatte 30 im wesentlichen rechteckige Form auf. Der siebte Leiterbereich 47 ist teilweise auf den ersten Isolati onsschichtbereich 32 aufgebracht und verläuft teilweise ober halb des Bondfensters 34. Die Seite, die auf den ersten Iso lationsschichtbereich 32 aufgebracht ist, weist eine abgerun dete linke Ecke auf. Die Seite, die oberhalb des Bondfen sters 34 verläuft, ist an der rechten Ecke abgerundet. An der oberhalb des Bondfenster 34 verlaufenden Seite schließt der zwölfte Leiterbereich 52 mit einer Seite an. Der siebte Lei terbereich 47 verläuft in einer in der Draufsicht auf die Leiterplatte 30 gesehenen Rechtskrümmung aus dem dargestell ten Bereich hinaus.The seventh conductor area 47 has a substantially rectangular shape in the plan view of the printed circuit board 30 . The seventh conductor region 47 is partly applied to the first insulation layer region 32 and partly extends above half of the bond window 34 . The side that is applied to the first insulation layer region 32 has a rounded left corner. The side that runs above the Bondfen sters 34 is rounded on the right corner. On the side running above the bond window 34 , the twelfth conductor region 52 connects with one side. The seventh conductor region 47 extends in a right-hand curve seen in the plan view of the printed circuit board 30 from the region shown.

Fig. 7 zeigt einen Querschnitt durch den Abrißbereich 42 der Leiterplatte 30 aus Fig. 6. In dieser Darstellung ist beson ders gut die Einkerbung 45 zu sehen. Die Einkerbung 45 weist im Querschnitt eine im wesentlichen rechteckige Form auf, wo bei die in der Einkerbung 45 liegenden Kanten abgerundet sind. Die Tiefe der Einkerbung 45 entspricht im wesentlichen der halben Leiterbahndicke. In der Draufsicht auf die Leiter platte 30 hat die Einkerbung 45 eine im wesentlichen rechtec kige Form und erstreckt sich über die gesamte Breite des Ab rißbereichs 42. Fig. 7 shows a cross section through the tear-off area 42 of the circuit board 30 from Fig. 6. In this illustration, the notch 45 is particularly well visible. The notch 45 has an essentially rectangular shape in cross section, where the edges lying in the notch 45 are rounded. The depth of the notch 45 corresponds essentially to half the conductor track thickness. In the plan view of the circuit board 30 , the notch 45 has a substantially rectangular shape and extends over the entire width of the tear-off area 42 .

Zur Herstellung der in Fig. 6 gezeigten Leiterplatte 30 wird wie folgt vorgegangen. In einem ersten Verfahrensschritt wird eine Leiterplatte 30 mit der in Fig. 6 dargestellten Isola tionsschicht 31, mit den auf der oberen Oberfläche der Isola tionsschicht 31 aufgebrachten Leiterbahngruppen 35, 36 und mit dem in der Draufsicht im wesentlichen rechteckigen Bond fenster 34 bereitgestellt. Zu diesem Zeitpunkt des Verfahrens weisen die Leiterbahngruppen 35, 36 jeweils einen in der Draufsicht auf die Leiterplatte 30 im wesentlichen rechtecki gen Umriß auf und eine im Querschnitt gleichmäßige rechtecki ge Form. Die Leiterbahngruppen 35, 36 sind im wesentlichen einstückig aus Kupfer gefertigt und als flache Leiterbahnbe reiche ausgeführt.The procedure for producing the printed circuit board 30 shown in FIG. 6 is as follows. In a first method step, a printed circuit board 30 is provided with the insulation layer 31 shown in FIG. 6, with the conductor track groups 35 , 36 applied to the upper surface of the insulation layer 31 and with the bonding window 34 which is essentially rectangular in plan view. At this point in the method, the conductor track groups 35 , 36 each have a substantially rectangular outline in plan view of the printed circuit board 30 and a rectangular cross-sectional shape that is uniform. The conductor track groups 35 , 36 are essentially made in one piece from copper and are designed as flat conductor tracks.

In einem weiteren Verfahrensschritt werden die in der Drauf sicht auf die Leiterplatte 30 erkennbaren Umrisse der Leiter bahngruppen 35, 36 eingeformt. Dies erfolgt beispielsweise mit einem Ätzverfahren.In a further method step, the outlines of the conductor track groups 35 , 36 which can be seen in the plan view of the printed circuit board 30 are formed . This is done, for example, using an etching process.

Anschließend werden in die Abrißbereiche 42 der Leiterbahn gruppen 35, 36 die Einkerbungen 45 eingebracht. Dies erfolgt beispielsweise mit einem Prägeverfahren oder mit einem Ätz verfahren.Subsequently, the notches 45 are introduced into the tear-off areas 42 of the conductor track groups 35 , 36 . This is done, for example, with an embossing process or with an etching process.

In einem weiteren Verfahrensschritt wird eine dünne Gold schicht auf die Oberfläche der Leiterbahngruppen 35, 36 auf gebracht. Dies erfolgt beispielsweise mit einem Gold-Flash- Verfahren.In a further process step, a thin gold layer is applied to the surface of the conductor track groups 35 , 36 . This is done, for example, using a gold flash method.

Fig. 8 zeigt einen Querschnitt einer alternativen Ausgestal tung eines Abrißbereichs 42' einer Leiterplatte 30, wie sie in Fig. 6 gezeigt wird. Im Abrißbereich 42' ist eine Einker bung 45' vorgesehen. Die Einkerbung 45' weist im Querschnitt eine im wesentlichen dreieckige Form auf. Die Tiefe der Ein kerbung 45' entspricht im wesentlichen der halben Leiterbahn dicke. Die Einkerbung 45' hat in der Draufsicht eine im wesentlichen rechteckige Form und erstreckt sich über die ge samte Breite des Abrißbereichs 42'. FIG. 8 shows a cross section of an alternative embodiment of a tear-off region 42 ′ of a printed circuit board 30 , as is shown in FIG. 6. In the demolition area 42 'a Einker exercise 45 ' is provided. The notch 45 'has a substantially triangular shape in cross section. The depth of a notch 45 'corresponds essentially to half the track thickness. The notch 45 'has a substantially rectangular shape in plan view and extends over the entire width of the tear-off area 42 '.

Zur Herstellung der Leiterplatte 30 wird im wesentlichen wie oben beschrieben vorgegangen. Unterschiedlich ist nur die Ausgestaltung der Einkerbung 45' der Leiterplatte 30. Diese unterschiedliche Einkerbung wird beispielsweise mit einem Ätzverfahren oder mit einem Prägeverfahren eingeformt.The procedure for producing the printed circuit board 30 is essentially as described above. The only difference is the configuration of the notch 45 ′ of the printed circuit board 30 . These different notches are formed, for example, using an etching process or an embossing process.

Fig. 9 zeigt einen Querschnitt einer alternativen Ausgestal tung eines Abrißbereichs 42" einer Leiterplatte 30, wie sie in Fig. 6 gezeigt wird. Im Unterschied zu den vorherigen Ausgestaltungen weist der Abrißbereich 42" zwei im wesentli chen gleich ausgeführte Einkerbungen 45" auf. Eine Einker bung 45" auf der in der Draufsicht oberen Oberfläche des Ab rißbereichs 42" und eine gegenüberliegende Einkerbung 45" auf der unteren Oberfläche des Abrißbereichs 42". Die Ein kerbungen 45" weisen im Querschnitt eine im wesentlichen dreieckigen Form auf und haben in der Draufsicht einen im we sentlichen rechteckigen Umriß. Die Einkerbungen 45" erstrec ken sich über die gesamte Breite des Abrißbereichs 42". Die Tiefe einer Einkerbung 45" entspricht im wesentlichen einem viertel der gesamten Leiterbahndicke. Fig. 9 shows a cross-section of an alternative embodiment of a tear-off area 42 "of a printed circuit board 30 , as shown in Fig. 6. In contrast to the previous embodiments, the tear-off area 42 " has two essentially identical notches 45 " Notch 45 "on the top surface of the tear-off area 42 " in plan view and an opposite notch 45 "on the lower surface of tear-off area 42 ". The notches 45 "have a substantially triangular shape in cross section and have a plan view an essentially rectangular outline. The notches 45 "first stretch over the entire width of the tear-off area 42 ". The depth of a notch 45 "essentially corresponds to a quarter of the total conductor thickness.

Zur Herstellung der Leiterplatte 30 wird im wesentlichen wie oben beschrieben vorgegangen. Unterschiedlich ist nur die Ausgestaltung der Einkerbungen 45" der Leiterplatte 30. Diese unterschiedlichen Einkerbungen werden beispielsweise mit ei nem Ätzverfahren oder mit einem Prägeverfahren beidseitig eingeformt.The procedure for producing the printed circuit board 30 is essentially as described above. The only difference is the design of the notches 45 "of the printed circuit board 30. These different notches are formed on both sides, for example with an etching process or with an embossing process.

Fig. 10 zeigt eine Draufsicht einer weiteren erfindungsgemä ßen Leiterplatte 60. Fig. 10 is a plan view showing a further inventive SEN circuit board 60.

Die Leiterplatte 60 weist eine aus Kunststoff gefertigte Iso lationsschicht auf, die alle Bondfenster 63 umgibt, von der in Fig. 10 nur ein erster Isolationsschichtbereich 61 und ein zweiter Isolationsschichtbereich 62 dargestellt sind.The circuit board 60 has an insulation layer made of plastic, which surrounds all the bond windows 63 , of which only a first insulation layer region 61 and a second insulation layer region 62 are shown in FIG. 10.

Im Bereich zwischen dem ersten Isolationsschichtbereich 61 und dem zweiten Isolationsschichtbereich 62 ist das Bondfen ster 63 ausgespart. Das Bondfenster 63 erstreckt sich dabei von einer ersten Isolationsschichtkante 64 bis zu einer zwei ten Isolationsschichtkante 65. Unterhalb des Bondfensters 63 ist ein Halbleiterbauteil positioniert, von dem in Fig. 10 nur die Bondpads 75 dargestellt sind.In the region between the first insulation layer region 61 and the second insulation layer region 62 , the bonding window 63 is left out. The bond window 63 extends from a first insulation layer edge 64 to a second insulation layer edge 65 . A semiconductor component, of which only the bond pads 75 are shown in FIG. 10, is positioned below the bond window 63 .

Weiterhin weist die Leiterplatte 60 eine Vielzahl von Leiter bahnen auf, von denen in Fig. 10 nur sechs Leiterbahnen dar gestellt sind. Die Leiterbahnen sind im wesentlichen gleich ausgeführt. Deshalb ist nur eine Leiterbahn 66 mit einer Be zugsziffer versehen. Die Leiterbahn 66 ist einstückig ausge führt und im wesentlichen aus Kupfer hergestellt.Furthermore, the circuit board 60 has a plurality of conductor tracks, of which only six conductor tracks are shown in Fig. 10. The conductor tracks are essentially the same. Therefore, only one conductor track 66 is provided with a reference number. The conductor track 66 is made in one piece and essentially made of copper.

Die Leiterbahn 66 gliedert sich in der Draufsicht auf die Leiterplatte 60 in fünf Bereiche, nämlich in einen ersten Leiterbereich 67, in einen zweiten Leiterbereich 68, in einen dritten Leiterbereich 69, in einen vierten Leiterbereich 70 und in einen fünften Leiterbereich 71.In the top view of the printed circuit board 60, the conductor track 66 is divided into five regions, namely into a first conductor region 67 , into a second conductor region 68 , into a third conductor region 69 , into a fourth conductor region 70 and into a fifth conductor region 71 .

Der erste Leiterbereich 67 ist auf der unteren Oberfläche des ersten Isolationsschichtbereichs 61 aufgebracht. In der Draufsicht auf die Leiterplatte 60 hat der erste Leiterbe reich 67 einen im wesentlichen rechteckigen Umriß. Im Quer schnitt hat der erste Leiterbereich 67 eine im wesentlichen gleichmäßige rechteckige Form. Eine erste Seite des ersten Leiterbereichs 67 verläuft außerhalb des in Fig. 10 darge stellten Bereichs der Leiterplatte 60. Eine zweite Seite des ersten Leiterbereichs 67 schließt an eine erste Seite des zweiten Leiterbereichs 68 an.The first conductor region 67 is applied to the lower surface of the first insulation layer region 61 . In the plan view of the circuit board 60 , the first conductor area 67 has a substantially rectangular outline. In cross section, the first conductor area 67 has a substantially uniform rectangular shape. A first side of the first conductor region 67 extends outside the region of the circuit board 60 shown in FIG. 10. A second side of the first conductor region 67 adjoins a first side of the second conductor region 68 .

Der zweite Leiterbereich 68 ist teilweise auf der unteren Oberfläche des ersten Isolationsschichtbereichs 61 aufgebracht und verläuft teilweise unterhalb des Bondfensters 63. Der zweite Leiterbereich 68 hat eine in der Draufsicht auf die Leiterplatte 60 im wesentlichen rechteckige Form, wobei die in der Draufsicht erkennbaren Ecken des zweiten Leiterbe reichs 68 abgerundet sind. Im Querschnitt hat der zweite Lei terbereich 68 einen im wesentlichen rechteckigen Umriß. An die unterhalb des Bondfensters 63 verlaufender Seite des zweiten Leiterbereichs 68 schließt der dritte Leiterbe reich 69 mit einer Seite an. In der Draufsicht auf die Lei terplatte 60 ist der zweite Leiterbereich 68 etwa doppelt so breit wie der erste Leiterbereich 67. Die Leiterbahnbereiche 67 und 68 können jedoch auch in gleicher Breite ausgeführt sein.The second conductor region 68 is partly applied to the lower surface of the first insulation layer region 61 and partly runs below the bond window 63 . The second conductor region 68 has a substantially rectangular shape in the plan view of the circuit board 60, the corners of the second conductor region 68 recognizable in the plan view being rounded off. In cross section, the second conductor region 68 has a substantially rectangular outline. The third conductor region 69 adjoins the side of the second conductor region 68 running below the bond window 63 with one side. In the top view of the printed circuit board 60 , the second conductor region 68 is approximately twice as wide as the first conductor region 67 . The conductor track areas 67 and 68 can, however, also be of the same width.

Der dritte Leiterbereich 69 verläuft unterhalb des Bondfen sters 63. Der dritte Leiterbereich 69 gliedert sich ausgehend vom zweiten Leiterbereich 68 in einen Verbindungsbereich 72, in einen Bondbereich 73 und in einen Abrißbereich 74, der in den vierten Leiterbereich 70 mündet.The third conductor area 69 runs below the bond window 63 . Starting from the second conductor region 68, the third conductor region 69 is divided into a connection region 72 , a bond region 73 and a tear-off region 74 which opens into the fourth conductor region 70 .

Der Verbindungsbereich 72 hat in der Draufsicht auf die Lei terplatte 60 einen im wesentlichen rechteckigen Umriß und im Querschnitt eine im wesentlichen rechteckige Form. Der Ver bindungsbereich 72 weist eine größere Leiterbahndicke als die übrigen Leiterbahnbereiche der Leiterbahn 66 auf.The connection area 72 has a substantially rectangular outline in plan view of the Lei terplatte 60 and a substantially rectangular shape in cross section. The connection region 72 has a greater conductor path thickness than the other conductor region of the conductor 66 .

Der Bondbereich 73 ist als flacher Leiterbahnbereich ausge führt und hat in der Draufsicht auf die Leiterplatte 60 einen im wesentlichen rechteckigen Umriß und im Querschnitt eine im wesentlichen rechteckige Form. Unterhalb des Bondbereichs 73 ist ein Bondpad 75 eines in Fig. 10 nicht weiter dargestell ten Halbleiterbauteils positioniert. Das Bondpad 75 weist in der Draufsicht einen im wesentlichen rechteckigen Umriß auf. Die Breite des Bondbereichs 73 richtet sich nach der Breite der Bondpads 75. The bond area 73 is designed as a flat conductor track area and has a substantially rectangular outline in plan view of the circuit board 60 and a substantially rectangular shape in cross section. A bond pad 75 of a semiconductor component (not shown further in FIG. 10) is positioned below the bond area 73 . The top view of the bond pad 75 has an essentially rectangular outline. The width of the bond area 73 depends on the width of the bond pads 75 .

Der Abrißbereich 74 weist in der Draufsicht auf die Leiter platte 60 eine Verjüngung 76 auf, die in etwa in der Mitte des Abrißbereichs 74 eingeformt ist. Der Abrißbereich 74 ist als flacher Leiterbahnbereich ausgeführt. In der Draufsicht auf die Leiterplatte 60 beträgt die Breite der Verjüngung 76 in etwa die halbe Breite des Abrißbereichs 74. Die Leiter bahn 66 weist im Bereich der Verjüngung 76 ihre kleinste Breite auf.The tear-off area 74 has a taper 76 in the plan view of the printed circuit board 60 , which is formed approximately in the middle of the tear-off area 74 . The tear-off area 74 is designed as a flat conductor track area. In the top view of the printed circuit board 60 , the width of the taper 76 is approximately half the width of the tear-off area 74 . The conductor track 66 has its smallest width in the region of the taper 76 .

Der vierte Leiterbereich 70 ist teilweise auf der unteren Oberfläche des zweiten Isolationsschichtbereichs 62 aufge bracht und verläuft teilweise unterhalb des Bondfensters 63. Der vierte Leiterbereich 70 hat in der Draufsicht auf die Leiterplatte 60 eine im wesentlichen rechteckige Form, wobei die in der Draufsicht erkennbaren Ecken des vierten Leiterbe reichs 70 abgerundet sind. Der Querschnitt des vierten Lei terbereichs 70 weist eine im wesentlichen rechteckige Form auf. In der Draufsicht auf die Leiterplatte 60 ist der vierte Leiterbereich 70 in etwa genauso breit wie der zweite Leiter bereich 68, wobei der vierte Leiterbereich 70 länger ist als der zweite Leiterbereich 68. An der unterhalb des Bondfen sters 63 verlaufenden Seite des vierten Leiterbereichs 70 schließt mit einer Seite der dritte Leiterbereich 69 an.The fourth conductor region 70 is partly brought up on the lower surface of the second insulation layer region 62 and partly runs below the bonding window 63 . The fourth conductor region 70 has a substantially rectangular shape in the plan view of the circuit board 60 , the corners of the fourth conductor region 70 recognizable in the plan view being rounded. The cross section of the fourth conductor region 70 has a substantially rectangular shape. In the plan view of the printed circuit board 60 , the fourth conductor area 70 is approximately as wide as the second conductor area 68 , the fourth conductor area 70 being longer than the second conductor area 68 . On the side of the fourth conductor region 70 running below the bond window 63 , the third conductor region 69 adjoins with one side.

Der fünfte Leiterbereich 71 ist auf der unteren Oberfläche des zweiten Isolationsschichtbereichs 62 aufgebracht. In der Draufsicht auf die Leiterbahn 66 hat der fünfte Leiterbe reich 71 einen im wesentlichen rechteckigen Umriß. Im Quer schnitt hat der fünfte Leiterbereich 71 eine im wesentlichen gleichmäßige rechteckige Form. Eine erste Seite des fünften Leiterbereichs 71 verläuft außerhalb des in Fig. 10 darge stellten Bereichs der Leiterplatte 60. Eine zweite Seite des fünften Leiterbereichs 71 schließt an einer Seite des vierten Leiterbereichs 70 an. In der Draufsicht auf die Leiterplat te 60 ist in dieser Ausführungsform der fünfte Leiterbereich 71 genauso breit wie der erste Leiterbereich 67. The fifth conductor region 71 is applied to the lower surface of the second insulation layer region 62 . In the top view of the conductor track 66 , the fifth conductor area 71 has a substantially rectangular outline. In cross section, the fifth conductor area 71 has a substantially uniform rectangular shape. A first side of the fifth conductor region 71 extends outside the region of the circuit board 60 shown in FIG. 10. A second side of the fifth conductor region 71 adjoins one side of the fourth conductor region 70 . In the top view of the printed circuit board 60 , the fifth conductor region 71 is as wide as the first conductor region 67 in this embodiment.

Die Isolationsschichtbereiche 61, 62 weisen eine Vielzahl von Durchbrüchen auf. Zwei Durchbrüche sind jeweils um eine Lei terbahn der Leiterplatte 60 angeordnet und im wesentlichen paarweise gleich ausgeführt. Deshalb sind nur ein erster Durchbruch 77 und ein zweiter Durchbruch 78, die um die Lei terbahn 66 angeordnet sind mit einer Bezugsziffer versehen. Die Durchbrüche 77, 78 sind in den ersten Isolationsschicht bereich 61 eingeformt.The insulation layer regions 61 , 62 have a large number of openings. Two openings are each arranged around a Lei terbahn the circuit board 60 and carried out in pairs essentially the same. Therefore, only a first opening 77 and a second opening 78 , which are arranged around the Lei terbahn 66 are provided with a reference number. The openings 77 , 78 are formed in the first insulation layer area 61 .

Der erste Durchbruch 77 verläuft in der Draufsicht auf die Leiterplatte 60 in einem über die gesamte Länge des ersten Durchbruchs 77 gleichmäßigen Abstand zur Leiterbahn 66. In der Draufsicht auf die Leiterplatte 60 erstreckt sich ausge hend von der ersten Isolationsschichtkante 64 der erste Durchbruch 77 links vom zweiten Leiterbereich 68. Der erste Durchbruch 77 verläuft dabei in einer in der Draufsicht 90°- Rechtskrümmung um die linke abgerundete Ecke des zweiten Lei terbereichs 68.The first breakthrough 77 extending in the plan view of the circuit board 60 in an over the entire length of the first aperture 77 uniform distance from the conductor track 66th In the plan view of the printed circuit board 60 , the first opening 77 extends to the left of the second conductor region 68, starting from the first insulation layer edge 64 . The first opening 77 extends in a top view 90 ° right curvature around the left rounded corner of the second conductor region 68 .

Der zweite Durchbruch 78 verläuft in der Draufsicht auf die Leiterplatte 60 in einem über die gesamte Länge des zweiten Durchbruchs 78 gleichmäßigen Abstand zur Leiterbahn 66. In der Draufsicht auf die Leiterplatte 60 erstreckt sich ausge hend von der ersten Isolationsschichtkante 64 der zweite Durchbruch 78 rechts vom zweiten Leiterbereichs 68. Der zwei te Durchbruch 78 verläuft dabei in einer in der Draufsicht 90°-Linkskrümmung um die rechte abgerundete Ecke des zweiten Leiterbereichs 68.In the plan view of the circuit board 60, the second opening 78 runs at a uniform distance from the conductor track 66 over the entire length of the second opening 78 . In the plan view of the circuit board 60 is out of the second aperture 78 extends from the first insulation layer edge 64 right of the second semiconductor region 68th The second opening 78 runs in a 90 ° left curvature in plan view around the right rounded corner of the second conductor area 68 .

Die Isolationsschichtbereiche 61, 62 weisen eine Vielzahl von Profilierungen auf, die im wesentlichen gleich ausgeführt sind. Deshalb ist nur eine Profilierung 79 des zweiten Isola tionsschichtbereichs 62 mit einer Bezugsziffer versehen. Die Profilierung 79 des zweiten Isolationsschichtbereichs 62 ist im Bereich um den vierten Leiterbereich 70 eingeformt. Die Profilierung 79 hat in der Draufsicht auf die Leiterplatte 60 eine im wesentliche rechteckige Form. Eine Seite der Profilierung 79 schließt dabei einstückig an den zweiten Isolati onsschichtbereich 62 an. In der Draufsicht auf die Leiter platte 60 hat die Profilierung 79 eine größere Breite als der vierte Leiterbereich 70.The insulation layer regions 61 , 62 have a multiplicity of profiles, which are of essentially the same design. Therefore, only a profile 79 of the second insulation layer region 62 is provided with a reference number. The profile 79 of the second insulation layer area 62 is molded in the area around the fourth conductor area 70 . The profile 79 has a substantially rectangular shape in the plan view of the circuit board 60 . One side of the profile 79 adjoins the second insulation layer area 62 in one piece. In the plan view of the circuit board 60 , the profile 79 has a greater width than the fourth conductor area 70 .

In einem ersten Herstellungsschritt der in Fig. 10 gezeigten Leiterplatte 60 wird in eine Isolationsschicht ein Bondfen ster 63 mit der Profilierung 79 im zweiten Isolationsschicht bereich 62 eingeformt. Dies erfolgt beispielsweise durch ein Stanzverfahren. Entsprechend der Herstellung der Profilie rung 79 werden alle weiteren Profilierungen hergestellt.In a first production step of the printed circuit board 60 shown in FIG. 10, a bond window 63 with the profile 79 in the second insulation layer region 62 is molded into an insulation layer. This is done, for example, by a stamping process. In accordance with the manufacture of the profiling 79 , all further profilings are produced.

In weiteren Herstellungsschritten wird eine Kupferfolie auf die Isolationsschicht aufgebracht und zu einer Vielzahl von Leiterbahnen geätzt. Die Leiterbahn 66 weist eine im wesent lichen gleichmäßige Dicke und einen rechteckigen Querschnitt auf. In der Draufsicht auf die Leiterplatte 60 weist die Lei terbahn 66 unterschiedliche Breiten in den unterschiedlichen Leiterbahnbereichen auf.In further manufacturing steps, a copper foil is applied to the insulation layer and etched into a large number of conductor tracks. The conductor track 66 has a substantially uniform thickness and a rectangular cross section. In the top view of the printed circuit board 60 , the conductor track 66 has different widths in the different conductor track regions.

Anstelle einer Ätztechnik kann auch ein Laserabtragsverfahren eingesetzt werden.Instead of an etching technique, a laser ablation process can also be used be used.

Anschließend wird in einem weiteren Herstellungsschritt eine dünne Goldschicht auf die Oberfläche der Leiterbahn (66) auf gebracht. Die erfolgt beispielsweise mit einem Gold-Flash- Verfahren.Then, in a further manufacturing step, a thin gold layer is applied to the surface of the conductor track ( 66 ). This is done, for example, using a gold flash method.

Fig. 11 zeigt einen Ausschnitt einer Leiterplatte 60, die in Fig. 10 gezeigt wird, mit einer alternativen Ausgestaltung des ersten Durchbruchs 77' und des zweiten Durchbruchs 78'. Gleiche Teile sind mit gleichen Bezugsziffern versehen. FIG. 11 shows a section of a printed circuit board 60 , which is shown in FIG. 10, with an alternative embodiment of the first opening 77 'and the second opening 78 '. The same parts are provided with the same reference numbers.

Der erste Durchbruch 77' weist im Unterschied zum ersten Durchbruch 77 der Leiterplatte 60, die in Fig. 10 gezeigt wird, einen über die gesamte Länge des ersten Durchbruchs 77' geraden Verlauf auf. Der erste Durchbruch 77' erstreckt sich ausgehend von der ersten Isolationsschichtkante 64' an der in der Draufsicht erkennbaren linken Seite des zweiten Leiterbe reichs 68. In der Draufsicht auf die Leiterplatte hat der er ste Durchbruch 77' einen im wesentlichen rechteckigen Umriß. Der erste Durchbruch 77' der Leiterplatte ist in der Drauf sicht auf die Leiterplatte in etwa genauso breit wie der er sten Durchbruch 77 der Leiterplatte 60, die in Fig. 10 ge zeigt wird.The first breakthrough 77 'has, in contrast to the first opening 77 of the circuit board 60 shown in Fig. 10, a over the entire length of the first aperture 77' rectilinear course. The first opening 77 ′ extends from the first insulation layer edge 64 ′ on the left-hand side of the second conductor region 68 that can be seen in the plan view. In the plan view of the circuit board, the first opening 77 'has a substantially rectangular outline. The first opening 77 'of the circuit board is a plan view of the circuit board approximately as wide as the first opening 77 of the circuit board 60 , which is shown in Fig. 10 ge.

Der zweite Durchbruch 78' der Leiterplatte ist im wesentli chen wie der erste Durchbruch 77' ausgeführt. Unterschiedlich zum ersten Durchbruch 77' verläuft der zweite Durchbruch 78' in der Draufsicht rechts vom zweiten Leiterbereich 68.The second opening 78 'of the printed circuit board is designed essentially as the first opening 77 '. In contrast to the first opening 77 ', the second opening 78 ' runs to the right of the second conductor region 68 in the plan view.

Zur Herstellung der in Fig. 11 gezeigten Leiterplatte wird im wesentlichen wie bei der Herstellung der Leiterplatte 60 aus Fig. 10 vorgegangen. The procedure for producing the printed circuit board shown in FIG. 11 is essentially the same as for the manufacture of the printed circuit board 60 from FIG. 10.

Reference list

11

Leiterplatte
Circuit board

22

Koordinatensystem
Coordinate system

33rd

erster Isolationsschichtbereich
first insulation layer area

44

zweiter Isolationsschichtbereich
second insulation layer area

55

Bondfenster
Bond window

66

erste Isolationsschichtkante
first insulation layer edge

77

zweite Isolationsschichtkante
second insulation layer edge

88th

Leiterbahn
Conductor track

99

erster Leiterbereich
first leader area

1010th

zweiter Leiterbereich
second leader area

1111

Verbindungsbereich
Connection area

1212th

Bondbereich
Bond area

1313

Abrißbereich
Demolition area

1414

Leitungskörper
Lead body

1414

' Leitungskörper
'' Lead body

1515

erste Stirnfläche
first face

1616

zweite Stirnfläche
second face

1616

' zweite Stirnfläche
'' second face

1717th

dritte Stirnfläche
third face

1818th

Leiterplatte
Circuit board

1919th

Leiterbahn
Conductor track

2020th

Leitungskörper
Lead body

2121

Verbindungsbereich
Connection area

2222

Abrißbereich
Demolition area

2323

Kupferkernbereich
Copper core area

2424th

oberer Kupfermantelbereich
upper copper jacket area

2525th

unterer Kupfermantelbereich
lower copper jacket area

3030th

Leiterplatte
Circuit board

3131

Isolationsschicht
Insulation layer

3232

erster Isolationsschichtbereich
first insulation layer area

3333

zweiter Isolationsschichtbereich
second insulation layer area

3434

Bondfenster
Bond window

3535

erste Leiterbahngruppe
first trace group

3636

zweite Leiterbahngruppe
second conductor group

3737

erster Leiterbereich
first leader area

3838

zweiter Leiterbereich
second leader area

3939

dritter Leiterbereich
third leader area

4040

vierter Leiterbereich
fourth leader area

4141

fünfter Leiterbereich
fifth leader area

4242

Abrißbereich
Demolition area

4242

' Abrißbereich
'Demolition area

4242

" Abrißbereich
"Demolition area

4343

Bondbereich
Bond area

4444

Verbindungsbereich
Connection area

4545

Einkerbung
notch

4545

' Einkerbung
Notch

4545

" Einkerbung
"Notch

4646

sechster Leiterbereich
sixth leader area

4747

siebter Leiterbereich
seventh leader area

4848

achter Leiterbereich
eighth ladder area

4949

neunter Leiterbereich
ninth leader area

5050

zehnter Leiterbereich
tenth leader area

5151

elfter Leiterbereich
eleventh ladder area

5252

zwölfter Leiterbereich
twelfth ladder area

6060

Leiterplatte
Circuit board

6161

erster Isolationsschichtbereich
first insulation layer area

6161

' erster Isolationsschichtbereich
'' first insulation layer area

6262

zweiter Isolationsschichtbereich
second insulation layer area

6363

Bondfenster
Bond window

6464

erste Isolationsschichtkante
first insulation layer edge

6464

' erste Isolationsschichtkante
'' first edge of insulation layer

6565

zweite Isolationsschichtkante
second insulation layer edge

6666

Leiterbahn
Conductor track

6767

erster Leiterbereich
first leader area

6868

zweiter Leiterbereich
second leader area

6969

dritter Leiterbereich
third leader area

7070

vierter Leiterbereich
fourth leader area

7171

fünfter Leiterbereich
fifth leader area

7272

Verbindungsbereich
Connection area

7373

Bondbereich
Bond area

7474

Abrißbereich
Demolition area

7575

Bondpad
Bondpad

7777

erster Durchbruch
first breakthrough

7777

' erster Durchbruch
'first breakthrough

7878

zweiter Durchbruch
second breakthrough

7878

' zweiter Durchbruch
'second breakthrough

7979

Profilierung
Profiling

Claims

1. printed circuit board ( 1 ; 18 ), which has the following features:

- an insulation layer in which at least one Bondfen ster ( 5 ) with at least one conductor track ( 8 ; 19 ) is provided,
- The conductor track ( 8 ; 19 ) has at least one connection area ( 11 ; 21 ) with a conductor body ( 14 ; 14 '; 20 ) in the area of the bonding window ( 5 ),
- The line body ( 14 ; 14 '; 20 ) has at least in two directions perpendicular to the conductor axis substantially the same bending resistance moments,
- The conductor track ( 8 ; 19 ) in the area of the bond window ( 5 ) has at least one area for connection to a bond pad of a semiconductor component ( 12 ).

2. Printed circuit board ( 1 ; 18 ) according to claim 1, characterized in that the line body ( 14 ; 14 '; 20 ) is substantially cuboid.

3. Printed circuit board ( 1 ; 18 ) according to claim 1, characterized in that the line body ( 14 , 14 '; 20 ) has essentially the same bending resistance moments in each direction perpendicular to the conductor axis axis.

4. Printed circuit board ( 1 ; 18 ) according to claim 1, characterized in that the line body ( 14 ; 14 '; 20 ) is substantially cylindrical.

5. Printed circuit board ( 1 ; 18 ) according to one of the preceding claims, characterized in that the line body ( 14 ; 14 '; 20 ) has a copper core region ( 23 ), an upper copper jacket region ( 24 ) and a lower copper jacket region ( 25 ), wherein the copper cladding areas ( 24 , 25 ) on the upper surface of the copper core area ( 23 ) and / or on the lower surface of the copper core area ( 23 ) are applied.

6. Printed circuit board ( 1 ; 18 ) according to claim 5, characterized in that the copper jacket regions ( 24 , 25 ) have a semicircular cross section or a rectangular cross section.

7. Printed circuit board ( 1 ; 18 ) according to one of the preceding claims, characterized in that the conductor track ( 8 ; 19 ) above the bonding window ( 5 ) is divided into a connecting area ( 21 ) and a tear-off area ( 22 ).

8. Printed circuit board ( 1 ; 18 ) according to one of the preceding claims, characterized in that the conductor body ( 14 ; 14 '; 20 ) is designed such that it can be connected to a bond pad of a semiconductor component.

9. A method for producing a Lei terplatte ( 1 ; 18 ) according to the invention, which has the following manufacturing steps:

- Providing a printed circuit board ( 1 ; 18 ) with at least one bond window ( 5 ) and with a plurality of at least partially flat conductor tracks ( 8 ; 19 ), which are applied to a first insulation layer region ( 3 ) and to a second insulation layer region ( 4 ) are, wherein the bond window ( 5 ) is provided between the first insulation layer region ( 3 ) and the second insulation layer region ( 5 ) and wherein the conductor track ( 8 ; 19 ) extends at least partially in the region of the bond window ( 5 ), being rich in loading the bonding window ( 5 ) is provided with at least one connection area ( 11 ; 21 ) with a lead body ( 14 ; 14 '; 20 ) on the conductor track ( 8 ; 8 '; 19 ),
- Applying additional material to the surface of the line body ( 14 ; 14 '; 20 ) so that the line body ( 14 ; 14 '; 20 ) will have substantially the same bending resistance moments in at least two directions perpendicular to the conductor track axis.

10. The method according to claim 9, characterized in that the step of applying a mask to partial areas of the surface of the conductor track ( 8 ; 19 ) is provided.

11. The method according to claim 9 or according to claim 10, characterized in that the step of forming in the plan view of the Lei terplatte ( 1 ; 18 ) visible outlines in the conductor track ( 8 ; 19 ) is preferably provided by means of an etching process.

12. The method according to any one of claims 9 to 11, characterized in that the material provided for the application of additional material on the surface of the line body ( 14 ; 14 '; 20 ) Ma copper.

13. The method according to claim 12, characterized in that the application of additional copper with a galvanic Deposition process is carried out.

14. The method according to claim 13, characterized in that a cyanide for the galvanic deposition process Electrolyte with copper components is used.

15. The method according to any one of claims 9 to 13, characterized in that the edges of the line body ( 14 ; 14 '; 20 ) are preferably rounded off by means of an anisotropic etching process in such a way that its cross section has a substantially circular outline.

16. The method according to any one of claims 9 to 15, characterized in that an oxidation layer is applied to the conductor track ( 8 ; 19 ) vorzugswei se by means of a flash method.

17. Printed circuit board ( 30 ), which has the following features:

- An insulation layer ( 31 ), in which at least one Bondfen ster ( 34 ) with at least one via the bond window ( 34 ) ge conductive track ( 35 , 36 ) is provided,
- The conductor track ( 35 , 36 ) has in the region of the bond window ( 34 ) at least one connection region ( 44 ), a bond region ( 43 ) provided for connection to a bond pad of a semiconductor component and a tear region ( 42 ; 42 '; 42 ") on,
at least one conductor track ( 35 , 36 ) has at least one notch ( 45 ; 45 '; 45 ") in the tear-off area ( 42 ; 42 '; 42 "),

18. Printed circuit board ( 30 ) according to claim 17, characterized in that the notch ( 45 ; 45 '; 45 ") on the upper surface of the conductor track ( 35 , 36 ) and / or on the lower surface of the conductor track ( 35 , 36 ) is provided.

19. Printed circuit board ( 30 ) according to claim 17 or 18, characterized in that the notch ( 45 ; 45 '; 45 ") has a rectangular cross-section in wesent union.

20. Printed circuit board ( 30 ) according to claim 17 or 18, characterized in that the notch ( 45 ; 45 '; 45 ") has a triangular cross-section in wesent union.

21. Printed circuit board ( 30 ) according to one of claims 17 to 20, characterized in that the notch ( 45 ; 45 '; 45 ") extends substantially up to half the conductor path thickness.

22. Printed circuit board ( 30 ) according to one of claims 17 to 20, characterized in that the notch ( 45 ; 45 '; 45 ") extends essentially up to a quarter of the conductor path thickness.

23. Printed circuit board ( 30 ) according to one of claims 17 to 22, characterized in that the edges running in the notch ( 45 ; 45 '; 45 ") are rounded off.

24. A method for producing a printed circuit board ( 30 ), which has the following production steps:

- Providing a printed circuit board ( 30 ) with at least one bond window ( 34 ) and a plurality of flat conductor tracks ( 35 , 36 ) which are placed on an insulation layer ( 31 ), the bond window ( 34 ) between a first insulation layer region ( 32 ) and a second insulation layer region ( 33 ) is provided and wherein the conductor track ( 35 , 36 ) extends at least partially in the region of the bond window ( 34 ), the conductor path ( 35 , 36 ) in the region of the bond window ( 34 ) at least in a tear-off area ( 42 ; 42 '; 42 ") and in a bond area ( 43 ), the bond area ( 43 ) being designed such that it can be torn off when connected to a bond pad provided below the bond window of a semiconductor component becomes,
- Form a notch ( 45 ; 45 '; 45 ") in the conductor track ( 35 , 36 ), which extends over the entire width of the Abrißbe area ( 42 ; 42 '; 42 ").

25. The method according to claim 24, characterized in that a step of forming in the top view of the Lei terplatte ( 30 ) visible outlines in the conductor track ( 35 ; 36 ) is preferably provided by means of an etching process.

26. The method according to claim 24 or claim 25, characterized in that the shaping of the notches ( 45 ; 45 '; 45 ") in the tear-off area ( 42 ; 42 '; 42 ") is carried out in particular with an embossing process or with an etching process .

27. The method according to any one of claims 24 to 26, characterized in that an oxidation protection layer is applied to the conductor track ( 35 , 36 ) before preferably by means of a flash method.

28. Printed circuit board ( 60 ), which has the following features:

- an insulation layer in which at least one bond window ( 63 ) with at least one interconnect ( 66 ) guided below the bond window ( 63 ) is provided, the interconnect ( 66 ) in the area of the bond window ( 63 ) having a connection area ( 72 ), has a bonding area ( 73 ) and a tear-off area ( 74 ) provided for connection to a bond pad ( 75 ) of a semiconductor component, the tear-off area ( 74 ) tearing off when the bond pad ( 75 ) is connected to the bonding area ( 73 ),
- In the insulation layer at least a first breakthrough ( 77 ; 77 ') and a second breakthrough ( 78 ; 78 ') are provided, which are introduced in such a way that when the bond pad ( 75 ) is connected to the bond area ( 73 ) compensate for bending of the conductor track ( 66 ) orthogonal to the conductor track axis,
- At least one profiling ( 79 ) is provided on the insulation layer.

29. Printed circuit board ( 60 ) according to claim 28, characterized in that the profile ( 79 ) has a substantially rectangular outline in plan view.

30. Printed circuit board ( 60 ) according to claim 28 or 29, characterized in that the openings ( 77 , 78 ; 77 ', 78 ') in the plan view run left and right of the conductor track ( 66 ) and thereby the course of the conductor track ( 66 ) adjust.

31. Printed circuit board ( 60 ) according to claim 28 or 29, characterized in that the openings ( 77 , 78 ; 77 ', 78 ') in the top view left and right of the conductor track ( 66 ) run parallel to the conductor track axis.

32. Printed circuit board ( 60 ) according to any one of claims 28 to 31, characterized in that the conductor track ( 66 ) in the connection region ( 72 ) has a larger conductor track thickness than in its other course.

33. A method for producing a printed circuit board ( 60 ), which has the following production steps:

Providing a printed circuit board ( 60 ; 60 ') which has at least one insulation layer,
- Forming a bond window ( 63 ), via which at least one conductor track ( 66 ) guided over the bond window is provided, in the area of the bond window ( 63 ) at least one tear-off area ( 74 ), a connection area ( 72 ) and a bond area ( 73 ) is provided,
- Forming at least one profiling ( 79 ) and at least a first opening ( 77 ; 77 ') and a second opening ( 78 ; 78 ') in the insulation layer.

34. The method according to claim 33, characterized in that the formation of the bond window ( 63 ) and the molding of the profile ( 79 ) is carried out in particular with a stamping process or an etching process.

35. The method according to claim 33, characterized in that the formation of the openings ( 77 , 78 ; 77 ', 78 ') is carried out in particular with a laser ablation method.

36. The method according to any one of claims 33 to 35, characterized in that a step of forming in the top view of the Lei terplatte ( 60 ) visible outlines in the conductor track ( 66 ) is preferably provided by means of an etching process.

37. The method according to any one of claims 33 to 36, characterized in that a corrosion protection layer on the conductor track ( 66 ) is preferably applied by means of a flash method.

38. Printed circuit board ( 1 ; 30 ; 60 ) according to one of claims 1 to 8 or 17 to 23 or 28 to 32, characterized in that the insulation layer regions ( 3 , 4 ; 32 , 33 ; 61 , 62 ; 61 ') egg nem have electrically insulating plastic.

39. Printed circuit board ( 1 ; 30 ; 60 ) according to one of claims 1 to 8 or 17 to 23 or 28 to 32, characterized in that the conductor track ( 8 ; 19 ; 35 , 36 ; 66 ) is at least partially designed as a flat conductor track region and is made essentially in one piece from copper.

40. printed circuit board ( 1 ; 30 ; 60 ) according to one of claims 1 to 6 or 17 to 23 or 28 to 32, characterized in that the conductor track ( 8 ; 19 ; 35 , 36 ; 66 ) above the Bondfen sters ( 5th ; 34 ; 63 ) in a connection area ( 11 ; 44 ; 72 ), in a bond area ( 12 ; 43 ; 73 ) and in a tear-off area ( 13 ; 22 ; 42 ; 42 '; 42 "; 74 ).

41. Printed circuit board ( 1 ; 30 ; 60 ) according to one of claims 1 to 8 or 17 to 23 or 28 to 32, characterized in that the conductor track ( 8 ; 19 ; 35 , 36 ; 66 ) has at least one area which for Connection to a bond pad of a semiconductor component is provided.

42. Printed circuit board ( 1 ; 30 ; 60 ) according to one of claims 1 to 8 or 17 to 23 or 28 to 32, characterized in that a thin gold layer is provided on the surface of the conductor track ( 8 ; 19 ; 35 , 36 ; 66 ) is.