DE10018358A1 - Halbleiter-Bauteil und dessen Herstellungsverfahren - Google Patents

Halbleiter-Bauteil und dessen Herstellungsverfahren

Info

Publication number
DE10018358A1
DE10018358A1 DE2000118358 DE10018358A DE10018358A1 DE 10018358 A1 DE10018358 A1 DE 10018358A1 DE 2000118358 DE2000118358 DE 2000118358 DE 10018358 A DE10018358 A DE 10018358A DE 10018358 A1 DE10018358 A1 DE 10018358A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
electrically conductive
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000118358
Other languages
English (en)
Other versions
DE10018358B4 (de
Inventor
Tadatomo Suga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
NEC Corp
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Fujitsu Semiconductor Ltd
Renesas Electronics Corp
Original Assignee
Rohm Co Ltd
Fujitsu Ltd
Mitsubishi Electric Corp
NEC Corp
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Fujitsu Ltd, Mitsubishi Electric Corp, NEC Corp, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp filed Critical Rohm Co Ltd
Publication of DE10018358A1 publication Critical patent/DE10018358A1/de
Application granted granted Critical
Publication of DE10018358B4 publication Critical patent/DE10018358B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Es bestand die Aufgabe, in einer mehrschichtigen Verbindungsstruktur die Leiterbahnlänge zu verringern und die Verbindung gerader auszubilden, während gleichzeitig Maßnahmen gegen Störstrahlung ergriffen werden. Zu diesem Zweck wird ein Halbleiter-Bauteil offenbart, bei dem mehrere Halbleitersubstrate (1, 2), die jeweils Halbleiterelemente tragen, miteinander verbunden sind. Auf jedem Halbleitersubstrat ist eine Isolierschicht (7, 8) abgeschieden, durch die hindurch eine Verbindungsleiterbahn (5, 6) ausgebildet ist, die mit einer Anschlussschicht (3, 4) für die Halbleiterelemente verbunden ist. Auf der Grenzfläche mindestens eines der Halbleiterstubstrate ist eine elektrisch leitende Schicht (9, 10) aus einem elektrisch leitenden Material ausgebildet, in die eine Öffnung in Übereinstimmung mit der Verbindungsleiterbahn eingebohrt ist. Die Halbleitersubstrate werden durch die Feststoff-Bondtechnik miteinander verbunden, um die auf jedem Halbleitersubstrat hergestellten Verbindungsleiterbahnen miteinander zu verbinden.

Description

Die Erfindung betrifft ein Halbleiter-Bauteil, bei dem Filmschichten und Leiter­ bahnschichten auf einem Halbleitersubstrat unter Verwendung einer Feststoff- Bondtechnik miteinander verbunden sind, und sie betrifft ein Herstellverfahren für ein solches Bauteil. Genauer gesagt, betrifft sie eine Verbesserung, die zum Verringern von Störstrahlungssignalen dienen soll.
Auf dem Gebiet der Halbleiter-Bauteile ist bisher eine Abschirmung gegen elek­ tromagnetische Störsignale bekannt, die dazu dient, Störsignale zu beseitigen, und bei der ein elektrisch leitendes Material in einkapselnder Weise auf den Umfang einer Leiterbahnschicht auf einem Halbleitersubstrat aufgetragen ist, wie es z. B. in JP-H-5-47767 offenbart ist.
Aus JP-H-5-47943 ist eine Struktur in einem Analog/Digital-Hybrid-Halbleiter­ bauteil bekannt, bei der zwischen einer Leitung für ein hochfrequentes digitales Signal und einer Leitung für ein analoges Signal, die für Störsignale empfindlich ist, an Schnittpunkten eine Abschirmungsleitung angeordnet ist und auch eine Abschirmungsleitung als obere und untere Schicht und auf Querseiten der Lei­ tungen für analoge Signale angeordnet ist.
Bei der vorstehend angegebenen herkömmlichen Technik wird die Verdrahtung auf demselben Halbleitersubstrat über einen Isolator mit einem elektrisch lei­ tenden Material eingekapselt, um die Einwirkung von Störstrahlung zu verhin­ dern. Diese Struktur ist wirkungsvoll hinsichtlich des Verhinderns auftretender Störstrahlung auf demselben Halbleitersubstrat.
Wenn jedoch zu verhindern ist, dass Störstrahlung auf einem mehrschichtigen Halbleitersubstrat auftritt, kann die oben genannte Struktur nicht unmittelbar verwendet werden.
Genauer gesagt, ist bei einem mehrschichtigen Halbleitersubstrat ein Mehrschicht-Filmbildungsprozess erforderlich. Bei zunehmender Anzahl von Schichten des Mehrschichtfilms wird die Oberfläche des Mehrschichtfilms zu­ nehmend unregelmäßig, so dass ebene Glätte verloren geht. Wenn die Anzahl der Schichten weiter erhöht wird, wird die Filmoberfläche zunehmend unre­ gelmäßig, was im Verlauf des Prozesses Leitungsunterbrechungen hervorruft.
Dies zeigt an, dass man beim Herstellen der oben angegebenen Abschir­ mungsleitung auf Schwierigkeiten trifft.
Wenn bei Halbleiter-Bauteilen zukünftig höhere Betriebsgeschwindigkeiten er­ zielt werden, wird es erforderlich, die Leiterbahnlänge zu verringern (um die Di­ chte zu erhöhen) und eher gerade Leiterbahnen zu verwenden. D. h., dass es er­ forderlich ist, da der Strahlungspegel bei zunehmender Betriebsgeschwindigkeit zunimmt, Maßnahmen gegen Störstrahlung zu ergreifen, die Leiterbahnlänge zu verringern (um die Dichte zu erhöhen) und eher gerade Leiterbahnen zu verwen­ den.
Dies steht in engem Zusammenhang mit der Bauteilstruktur eines Halbleiter­ substrats, so dass es erforderlich ist zu versuchen, die Betriebsrate des Halblei­ tersubstrats unter Berücksichtigung einer Masseschicht, einer Spannungsver­ sorgungsschicht und einer Leiterbahnschicht, die die Bauteilstruktur umgeben, zu erhöhen.
Der Erfindung liegt die Aufgabe zugrunde, ein neuartiges Halbleiter-Bauteil, bei dem die Leiterbahnlänge verkürzt werden kann, eher gerade Leiterbahnen ver­ wendbar sind und Maßnahmen gegen Störstrahlung ergriffen werden können, sowie ein Verfahren zum Herstellen dieses neuartigen Halbleiter-Bauteils zu schaffen.
Gemäß einer Erscheinungsform ist durch die Erfindung ein Halbleiter-Bauteil geschaffen, bei dem mehrere Halbleitersubstrate, von denen jedes Halbleiterele­ mente trägt, miteinander verbunden sind, wobei auf jedem Halbleitersubstrat eine Isolierschicht abgeschieden ist, um dadurch eine die Isolierschicht durchdringende Verbindungsleiterbahn für Anschluss an eine Leiterbahnschicht auf den Halbleiterelementen ausgebildet ist, und bei dem eine elektrisch leiten­ de Schicht aus einem elektrisch leitenden Material, mit einer durch Strukturi­ eren in Übereinstimmung mit der Verbindungsleiterbahn ausgebildeten Öffnung, auf einer Grenzfläche mindestens eines der Halbleitersubstrate ausgebildet ist. Die Halbleitersubstrate sind miteinander verbunden, um die auf jedem Halbleit­ ersubstrat ausgebildeten Verbindungsleiterbahnen miteinander zu verbinden.
Gemäß einer anderen Erscheinungsform ist durch die Erfindung ein Verfahren zum Herstellen eines Halbleiter-Bauteils geschaffen, bei dem mehrere Halbleit­ ersubstrate, von denen jedes Halbleiterelemente trägt, miteinander verbunden werden, einschließlich der folgenden Schritte: Abscheiden einer Isolierschicht auf einem Halbleitersubstrat und Herstellen einer mit einer Leiterbahnschicht der Halbleiterelemente verbundenen Verbindungsleiterbahn in der Isolier­ schicht, Herstellen einer elektrisch leitenden Schicht aus einem elektrisch lei­ tenden Material, mit einer durch Strukturierung in Übereinstimmung mit der Verbindungsleiterbahn ausgebildeten Öffnung, auf einer Grenzfläche mindestens einer der mehreren Halbleitersubstrate, Glätten der Grenzfläche des Halbleitersubstrats und Ausüben einer Kompressionsbelastung von beiden Seiten der aufeinandergelegten Halbleitersubstrate her, um die Halbleitersub­ strate und die in jedem Halbleitersubstrat hergestellten Verbindungsleiterbah­ nen miteinander zu verbinden.
Gemäß der Erfindung sind auf jedem Halbleiterelemente tragenden Halbleiter­ substrat eine Leiterbahnelektrode und eine Masseelektrode vorhanden. Auf der Oberfläche jedes Halbleitersubstrats werden eine Isolierschicht und eine Masse­ schicht als elektrisch leitende Schicht in dieser Reihenfolge abgeschieden. In die Isolierschicht und die Masseschicht wird eine Öffnung gebohrt, und eine Masse­ schichtelektrode und die Masseschicht werden über ein in die Öffnung gefülltes elektrisch leitendes Material elektrisch miteinander verbunden. Die durch mehrere Schichten gebildeten Oberflächen der Halbleitersubstrate werden einge­ ebnet und geglättet. Die eingeebneten Flächen der zwei Halbleitersubstrate wer­ den einander zugewandt positioniert und zueinander ausgerichtet. Die so ausge­ richteten Halbleitersubstrate werden durch Ausüben einer Belastung auf sie miteinander verbunden.
Durch diese Technik, d. h. durch das Herstellen einer Masseschicht zwischen den zwei Substraten, wird von jeweiligen Elementen auf dem Halbleitersubstrat erzeugte Störstrahlung durch die Masseschicht absorbiert, während die von je­ dem Element auf dem entgegengesetzten Halbleitersubstrat erzeugte Störstrah­ lung in ähnlicher Weise durch die Masseschicht absorbiert wird, so dass es möglich ist, dass die Masseschicht einen Wechselwirkungseffekt hinsichtlich der Halbleiterelemente auf den Halbleitersubstraten beseitigt. Da zwischen den zwei Substraten eine gemeinsame Masseschicht vorhanden ist, ist es möglich, über die Öffnung eine dreidimensionale Masseverbindung zu bewerkstelligen, um die Länge der Masseverdrahtung zu verringern.
Alternativ sind zwischen zwei Halbleitersubstraten eine Masseschicht und eine Spannungsversorgungsschicht, gemeinsam für die zwei Halbleitersubstrate, vor­ handen. D. h., dass die Leiterbahnelektrode, die Masseelektrode und die Span­ nungsversorgungselektrode auf einem der Halbleiterelemente tragenden Halblei­ tersubstrate vorhanden sind, auf der Oberfläche des Halbleitersubstrats se­ quenziell eine Isolierschicht, eine Masseschicht und eine Isolierschicht herge­ stellt werden, und in der Isolierschicht, der Masseschicht und der Isolierschicht Öffnungen ausgebildet werden. In den Öffnungen wird ein elektrisch leitendes Material untergebracht. Die Masseschicht wird elektrisch mit der Masseelek­ trode verbunden. Das elektrisch leitende Material in einer der Öffnungen ist mit der Spannungsversorgungselektrode verbunden, während das elektrisch leitende Material in der verbliebenen Öffnung mit der Leiterbahnelektrode verbunden ist. Die erdende Leiterbahnschicht, die Spannungsversorgungs-Leiterbahnschicht und die Durchgangsloch-Leiterbahn werden durch einen Isolator elektrisch iso­ liert, woraufhin ein Polieren der Oberfläche ausgeführt Wird.
Auf der entgegengesetzten Seite des Halbleitersubstrats, die Halbleiterelemente trägt, sind eine Leiterbahnelektrode, eine Masseelektrode und eine Spannungs­ versorgungselektrode vorhanden, während auf der Substratoberfläche sequenzi­ ell eine Isolierschicht und eine Spannungsversorgungsschicht hergestellt wer­ den. In der Isolierschicht und der Spannungsversorgungsschicht werden Öff­ nungen ausgebildet, in denen ein elektrisch leitendes Material untergebracht wird. Die Masseschicht wird elektrisch mit der Masseelektrode verbunden. Das elektrisch leitende Material in einer der Öffnungen ist elektrisch mit der Span­ nungsversorgungs-Leiterbahn verbunden, während das elektrisch leitende Mate­ rial in der verbliebenen Öffnung mit der Leiterbahnelektrode verbunden ist. Die Masseleiterbahnschicht, die Spannungsversorgungs-Leiterbahnschicht und die Durchgangsloch-Leiterbahn werden durch einen Isolator elektrisch isoliert, wor­ aufhin ein Polieren der Oberfläche erfolgt. Die zwei Substrate werden einander gegenüberstehend positioniert und so ausgerichtet, dass die Masseleiterbahnen und die Spannungsversorgungs-Leiterbahnen zueinander ausgerichtet sind, und von beiden Seiten der Substrate her wird eine Belastung ausgeübt.
Da die Masseschicht und die Spannungsversorgungsschicht, die zum Erden bzw. als Spannungsquelle der jeweiligen Elemente der zwei Substrate dienen, zwischen den Substraten vorhanden sind, kann die Verdrahtungslänge wir­ kungsvoll verringert werden, während von einem der Halbleitersubstrate erzeug­ te Störstrahlung durch die Masseschicht absorbiert werden kann.
So wird durch die Erfindung eine Anordnung geschaffen, bei der eine Masseschicht und eine Spannungsversorgungsschicht zwischen zwei Substraten eingebettet sind, wenn diese miteinander verbunden werden. So ist eine Maßnahme zum Verkürzen der Verdrahtung und zum Verhindern wechselseiti­ ger Störungen durch Störstrahlung von beiden Substraten geschaffen.
Gemäß der Erfindung kann, wie oben beschrieben, da zwischen dem ersten und zweiten Substrat, die jeweils Halbleiterelemente tragen, eine elektrisch leitende Schicht (Masseschicht) vorhanden ist, Störstrahlung von den Halbleiterelemen­ ten auf dem ersten Substrat abgeschirmt werden, ohne die Halbleiterelemente auf dem zweiten Substrat zu beeinflussen. Auch kann Signalübertragung zwischen dem ersten und zweiten Substrat durch eine Verbindungsleiterbahn (Durchgangsloch-Leiterbahn), die in der zwischen dem ersten und zweiten Sub­ strat eingebetteten Masseschicht vorhanden ist, realisiert werden.
Wenn eine als Spannungsversorgungsschicht dienende Leiterschicht auf sowohl dem ersten als auch dem zweiten Substrat so vorhanden ist, dass sie sich paral­ lel zu einer als Masseschicht wirkenden Leiterschicht erstreckt, können diese Leiterschichten durch die Durchgangslöcher hindurch als Spannungsquellen für das erste und zweite Substrat dienen, wodurch der Wirkungsgrad verbessert ist.
Auch werden beim erfindungsgemäßen Herstellverfahren das erste und zweite Substrat aus den gesonderten Prozessen, die die Halbleiterelemente tragen, durch die Feststoff-Bondtechnik miteinander verbunden. So können mehrschichtige Substrate aus Halbleitersubstraten mit verschiedenen Funktio­ nen leicht hergestellt werden, wodurch wirkungsvolle Herstellung gewährleistet ist.
Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher erläutert.
Fig. 1 ist eine schematische Schnittansicht, die ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiter-Bauteils zeigt, wobei sie speziell den Zustand vor der Verbindungsherstellung zur Vereinigung zeigt;
Fig. 2 ist eine schematische Schnittansicht, die den Verbindungs- und Vereini­ gungszustand des Halbleiter-Bauteils der Fig. 1 zeigt;
Fig. 3 ist eine schematische Schnittansicht, die ein anderes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiter-Bauteils zeigt, wobei sie speziell den Zustand vor der Verbindungsherstellung zur Vereinigung zeigt;
Fig. 4 ist eine schematische Schnittansicht, die den Verbindungszustand zur Vereinigung für das Halbleiter-Bauteil der Fig. 3 zeigt;
Fig. 5 ist eine schematische Schnittansicht, die noch ein anderes Ausführungs­ beispiel eines erfindungsgemäßen Halbleiter-Bauteils zeigt, wobei sie speziell den Zustand vor der Verbindungsherstellung zur Vereinigung zeigt;
Fig. 6 ist eine schematische Schnittansicht, die den Verbindungszustand zur Vereinigung für das Halbleiter-Bauteil der Fig. 5 zeigt:
Fig. 7 ist eine schematische Ansicht, die eine Struktur für Anschluss an eine ex­ terne Ansteuerungsschaltung veranschaulicht;
Fig. 8 ist eine schematische Ansicht, die eine andere Struktur für Anschluss an eine externe Ansteuerungsschaltung veranschaulicht;
Fig. 9A bis 9G sind schematische Schnittansichten, die schrittweise einen Her­ stellprozess durch Feststoffbonden veranschaulichen;
Fig. 10A bis 10I sind schematische Schnittansichten, die Schritt für Schritt ei­ nen anderen Herstellprozess durch Feststoffbonden veranschaulichen;
Fig. 11 ist eine schematische Ansicht, die einen anderen Flachanzeige-Computer als Anwendung veranschaulicht;
Fig. 12 ist eine schematische Ansicht, die ein LSI-System veranschaulicht, bei dem LSI-Chips verschiedener Arten Chip auf Chip miteinander verbunden sind.
Unter Bezugnahme auf die Zeichnungen werden nun bevorzugte Ausführungs­ beispiele für den Aufbau eines Halbleiter-Bauteils sowie ein zugehöriges Her­ stellverfahren gemäß der Erfindung im Einzelnen erläutert.
Die Fig. 1 und 2 veranschaulichen Merkmale eines die Erfindung realisierenden Halbleiter-Bauteils. Beim vorliegenden Ausführungsbeispiel ist ein Paar Halblei­ tersubstrate 1, 2, von denen jedes Halbleiterelemente trägt, miteinander ver­ bunden, wodurch sie vereinigt sind.
Auf den Substraten 1, 2 werden Leiterbahnschichten 3, 4 als jeweilige Verbindungen zwischen Halbleiterelementen hergestellt. Es werden Verbin­ dungsleiterbahnen 5, 6, die hier als Durchgangsloch-Leiterbahnen bezeichnet werden, innerhalb Öffnungen, die hier als Durchgangslöcher bezeichnet werden, angebracht. Die Durchgangsloch-Leiterbahnen 5, 6 können auch als Kon­ taktpfropfen bezeichnet werden, die so ausgebildet sind, dass sie für elektrische Verbindung über elektrisch leitende, in den Löchern angeordnete Materialien, anstelle sogenannter Durchgangsloch-Leiterbahnen, sorgen.
Auf den Substraten 1, 2 werden Isolierschichten 7, 8 abgeschieden. Die Durch­ gangsloch-Leiterbahnen 5, 6 werden dadurch hergestellt, dass ein elektrisch lei­ tendes Material in Durchgangslöcher 14, 15 eingefüllt wird, die in diesen Isolier­ schichten 7 bzw. 8 hergestellt wurden.
Auf den Isolierschichten 7, 8 werden Masseleiterbahnschichten 9, 10 abgeschie­ den, die jeweils aus einem elektrisch leitenden Metallmaterial bestehen.
Die Masseleiterbahnschichten 9, 10 werden jeweils im Wesentlichen als durch­ gehendes, ununterbrochenes Muster hergestellt, mit der Ausnahme, dass Verbindungslöcher 16, 17 mit Anschluss an die in den Isolierschichten 7, 8 aus­ gebildeten Durchgangslöchern 14 bzw. 15 in sie im Wesentlichen in Ausrichtung mit den Durchgangslöchern 5 bzw. 6 eingebohrt werden.
Indessen weisen die Durchgangslöcher 16, 17 einen geringfügig größeren Durch­ messer als die Durchgangslöcher 14, 15 auf, um einen Zwischenraum in Bezug auf die Durchgangslöcher 7, 8 auszubilden. In diesen Zwischenraum werden Isoliermaterialien 12, 13 eingebettet, um für Isolation zwischen den Masseleiter­ bahnschichten 9, 10 und den Durchgangsloch-Leiterbahnen 5, 6 zu sorgen. Da­ her werden die Durchgangslöcher 16, 17 wünschenswerterweise so bemessen, dass es zu keinem dielektrischen Durchschlag der Isoliermaterialien 12, 13 kommt, die in die Zwischenräume zwischen den Masseleiterbahnschichten 9, 10 und den Durchgangsloch-Leiterbahnen 5, 6 eingebettet sind.
Bei der obigen Konfiguration wird als Erstes durch einen Fotolithografieprozess, einen Filmbildungprozess und einen Abhebeprozess das Durchgangsloch 14 in das Substrat eingebohrt. Im Durchgangsloch 14 wird unter Verwendung des Fo­ tolithografieprozesses und des Abhebeprozesses die Durchgangsloch-Leiterbahn 5 hergestellt, wie es in Fig. 1 dargestellt ist. Die Masseleiterbahnschicht 9 mit dem Durchgangsloch 16 wird dann auf der Isolierschicht 7 hergestellt, und im Durchgangsloch 16 wird auch die Durchgangsloch-Leiterbahn 5 hergestellt.
Dann wird zwischen der Masseleiterbahn 9 und der Durchgangsloch-Leiterbahn 5 das Isoliermaterial 12 hergestellt, worauf ein Polieren der Oberfläche folgt.
Auf dem Substrat 2 werden in ähnlicher Weise die Isolierschicht 8, die Masselei­ terbahnschicht 10, das Durchgangsloch 15, das Isoliermaterial 13 und die Durchgangsloch-Leiterbahn 6 hergestellt, worauf ein Polieren der Oberfläche folgt.
Die Substrate 1, 2 werden in gegenseitiger Ausrichtung so positioniert, dass die Masseleiterbahnschichten 9, 10 einander zugewandt sind. Dann wird von beiden Seiten der Substrate 1, 2 her eine Belastung ausgeübt.
Durch die ausgeübte Belastung werden die Substrate 1, 2 miteinander verbun­ den, wobei die Durchgangsloch-Leiterbahnen 5, 6 und die Masseleiterbahn­ schichten 9, 10 miteinander verbunden werden. Nach der Verbindungsherstel­ lung werden die elektrischen Verbindungen zwischen den Durchgangsloch-Leit­ erbahnen 5, 6 sowie die zwischen den Masseleiterbahnschichten 9, 10 veri­ fiziert. Indessen werden die Masseleiterbahnschichten 9, 10 elektrisch mit einer nicht dargestellten Masseelektrode des Substrats 1 bzw. einer nicht dargestell­ ten Masseelektrode des Substrats 2 verbunden.
Beim vorliegenden Ausführungsbeispiel wurden Siliziumoxidfilme als Isolier­ schichten 7, 8 verwendet, während Kupfer für die Masseleiterbahnschichten 9, 10 und die Durchgangsloch-Leiterbahnen 5, 6 verwendet wurde. Auch wurden Siliziumoxidfilme als Isoliermaterialien 12, 13 verwendet. Es ist auch möglich, einen Aluminiumoxidfilm oder Siliziumnitrid für die Isolierschichten 7, 8 und die Isoliermaterialien 12, 13 zu verwenden und Au und Al für die Masseleiter­ bahnschichten 9, 10 und die Durchgangsloch-Leiterbahnen 5, 6 zu verwenden.
Die Fig. 3 und 4 zeigen eine Konfiguration, bei der die Masseleiterbahnschicht nur auf dem Substrat 1 der Substrate 1, 2 hergestellt ist, die ein Paar bilden und jeweils Halbleiterelemente tragen.
Auf den Substraten 1, 2 sind Leiterbahnschichten 3, 4 als Verbindungen für Halbleiter-Bauteile hergestellt. Die in den Durchgangslöchern hergestellten Durchgangsloch-Leiterbahnen 5, 6 sind, wie beim vorigen Ausführungsbeispiel elektrisch mit diesen Leiterbahnschichten 3 bzw. 4 verbunden.
Auf den Substraten 1 und 2 werden Isolierschichten 7, 8 hergestellt. Die Durch­ gangsloch-Leiterbahnen 5, 6 werden dadurch hergestellt, dass ein elektrisch lei­ tendes Material in die in diesen Isolierschichten 7, 8 hergestellten Durchgangs­ löcher 14 bzw. 15 eingefüllt wird.
Die Masseleiterbahnschicht 9 aus z. B. einem elektrisch leitenden Metallmate­ rial wird alleine auf dem Substrat 1 durch Schichtbildung auf der Isolierschicht 7 hergestellt.
Die Masseleiterbahnschicht 9 wird mit im Wesentlichen durchgehendem Muster mit der Ausnahme hergestellt, dass eine Öffnung (ein Durchgangsloch) 16 für das in der Isolierschicht 7 hergestellte Durchgangsloch 14 in sie im Wesentli­ chen in Ausrichtung mit der Durchgangsloch-Leiterbahn 5 eingebohrt wird.
Indessen wird das Durchgangsloch 16 so hergestellt, dass es geringfügig größer als das Durchgangsloch 14 ist. In den Zwischenraum zwischen dem Außenum­ fang des Durchgangslochs 16 und der Durchgangsloch-Leiterbahn 5 wird ein Isoliermaterial 12 eingebettet, um für Isolation zwischen der Masseleiterbahn 9 und der Durchgangsloch-Leiterbahn 5 zu sorgen.
Bei der obigen Konfiguration wird als Erstes das Durchgangsloch 14 im Sub­ strat 1 unter Verwendung eines Fotolithografieprozesses, eines Filmbildungspro­ zesses und eines Abhebeprozesses hergestellt. Dann wird im Durchgangsloch 14 unter Verwendung des Fotolithografieprozesses und des Abhebeprozesses eine Durchgangsloch-Leiterbahn 5 hergestellt, wie es in Fig. 3 dargestellt ist. Auf der Isolierschicht 7 wird dann die Masseleiterbahnschicht 9 mit dem Durchgangs­ loch 16 hergestellt, in dem auch die Durchgangsloch-Leiterbahn 5 hergestellt wird.
Zwischen der Masseleiterbahnschicht 9 und der Durchgangsloch-Leiterbahn 5 wird ein Isoliermaterial hergestellt, gefolgt von einem Polieren der Oberfläche.
Die Isolierschicht 8, das Durchgangsloch 15 und die Durchgangsloch-Leiter­ bahn 6 werden in ähnlicher Weise hergestellt, gefolgt von einem Polieren der Oberfläche.
Die so hergestellten Substrate 1, 2 werden zueinander ausgerichtet so posi­ tioniert, dass die Masseleiterbahnschicht 9 und die Isolierschicht 8 einander zu­ gewandt sind, und von beiden Seiten der Substrate 1, 2 her wird eine Belastung ausgeübt.
Durch die ausgeübte Belastung werden die Substrate 1, 2 miteinander verbun­ den, wobei die Durchgangsloch-Leiterbahnen 5, 6 miteinander verbunden wer­ den und die Masseleiterbahnschichten 9 in ähnlicher Weise miteinander ver­ bunden werden. Nach der Verbindungsherstellung wird die elektrische Verbin­ dung zwischen den Durchgangsloch-Leiterbahnen 5, 6 verifiziert. Indessen wird die Masseleiterbahnschicht 9 elektrisch mit einer nicht dargestellten Masseelek­ trode des Substrats 1 verbunden.
Beim vorliegenden Ausführungsbeispiel werden Siliziumoxidfilme, Kupfer, ein Siliziumoxidfilm und Kupfer für die Isolierschichten 7, 8, die Masseleiterbahn­ schicht 9, die Durchgangsloch-Leiterbahnen 5, 6 bzw. das Isoliermaterial 12 verwendet. Es ist auch möglich, einen Aluminiumoxidfilm und Siliziumnitrid für die Isolierschichten 7, 8 und das Isoliermaterial 12 und Au oder Al für die Mas­ seleiterbahnschicht 9 und die Durchgangsloch-Leiterbahnen 5, 6 zu verwenden.
Die Fig. 5 und 6 zeigen eine Konfiguration, bei der eine Spannungsversorgungs- Leiterbahnschicht auf dem Substrat 1 der Substrate 1 und 2, die ein Paar bil­ den und die Halbleiterelemente tragen, hergestellt ist, und eine Masseleiter­ bahnschicht auf dem gegenüberstehenden Substrat 2 ausgebildet ist.
Auf den Substraten 1, 2 werden Leiterbahnschichten 3, 4 für die jeweilige Ver­ bindung von Halbleiter-Bauteilen hergestellt. Mit diesen Leiterbahnschichten 3, 4 werden, wie beim vorigen Ausführungsbeispiel, Durchgangsloch-Leiterbahnen 5 bzw. 6 elektrisch verbunden, die in Durchgangslöchern 14 bzw. 15 hergestellt werden.
Auf den Substraten 1 und 2 werden Isolierschichten 7, 8 abgeschieden. Die Durchgangsloch-Leiterbahnen 5, 6 werden dadurch hergestellt, dass elektrisch leitendes Material in die in diesen Isolierschichten 7 bzw. 8 hergestellten Durch­ gangslöcher 14 bzw. 15 eingefüllt wird.
Die Masseleiterbahnschicht 10 aus z. B. einem elektrisch leitenden Metallmate­ rial wird durch Schichtbildung auf der Isolierschicht 8 alleine auf dem Substrat 2 hergestellt.
Die Masseleiterbahnschicht 10 wird mit im Wesentlichen durchgehendem Mus­ ter mit der Ausnahme hergestellt, dass eine Öffnung (ein Durchgangsloch) 17, die mit dem Durchgangsloch 15 in der Isolierschicht 8 in Verbindung steht, in ihr im Wesentlichen in Ausrichtung mit der Durchgangsloch-Leiterbahn 6 her­ gestellt wird.
Indessen wird das Durchgangsloch 17 so hergestellt, dass es geringfügig größer als das Durchgangsloch 15 ist. Im Zwischenraum zwischen dem Außenumfang des Durchgangslochs 17 und der Durchgangsloch-Leiterbahn 6 wird ein Isolier­ material 13 so eingebettet, so dass für Isolation zwischen der Masseleiterbahn­ schicht 10 und der Durchgangsloch-Leiterbahn 6 gesorgt ist.
Hinsichtlich des Substrats 1 auf der Gegenseite wird die Isolierschicht mehrschichtig ausgebildet, und zwischen den Isolierschichten 7, 11 wird eine Spannungsversorgungs-Leiterbahnschicht 20 angebracht.
In der Spannungsversorgungs-Leiterbahnschicht 20 und in der Isolierschicht 11 werden Durchgangslöcher 18 bzw. 19 hergestellt. Durch diese Durchgangslöcher 18, 19 wird eine Durchgangsloch-Leiterbahn 5 hindurchgeführt. In einen Zwi­ schenraum wird ein Isoliermaterial 12 eingebettet, um für elektrische Isolation zwischen der Spannungsversorgungs-Leiterbahnschicht 20 und der Durch­ gangs-Leiterbahn 5 zu sorgen.
Bei der obigen Konfiguration wird das Durchgangsloch 14 als Erstes unter Ver­ wendung eines Fotolithografieprozesses, eines Filmbildungsprozesses und eines Abhebeprozesses im Substrat 1 hergestellt. Dann wird die Durchgangsloch-Lei­ terbahn unter Verwendung des Fotolithografieprozesses und des Abhebeprozes­ ses im Durchgangsloch 14 hergestellt, wie es in Fig. 5 dargestellt ist. Auf der Isolierschicht 7 werden dann die Spannungsversorgungs-Leiterbahnschicht 20 mit dem Durchgangsloch 18 sowie die Isolierschicht 11 mit dem Durch­ gangsloch 19 hergestellt. In diesen Durchgangslöchern 18, 19 wird auch die Durchgangsloch-Leiterbahn 5 hergestellt.
Zwischen der Spannungsversorgungs-Leiterbahnschicht 20 und der Durch­ gangsloch-Leiterbahn 5 wird ein Isoliermaterial 12 hergestellt, gefolgt von einem Polieren der Oberfläche.
In ähnlicher Weise werden die Isolierschicht 8, das Durchgangsloch 15, die Durchgangsloch-Leiterbahn 6 und die Masseleiterbahnschicht 10 auf dem Sub­ strat 2 hergestellt, gefolgt von einem Polieren der Oberfläche.
Die so hergestellten Substrate 1, 2 werden zueinander ausgerichtet so posi­ tioniert, dass die Isolierschicht 11 und die Masseleiterbahnschicht 10 einander zugewandt sind, und von beiden Seiten der Substrate 1, 2 wird eine Belastung ausgeübt.
Durch die ausgeübte Belastung werden die Substrate 1, 2 miteinander verbun­ den, wobei die Durchgangsloch-Leiterbahnen 5, 6 miteinander verbunden wer­ den und die Isolierschicht 11 und die Masseleiterbahnschicht 10 in ähnlicher Weise miteinander verbunden werden.
Bei jeder der oben beschriebenen Konfigurationen kann ein beliebiges geeigne­ tes Verfahren zur Verbindungsherstellung mit einer externen Ansteuerungs­ schaltung verwendet werden, wie es routinemäßig bei Halbleiter-Bauteilen ver­ wendet wird.
Zum Beispiel reicht es aus, wenn in Fig. 7, die ein Halbleiter-Bauteil aus einem Halbleiterchip A und einem Halbleiterchip B, die miteinander verbunden sind, zeigt, die Außengröße des Halbleiterchips A so eingestellt ist, dass sie größer als die des Halbleiterchips B ist, und ein Anschlussdraht W durch Drahtbonden mit einem Kontaktfleck P verbunden wird, der auf der Grenzfläche des Halbleiter­ chips A freiliegt. Es wird darauf hingewiesen, dass die Struktur des in Fig. 7 dargestellten Halbleiter-Bauteils in jeder der Fig. 2, 4 und 6 dargestellt ist und dass die Halbleiterchips A und B jeweils aus einem Halbleitersubstrat bestehen, auf dem, wie oben beschrieben, Isolierschichten und verschiedene Leiterbahn­ schichten ausgebildet sind.
Alternativ können die Halbleiterchips A und B von im Wesentlichen gleicher Größe sein, und ein Anschlussdraht W kann an einem Kontaktfleck P angebon­ det werden, der auf der Rückseite des Halbleiterchips B ausgebildet ist. In die­ sem Fall muss der Kontaktfleck P über eine Durchgangsloch-Leiterbahn elek­ trisch mit einer vorgegebenen Leiterbahnschicht des Halbleiterchips B oder mit einer zur Grenzfläche des Halbleiterchips A hin freiliegenden Leiterbahnschicht verbunden sein.
Nachfolgend wird ein Herstellverfahren für das Halbleiter- Bauteil mit dem oben beschriebenen Aufbau erläutert.
Das Herstellverfahren nutzt Feststoffbonden. Der hierfür verwendete Prozess kann ein solcher sein, wie er in Fig. 9 dargestellt ist, oder ein solcher, wie er in Fig. 10 dargestellt ist.
Fig. 9 veranschaulicht einen Herstellprozess mittels direktem Feststoffbonden eines heterogenen Bauteilsubstrats. Bei diesem Herstellprozess wird ein erstes Halbleitersubstrat 21, wie ein SOI-Substrat oder ein Heteroepitaxiesubstrat, bereitgestellt, wie es in Fig. 9A dargestellt ist.
Dieses Halbleitersubstrat 21 wird dadurch hergestellt, dass eine Ätzstopp­ schicht 21b und eine Bauteileschicht 21c auf einem Siliziumträger 21a auf­ geschichtet werden. Die Bauteileschicht 21c wird zu einem Halbleiterchip geätzt, wie es in Fig. 9B dargestellt ist.
Dann wird ein Halbleitersubstrat 22, wie ein eine optionale Leiterbahn tragende Leiterbahnsubstrat oder ein heterogenes Bauteilsubstrat, durch Feststoffbonden auf die Bauteileschicht 21c aufgebondet, wie es in Fig. 9C dargestellt ist.
Das Feststoffbonden nutzt den Effekt, dass dann, wenn zwei Waferoberflächen aneinander angenähert werden, ein Kollaps zu einer stabilen Anordnung ent­ steht, wobei interatomare Anziehung erzeugt wird und wobei dann, wenn ein bestimmter Abstand erreicht ist, die Anziehung derjenigen im Volumen ent­ spricht, was schließlich zur Verbindungsherstellung führt. Feststoffbonden zeigt den Vorteil, dass es nicht erforderlich ist, einen Kleber oder Erwärmung zu ver­ wenden.
Die Oberfläche eines tatsächlichen Feststoffmaterials wird im Fall eines Metalls durch Oxidation oder durch Adsorption eines organischen Metalls stabilisiert. So ist bloßer Kontakt unzureichend, um die Verbindung zu erzeugen. Wenn je­ doch die stabile Oberflächenschicht durch Kollision mit Inertatomen, wie Argon­ atomen, entfernt wird, um eine instabile und aktive Oberfläche freizulegen, ist es möglich, wahres Feststoffbonden zu realisieren, das in Übereinstimmung mit dem Bondprinzip steht.
Daher sind beim oben angegebenen Feststoffbonden ein Glätten der Grenzfläche und eine Oberflächenaktivierung unabdingbar.
Fig. 9D zeigt einen Zustand, in dem das zweite Halbleitersubstrat 22 an das er­ ste Halbleitersubstrat 21 gebondet ist. Der Siliziumträger 21a des ersten Halb­ leitersubstrats 21 wird abgeätzt, wie es in Fig. 9E dargestellt ist. Dann wird eine Ätzstoppschicht 21b abgeätzt, wie es in Fig. 9F dargestellt ist, um eine dreidi­ mensionale integrierte Schaltung fertigzustellen.
Abschließend wird die dreidimensionale integrierte Schaltung zerteilt, wodurch sich Halbleiterchips ergeben, die ein Halbleiter-Bauteil mit vorgegebener Größe bilden.
Fig. 10 zeigt ein Verfahren unter Verwendung eines Attrappensubstrats. Dieses Verfahren entspricht dem Prozess der Fig. 9 bis zum Ätzen der Bauteileschicht 21c (Fig. 10B).
Bei diesem Verfahren wird die Bauteileschicht 21c durch Ätzen hergestellt, und auf sie wird ein Attrappensubstrat 31 aufgelegt, das positioniert aufgebondet wird (Fig. 10C bis 10D). Der Siliziumträger 21a auf dem ersten Halbleitersub­ strat 21 wird abgeätzt (Fig. 10E). Dann wird die Ätzstoppschicht 21b abgeätzt, wie es in Fig. 10F dargestellt ist.
Auf diese Weise verbleibt nur die Bauteileschicht 21c auf dem Attrappensub­ strat. Dann wird die sich ergebende Anordnung durch Feststoffbonden auf das zweite Halbleitersubstrat 22, wie ein Leiterbahnsubstrat oder ein heterogenes Bauteilsubstrat, aufgebondet. Durch diesen Schritt wird die Bauteileschicht 21c auf das zweite Halbleitersubstrat 22 übertragen.
Abschließend wird das Attrappensubstrat 21 abgezogen, wie es in Fig. 10H dargestellt ist, und es erfolgt ein. Zerteilen entlang der Position einer strichpunktierten Linie, um eine dreidimensionale integrierte Schaltung fertig­ zustellen, wie sie in Fig. 10I dargestellt ist.
Das Vorstehende entspricht einem groben Herstellprozess. Nachfolgend wird veranschaulichend ein Prozess zum Herstellen eines Halbleiter-Bauteils mit Masseleiterbahnschichten usw. erläutert.
Spezielles Beispiel 1 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, die jeweils Halbleiterelemente tragen, durch die folgenden Prozessschritte miteinan­ der verbunden:
  • 1. einen Schritt, bei dem eine Leiterbahnelektrode auf einem ersten Halbleiter­ substrat angebracht wird;
  • 2. einen Schritt des sequenziellen Abscheidens einer Isolierschicht und einer Masseschicht auf dem ersten Substrat und des Einbohrens von Durchgangslö­ chern für Anschluss an die Leiterbahnelektrode in die Isolierschicht und die Masseschicht;
  • 3. einen Schritt des Herstellens einer Durchgangsloch-Leiterbahn in den Durchgangslöchern für elektrischen Anschluss an die Leiterbahnelektrode;
  • 4. einen Schritt des Herstellens einer Isolierschicht zwischen der Durchgangs­ loch-Leiterbahn in dem Durchgangsloch in der Masseschicht und der Masseschicht;
  • 5. einen Schritt des Glättens einer der Hauptflächen des ersten Substrats:
  • 6. einen Schritt des vorab Herausführens einer Leiterbahnelektrode auf einem zweiten Halbleitersubstrat;
  • 7. einen Schritt des sequenziellen Abscheidens einer Isolierschicht und einer Masseschicht auf dem zweiten Halbleitersubstrat und des Herstellens von Durchgangslöchern für Anschluss an die Leiterbahnelektrode in der Isolier­ schicht und der Masseschicht;
  • 8. einen Schritt des Herstellens einer Durchgangsloch-Leiterbahn im Durch­ gangsloch für elektrischen Anschluss der Leiterbahnelektrode;
  • 9. einen Schritt des Herstellens eines Isolators zwischen der Durchgangsloch- Leiterbahn innerhalb des Durchgangslochs in der Masseschicht und der Masse­ schicht;
  • 10. einen Schritt des Glättens der Oberfläche des zweiten Halbleitersubstrats;
  • 11. einen Schritt des Positionierens des ersten und des zweiten Halbleitersub­ strats in solcher Weise, dass die Durchgangsloch-Leiterbahnen und die Masse­ schichten dieser beiden Substrate einander zugewandt sind;
  • 12. Ausüben einer Kompressionsbelastung von beiden Seiten der Substrate her; und
  • 13. elektrisches und mechanisches Verbinden der Durchgangsloch-Leiterbah­ nen und der Masseschichten unter der Kompressionsbelastung.
Spezielles Beispiel 2 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, die jeweils Halbleiterelemente tragen, durch die folgenden Prozessschritte miteinan­ der verbunden:
  • 1. einen Schritt, bei dem eine Leiterbahnelektrode auf einem ersten Halbleiter­ substrat angebracht wird;
  • 2. einen Schritt des sequenziellen Abscheidens einer Isolierschicht und einer Masseschicht auf dem ersten Substrat und des Einbohrens von Durchgangslö­ chern für Anschluss an die Leiterbahnelektrode in die Isolierschicht und die Masseschicht;
  • 3. einen Schritt des Herstellens einer Durchgangsloch-Leiterbahn in den Durchgangslöchern für elektrischen Anschluss an die Leiterbahnelektrode;
  • 4. einen Schritt des Herstellens eines Isolators zwischen der Durchgangsloch- Leiterbahn im Durchgangsloch in der Masseschicht und der Masseschicht;
  • 5. einen Schritt des Glättens der Hauptfläche des ersten Substrats;
  • 6. einen Schritt, bei dem eine Leiterbahnelektrode auf einem zweiten Halbleiter­ substrat angebracht wird;
  • 7. einen Schritt des Abscheidens einer Isolierschicht auf dem zweiten Halblei­ tersubstrat und des Herstellens eines Durchgangslochs für Anschluss an die Leiterbahnelektrode in der Isolierschicht;
  • 8. einen Schritt des Herstellens einer Durchgangsloch-Leiterbahn im Durch­ gangsloch für elektrischen Anschluss an die Leiterbahnelektrode;
  • 9. einen Schritt des Glättens der Hauptflächen des zweiten Substrats;
  • 10. einen Schritt des Positionierens des ersten und des zweiten Halbleitersub­ strats in solcher Weise, dass die Durchgangsloch-Leiterbahnen in diesen beiden Substrate einander zugewandt sind und die Masseschicht des ersten Substrats der Isolierschicht des zweiten Substrats zugewandt ist;
  • 11. Ausüben einer Kompressionsbelastung von beiden Seiten der Substrate her; und
  • 12. elektrisches Verbinden der Durchgangsloch-Leiterbahnen miteinander und mechanisches Verbinden der Isolierschicht des ersten Substrats und der Isolier­ schicht des zweiten Substrats unter der Kompressionsbelastung miteinander.
Spezielles Beispiel 3 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, die jeweils Halbleiterelemente tragen, durch die folgenden Prozessschritte miteinan­ der verbunden:
  • 1. einen Schritt des vorab Herausführens einer Leiterbahnelektrode auf einem ersten Halbleitersubstrat;
  • 2. einen Schritt des sequenziellen Abscheidens einer Isolierschicht, einer Masseschicht und einer anderen Isolierschicht auf dem ersten Substrat sowie des Einbohrens von Durchgangslöchern für Anschluss an die Leiterbahnelektro­ de in die Isolierschicht, die Masseschicht und die andere Isolierschicht;
  • 3. einen Schritt des Herstellens einer Durchgangsloch-Leiterbahn in den Durchgangslöchern für elektrischen Anschluss an die Leiterbahnelektrode;
  • 4. einen Schritt, bei dem ein Isolator zwischen der Durchgangs-Leiterbahn in den Durchgangslöchern der Masseschicht und der Masseschicht ausgebildet wird;
  • 5. einen Schritt des Glättens der Hauptfläche des ersten Substrats;
  • 6. einen Schritt des vorab Herausführens einer Leiterbahnelektrode auf einem zweiten Halbleitersubstrat;
  • 7. einen Schritt des sequenziellen Abscheidens einer Isolierschicht und einer Spannunsversorgungsschicht auf dem zweiten Halbleitersubstrat und des Her­ stellens von Durchgangslöchern für Anschluss an die Leiterbahnelektrode in der Isolierschicht und der Spannungsversorgungsschicht;
  • 8. einen Schritt des Herstellens einer Durchgangslochleitschicht für den elek­ trischen Anschluss der Leiterbahnelektrode in dem Durchgangsloch;
  • 9. einen Schritt des Herstellens eines Isolators zwischen der Durchgangsloch­ leitschicht der Spannungsversorgungsschicht und der Spannungsversorgungs­ schicht;
  • 10. Glätten der Oberfläche des zweiten Halbleitersubstrats;
  • 11. einen Schritt des Positionierens des ersten und zweiten Halbleitersubstrats in Ausrichtung miteinander in solcher Weise, dass die Durchgangsloch-Leiter­ bahnen im ersten und zweiten Halbleitersubstrat einander zugewandt sind und die Isolierschichten und die Stromversorgungsschichten der beiden Substrate einander zugewandt sind;
  • 12. Ausüben einer Kompressionsbelastung von beiden Seiten der Substrate her: und
  • 13. elektrisches Verbinden der Durchgangsloch-Leiterbahnen und mechani­ sches Verbinden der Isolierschichten und der Spannungsversorgungsschichten unter der Kompressionsbelastung.
Spezielles Beispiel 4 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, die jeweils Halbleiterelemente tragen, durch die folgenden Prozessschritte miteinan­ der verbunden:
  • 1. einen Schritt des vorab Herausführens einer Leiterbahnelektrode und einer Masseelektrode auf einem ersten Halbleitersubstrat;
  • 2. sequenzielles Abscheiden einer Isolierschicht und einer Masseschicht auf dem ersten Substrat und Herstellen eines Durchgangslochs für Anschluss an die Leiterbahnelektrode in der Isolierschicht;
  • 3. Herstellen einer Durchgangsloch-Masseleiterbahn für elektrischen Anschluss an die Masseelektrode im Durchgangsloch;
  • 4. Glätten der Oberflächen des ersten Substrats;
  • 5. vorab Herausführen einer Masseelektrode auf einem zweiten Halbleitersub­ strat;
  • 6. sequenzielles Abscheiden einer Isolierschicht und einer Masseschicht auf dem zweiten Substrat und Herstellen eines Durchgangslochs für Anschluss an die Masseelektrode in der Isolierschicht;
  • 7. Herstellen einer Durchgangsloch-Masseleiterbahn für elektrischen Anschluss an die Masseelektrode im Durchgangsloch;
  • 8. Glätten der Oberfläche des anderen Halbleitersubstrats;
  • 9. Positionieren des ersten und des zweiten Halbleitersubstrats durch Ausrich­ tung miteinander in solcher Weise, dass die Masseschichten der beiden Sub­ strate einander zugewandt sind;
  • 10. Ausüben einer Kompressionsbelastung von beiden Seiten der Substrate her; und
  • 11. elektrisches und mechanisches Verbinden der Masseschichten unter der Kompressionsbelastung.
Spezielles Beispiel 5 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, die jeweils Halbleiterelemente tragen, durch die folgenden Prozessschritte miteinan­ der verbunden:
  • 1. einen Schritt des vorab Herausführens einer Masseelektrode auf einem er­ sten Halbleitersubstrat;
  • 2. einen Schritt des sequenziellen Abscheidens einer Isolierschicht und einer Masseschicht auf dem ersten Substrat und des Einbohrens eines Durchgangs­ lochs für Anschluss an die Masseelektrode in die Isolierschicht;
  • 3. einen Schritt des Herstellens einer Durchgangsloch-Masseleiterbahn im Durchgangsloch für elektrischen Anschluss an die Masseelektrode;
  • 4. einen Schritt des Glättens der Oberfläche des ersten Substrats;
  • 5. einen Schritt des vorab Herausführens einer Masseelektrode auf einem zweiten Halbleitersubstrat;
  • 6. einen Schritt des Herstellens einer Isolierschicht auf dem zweiten Halbleiter­ substrat und des Herstellens eines Durchgangslochs für Anschluss an die Mas­ seelektrode in der Isolierschicht;
  • 7. einen Schritt des Herstellens einer Durchgangsloch-Masseleiterbahn für elektrischen Anschluss an die Masseelektrode im Durchgangsloch;
  • 8. einen Schritt des Glättens der Oberfläche des zweiten Halbleitersubstrats;
  • 9. Positionieren des ersten und des zweiten Substrats in solcher Weise, dass die Masseschichten Durchgangsloch-Masseleiterbahnen auf dem ersten und zweiten Substrat einander zugewandt sind;
  • 10. Ausüben einer Kompressionsbelastung von beiden Seiten der Substrate her; und
  • 11. elektrisches Verbinden der Masseschicht und der Durchgangsloch-Masse­ leiterbahn unter der Kompressionsbelastung sowie mechanisches Verbinden der Masseschicht des ersten Substrats und der Isolierschicht des zweiten Substrats.
Spezielles Beispiel 6 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, die jeweils Halbleiterelemente tragen, durch die folgenden Prozessschritte miteinan­ der verbunden:
  • 1. einen Schritt des vorab Herausführens einer Masseelektrode auf einem er­ sten Halbleitersubstrat;
  • 2. einen Schritt des sequenziellen Abscheidens einer Isolierschicht und einer Masseschicht auf dem ersten Substrat und des Einbohrens eines Durchgangs­ lochs für Anschluss an die Masseelektrode in die Isolierschicht;
  • 3. einen Schritt des Herstellens einer Durchgangsloch-Masseleiterbahn im Durchgangsloch für elektrischen Anschluss an die Masseelektrode;
  • 4. einen Schritt des Glättens des ersten Substrats;
  • 5. einen Schritt des Abscheidens einer anderen Isolierschicht auf der Masseschicht;
  • 6. Glätten der Oberfläche des ersten Substrats;
  • 7. einen Schritt des Herausführen einer Stromversorgungselektrode auf einem zweiten Halbleitersubstrat;
  • 8. Abscheiden einer Isolierschicht auf einem zweiten Substrat und Herstellen eines Durchgangslochs für Anschluss an eine Spannungsversorgungselektrode in der Isolierschicht;
  • 9. einen Schritt des Herstellens einer Durchgangsloch-Stromversorgungsleiter­ bahn für elektrischen Anschluss an die Stromversorgungselektrode im Durch­ gangsloch;
  • 10. einen Schritt des Glättens der Oberfläche des zweiten Substrats;
  • 11. Abscheiden einer Spannungsversorgungsschicht für elektrischen Anschluss an die Durchgangsloch-Spannungsversorgungsleiterbahn auf dem zweiten Halb­ leitersubstrat;
  • 12. Positionieren des ersten und des zweiten Halbleitersubstrats in solcher Ausrichtung zueinander, dass die Isolierschichten und die Spannungsver­ sorgungsschicht dieser beiden Substrate einander zugewandt sind;
  • 13. Ausüben einer Kompressionsbelastung von beiden Seiten der Substrate und
  • 14. mechanisches Verbinden der Isolierschicht und der Spannungsver­ sorgungsschicht unter der Kompressionsbelastung.
Spezielles Beispiel 7 für den Herstellprozess
Beim vorliegenden Ausführungsbeispiel werden zwei Halbleitersubstrate, von denen jedes Halbleiterelemente trägt, durch die folgenden Prozessschritte mit­ einander verbunden:
  • 1. vorab Herausführen einer Leiterbahnelektrode, einer Masseelektrode und ei­ ner Spannungsversorgungselektrode auf einem ersten Halbleitersubstrat;
  • 2. sequenzielles Abscheiden einer Isolierschicht, einer Masseschicht und einer anderen Isolierschicht auf dem ersten Substrat und Herstellen eines Durch­ gangslochs für Anschluss an die Spannungsversorgungselektrode in der Isolier­ schicht, der Masseschicht und der anderen Isolierschicht;
  • 3. Herstellen einer Durchgangsloch-Stromversorgungsleiterbahn für elektri­ schen Anschluss an die Stromversorgungselektrode im Durchgangsloch;
  • 4. einen Schritt des Herstellens einer Isolierschicht zwischen der Umfangswand des Durchgangslochs in der Isolierschicht, der Masseschicht und der anderen Isolierschicht und der Durchgangsloch-Stromversorgungsleitung;
  • 5. einen Schritt des Glättens der Hauptfläche des ersten Substrats;
  • 6. einen Schritt des Herausführens einer Spannungsversorgungselektrode auf einem zweiten Halbleitersubstrat;
  • 7. sequenzielles Abscheiden einer Isolierschicht und einer Spannungsver­ sorgungsschicht auf dem zweiten Substrat und Herstellen eines Durch­ gangslochs für Anschluss an die Spannungsversorgungselektrode in der Isolier­ schicht und der Spannungsversorgungsschicht;
  • 8. Herstellen einer Durchgangsloch-Spannungsversorgungsleiterbahn für elek­ trischen Anschluss an die Spannungsversorgungselektrode im Durchgangsloch;
  • 9. einen Schritt des Glättens der Oberfläche des zweiten Halbleitersubstrats;
  • 10. einen Schritt des Positionierens des ersten und des zweiten Halbleitersub­ strats in solcher Ausrichtung zueinander, dass die Durchgangsloch-Spannungs­ versorgungsleiterbahnen auf dem ersten und zweiten Halbleitersubstrat einan­ der zugewandt sind und die Isolierschicht und die Spannungsversorgungs­ schicht auf dem ersten und zweiten Halbleitersubstrat einander zugewandt sind;
  • 11. einen Schritt des Ausübens einer Kompressionsbelastung von beiden Seiten der zwei Substrate her; und
  • 12. einen Schritt des elektrischen Verbindens der Durchgangsloch-Spannungs­ versorgungsleiterbahnen und des mechanischen Verbindens der Isolierschicht und der Spannungsversorgungsschicht unter der Kompressionsbelastung.
Spezielles Beispiel 8 für den Herstellprozess
Beim speziellen Beispiel 1 des Herstellprozesses werden die folgenden Pro­ zessschritte parallel zum Schritt des Herausführens der Leiterbahn ausgeführt:
  • 1. ein Schritt des vorab Herausführens einer Masseelektrode auf dem ersten Halbleitersubstrat;
  • 2. ein Schritt des Abscheidens einer Isolierschicht auf dem ersten Substrat und des Herstellens eines Durchgangslochs für Anschluss an die Masseelektrode in der Isolierschicht;
  • 3. ein Schritt des Herstellens einer Leitschicht im Masse-Durchgangsloch, wel­ che die Masseelektrode im Durchgangsloch elektrisch kontaktiert;
  • 4. ein Schritt des Herstellens einer Masseschicht für elektrischen Anschluss an die Durchgangsloch-Masseleiterbahn auf der Isolierschicht;
  • 5. ein Schritt des Glättens einer der Oberflächen eines der zwei Substrate;
  • 6. ein Schritt des vorab Herausführens einer Masseelektrode auf dem zweiten Halbleitersubstrat;
  • 7. ein Schritt des Abscheidens einer Isolierschicht auf dem zweiten Substrat und des Herstellens eines Durchgangslochs für Anschluss an die Masseelektro­ de in der Isolierschicht;
  • 8. Herstellen einer Durchgangsloch-Masseleiterbahn für elektrischen Anschluss an eine Masseelektrode im Durchgangsloch im zweiten Substrat und
  • 9. Herstellen einer Masseschicht für elektrischen Anschluss an die Durch­ gangsloch-Masseleiterbahn auf der Isolierschicht.
Obwohl vorstehend bestimmte spezielle Beispiele für den Herstellprozess beschrieben wurden, ist zu beachten, dass diese speziellen Beispiele nur veran­ schaulichend sind und dass innerhalb des Schutzumfangs der Erfindung ver­ schiedene Modifizierungen vorgenommen werden können.
Nun wird ein Anwendungsbeispiel für die Erfindung erläutert.
Mit dem erfindungsgemäßen Halbleiter-Bauteil ist es möglich, hoch integrierte dreidimensionale integrierte Schaltungen zu realisieren, die zum Erzielen der folgenden Vorteile verwendbar sind:
  • a) die Leiterbahnschicht und die Bauteilschicht sind als zwei gesonderte Schich­ ten angeordnet, um durch Abtrennen der Leiterbahnschicht verbesserte Aus­ beute zu erzielen;
  • b) da die Bauteilschicht durch mehrere miteinander verbundene Schichten rea­ lisiert ist, ist eine Trennung analog/digital mit zugehöriger Beschleunigung rea­ lisiert;
  • c) da zwei Hetero-Bauteilschichten abgeschieden werden, kann eine Trennung analog/digital mit sich ergebender hoher Betriebsgeschwindigkeit realisiert wer­ den;
  • d) da optische Bauelemente auf ein Siliziumsubstrat gebondet werden können, kann ein optisches Bauteil auf einem elektronischen Substrat montiert werden;
  • e) durch einen Bordvorgang für ein Hetero-Halbleitersubstrat können Verbund­ substrate und demgemäß ein Heteroepitaxiesubstrat realisiert werden.
Die Konfiguration des Halbleiter-Bauteils durch Feststoffbonden kann umfas­ send abhängig von der Verbindungskonfiguration in einen Waferchipbonden nutzenden Typ und einen Wafer-Wafer-Bonden nutzenden Typ eingeteilt werden.
Die erstere Konfiguration ist durch einen Flachdisplay-Computer veranschau­ lichbar, wie er beispielhaft in Fig. 11 dargestellt ist.
Bei diesem Flachdisplay-Computer sind verschiedene LSIs, die bisher auf eine gedruckte Leiterplatte aufgesetzt wurden, unmittelbar auf das Glassubstrat ge­ bondet, wobei das Flachdisplay selbst als tragbarer Computer dient.
Beim in Fig. 11 dargestellten Ausführungsbeispiel sind eine Anzeigeeinheit 42, eine CPU 43, ein Speicher (RAM) 44, ein Speicher (ROM) 45 und ein Eingabe/­ Ausgabe-LSI-Chip 46 unmittelbar auf ein Glassubstrat 41 gebondet.
Fig. 12 zeigt ein Beispiel für Bondheteroprozess-LSI-Chips mit einer Bauart Chip auf Chip. Genauer gesagt, werden Heteroprozess-LSI-Chips 52 gesondert auf ein Wafer 51 gebondet. Das vorliegende Ausführungsbeispiel zeigt eine Rea­ lisierungstechnik für einen System-LSI-Chip mit Heteroprozess-LSI-Chips. Beim vorliegenden Beispiel ist kein eingefügtes Substrat erforderlich, so dass es möglich ist, das Funktionsvermögen dadurch zu verbessern, dass auf dem LSI- Chip keine Puffer verwendet werden.
Das Letztere ist durch Folgendes veranschaulichbar: ein dreidimensionales Schichtbauteil auf Waferniveau, LSI-Chips mit Leiterbahnbonden, die durch Bonden von Leiterbahnabschnitten erhalten werden, die die Funktionsblöcke durch die System-LSI-Chips verbinden (SOC), eine Struktur zum Bonden von Bauteilabschnitten auf einem LSI-Chip auf Waferniveau, und ein neuartiges Modulsubstrat hoher Dichte, das den sich aus der Prozessvorschrift ergebenden Zwischenraum zwischen dem Substrat und dem LSI-Chip verringern kann.
In jedem Fall können LSI-Chips hoher Funktion erhalten werden, was es ermög­ licht, eine dreidimensionale integrierte Schaltung zu erhalten, die die Schwelle der Planartechnik mit feiner Aufbauvorschrift überschreitet.

Claims (11)

1. Halbleiter-Bauteil, bei dem mehrere Halbleitersubstrate (1, 2), von denen je­ des Halbleiterelemente trägt, miteinander verbunden sind, wobei
  • - auf jedem Halbleitersubstrat eine Isolierschicht (7, 8) abgeschieden ist, mit ei­ ner Verbindungsleiterbahn (5, 6), die diese Isolierschicht für Anschluss an eine Leiterbahnschicht (3, 4) auf den Halbleiterelementen durchdringt;
  • - eine elektrisch leitende Schicht (9, 10) aus einem elektrisch leitenden Material mit einer Öffnung, die durch Strukturieren in Übereinstimmung mit der Verbin­ dungsleiterbahn versehen ist, auf einer Grenzfläche mindestens einer der Halb­ leitersubstrate vorhanden ist; und
  • - die Halbleitersubstrate miteinander verbunden sind, um die auf jedem Halblei­ tersubstrat hergestellten Verbindungsleiterbahnen miteinander zu verbinden.
2. Halbleiter-Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleitersubstrate (1, 2) durch die Feststoff-Bondtechnik miteinander verbun­ den sind.
3. Halbleiter-Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass
  • - auf einer Grenzfläche jedes des Paars von Halbleitersubstraten (1, 2), die mit­ einander verbunden sind, eine elektrisch leitende Schicht (9, 10) ausgebildet ist und
  • - die diese elektrisch leitenden Schichten bildenden Metallmaterialien miteinan­ der verbunden werden.
4. Halbleiter-Bauteil nach einem der Ansprüche 1 oder 2, dadurch gekenn­ zeichnet, dass
  • - auf einer Grenzfläche eines der Halbleitersubstrate (1, 2) des Paars, die mit­ einander zu verbinden sind, eine elektrisch leitende Schicht (9) vorhanden ist und
  • - diese elektrisch leitende Schicht und die Isolierschicht (8) des gegenüberste­ henden Halbleitersubstrats (2) miteinander verbunden sind (Fig. 3).
5. Halbleiter-Bauteil nach Anspruch 4, dadurch gekennzeichnet, dass eine elektrisch leitende Schicht (20) zwischen zwei Isolierschichten (7, 11) abgeschie­ den ist.
6. Halbleiter-Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (9, 10, 20) als Masseschicht wirkt.
7. Halbleiter-Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, dass die elektrisch leitende Schicht (9, 10, 20) als Spannungsver­ sorgungsschicht wirkt.
8. Halbleiter-Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (9, 10, 20) elektrisch mit den Halbleiterelementen verbunden ist.
9. Halbleiter-Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Innendurchmesser der in der elektrisch leitenden Schicht (9, 10, 20) ausgebildeten Öffnung größer als der Innendurchmesser ei­ ner in der Isolierschicht (8, 9) ausgebildeten Öffnung ist.
10. Halbleiter-Bauteil nach Anspruch 9, dadurch gekennzeichnet, dass die an der Grenzfläche miteinander verbundenen Verbindungsleiterbahnen (5, 6) von der elektrisch leitenden Schicht (9, 10) dadurch isoliert sind, dass ein isolieren­ des Material (12, 13) in eine in der elektrisch leitenden Schicht vorhandene Öff­ nung eingebettet ist.
11. Verfahren zum Herstellen eines Halbleiter-Bauteils, bei dem mehrere Halb­ leitersubstrate (1, 2), von denen jedes Halbleiterelemente trägt, miteinander ver­ bunden werden, mit den folgenden Schritten:
  • - Abscheiden einer Isolierschicht (7, 8) auf einem Halbleitersubstrat und Her­ stellen einer Verbindungsleiterbahn (5, 6), die mit einer Leiterbahnschicht (3, 4) für die Halbleiterelemente verbunden wird, in der Isolierschicht;
  • - Herstellen einer elektrisch leitenden Schicht (9, 10) aus einem elektrisch lei­ tenden Material, mit einer Öffnung, die durch Strukturieren in Ausrichtung mit der Verbindungsleiterbahn hergestellt wird, auf einer Grenzfläche mindestens eines der mehreren Halbleitersubstrate;
  • - Glätten der Grenzfläche jedes Halbleitersubstrats; und
  • - Ausüben einer Kompressionsbelastung von beiden Seiten der aufeinanderge­ legten Halbleitersubstrate her, um diese miteinander zu verbinden und die in je­ dem Halbleitersubstrat erzeugten Verbindungsleiterbahnen miteinander zu verbinden.
DE2000118358 1999-04-13 2000-04-13 Halbleiter-Bauteil und dessen Herstellungsverfahren Expired - Lifetime DE10018358B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-105970 1999-04-13
JP10597099A JP3532788B2 (ja) 1999-04-13 1999-04-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE10018358A1 true DE10018358A1 (de) 2000-10-26
DE10018358B4 DE10018358B4 (de) 2008-05-21

Family

ID=14421646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000118358 Expired - Lifetime DE10018358B4 (de) 1999-04-13 2000-04-13 Halbleiter-Bauteil und dessen Herstellungsverfahren

Country Status (6)

Country Link
US (2) US6465892B1 (de)
JP (1) JP3532788B2 (de)
KR (1) KR100773615B1 (de)
DE (1) DE10018358B4 (de)
FR (1) FR2792458B1 (de)
TW (1) TW462125B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010054618A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen halbleiterchip
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen

Families Citing this family (318)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6956348B2 (en) 2004-01-28 2005-10-18 Irobot Corporation Debris sensor for cleaning apparatus
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6607937B1 (en) 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6690134B1 (en) 2001-01-24 2004-02-10 Irobot Corporation Method and system for robot localization and confinement
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US7064447B2 (en) 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
JP4572054B2 (ja) * 2002-01-24 2010-10-27 寛治 大塚 回路構造及び半導体集積回路
US6864118B2 (en) * 2002-01-28 2005-03-08 Hewlett-Packard Development Company, L.P. Electronic devices containing organic semiconductor materials
TW542454U (en) * 2002-06-21 2003-07-11 Molex Inc Electrical connector
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7307003B2 (en) * 2002-12-31 2007-12-11 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US6803649B1 (en) * 2003-05-16 2004-10-12 Intel Corporation Electronic assembly
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
JP2005123362A (ja) * 2003-10-16 2005-05-12 Hitachi Ltd 接続用取付基板及びディスクアレイ制御装置の接続用取付基板
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
FR2869455B1 (fr) * 2004-04-27 2006-07-14 Soitec Silicon On Insulator Procede de fabrication de puces et support associe
FR2872627B1 (fr) * 2004-06-30 2006-08-18 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats
DE102004037826B4 (de) * 2004-08-04 2006-06-14 Infineon Technologies Ag Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
TWI246175B (en) * 2004-10-11 2005-12-21 Ind Tech Res Inst Bonding structure of device packaging
JP2006196668A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 半導体装置及びその製造方法
US7620476B2 (en) 2005-02-18 2009-11-17 Irobot Corporation Autonomous surface cleaning robot for dry cleaning
WO2006123298A2 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Through-wafer interconnection
CA2607916A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Micro-electro-mechanical transducers
JP5128470B2 (ja) * 2005-06-17 2013-01-23 コロ テクノロジーズ インコーポレイテッド 絶縁延長を有する微小電気機械変換器
US7526739B2 (en) * 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
US7880565B2 (en) 2005-08-03 2011-02-01 Kolo Technologies, Inc. Micro-electro-mechanical transducer having a surface plate
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
WO2007056808A1 (en) * 2005-11-18 2007-05-24 Ewise Systems Pty Ltd A method and apparatus for facilitating a secure transaction
TW200730826A (en) * 2005-11-25 2007-08-16 Matsushita Electric Works Ltd Sensor device and method for manufacturing same
CN101317263B (zh) 2005-11-25 2012-03-21 松下电工株式会社 传感器装置及其制造方法
EP1953815B1 (de) 2005-11-25 2012-07-11 Panasonic Corporation Kapselungsstruktur auf waferniveau und aus einer solchen kapselungsstruktur erhaltene sensoranordnung
EP3257809A1 (de) * 2005-11-25 2017-12-20 Panasonic Intellectual Property Management Co., Ltd. Verpackungsstruktur auf wafer-ebene und herstellungsverfahren dafür
US7674638B2 (en) 2005-11-25 2010-03-09 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
JP4682028B2 (ja) * 2005-11-28 2011-05-11 Ｈｏｙａ株式会社 導電層の製造方法、導電層、及び、信号伝送基板
JP2007311990A (ja) * 2006-05-17 2007-11-29 Pentax Corp 通信装置
US7446017B2 (en) * 2006-05-31 2008-11-04 Freescale Semiconductor, Inc. Methods and apparatus for RF shielding in vertically-integrated semiconductor devices
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7827519B2 (en) * 2006-12-29 2010-11-02 Cadence Design Systems, Inc. Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs
FR2913145B1 (fr) * 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US7494846B2 (en) * 2007-03-09 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Design techniques for stacking identical memory dies
US7528492B2 (en) 2007-05-24 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Test patterns for detecting misalignment of through-wafer vias
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
US7825517B2 (en) 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
EP2186134A2 (de) * 2007-07-27 2010-05-19 Tessera, Inc. Kapselung eines stapels rekonstituierter wafer mit danach aufgebrachten pad-erweiterungen
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8044497B2 (en) * 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US8476769B2 (en) * 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US8671476B2 (en) * 2008-02-05 2014-03-18 Standard Textile Co., Inc. Woven contoured bed sheet with elastomeric yarns
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
WO2009154761A1 (en) * 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
JP5585447B2 (ja) 2008-07-31 2014-09-10 日本電気株式会社 半導体装置及びその製造方法
US8288872B2 (en) 2008-08-05 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout
US8399273B2 (en) 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US20100062693A1 (en) * 2008-09-05 2010-03-11 Taiwan Semiconductor Manufacturing Co., Ltd. Two step method and apparatus for polishing metal and other films in semiconductor manufacturing
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8653648B2 (en) * 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
US7928534B2 (en) 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
US8624360B2 (en) 2008-11-13 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling channels in 3DIC stacks
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US7989318B2 (en) 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8736050B2 (en) * 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US7943428B2 (en) * 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US7910473B2 (en) * 2008-12-31 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US8399354B2 (en) 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
US8501587B2 (en) 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
US8168529B2 (en) 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8314483B2 (en) 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US7932608B2 (en) * 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US8643149B2 (en) * 2009-03-03 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Stress barrier structures for semiconductor chips
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
CN102422412A (zh) * 2009-03-13 2012-04-18 德塞拉股份有限公司 具有穿过结合垫延伸的通路的堆叠式微电子组件
US8344513B2 (en) 2009-03-23 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
US8232140B2 (en) 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
US8552563B2 (en) 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
US8691664B2 (en) * 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8432038B2 (en) 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8264066B2 (en) * 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8859424B2 (en) 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8252665B2 (en) 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
CN102033877A (zh) * 2009-09-27 2011-04-27 阿里巴巴集团控股有限公司 检索方法和装置
US8647925B2 (en) * 2009-10-01 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Surface modification for handling wafer thinning process
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US7969013B2 (en) * 2009-10-22 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with dummy structure and method for forming the same
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8283745B2 (en) 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8405201B2 (en) * 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
US8237272B2 (en) * 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US8390009B2 (en) * 2010-02-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode (LED) package systems
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8222139B2 (en) 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US8455995B2 (en) 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US8519538B2 (en) 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US9293366B2 (en) 2010-04-28 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias with improved connections
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
FI123860B (fi) * 2010-05-18 2013-11-29 Corelase Oy Menetelmä substraattien tiivistämiseksi ja kontaktoimiseksi laservalon avulla ja elektroniikkamoduli
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9059026B2 (en) 2010-06-01 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
US8471358B2 (en) 2010-06-01 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3D inductor and transformer
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8362591B2 (en) 2010-06-08 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits and methods of forming the same
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8500182B2 (en) 2010-06-17 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum wafer carriers for strengthening thin wafers
US8896136B2 (en) 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
US8319336B2 (en) 2010-07-08 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias
US8338939B2 (en) 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
US8722540B2 (en) 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
US9299594B2 (en) 2010-07-27 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bonding system and method of modifying the same
US8674510B2 (en) 2010-07-29 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure having improved power and thermal management
JP5601079B2 (ja) * 2010-08-09 2014-10-08 三菱電機株式会社 半導体装置、半導体回路基板および半導体回路基板の製造方法
US8846499B2 (en) 2010-08-17 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Composite carrier structure
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8507358B2 (en) 2010-08-27 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Composite wafer semiconductor
US8693163B2 (en) 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
US8928159B2 (en) 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8502338B2 (en) 2010-09-09 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via waveguides
US8928127B2 (en) 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias
US8525343B2 (en) 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
CN103109350A (zh) * 2010-09-30 2013-05-15 飞思卡尔半导体公司 处理半导体晶片的方法、半导体晶片以及半导体器件
US9190325B2 (en) 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US8580682B2 (en) 2010-09-30 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective TSV formation
US8836116B2 (en) 2010-10-21 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
US8519409B2 (en) 2010-11-15 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode components integrated with thermoelectric devices
US8567837B2 (en) 2010-11-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Reconfigurable guide pin design for centering wafers having different sizes
US9153462B2 (en) 2010-12-09 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spin chuck for thin wafer cleaning
US8773866B2 (en) 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
US8778773B2 (en) 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
TWI458072B (zh) * 2010-12-16 2014-10-21 Soitec Silicon On Insulator 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造
US8236584B1 (en) 2011-02-11 2012-08-07 Tsmc Solid State Lighting Ltd. Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US9059262B2 (en) 2011-02-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including conductive structures through a substrate and methods of making the same
US8487410B2 (en) 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US8716128B2 (en) 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
US8546235B2 (en) 2011-05-05 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including metal-insulator-metal capacitors and methods of forming the same
EP2717300B1 (de) 2011-05-24 2020-03-18 Sony Corporation Halbleiterbauelement
US8674883B2 (en) 2011-05-24 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna using through-silicon via
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8552485B2 (en) 2011-06-15 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having metal-insulator-metal capacitor structure
US8587127B2 (en) 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US8766409B2 (en) 2011-06-24 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for through-silicon via (TSV) with diffused isolation well
US8531035B2 (en) 2011-07-01 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect barrier structure and method
TWI495041B (zh) 2011-07-05 2015-08-01 Sony Corp 半導體裝置、用於半導體裝置之製造方法及電子設備
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8872345B2 (en) 2011-07-07 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming grounded through-silicon vias in a semiconductor substrate
US8604491B2 (en) 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
US8445296B2 (en) 2011-07-22 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for end point determination in reactive ion etching
US8809073B2 (en) 2011-08-03 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for de-embedding through substrate vias
US9159907B2 (en) 2011-08-04 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid film for protecting MTJ stacks of MRAM
US8748284B2 (en) 2011-08-12 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing decoupling MIM capacitor designs for interposers
US8525278B2 (en) 2011-08-19 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device having chip scale packaging
US8546886B2 (en) 2011-08-24 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the device performance by forming a stressed backside dielectric layer
US8604619B2 (en) 2011-08-31 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via keep out zone formation along different crystal orientations
US8803322B2 (en) 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
US9087838B2 (en) 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US8659126B2 (en) 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US8896089B2 (en) 2011-11-09 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers for semiconductor devices and methods of manufacture thereof
US9390949B2 (en) 2011-11-29 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus and method of use
US11264262B2 (en) 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US10381254B2 (en) 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8546953B2 (en) 2011-12-13 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit
US8890293B2 (en) 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
US8580647B2 (en) 2011-12-19 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Inductors with through VIAS
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US9618712B2 (en) 2012-02-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
US10180547B2 (en) 2012-02-23 2019-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate
US8860114B2 (en) 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US9312432B2 (en) 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US9583365B2 (en) 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9490133B2 (en) 2013-01-24 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching apparatus
US9484211B2 (en) 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
US9041152B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US10096515B2 (en) 2013-03-15 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for stacked device
US9356066B2 (en) 2013-03-15 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for stacked device and method
JP5939184B2 (ja) 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
US9293392B2 (en) 2013-09-06 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9437572B2 (en) * 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
KR102590053B1 (ko) 2015-03-03 2023-10-17 소니그룹주식회사 반도체 장치 및 전자 기기
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
JP2017117828A (ja) * 2015-12-21 2017-06-29 ソニー株式会社 固体撮像素子および電子装置
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102555408B1 (ko) * 2016-06-30 2023-07-13 엘지디스플레이 주식회사 비표시 영역으로 연장하는 신호 배선들을 포함하는 디스플레이 장치
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US10707087B2 (en) 2016-12-28 2020-07-07 Invensas Bonding Technologies, Inc. Processing stacked substrates
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
JP2020503692A (ja) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
US10522499B2 (en) 2017-02-09 2019-12-31 Invensas Bonding Technologies, Inc. Bonded structures
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
JP2018163970A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
IT201700053902A1 (it) 2017-05-18 2018-11-18 Lfoundry Srl Metodo di bonding ibrido per wafer a semiconduttore e relativo dispositivo integrato tridimensionale
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
CN109911839B (zh) * 2017-12-12 2023-10-13 中国科学院半导体研究所 能抑制光噪声的微电极、采用其的电路及其制备方法
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN112514059A (zh) 2018-06-12 2021-03-16 伊文萨思粘合技术公司 堆叠微电子部件的层间连接
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
FR3082656B1 (fr) 2018-06-18 2022-02-04 Commissariat Energie Atomique Circuit integre comprenant des macros et son procede de fabrication
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
JP2020150079A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 半導体記憶装置およびその製造方法
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US20220093492A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH0547943A (ja) * 1991-08-19 1993-02-26 Seiko Epson Corp 半導体集積装置
JPH0547767A (ja) * 1991-08-19 1993-02-26 Yamaha Corp 集積回路装置の配線構造
JPH05121283A (ja) * 1991-10-24 1993-05-18 Sony Corp 半導体装置の製造方法
DE59406156D1 (de) * 1993-02-11 1998-07-16 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE59510807D1 (de) * 1994-07-05 2003-11-20 Infineon Technologies Ag Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
US6423571B2 (en) * 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
DE59510543D1 (de) * 1994-11-17 2003-03-06 Infineon Technologies Ag Verfahren zur Befestigung eines ersten Substrates auf einem zweiten Substrat und Verwendung des Verfahrens zur Herstellung einer dreidimensionalen Schaltungsanordnung
JPH1083980A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置の製造方法
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010054618A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen halbleiterchip
US8598705B2 (en) 2008-11-14 2013-12-03 Osram Opto Semiconductors Gmbh Composite substrate for a semiconductor chip
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
US9640510B2 (en) 2013-07-05 2017-05-02 Ev Group E. Thallner Gmbh Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas

Also Published As

Publication number Publication date
FR2792458A1 (fr) 2000-10-20
DE10018358B4 (de) 2008-05-21
KR20010006980A (ko) 2001-01-26
US20020074670A1 (en) 2002-06-20
KR100773615B1 (ko) 2007-11-05
JP2000299379A (ja) 2000-10-24
TW462125B (en) 2001-11-01
JP3532788B2 (ja) 2004-05-31
US6465892B1 (en) 2002-10-15
FR2792458B1 (fr) 2005-06-24
US6472293B2 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
DE10018358B4 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
US7365006B1 (en) Semiconductor package and substrate having multi-level vias fabrication method
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE112014003622B4 (de) Dreidimensionale System-in-Package-Metallleiterplattenstruktur für zuerst eingehauste und später geätzte normale Chips und Verfahren zu deren Verarbeitung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
EP1518267A2 (de) Elektronisches bauteil mit einer gehäusepackung
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE19702186A1 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10233607B4 (de) Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
DE10323394B4 (de) Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken
DE10225431A1 (de) Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SONY CORP., TOKIO/TOKYO, JP

Owner name: SHARP K.K., OSAKA, JP

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP

Owner name: MITSUBISHI DENKI K.K., TOKYO, JP

Owner name: NEC CORP., TOKYO, JP

Owner name: ROHM CO. LTD., KYOTO, KYOTO, JP

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

R081 Change of applicant/patentee

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: NEC CORP., JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: SHARP K.K., JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: SHARP K.K., JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: NEC CORP., JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, JP

Free format text: FORMER OWNER: FUJITSU MICROELECTRONICS LTD., MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20120628

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU MICROELECTRONICS LTD., TOKYO, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20120628

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120628

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R081 Change of applicant/patentee

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: NEC CORP., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: SHARP K.K., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

Owner name: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: NEC CORP., JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: SHARP K.K., JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, JP

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LIMITED, MITSUBISHI DENKI K.K., NEC CORP., ROHM CO. LTD., SANYO ELECTRIC CO., LTD., SHARP K.K., SONY CORPO, , JP

Effective date: 20140915

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; MITSUBISHI DENKI K.K., TOKYO, JP; NEC CORP., TOKYO, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Effective date: 20140915

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20140915

R081 Change of applicant/patentee

Owner name: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: SHARP K.K., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: NEC CORP., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: SONY CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: NEC CORP., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: SHARP K.K., JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: SANYO ELECTRIC CO., LTD., MORIGUCHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

Owner name: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: FUJITSU SEMICONDUCTOR LIMITED, YOKOHAMA-SHI, KANAGAWA, JP; NEC CORP., TOKYO, JP; RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP; SANYO ELECTRIC CO., LTD., MORIGUCHI, OSAKA, JP; SHARP K.K., OSAKA, JP; SONY CORPORATION, TOKIO/TOKYO, JP

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R071 Expiry of right