DE10017137A1 - Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate - Google Patents

Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate

Info

Publication number
DE10017137A1
DE10017137A1 DE10017137A DE10017137A DE10017137A1 DE 10017137 A1 DE10017137 A1 DE 10017137A1 DE 10017137 A DE10017137 A DE 10017137A DE 10017137 A DE10017137 A DE 10017137A DE 10017137 A1 DE10017137 A1 DE 10017137A1
Authority
DE
Germany
Prior art keywords
buffer layer
substrate
silicon
structure according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10017137A
Other languages
German (de)
Inventor
Bernd Utz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SolarWorld Industries Deutschland GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10017137A priority Critical patent/DE10017137A1/en
Publication of DE10017137A1 publication Critical patent/DE10017137A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Abstract

A structure (2) comprises a crystalline textured silicon thin film (5) over a biaxially textured lattice-matched diffusion barrier buffer layer (4) on a thermal expansion-matched inert substrate (3). In the structure (2): (a) the substrate (3) consists of a material which has a thermal expansion coefficient of not more than 3 times that of the silicon material, has a structure not affecting the buffer layer texture and is chemically and mechanically resistant to buffer layer and silicon layer deposition; and (b) the buffer layer (4) has a biaxial texture with one crystal axis perpendicular to the substrate surface, forms a diffusion barrier between the silicon layer and the substrate and exhibits lattice structure and lattice constant matching with the silicon layer material. An Independent claim is also included for production of the above structure. Preferred Features: The substrate consists of a glass or a preferably nickel -based metallic material.

Description

Die Erfindung bezieht sich auf einen Aufbau mit einem Sub­ strat, einer auf dem Substrat abgeschiedenen Pufferschicht sowie einer auf der Pufferschicht aufgebrachten, kristalli­ nen, texturierten Silizium-Schicht. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines solchen Aufbaus. Ein entsprechender Aufbau sowie ein diesbezügliches Herstel­ lungsverfahren gehen aus der US 4,661,276 A hervor.The invention relates to a structure with a sub strat, a buffer layer deposited on the substrate as well as a crystalline one applied to the buffer layer NEN, textured silicon layer. The invention relates a method for producing such a structure. A corresponding structure and a related manufacture Development methods are evident from US 4,661,276 A.

Viele technisch relevante Eigenschaften des Halbleitermateri­ als Silizium (Si) wie z. B. die Ladungsträgerbeweglichkeit, die Dichte tiefer Störstellen oder die Schärfe der Bandlücke hängen empfindlich von der Kristallinität des verwendeten Ma­ terials ab. Die meisten Si-Halbleiterbauelemente wie DRAM's oder Logik-Elemente werden daher zur Zeit auf Einkristallen in Form von sogenannten "Wafern" realisiert, die durch Kris­ tallziehen hergestellt werden müssen. Dabei werden nur wenige Prozent dieses folglich teuren Materials tatsächlich für das jeweilige Bauelement genutzt.Many technically relevant properties of the semiconductor material as silicon (Si) such as B. load carrier mobility, the density of deep impurities or the sharpness of the band gap depend on the crystallinity of the Ma used terials. Most Si semiconductor devices like DRAM's or logic elements are therefore currently on single crystals in the form of so-called "wafers" realized by Kris must be produced. Only a few Percent of this consequently expensive material is actually for that respective component used.

Für Anwendungen wie Solarzellen oder Flachbildschirme, denen durch den Markt enge Kostengrenzen gesetzt sind, werden die Bauelemente daher bevorzugt in einer besonderen Dünnschicht­ technik realisiert: Hierzu wird auf einem kostengünstigen Substrat wie z. B. Glas eine Halbleiterschicht aufgebracht, die nur die für das jeweilige Bauelement benötigte Dicke hat. Da ein solches Glassubstrat amorph ist, d. h. keine kristalli­ ne Ordnung aufweist, können auch nur amorphe Siliziumschich­ ten aus sogenanntem "a-Si:H" erzeugt werden. Mit solchen Schichten lassen sich einfache Solarzellen mit einem Wir­ kungsgrad von unter 10% herstellen, die z. B. als Stromver­ sorgung in Uhren oder Taschenrechnern eingesetzt werden; hö­ here Wirkungsgrade sind auch hier nur mit polykristallinem oder einkristallinem Material zu erreichen (vgl. "Phys. Bl.", Bd. 53, 1997, Seiten 1197 bis 1202).For applications such as solar cells or flat screens, which are set by the market narrow cost limits, the Components therefore preferably in a special thin layer Technology realized: This is done on an inexpensive Substrate such as B. glass applied a semiconductor layer, which only has the thickness required for the respective component. Since such a glass substrate is amorphous, i. H. no crystalline ne order, can only amorphous silicon layer ten from so-called "a-Si: H" are generated. With such Layers can be simple solar cells with a we production degree of less than 10%, which, for. B. as Stromver can be used in watches or pocket calculators; high Here, efficiencies are only with polycrystalline  or single-crystal material (see "Phys. Bl.", Vol. 53, 1997, pages 1197 to 1202).

Ebenso können aus a-Si:H auch Dünnschichttransistoren, soge­ nannte "TFT", hergestellt werden, die zum Beispiel zur akti­ ven Ansteuerung von Bildpunkten in LCD-Flachbildschirmen ver­ wendet werden. Durch die geringe Ladungsträgerbeweglichkeit in a-Si:H ist jedoch die Schaltgeschwindigkeit zu gering, um eine hochfrequente Bilddarstellung zu ermöglichen. Auch hier kann die Geschwindigkeit nur durch polykristallines Si, des­ sen Ladungsträgerbeweglichkeit etwa 200 mal größer ist, we­ sentlich gesteigert werden (vgl. "Industr. Phys.", Nr. 12, 1997, Seiten 10 bis 13). Um die Eigenschaften der genannten Bauelemente zu verbessern, insbesondere eine höhere Schaltge­ schwindigkeit bei Dünnschichttransistoren und einen besseren Wirkungsgrad bei Solarzellen zu erreichen, kann man die zu­ nächst amorphen Si-Schichten z. B. durch Zonenschmelzprozesse rekristallisieren (vgl. "MRS Bulletin", Vol. 21, No. 3, 1996, Seiten 35 bis 38). Entsprechende Verfahren sind jedoch kos­ tenintensiv, da die Rekristallisation langsam erfolgen muss und den Einsatz von besonderen Heizvorrichtungen wie Lasern oder Zonenöfen erfordert. Zudem sind speziell die Laserver­ fahren nur für kleine Flächen geeignet, so dass man bei deren auf größere Flächen erweiterten Anwendung mit Inhomogenitäten der Schichtqualität und/oder sehr langen Prozesszeiten rech­ nen muss. Zudem erzeugen die bekannten Verfahren polykristal­ line Schichten mit meist regellos orientierten Körnern, die zwar qualitativ besser sind als ein amorphes Material, aber an die Qualität von einkristallinem Material noch nicht her­ anreichen (vgl. "MRS Bulletin", Vol. 21, No. 3, 1996, Seiten 39 bis 48). Aus den genannten Gründen wird an Verfahren zu Verbesserungen sowohl auf dem Gebiet der Solarzellen als auch der Dünnschichttransistoren für aktive LCDs weltweit intensiv gearbeitet.Similarly, thin-film transistors, so-called called "TFT", are produced, for example, to act ven control of pixels in LCD flat screens be applied. Due to the low mobility of the load carriers in a-Si: H, however, the switching speed is too slow to to enable high-frequency image display. Here too the speed can only be controlled by polycrystalline Si, des carrier mobility is about 200 times greater, we be considerably increased (cf. "Industr. Phys.", No. 12, 1997, pages 10 to 13). To the properties of the above To improve components, especially a higher Schaltge speed with thin film transistors and a better one To achieve efficiency with solar cells, one can too next amorphous Si layers z. B. by zone melting processes recrystallize (see "MRS Bulletin", Vol. 21, No. 3, 1996, Pages 35 to 38). Appropriate procedures are however Kos ten-intensive because the recrystallization has to take place slowly and the use of special heating devices such as lasers or zone ovens. In addition, the laserver drive only suitable for small areas, so that you can use them extended application with inhomogeneities on larger areas the layer quality and / or very long process times must. In addition, the known processes generate polycrystals line layers with mostly randomly oriented grains that are qualitatively better than an amorphous material, but of the quality of single-crystal material submit (see "MRS Bulletin", Vol. 21, No. 3, 1996, pages 39 to 48). For the reasons mentioned, procedures are being followed Improvements both in the field of solar cells as well of thin film transistors for active LCDs worldwide worked.

Aus der eingangs genannten US-A-Schrift ist ein Verfahren zu entnehmen, mit dem auf isolierenden Substraten epitaktisch Si-Filme zu erzeugen sind. Als Substratmaterial ist hierfür kubisches Zirkonoxid vorgesehen, das mit Yttrium stabilisiert ist (sogenanntes "YSZ"). Entsprechende Substrate haben jedoch einen thermischen Ausdehnungskoeffizienten, der deutlich ver­ schieden von dem des Si ist, so dass eine darauf abgeschiede­ ne Si-Schicht nach Abkühlung von der Beschichtungstemperatur unter einer unerwünschten Druckspannung stehen kann. Aus die­ sem Grunde kann die Schichtspannung dadurch reduziert werden, dass vor der Abkühlung an der Grenzfläche zum Substrat Sili­ zium durch Zufuhr von Sauerstoff durch das Substrat hindurch in amorphes SiOx überführt wird.From the US-A document mentioned at the outset, a method can be found with which epitaxial silicon films can be produced on insulating substrates. Cubic zirconium oxide, which is stabilized with yttrium (so-called "YSZ"), is provided as substrate material for this. Corresponding substrates, however, have a coefficient of thermal expansion which is significantly different from that of Si, so that a Si layer deposited thereon can be under an undesirable compressive stress after cooling from the coating temperature. For this reason, the layer tension can be reduced by converting silicon into amorphous SiO x by supplying oxygen through the substrate before cooling at the interface with the substrate.

Aus der US 4,447,497 A geht ebenfalls ein Verfahren zur Her­ stellung einer monokristallinen Si-Dünnschicht auf einem ein­ kristallinen, kubischen YSZ-Substrat hervor. Das Substrat wird hierbei vor der Abscheidung der Si-Dünnschicht einer Sauerstoff entziehenden Behandlung unterzogen.From US 4,447,497 A also a method for Her setting a monocrystalline Si thin film on one crystalline, cubic YSZ substrate. The substrate is one before the deposition of the Si thin film Oxygen-depriving treatment.

Einkristalline YSZ-Substrate und deren Vorbehandlungen als Träger für einkristalline Si-Dünnschichten sind relativ kos­ tenintensiv. Außerdem stehen entsprechende Substrate im all­ gemeinen nur mit verhältnismäßig geringen Abmessungen (bis 4 Zoll) zur Verfügung.Single-crystal YSZ substrates and their pretreatments as Carriers for single-crystalline Si thin films are relatively kos ten-intensive. In addition, there are corresponding substrates in all only mean with relatively small dimensions (up to 4 inches) to disposal.

Aufgabe der vorliegenden Erfindung ist es deshalb, einen ver­ gleichsweise kostengünstigeren Aufbau mit einer Si-Dünn­ schicht anzugeben, der die Verwendung preiswerterer Substrate ermöglicht, ohne dass auf die geforderte Kristallinität und Textur der Si-Schicht verzichtet werden muss. Außerdem soll ein Verfahren angegeben werden, mit dem ein derartiger Aufbau besonders sicher zu gewährleisten ist.The object of the present invention is therefore to ver equally inexpensive construction with a Si thin layer specifying the use of cheaper substrates enables without the required crystallinity and Texture of the Si layer must be dispensed with. In addition, should a method can be specified with which such a structure is to be guaranteed particularly safely.

Diese Aufgabe wird hinsichtlich des Aufbaus mit den in An­ spruch 1 angegebenen Maßnahmen und hinsichtlich des Verfah­ rens zur Herstellung dieses Aufbaus mit den in Anspruch 11 angegebenen Maßnahmen gelöst. This task is carried out in terms of the structure in An pronounced 1 measures and with regard to the procedure rens for the production of this structure with the in claim 11 specified measures solved.  

Vorteilhafte Ausgestaltungen des erfindungsgemäßen Aufbaus sowie des Verfahrens zu dessen Herstellung gehen aus den je­ weils abhängigen Ansprüchen hervor.Advantageous embodiments of the construction according to the invention and the process for its production go from the each because dependent claims emerge.

Die Erfindung geht nämlich von der Erkenntnis aus, dass es unter Einhaltung aller beanspruchten Auswahlkriterien möglich ist, auch auf den verschiedensten Substraten, die insbesonde­ re auch ein amorphes Gefüge wie z. B. im Falle von Glas haben können, bestimmte Pufferschichten mit einer Kristallinität und besonderen Textur abgeschieden werden können, welche die Ausbildung von dünnen Schichten aus kristallinem, texturier­ tem Silizium ermöglichen. Hierzu muss das Substrat aus einem Material bestehen, das einen thermischen Ausdehnungskoeffi­ zienten aufweist, der höchstens um einen Faktor 3, vorteil­ haft höchstens um einen Faktor 2, vorzugsweise höchstens um einen Faktor 1,5 und insbesondere um höchstens 30% von dem des Silizium-Materials abweicht. Außerdem muss das Substrat zumindest an seiner der Silizium-Schicht zugewandten Oberflä­ che eine kristalline Ordnung oder ein nicht-kristallines Ge­ füge - nachfolgend zusammengefasst als Zustandsgefüge be­ zeichnet - besitzen, die bzw. das die Textur der Puffer­ schicht zumindest weitgehend unbeeinflusst lässt. Ferner ist das Substrat so auszuwählen, dass es bezüglich der Abschei­ dung der Pufferschicht und der Silizium-Schicht hinreichend chemisch und mechanisch beständig ist, d. h. keine Reaktionen oder sonstige Veränderungen eingeht. Die mindestens eine Puf­ ferschicht muss ihrerseits eine gute Textur mit einer kri­ stallinen Achse senkrecht zur Oberfläche des Substrats auf­ weisen, wobei in der Pufferschichtebene eine biaxiale Textur gegeben sein soll. Außerdem muss die Pufferschicht eine Dif­ fusionsbarriere zwischen dem Material der Silizium-Schicht und dem Material des Substrates bilden und ferner eine Git­ terstruktur und Gitterkonstante ihres Materials aufweisen, die an die des Silizium-Materials hinreichend gut angepasst sind. The invention is based on the knowledge that it possible while complying with all the selected selection criteria is, especially on a wide variety of substrates re also an amorphous structure such as B. in the case of glass can, certain buffer layers with a crystallinity and special texture can be deposited, which the Formation of thin layers of crystalline, textured enable silicon. For this, the substrate must be made from a Material exist that have a thermal expansion coefficient has a maximum of a factor of 3, advantage is not more than a factor of 2, preferably not more than a factor of 1.5 and in particular a maximum of 30% of that of the silicon material deviates. In addition, the substrate at least on its surface facing the silicon layer che a crystalline order or a non-crystalline Ge add - summarized below as a state structure draws - own the texture of the buffer layer at least largely unaffected. Further is select the substrate so that it is with respect to the Abschei sufficient of the buffer layer and the silicon layer is chemically and mechanically stable, d. H. no reactions or other changes. The at least one puf For its part, ferschicht must have a good texture with a kri stallinen axis perpendicular to the surface of the substrate have a biaxial texture in the buffer layer plane should be given. In addition, the buffer layer must have a dif fusion barrier between the material of the silicon layer and the material of the substrate and also form a git ter structure and lattice constant of their material, which is sufficiently well adapted to that of the silicon material are.  

Als besonders geeignete Pufferschichtmaterialien sind oxidi­ sche Materialien wie Metalloxide, Titanate, Aluminate oder Gallate verwendbar. Aus diesen Materialgruppen kommen insbe­ sondere in Frage: MgO, ZrO2, Y2O3, CaO, CeO2, SrTiO3, BaTiO3, LaAlO3, NdGaO3, oder ähnliche Materialien auf Basis der ge­ nannten. Alle diese oxidischen Materialien können darüber hinaus vorzugsweise mit einem Seltenen Erdmetall dotiert sein. Darunter fallen insbesondere mit Y dotiertes ZrO2, mit Ce dotiertes CaO oder Y2O3 oder mit Gd dotiertes CeO2. Ent­ sprechende Pufferschichten lassen sich nämlich auch auf amor­ phen Substraten mit der geforderten Kristallinität und Textur ausbilden. Es wurde erkannt, dass gerade diese Materialien zu Siliziumtechnologien kompatibel sind und eine wirksame Diffu­ sionssperre zum Halbleitermaterial Si darstellen. Für Dünn­ schichthalbleiter auf einem Glasmaterial wird eine solche Diffusionssperre ohnehin benötigt, um insbesondere eine Alka­ limetalldiffusion aus dem Glas, zumeist durch ohnehin vorhan­ dene SiO2-Deckschichten, zu unterbinden.Oxidi materials such as metal oxides, titanates, aluminates or gallates can be used as particularly suitable buffer layer materials. From these groups of materials in particular come into question: MgO, ZrO 2 , Y 2 O 3 , CaO, CeO 2 , SrTiO 3 , BaTiO 3 , LaAlO 3 , NdGaO 3 , or similar materials based on the named. In addition, all of these oxidic materials can preferably be doped with a rare earth metal. This includes in particular Y-doped ZrO 2 , Ce-doped CaO or Y 2 O 3 or Gd-doped CeO 2 . Corresponding buffer layers can namely be formed on amorphous substrates with the required crystallinity and texture. It was recognized that these materials in particular are compatible with silicon technologies and represent an effective diffusion barrier to the semiconductor material Si. For thin-layer semiconductors on a glass material, such a diffusion barrier is required anyway, in particular to prevent alkali metal diffusion from the glass, mostly through SiO 2 cover layers that already exist.

Selbstverständlich sind auch andere Substratmaterialien wie beispielsweise auf metallischer Basis geeignet, soweit mit ihnen die genannten Bedingungen zu erfüllen sind. So kommen insbesondere Materialien auf Ni-Basis wegen guter Anpassung der thermischen Ausdienungskoeffizienten von Substrat und Si- Schicht in Frage.Of course, other substrate materials such as suitable for example on a metallic basis, as far as they have to meet the stated conditions. So come especially Ni-based materials due to good adaptation the thermal efficiency coefficients of substrate and Si Layer in question.

Besonders vorteilhaft lässt sich ein entsprechender Aufbau dadurch herstellen, dass man die mindestens eine Puffer­ schicht mittels eines deren biaxiale Texturierung fördernden Beschichtungsprozesses auf das Substrat aufbringt. Als Be­ schichtungsprozess kommt insbesondere ein Sputtern, eine La­ serablation, ein thermisches Verdampfen, ein Elektronen­ strahlverdampfen oder ein Ionenstrahlsputtern in Frage. Dabei hat es sich als besonders vorteilhaft erwiesen, wenn man wäh­ rend des Beschichtungsprozesses auf das Substrat einen Ionen­ strahl unter einem vorbestimmten Einfallswinkel richtet. Ein solcher ionenstrahlunterstützter Beschichtungsprozess wird auch als IBAD-("Ion Beam Assisted Deposition")-Verfahren be­ zeichnet (vgl. z. B. " Journ. Appl. Phys.", Vol. 51, No. 1, Jan. 1984, Seiten 235 bis 242, oder Vol. 71, No. 5, März 1992, Sei­ ten 2380 bis 2386). Es wurde nämlich erkannt, dass gerade mit einem derartigen Prozess gut biaxial texturierte polykristal­ line Schichten aus den genannten Pufferschichtmaterialien insbesondere auch auf amorphen Substraten wie z. B. aus Glas bei Raumtemperatur erzeugt werden können. Dieses Verfahren ist außerdem vorteilhaft gerade zur Beschichtung von Substra­ ten mit großen Flächen geeignet.A corresponding structure can be produced particularly advantageously by applying the at least one buffer layer to the substrate by means of a coating process which promotes its biaxial texturing. Sputtering, laser ablation, thermal evaporation, electron beam evaporation or ion beam sputtering are particularly suitable as the coating process. It has proven to be particularly advantageous if an ion beam is directed at a predetermined angle of incidence onto the substrate during the coating process. Such ion-beam assisted coating process is also called IBAD ( "I on B eam A ssisted D eposition") - Procedure be characterized (see, e.g., Vol 51, No. 1, Jan.. "Journ Appl. Phys..." 1984, pages 235 to 242, or Vol. 71, No. 5, March 1992, pages 2380 to 2386). It was recognized that precisely with such a process, well biaxially textured polycrystalline line layers made from the buffer layer materials mentioned, in particular also on amorphous substrates such as, for. B. can be produced from glass at room temperature. This method is also particularly suitable for coating substrates with large areas.

Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Aufbaus und des Verfahrens zu seiner Herstellung gehen aus den übrigen Ansprüchen hervor.Further advantageous embodiments of the invention Construction and the process for its manufacture go out the other claims.

Die Erfindung wird nachfolgend unter Bezugnahme auf die sche­ matische Zeichnung anhand von Ausführungsbeispielen noch wei­ ter erläutert. Dabei zeigt die Fig. 1 der Zeichnung einen Querschnitt durch einen Aufbau nach der Erfindung. Aus Fig. 2 geht eine Vorrichtung zur Abscheidung der mindestens einen Pufferschicht für einen erfindungsgemäßen Aufbau im Quer­ schnitt hervor.The invention is explained below with reference to the cal matic drawing using exemplary embodiments. The FIG. 1 shows the drawing, a cross section through an assembly according to the invention. From Fig. 2 shows a device for the deposition of the at least one buffer layer for a structure according to the invention in cross section.

In Fig. 1 sind bezeichnet mit
In Fig. 1 are labeled

  • 1. 2 der Aufbau allgemein,1. 2 the structure in general,
  • 2. 3 ein Substrat,2. 3 a substrate,
  • 3. 4 eine Pufferschicht,3. 4 a buffer layer,
  • 4. 5 eine Silizium(Si)-Schicht,4. 5 a silicon (Si) layer,
  • 5. d1 die Dicke des Substrates,5. d1 the thickness of the substrate,
  • 6. d2 die Dicke der Pufferschicht und6. d2 the thickness of the buffer layer and
  • 7. d3 die Dicke der Si-Schicht.7. d3 the thickness of the Si layer.

Damit auf dem aus Substrat 3 und Pufferschicht 4 gebildeten Träger eine kristalline und biaxial texturierte Si-Schicht 5 hergestellt werden kann, deren Körner insbesondere eine grö­ ßere Korngröße aufweisen als die üblichen mikrokristallinen Schichten auf amorphen Substraten, und damit außerdem eine kristallographische Ausrichtung dieser Körner erreicht wird, sind sowohl an das Material des Substrats 3 als auch an die Pufferschicht 4 eine Reihe von Anforderungen zu stellen:So that a crystalline and biaxially textured Si layer 5 can be produced on the carrier formed from substrate 3 and buffer layer 4 , the grains of which, in particular, have a larger grain size than the usual microcrystalline layers on amorphous substrates, and thus also achieve a crystallographic alignment of these grains a number of requirements must be met both for the material of the substrate 3 and for the buffer layer 4 :

A) Anforderungen an das Material des Substrats 3 A) Requirements for the material of the substrate 3

  • - Das Substratmaterial muss ein amorphes und/oder kristalli­ nes Zustandsgefüge aufweisen, das eine geforderte Textur der Pufferschicht 4 zumindest weitgehend unbeeinflusst lässt. Häufig wird das Substratmaterial amorph sein wie insbesondere im Falle von Gläsern. Bei dem Glasmaterial kann es sich beispielsweise um ein spezielles Silikatglas wie ein Boro- oder Aluminosilikatglas handeln. Ein entspre­ chendes Material wäre das unter dem Handelsnamen Pyrex (Firma Corning Glass Co., Corning, NY (USA), Type 7740) be­ kannte Glasmaterial. Auch Glas-Keramiken, z. B. eine Magne­ sium-Aluminosilikat-Glaskeramik (vgl. US 5,204,289 A), kommen in Frage. Falls ein kristallines Substrat wie z. B. aus einem metallischen Werkstoff insbesondere auf Ni-Basis verwendet werden soll, ist zu gewährleisten, dass die kri­ stalline Ordnung des Substrates bei der Abscheidung der Pufferschicht 4 nicht in Konkurrenz zur Texturierungsmaß­ nahme bezüglich dieser Pufferschicht tritt. Metallische Substrate auf Ni-Basis weisen besonders gut angepasste thermische Ausdehnungskoeffizienten auf.- The substrate material must have an amorphous and / or crystalline state structure that leaves a required texture of the buffer layer 4 at least largely unaffected. Often the substrate material will be amorphous, especially in the case of glasses. The glass material can be, for example, a special silicate glass such as a borosilicate or aluminosilicate glass. A corresponding material would be the glass material known under the trade name Pyrex (Corning Glass Co., Corning, NY (USA), Type 7740). Glass ceramics, e.g. B. a magnesium-aluminosilicate glass ceramic (cf. US 5,204,289 A), come into question. If a crystalline substrate such. B. from a metallic material, in particular based on Ni, it must be ensured that the crystalline order of the substrate during the deposition of the buffer layer 4 does not compete with the texturing measure relating to this buffer layer. Metallic substrates based on Ni have particularly well-adapted coefficients of thermal expansion.
  • - Die Abscheidung des Siliziums erfolgt nach bekannten physi­ kalischen (PVD-) oder chemischen (CVD-)Verfahren. Die hier­ für erforderlichen Temperaturen können verhältnismäßig hoch liegen und im Falle der CVD-Verfahren z. B. 1000 bis 1400°C betragen. Es muss deshalb gewährleistet sein, dass dann das Substrat bezüglich dieser Abscheidetemperaturen chemisch beständig ist und über die nötige mechanische Stabilität verfügt.- The silicon is deposited according to known physi potash (PVD) or chemical (CVD) processes. The one here for required temperatures can be relatively high lie and in the case of the CVD method z. B. 1000 to 1400 ° C be. It must therefore be guaranteed that then Chemical substrate with respect to these deposition temperatures is stable and has the necessary mechanical stability disposes.
  • - Um defektarme und speziell nicht-reißende Si-Schichten 5 zu erhalten, muss darüber hinaus der lineare thermische Aus­ dehnungskoeffizient des Substrats 3 an den des Si-Materials der Schicht 5 hinreichend gut angepasst sein. D. h., der thermische Ausdehnungskoeffizient des Substrates darf bei den Abscheidetemperaturen und bei der Betriebstemperatur des Aufbaus höchstens um einen Faktor 3, vorteilhaft um nicht mehr als einen Faktor 2, von dem des Si-Materials ab­ weichen. Besonders günstig ist es, wenn die entsprechende Abweichung noch geringer ist und höchstens einen Faktor 1,5, insbesondere höchstens einen Faktor 1,3 ausmacht. Dabei sei für das Si von folgenden Werten des mittleren thermi­ schen Ausdehnungskoeffizienten β [in °C-1] ausgegangen: β = 1,95 × 10-6 (bei 100°C) bzw. β = 3,2 × 10-6 (bei 1000°C). Für die Auswahl der Substratmaterialien sei ein Mittelwert von β = 2,6 × 10-6°C-1 zugrundegelegt (x = Mul­ tiplikationszeichen).- In order to obtain low-defect and especially non-tearing Si layers 5 , the linear thermal expansion coefficient of the substrate 3 must also be sufficiently well adapted to that of the Si material of the layer 5 . In other words, the thermal expansion coefficient of the substrate must deviate from that of the Si material at most by a factor of 3, advantageously by no more than a factor of 2, at the deposition temperatures and at the operating temperature of the structure. It is particularly favorable if the corresponding deviation is even smaller and makes up at most a factor of 1.5, in particular at most a factor of 1.3. The following values of the mean thermal expansion coefficient β [in ° C -1 ] are assumed for the Si: β = 1.95 × 10 -6 (at 100 ° C) or β = 3.2 × 10 -6 ( at 1000 ° C). For the selection of the substrate materials, an average value of β = 2.6 × 10 -6 ° C -1 is used (x = multiplication sign).
  • - Die Dicke d1 des Substrats 3 ist an sich beliebig und liegt im allgemeinen über 0,3 mm. Die Substratoberfläche muss ei­ nen Politurgrad aufweisen, der die Abscheidung einer textu­ rierten Pufferschicht 4 erlaubt. Im allgemeinen ist eine Restrauhigkeit (maximale Rauhtiefe Rt) von höchstens 100 nm akzeptabel. Die Rauhtiefe ist dabei durch die nach DIN 4762 (Entwurf 1978) zu messende Oberflächenrauhigkeit bestimmt.- The thickness d1 of the substrate 3 is arbitrary per se and is generally over 0.3 mm. The substrate surface must have a degree of polish that allows the deposition of a textured buffer layer 4 . In general, a residual roughness (maximum roughness depth R t ) of at most 100 nm is acceptable. The roughness depth is determined by the surface roughness to be measured in accordance with DIN 4762 (1978 draft).
B) Anforderungen an die biaxial texturierte Pufferschicht 4 B) Requirements for the biaxially textured buffer layer 4

  • - Die Pufferschicht 4, deren Dicke d2 im allgemeinen zwi­ schen 0,01 und 2 µm liegt, muss nicht nur eine Textur mit einer kristallinen Achse senkrecht zur Oberfläche des Sub­ strats 3 aufweisen. D. h., sie soll kristallographisch so ausgerichtet sein, dass genau eine Kristallachse in Rich­ tung der Substratnormalen zeigt. Zusätzlich ist zu gewähr­ leisten, dass die Ausrichtung der verbleibenden zwei (restlichen, anderen) Kristallachsen in der Substrat- bzw. Pufferschichtebene derart ist, dass eine als biaxial anzu­ sehende Textur gegeben ist. Mit dieser so bestehenden eine Ausrichtung der Kristallachsen in der Schichtebene und senkrecht dazu lässt sich dann vorteilhaft eine zumindest nahezu einkristalline Pufferschicht erzeugen.- The buffer layer 4 , whose thickness d2 is generally between 0.01 and 2 µm, not only has to have a texture with a crystalline axis perpendicular to the surface of the substrate 3 . In other words, it should be crystallographically aligned so that exactly one crystal axis points in the direction of the substrate normal. In addition, it must be ensured that the alignment of the remaining two (remaining, other) crystal axes in the substrate or buffer layer plane is such that there is a texture to be regarded as biaxial. With this existing alignment of the crystal axes in the layer plane and perpendicular to it, an at least almost monocrystalline buffer layer can then advantageously be produced.
  • - Über die Texturierung hinaus wirkt die Pufferschicht 4 ge­ nerell auch als eine Diffusionssperre, um eine Diffusion von Si in das Substratmaterial und/oder umgekehrt von Be­ standteilen des Substrats in das Si zu unterbinden. Diese Aufgabe erfüllt die Pufferschicht um so besser, je weniger Korngrenzen diese Schicht enthält. D. h., sowohl die Quali­ tät der Textur als auch die Korngrößen in der Puffer­ schicht haben somit Einfluss auf die Sperrwirkung der Schicht.- In addition to the texturing, the buffer layer 4 also acts as a diffusion barrier in order to prevent diffusion of Si into the substrate material and / or vice versa from components of the substrate into the Si. The buffer layer fulfills this task the better, the fewer grain boundaries this layer contains. This means that both the quality of the texture and the grain sizes in the buffer layer have an influence on the barrier effect of the layer.
  • - Die Pufferschicht 4 ist mittels eines deren Texturierung fördernden Prozesses auf das Substrat aufzubringen. Als Texturierungsverfahren kommen sowohl Beschichtungen unter gleichzeitigem Beschuss mit Ionen in Frage als auch Tech­ niken, die einen Texturierungseinfluss durch hohe Abschei­ deraten erzielen.
    So können spezielle Pufferschichten texturiert hergestellt werden, indem während der Beschichtung durch Sputtern, La­ serablation, thermisches Verdampfen, Elektronenstrahlver­ dampfen oder Ionenstrahlsputtern ein Ionenstrahl unter ge­ eignetem Winkel auf das Substrat gerichtet wird. Ein der­ artiger Beschichtungsprozess wird auch als IBAD-Verfahren bezeichnet.
    Ebenso kann mit verhältnismäßig hohen Abscheideraten eine texturierte Pufferschicht durch Beschichtung eines unter einem geeigneten Winkel schräggestellten Substrats mittels Laserablation oder Verdampfung hergestellt werden.    - The buffer layer 4 is to be applied to the substrate by means of a process which promotes its texturing. Both texturing with simultaneous bombardment with ions and techniques that achieve a texturing influence through high deposition rates are possible as texturing processes.
    Special buffer layers can be produced in a textured manner by directing an ion beam onto the substrate at a suitable angle during the coating by sputtering, laser serablation, thermal evaporation, electron beam vaporization or ion beam sputtering. Such a coating process is also referred to as the IBAD process.
    Likewise, with relatively high deposition rates, a textured buffer layer can be produced by coating a substrate inclined at a suitable angle by means of laser ablation or evaporation.
  • - Für ein epitaktisches Wachstum von Si auf der Puffer­ schicht 4 ist es erforderlich, dass die Gitterstruktur und Gitterkonstante des Pufferschichtmaterials an das Gitter von Si hinreichend gut angepasst ist. Ein Pufferschichtma­ terial mit kubischem Gitter ist somit besonders vorteil­ haft. Bei einem epitaktischen Wachstum überträgt sich näm­ lich die Textur der Pufferschicht auf das Si. Je besser also die Textur in einer Pufferschicht ist, desto besser ist somit auch die Si-Schicht ausgerichtet. Dabei hängt es von den jeweiligen Anwendungsfällen ab, welches Maß an Ausrichtung tatsächlich gefordert ist; danach richtet sich also die Anforderung an die Texturgüte des Pufferschicht­ materials.- For an epitaxial growth of Si on the buffer layer 4 , it is necessary that the lattice structure and lattice constant of the buffer layer material is sufficiently well adapted to the lattice of Si. A buffer material with a cubic lattice is therefore particularly advantageous. In the case of epitaxial growth, the texture of the buffer layer is transferred to the Si. So the better the texture in a buffer layer, the better the Si layer is aligned. It depends on the respective application, which level of alignment is actually required; after that, the requirement for the texture quality of the buffer layer material is directed.
  • - Selbstverständlich muss die Oberfläche der Pufferschicht 4 hinreichend glatt sein, um eine Epitaxie von Si zu ermög­ lichen. Eine Restrauhigkeit wie im Falle des Substrats ist als ausreichend anzusehen.- Of course, the surface of the buffer layer 4 must be sufficiently smooth to enable an epitaxy of Si. A residual roughness as in the case of the substrate can be regarded as sufficient.
  • - Pufferschichtmaterialien, mit denen die genannten Anforde­ rungen zu erfüllen sind, sind insbesondere oxidische Mate­ rialien. Hierbei kann es sich um reine Oxide wie MgO, CaO, CeO2, Y2O3 oder ZrO2 handeln. Daneben sind auch oxidische Verbindungen wie Titanate, Aluminate, Gallate geeignet. Entsprechende Beispiele sind SrTiO3, BaTiO3, LaAlO3 oder NdGaO3. Allen diesen Materialien können in an sich bekann­ ter Weise noch weitere Elemente hinzugefügt sein, so dass diese Materialien dann als Basismaterialien für die weite­ ren Elemente anzusehen sind. Ein entsprechendes Beispiel wäre das (Ba, Sr)TiO3. Ferner sind mit Seltenen Erden do­ tierte oxidische Materialien besonders vorteilhaft. Hier­ unter fällt mit Y dotiertes ZrO2, sogenanntes YSZ, das vorzugsweise vollstabilisiert und damit kubisch ist (bei einem Y-Gehalt von 8 Mol-%). Darüber hinaus ist mit Gd dotiertes CeO2 geeignet. Ferner kommen mit Ce dotierte Stoffe wie z. B. Ce in CaO oder in Y2O3 in Frage (vgl. "Gmelin Handbook", RE Main Vol. E1, 1992, Kapitel 1.3.3).- Buffer layer materials with which the requirements mentioned are to be met are, in particular, oxidic materials. These can be pure oxides such as MgO, CaO, CeO 2 , Y 2 O 3 or ZrO 2 . In addition, oxidic compounds such as titanates, aluminates, gallates are also suitable. Corresponding examples are SrTiO 3 , BaTiO 3 , LaAlO 3 or NdGaO 3 . Further elements can be added to all these materials in a manner known per se, so that these materials can then be regarded as base materials for the further elements. A corresponding example would be (Ba, Sr) TiO 3 . Furthermore, oxidic materials doped with rare earths are particularly advantageous. Here falls under Y-doped ZrO 2 , so-called YSZ, which is preferably fully stabilized and therefore cubic (with a Y content of 8 mol%). CeO 2 doped with Gd is also suitable. Furthermore come with Ce-doped substances such. B. Ce in CaO or in Y 2 O 3 in question (cf. "Gmelin Handbook", RE Main Vol. E1, 1992, chapter 1.3.3).
  • - Statt einer einzigen Pufferschicht können gegebenenfalls auch mehrere Pufferschichten vorgesehen werden. So lässt sich beispielsweise - insbesondere im Falle Ni-haltiger Substrate - eine Puffer-Doppelschicht YSZ/CeO2 aufbringen.- Instead of a single buffer layer, several buffer layers can optionally be provided. For example, a buffer double layer YSZ / CeO 2 can be applied, in particular in the case of Ni-containing substrates.
C) Anforderungen an den Silizium-BeschichtungsprozessC) Requirements for the silicon coating process

Bei der Siliziumbeschichtung muss vermieden werden, dass das Si durch Reaktion mit Sauerstoff aus der Pufferschicht 4 oxidiert und so eine amorphe SiO-Schicht gebildet wird. Damit wäre nämlich eine Epitaxie des Si nicht mehr mög­ lich. Dies kann unter anderem dadurch sichergestellt wer­ den, dass man die Oberfläche der Pufferschicht einem Tem­ perschritt in reduzierender Atmosphäre unterzieht, um so den Oberflächenbereich an Sauerstoff zu verarmen. Selbst­ verständlich ist auch eine andere Prozessführung möglich, die zu einem epitaktischem Wachstum von Si führt. Auf je­ den Fall nimmt das epitaktisch wachsende Si die kristalli­ ne Ordnung und Orientierung des darunterliegenden Korns wie z. B. aus YSZ an. Ohne weitere Rekristallisations­ schritte ergibt sich dann vorteilhaft eine polykristalline Si-Schicht, in der die einzelnen Körnern (100)-texturiert als auch mit mindestens einer weiteren Kristallachse in der Filmebene ausgerichtet sind. Dann betragen in der Filmebene die Korngrenzenwinkel weniger als 20° und es sind in der Regel praktisch nur noch Kleinwinkelkorngren­ zen vorhanden.In the case of the silicon coating, it must be avoided that the Si is oxidized from the buffer layer 4 by reaction with oxygen and an amorphous SiO layer is thus formed. An epitaxy of Si would then no longer be possible. This can be ensured, inter alia, by subjecting the surface of the buffer layer to a temperature step in a reducing atmosphere in order to deplete the surface area of oxygen. Of course, another process control is also possible, which leads to epitaxial growth of Si. In any case, the epitaxially growing Si takes the crystalline order and orientation of the underlying grain such. B. from YSZ. Without further recrystallization steps, this advantageously results in a polycrystalline Si layer in which the individual grains (100) are textured and also aligned with at least one further crystal axis in the film plane. Then the grain boundary angles are less than 20 ° in the film plane and there are practically only small angle grain boundaries available.

Die Dicke d3 der Si-Schicht 5 liegt im allgemeinen zwi­ schen 0,2 und 50 µm, beispielsweise zwischen 2 und 20 µm.The thickness d3 of the Si layer 5 is generally between 0.2 and 50 microns, for example between 2 and 20 microns.

Selbstverständlich ist es möglich, dass auf der Si-Schicht 5 noch weitere, in der Fig. 1 nicht dargestellte Schichten aufgebracht werden.Of course, it is also possible for further layers, not shown in FIG. 1, to be applied to the Si layer 5 .

Gemäß einem konkreten Ausführungsbeispiel wird ein für Pro­ zesstemperaturen bis 700°C verwendbares Glas, beispielsweise ein Silikatflachglas, als Substrat 3 bei Raumtemperatur in einem IBAD-Prozess mit einer YSZ-Pufferschicht 4 der Dicke d2 von etwa 100 nm texturiert beschichtet. Danach wird z. B. mit­ tels eines CVD-Verfahrens auf diese YSZ-Pufferschicht 4 eine Si-Schicht 5 abgeschieden. Bei Temperaturen von etwa 700°C wächst dabei das Si epitaktisch auf den YSZ-Körnern auf und übernimmt dabei dessen Kristallinität und Ausrichtung. Das Resultat ist ein biaxial texturierter, polykristalliner Si- Film beispielsweise mit einer Dicke d3 von etwa 5 µm. Der Film kann vorteilhaft zur Herstellung entsprechender Halblei­ terbauelemente verwendet werden. Der hierfür angegebene Pro­ zess ist vorteilhaft großflächig möglich.According to a specific exemplary embodiment, a glass which can be used for process temperatures up to 700 ° C., for example a flat silicate glass, is coated as a substrate 3 at room temperature in an IBAD process with a YSZ buffer layer 4 of thickness d2 of approximately 100 nm. Then z. B. by means of a CVD method on this YSZ buffer layer 4, a Si layer 5 deposited. At temperatures of around 700 ° C, the Si grows epitaxially on the YSZ grains and takes over its crystallinity and alignment. The result is a biaxially textured, polycrystalline Si film, for example with a thickness d3 of about 5 µm. The film can advantageously be used for the production of corresponding semiconductor components. The process specified for this is advantageously possible over a large area.

Zur Beschichtung des Glassubstrates mit der YSZ-Pufferschicht im Rahmen des vorgenannten Ausführungsbeispieles wurde eine IBAD-Vorrichtung eingesetzt, die schematisch in Fig. 2 als Querschnitt veranschaulicht ist. Diese allgemein mit 10 be­ zeichnete Vorrichtung ist prinzipiell bekannt. Sie enthält innerhalb einer auf Erdpotential liegenden Vakuumkammer 11 eine entsprechend ausgeführte Ionenquelle 12. Diese Ionen­ quelle erzeugt einen Strahl von Ionen 13 z. B. mit einer E­ nergie von 1000 bis 1500 eV. Die Ionen treffen schräg auf ein Target 14 aus dem Targetmaterial YSZ auf und lösen dort aus dessen Oberfläche Teilchen des Targetmaterials heraus bzw. sputtern diese Teilchen ab. Das so zerstäubte Targetmaterial 15 scheidet sich dann auf einem Substrat 3 aus dem gewählten Glasmaterial ab, das gegenüber dem Target 14 angeordnet ist. Das Substrat ist an einer Halterung 17 befestigt, die gegebe­ nenfalls kühlbar ist und so das Substrat z. B. auf einer Tem­ peratur unterhalb von 200°C halten kann.An IBAD device was used to coat the glass substrate with the YSZ buffer layer in the context of the aforementioned exemplary embodiment, which is illustrated schematically in FIG. 2 as a cross section. This generally with 10 be recorded device is known in principle. It contains a correspondingly designed ion source 12 within a vacuum chamber 11 which is at ground potential. This ion source generates a beam of ions 13 z. B. with an energy of 1000 to 1500 eV. The ions impinge obliquely on a target 14 made of the target material YSZ and loosen particles of the target material from the surface thereof or sputter these particles off. The target material 15 atomized in this way is then deposited on a substrate 3 from the selected glass material, which is arranged opposite the target 14 . The substrate is attached to a holder 17 , which can be cooled if necessary and so the substrate z. B. can maintain a temperature below 200 ° C.

Während der Abscheidung des abgetragenen bzw. abgesputterten Targetmaterials 15 auf dem Substrat 3 wird dieses vorteilhaft einem Beschuss durch einen weiteren Strahl von Ionen 18 mit vergleichsweise niedrigerer Energie ausgesetzt. Diese Ionen werden von einer besonderen, ebenfalls in der Vakuumkammer 11 untergebrachten Ionenquelle 19 erzeugt und treffen unter ei­ nem vorbestimmten Einfallswinkel α auf die Substrat­ oberfläche auf. Der Winkel α liegt dabei im allgemeinen zwi­ schen 30 und 60°.During the deposition of the removed or sputtered target material 15 on the substrate 3 , the latter is advantageously exposed to bombardment by a further beam of ions 18 with a comparatively lower energy. These ions are generated by a special ion source 19 , which is also accommodated in the vacuum chamber 11 and hit the substrate surface at a predetermined angle of incidence α. The angle α is generally between 30 and 60 °.

Claims (13)

1. Aufbau (2) mit einem Substrat (3), mindestens einer auf dem Substrat abgeschiedenen, texturierten Pufferschicht (4) und einer auf der Pufferschicht aufgebrachten, kristallinen, texturierten Silizium-Dünnschicht (5), wobei
  • a) das Substrat (3)
    • - aus einem Material besteht, das einen thermischen Aus­ dehnungskoeffizienten aufweist, der höchstens um einen Faktor 3 von dem des Silizium-Materials abweicht,
    • - ein Zustandsgefüge besitzt, das die Textur der Puffer­ schicht (4) zumindest weitgehend unbeeinflusst lässt,
    • - bezüglich der Abscheidung der Pufferschicht (4) und der Silizium-Schicht (5) hinreichend chemisch und mecha­ nisch beständig ist,
    und
    • a) die mindestens eine Pufferschicht (4)
      • - eine Textur derart aufweist, dass eine kristalline Ach­ se senkrecht zur Oberfläche des Substrats (3) weist und dass sie durch die Ausrichtung der verbleibenden beiden kristallinen Achsen in der Pufferschichtebene biaxial ist,
      • - eine Diffusionsbarriere zwischen dem Material der Sili­ ziumschicht (5) und dem Material des Substrates (3) bildet
      • - eine Gitterstruktur und Gitterkonstante ihres Materials aufweist, die an die des Silizium-Materials hinreichend angepasst sind.
1. Structure ( 2 ) with a substrate ( 3 ), at least one textured buffer layer ( 4 ) deposited on the substrate and a crystalline, textured silicon thin layer ( 5 ) applied to the buffer layer, wherein
  • a) the substrate ( 3 )
    • consists of a material which has a thermal expansion coefficient which differs by a maximum of a factor of 3 from that of the silicon material,
    • has a state structure which at least largely leaves the texture of the buffer layer ( 4 ) unaffected,
    • - With respect to the deposition of the buffer layer ( 4 ) and the silicon layer ( 5 ) is sufficiently chemically and mechanically resistant,
    and
    • a) the at least one buffer layer ( 4 )
      • has a texture such that a crystalline axis is perpendicular to the surface of the substrate ( 3 ) and that it is biaxial due to the alignment of the remaining two crystalline axes in the buffer layer plane,
      • - A diffusion barrier between the material of the silicon layer ( 5 ) and the material of the substrate ( 3 ) forms
      • - Has a lattice structure and lattice constant of their material, which are sufficiently adapted to that of the silicon material.
2. Aufbau nach Anspruch 1, gekennzeichnet durch ein Substratmaterial mit einem thermischen Ausdehnungs­ koeffizienten, der höchstens um einen Faktor 2, vorzugsweise um höchstens einen Faktor 1,5, insbesondere um höchstens 30% von dem des Silizium-Materials abweicht.2. Structure according to claim 1, characterized through a substrate material with a thermal expansion coefficient that is at most by a factor of 2, preferably by at most a factor of 1.5, in particular by at most 30% deviates from that of the silicon material. 3. Aufbau nach Anspruch 1 oder 2, gekennzeich­ net durch ein Substrat (3) aus einem Glasmaterial. 3. Structure according to claim 1 or 2, characterized by a substrate ( 3 ) made of a glass material. 4. Aufbau nach Anspruch 1 oder 2, gekennzeich­ net durch ein Substrat (3) aus einem metallischen Materi­ al, vorzugsweise auf Ni-Basis.4. Structure according to claim 1 or 2, characterized by a substrate ( 3 ) made of a metallic material, preferably based on Ni. 5. Aufbau nach einem der vorangehenden Ansprüche, ge­ kennzeichnet durch eine Pufferschicht (4) aus einem oxidischen Material.5. Structure according to one of the preceding claims, characterized by a buffer layer ( 4 ) made of an oxidic material. 6. Aufbau nach Anspruch 5, dadurch gekenn­ zeichnet, dass das Pufferschichtmaterial ein Me­ talloxid oder ein Titanat oder ein Aluminat oder ein Gallat ist.6. Structure according to claim 5, characterized records that the buffer layer material is a Me talloxide or a titanate or an aluminate or a gallate is. 7. Aufbau nach Anspruch 6, dadurch gekenn­ zeichnet, dass das Pufferschichtmaterial ausgewählt ist aus der Gruppe MgO, ZrO2, Y2O3, CaO, CeO2, SrTiO3, BaTiO3, LaAlO3, NdGaO3.7. Structure according to claim 6, characterized in that the buffer layer material is selected from the group MgO, ZrO 2 , Y 2 O 3 , CaO, CeO 2 , SrTiO 3 , BaTiO 3 , LaAlO 3 , NdGaO 3 . 8. Aufbau nach einem der Ansprüche 5 bis 7, gekenn­ zeichnet durch eine Pufferschicht (4) aus einem mit einem Seltenen Erdmetall dotierten oxidischen Material.8. Structure according to one of claims 5 to 7, characterized marked by a buffer layer ( 4 ) made of an oxide material doped with a rare earth metal. 9. Aufbau nach Anspruch 8, dadurch gekenn­ zeichnet, dass das Pufferschichtmaterial ein mit Y dotiertes ZrO2 oder ein mit Ce dotiertes CaO oder Y2O3 oder ein mit Gd dotiertes CeO2 ist.9. Structure according to claim 8, characterized in that the buffer layer material is a Y-doped ZrO 2 or a Ce-doped CaO or Y 2 O 3 or a Gd-doped CeO 2 . 10. Aufbau nach einem der vorangehenden Ansprüche, ge­ kennzeichnet durch eine Dicke (d2) der mindes­ tens einen Pufferschicht (4) zwischen 0,01 µm und 2 µm.10. Structure according to one of the preceding claims, characterized by a thickness (d2) of at least one buffer layer ( 4 ) between 0.01 µm and 2 µm. 11. Verfahren zur Herstellung des Aufbaus nach einem der vo­ rangehenden Ansprüche, dadurch gekenn­ zeichnet, dass die mindestens eine Pufferschicht (4) mittels eines deren biaxiale Texturierung fördernden Be­ schichtungsprozesses auf das Substrat (3) aufgebracht wird. 11. The method for producing the structure according to one of the preceding claims, characterized in that the at least one buffer layer ( 4 ) is applied to the substrate ( 3 ) by means of a coating process which promotes its biaxial texturing. 12. Verfahren nach Anspruch 11, dadurch ge­ kennzeichnet, dass während des Beschichtungs­ prozesses auf das Substrat (3) ein Ionenstrahl (18) unter ei­ nem vorbestimmten Winkel (α) gerichtet wird.12. The method according to claim 11, characterized in that during the coating process on the substrate ( 3 ) an ion beam ( 18 ) is directed at a predetermined angle (α). 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass als Beschichtungsprozess ein Sputtern oder eine Laserablation oder ein thermisches Verdampfen oder ein Elektronenstrahlverdampfen oder ein Io­ nenstrahlsputtern vorgesehen wird.13. The method according to claim 11 or 12, characterized characterized that as a coating process a sputtering or a laser ablation or a thermal Evaporation or an electron beam evaporation or an Io nenstrahlsputtern is provided.
DE10017137A 1999-04-14 2000-04-06 Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate Ceased DE10017137A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10017137A DE10017137A1 (en) 1999-04-14 2000-04-06 Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19916771 1999-04-14
DE10017137A DE10017137A1 (en) 1999-04-14 2000-04-06 Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate

Publications (1)

Publication Number Publication Date
DE10017137A1 true DE10017137A1 (en) 2000-10-26

Family

ID=7904488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10017137A Ceased DE10017137A1 (en) 1999-04-14 2000-04-06 Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate

Country Status (1)

Country Link
DE (1) DE10017137A1 (en)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002086952A1 (en) * 2001-04-23 2002-10-31 Motorola Inc. Mixed-signal semiconductor structure
WO2002091442A1 (en) * 2001-05-04 2002-11-14 Motorola, Inc. Monocrystallaline material layer on a compliant substrate
WO2002091434A2 (en) * 2001-05-04 2002-11-14 Motorola, Inc. Wide bandgap semiconductor structure
WO2003007353A1 (en) * 2001-07-10 2003-01-23 Motorola, Inc. Semiconductor structures comprising an oxygen-doped compound semiconductor layer
WO2003009357A2 (en) * 2001-07-20 2003-01-30 Motorola, Inc. Epitaxial semiconductor on insulator (soi) structures and devices
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US8216951B2 (en) 2006-09-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8384196B2 (en) 2008-09-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8624103B2 (en) 2007-04-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8765510B2 (en) 2009-01-09 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8822248B2 (en) 2008-06-03 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US8847279B2 (en) 2006-09-07 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US8878243B2 (en) 2006-03-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US9859381B2 (en) 2005-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9984872B2 (en) 2008-09-19 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication and structures of crystalline material

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
WO2002086952A1 (en) * 2001-04-23 2002-10-31 Motorola Inc. Mixed-signal semiconductor structure
WO2002091434A3 (en) * 2001-05-04 2003-01-30 Motorola Inc Wide bandgap semiconductor structure
WO2002091434A2 (en) * 2001-05-04 2002-11-14 Motorola, Inc. Wide bandgap semiconductor structure
WO2002091442A1 (en) * 2001-05-04 2002-11-14 Motorola, Inc. Monocrystallaline material layer on a compliant substrate
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
WO2003007353A1 (en) * 2001-07-10 2003-01-23 Motorola, Inc. Semiconductor structures comprising an oxygen-doped compound semiconductor layer
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
WO2003009357A2 (en) * 2001-07-20 2003-01-30 Motorola, Inc. Epitaxial semiconductor on insulator (soi) structures and devices
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
WO2003009357A3 (en) * 2001-07-20 2003-08-28 Motorola Inc Epitaxial semiconductor on insulator (soi) structures and devices
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US8987028B2 (en) 2005-05-17 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US11251272B2 (en) 2005-05-17 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8796734B2 (en) 2005-05-17 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9859381B2 (en) 2005-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8629477B2 (en) 2005-05-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9431243B2 (en) 2005-05-17 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US10522629B2 (en) 2005-05-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9219112B2 (en) 2005-05-17 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8519436B2 (en) 2005-05-17 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8878243B2 (en) 2006-03-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US10074536B2 (en) 2006-03-24 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US9318325B2 (en) 2006-09-07 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US9818819B2 (en) 2006-09-07 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US8847279B2 (en) 2006-09-07 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US8860160B2 (en) 2006-09-27 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US9559712B2 (en) 2006-09-27 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8216951B2 (en) 2006-09-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US9105522B2 (en) 2006-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8629047B2 (en) 2006-09-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US10468551B2 (en) 2006-10-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US9853118B2 (en) 2007-04-09 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8624103B2 (en) 2007-04-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9449868B2 (en) 2007-04-09 2016-09-20 Taiwan Semiconductor Manufacutring Company, Ltd. Methods of forming semiconductor diodes by aspect ratio trapping with coalesced films
US9543472B2 (en) 2007-04-09 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9040331B2 (en) 2007-04-09 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9853176B2 (en) 2007-04-09 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US10680126B2 (en) 2007-04-09 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US9231073B2 (en) 2007-04-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US9780190B2 (en) 2007-06-15 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8822248B2 (en) 2008-06-03 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US9365949B2 (en) 2008-06-03 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US10961639B2 (en) 2008-06-03 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of crystalline material
US9356103B2 (en) 2008-07-01 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8629045B2 (en) 2008-07-01 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8994070B2 (en) 2008-07-01 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9640395B2 (en) 2008-07-01 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US9287128B2 (en) 2008-07-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9607846B2 (en) 2008-07-15 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9934967B2 (en) 2008-09-19 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of devices by epitaxial layer overgrowth
US9984872B2 (en) 2008-09-19 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication and structures of crystalline material
US8384196B2 (en) 2008-09-19 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US9105549B2 (en) 2008-09-24 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US9455299B2 (en) 2008-09-24 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for semiconductor sensor structures with reduced dislocation defect densities
US8809106B2 (en) 2008-09-24 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor sensor structures with reduced dislocation defect densities
US8765510B2 (en) 2009-01-09 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9029908B2 (en) 2009-01-09 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9576951B2 (en) 2009-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US9299562B2 (en) 2009-04-02 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same

Similar Documents

Publication Publication Date Title
DE10017137A1 (en) Novel silicon structure, used for solar cells or LCD TFTs, comprises a crystalline textured silicon thin film over a biaxially textured lattice-matched diffusion barrier buffer layer on a thermal expansion-matched inert substrate
EP0909340B1 (en) Multilayered material, process and device for producing a multilayered material
DE60319470T2 (en) A polycrystalline thin film fabrication process and an oxide superconducting device fabrication process
EP0341520B1 (en) Process for the production of a layer of metal oxide supraconductor material by laser evaporation
DE10320133B4 (en) Process for the production of monocrystalline or quasi-monocrystalline diamond layers and monocrystalline or quasi-monocrystalline diamond layer arranged on a body
DE3810243C2 (en) Superconducting thin films and process for their preparation
EP2368280B1 (en) Method for producing metal substrates for hts coating arrangements
EP0023063B1 (en) A single crystal of rare earths-gallium-garnet and thin film arrangement with a single garnet substrate
DE19932444C1 (en) Production of a texture layer made of an oxide material on a substrate comprises partially fading out sputter ions that are scattered back from the sputtering target so that the larger part
DE3825787A1 (en) PROCESS FOR PRODUCING IRON GREEN LAYERS
EP0993029A2 (en) Process for the fabrication of crystalline semiconductor layers
DE10352655A1 (en) Heteroepitaxial layer and process for its preparation
DE3822905C2 (en)
DE3834964A1 (en) METHOD FOR PRODUCING AT LEAST ONE LAYER FROM A METAL-OXIDIC SUPRAL-CONDUCTOR MATERIAL WITH HIGH JUMP TEMPERATURE
DE3822904C2 (en)
DE4120258A1 (en) Epitaxial prodn. of high temp. superconducting layer on substrate - by sputtering intermediate metal oxide layer on substrate, and then depositing superconducting layer
EP0922307B1 (en) Series of layers and component containing such
DE102020114524A1 (en) METHOD AND CONSTRUCTION FOR GROWING VOLUME SINGLE CRYSTALS
DE4104592A1 (en) Epitaxial deposition of high temp. ceramic superconductor on silicon@ - using an intermediate layer of which the first part is deposited by sputtering in an oxygen-free high pressure ambient
DE4141228A1 (en) Grain boundary Josephson element - formed on textured silicon@ substrate having thin auxiliary layer with intermediate layer formed on edge
DE69914257T2 (en) Non-magnetic metallic substrate for high-temperature superconductors and process for their production
EP0449826B1 (en) PRODUCTION OF ORIENTED LAYERS OF THE HIGH-TEMPERATURE SUPERCONDUCTOR Bi-Sr and Tl-Ba-Ca-Cu OXIDE
DE4017409C2 (en)
DE3834963A1 (en) Method for the epitaxial production of a layer of a metal oxide superconductor material having high critical temperature
Lange Epitaxial grain growth in thin films

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SHELL SOLAR GMBH, 80807 MUENCHEN, DE

8131 Rejection