DE10013483A1 - Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways - Google Patents

Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways

Info

Publication number
DE10013483A1
DE10013483A1 DE10013483A DE10013483A DE10013483A1 DE 10013483 A1 DE10013483 A1 DE 10013483A1 DE 10013483 A DE10013483 A DE 10013483A DE 10013483 A DE10013483 A DE 10013483A DE 10013483 A1 DE10013483 A1 DE 10013483A1
Authority
DE
Germany
Prior art keywords
connection pads
raised
areas
conductor pattern
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10013483A
Other languages
German (de)
Inventor
Kaspar Eidenberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE10013483A priority Critical patent/DE10013483A1/en
Publication of DE10013483A1 publication Critical patent/DE10013483A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Abstract

Circuit board comprises a support plate (12) having a conductive pattern with conducting pathways (24) and connecting pads (20) for soldering to contact elements of electrical/electronic components. The upper side of one of the connecting pads is arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways. An Independent claim is also included for a process for the production of the circuit board. Preferred Features: The upper sides of the connecting pads and/or the conducting pathways and/or their regions are arranged in several different planes.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte und eine Leiterplatte, wobei es sich bei dieser Leiterplatte insbesondere um eine Mehr­ lagenleiterplatte handelt.The invention relates to a method for producing a printed circuit board and a Printed circuit board, this printed circuit board in particular being a more layer circuit board.

Die Verlötung von elektrischen sowie elektronischen SMD-Bauelementen er­ folgt bei der automatischen Herstellung von elektrischen Schaltungen nach dem so genannten Reflow-Verfahren, bei dem im Anschluss an das Aufbringen der Lötstopmaske eine Lötpaste auf die Anschlusspads der Leiterplatte, also auf deren Lötstellen für die Bauelemente, aufgetragen wird. Hierzu verwendet man Schablonen, die auf die Lötstoplackschicht aufgelegt werden und mit den Anschlusspads der Leiterplatte fluchtende Durchgangsöffnungen aufweisen. Da die Oberseite der Lötstopmaske gegenüber den Oberseiten der Anschlusspads erhaben ist, kann es beim Auftragen der Lötpaste zu Verschmierungen kom­ men; die auf die Anschlusspads "aufgedruckte" Lötpaste kann also uner­ wünschterweise seitlich über die Anschlusspads überquellen. Die Folge davon können Kurzschlüsse zwischen benachbarten Anschlusspads sein, weshalb der herkömmlichen Technik Grenzen bezüglich der Mindestabstände benachbarter Anschlusspads (Fine-Pitch) gesetzt sind. Da die zunehmend erhöhte Schal­ tungskomponentendichte und Miniaturisierung von Schaltungskomponenten eine Verringerung des Abstandes der Anschlusspads erzwingt, müssen neue Herstellungsverfahren entwickelt werden.The soldering of electrical and electronic SMD components follows in the automatic manufacture of electrical circuits the so-called reflow process, in which after the application the solder mask put a solder paste on the connection pads of the circuit board, so is applied to their solder joints for the components. Used for this one stencils that are placed on the solder resist layer and with the Connection pads of the PCB have aligned through openings. There the top of the solder mask opposite the top of the connection pads is raised, it can come to smearing when applying the solder paste men; the soldering paste "printed" on the connection pads can therefore not be overflow laterally over the connection pads. The consequence of this can be short circuits between adjacent connection pads, which is why the conventional technology limits with regard to the minimum distances between neighboring Connection pads (fine pitch) are set. Because the increasingly elevated scarf tion component density and miniaturization of circuit components a reduction in the distance between the connection pads requires new ones Manufacturing processes are developed.

Der Erfindung liegt die Aufgabe zu Grunde, eine Leiterplatte und ein Verfahren zu ihrer Herstellung zu schaffen, deren minimal zulässiger Anschlusspad-Ab­ stand verringert ist. The invention is based on the object of a circuit board and a method to create their manufacture, their minimum permissible connection pad Ab stand is reduced.  

Zur Lösung dieser Aufgabe wird mit der Erfindung ein Verfahren zur Herstel­ lung einer Leiterplatte vorgeschlagen, bei dem
To solve this problem, the invention proposes a method for the produc- tion of a printed circuit board in which

  • - auf einer Kupferschicht einer Trägerplatte eine erste Fotolackmaske er­ zeugt wird, die auf der Kupferschicht ein Leiterbild aus zumindest Leiter­ bahnen und Anschlusspads für die Verlötung mit den Kontaktelementen elektrischer/elektronischer Bauelemente freilässt und den übrigen Bereich der Kupferschicht überdeckt,- He a first photoresist mask on a copper layer of a carrier plate is created, which on the copper layer is a conductor pattern from at least conductor tracks and connection pads for soldering to the contact elements electrical / electronic components and the rest of the area covers the copper layer,
  • - auf die von der ersten Fotolackmaske freigelassenen Bereiche der Kupfer­ schicht Kupfer, und zwar insbesondere galvanisch, so dass die freiliegen­ den Bereiche gegenüber den übrigen Bereichen der Kupferschicht erha­ ben sind,- On the areas of the copper that are left free from the first photoresist mask layer of copper, especially galvanically, so that they are exposed the areas compared to the other areas of the copper layer ben are
  • - auf die erhabenen Bereiche der Kupferschicht ein ätzresistives Material zum Schutz des Leiterbildes beim mittels Ätzens erfolgenden späteren Entfernen der nicht zum Leiterbild gehörenden Bereiche der Kupferschicht aufgebracht wird,- An etch-resistant material on the raised areas of the copper layer to protect the conductor pattern when etching later Remove the areas of the copper layer that do not belong to the conductor pattern is applied
  • - auf zumindest dem ätzresistiven Material eine zweite Fotolackmaske er­ zeugt wird,- He has a second photoresist mask on at least the etch-resistant material is witnessed
  • - wobei die zweite Fotolackmaske zumindest die Anschlusspads des Leiter­ bildes freilässt und den übrigen Bereich des Leiterbildes überdeckt,- The second photoresist mask at least the connection pads of the conductor leaves the image blank and covers the rest of the conductor pattern,
  • - auf die von der zweiten Fotolackmaske freigelassenen Anschlusspads Kupfer aufgebracht wird, und zwar insbesondere galvanisch, so dass die Anschlusspads gegenüber dem übrigen Leiterbild erhaben sind,- on the connection pads released by the second photoresist mask Copper is applied, in particular galvanically, so that the Connection pads are raised compared to the rest of the conductor pattern,
  • - auf die erhabenen Anschlusspads ein ätzresistives Material zum Schutz der Anschlusspads beim mittels Ätzens erfolgenden späteren Entfernen der nicht zum Leiterbild gehörenden Bereiche der Kupferschicht aufge­ bracht wird,- An etch-resistant material for protection on the raised connection pads the connection pads during later removal by means of etching the areas of the copper layer not belonging to the conductor pattern is brought
  • - die Fotolackmasken entfernt werden und- the photoresist masks are removed and
  • - die nicht zum Leiterbild gehörenden Bereiche der Kupferschicht mittels Ätzens entfernt werden.- The areas of the copper layer not belonging to the conductor pattern by means of Etching can be removed.

Die erfindungsgemäße Leiterplatte ist versehen mit
The circuit board according to the invention is provided with

  • - einer Trägerplatte, die ein Leiterbild mit Leiterbahnen und Anschlusspads für die Verlötung mit den Kontaktelementen elektrischer/elektronischer Bauelemente aufweist,- A carrier plate, which is a conductor pattern with conductor tracks and connection pads for soldering with the contact elements electrical / electronic Has components,
  • - wobei die Oberseite zumindest einiger der Anschlusspads in Ebenen an­ geordnet sind, die in Höhe und/oder oberhalb der Ebene der Oberseite der Leiterbahnen angeordnet sind.- The top of at least some of the connection pads in levels are arranged in height and / or above the level of the top the conductor tracks are arranged.

Bei dem erfindungsgemäßen Verfahren wird, wie im Stand der Technik an sich üblich, von einer Trägerplatte aus zumeist Epoxydharz ausgegangen, die auf ihrer Oberseite mit einer dünnen Kupferschicht versehen ist. Auf dieser Kupferschicht wird eine erste Fotolackmaske erzeugt, indem zunächst eine Lackschicht aufgetragen und diese Lackschicht mit dem Leiterbild der Leiter­ platte belichtet wird. Je nach der Zusammensetzung des Lacks lassen sich die belichteten oder die nicht belichteten Bereiche der Lackschicht anschließend nasschemisch entfernen. Auf der Kupferschicht verbleibt dann eine Fotolack­ maske, die bis auf das Leiterbild mit seinen Leiterbahnen und Anschlusspads die gesamte Kupferschicht überdeckt. Auf die von der ersten Fotolackmaske freigelassenen Bereiche (Leiterbild) wird nun Kupfer aufgebracht, und zwar insbesondere galvanisch. Damit werden die Leiterbahnen und die Anschlusspads "aufgebaut", bis sie die zum Leiten der elektrischen Ströme er­ forderliche Dicke aufweisen. Da die zu diesem Zeitpunkt noch durchgehende Kupferschicht auf der Trägerplatte später innerhalb ihrer nicht zum Leiterbild gehörenden Bereiche entfernt werden muss, was im Regelfall durch Ätzung erfolgt, wird nun zum Schutz des Leiterbildes auf dieses ein ätzresistives Material aufgebracht, bei dem es sich um ein Metall handelt, weshalb im fol­ genden auch von Metallresist gesprochen wird.In the method according to the invention, as in the prior art itself usual, based on a carrier plate made mostly of epoxy resin is provided with a thin copper layer on its top. On this A first photoresist mask is produced by copper layer Paint layer applied and this paint layer with the conductor pattern of the ladder plate is exposed. Depending on the composition of the paint, the then exposed or the unexposed areas of the lacquer layer remove wet-chemical. A photoresist then remains on the copper layer mask, except for the conductor pattern with its conductor tracks and connection pads covers the entire copper layer. On the one from the first photoresist mask free areas (conductor pattern) copper is now applied, namely especially galvanic. So that the conductor tracks and the Connection pads "built" until they are used to conduct the electrical currents have required thickness. Because at this point in time Copper layer on the carrier plate later within its not to the conductor pattern belonging areas must be removed, which is usually by etching takes place, is now an etch resistive to protect the conductor pattern on this Material applied, which is a metal, which is why in fol is also spoken of metal resist.

Nach dem herkömmlichen Herstellungsverfahren für Leiterplatten wird nach dem Aufbringen des Metallresists die erste Fotolackmaske entfernt, um an­ schließend die nunmehr freiliegenden und außerhalb des Leiterbildes angeord­ neten Bereiche der dünnen Kupferschicht wegzuätzen. Wird dann anschließend die Lotstopmaske aufgebracht, um dann in einem nächsten Schritt die Löt­ paste aufzudrucken, ergeben sich auf Grund der Höhenunterschiede zwischen der Lötstopmaske und den Anschlusspads die oben beschriebenen Probleme.According to the conventional manufacturing process for printed circuit boards removing the first resist mask to apply the metal resist closing the now exposed and arranged outside the conductor pattern etching away areas of the thin copper layer. Then will  applied the solder mask to then solder in a next step print paste, result from the height differences between the solder mask and the connection pads the problems described above.

Nach der Erfindung werden daher die Oberseiten der Anschlusspads "angehoben", indem auf den Metallresist im Bereich der Anschlusspads Kupfer aufgebracht wird. Zu diesem Zweck wird der Metallresist bereichsweise mit einer zweiten Fotolackmaske überdeckt, wobei diese zweite Fotolackmaske zumindest die Anschlusspads des Leiterbildes freilässt. Die zweite Fotolack­ maske deckt im Regelfall auch die unter ihr angeordnete erste Fotolackmaske ab, braucht dies jedoch nicht notwendigerweise zu tun.According to the invention, therefore, the tops of the connection pads "raised" by clicking on the metal resist in the area of the copper connection pads is applied. For this purpose, the metal resist is used in some areas covers a second photoresist mask, this second photoresist mask leaves at least the connection pads of the conductor pattern free. The second photoresist As a rule, mask also covers the first photoresist mask arranged below it but does not necessarily have to do this.

Nach dem Aufbringen der zweiten Fotolackmaske wird nun wiederum Kupfer auf die freigelassenen und mit dem Metallresist beschichten Anschlusspads aufgebracht, was wiederum vorzugsweise galvanisch erfolgt. Als Ergebnis die­ ses Prozesses ergibt sich, dass die Anschlusspads nun erhaben gegenüber dem Rest des Leiterbildes sind. Die erhabenen Anschlusspads werden wiederum mit einem Metallresist abgedeckt. Anschließend werden die Fotolackschichten entfernt, so dass die dünne Kupferschicht in ihren Bereichen außerhalb des Leiterbildes nunmehr freiliegt. Mittels eines Ätzvorgangs werden diese freilie­ genden Bereiche der Kupferschicht entfernt.After the second photoresist mask has been applied, copper is turned again on the released connection pads coated with the metal resist applied, which in turn is preferably done galvanically. As a result the This process reveals that the connection pads are now raised compared to the Rest of the ladder pattern are. The raised connection pads are again with covered with a metal resist. Then the photoresist layers removed so that the thin copper layer in their areas outside the The conductor pattern is now exposed. These are released by means of an etching process areas of the copper layer removed.

Die nach dem erfindungsgemäßen Verfahren hergestellte Leiterplatte stellt sich als eine Trägerplatte mit einem Kupferleiterbild und Anschlusspads dar, die gegenüber dem Rest des Leiterbildes erhaben sind. Vorzugsweise, sind die Anschlusspads so hoch, dass ihre Oberseiten mit der Oberseite der nachfol­ gend aufgebrachten Lötstopmaske im wesentlichen in einer Ebene angeordnet sind. Wird nun die Schablone zum Bedrucken der Anschlusspads mit Lötpaste aufgelegt, so kommt es bei dem Bedruckungsvorgang zu nur noch geringen Durchbiegungen der Schablone, da diese über die gesamte Oberseite der Lei­ terplatte im wesentlichen plan aufliegt. Damit ist aber auch die Gefahr von Verschmierungen an den Seiten der Anschlusspads reduziert, ohne dass die Gefahr von unbeabsichtigten Kurzschlüssen besteht.The printed circuit board produced by the method according to the invention turns up as a carrier plate with a copper conductor pattern and connection pads are raised compared to the rest of the ladder pattern. Preferably, those are Connection pads so high that their tops match the top of the next applied solder mask arranged essentially in one plane are. Now the template for printing the connection pads with solder paste placed on it, so there are only small amounts in the printing process Deflection of the template, as this over the entire top of the Lei terplatte lies essentially flat. But that also means the danger of  Smear on the sides of the connection pads is reduced without the There is a risk of unintentional short circuits.

Der zuvor beschriebene Vorgang des Aufbringens einer zweiten Fotolackmaske auf der das Leiterbild definierenden ersten Fotolackmaske kann fortgesetzt und auf eine dritte Fotolackmaske übertragen werden, die dann auf der zwei­ ten Fotolackmaske angeordnet ist und eine Untermenge der erhabenen Anschlusspads abdeckt bzw. noch freilässt. Diese freiliegenden Anschlusspads können nun weiter aufgebaut werden, indem wiederum insbesondere galva­ nisch Kupfer aufgebracht und mit einem Metallresist abgedeckt wird. Auf diese Weise lassen sich Leiterplatten herstellen, deren Anschlusspads unterschiedlich stark gegenüber den Leiterbahnen erhaben sind (mehrere Anschlusspad-Ebe­ nen).The previously described process of applying a second photoresist mask can continue on the first photoresist mask defining the conductor pattern and transferred to a third photoresist mask, which is then on the two ten photoresist mask is arranged and a subset of the sublime Covering connection pads or leaving them open. These exposed connection pads can now be further expanded by using in particular galva copper is applied and covered with a metal resist. To this In this way, printed circuit boards can be manufactured whose connection pads are different are strongly raised compared to the conductor tracks (several connecting pad levels nen).

Als Metallresist kommt auf Grund verschiedener Überlegungen ein Material in Frage, das nicht wieder abgestrippt zu werden braucht. Dieses Material muss zum einen temperaturbeständig sein, da es den Temperaturen beim Reflow- Prozess ausgesetzt ist, und muss es zum anderen ermöglichen, dass auf ihm zusätzliches Kupfer abgeschieden oder in sonstiger Weise aufgetragen werden kann. Als Material für den Metallresist kommt insbesondere Nickel in Frage, das chemisch aufgetragen wird. Neben Nickel eignet sich auch Palladium oder Gold.A material comes in as a metal resist due to various considerations Question that does not need to be stripped again. This material must on the one hand, be temperature-resistant, as it Process is suspended, and must also allow it to work on it additional copper is deposited or applied in any other way can. Nickel is particularly suitable as a material for the metal resist, that is applied chemically. In addition to nickel, palladium or is also suitable Gold.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. In den Fig. 1 bis 8 der Zeichnung sind jeweils im Querschnitt die einzelnen Verfah­ rensstufen zur Herstellung einer erfindungsgemäßen Leiterplatte dargestellt.The invention is explained in more detail below with reference to the drawing. In FIGS. 1 to 8 of the drawing, the individual procedural are each in cross-section rensstufen shown for producing a circuit board according to the invention.

Ausgangspunkt des Herstellungsverfahrens ist eine Trägerplatte 10 aus einem Epoxydharz, die ein- oder zweiseitig kupferkaschiert ist, also auf mindestens einer Seite eine Kupferschicht 12 aufweist. Für eine Mehrlagenschaltung benö­ tigt man eine zweiseitig kupferkaschierte Trägerplatte 10, in die dann nach einem Bohrprogramm Löcher gebohrt werden, deren Wandungen üblicherweise in einem chemischen Kupferbad metallisiert werden, um sie leitfähig zu machen.The starting point of the production process is a carrier plate 10 made of an epoxy resin, which is copper-clad on one or two sides, that is to say has a copper layer 12 on at least one side. For a multilayer circuit, a double-sided copper-clad carrier plate 10 is required, into which holes are then drilled after a drilling program, the walls of which are usually metallized in a chemical copper bath in order to make them conductive.

Anschließend wird mittels eines fototechnischen Verfahrens das Leiterbild 14 auf der Kupferschicht 12 abgebildet. Die hierzu verwendete Fotomaske 16 kann eine Dicke von etwa 30 µm aufweisen. Das Leiterbild 14 (gegebenenfalls mit den Bohrungen) ist frei von dem Material der Fotomaske 16. Zum Leiter­ bild 14 gehören Stellen 18, an denen Anschlusspads 20 auszubilden sind, so­ wie streifenförmige Bereiche 22, entlang derer Leiterbahnen 24 ausgebildet werden sollen (siehe auch Fig. 2). Die Situation nach dem Aufbringen der ersten Fotomaske 16 ist in Fig. 1 gezeigt.The conductor pattern 14 is then imaged on the copper layer 12 by means of a photo-technical method. The photomask 16 used for this can have a thickness of approximately 30 μm. The conductive pattern 14 (possibly with the bores) is free of the material of the photomask 16 . The conductor image 14 includes locations 18 at which connection pads 20 are to be formed, such as strip-shaped regions 22 along which conductor tracks 24 are to be formed (see also FIG. 2). The situation after the first photomask 16 has been applied is shown in FIG. 1.

Mittels eines galvanischen Prozesses wird anschließend Kupfer 25 auf die Kupferschicht 12 aufgebracht. Damit lassen sich die Leiterbahnen 24 und die Anschlusspads 20 "aufkupfern". Auf die Leiterbahnen 24 und die Anschlusspads 20 wird anschließend ein Ätzresist in Form einer chemischen Nickelschicht 26 aufgebracht. Diese Nickelschicht 26 schlägt sich nicht auf der Fotomaske 16 nieder. Die sich damit ergebende Situation ist im Querschnitt in Fig. 2 gezeigt.Copper 25 is then applied to the copper layer 12 by means of a galvanic process. The conductor tracks 24 and the connection pads 20 can thus be “coppered”. An etching resist in the form of a chemical nickel layer 26 is then applied to the conductor tracks 24 and the connection pads 20 . This nickel layer 26 is not deposited on the photomask 16 . The resulting situation is shown in cross section in FIG. 2.

In einem nächsten Verfahrensschritt wird nunmehr anstelle des bei herkömm­ lichen Prozessen erfolgenden Entfernens der ersten Fotomaske 16 auf dieser sowie auf Teilen der chemischen Nickelschicht 26 eine zweite Fotomaske 28 erzeugt, die diejenigen Bereiche freilässt, innerhalb derer Anschlusspads 20 anzuordnen sind. Diese Situation ist in Fig. 3 wiedergegeben.In a next step of the method, instead of removing the first photomask 16 which occurs in conventional processes, a second photomask 28 is produced thereon and on parts of the chemical nickel layer 26 , which leaves free those areas within which the connection pads 20 are to be arranged. This situation is shown in Fig. 3.

Nunmehr erfolgt wiederum das galvanische Abscheiden von Kupfer 29 auf den metallischen Oberflächen (nicht mit Fotomaske 28 abgedeckte Nickelschichten 26). Diese metallischen Oberflächen sind zum einen die Stellen, an denen die Anschlusspads 20 ausgebildet werden sollen. Zusätzlich oder alternativ könnte man aber auch Teile der Leiterbahnen 24 "aufkupfern", wenn diese beispiels­ weise für die Führung größerer Ströme vorgesehen sein müssen. Selbstverständlich dürften dann diese Teile der Leiterbahnen 24 nicht von der zweiten Fotomaske 28 überdeckt sein. Anschließend wird auf die galvanisch abgeschie­ denen Kupferbereiche wiederum ein Metallresist in Form einer chemischen Nickelschicht 30 aufgetragen. Die Leiterplatte stellt sich danach im Schnitt bei­ spielsweise so, wie in Fig. 4 gezeigt, dar.Now copper 29 is again electrodeposited on the metallic surfaces (nickel layers 26 not covered with photomask 28 ). On the one hand, these metallic surfaces are the locations at which the connection pads 20 are to be formed. In addition or as an alternative, parts of the conductor tracks 24 could also be “coppered” if, for example, they had to be provided for carrying larger currents. Of course, these parts of the conductor tracks 24 should then not be covered by the second photo mask 28 . A metal resist in the form of a chemical nickel layer 30 is then applied to the galvanically deposited copper areas. The circuit board is then shown in section, for example, as shown in Fig. 4.

Als nächstes werden die beiden Fotomasken 16 und 28 entfernt, um danach die Kupferschicht 12 in ihren nunmehr nicht mehr von der ersten Fotomaske 16 überdeckten Bereichen wegzuätzen. Die Leiterbahnen 24 sowie die Anschlusspads 20 sind durch ihre Nickelschichten 30 geschützt, so dass in den Bereichen unter dieser Nickelschicht 30 das einerseits galvanisch abgeschie­ dene Kupfer sowie die Kupferschicht 12 erhalten bleiben (siehe Fig. 5).Next, the two photomasks 16 and 28 is removed, thereafter the copper layer 12 is now not etch in their more of the first photomask 16 covered areas. The conductor tracks 24 and the connection pads 20 are protected by their nickel layers 30 , so that in the areas below this nickel layer 30 the copper which is galvanically deposited on the one hand and the copper layer 12 are retained (see FIG. 5).

Zur Vorbereitung des Reflow-Prozesses wird anschließend eine Lötstopmaske 32 aufgetragen. Diese Lötstopmaske 32 ist an den Lötstellen, also den Anschlusspads 20 frei. Die dicke der Lötstopmaske 32 ist im wesentlichen gleich der Höhe des Überstandes der Anschlusspads 20 gegenüber den Leiter­ bahnen 24. Damit ergibt sich, wie in Fig. 6 gezeigt, eine im wesentlichen ebene Oberseite 34, auf die dann gemäß Fig. 7 eine Schablone 36 aufgelegt wird, die mit den Anschlusspads 20 fluchtende Öffnungen 38 aufweist. Diese Schablone 36 liegt mit ihren Lochrändern 40 auf den Nickelschichten 30 der Anschlusspads 20 auf. Anschließend wird gemäß Fig. 8 Lötpaste 42 in die nach unten hin durch die Anschlusspads 20 verschlossenen Öffnungen 38 der Schablone 36 gebracht, was mittels einer Drucktechnik erfolgt.To prepare the reflow process, a solder mask 32 is then applied. This solder stop mask 32 is free at the soldering points, that is to say the connection pads 20 . The thickness of the solder mask 32 is substantially equal to the height of the protrusion of the connection pads 20 relative to the conductor tracks 24th This results, as shown in FIG. 6, in an essentially flat upper side 34 , on which a stencil 36 is then placed according to FIG. 7, which has openings 38 aligned with the connection pads 20 . This template 36 lies with its perforated edges 40 on the nickel layers 30 of the connection pads 20 . 8, solder paste is then as shown in FIG. 42 brought in by the sealed bottom by the connection pads 20 orifices 38 of the stencil 36, which is accomplished by a printing technique.

Mit der vorliegenden Erfindung wird ein Verfahren vorgeschlagen, bei dem auf einem Metallresist insbesondere in Form einer chemischen Nickelschicht eine galvanische Kupferschicht aufgetragen wird. Diese galvanische Kupferschicht wird wiederum mit einer insbesondere chemisch aufgetragenen Nickelschicht versehen, auf die anschließend weitere Schichten, z. B. chemisch Zinn, Silber, Palladium oder Gold, aufgetragen werden können, um insbesondere erhabene Anschlusspads auf der Leiterplatte zu erzeugen. Durch die Korrosionsbeständigkeiten der Oberflächen können Leiterplatten unter schwierigsten Bedingun­ gen eingesetzt werden. Die als Metallresist insbesondere verwendete chemische Nickelschicht wird spannungsfrei aufgetragen. Diese Technik ver­ mindert den Einsatz von Chemikalien und Energie. Insgesamt ist zu sagen, dass zur Schaffung der erhabenen Anschlusspads nach der Erfindung aus­ schließlich additive Verfahren eingesetzt werden. Die Erstellung der erhabenen Anschlusspads erfolgt also stets durch Materialauftrag und nicht Materialab­ trag.The present invention proposes a method in which a metal resist, in particular in the form of a chemical nickel layer galvanic copper layer is applied. This galvanic copper layer is in turn with a particularly chemically applied nickel layer provided on the subsequent layers, z. B. chemical tin, silver, Palladium or gold, can be applied, in particular sublime Generate connection pads on the circuit board. Due to the corrosion resistance  of the surfaces can be printed circuit boards under the most difficult conditions gene can be used. The one used as a metal resist in particular chemical nickel layer is applied stress-free. This technique ver reduces the use of chemicals and energy. Overall it can be said that from creating the raised connection pads according to the invention finally additive processes are used. The creation of the sublime Connection pads are always made by material application and not by material trag.

Claims (9)

1. Verfahren zur Herstellung einer Leiterplatte, bei dem
  • - auf einer Kupferschicht (12) einer Trägerplatte (10) eine erste Foto­ lackmaske (16) erzeugt wird, die auf der Kupferschicht (12) ein Lei­ terbild (14) aus zumindest Leiterbahnen (24) und Anschlusspads (20) für die Verlötung mit den Kontaktelementen elektrischer/­ elektronischer Bauelemente freilässt und den übrigen Bereich der Kupferschicht (12) überdeckt,
  • - auf die von der ersten Fotolackmaske (16) freigelassenen Bereiche der Kupferschicht (12) Kupfer (25), und zwar insbesondere galva­ nisch, so dass die freiliegenden Bereiche gegenüber den übrigen Be­ reichen der Kupferschicht (12) erhaben sind,
  • - auf die erhabenen Bereiche der Kupferschicht (12) ein ätzresistives Material (26) zum Schutz des Leiterbildes (14) beim mittels Ätzens erfolgenden späteren Entfernen der nicht zum Leiterbild (14) gehö­ renden Bereiche der Kupferschicht (12) aufgebracht wird,
  • - auf zumindest dem ätzresistiven Material (26) eine zweite Fotolack­ maske (28) erzeugt wird,
  • - wobei die zweite Fotolackmaske (28) zumindest die Anschlusspads (20) des Leiterbildes (14) freilässt und den übrigen Bereich des Lei­ terbildes (14) überdeckt,
  • - auf die von der zweiten Fotolackmaske (28) freigelassenen Anschlusspads (20) Kupfer (29) aufgebracht wird, und zwar insbe­ sondere galvanisch, so dass die Anschlusspads (20) gegenüber dem übrigen Leiterbild (14) erhaben sind,
  • - auf die erhabenen Anschlusspads (20) ein ätzresistives Material (30) zum Schutz der Anschlusspads (20) beim mittels Ätzens erfolgenden späteren Entfernen der nicht zum Leiterbild (14) gehörenden Bereiche der Kupferschicht (12) aufgebracht wird,
  • - die Fotolackmasken (16, 28) entfernt werden und
  • - die nicht zum Leiterbild (14) gehörenden Bereiche der Kupferschicht (12) mittels Ätzens entfernt werden.
1. A method of manufacturing a circuit board in which
  • - On a copper layer ( 12 ) of a carrier plate ( 10 ), a first photo paint mask ( 16 ) is generated, which on the copper layer ( 12 ) a Lei terbild ( 14 ) from at least conductor tracks ( 24 ) and connection pads ( 20 ) for soldering leaves the contact elements of electrical / electronic components free and covers the remaining area of the copper layer ( 12 ),
  • - On the areas of the copper layer ( 12 ) left free from the first photoresist mask ( 16 ) copper ( 25 ), in particular galvanically, so that the exposed areas are raised compared to the other areas of the copper layer ( 12 ),
  • - is applied to the raised areas of the copper layer (12) ätzresistives material (26) for protecting the conductor pattern (14) in taking place by means of etching subsequent removal of the non gehö to the conductor pattern (14) in power areas of the copper layer (12),
  • - A second photoresist mask ( 28 ) is produced on at least the etch-resistant material ( 26 ),
  • - The second photoresist mask ( 28 ) leaves at least the connection pads ( 20 ) of the conductor pattern ( 14 ) free and covers the remaining area of the conductor pattern ( 14 ),
  • - Copper ( 29 ) is applied to the connection pads ( 20 ) left free from the second photoresist mask ( 28 ), in particular galvanically, so that the connection pads ( 20 ) are raised compared to the other conductor pattern ( 14 ),
  • an etch-resistant material ( 30 ) for protecting the connection pads ( 20 ) is applied to the raised connection pads ( 20 ) when the areas of the copper layer ( 12 ) that do not belong to the conductor pattern ( 14 ) are subsequently removed by means of etching,
  • - The photoresist masks ( 16 , 28 ) are removed and
  • - The areas of the copper layer ( 12 ) not belonging to the conductor pattern ( 14 ) are removed by means of etching.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Summe der Dicken des Kupfers (29) und des ätzresistiven Materials (30) zur Er­ zeugung der erhabenen Anschlusspads (20) derart gewählt ist, dass die Oberseiten der erhabenen Anschlusspads (20) im wesentlichen in Höhe der Oberseite einer Lötstopmaske (32) liegen, die zum mittels einer Reflow-Technik erfolgenden Verlöten der elektrischen/elektronischen Bauelemente auf zumindest dem Leiterbild (14) erzeugt wird.2. The method according to claim 1, characterized in that the sum of the thicknesses of the copper ( 29 ) and the etch-resistant material ( 30 ) for generating the raised connection pads ( 20 ) is selected such that the upper sides of the raised connection pads ( 20 ) in are essentially at the top of a solder mask ( 32 ) which is produced for soldering the electrical / electronic components to at least the conductor pattern ( 14 ) by means of a reflow technique. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass mittels einer Schablone (36), die auf die Lötstopmaske (32) und die erhabenen Anschlusspads (20) aufgelegt wird und die mit den erhabenen Anschlusspads (20) fluchtende Öffnungen (38) aufweist, Lötpaste (42) auf die Anschlusspads (20) aufgedruckt wird.3. The method according to claim 2, characterized in that having means of a template (36) which is applied to the solder resist mask (32) and the raised pads (20) placed and aligned with the raised pads (20) openings (38) Solder paste ( 42 ) is printed on the connection pads ( 20 ). 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zur Erzeugung mehrerer Gruppen von unterschiedlich erhabenen Anschlusspads (20)
  • - auf dem resistiven Material (30) der erhabenen Anschlusspads (20) eine dritte Fotolackmaske erzeugt wird, die zumindest einige der er­ habenen Anschlusspads (20) freilässt und die übrigen Anschlusspads (20) überdeckt,
  • - auf die von der dritten Fotolackmaske freigelassenen erhabenen Anschlusspads (20) Kupfer aufgebracht wird, und zwar insbesondere galvanisch, so dass diese Anschlusspads gegenüber den von der dritten Fotolackmaske überdeckten Anschlusspads erhaben sind, und
  • - auf diese erhabenen Anschlusspads ein ätzresistives Material zum Schutz der Anschlusspads beim mittels Ätzens erfolgende späteren Entfernen der nicht zum Leiterbild gehörenden Bereiche der Kupfer­ schicht (12) aufgebracht wird, und
  • - dass diese Schritte entsprechend der Anzahl von zu erzeugenden Gruppen von unterschiedlich erhabenen Anschlusspads wiederholt werden.
4. The method according to any one of claims 1 to 3, characterized in that for generating several groups of differently raised connection pads ( 20 )
  • - is formed on the resistive material (30) of the raised pads (20), a third photoresist mask, at least some of it leaves free Exalted connection pads (20) and covers the rest pads (20)
  • - Copper is applied to the raised connection pads ( 20 ) released by the third photoresist mask, in particular galvanically, so that these connection pads are raised compared to the connection pads covered by the third photoresist mask, and
  • - On this raised connection pads an etch-resistant material for protecting the connection pads when later removal by means of etching of the areas of the copper ( 12 ) not belonging to the conductor pattern is applied, and
  • - That these steps are repeated according to the number of groups to be generated of differently raised connection pads.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mit den angegebenen Verfahrensschritten nicht nur Anschlusspads sondern auch Teile der Leiterbahnen erhaben ausgebildet werden.5. The method according to any one of claims 1 to 4, characterized in that with the specified process steps not only connection pads but also parts of the conductor tracks are raised. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass als ätzresistives Material Nickel verwendet wird, das insbesondere chemisch aufgetragen wird.6. The method according to any one of claims 1 to 5, characterized in that nickel is used as the etch-resistant material, which in particular is applied chemically. 7. Leiterplatte, insbesondere erhältlich nach einem Verfahren gemäß einem der vorhergehenden Ansprüche, mit
  • - einer Trägerplatte (12), die ein Leiterbild (14) mit Leiterbahnen (24) und Anschlusspads (20) für die Verlötung mit den Kontaktelementen elektrischer/elektronischer Bauelemente aufweist,
dadurch gekennzeichnet,
  • - dass die Oberseite zumindest einiger der Anschlusspads (20) in Ebe­ nen angeordnet sind, die in Höhe und/oder oberhalb der Ebene der Oberseite der Leiterbahnen (24) angeordnet sind.
7. Printed circuit board, in particular obtainable by a method according to one of the preceding claims, with
  • - a carrier plate ( 12 ) which has a conductor pattern ( 14 ) with conductor tracks ( 24 ) and connection pads ( 20 ) for soldering to the contact elements of electrical / electronic components,
characterized,
  • - That the top of at least some of the connection pads ( 20 ) are arranged in levels, which are arranged in height and / or above the level of the top of the conductor tracks ( 24 ).
8. Leiterplatte nach Anspruch 7, dadurch gekennzeichnet, dass die Ober­ seiten einiger der Leiterbahnen und/oder von Bereichen der Leiterbahnen in Ebenen angeordnet sind, die oberhalb der Ebene der Oberseiten der übrigen Leiterbahnen und/oder Bereichen dieser Leiterbahnen angeordnet sind.8. Printed circuit board according to claim 7, characterized in that the upper sides of some of the conductor tracks and / or of areas of the conductor tracks are arranged in levels above the level of the tops of the other conductor tracks and / or areas of these conductor tracks arranged are. 9. Leiterplatte nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Oberseiten der Anschlusspads (20) und/oder Leiterbahnen (24) bzw. Be­ reichen davon in mehreren unterschiedlichen Ebenen angeordnet sind.9. Printed circuit board according to claim 7 or 8, characterized in that the upper sides of the connection pads ( 20 ) and / or conductor tracks ( 24 ) or Be rich thereof are arranged in several different levels.
DE10013483A 2000-03-18 2000-03-18 Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways Withdrawn DE10013483A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10013483A DE10013483A1 (en) 2000-03-18 2000-03-18 Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10013483A DE10013483A1 (en) 2000-03-18 2000-03-18 Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways

Publications (1)

Publication Number Publication Date
DE10013483A1 true DE10013483A1 (en) 2001-09-27

Family

ID=7635428

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10013483A Withdrawn DE10013483A1 (en) 2000-03-18 2000-03-18 Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways

Country Status (1)

Country Link
DE (1) DE10013483A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1956877A3 (en) * 2007-02-06 2009-10-28 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of manuftacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608274A (en) * 1982-08-06 1986-08-26 Faultless Pcbs Method of manufacturing circuit boards
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
DE19619292A1 (en) * 1996-05-13 1997-11-20 Siemens Ag Circuit board mfg. technique for SMD

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608274A (en) * 1982-08-06 1986-08-26 Faultless Pcbs Method of manufacturing circuit boards
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
DE19619292A1 (en) * 1996-05-13 1997-11-20 Siemens Ag Circuit board mfg. technique for SMD

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1956877A3 (en) * 2007-02-06 2009-10-28 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of manuftacturing the same
US8026448B2 (en) 2007-02-06 2011-09-27 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
DE69728234T2 (en) METHOD FOR PRODUCING INCREASED METALLIC CONTACTS ON ELECTRICAL CIRCUITS
DE102006050890B4 (en) Process for the production of a printed circuit board with fine conductor structures and padless vias
DE4134617A1 (en) CONNECTING DEVICE WITH CONTACT Bumps Lying in the Same Plane, and the Method for Producing Such a Device
DE4417245A1 (en) High resolution structured metallisation prodn.
DE2810054A1 (en) ELECTRONIC CIRCUIT DEVICE AND METHOD OF MANUFACTURING IT
DE3502744C2 (en)
EP0508946A1 (en) Metal foil with structural surface
DE3013667C2 (en) Printed circuit board and process for their manufacture
DE2926336A1 (en) CIRCUIT BOARD AND METHOD FOR THEIR PRODUCTION
DE2415487B2 (en) PROCESS FOR MANUFACTURING CIRCUIT BOARDS BY THE PHOTO ETCH PROCESS
DE4307784C2 (en) Process for producing padded printed circuit boards for SMD assembly
DE60130412T2 (en) System and method for generating high voltage resistance between the compliant pins of a high density connector
EP0639043A1 (en) Process for manufacturing plated through-hole printed circuit boards having very small solder lands
EP0968631B1 (en) Method for forming metal conductor models on electrically insulating supports
DE3137279C2 (en) Process for the production of multilayer printed circuit boards as well as multilayer printed circuit board produced by the process
DE19625386A1 (en) Multilayer, double-sided, flexible or rigid electrical and optical circuit board production avoiding chemicals recovery
EP0931439B1 (en) Method for building at least two wiring levels on electrically insulated supports
DE10013483A1 (en) Circuit board has connecting pads with upper sides arranged in planes which are at the height of and/or above the plane of the upper side of the conducting pathways
DE2014138C3 (en) Process for the production of printed circuit boards
DE10106399C1 (en) Process for the production of circuit carriers with coarse conductor structures and at least one area with fine conductor structures
DE102009023629B4 (en) Printed circuit board and manufacturing process
DE3522852C2 (en) Process for producing an intermediate carrier for semiconductor bodies
DE19512272C2 (en) Method for producing a multilayer printed circuit board for a chassis of a consumer electronic device and printed circuit board produced according to this method
DE1665395B1 (en) METHOD OF MANUFACTURING PRINTED CIRCUIT BOARDS
DE10221553A1 (en) Multi-layer printed circuit board composite body and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee