DE10008203B4 - Method for producing electronic semiconductor components - Google Patents

Method for producing electronic semiconductor components Download PDF

Info

Publication number
DE10008203B4
DE10008203B4 DE10008203A DE10008203A DE10008203B4 DE 10008203 B4 DE10008203 B4 DE 10008203B4 DE 10008203 A DE10008203 A DE 10008203A DE 10008203 A DE10008203 A DE 10008203A DE 10008203 B4 DE10008203 B4 DE 10008203B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
housing body
surface side
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10008203A
Other languages
German (de)
Other versions
DE10008203A1 (en
Inventor
Peter Dipl.-Ing.(FH) Mühleck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Vishay Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Semiconductor GmbH filed Critical Vishay Semiconductor GmbH
Priority to DE10008203A priority Critical patent/DE10008203B4/en
Priority to TW089126662A priority patent/TW478183B/en
Priority to JP2001043956A priority patent/JP2001274463A/en
Priority to KR1020010008943A priority patent/KR20010085475A/en
Publication of DE10008203A1 publication Critical patent/DE10008203A1/en
Application granted granted Critical
Publication of DE10008203B4 publication Critical patent/DE10008203B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Verfahren zum Herstellen elektronsicher Halbleiterbauelemente (10) zur Oberflächenmontage mit den folgenden Verfahrensschritten:
(a) Bereitstellen eines leitfähigen Substrats (1; 11),
(b) Befestigen eines Halbleiterkörpers (2) auf einer ersten Oberflächenseite (1.1) des Substrats (1; 11), wobei eine erste elektrische Verbindung (3.2) zwischen einem ersten Kontakt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) hergestellt wird,
(c) Herstellen einer zweiten elektrischen Verbindung (3.1) vom Halbleiterkörper (2) zur ersten Oberflächenseite (1.1) des Substrats (1; 11),
(d) Herstellen eines Gehäusekörpers (4) durch Einkapseln des Halbleiterkörpers (2) und der ersten und zweiten elektrischen Verbindungen (3.1, 3.2) mit einem isolierenden Material und
(e) Herstellen von elektrisch voneinander isolierten Anschlussflächen (5, 5.1, 5.2) durch Teilen des Substrats (1; 11) von einer zweiten, der ersten Oberflächenseite (1.1) gegenüberliegenden Seite (1.2).Method for producing surface mount electronic semiconductor devices (10) comprising the following steps:
(a) providing a conductive substrate (1; 11),
(b) mounting a semiconductor body (2) on a first surface side (1.1) of the substrate (1; 11), wherein a first electrical connection (3.2) is made between a first contact of the semiconductor body (2) and the first surface side (1.1) .
(c) producing a second electrical connection (3.1) from the semiconductor body (2) to the first surface side (1.1) of the substrate (1; 11),
(D) producing a housing body (4) by encapsulating the semiconductor body (2) and the first and second electrical connections (3.1, 3.2) with an insulating material and
(e) producing electrically isolated connection surfaces (5, 5.1, 5.2) by dividing the substrate (1, 11) from a second side (1.2) opposite the first surface side (1.1).

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente zur Oberflächenmontage.The The invention relates to a method for manufacturing electronic Semiconductor devices for surface mounting.

Ein solches Herstellverfahren nach dem Stand der Technik ist beispielsweise aus der deutschen Offenlegungsschrift DE 195 44 980 A1 bekannt. Bei diesem Herstellverfahren werden lichtemittierende Bauelemente dadurch hergestellt, indem auf der Unterseite eines isolierenden Substrats elektrische Anschlüsse ausgebildet, auf die Oberseite geführt und dort mittels eines leitenden Verbindungsmittels wie Lot mit der n-seitigen und p-seitigen Elektrode eines LED-Chips verbunden werden. LED-Chip und das leitende Verbindungsmittel auf dem isolierenden Substrat werden durch ein lichtdurchlässiges Harz abgedichtet.Such a manufacturing method according to the prior art, for example, from the German patent application DE 195 44 980 A1 known. In this manufacturing method, light emitting devices are fabricated by forming electrical terminals on the bottom side of an insulating substrate, guiding them to the top and connecting them to the n-side and p-side electrodes of an LED chip by means of a conductive bonding agent such as solder. LED chip and the conductive bonding agent on the insulating substrate are sealed by a translucent resin.

Dieses Herstellverfahren weist jedoch den Nachteil auf, dass die damit hergestellten lichtemittierenden Bauelemente vergleichsweise große Abmessungen aufweisen, dass eine strukturierte Leiterplatte gebraucht wird und Kontaktierungen von der Unterseite der Leiterplatte aufwendig auf ihre Oberseite geführt werden müssen.This However, manufacturing method has the disadvantage that the so produced light-emitting components comparatively large dimensions have that a structured circuit board is needed and Contacting the bottom of the circuit board consuming on led her top Need to become.

Aus der US 5,976,912 ist ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente zur Oberflächenmontage bekannt, bei dem an einer isolierenden Trägereinrichtung mehrere Anschlussflächen gebildet werden, wobei Halbleiterkörper auf der Trägereinrichtung befestigt und mit den Anschlussflächen elektrisch kontaktiert werden. Die Halbleiterkörper werden eingekapselt, und die somit resultierende Anordnung wird in einzelne Halbleiterbauelemente getrennt.From the US 5,976,912 For example, a method for producing electronic semiconductor components for surface mounting is known in which a plurality of connection surfaces are formed on an insulating carrier device, wherein semiconductor bodies are fastened on the carrier device and electrically contacted with the connection surfaces. The semiconductor bodies are encapsulated and the resulting assembly is separated into individual semiconductor devices.

Die EP 0 999 587 A2 offenbart ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente, bei dem ein Halbleiterkörper über Bonddrähte mit zwei an einem Metallsubstrat ausgebildeten Kontaktflächen verbunden wird.The EP 0 999 587 A2 discloses a method for manufacturing electronic semiconductor devices, in which a semiconductor body is connected via bonding wires with two contact surfaces formed on a metal substrate.

Aus der JP 08-298345 A ist es bekannt, an der Oberseite eines isolierenden Substrats zwei Elektroden auszubilden, wobei auf der Oberseite der einen Elektrode ein Leuchtdiodenelement befestigt ist und dieses Leuchtdiodenelement über einen Bonddraht mit der Oberseite der anderen Elektrode verbunden ist.From the JP 08-298345 A It is known to form two electrodes on the upper side of an insulating substrate, wherein a light-emitting diode element is fixed on the upper side of the one electrode and this light-emitting diode element is connected to the upper side of the other electrode via a bonding wire.

Die DE 199 27 873 A1 betrifft ein Verfahren zum Herstellen eines Chip-Scale-Gehäuses für eine integrierte Schaltung. Ein gegenseitiges elektrisches Isolieren dieser Gehäuse erfolgt ohne Trennen der Gehäuse, nämlich indem elektrisch leitende Pfade getrennt werden.The DE 199 27 873 A1 relates to a method of manufacturing a chip scale integrated circuit package. A mutual electrical insulation of these cases takes place without disconnecting the housings, namely by separating electrically conductive paths.

Die JP 10-173241 A beschreibt eine Leuchtdiode mit zwei Anschlussflächen, die über eine Isolierschicht miteinander verbunden sind.The JP 10-173241 A describes a light emitting diode with two pads, which are interconnected via an insulating layer.

Die US 5,122,860 offenbart ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente, bei dem ein Halbleiterkörper über Bonddrähte mit mehreren voneinander elektrisch isolierten Anschlussflächen verbunden wird.The US 5,122,860 discloses a method for producing electronic semiconductor devices, in which a semiconductor body is connected via bonding wires with a plurality of mutually electrically isolated pads.

Aus der US 5,157,475 A ist es bekannt, einen Halbleiterkörper zwischen zwei Anschlussstücken anzuordnen, die den Halbleiterkörper überragen, so dass ein Hohlraum gebildet ist, der mit einem Verguss gefüllt wird.From the US 5,157,475 A It is known to arrange a semiconductor body between two connecting pieces, which project beyond the semiconductor body, so that a cavity is formed, which is filled with a potting.

Aus der WO 89/08927 A1 ist ein Montageverfahren zur Herstellung von LED-Zeilen unter Verwendung eines Hilfsträgers bekannt.From the WO 89/08927 A1 For example, an assembly method for producing LED lines using a subcarrier is known.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente zur Oberflächenmontage so zu gestalten, dass elektronische Halbleiterbauelemente mit sehr kleinen Abmessungen kostengünstig und auf einfache Art und Weise massenweise hergestellt werden können.Of the Invention is based on the object, a method for manufacturing to design electronic surface mount semiconductor devices that electronic semiconductor devices with very small dimensions economical and can be mass produced in a simple way.

Gelöst wird diese Aufgabe durch ein Verfahren mit den im Anspruch 1 angegebenen Merkmalen.Is solved this object by a method with the specified in claim 1 Features.

Nach dem Verfahren des Anspruchs 1 hergestellte elektronische Halbleiterbauelemente weisen die Vorteile auf, dass sie einfach und kostengünstig herzustellen sind und die Kontaktflächen des Bauelements nicht mit dem Material der Verkapselung verunreinigt sind. Weiterhin ist für eine gute Ableitung der im Halbleiterkörper entstehenden Wärme gesorgt.To the method of claim 1 produced electronic semiconductor devices have the advantages of making them simple and inexpensive are and the contact surfaces of the device is not contaminated with the material of the encapsulation are. Furthermore, for a good derivative of the resulting heat in the semiconductor body.

Die Erfindung eignet sich zur Herstellung lichtaussendender Bauelemente kleinster Bauform, die als Lichtquellen in Anzeigetafeln, als Hintergrundbeleuchtung für Flüssigkristallanzeigen und in Lichtschaltern verwendet werden, und weiterhin für aktive und passive elektronische Bauelemente wie Dioden, Transistoren und integrierte Schaltkreise.The Invention is suitable for the production of light-emitting components smallest design, used as light sources in scoreboards, as a backlight for liquid crystal displays and in light switches, and further for active and passive electronic components such as diodes, transistors and integrated Circuits.

Vorteilhafte Ausgestaltungen des Verfahrens nach Anspruch 1 sind in den Unteransprüchen angegeben.advantageous Embodiments of the method according to claim 1 are specified in the subclaims.

Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert. Es zeigenThe Invention will now be described with reference to an embodiment with the aid explained the drawing. Show it

1a-d: perspektivische Darstellungen zur Erläuterung verschiedener Arbeitsschritte einer ersten Version des erfindungsgemäßen Herstellungsverfahrens, am Beispiel lichtaussendender Halbleiterbauelemente, die auf einem Substrat aufgebaut werden, 1a -d: perspective views for explaining various steps of a first version of the manufacturing method according to the invention, using the example light-emitting Halblei components that are built on a substrate,

2: eine perspektivische Ansicht mehrerer nach dem erfindungsgemäßen Verfahren hergestellter, lichtaussendender Halbleiterbauelemente nach dem Mouldprozess, 2 FIG. 2: a perspective view of a plurality of light-emitting semiconductor components produced according to the method according to the invention after the molding process, FIG.

3: eine perspektivische Ansicht mehrerer gemouldeter und noch miteinander verbundener lichtaussendender Halbleiterbauelemente, 3 FIG. 4: a perspective view of several molded and still connected light-emitting semiconductor components, FIG.

4: eine perspektivische Ansicht der Unterseite eines vereinzelten, nach dem erfindungsgemäßen Verfahren hergestellten lichtaussendenden Halbleiterbauelements mit verzinnten elektrischen Anschlüssen, 4 FIG. 2: a perspective view of the underside of a singular, light-emitting semiconductor component with tinned electrical connections produced according to the method according to the invention, FIG.

5a: eine perspektivische Ansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements mit Außenmaßen, 5a FIG. 2: a perspective view of a semiconductor component with external dimensions produced by the method according to the invention, FIG.

5b: eine Seitenansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements mit Innenmaßen 5b : A side view of a semiconductor device produced according to the inventive method with internal dimensions

5c-e: perspektivische Ansichten mehrerer nach dem erfindungsgemäßen Verfahren hergestellter Halbleiterbauelemente mit in den Gehäusekörper integrierten optischen Ankopplungen und Auskopplungen und 5c -e: perspective views of a plurality of semiconductor devices produced by the method according to the invention with integrated in the housing body optical couplings and couplings and

6: perspektivische Darstellungen zur Erläuterung verschiedener Arbeitsschritte einer zweiten Version des erfindungsgemäßen Herstellungsverfahrens, am Beispiel lichtaussendender Halbleiterbauelemente, die auf einem länglichen Trägerband aufgebaut werden. 6 : perspective views for explaining various steps of a second version of the manufacturing method according to the invention, using the example of light-emitting semiconductor components, which are constructed on an elongate carrier tape.

Die 1a bis 1d zeigen perspektivische Darstellungen zur Erläuterung verschiedener Arbeitsschritte einer ersten Version des erfindungsgemäßen Herstellungsverfahrens, am Beispiel lichtaussendender Halbleiterbauelemente 10 (Micro-SMD-Leuchtdioden), die auf einem leitfähigen Substrat 1 aufgebaut werden.The 1a to 1d show perspective views for explaining various steps of a first version of the manufacturing method according to the invention, using the example of light-emitting semiconductor devices 10 (Micro-SMD LEDs) mounted on a conductive substrate 1 being constructed.

1a zeigt ein leitfähiges Substrat 1 mit einer Oberseite als erster Oberflächenseite 1.1, einer Unterseite als zweiter Oberflächenseite 1.2 und einer abgeschnittenen Ecke 1.3 als sogenannte Missgriffssicherung zum Schutz vor falscher Orientierung des Substrats 1. Als leitfähiges Substrat 1 dient beispielsweise eine rechteckige metallene Trägerplatte aus einer Kupferlegierung oder einem vergleichbaren Material. Auf der Oberseite 1.1 des Substrats 1 sollen beispielsweise lichtaussendende Halbleiterkörper regelmäßig, beispielsweise matrixmäßig in Reihen und Spalten, angeordnet werden. Auf der Unterseite 1.2 werden zu einem späteren Zeitpunkt elektrische Anschlussflächen (Anschlüsse, Elektroden) 5 der herzustellenden Halbleiterbauelemente strukturiert. Die Größe des Substrats 1 entspricht in etwa Scheckkartengröße, richtet sich aber nach Anzahl der Halbleiterbauelemente 10, die darauf aufgebaut werden sollen, und nach den Abmessungen der verwendeten Fertigungseinrichtungen; die Dicke des Substrats 1 beträgt etwa 125 μm. Zum Transport und zur Fixierung in den Fertigungseinrichtungen dienen Transportöffnungen 8. 1a shows a conductive substrate 1 with a top as the first surface side 1.1 , a base as a second surface side 1.2 and a cut corner 1.3 as a so-called mishandling device to protect against incorrect orientation of the substrate 1 , As a conductive substrate 1 For example, serves a rectangular metal support plate made of a copper alloy or a similar material. On the top 1.1 of the substrate 1 For example, light-emitting semiconductor bodies are to be arranged regularly, for example in rows and columns in matrix form. On the bottom 1.2 become at a later time electrical connection surfaces (connections, electrodes) 5 structured semiconductor devices. The size of the substrate 1 roughly corresponds to credit card size, but depends on the number of semiconductor devices 10 which are to be built on it, and the dimensions of the manufacturing equipment used; the thickness of the substrate 1 is about 125 microns. For transport and fixation in the production facilities serve transport openings 8th ,

In einem ersten Schritt werden beispielsweise lichtaussendende Halbleiterkörper 2 auf der ersten Oberflächenseite 1.1 des Substrats 1 befestigt. Somit dient das Substrat 1 unter anderem als Träger für die lichtaussendenden Halbleiterkörper oder Halbleiterchips 2, wie in 1b dargestellt. Jedes lichtaussendende Halbleiterchip 2 wird zum Befestigen auf dem Substrat 1 zweckmäßigerweise maschinell auf die Oberflächenseite 1.1 des Substrats 1 aufgesetzt. Gleichzeitig wird eine erste elektrische Verbindung vom Halbleiterkörper 2 zur ersten Oberflächenseite 1.1 des Substrats 1 hergestellt, indem der nach unten gerichtete Rückseitenkontakt des Halbleiterchips 2 mittels eines leitfähigen Klebstoffes 3.2 (5b) wie Silberleitklebstoff an einem ersten Anschlusspunkt elektrisch leitend mit der Oberseite 1.1 verbunden wird. Einen entsprechend angepassten Rückseitenkontakt vorausgesetzt, kann das Halbleiterchip 2 auch auf die Oberseite 1.1 aufgelötet, durch thermisches Chipbonden oder auf andere Art und Weise mit ihr kontaktiert werden.In a first step, for example, light-emitting semiconductor bodies 2 on the first surface side 1.1 of the substrate 1 attached. Thus, the substrate serves 1 among other things, as a carrier for the light-emitting semiconductor body or semiconductor chips 2 , as in 1b shown. Each light-emitting semiconductor chip 2 is used to attach to the substrate 1 expediently by machine on the surface side 1.1 of the substrate 1 placed. At the same time, a first electrical connection is made by the semiconductor body 2 to the first surface side 1.1 of the substrate 1 made by the downward back contact of the semiconductor chip 2 by means of a conductive adhesive 3.2 ( 5b ) As silver conductive adhesive at a first connection point electrically conductive with the top 1.1 is connected. Provided that the rear side contact is suitably adapted, the semiconductor chip can 2 also on the top 1.1 soldered, contacted by thermal chip bonding or otherwise.

Daraufhin wird eine zweite elektrische Verbindung von jedem Halbleiterkörper 2 zur ersten Oberflächenseite 1.1 des Substrats 1 hergestellt, indem der zweite Kontakt jedes lichtaussendenden Halbleiterchips 2, der nach oben gerichtete Vorderseitenkontakt, mittels eines Bonddrahtes 3.1 aus Gold oder Aluminium in geringem Abstand zum ersten Anschlusspunkt an einem zweiten Anschlusspunkt ebenfalls mit der Oberseite 1.1 des Substrats 1 kontaktiert wird.Thereupon, a second electrical connection of each semiconductor body 2 to the first surface side 1.1 of the substrate 1 manufactured by the second contact of each light-emitting semiconductor chip 2 , the upward facing contact, by means of a bonding wire 3.1 made of gold or aluminum at a small distance to the first connection point at a second connection point also with the top side 1.1 of the substrate 1 will be contacted.

Nach der Kontaktierung wird in einem weiteren Arbeitsschritt jeder der auf der Oberseite 1.1 des Substrats 1 befestigten Halbleiterkörper 2 mit einem Gehäusekörper 4 versehen. Dazu wird jeder auf der Oberfläche 1.1 befestigte Halbleiterchip 2 einschließlich seiner Kontaktierungen 3.1 und 3.2 auf bekannte Art und Weise mittels eines Mouldprozesses, durch Gießen, Spritzgießen oder eine sonstige gebräuchliche Herstellungsweise mit isolierendem Material eingekapselt, wie aus 1c hervor geht. Bei dem isolierenden Material, das in Verbindung mit dem Mouldprozess auch als Mouldmasse bezeichnet wird, handelt es sich beispielsweise um einen thermoplastischen Kunststoff.After contacting each other in a further step on the top 1.1 of the substrate 1 attached semiconductor body 2 with a housing body 4 Mistake. This is what everyone on the surface 1.1 attached semiconductor chip 2 including his contacts 3.1 and 3.2 encapsulated in a known manner by means of a Mouldprozesses, by casting, injection molding or any other conventional production method with insulating material, as from 1c comes out. The insulating material, which is also referred to as a molding compound in connection with the molding process, is, for example, a thermoplastic.

Eine erste Möglichkeit zum Herstellen der Gehäusekörper 4 besteht darin, dass beim Moulden einzelne Kavitäten eines Mouldwerkzeugs zum Einsatz kommen, so dass die Gehäusekörper 4 aller lichtaussendenden Halbleiterbauelemente 10 gleichzeitig hergestellt werden. Durch in das Moldwerkzeug eingearbeitete Kanäle zur Durchleitung der Mouldmasse, auch als Mouldgates bezeichnet, entstehen während des Mouldvorgangs Verbindungsstege 6 zwischen den in einer Reihe oder Spalte angeordneten Gehäusekörpern 4 der Halbleiterbauelemente 10.A first way to make the housing body 4 consists in the fact that individual cavities of a mold tool are used in the moulin, so that the housing body 4 all light emitting semiconductor devices 10 be produced simultaneously. By incorporated into the mold tool channels for passing the molding material, also known as mold gates, arise during the molding process connecting webs 6 between the housing bodies arranged in a row or column 4 the semiconductor devices 10 ,

Normalerweise werden derartige Verbindungsstege 6 sogleich nach dem Entformen, d.h. nach dem Herausnehmen der hergestellten Teile aus dem Mouldwerkzeug, durch Brechen, Schneiden oder auf sonstige Art und Weise entfernt. Im vorliegenden Fall ist es vorteilhaft, die Verbindungsstege 6 nicht sofort, sondern erst zu einem späteren Zeitpunkt zu entfernen, so dass eine bestimmte Anzahl von Halbleiterbauelementen 10 über ihre Gehäusekörper 4 vorerst mit einander verbunden bleiben.Normally, such connecting webs 6 Immediately after removal from the mold, ie after removal of the manufactured parts from the mold tool, by breaking, cutting or otherwise removed. In the present case, it is advantageous, the connecting webs 6 not immediately, but only at a later date to remove, leaving a certain number of semiconductor devices 10 over their housing body 4 stay connected with each other for the time being.

Das erleichtert einmal wesentlich die Handhabung während des Herstellprozesses; es ermöglicht zudem, dass die mit einander verbundenen Halbleiterbauelemente 10 gleichzeitig nachfolgenden Prozessschritte zugeführt werden können; weiterhin sorgt es für die gleiche Orientierung der Halbleiterbauelemente 10, so dass beispielsweise beim Überprüfen der elektrischen Funktionsfähigkeit die Polarität sich nicht ändert.This greatly facilitates handling during the manufacturing process; It also allows the interconnected semiconductor devices 10 can be supplied simultaneously subsequent process steps; Furthermore, it ensures the same orientation of the semiconductor devices 10 so that, for example, when checking the electrical functionality, the polarity does not change.

Eine zweite Möglichkeit zum Herstellen der Gehäusekörper 4 besteht darin, die gesamte Oberseite 1.1 mit dem als Vergussmasse dienenden thermoplastischen Kunststoff zu vergießen, so dass die Halbleiterbauelemente 10 wie bei der ersten Möglichkeit in einem Verbund zusammen geschlossen und damit beim Herstellprozess leichter handhabbar sind, als wenn die Halbleiterbauelemente 10 sogleich vereinzelt werden. Die herzustellenden Halbleiterbauelemente 10 werden später beispielsweise durch Sägen getrennt und somit vereinzelt. Auch bei dieser Möglichkeit ist es zweckmäßig, die Halbleiterbauelemente 10 auf ihre elektrische Funktionsfähigkeit zu überprüfen, solange sie noch im Verbund angeordnet sind.A second possibility for producing the housing body 4 is the entire top 1.1 To pour with the serving as a potting compound thermoplastic, so that the semiconductor devices 10 as in the first possibility closed together in a composite and thus easier to handle in the manufacturing process, as if the semiconductor devices 10 be separated at once. The semiconductor components to be produced 10 are later separated for example by sawing and thus isolated. Even with this option, it is expedient, the semiconductor devices 10 to check their electrical functioning, as long as they are still arranged in the composite.

Die 1d zeigt die bereits mit Strukturen, also Anschlussflächen 5.1 und 5.2 versehene Unterseite 1.2 des Substrats 1. Das Herstellen der Strukturen erfolgt durch Materialabtrennung mittels Laser, durch Ätzen oder durch Sägen. Vor der Materialabtrennung durch Ätzen muss zuerst die Unterseite 1.2 auf bekannte Art und Weise mit einem lichtempfindlichen Lack beschichtet, danach der Lack mittels Fotolithografie maskiert (d.h. an den gewünschten Stellen belichtet) und das Substrat 1 darauf hin in ein Säurebad eingetaucht werden, so dass bei einer bestimmten Temperatur nach einer bestimmten Zeit das nicht mehr gebrauchte Material auf chemische Weise entfernt ist.The 1d shows the already with structures, so pads 5.1 and 5.2 provided bottom 1.2 of the substrate 1 , The structures are produced by material separation by laser, by etching or by sawing. Before the material removal by etching must first the bottom 1.2 coated in a known manner with a photosensitive resist, then the resist masked by photolithography (ie exposed at the desired locations) and the substrate 1 Subsequently, immersed in an acid bath, so that at a certain temperature after a certain time the no longer used material is removed by chemical means.

Zur Orientierung für die herzustellenden Strukturen dienen die seitlichen Begrenzung des Substrats 1 oder die Transportöffnungen 8 in Verbindung mit einer abgeschnittenen Ecke 1.3.For orientation for the structures to be produced serve the lateral boundary of the substrate 1 or the transport openings 8th in conjunction with a cut corner 1.3 ,

Es gibt auch verschiedene Möglichkeiten bei der zeitlichen Reihenfolge beim Herstellen der Strukturen auf der Unterseite 1.2. Eine erste Möglichkeit besteht darin, das Substrat 1 in einem Teilbereich unterhalb der Gehäusekörper 4 und gleichzeitig entlang der späteren Umrisse der elektrischen Anschlussflächen 5, 5.1 und 5.2 vollständig durchzutrennen, beispielsweise durch Ätzen. Damit sind dann in einem Schritt die Anschlussflächen 5, 5.1 und 5.2 elektrisch voneinander getrennt und somit isoliert und das Halbleiterbauelement 10 aus dem Substrat herausgelöst. Die in einer Reihe angeordneten Halbleiterbauelemente 10 sind dann nur noch mittels der Verbindungsstege 6 miteinander verbunden und werden derart (wie dies in 3 dargestellt ist) nachfolgenden Fertigungsschritten zugeführt.There are also different possibilities in the temporal order when making the structures on the bottom 1.2 , A first possibility is the substrate 1 in a partial area below the housing body 4 and simultaneously along the later outlines of the electrical pads 5 . 5.1 and 5.2 completely severed, for example by etching. So then in one step, the pads 5 . 5.1 and 5.2 electrically isolated from each other and thus isolated and the semiconductor device 10 removed from the substrate. The arranged in a row semiconductor devices 10 are then only by means of the connecting webs 6 connected and become such (as in 3 is shown) supplied to subsequent manufacturing steps.

Eine weitere Möglichkeit besteht darin, lediglich den Teilbereich unterhalb der Gehäusekörper 4 zwischen den späteren Kontakten 5.1 und 5.2 durchzutrennen, beispielsweise durch Ätzen. In diesem Fall werden zu einem späteren Zeitpunkt die dadurch entstandenen elektrischen Anschlussflächen (Anschlüsse) 5.1 und 5.2 verzinnt und die fertig aufgebauten Halbleiterbauelemente 10 in einem Trennvorgang (Schneiden, Sägen, Stanzen o.ä.) vereinzelt. Das Verzinnen der Anschlussflächen 5.1 und 5.2 kann auch nach dem Vereinzeln erfolgen, beispielsweise durch galvanisches Trommelverzinnen.Another possibility is to only the portion below the housing body 4 between the later contacts 5.1 and 5.2 cut through, for example by etching. In this case, at a later time the resulting electrical connection surfaces (connections) 5.1 and 5.2 tinned and the finished semiconductor devices 10 in a separation process (cutting, sawing, punching, etc.) isolated. The tinning of the connection surfaces 5.1 and 5.2 can also be done after separation, for example by galvanic drum tinning.

Eine dritte Möglichkeit besteht darin, den Teilbereich unterhalb der Gehäusekörper 4 zwischen den späteren Kontakten 5.1 und 5.2 durchzuätzen und das Substrat 1 entlang der späteren Umrisse der Gehäusekörper 4 lediglich anzuätzen. Dadurch wird entlang der späteren Umrisse der Gehäusekörper 4 eine Sollbruchstelle geschaffen, um die fertig aufgebauten Halbleiterbauelemente 10 zu einem späteren Zeitpunkt nach dem Verzinnen beispielsweise durch Brechen entlang dieser Sollbruchstellen zu vereinzeln.A third possibility is the subarea below the housing body 4 between the later contacts 5.1 and 5.2 durchzuätzen and the substrate 1 along the later outlines of the housing body 4 merely to estimate. This will along the later outlines of the housing body 4 created a breaking point to the finished semiconductor devices 10 to separate at a later time after tinning, for example by breaking along these predetermined breaking points.

Grundsätzlich kann bei allen beschriebenen Möglichkeiten das An- bzw. Durchätzen des Substrats 1 auch nach dem Verzinnen erfolgen.Basically, in all the possibilities described, the application or etching through of the substrate 1 even after tinning done.

In 2 sind mehrere, nach dem erfindungsgemäßen Verfahren hergestellte lichtaussendende Halbleiterbauelemente 10 dargestellt. In diesem Fall wurden zum Herstellen der Gehäusekörper 4 einzelne Kavitäten verwendet. Die Vergussmasse wurde durch Zuleitungen eines (nicht dargestellten) Mouldwerkzeugs gepresst, so dass nach dem Entformen dickere Verbindungsstege 9 zu aus mehreren zusammen hängenden Halbleiterbauelementen 10 und Verbindungsstegen 6 bestehenden gefertigten Einheiten und die bereits beschriebenen Verbindungsstege 6 zwischen den Gehäusekörpern 4 vorhanden sind.In 2 are several light-emitting semiconductor components produced by the process according to the invention 10 shown. In this case, for the manufacture of the housing body 4 single cavities used. The potting compound was pressed by leads of a (not shown) mold tool, so that after demolding thicker connecting webs 9 to a plurality of interconnected semiconductor devices 10 and connecting bridges 6 existing manufactured units and the already described connecting webs 6 between the housing bodies 4 available.

Für die Handhabbarkeit der hergestellten Halbleiterbauelemente 10 bei nachfolgenden Fertigungsschritten ist es vorteilhaft, wenn zunächst an beiden Enden einer aus mehreren zusammen hängenden Halbleiterbauelementen 10 und Verbindungsstegen 6 bestehenden gefertigten Einheit jeweils ein Angussstück 7.1 und 7.2 verbleibt. Zur Vermeidung von Missgriffen ist es hilfreich, wenn beispielsweise alle auf einer Seite angeordneten Angussstücke 7.2 eine kleine Vertiefung 7.3 oder eine sonstige formliche Besonderheit als Missgriffssicherung aufweisen.For the handling of the manufactured semiconductor devices 10 In subsequent manufacturing steps, it is advantageous if initially at both ends of a plurality of semiconductor components hanging together 10 and connecting bridges 6 existing manufactured unit in each case a sprue piece 7.1 and 7.2 remains. To avoid misuse it is helpful if, for example, all arranged on one side sprues 7.2 a small depression 7.3 or have any other special formality as a seizure security.

Mit Hilfe der zunächst nicht entfernten Angussstücke 7.1 und 7.2 kann beispielsweise eine gefertigte Einheit nach dem Moulden aus dem Werkzeug entnommen werden, ohne dass die Halbleiterbauelemente 10 berührt und dadurch möglicherweise beschädigt werden. Weiterhin kann die gefertigte Einheit beim Heraustrennen aus dem Substrat 1 an diesen Angussstücken 7.1 und 7.2 gegriffen und danach zum Verzinnen der elektrischen Anschlüsse 5 (3) in ein Galvanikbad eingetaucht werden.With the help of the initially not removed sprue pieces 7.1 and 7.2 For example, a finished unit can be removed after the moulder from the tool, without the semiconductor devices 10 touched and possibly damaged. Furthermore, the finished unit when removing it from the substrate 1 on these sprues 7.1 and 7.2 gripped and then tinning the electrical connections 5 ( 3 ) are immersed in a galvanic bath.

3 zeigt drei noch mittels Verbindungsstegen 6 verbundene, nach dem erfindungsgemäßen Verfahren hergestellte lichtaussendende Halbleiterbauelemente 10 vor dem Galvanikprozess zum Verzinnen der elektrischen Anschlüsse 5. Jedes Halbleiterbauelement 10 weist neben dem (nicht sichtbaren) Halbleiterkörper 2 einen transparenten Gehäusekörper 4 und aus Anode 5.1 und Kathode 5.2 bestehende elektrische Anschlüsse 5 auf. Beim Galvanikprozess werden die durch Verbindungsstege 6 verbundenen Halbleiterbauelemente 10 verzinnt, d.h. mit den elektrischen Anschlüssen nach unten soweit in ein Bad aus flüssigem Zinn abgesenkt, bis die aus einer Kupferlegierung bestehenden Anschlüsse 5 vollständig ins Zinnbad eingetaucht sind. 3 shows three still by means of connecting webs 6 connected, produced by the novel process light-emitting semiconductor devices 10 before the electroplating process for tinning the electrical connections 5 , Each semiconductor device 10 points next to the (not visible) semiconductor body 2 a transparent housing body 4 and from anode 5.1 and cathode 5.2 existing electrical connections 5 on. In the electroplating process are the by connecting webs 6 connected semiconductor devices 10 tinned, ie with the electrical connections down so far lowered into a bath of liquid tin until the existing copper alloy connections 5 completely immersed in the tin bath.

Nach dem Herausziehen der noch mit einander verbundenen Halbleiterbauelemente 10 aus dem Zinnbad sind die Anschlüsse 5 mit einer Schicht aus Zinn überzogen, um sie vor Oxidation zu schützen. Nach dem Verzinnen der elektrischen Anschlüsse 5 werden die Verbindungsstege 6 entfernt, beispielsweise durch Sägen, Schneiden, Stanzen oder Brechen, und somit die Halbleiterbauelemente 10 vereinzelt.After pulling out the still interconnected semiconductor devices 10 from the tin bath are the connections 5 coated with a layer of tin to protect it from oxidation. After tinning the electrical connections 5 become the connecting bridges 6 removed, for example, by sawing, cutting, punching or breaking, and thus the semiconductor devices 10 sporadically.

Das Verzinnen der elektrischen Anschlüsse 5 mittels eines Galvanikprozesses kann vor oder nach dem Strukturieren der Unterseite 1.2, vor oder nach dem Vereinzeln der Halbleiterbauelemente 10 oder auch dann erfolgen, nachdem mehrere mittels Verbindungsstegen 6 miteinander verbundene Halbleiterbauelemente 10 aus dem Substrat 1 herausgetrennt worden sind.The tinning of the electrical connections 5 by means of a electroplating process, before or after structuring the underside 1.2 , before or after the separation of the semiconductor components 10 or even done after several by means of connecting webs 6 interconnected semiconductor devices 10 from the substrate 1 have been cut out.

4 zeigt die Unterseite eines vereinzelten, nach dem erfindungsgemäßen Verfahren hergestellten lichtaussendenden Halbleiterbauelements 10 mit elektrischen Anschlüssen 5.1 (Anode) und 5.2 (Kathode), bei dem noch Reste 6.1 eines zuvor abgetrennten Verbindungsstegs 6 zu sehen sind. Die Unterseite des fertig gestellten Halbleiterbauelements 10 ist identisch mit der Unterseite 1.2 des jetzt nicht mehr vorhandenen Substrats 1. Da das (hier nicht sichtbare) Halbleiterchip 2 direkt mit dem vergleichsweise großflächigen elektrischen Anschluss 5.2 verbunden ist, kann die im Halbleiterchip 2 entstehende Wärme problemlos abgeführt werden. 4 shows the underside of a singulated, produced by the novel process light-emitting semiconductor device 10 with electrical connections 5.1 (Anode) and 5.2 (Cathode), in which still remains 6.1 a previously separated connecting web 6 you can see. The underside of the completed semiconductor device 10 is identical to the bottom 1.2 of the now-defunct substrate 1 , Because the (not visible here) semiconductor chip 2 directly with the comparatively large electrical connection 5.2 connected in the semiconductor chip 2 arising heat can be dissipated easily.

5a zeigt eine perspektivische Ansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements 10 in Form einer Micro- SMD-Leuchtdiode mit seinen elektrischen Anschlüssen 5.1 und 5.2, dem Halbleiterchip 2, dem Bonddraht 3.1 und dem transparenten Gehäusekörper 4. Die Außenmaße des Halbleiterbauelements 10 betragen ca. 0,8 mm in der Breite, ca. 1,7 mm in der Länge und ca. 0,6 mm in der Höhe. 5a shows a perspective view of a semiconductor device produced by the method according to the invention 10 in the form of a micro SMD LED with its electrical connections 5.1 and 5.2 , the semiconductor chip 2 , the bonding wire 3.1 and the transparent housing body 4 , The outer dimensions of the semiconductor device 10 are about 0.8 mm in width, about 1.7 mm in length and about 0.6 mm in height.

In 5b sind zudem noch weitere Maße eines Halbleiterbauelements 10 dargestellt. Demnach beträgt die Breite jedes elektrischen Anschlusses 5.1 und 5.2 jeweils 0,7 mm, der Abstand dazwischen 0,3 mm. Das Halbleiterchip 2, bei dem es sich in diesem Fall um ein lichtaussendendes LED-Chip handelt, weist eine quaderförmige, fast würfelförmige Gestalt mit den Maßen von ungefähr 0,3 mm × 0,3 mm × 0,25 mm auf.In 5b are also other dimensions of a semiconductor device 10 shown. Accordingly, the width of each electrical connection is 5.1 and 5.2 each 0.7 mm, the distance between them 0.3 mm. The semiconductor chip 2 , which in this case is a light-emitting LED chip, has a cuboidal, almost cube-shaped shape with the dimensions of about 0.3 mm × 0.3 mm × 0.25 mm.

Verkleinerte Abmessungen werden erreicht, wenn der Bonddraht 3.1 nicht bogenförmig, sondern ungefähr rechteckig abgewinkelt vom Halbleiterchip 2 zur Anode 5.1 verläuft. Dadurch wird die Höhe des Halbleiterbauelements 10 um ca. 50 μm vermindert. Die Länge des Halbleiterbauelements 10 von 1,7 mm kann um wenigstens 0,5 mm verkürzt werden, wenn die Anode 5.1 verkürzt und der Abstand zur Kathode 5.2 verringert wird. Die verkürzte Anode 5.1 ist damit auch optisch leicht von der Kathode 5.2 zu unterscheiden.Reduced dimensions are achieved when the bonding wire 3.1 not arcuate, but approximately rectangular angled from the semiconductor chip 2 to the anode 5.1 runs. As a result, the height of the semiconductor component 10 is reduced by approximately 50 μm. The length of the semiconductor device 10 1.7 mm can be shortened by at least 0.5 mm when the anode 5.1 shortened and the distance to the cathode 5.2 is reduced. The shortened anode 5.1 is therefore also optically easy from the cathode 5.2 to distinguish.

Die 5c-e zeigen perspektivische Ansichten mehrerer nach dem erfindungsgemäßen Verfahren hergestellter Halbleiterbauelemente 10 mit in den Gehäusekörper 4 integrierten optischen Auskopplungen und Ankopplungen. So zeigt 5c ein Halbleiterbauelement 10 mit einer in den Gehäusekörper 4 integrierten sphärische oder asphärische Linse 18. Eine günstiger herzustellende zylindrische Linse 19, die in den Gehäusekörper 4 eines Halbleiterbauelements 10 integriert ist, ist in 5d dargestellt. Und aus der 5e geht eine Aufnahme 20 mit einer Öffnung 21 hervor. Die Öffnung 21 dient beispielsweise dazu, einen (nicht dargestellten) Lichtwellenleiter anzukoppeln, indem der Lichtwellenleiter in diese Öffnung 21 eingesteckt wird. Weitere Linsenformen und optische Ankopplungen, wie sie von Leuchtdioden her bekannt sind, sind ebenfalls problemlos herstellbar.The 5c -e show perspective views of several semiconductor devices produced by the method according to the invention 10 with in the housing body 4 integrated optical couplings and couplings. So shows 5c a semiconductor device 10 with one in the housing body 4 integrated spherical or aspherical lens 18 , A cheaper to produce cylindrical lens 19 in the housing body 4 a semiconductor device 10 is integrated in is 5d shown. And from the 5e is a recording 20 with an opening 21 out. The opening 21 serves, for example, to couple a (not shown) optical fiber by the optical fiber in this opening 21 is inserted. Other lens shapes and optical couplings, as they are known from light-emitting diodes forth, are also easily manufactured.

6 zeigt perspektivische Darstellungen zur Erläuterung verschiedener Arbeitsschritte einer zweiten Version des erfindungsgemäßen Herstellungsverfahrens, wiederum am Beispiel lichtaussendender Halbleiterbauelemente 10, die auch auf einem Substrat, diesmal jedoch in Form eines länglichen metallenen Trägerband 11 in Reihen aufgebaut werden. 6 shows perspective views for explaining various steps of a second version of the manufacturing method according to the invention, again using the example of light-emitting semiconductor devices 10 also on a substrate, but this time in the form of an elongated metal carrier tape 11 be built in rows.

Wie bei der ersten Version des erfindungsgemäßen Herstellungsverfahrens wird in den meisten Fällen zu einem bestimmten Zeitpunkt an allen auf dem Substrat 11 aufzubauenden Halbleiterbauelementen 10 nur ein bestimmter Arbeitsschritt (z.B. Bestücken, Bonden, Moulden) ausgeführt. Mit besonders aufgebauten Fertigungsmaschinen ist es aber auch möglich, verschiedene Arbeitsschritte parallel auszuführen, beispielsweise Aufkleben eines Halbleiterchips 2 und anschließend sofort Drahtbonden.As with the first version of the manufacturing process of the present invention, in most cases at any given time, all of the substrate becomes 11 to be built semiconductor devices 10 only a certain work step (eg equipping, bonding, Moulden) executed. With specially constructed production machines, it is also possible to perform different steps in parallel, for example, sticking a semiconductor chip 2 and then wire bonding immediately.

Beispielsweise wird gemäß der 6 zu einem bestimmten Zeitpunkt an einer ersten Arbeitsstation 12 ein Halbleiterchip 2 mittels eines leitfähigen Klebstoffs, mittels eines Lotes oder durch thermisches Chipbonden, jeweils bei entsprechend ausgestalteten Rückseitenkontakten der Halbleiterchips 2, auf der Oberseite des Trägerbands 11 kontaktiert. Danach wird an einer zweiten Arbeitsstation 13 der Vorderseitenkontakt des Halbleiterchips 2 mittels eines Bonddrahtes 3.1 mit der Oberfläche des Trägerbandes 11 verbunden, darauf hin an einer dritten Arbeitsstation 14 der Halbleiterchip 2 samt dem Bonddraht 3.1 mit einem Gehäusekörper 4 aus transparentem, thermoplastischem Kunststoff eingekapselt, wobei Verbindungsstege 6 entstehen, später an einer vierten Arbeitsstation 15 die Unterseite des Trägerbandes 11 strukturiert und zuletzt an einer fünften Arbeitsstation 16 die elektrischen Anschlüsse 5 der Halbleiterbauelemente 10 verzinnt.For example, according to the 6 at a certain time at a first workstation 12 a semiconductor chip 2 by means of a conductive adhesive, by means of a solder or by thermal chip bonding, in each case with appropriately designed rear side contacts of the semiconductor chips 2 , on the top of the carrier tape 11 contacted. After that, at a second workstation 13 the front side contact of the semiconductor chip 2 by means of a bonding wire 3.1 with the surface of the carrier tape 11 connected to a third workstation 14 the semiconductor chip 2 including the bonding wire 3.1 with a housing body 4 encapsulated in transparent, thermoplastic plastic, with connecting webs 6 emerge, later at a fourth workstation 15 the underside of the carrier tape 11 structured and last at a fifth workstation 16 the electrical connections 5 the semiconductor devices 10 tinned.

An weiteren Arbeitsstationen werden beispielsweise die fast fertiggestellten Halbleiterbauelemente 10 mittels Prüfspitzen 17 auf ihre Funktion hin getestet und die Verbindungsstege 6 entfernt. Beliebige weitere Arbeitsschritte können folgen, wie z.B. Reinigung und Verpackung.At other workstations, for example, the almost completed semiconductor devices 10 using probes 17 tested for their function and the connecting bridges 6 away. Any further steps may follow, such as cleaning and packaging.

Das am Beispiel vom lichtaussendenden Halbleiterbauelementen (Micro-SMD-Leuchtdiode) in zwei Versionen beschriebene Verfahren eignet sich auch für die Herstellung anderer oberflächenmontierter elektronischer Halbleiterbauelemente mit sehr kleinen Abmessungen, wie mehrfarbige Leuchtdioden, Dioden, Transistoren und integrierte Schaltkreise. Hierfür ist in vielen Fällen die Verwendung lichtundurchlässiger Vergussmasse sinnvoll. Benötigt ein Halbleiterbauelement mehr als zwei elektrische Anschlüsse, wie dies bei mehrfarbigen Leuchtdioden, Transistoren und vor allem bei integrierten Schaltkreisen der Fall ist, muss die Strukturierung des Substrats (Trägerplatte oder Trägerband) entsprechend angepasst werden, was jedoch für einen einschlägigen Fachmann kein Problem darstellt. Die anfangs genannten Vorteile des erfindungsgemäßen Herstellverfahrens bleiben auch bei derartigen Modifikationen voll erhalten.The using the example of light-emitting semiconductor devices (micro SMD LED) in two Versions described method is also suitable for the production other surface mount electronic semiconductor devices with very small dimensions, like multicolored light emitting diodes, diodes, transistors and integrated Circuits. Therefor is in many cases the use of opaque Sealing compound makes sense. requires a semiconductor device more than two electrical connections, like this in multicolor light emitting diodes, transistors and especially in integrated Circuitry is the case, the structuring of the substrate needs (Support plate or carrier tape) be adjusted accordingly, but for a relevant expert no problem. The initially mentioned advantages of the production process according to the invention remain fully preserved even with such modifications.

Claims (27)

Verfahren zum Herstellen elektronsicher Halbleiterbauelemente (10) zur Oberflächenmontage mit den folgenden Verfahrensschritten: (a) Bereitstellen eines leitfähigen Substrats (1; 11), (b) Befestigen eines Halbleiterkörpers (2) auf einer ersten Oberflächenseite (1.1) des Substrats (1; 11), wobei eine erste elektrische Verbindung (3.2) zwischen einem ersten Kontakt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) hergestellt wird, (c) Herstellen einer zweiten elektrischen Verbindung (3.1) vom Halbleiterkörper (2) zur ersten Oberflächenseite (1.1) des Substrats (1; 11), (d) Herstellen eines Gehäusekörpers (4) durch Einkapseln des Halbleiterkörpers (2) und der ersten und zweiten elektrischen Verbindungen (3.1, 3.2) mit einem isolierenden Material und (e) Herstellen von elektrisch voneinander isolierten Anschlussflächen (5, 5.1, 5.2) durch Teilen des Substrats (1; 11) von einer zweiten, der ersten Oberflächenseite (1.1) gegenüberliegenden Seite (1.2).Method for producing electronic semiconductor components ( 10 ) for surface mounting, comprising the following steps: (a) providing a conductive substrate ( 1 ; 11 ), (b) fixing a semiconductor body ( 2 ) on a first surface side ( 1.1 ) of the substrate ( 1 ; 11 ), wherein a first electrical connection ( 3.2 ) between a first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ), (c) producing a second electrical connection ( 3.1 ) of the semiconductor body ( 2 ) to the first surface side ( 1.1 ) of the substrate ( 1 ; 11 ), (d) producing a housing body ( 4 ) by encapsulating the semiconductor body ( 2 ) and the first and second electrical connections ( 3.1 . 3.2 ) with an insulating material and (e) producing electrically isolated from each other pads ( 5 . 5.1 . 5.2 ) by dividing the substrate ( 1 ; 11 ) from a second, the first surface side ( 1.1 ) opposite side ( 1.2 ). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) mittels eines leitfähigen Klebstoffes hergestellt wird.Method according to claim 1, characterized in that the first electrical connection ( 3.2 ) between the first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is made by means of a conductive adhesive. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) mittels eines Lotes hergestellt wird.Method according to claim 1, characterized in that the first electrical connection ( 3.2 ) between the first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is produced by means of a solder. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) durch thermisches Chipbonden hergestellt wird.Method according to claim 1, characterized in that the first electrical connection ( 3.2 ) between the first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) by ther Mixed chip bonding is produced. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweite elektrische Verbindung (3.1) zwischen einem zweiten Kontakt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) mittels eines Bonddrahtes hergestellt wird.Method according to one of claims 1 to 4, characterized in that the second electrical connection ( 3.1 ) between a second contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is produced by means of a bonding wire. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Herstellen des Gehäusekörpers (4) durch einen Mouldprozess erfolgt.Method according to one of claims 1 to 5, characterized in that the manufacture of the housing body ( 4 ) takes place through a molding process. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass es sich bei dem isolierenden Material um einen thermoplastischen Kunststoff handelt.Method according to one of claims 1 to 6, characterized that the insulating material is a thermoplastic Plastic acts. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Substrat (1; 11) mehrere Halbleiterkörper (2) befestigt werden.Method according to one of the preceding claims, characterized in that on the substrate ( 1 ; 11 ) a plurality of semiconductor bodies ( 2 ) are attached. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Halbleiterkörper (2) regelmäßig auf dem Substrat (1; 11) angeordnet werden.Method according to claim 8, characterized in that the semiconductor bodies ( 2 ) regularly on the substrate ( 1 ; 11 ) to be ordered. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Halbleiterkörper (2) auf dem Substrat (1; 11) in Reihen angeordnet werden.Method according to claim 8 or 9, characterized in that the semiconductor bodies ( 2 ) on the substrate ( 1 ; 11 ) are arranged in rows. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Halbleiterkörper (2) auf dem Substrat (1; 11) in Reihen und Spalten angeordnet werden.Method according to one of claims 8 to 10, characterized in that the semiconductor body ( 2 ) on the substrate ( 1 ; 11 ) are arranged in rows and columns. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass jeder der auf dem Substrat (1; 11) befestigten Halbleiterkörper (2) jeweils mit einem Gehäusekörper (2) versehen wird.Method according to one of claims 1 to 11, characterized in that each of the on the substrate ( 1 ; 11 ) attached semiconductor body ( 2 ) each with a housing body ( 2 ). Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Gehäusekörper (4) aller Halbleiterkörper (2) gleichzeitig hergestellt werden.Method according to one of claims 1 to 12, characterized in that the housing body ( 4 ) of all semiconductor bodies ( 2 ) are produced simultaneously. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Gehäusekörper (4) aller in einer Reihe oder Spalte angeordne ten Halbleiterbauelemente (10) nach dem Herstellen des Gehäusekörpers (4) mittels Verbindungsstege (6) miteinander verbunden bleiben.Method according to one of claims 10 to 13, characterized in that the housing body ( 4 ) of all arranged in a row or column th semiconductor devices ( 10 ) after manufacturing the housing body ( 4 ) by means of connecting webs ( 6 ) stay connected. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass an beiden Enden der miteinander durch Verbindungsstege (6) verbundenen Halbleiterbauelement (10) jeweils ein Angussstück (7.1, 7.2) verbleibt.A method according to claim 14, characterized in that at both ends of each other by connecting webs ( 6 ) connected semiconductor device ( 10 ) each a sprue piece ( 7.1 . 7.2 ) remains. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass beim Herstellen der Anschlussflächen (5, 5.1, 5.2) das Substrat (1; 11) gleichzeitig sowohl in einem Teilbereich unterhalb des Gehäusekörpers (4) als auch entlang des Umrisses des Gehäusekörpers (4) durchtrennt wird.Method according to one of claims 1 to 15, characterized in that during the production of the connection surfaces ( 5 . 5.1 . 5.2 ) the substrate ( 1 ; 11 ) simultaneously both in a partial area below the housing body ( 4 ) as well as along the outline of the housing body ( 4 ) is severed. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass beim Herstellen der Anschlussflächen (5, 5.1, 5.2) das Substrat (1; 11) in einem Teilbereich unterhalb des Gehäusekörpers (4) durchtrennt wird und entlang des Umrisses des Gehäusekörpers (4) Sollbruchstellen hergestellt werden.Method according to one of claims 1 to 15, characterized in that during the production of the connection surfaces ( 5 . 5.1 . 5.2 ) the substrate ( 1 ; 11 ) in a partial area below the housing body ( 4 ) and along the outline of the housing body ( 4 ) Predetermined breaking points are produced. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Substrat (1; 11) zum Vereinzeln der Halbleiterbauelemente (10) entlang der Sollbruchstellen gebrochen wird.Method according to claim 17, characterized in that the substrate ( 1 ; 11 ) for separating the semiconductor components ( 10 ) is broken along the predetermined breaking points. Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, dass das Substrats (1; 11) mittels Fotolithografie maskiert wird.Method according to one of claims 16 or 17, characterized in that the substrate ( 1 ; 11 ) is masked by photolithography. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Teilen des Substrats (1; 11) mit einem Laser erfolgt.Method according to one of claims 1 to 17, characterized in that the dividing of the substrate ( 1 ; 11 ) with a laser. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Teilen des Substrats (1; 11) durch Schneiden, Scheren, Stanzen oder Sägen vorgenommen wird.Method according to one of claims 1 to 17, characterized in that the dividing of the substrate ( 1 ; 11 ) by cutting, shearing, punching or sawing. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass als Substrat (1; 11) eine metallene Trägerplatte verwendet wird.Method according to one of claims 1 to 21, characterized in that as a substrate ( 1 ; 11 ) a metal support plate is used. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass als Substrat (1; 11) ein längliches metallenes Trägerband verwendet wird.Method according to one of claims 1 to 21, characterized in that as a substrate ( 1 ; 11 ) an elongated metallic carrier tape is used. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (1; 11) aus einer Kupferlegierung besteht.Method according to one of the preceding claims, characterized in that the substrate ( 1 ; 11 ) consists of a copper alloy. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Anschlussflächen (5, 5.1, 5.2) verzinnt werden.Method according to claim 24, characterized in that the connection surfaces ( 5 . 5.1 . 5.2 ) are tinned. Verwendung des Verfahren nach einem der vorangehenden Ansprüche zum Herstellen von lichtaussendenden Halbleiterbauelementen (10).Use of the method according to one of the preceding claims for producing light-emitting semiconductor components ( 10 ). Verwendung des Verfahren nach einem der Ansprüche 1 bis 25 zum Herstellen von aktiven und passiven Halbleiterbauelementen wie Dioden, Transistoren und integrierten Schaltkreisen.Use of the method according to one of claims 1 to 25 for manufacturing active and passive semiconductor devices such as diodes, transistors and integrated circuits.
DE10008203A 2000-02-23 2000-02-23 Method for producing electronic semiconductor components Expired - Lifetime DE10008203B4 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10008203A DE10008203B4 (en) 2000-02-23 2000-02-23 Method for producing electronic semiconductor components
TW089126662A TW478183B (en) 2000-02-23 2000-12-14 Method for manufacturing electronic semiconductor elements
JP2001043956A JP2001274463A (en) 2000-02-23 2001-02-20 Manufacturing method for semiconductor electronic element
KR1020010008943A KR20010085475A (en) 2000-02-23 2001-02-22 Method for manufacturing electronic semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10008203A DE10008203B4 (en) 2000-02-23 2000-02-23 Method for producing electronic semiconductor components

Publications (2)

Publication Number Publication Date
DE10008203A1 DE10008203A1 (en) 2001-08-30
DE10008203B4 true DE10008203B4 (en) 2008-02-07

Family

ID=7631937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10008203A Expired - Lifetime DE10008203B4 (en) 2000-02-23 2000-02-23 Method for producing electronic semiconductor components

Country Status (4)

Country Link
JP (1) JP2001274463A (en)
KR (1) KR20010085475A (en)
DE (1) DE10008203B4 (en)
TW (1) TW478183B (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128271C1 (en) * 2001-06-12 2002-11-28 Liz Electronics Corp Diode manufacturing method uses shaker with reception openings for alignment of diode chips before adhering to lower conductor layers provided by base plate
DE10153615C1 (en) * 2001-10-31 2003-07-24 Osram Opto Semiconductors Gmbh Electronic component manufacturing method has several components formed on components sections of lead frame before separation from latter
DE10210841B4 (en) * 2002-03-12 2007-02-08 Assa Abloy Identification Technology Group Ab Module and method for the production of electrical circuits and modules
WO2004017407A1 (en) 2002-07-31 2004-02-26 Osram Opto Semiconductors Gmbh Surface-mounted semiconductor component and method for the production thereof
DE10234978A1 (en) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Surface-mounted semiconductor component used in the production of luminescent diodes in mobile telephone keypads comprises a semiconductor chip, external electrical connections, and a chip casing
DE10237084A1 (en) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Electrically conductive frame with a semiconductor light diode, to illuminate a mobile telephone keypad, has a layered structure with the electrical connections and an encapsulated diode chip in very small dimensions
US10340424B2 (en) 2002-08-30 2019-07-02 GE Lighting Solutions, LLC Light emitting diode component
US7224000B2 (en) 2002-08-30 2007-05-29 Lumination, Llc Light emitting diode component
US7800121B2 (en) 2002-08-30 2010-09-21 Lumination Llc Light emitting diode component
DE10245892A1 (en) 2002-09-30 2004-05-13 Siemens Ag Illumination device for backlighting an image display device
DE10250911B4 (en) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Method for producing an envelope and / or at least part of a housing of an optoelectronic component
DE10258193B4 (en) 2002-12-12 2014-04-10 Osram Opto Semiconductors Gmbh Method for producing light-emitting diode light sources with luminescence conversion element
DE10341186A1 (en) * 2003-09-06 2005-03-31 Martin Michalk Method and device for contacting semiconductor chips
JP4031784B2 (en) * 2004-07-28 2008-01-09 シャープ株式会社 Light emitting module and manufacturing method thereof
JP4870950B2 (en) * 2005-08-09 2012-02-08 株式会社光波 Light emitting light source unit and planar light emitting device using the same
DE102005041064B4 (en) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Surface-mountable optoelectronic component and method for its production
US7842960B2 (en) 2006-09-06 2010-11-30 Lumination Llc Light emitting packages and methods of making same
DE102007049160B4 (en) * 2007-10-13 2010-01-28 Carl Baasel Lasertechnik Gmbh & Co. Kg A method of separating grouped into a group, having a Kunststoffvergusskörper chip housings
DE102008010512A1 (en) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelectronic component, particularly light emitting diode or photodiode, has semiconductor chip with chip lower side, and two electrical bondings with contact lower sides
DE102008014927A1 (en) 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
US8593040B2 (en) 2009-10-02 2013-11-26 Ge Lighting Solutions Llc LED lamp with surface area enhancing fins
JP4951090B2 (en) * 2010-01-29 2012-06-13 株式会社東芝 LED package
DE102011102590A1 (en) * 2011-05-27 2012-11-29 Osram Opto Semiconductors Gmbh Method for producing light-emitting diode components
KR102032392B1 (en) * 2012-02-10 2019-10-16 루미리즈 홀딩 비.브이. Molded lens forming a chip scale led package and method of manufacturing the same
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
DE102014102810A1 (en) 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Production of optoelectronic components
DE102016124983A1 (en) 2016-12-20 2018-06-21 Osram Opto Semiconductors Gmbh VIDEO WALL MODULE

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989008927A1 (en) * 1988-03-15 1989-09-21 Siemens Aktiengesellschaft Assembly process for producing led rows
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
DE19544980A1 (en) * 1994-12-06 1996-06-13 Sharp Kk Light emitting diode module for e.g. display panel, LCD back light
JPH08298345A (en) * 1995-04-26 1996-11-12 Shichizun Denshi:Kk Chip type light emitting diode
JPH10173241A (en) * 1996-12-12 1998-06-26 Sharp Corp Chip-type led and manufacture thereof
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
DE19927873A1 (en) * 1998-06-19 1999-12-23 Nat Semiconductor Corp Testing of chip-scale-housings for ICs with which plate is provided on which several chip-scale-housings are applied
EP0999587A2 (en) * 1998-11-05 2000-05-10 Shinko Electric Industries Co. Ltd. Production of semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
WO1989008927A1 (en) * 1988-03-15 1989-09-21 Siemens Aktiengesellschaft Assembly process for producing led rows
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
DE19544980A1 (en) * 1994-12-06 1996-06-13 Sharp Kk Light emitting diode module for e.g. display panel, LCD back light
JPH08298345A (en) * 1995-04-26 1996-11-12 Shichizun Denshi:Kk Chip type light emitting diode
JPH10173241A (en) * 1996-12-12 1998-06-26 Sharp Corp Chip-type led and manufacture thereof
DE19927873A1 (en) * 1998-06-19 1999-12-23 Nat Semiconductor Corp Testing of chip-scale-housings for ICs with which plate is provided on which several chip-scale-housings are applied
EP0999587A2 (en) * 1998-11-05 2000-05-10 Shinko Electric Industries Co. Ltd. Production of semiconductor device

Also Published As

Publication number Publication date
JP2001274463A (en) 2001-10-05
DE10008203A1 (en) 2001-08-30
KR20010085475A (en) 2001-09-07
TW478183B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
DE10008203B4 (en) Method for producing electronic semiconductor components
DE19746893B4 (en) Optoelectronic component with heat sink in the base part and method for the production
EP1540745B1 (en) Production method for leadframe-based component housing
DE10321692B9 (en) Improvement of wire contactability in a packaged sensor assembly
DE19544980A1 (en) Light emitting diode module for e.g. display panel, LCD back light
WO2017032772A1 (en) Laser component and method for producing same
DE102011056706B4 (en) Method for producing optoelectronic semiconductor components, arrangement and optoelectronic semiconductor component
DE10306557A1 (en) Method for producing an electrical lead frame, method for producing a surface-mountable semiconductor component and lead frame strips
WO2014037263A1 (en) Housing for an optical component, assembly, method for producing a housing and method for producing an assembly
EP1622237A1 (en) Electronic or optical device, and method implemented
DE112014004347B4 (en) Optoelectronic component and process for its production
DE102013224581A1 (en) Optoelectronic component and method for its production
DE102014106158B4 (en) Method for testing electronic components and semiconductor strip assembly
WO2016150841A1 (en) Optoelectronic component and method for producing same
WO2015086665A1 (en) Optoelectronic component
WO2016102474A1 (en) Optoelectronic component and method for producing same
EP2452547B1 (en) Electronic component
DE112016000307B4 (en) Lead frame and method for producing a chip housing and method for producing an optoelectronic component
DE10234978A1 (en) Surface-mounted semiconductor component used in the production of luminescent diodes in mobile telephone keypads comprises a semiconductor chip, external electrical connections, and a chip casing
DE102016103354A1 (en) OPTOELECTRONIC COMPONENT WITH A LADDER FRAME
DE4441052A1 (en) Carrier element for electronic module for insertion into e.g. smart card
DE10153615C1 (en) Electronic component manufacturing method has several components formed on components sections of lead frame before separation from latter
DE3731969C2 (en)
DE102019100794A1 (en) LASER DEVICE AND METHOD FOR PRODUCING A LASER DEVICE
DE2426157A1 (en) Holding device for electronic components - has holding plate with through slot and component connections

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right