DE10008203A1 - Manufacturing electronic semiconducting components involves attaching semiconducting body to conductive substrate, making electrical connections, encapsulating body, dividing substrate - Google Patents

Manufacturing electronic semiconducting components involves attaching semiconducting body to conductive substrate, making electrical connections, encapsulating body, dividing substrate

Info

Publication number
DE10008203A1
DE10008203A1 DE10008203A DE10008203A DE10008203A1 DE 10008203 A1 DE10008203 A1 DE 10008203A1 DE 10008203 A DE10008203 A DE 10008203A DE 10008203 A DE10008203 A DE 10008203A DE 10008203 A1 DE10008203 A1 DE 10008203A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
housing body
surface side
semiconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10008203A
Other languages
German (de)
Other versions
DE10008203B4 (en
Inventor
Peter Muehleck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Vishay Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Semiconductor GmbH filed Critical Vishay Semiconductor GmbH
Priority to DE10008203A priority Critical patent/DE10008203B4/en
Priority to TW089126662A priority patent/TW478183B/en
Priority to JP2001043956A priority patent/JP2001274463A/en
Priority to KR1020010008943A priority patent/KR20010085475A/en
Publication of DE10008203A1 publication Critical patent/DE10008203A1/en
Application granted granted Critical
Publication of DE10008203B4 publication Critical patent/DE10008203B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

The method involves providing a conductive substrate (1), attaching a semiconducting body (2) to a first surface side of the substrate, making electrical connections (3.1,3.2) from the body to the first surface side, making a housing body (4) by encapsulating the semiconducting body and connections with insulating material and making mutually electrically insulated connection surfaces (5.1,5.2) by dividing the substrate from a second side. Independent claims are also included for the following: the use of the method for manufacturing light emitting semiconducting components and the use of the method for manufacturing active and passive semiconducting components.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen elektronischer Halbleiterbauelemente zur Oberflächenmontage nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a method for producing electronic Semiconductor components for surface mounting according to the preamble of Claim 1.

Ein solches Herstellverfahren nach dem Stand der Technik ist beispielsweise aus der deutschen Offenlegungsschrift DE 195 44 980 A1 bekannt. Bei die­ sem Herstellverfahren werden lichtemittierende Bauelemente dadurch hergestellt, indem auf der Unterseite eines isolierenden Substrats elektri­ sche Anschlüsse ausgebildet, auf die Oberseite geführt und dort mittels ei­ nes leitenden Verbindungsmittels wie Lot mit der n-seitigen und p-seitigen Elektrode eines LED-Chips verbunden werden. LED-Chip und das leitende Verbindungsmittel auf dem isolierenden Substrat werden durch ein licht­ durchlässiges Harz abgedichtet.Such a manufacturing process according to the prior art is, for example known from German published patent application DE 195 44 980 A1. At the Sem manufacturing process thereby light-emitting components made by electri on the underside of an insulating substrate cal connections formed, led to the top and there by means of egg a conductive connection means such as solder with the n-sided and p-sided Electrode of an LED chip can be connected. LED chip and the conductive Connection means on the insulating substrate are light permeable resin sealed.

Dieses Herstellverfahren weist jedoch den Nachteil auf, dass die damit her­ gestellten lichtemittierenden Bauelemente vergleichsweise große Abmes­ sungen aufweisen, dass eine strukturierte Leiterplatte gebraucht wird und Kontaktierungen von der Unterseite der Leiterplatte aufwendig auf ihre Oberseite geführt werden müssen.However, this manufacturing process has the disadvantage that it comes from provided light-emitting components comparatively large dimensions solutions that a structured circuit board is needed and Contacts from the bottom of the circuit board to their complex Top must be guided.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbe­ griff des Anspruchs 1 so zu gestalten, dass elektronische Halbleiterbauele­ mente mit sehr kleinen Abmessungen kostengünstig und auf einfache Art und Weise massenweise hergestellt werden können.The invention has for its object a method according to the Oberbe handle of claim 1 so that electronic semiconductor devices elements with very small dimensions inexpensively and easily and can be mass-produced.

Gelöst wird diese Aufgabe durch ein Verfahren mit den im Anspruch 1 an­ gegebenen Merkmalen. This problem is solved by a method with the in claim 1 given characteristics.  

Nach dem Verfahren des Anspruchs 1 hergestellte elektronische Halbleiter­ bauelemente weisen die Vorteile auf, dass sie einfach und kostengünstig herzustellen sind und die Kontaktflächen des Bauelements nicht mit dem Material der Verkapselung verunreinigt sind. Weiterhin ist für eine gute Ab­ leitung der im Halbleiterkörper entstehenden Wärme gesorgt.Electronic semiconductors produced by the method of claim 1 Components have the advantages that they are simple and inexpensive are to be produced and the contact surfaces of the component are not connected to the Encapsulation material is contaminated. Furthermore, for a good ab conduction of the heat generated in the semiconductor body.

Die Erfindung eignet sich zur Herstellung lichtaussendender Bauelemente kleinster Bauform, die als Lichtquellen in Anzeigetafeln, als Hintergrundbe­ leuchtung für Flüssigkristallanzeigen und in Lichtschaltern verwendet wer­ den, und weiterhin für aktive und passive elektronische Bauelemente wie Dioden, Transistoren und integrierte Schaltkreise.The invention is suitable for producing light-emitting components smallest design, used as light sources in display boards, as background lighting for liquid crystal displays and used in light switches den, and continue for active and passive electronic components such as Diodes, transistors and integrated circuits.

Vorteilhafte Ausgestaltungen des Verfahrens nach Anspruch 1 sind in den Unteransprüchen angegeben.Advantageous embodiments of the method according to claim 1 are in the Subclaims specified.

Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfe­ nahme der Zeichnung erläutert. Es zeigenThe invention will now be described with the aid of an exemplary embodiment Taking the drawing explained. Show it

Fig. 1a-d: perspektivische Darstellungen zur Erläuterung verschiedener Ar­ beitsschritte einer ersten Version des erfindungsgemäßen Her­ stellungsverfahrens, am Beispiel lichtaussendender Halbleiter­ bauelemente, die auf einem Substrat aufgebaut werden, Fig. 1a-d are perspective views for explaining different Ar beitsschritte a first version of the invention Her approval process, devices on the example of light emitting semiconductors which are constructed on a substrate,

Fig. 2: eine perspektivische Ansicht mehrerer nach dem erfindungsge­ mäßen Verfahren hergestellter, lichtaussendender Halbleiter­ bauelemente nach dem Mouldprozess, Fig. 2 is a perspective view of several prepared according to the method erfindungsge MAESSEN, light emitting semiconductor devices according to the Mouldprozess,

Fig. 3: eine perspektivische Ansicht mehrerer gemouldeter und noch miteinander verbundener lichtaussendender Halbleiterbauele­ mente, Fig. 3 is a perspective view of a plurality of interconnected light emitting gemouldeter and still Halbleiterbauele elements,

Fig. 4: eine perspektivische Ansicht der Unterseite eines vereinzelten, nach dem erfindungsgemäßen Verfahren hergestellten lichtaus­ sendenden Halbleiterbauelements mit verzinnten elektrischen Anschlüssen, FIG. 4 shows a perspective view of the underside of an isolated, produced by the novel process transmitting light from the semiconductor device with tinned electrical terminals,

Fig. 5a: eine perspektivische Ansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements mit Außenmaßen, FIG. 5a is a perspective view of a semiconductor device manufactured by the inventive method with external dimensions,

Fig. 5b: eine Seitenansicht eines nach dem erfindungsgemäßen Verfah­ ren hergestellten Halbleiterbauelements mit Innenmaßen FIG. 5b is a side view of a according to the inventive procedural semiconductor device manufactured with internal dimensions ren

Fig. 5c-e: perspektivische Ansichten mehrerer nach dem erfindungsgemä­ ßen Verfahren hergestellter Halbleiterbauelemente mit in den Gehäusekörper integrierten optischen Ankopplungen und Aus­ kopplungen und Fig. 5c-e multiple produced according to the inventive method SEN semiconductor devices couplings perspective views with integrated into the housing body optical couplings and off, and

Fig. 6: perspektivische Darstellungen zur Erläuterung verschiedener Ar­ beitsschritte einer zweiten Version des erfindungsgemäßen Her­ stellungsverfahrens, am Beispiel lichtaussendender Halbleiter­ bauelemente, die auf einem länglichen Trägerband aufgebaut werden. Fig. 6: perspective views to explain various Ar beitsschritte a second version of the manufacturing method according to the invention, using light-emitting semiconductor components as an example, which are constructed on an elongated carrier tape.

Die Fig. 1a bis 1d zeigen perspektivische Darstellungen zur Erläuterung ver­ schiedener Arbeitsschritte einer ersten Version des erfindungsgemäßen Herstellungsverfahrens, am Beispiel lichtaussendender Halbleiterbauele­ mente 10 (Micro-SMD-Leuchtdioden), die auf einem leitfähigen Substrat 1 aufgebaut werden. Figs. 1a to 1d are perspective views for explaining ver VARIOUS steps of a first version of the manufacturing method according to the invention, the example of light emitting elements Halbleiterbauele 10 (micro-SMD light-emitting diodes), which are constructed on a conductive substrate 1.

Fig. 1a zeigt ein leitfähiges Substrat 1 mit einer Oberseite als erster Oberflä­ chenseite 1.1, einer Unterseite als zweiter Oberflächenseite 1.2 und einer abgeschnittenen Ecke 1.3 als sogenannte Missgriffssicherung zum Schutz vor falscher Orientierung des Substrats 1. Als leitfähiges Substrat 1 dient beispielsweise eine rechteckige metallene Trägerplatte aus einer Kupferle­ gierung oder einem vergleichbaren Material. Auf der Oberseite 1.1 des Sub­ strats 1 sollen beispielsweise lichtaussendende Halbleiterkörper regelmäßig, beispielsweise matrixmäßig in Reihen und Spalten, angeordnet werden. Auf der Unterseite 1.2 werden zu einem späteren Zeitpunkt elektrische An­ schlussflächen (Anschlüsse, Elektroden) 5 der herzustellenden Halbleiter­ bauelemente strukturiert. Die Größe des Substrats 1 entspricht in etwa Scheckkartengröße, richtet sich aber nach Anzahl der Halbleiterbauelemen­ te 10, die darauf aufgebaut werden sollen, und nach den Abmessungen der verwendeten Fertigungseinrichtungen; die Dicke des Substrats 1 beträgt etwa 125 µm. Zum Transport und zur Fixierung in den Fertigungseinrichtun­ gen dienen Transportöffnungen 8. FIG. 1 a shows a conductive substrate 1 with an upper side as the first surface side 1.1 , a lower side as a second surface side 1.2 and a cut corner 1.3 as a so-called misuse protection to protect against incorrect orientation of the substrate 1 . For example, a rectangular metal carrier plate made of a copper alloy or a comparable material is used as the conductive substrate 1 . On the top 1.1 of the substrate 1 , for example, light-emitting semiconductor bodies are to be arranged regularly, for example in a matrix in rows and columns. On the underside 1.2 , electrical connection surfaces (connections, electrodes) 5 of the semiconductor components to be produced are structured at a later time. The size of the substrate 1 corresponds approximately to credit card size, but depends on the number of semiconductor devices 10 , which are to be built on it, and on the dimensions of the manufacturing equipment used; the thickness of the substrate 1 is approximately 125 μm. Transport openings 8 are used for transport and for fixing in the production facilities.

In einem ersten Schritt werden beispielsweise lichtaussendende Halbleiter­ körper 2 auf der ersten Oberflächenseite 1.1 des Substrats 1 befestigt. So­ mit dient das Substrat 1 unter anderem als Träger für die lichtaussenden­ den Halbleiterkörper oder Halbleiterchips 2, wie in Fig. 1b dargestellt. Jedes lichtaussendende Halbleiterchip 2 wird zum Befestigen auf dem Substrat 1 zweckmäßigerweise maschinell auf die Oberflächenseite 1.1 des Substrats 1 aufgesetzt. Gleichzeitig wird eine erste elektrische Verbindung vom Halblei­ terkörper 2 zur ersten Oberflächenseite 1.1 des Substrats 1 hergestellt, in­ dem der nach unten gerichtete Rückseitenkontakt des Halbleiterchips 2 mittels eines leitfähigen Klebstoffes 3.2 (Fig. 5b) wie Silberleitklebstoff an einem ersten Anschlusspunkt elektrisch leitend mit der Oberseite 1.1 ver­ bunden wird. Einen entsprechend angepassten Rückseitenkontakt voraus­ gesetzt, kann das Halbleiterchip 2 auch auf die Oberseite 1.1 aufgelötet, durch thermisches Chipbonden oder auf andere Art und Weise mit ihr kon­ taktiert werden.In a first step, for example, light-emitting semiconductor bodies 2 are attached to the first surface side 1.1 of the substrate 1 . The substrate 1 thus serves, inter alia, as a carrier for the light-emitting semiconductor bodies or semiconductor chips 2 , as shown in FIG. 1b. Each light-emitting semiconductor chip 2 is expediently placed mechanically on the surface side 1.1 of the substrate 1 for attachment to the substrate 1 . Simultaneously, a first electrical connection from the semiconducting terkörper 2 is made of the substrate 1 to the first surface side of 1.1, in which the downwardly directed rear side contact of the semiconductor chip 2 by means of a conductive adhesive 3.2 (Fig. 5b) as Silberleitklebstoff at a first connecting point electrically conductively connected to the top 1.1 is connected. Assuming a correspondingly adapted rear side contact, the semiconductor chip 2 can also be soldered onto the top side 1.1 , can be contacted with it by thermal chip bonding or in some other way.

Daraufhin wird eine zweite elektrische Verbindung von jedem Halbleiter­ körper 2 zur ersten Oberflächenseite 1.1 des Substrats 1 hergestellt, indem der zweite Kontakt jedes lichtaussendenden Halbleiterchips 2, der nach oben gerichtete Vorderseitenkontakt, mittels eines Bonddrahtes 3.1 aus Gold oder Aluminium in geringem Abstand zum ersten Anschlusspunkt an einem zweiten Anschlusspunkt ebenfalls mit der Oberseite 1.1 des Substrats 1 kontaktiert wird.Then, a second electrical connection is made from each semiconductor body 2 to the first surface side 1.1 of the substrate 1 by the second contact of each light-emitting semiconductor chip 2 , the upward-facing front side contact, using a bonding wire 3.1 made of gold or aluminum at a short distance from the first connection point a second connection point is also contacted with the top 1.1 of the substrate 1 .

Nach der Kontaktierung wird in einem weiteren Arbeitsschritt jeder der auf der Oberseite 1.1 des Substrats 1 befestigten Halbleiterkörper 2 mit einem Gehäusekörper 4 versehen. Dazu wird jeder auf der Oberfläche 1.1 befestig­ te Halbleiterchip 2 einschließlich seiner Kontaktierungen 3.1 und 3.2 auf bekannte Art und Weise mittels eines Mouldprozesses, durch Gießen, Spritz­ gießen oder eine sonstige gebräuchliche Herstellungsweise mit isolieren­ dem Material eingekapselt, wie aus Fig. 1c hervor geht. Bei dem isolieren­ den Material, der in Verbindung mit dem Mouldprozess auch als Mouldmasse bezeichnet wird, handelt es sich beispielsweise um einen thermoplastischen Kunststoff.After the contacting, each of the semiconductor bodies 2 fastened on the upper side 1.1 of the substrate 1 is provided with a housing body 4 in a further working step. For this purpose, each semiconductor chip 2 fastened to the surface 1.1 , including its contacts 3.1 and 3.2, is encapsulated in a known manner by means of a molding process, by casting, injection molding or another customary production method with isolating the material, as can be seen from FIG. 1c. The insulating material, which is also referred to in connection with the molding process as a molding compound, is, for example, a thermoplastic.

Eine erste Möglichkeit zum Herstellen der Gehäusekörper 4 besteht darin, dass beim Moulden einzelne Kavitäten eines Mouldwerkzeugs zum Einsatz kommen, so dass die Gehäusekörper 4 aller lichtaussendenden Halbleiter­ bauelemente 10 gleichzeitig hergestellt werden. Durch in das Moldwerk­ zeug eingearbeitete Kanäle zur Durchleitung der Mouldmasse, auch als Mouldgates bezeichnet, entstehen während des Mouldvorgangs Verbin­ dungsstege 6 zwischen den in einer Reihe oder Spalte angeordneten Gehäu­ sekörpern 4 der Halbleiterbauelemente 10.A first possibility for producing the housing body 4 is that individual cavities of a molding tool are used for molding, so that the housing body 4 of all light-emitting semiconductor components 10 are produced simultaneously. By incorporated into the mold tool channels for passing the molding compound, also referred to as mold gates, connecting webs 6 are formed during the molding process between the housings arranged in a row or column 4 of the semiconductor components 10 .

Normalerweise werden derartige Verbindungsstege 6 sogleich nach dem Entformen, d. h. nach dem Herausnehmen der hergestellten Teile aus dem Mouldwerkzeug, durch Brechen, Schneiden oder auf sonstige Art und Weise entfernt. Im vorliegenden Fall ist es vorteilhaft, die Verbindungsstege 6 nicht sofort, sondern erst zu einem späteren Zeitpunkt zu entfernen, so dass eine bestimmte Anzahl von Halbleiterbauelementen 10 über ihre Ge­ häusekörper 4 vorerst mit einander verbunden bleiben.Normally such connecting webs 6 are immediately after removal from the mold, that is removed after the removal of the parts produced from the Mouldwerkzeug, by breaking, cutting, or in any other manner. In the present case, it is advantageous not to remove the connecting webs 6 immediately, but only at a later point in time, so that a certain number of semiconductor components 10 initially remain connected to one another via their housing bodies 4 .

Das erleichtert einmal wesentlich die Handhabung während des Herstellpro­ zesses; es ermöglicht zudem, dass die mit einander verbundenen Halblei­ terbauelemente 10 gleichzeitig nachfolgenden Prozessschritte zugeführt werden können; weiterhin sorgt es für die gleiche Orientierung der Halblei­ terbauelemente 10, so dass beispielsweise beim Überprüfen der elektri­ schen Funktionsfähigkeit die Polarität sich nicht ändert.This greatly facilitates handling during the manufacturing process; it also enables the interconnected semiconductor components 10 to be simultaneously fed to subsequent process steps; it also ensures the same orientation of the semiconductor components 10 , so that, for example, the polarity does not change when checking the electrical functionality.

Eine zweite Möglichkeit zum Herstellen der Gehäusekörper 4 besteht darin, die gesamte Oberseite 1.1 mit dem als Vergussmasse dienenden thermopla­ stischen Kunststoff zu vergießen, so dass die Halbleiterbauelemente 10 wie bei der ersten Möglichkeit in einem Verbund zusammen geschlossen und damit beim Herstellprozess leichter handhabbar sind, als wenn die Halblei­ terbauelemente 10 sogleich vereinzelt werden. Die herzustellenden Halblei­ terbauelemente 10 werden später beispielsweise durch Sägen getrennt und somit vereinzelt. Auch bei dieser Möglichkeit ist es zweckmäßig, die Halblei­ terbauelemente 10 auf ihre elektrische Funktionsfähigkeit zu überprüfen, solange sie noch im Verbund angeordnet sind. A second way of producing the housing body 4 is to cast the entire top side 1.1 with the thermoplastic plastic serving as casting compound, so that the semiconductor components 10 are closed together as in the first possibility in a composite and are therefore easier to handle in the manufacturing process than if the semiconductor components 10 are immediately separated. The semiconductor components 10 to be produced are later separated, for example by sawing, and thus isolated. Even with this possibility, it is expedient to check the semiconductor components 10 for their electrical functionality as long as they are still arranged in the network.

Die Fig. 1d zeigt die bereits mit Strukturen, also Anschlussflächen 5.1 und 5.2 versehene Unterseite 1.2 des Substrats 1. Das Herstellen der Strukturen erfolgt durch Materialabtrennung mittels Laser, durch Ätzen oder durch Sägen. Vor der Materialabtrennung durch Ätzen muss zuerst die Unterseite 1.2 auf bekannte Art und Weise mit einem lichtempfindlichen Lack be­ schichtet, danach der Lack mittels Fotolithografie maskiert (d. h. an den ge­ wünschten Stellen belichtet) und das Substrat 1 darauf hin in ein Säurebad eingetaucht werden, so dass bei einer bestimmten Temperatur nach einer bestimmten Zeit das nicht mehr gebrauchte Material auf chemische Weise entfernt ist. Fig. 1d shows the already provided with structures, ie pads 5.1 and 5.2 1.2 underside of the substrate 1. The structures are produced by material separation using a laser, by etching or by sawing. Before the material is separated by etching, the underside 1.2 must first be coated in a known manner with a light-sensitive lacquer, then the lacquer masked using photolithography (ie exposed at the desired locations) and the substrate 1 then immersed in an acid bath, so that at a certain temperature, after a certain time, the material that is no longer used is removed chemically.

zur Orientierung für die herzustellenden Strukturen dienen die seitlichen Begrenzung des Substrats 1 oder die Transportöffnungen 8 in Verbindung mit einer abgeschnittenen Ecke 1.3.the lateral limitation of the substrate 1 or the transport openings 8 in connection with a cut corner 1.3 serve as orientation for the structures to be produced.

Es gibt auch verschiedene Möglichkeiten bei der zeitlichen Reihenfolge beim Herstellen der Strukturen auf der Unterseite 1.2. Eine erste Möglich­ keit besteht darin, das Substrat 1 in einem Teilbereich unterhalb der Gehäu­ sekörper 4 und gleichzeitig entlang der späteren Umrisse der elektrischen Anschlussflächen 5, 5.1 und 5.2 vollständig durchzutrennen, beispielsweise durch Ätzen. Damit sind dann in einem Schritt die Anschlussflächen 5, 5.1 und 5.2 elektrisch voneinander getrennt und somit isoliert und das Halblei­ terbauelement 10 aus dem Substrat herausgelöst. Die in einer Reihe ange­ ordneten Halbleiterbauelemente 10 sind dann nur noch mittels der Verbin­ dungsstege 6 miteinander verbunden und werden derart (wie dies in Fig. 3 dargestellt ist) nachfolgenden Fertigungsschritten zugeführt.There are also various options for the chronological order in which the structures on the underside 1.2 are produced . A first possibility is to completely cut through the substrate 1 in a partial area below the housing body 4 and at the same time along the later outlines of the electrical connection surfaces 5 , 5.1 and 5.2 , for example by etching. Thus, in one step, the connection surfaces 5 , 5.1 and 5.2 are electrically separated from one another and thus insulated and the semiconductor component 10 is detached from the substrate. The semiconductor devices 10 arranged in a row are then only connected to one another by means of the connecting webs 6 and are fed (as shown in FIG. 3) to subsequent production steps.

Eine weitere Möglichkeit besteht darin, lediglich den Teilbereich unterhalb der Gehäusekörper 4 zwischen den späteren Kontakten 5.1 und 5.2 durch­ zutrennen, beispielsweise durch Ätzen. In diesem Fall werden zu einem spä­ teren Zeitpunkt die dadurch entstandenen elektrischen Anschlussflächen (Anschlüsse) 5.1 und 5.2 verzinnt und die fertig aufgebauten Halbleiterbau­ elemente 10 in einem Trennvorgang (Schneiden, Sägen, Stanzen o. ä.) ver­ einzelt. Das Verzinnen der Anschlussflächen 5.1 und 5.2 kann auch nach dem Vereinzeln erfolgen, beispielsweise durch galvanisches Trommelverzin­ nen. A further possibility consists in severing only the portion below the housing body 4 between the later contacts 5.1 and 5.2 , for example by etching. In this case, the resulting electrical connection surfaces (connections) 5.1 and 5.2 are tinned at a later point in time and the finished semiconductor components 10 are separated in a separation process (cutting, sawing, punching or the like). The tinning of the connection surfaces 5.1 and 5.2 can also take place after the separation, for example by galvanic drum tinning.

Eine dritte Möglichkeit besteht darin, den Teilbereich unterhalb der Gehäu­ sekörper 4 zwischen den späteren Kontakten 5.1 und 5.2 durchzuätzen und das Substrat 1 entlang der späteren Umrisse der Gehäusekörper 4 lediglich anzuätzen. Dadurch wird entlang der späteren Umrisse der Gehäusekörper 4 eine Sollbruchstelle geschaffen, um die fertig aufgebauten Halbleiterbau­ elemente 10 zu einem späteren Zeitpunkt nach dem Verzinnen beispiels­ weise durch Brechen entlang dieser Sollbruchstellen zu vereinzeln.A third possibility consists in etching through the partial area below the housing body 4 between the later contacts 5.1 and 5.2 and only etching the substrate 1 along the later outline of the housing body 4 . As a result, a predetermined breaking point is created along the later outline of the housing body 4 in order to separate the finished semiconductor components 10 at a later time after tinning, for example by breaking along these predetermined breaking points.

Grundsätzlich kann bei allen beschriebenen Möglichkeiten das An- bzw. Durchätzen des Substrats 1 auch nach dem Verzinnen erfolgen.In principle, the substrate 1 can also be etched on or etched through after tinning in all the possibilities described.

In Fig. 2 sind mehrere, nach dem erfindungsgemäßen Verfahren hergestell­ te lichtaussendende Halbleiterbauelemente 10 dargestellt. In diesem Fall wurden zum Herstellen der Gehäusekörper 4 einzelne Kavitäten verwendet. Die Vergussmasse wurde durch Zuleitungen eines (nicht dargestellten) Mouldwerkzeugs gepresst, so dass nach dem Entformen dickere Verbin­ dungsstege 9 zu aus mehreren zusammen hängenden Halbleiterbauelemen­ ten 10 und Verbindungsstegen 6 bestehenden gefertigten Einheiten und die bereits beschriebenen Verbindungsstege 6 zwischen den Gehäusekör­ pern 4 vorhanden sind.In FIG. 2, a plurality, hergestell te process of the invention light-emitting semiconductor devices 10 are shown. In this case, 4 individual cavities were used to manufacture the housing body. The potting compound was pressed through feed lines of a mold tool (not shown), so that after demolding, thicker connecting webs 9 to units made of several interconnected semiconductor components 10 and connecting webs 6 and the connecting webs 6 already described between the housing bodies 4 are present.

Für die Handhabbarkeit der hergestellten Halbleiterbauelemente 10 bei nachfolgenden Fertigungsschritten ist es vorteilhaft, wenn zunächst an bei­ den Enden einer aus mehreren zusammen hängenden Halbleiterbauele­ menten 10 und Verbindungsstegen 6 bestehenden gefertigten Einheit je­ weils ein Angussstück 7.1 und 7.2 verbleibt. Zur Vermeidung von Missgriffen ist es hilfreich, wenn beispielsweise alle auf einer Seite angeordneten An­ gussstücke 7.2 eine kleine Vertiefung 7.3 oder eine sonstige formliche Be­ sonderheit als Missgriffssicherung aufweisen.For the manageability of the semiconductor components 10 produced in subsequent manufacturing steps, it is advantageous if at the ends of a unit consisting of a plurality of interconnected semiconductor components 10 and connecting webs 6 a unit each remains because of a sprue 7.1 and 7.2 . To avoid mistakes, it is helpful if, for example, all the castings 7.2 arranged on one side have a small depression 7.3 or some other formal feature to prevent misuse.

Mit Hilfe der zunächst nicht entfernten Angussstücke 7.1 und 7.2 kann bei­ spielsweise eine gefertigte Einheit nach dem Moulden aus dem Werkzeug entnommen werden, ohne dass die Halbleiterbauelemente 10 berührt und dadurch möglicherweise beschädigt werden. Weiterhin kann die gefertigte Einheit beim Heraustrennen aus dem Substrat 1 an diesen Angussstücken 7.1 und 7.2 gegriffen und danach zum Verzinnen der elektrischen Anschlüs­ se 5 (Fig. 3) in ein Galvanikbad eingetaucht werden. With the help of the cast-on pieces 7.1 and 7.2 , which were initially not removed, a manufactured unit can be removed from the tool after molding, for example, without touching the semiconductor components 10 and possibly being damaged thereby. Furthermore, the finished unit can be gripped from these substrates 7.1 and 7.2 when it is separated from the substrate 1 and then immersed in an electroplating bath for tinning the electrical connections 5 ( FIG. 3).

Fig. 3 zeigt drei noch mittels Verbindungsstegen 6 verbundene, nach dem erfindungsgemäßen Verfahren hergestellte lichtaussendende Halbleiter­ bauelemente 10 vor dem Galvanikprozess zum Verzinnen der elektrischen Anschlüsse 5. Jedes Halbleiterbauelement 10 weist neben dem (nicht sicht­ baren) Halbleiterkörper 2 einen transparenten Gehäusekörper 4 und aus Anode 5.1 und Kathode 5.2 bestehende elektrische Anschlüsse 5 auf. Beim Galvanikprozess werden die durch Verbindungsstege 6 verbundenen Halb­ leiterbauelemente 10 verzinnt, d. h. mit den elektrischen Anschlüssen nach unten soweit in ein Bad aus flüssigem Zinn abgesenkt, bis die aus einer Kup­ ferlegierung bestehenden Anschlüsse 5 vollständig ins Zinnbad eingetaucht sind. FIG. 3 shows three light-emitting semiconductor components 10 , which are still connected by means of connecting webs 6 and are produced by the method according to the invention before the electroplating process for tinning the electrical connections 5 . In addition to the (not visible) semiconductor body 2, each semiconductor component 10 has a transparent housing body 4 and electrical connections 5 consisting of anode 5.1 and cathode 5.2 . When electroplating process, connected by connecting webs 6 half-conductor devices to be plated 10, that is lowered so far with the electrical terminals downwardly into a bath of liquid tin, until the ferlegierung from a Kup existing terminals 5 completely immersed into the tin bath.

Nach dem Herausziehen der noch mit einander verbundenen Halbleiterbau­ elemente 10 aus dem Zinnbad sind die Anschlüsse 5 mit einer Schicht aus Zinn überzogen, um sie vor Oxidation zu schützen. Nach dem Verzinnen der elektrischen Anschlüsse 5 werden die Verbindungsstege 6 entfernt, bei­ spielsweise durch Sägen, Schneiden, Stanzen oder Brechen, und somit die Halbleiterbauelemente 10 vereinzelt.After pulling out the still connected semiconductor components 10 from the tin bath, the connections 5 are coated with a layer of tin to protect them from oxidation. After tinning the electrical connections 5 , the connecting webs 6 are removed, for example by sawing, cutting, punching or breaking, and thus the semiconductor components 10 are separated.

Das Verzinnen der elektrischen Anschlüsse 5 mittels eines Galvanikprozesses kann vor oder nach dem Strukturieren der Unterseite 1.2, vor oder nach dem Vereinzeln der Halbleiterbauelemente 10 oder auch dann erfolgen, nachdem mehrere mittels Verbindungsstegen 6 miteinander verbundene Halbleiterbauelemente 10 aus dem Substrat 1 herausgetrennt worden sind.Tinning of the electrical terminals 5 by means of a galvanic process can take place before or after the patterning of the bottom 1.2, before or after dicing of the semiconductor components 10 or be made even after several have been separated from the substrate 1 by means of connecting webs 6 interconnected semiconductor devices 10th

Fig. 4 zeigt die Unterseite eines vereinzelten, nach dem erfindungsgemä­ ßen Verfahren hergestellten lichtaussendenden Halbleiterbauelements 10 mit elektrischen Anschlüssen 5.1 (Anode) und 5.2 (Kathode), bei dem noch Reste 6.1 eines zuvor abgetrennten Verbindungsstegs 6 zu sehen sind. Die Unterseite des fertig gestellten Halbleiterbauelements 10 ist identisch mit der Unterseite 1.2 des jetzt nicht mehr vorhandenen Substrats 1. Da das (hier nicht sichtbare) Halbleiterchip 2 direkt mit dem vergleichsweise groß­ flächigen elektrischen Anschluss 5.2 verbunden ist, kann die im Halbleiter­ chip 2 entstehende Wärme problemlos abgeführt werden. FIG. 4 shows the underside of an isolated light-emitting semiconductor component 10 produced by the method according to the invention with electrical connections 5.1 (anode) and 5.2 (cathode), in which remnants 6.1 of a previously separated connecting web 6 can still be seen. The underside of the finished semiconductor component 10 is identical to the underside 1.2 of the substrate 1 that is no longer present. Since the (not visible here) semiconductor chip 2 is directly connected to the comparatively large-area electrical connection 5.2, the chip 2 in the semiconductor resulting heat can be removed easily.

Fig. 5a zeigt eine perspektivische Ansicht eines nach dem erfindungsgemä­ ßen Verfahren hergestellten Halbleiterbauelements 10 in Form einer Micro- SMD-Leuchtdiode mit seinen elektrischen Anschlüssen 5.1 und 5.2, dem Halbleiterchip 2, dem Bonddraht 3.1 und dem transparenten Gehäusekör­ per 4. Die Außenmaße des Halbleiterbauelements 10 betragen ca. 0,8 mm in der Breite, ca. 1,7 mm in der Länge und ca. 0,6 mm in der Höhe. FIG. 5a is a perspective view showing a semiconductor device 10 manufactured according to the inventive SEN method in the form of a micro-SMD light-emitting diode with its electrical terminals 5.1 and 5.2, the semiconductor chip 2, the bonding wire 3.1 and the transparent Gehäusekör per 4. The external dimensions of the semiconductor component 10 are approximately 0.8 mm in width, approximately 1.7 mm in length and approximately 0.6 mm in height.

In Fig. 5b sind zudem noch weitere Maße eines Halbleiterbauelements 10 dargestellt. Demnach beträgt die Breite jedes elektrischen Anschlusses 5.1 Und 5.2 jeweils 0,7 mm, der Abstand dazwischen 0,3 mm. Das Halbleiterchip 2, bei dem es sich in diesem Fall um ein lichtaussendendes LED-Chip handelt, weist eine quaderförmige, fast würfelförmige Gestalt mit den Maßen von ungefähr 0,3 mm × 0,3 mm × 0,25 mm auf.In Fig. 5b will have other dimensions of a semiconductor device 10 are shown. Accordingly, the width of each electrical connection 5.1 and 5.2 is 0.7 mm, the distance between them is 0.3 mm. The semiconductor chip 2 , which in this case is a light-emitting LED chip, has a cuboid, almost cube-shaped shape with the dimensions of approximately 0.3 mm × 0.3 mm × 0.25 mm.

Verkleinerte Abmessungen werden erreicht, wenn der Bonddraht 3.1 nicht bogenförmig, sondern ungefähr rechteckig abgewinkelt vom Halbleiterchip 2 zur Anode 5.1 verläuft. Dadurch wird die Höhe des Halbleiterbauelements 10 um ca. 50 µm vermindert. Die Länge des Halbleiterbauelements 10 von 1,7 mm kann um wenigstens 0,5 mm verkürzt werden, wenn die Anode 5.1 verkürzt und der Abstand zur Kathode 5.2 verringert wird. Die verkürzte Anode 5.1 ist damit auch optisch leicht von der Kathode 5.2 zu unterschei­ den.Reduced dimensions are achieved if the bonding wire 3.1 does not run in an arc shape, but rather is angled approximately rectangularly from the semiconductor chip 2 to the anode 5.1 . The height of the semiconductor component 10 is thereby reduced by approximately 50 μm. The length of the semiconductor component 10 of 1.7 mm can be shortened by at least 0.5 mm if the anode 5.1 is shortened and the distance to the cathode 5.2 is reduced. The shortened anode 5.1 is thus easy to distinguish optically from the cathode 5.2 .

Die Fig. 5c-e zeigen perspektivische Ansichten mehrerer nach dem erfin­ dungsgemäßen Verfahren hergestellter Halbleiterbauelemente 10 mit in den Gehäusekörper 4 integrierten optischen Auskopplungen und Ankopp­ lungen. So zeigt Fig. 5c ein Halbleiterbauelement 10 mit einer in den Ge­ häusekörper 4 integrierten sphärische oder asphärische Linse 18. Eine gün­ stiger herzustellende zylindrische Linse 19, die in den Gehäusekörper 4 ei­ nes Halbleiterbauelements 10 integriert ist, ist in Fig. 5d dargestellt. Und aus der Fig. 5e geht eine Aufnahme 20 mit einer Öffnung 21 hervor. Die Öffnung 21 dient beispielsweise dazu, einen (nicht dargestellten) Lichtwel­ lenleiter anzukoppeln, indem der Lichtwellenleiter in diese Öffnung 21 ein­ gesteckt wird. Weitere Linsenformen und optische Ankopplungen, wie sie von Leuchtdioden her bekannt sind, sind ebenfalls problemlos herstellbar. FIG. 5c-e show perspective views of several lungs after OF INVENTION The method to the invention produced semiconductor devices 10 with integrated into the housing body 4 and the optical outcoupling Ankopp. 5c shows as Fig. 10, a semiconductor device with a built in the Ge 4 häusekörper spherical or aspherical lens 18. A gün stiger cylindrical lens 19 , which is integrated in the housing body 4 egg nes semiconductor device 10 is shown in Fig. 5d. And from Fig. 5e 20 is a receiving opening 21 with a forth. The opening 21 is used, for example, to couple an optical waveguide (not shown) by inserting the optical waveguide into this opening 21 . Other lens shapes and optical couplings, as are known from light-emitting diodes, can also be produced without problems.

Fig. 6 zeigt perspektivische Darstellungen zur Erläuterung verschiedener Arbeitsschritte einer zweiten Version des erfindungsgemäßen Herstellungs­ verfahrens, wiederum am Beispiel lichtaussendender Halbleiterbauelemente 10, die auch auf einem Substrat, diesmal jedoch in Form eines länglichen metallenen Trägerband 11 in Reihen aufgebaut werden. Fig. 6 shows perspective views for explaining various steps of a second version of the manufacturing method according to the invention, again using the example of light-emitting semiconductor components 10 , which are also built on a substrate, but this time in the form of an elongated metal carrier tape 11 in rows.

Wie bei der ersten Version des erfindungsgemäßen Herstellungsverfahrens wird in den meisten Fällen zu einem bestimmten Zeitpunkt an allen auf dem Substrat 11 aufzubauenden Halbleiterbauelementen 10 nur ein bestimmter Arbeitsschritt (z. B. Bestücken, Bonden, Moulden) ausgeführt. Mit besonders aufgebauten Fertigungsmaschinen ist es aber auch möglich, verschiedene Arbeitsschritte parallel auszuführen, beispielsweise Aufkleben eines Halblei­ terchips 2 und anschließend sofort Drahtbonden.As in the first version of the manufacturing method according to the invention, in most cases only a certain working step (eg assembly, bonding, molding) is carried out on all the semiconductor components 10 to be built up on the substrate 11 . With specially constructed manufacturing machines, it is also possible to carry out different work steps in parallel, for example gluing a semiconductor chip 2 and then immediately wire bonding.

Beispielsweise wird gemäß der Fig. 6 zu einem bestimmten Zeitpunkt an einer ersten Arbeitsstation 12 ein Halbleiterchip 2 mittels eines leitfähigen Klebstoffs, mittels eines Lotes oder durch thermisches Chipbonden, jeweils bei entsprechend ausgestalteten Rückseitenkontakten der Halbleiterchips 2, auf der Oberseite des Trägerbands 11 kontaktiert. Danach wird an einer zweiten Arbeitsstation 13 der Vorderseitenkontakt des Halbleiterchips 2 mittels eines Bonddrahtes 3.1 mit der Oberfläche des Trägerbandes 11 ver­ bunden, darauf hin an einer dritten Arbeitsstation 14 der Halbleiterchip 2 samt dem Bonddraht 3.1 mit einem Gehäusekörper 4 aus transparentem, thermoplastischem Kunststoff eingekapselt, wobei Verbindungsstege 6 ent­ stehen, später an einer vierten Arbeitsstation 15 die Unterseite des Träger­ bandes 11 strukturiert und zuletzt an einer fünften Arbeitsstation 16 die elektrischen Anschlüsse 5 der Halbleiterbauelemente 10 verzinnt.For example, the FIG invention. Contacted 6 at a certain time at a first work station 12, a semiconductor chip 2 by a conductive adhesive, by means of a solder or thermal die bonding, in each case in appropriately designed back contacts of the semiconductor chips 2 on the upper side of the carrier tape 11. The front side contact of the semiconductor chip 2 is then connected to the surface of the carrier tape 11 by means of a bonding wire 3.1 at a second work station 13, and then the semiconductor chip 2 together with the bonding wire 3.1 is encapsulated with a housing body 4 made of transparent, thermoplastic plastic at a third work station 14 , where connecting webs 6 are ent, later structured the underside of the carrier tape 11 at a fourth work station 15 and finally tinned the electrical connections 5 of the semiconductor components 10 at a fifth work station 16 .

An weiteren Arbeitsstationen werden beispielsweise die fast fertiggestell­ ten Halbleiterbauelemente 10 mittels Prüfspitzen 17 auf ihre Funktion hin getestet und die Verbindungsstege 6 entfernt. Beliebige weitere Arbeits­ schritte können folgen, wie z. B. Reinigung und Verpackung.At other workstations, for example, the almost finished semiconductor components 10 are tested for their function by means of test probes 17 and the connecting webs 6 are removed. Any other work steps can follow, such as. B. Cleaning and packaging.

Das am Beispiel vom lichtaussendenden Halbleiterbauelementen (Micro-SMD- Leuchtdiode) in zwei Versionen beschriebene Verfahren eignet sich auch für die Herstellung anderer oberflächenmontierter elektronischer Halbleiter­ bauelemente mit sehr kleinen Abmessungen, wie mehrfarbige Leucht­ dioden, Dioden, Transistoren und integrierte Schaltkreise. Hierfür ist in vie­ len Fällen die Verwendung lichtundurchlässiger Vergussmasse sinnvoll. Be­ nötigt ein Halbleiterbauelement mehr als zwei elektrische Anschlüsse, wie dies bei mehrfarbigen Leuchtdioden, Transistoren und vor allem bei inte­ grierten Schaltkreisen der Fall ist, muss die Strukturierung des Substrats (Trägerplatte oder Trägerband) entsprechend angepasst werden, was je­ doch für einen einschlägigen Fachmann kein Problem darstellt. Die anfangs genannten Vorteile des erfindungsgemäßen Herstellverfahrens bleiben auch bei derartigen Modifikationen voll erhalten.The example of light-emitting semiconductor components (micro-SMD The method described in two versions is also suitable for the manufacture of other surface mount electronic semiconductors components with very small dimensions, such as multi-colored lights diodes, diodes, transistors and integrated circuits. For this is in vie len cases, the use of opaque potting compound makes sense. Be a semiconductor device requires more than two electrical connections, such as  this with multicolored LEDs, transistors and especially with inte circuitry is the case, the structuring of the substrate (Carrier plate or carrier tape) can be adjusted accordingly, depending on but not a problem for a relevant specialist. The beginning mentioned advantages of the manufacturing method according to the invention remain fully preserved even with such modifications.

Claims (27)

1. Verfahren zum Herstellen elektronischer Halbleiterbauelemente (10) zur Oberflächenmontage, gekennzeichnet durch folgende Verfahrens­ schritte:
  • a) Bereitstellen eines leitfähigen Substrats (1; 11),
  • b) Befestigen eines Halbleiterkörpers (2) auf einer ersten Oberflächenseite (1.1) des Substrats (1; 11),
  • c) Herstellen elektrischer Verbindungen (3.1, 3.2) vom Halbleiterkörper (2) zur ersten Oberflächenseite (1.1) des Substrats (1; 11),
  • d) Herstellen eines Gehäusekörpers (4) durch Einkapseln des Halbleiterkör­ pers (2) und der elektrischen Verbindungen (3.1, 3.2) mit einem isolieren­ den Material und
  • e) Herstellen von elektrisch voneinander isolierten Anschlussflächen (5, 5.1, 5.2) durch Teilen des Substrats (1; 11) von einer zweiten, der ersten Ober­ flächenseite gegenüberliegenden Seite (1.2).
1. A method for producing electronic semiconductor components ( 10 ) for surface mounting, characterized by the following method steps:
  • a) providing a conductive substrate ( 1 ; 11 ),
  • b) fastening a semiconductor body ( 2 ) on a first surface side ( 1.1 ) of the substrate ( 1 ; 11 ),
  • c) making electrical connections ( 3.1 , 3.2 ) from the semiconductor body ( 2 ) to the first surface side ( 1.1 ) of the substrate ( 1 ; 11 ),
  • d) producing a housing body ( 4 ) by encapsulating the semiconductor body pers ( 2 ) and the electrical connections ( 3.1 , 3.2 ) with an isolate the material and
  • e) Manufacture of electrically insulated connection surfaces ( 5 , 5.1 , 5.2 ) by dividing the substrate ( 1 ; 11 ) from a second side (1.2) opposite the first surface side.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine erste elektrische Verbindung (3.2) zwischen einem ersten Kontakt des Halbleiter­ körpers (2) und der ersten Oberflächenseite (1.1) mittels eines leitfähigen Klebstoffes hergestellt wird.2. The method according to claim 1, characterized in that a first electrical connection ( 3.2 ) between a first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is made by means of a conductive adhesive. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiter­ körpers (2) und der ersten Oberflächenseite (1.1) mittels eines Lotes herge­ stellt wird.3. The method according to claim 1, characterized in that a first electrical connection ( 3.2 ) between the first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is established by means of a solder. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine erste elektrische Verbindung (3.2) zwischen dem ersten Kontakt des Halbleiter­ körpers (2) und der ersten Oberflächenseite (1.1) durch thermisches Chip­ bonden hergestellt wird. 4. The method according to claim 1, characterized in that a first electrical connection ( 3.2 ) between the first contact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is produced by thermal chip bonding. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine zweite elektrische Verbindung (3.1) zwischen einem zweiten Kon­ takt des Halbleiterkörpers (2) und der ersten Oberflächenseite (1.1) mittels eines Bonddrahtes hergestellt wird.5. The method according to any one of claims 1 to 4, characterized in that a second electrical connection ( 3.1 ) between a second con tact of the semiconductor body ( 2 ) and the first surface side ( 1.1 ) is made by means of a bonding wire. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Herstellen des Gehäusekörpers (4) durch einen Mouldprozess er­ folgt.6. The method according to any one of claims 1 to 5, characterized in that the manufacture of the housing body ( 4 ) by a molding process it follows. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass es sich bei dem isolierenden Material um einen thermoplastischen Kunststoff handelt.7. The method according to any one of claims 1 to 6, characterized in that the insulating material is a thermoplastic Plastic deals. 8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenn­ zeichnet, dass auf dem Substrat (1; 11) mehrere Halbleiterkörper (2) befe­ stigt werden.8. The method according to any one of the preceding claims, characterized in that a plurality of semiconductor bodies ( 2 ) are attached to the substrate ( 1 ; 11 ). 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Halbleiter­ körper (2) regelmäßig auf dem Substrat (1; 11) angeordnet werden.9. The method according to claim 8, characterized in that the semiconductor body ( 2 ) are arranged regularly on the substrate ( 1 ; 11 ). 10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Halbleiterkörper (2) auf dem Substrat (1; 11) in Reihen angeordnet werden.10. The method according to claim 8 or 9, characterized in that the semiconductor body ( 2 ) on the substrate ( 1 ; 11 ) are arranged in rows. 11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Halbleiterkörper (2) auf dem Substrat (1; 11) in Reihen und Spalten angeordnet werden.11. The method according to any one of claims 8 to 10, characterized in that the semiconductor body ( 2 ) on the substrate ( 1 ; 11 ) are arranged in rows and columns. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass jeder der auf dem Substrat (1; 11) befestigten Halbleiterkörper (2) je­ weils mit einem Gehäusekörper (2) versehen wird.12. The method according to any one of claims 1 to 11, characterized in that each of the semiconductor bodies ( 2 ) attached to the substrate ( 1 ; 11 ) is each provided with a housing body ( 2 ). 13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Gehäusekörper (4) aller Halbleiterkörper (2) gleichzeitig hergestellt werden.13. The method according to any one of claims 1 to 12, characterized in that the housing body ( 4 ) of all semiconductor bodies ( 2 ) are manufactured simultaneously. 14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeich­ net, dass die Gehäusekörper (4) aller in einer Reihe oder Spalte angeordneten Halbleiterbauelemente (10) nach dem Herstellen des Gehäusekörpers (4) mittels Verbindungsstege (6) miteinander verbunden bleiben.14. The method according to any one of claims 10 to 13, characterized in that the housing body ( 4 ) of all the semiconductor components ( 10 ) arranged in a row or column remain connected to one another after the production of the housing body ( 4 ) by means of connecting webs ( 6 ). 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass an beiden Enden der miteinander durch Verbindungsstege (6) verbundenen Halblei­ terbauelement (10) jeweils ein Angussstück (7.1, 7.2) verbleibt.15. The method according to claim 14, characterized in that at both ends of the interconnected by connecting webs (6) semiconducting terbauelement (10) each having a sprue piece (7.1, 7.2) remains. 16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass beim Herstellen der Anschlussflächen (5, 5.1, 5.2) das Substrat (1; 11) gleichzeitig sowohl in einem Teilbereich unterhalb des Gehäusekörpers (4) als auch entlang des Umrisses des Gehäusekörpers t4) durchtrennt wird.16. The method according to any one of claims 1 to 15, characterized in that when producing the connection surfaces ( 5 , 5.1 , 5.2 ) the substrate ( 1 ; 11 ) simultaneously both in a partial area below the housing body ( 4 ) and along the outline of the Housing body t4) is cut. 17. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass beim Herstellen der Anschlussflächen (5, 5.1, 5.2) das Substrat (1; 11) in einem Teilbereich unterhalb des Gehäusekörpers (4) durchtrennt wird und entlang des Umrisses des Gehäusekörpers (4) Sollbruchstellen hergestellt werden.17. The method according to any one of claims 1 to 15, characterized in that when the connection surfaces ( 5 , 5.1 , 5.2 ) are produced, the substrate ( 1 ; 11 ) is severed in a partial region below the housing body ( 4 ) and along the outline of the housing body ( 4 ) predetermined breaking points are produced. 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Substrat (1; 11) zum Vereinzeln der Halbleiterbauelemente (10) entlang der Sollbruch­ stellen gebrochen wird.18. The method according to claim 17, characterized in that the substrate ( 1 ; 11 ) for separating the semiconductor components ( 10 ) is broken along the predetermined breaking points. 19. Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeich­ net, dass das Substrats (1; 11) mittels Fotolithografie maskiert wird.19. The method according to any one of claims 16 or 17, characterized in that the substrate ( 1 ; 11 ) is masked by means of photolithography. 20. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Teilen des Substrats (1; 11) mit einem Laser erfolgt.20. The method according to any one of claims 1 to 17, characterized in that the substrate ( 1 ; 11 ) is divided using a laser. 21. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Teilen des Substrats (1; 11) durch Schneiden, Scheren, Stanzen oder Sägen vorgenommen wird.21. The method according to any one of claims 1 to 17, characterized in that the substrate ( 1 ; 11 ) is divided by cutting, shearing, stamping or sawing. 22. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass als Substrat (1; 11) eine metallene Trägerplatte verwendet wird. 22. The method according to any one of claims 1 to 21, characterized in that a metal carrier plate is used as the substrate ( 1 ; 11 ). 23. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass als Substrat (1; 11) ein längliches metallenes Trägerband verwendet wird.23. The method according to any one of claims 1 to 21, characterized in that an elongated metal carrier tape is used as the substrate ( 1 ; 11 ). 24. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekenn­ zeichnet, dass das Substrat (1; 11) aus einer Kupferlegierung besteht.24. The method according to any one of the preceding claims, characterized in that the substrate ( 1 ; 11 ) consists of a copper alloy. 25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die An­ schlussflächen (5, 5.1, 5.2) verzinnt werden.25. The method according to claim 24, characterized in that the connection surfaces ( 5 , 5.1 , 5.2 ) are tinned. 26. Verwendung des Verfahren nach einem der vorangehenden Ansprüche zum Herstellen von lichtaussendenden Halbleiterbauelementen (10).26. Use of the method according to one of the preceding claims for the production of light-emitting semiconductor components ( 10 ). 27. Verwendung des Verfahren nach einem der Ansprüche 1 bis 25 zum Her­ stellen von aktiven und passiven Halbleiterbauelementen wie Dioden, Tran­ sistoren und integrierten Schaltkreisen.27. Use of the method according to one of claims 1 to 25 for the manufacture provide active and passive semiconductor components such as diodes, Tran sistors and integrated circuits.
DE10008203A 2000-02-23 2000-02-23 Method for producing electronic semiconductor components Expired - Lifetime DE10008203B4 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10008203A DE10008203B4 (en) 2000-02-23 2000-02-23 Method for producing electronic semiconductor components
TW089126662A TW478183B (en) 2000-02-23 2000-12-14 Method for manufacturing electronic semiconductor elements
JP2001043956A JP2001274463A (en) 2000-02-23 2001-02-20 Manufacturing method for semiconductor electronic element
KR1020010008943A KR20010085475A (en) 2000-02-23 2001-02-22 Method for manufacturing electronic semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10008203A DE10008203B4 (en) 2000-02-23 2000-02-23 Method for producing electronic semiconductor components

Publications (2)

Publication Number Publication Date
DE10008203A1 true DE10008203A1 (en) 2001-08-30
DE10008203B4 DE10008203B4 (en) 2008-02-07

Family

ID=7631937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10008203A Expired - Lifetime DE10008203B4 (en) 2000-02-23 2000-02-23 Method for producing electronic semiconductor components

Country Status (4)

Country Link
JP (1) JP2001274463A (en)
KR (1) KR20010085475A (en)
DE (1) DE10008203B4 (en)
TW (1) TW478183B (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128271C1 (en) * 2001-06-12 2002-11-28 Liz Electronics Corp Diode manufacturing method uses shaker with reception openings for alignment of diode chips before adhering to lower conductor layers provided by base plate
DE10153615C1 (en) * 2001-10-31 2003-07-24 Osram Opto Semiconductors Gmbh Electronic component manufacturing method has several components formed on components sections of lead frame before separation from latter
DE10210841A1 (en) * 2002-03-12 2003-10-16 Martin Michalk Production of electrical switches or modules comprises arranging semiconductor chips and/or electronic components on circuit support with an etching resist, structuring the resist and producing circuit structure from the circuit support
DE10234978A1 (en) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Surface-mounted semiconductor component used in the production of luminescent diodes in mobile telephone keypads comprises a semiconductor chip, external electrical connections, and a chip casing
DE10306557A1 (en) * 2002-08-05 2004-02-26 Osram Opto Semiconductors Gmbh Method for producing an electrical lead frame, method for producing a surface-mountable semiconductor component and lead frame strips
DE10250911A1 (en) * 2002-10-31 2004-06-03 Osram Opto Semiconductors Gmbh Production process for an encapsulation of an optoelectronic component especially a luminescent or photo diode, using a template to govern filling of the encapsulant
DE10258193A1 (en) * 2002-12-12 2004-07-15 Osram Opto Semiconductors Gmbh LED chip manufacturing method for LED light source, involves filling pouring material containing light-emission material and light-emission transformation material, into trenches of bonding layer inserted into injection mold
DE10341186A1 (en) * 2003-09-06 2005-03-31 Martin Michalk Method and device for contacting semiconductor chips
DE102005041064A1 (en) * 2005-08-30 2007-03-01 Osram Opto Semiconductors Gmbh Surface-mounted optoelectronic component has semiconductor chip with a molded body shaped on the chip
US7199470B2 (en) 2002-07-31 2007-04-03 Osram Opto Semiconductors Gmbh Surface-mountable semiconductor component and method for producing it
DE102007049160A1 (en) * 2007-10-13 2009-04-16 Carl Baasel Lasertechnik Gmbh & Co. Kg A method of separating grouped into a group, having a Kunststoffvergusskörper chip housings
DE102008010512A1 (en) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelectronic component, particularly light emitting diode or photodiode, has semiconductor chip with chip lower side, and two electrical bondings with contact lower sides
DE102008014927A1 (en) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
US8042964B2 (en) 2002-09-30 2011-10-25 Siemens Aktiengesellschaft Illumination device having luminous spots formed by light emitting diodes
DE102011102590A1 (en) * 2011-05-27 2012-11-29 Osram Opto Semiconductors Gmbh Method for producing light-emitting diode components
WO2013118002A1 (en) * 2012-02-10 2013-08-15 Koninklijke Philips N.V. Molded lens forming a chip scale led package and method of manufacturing the same
WO2018114931A3 (en) * 2016-12-20 2018-08-16 Osram Opto Semiconductors Gmbh Video wall module

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800121B2 (en) 2002-08-30 2010-09-21 Lumination Llc Light emitting diode component
US7224000B2 (en) 2002-08-30 2007-05-29 Lumination, Llc Light emitting diode component
US10340424B2 (en) 2002-08-30 2019-07-02 GE Lighting Solutions, LLC Light emitting diode component
JP4031784B2 (en) * 2004-07-28 2008-01-09 シャープ株式会社 Light emitting module and manufacturing method thereof
JP4870950B2 (en) * 2005-08-09 2012-02-08 株式会社光波 Light emitting light source unit and planar light emitting device using the same
US7842960B2 (en) 2006-09-06 2010-11-30 Lumination Llc Light emitting packages and methods of making same
US8593040B2 (en) 2009-10-02 2013-11-26 Ge Lighting Solutions Llc LED lamp with surface area enhancing fins
JP4951090B2 (en) 2010-01-29 2012-06-13 株式会社東芝 LED package
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
DE102014102810A1 (en) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Production of optoelectronic components

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989008927A1 (en) * 1988-03-15 1989-09-21 Siemens Aktiengesellschaft Assembly process for producing led rows
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
DE19927873A1 (en) * 1998-06-19 1999-12-23 Nat Semiconductor Corp Testing of chip-scale-housings for ICs with which plate is provided on which several chip-scale-housings are applied
EP0999587A2 (en) * 1998-11-05 2000-05-10 Shinko Electric Industries Co. Ltd. Production of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127195B2 (en) * 1994-12-06 2001-01-22 シャープ株式会社 Light emitting device and method of manufacturing the same
JP3992301B2 (en) * 1995-04-26 2007-10-17 シチズン電子株式会社 Chip type light emitting diode
JP3526380B2 (en) * 1996-12-12 2004-05-10 シャープ株式会社 Chip component type LED and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
WO1989008927A1 (en) * 1988-03-15 1989-09-21 Siemens Aktiengesellschaft Assembly process for producing led rows
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
DE19927873A1 (en) * 1998-06-19 1999-12-23 Nat Semiconductor Corp Testing of chip-scale-housings for ICs with which plate is provided on which several chip-scale-housings are applied
EP0999587A2 (en) * 1998-11-05 2000-05-10 Shinko Electric Industries Co. Ltd. Production of semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10173241 A *
JP Patent Abstracts of Japan: 08298345 A *

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128271C1 (en) * 2001-06-12 2002-11-28 Liz Electronics Corp Diode manufacturing method uses shaker with reception openings for alignment of diode chips before adhering to lower conductor layers provided by base plate
DE10153615C1 (en) * 2001-10-31 2003-07-24 Osram Opto Semiconductors Gmbh Electronic component manufacturing method has several components formed on components sections of lead frame before separation from latter
DE10210841B4 (en) * 2002-03-12 2007-02-08 Assa Abloy Identification Technology Group Ab Module and method for the production of electrical circuits and modules
DE10210841A1 (en) * 2002-03-12 2003-10-16 Martin Michalk Production of electrical switches or modules comprises arranging semiconductor chips and/or electronic components on circuit support with an etching resist, structuring the resist and producing circuit structure from the circuit support
DE10234978A1 (en) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Surface-mounted semiconductor component used in the production of luminescent diodes in mobile telephone keypads comprises a semiconductor chip, external electrical connections, and a chip casing
US7488622B2 (en) 2002-07-31 2009-02-10 Osram Opto Semiconductors Gmbh Method for producing a surface-mountable semiconductor component
US7199470B2 (en) 2002-07-31 2007-04-03 Osram Opto Semiconductors Gmbh Surface-mountable semiconductor component and method for producing it
US6995029B2 (en) 2002-08-05 2006-02-07 Osram Opta Semiconductors Gmbh Fabricating surface mountable semiconductor components with leadframe strips
US7695990B2 (en) 2002-08-05 2010-04-13 Osram Opto Semiconductors Gmbh Fabricating surface mountable semiconductor components with leadframe strips
DE10306557A1 (en) * 2002-08-05 2004-02-26 Osram Opto Semiconductors Gmbh Method for producing an electrical lead frame, method for producing a surface-mountable semiconductor component and lead frame strips
US8042964B2 (en) 2002-09-30 2011-10-25 Siemens Aktiengesellschaft Illumination device having luminous spots formed by light emitting diodes
DE10250911A1 (en) * 2002-10-31 2004-06-03 Osram Opto Semiconductors Gmbh Production process for an encapsulation of an optoelectronic component especially a luminescent or photo diode, using a template to govern filling of the encapsulant
DE10250911B4 (en) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Method for producing an envelope and / or at least part of a housing of an optoelectronic component
DE10258193A1 (en) * 2002-12-12 2004-07-15 Osram Opto Semiconductors Gmbh LED chip manufacturing method for LED light source, involves filling pouring material containing light-emission material and light-emission transformation material, into trenches of bonding layer inserted into injection mold
US7223620B2 (en) 2002-12-12 2007-05-29 Osram Opto Semiconductor Gmbh Process for the production of light-emitting diode light sources with a luminescence conversion element
DE10258193B4 (en) * 2002-12-12 2014-04-10 Osram Opto Semiconductors Gmbh Method for producing light-emitting diode light sources with luminescence conversion element
DE10341186A1 (en) * 2003-09-06 2005-03-31 Martin Michalk Method and device for contacting semiconductor chips
DE102005041064A1 (en) * 2005-08-30 2007-03-01 Osram Opto Semiconductors Gmbh Surface-mounted optoelectronic component has semiconductor chip with a molded body shaped on the chip
DE102005041064B4 (en) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Surface-mountable optoelectronic component and method for its production
DE102007049160A1 (en) * 2007-10-13 2009-04-16 Carl Baasel Lasertechnik Gmbh & Co. Kg A method of separating grouped into a group, having a Kunststoffvergusskörper chip housings
DE102007049160B4 (en) * 2007-10-13 2010-01-28 Carl Baasel Lasertechnik Gmbh & Co. Kg A method of separating grouped into a group, having a Kunststoffvergusskörper chip housings
DE102008014927A1 (en) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
US8790939B2 (en) 2008-02-22 2014-07-29 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
DE102008010512A1 (en) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelectronic component, particularly light emitting diode or photodiode, has semiconductor chip with chip lower side, and two electrical bondings with contact lower sides
DE102011102590A1 (en) * 2011-05-27 2012-11-29 Osram Opto Semiconductors Gmbh Method for producing light-emitting diode components
WO2013118002A1 (en) * 2012-02-10 2013-08-15 Koninklijke Philips N.V. Molded lens forming a chip scale led package and method of manufacturing the same
US9368702B2 (en) 2012-02-10 2016-06-14 Koninklijke Philips N.V. Molded lens forming a chip scale LED package and method of manufacturing the same
WO2018114931A3 (en) * 2016-12-20 2018-08-16 Osram Opto Semiconductors Gmbh Video wall module
US10861837B2 (en) 2016-12-20 2020-12-08 Osram Oled Gmbh Video-wall module with different light-emitting diode chips arranged in different areas

Also Published As

Publication number Publication date
JP2001274463A (en) 2001-10-05
DE10008203B4 (en) 2008-02-07
TW478183B (en) 2002-03-01
KR20010085475A (en) 2001-09-07

Similar Documents

Publication Publication Date Title
DE10008203B4 (en) Method for producing electronic semiconductor components
DE19746893B4 (en) Optoelectronic component with heat sink in the base part and method for the production
DE19600306C1 (en) Semiconductor component with hermetically-sealed housing for opto-electronic component
DE102012215705B4 (en) HOUSING FOR AN OPTICAL COMPONENT, ASSEMBLY, METHOD FOR MANUFACTURING A HOUSING AND METHOD FOR MANUFACTURING AN ASSEMBLY
WO2017032772A1 (en) Laser component and method for producing same
DE19544980A1 (en) Light emitting diode module for e.g. display panel, LCD back light
DE10306557A1 (en) Method for producing an electrical lead frame, method for producing a surface-mountable semiconductor component and lead frame strips
EP1622237A1 (en) Electronic or optical device, and method implemented
WO2008083672A2 (en) Housing for an optoelectronic component and arrangement of an optoelectronic component in a housing
DE112014004347B4 (en) Optoelectronic component and process for its production
WO2015086665A1 (en) Optoelectronic component
DE102018128846A1 (en) Formation of conductive bonding paths in the packaging molded article by electroless plating
WO2016102474A1 (en) Optoelectronic component and method for producing same
WO2016202917A1 (en) Method for producing an optoelectronic component and optoelectronic component
WO2016071440A1 (en) Optoelectronic component, method for producing an optoelectronic component
WO2017060280A1 (en) Optoelectronic component having a lead frame having a stiffening structure
WO2004015769A1 (en) Method for the production of an electrically-conducting frame, method for production of a surface mounting semiconductor component and conductor frame strips
EP0303272A2 (en) Printed circuits for electronics
DE102013203350A1 (en) Method for manufacturing electronic semiconductor component, involves extending aperture between surface of shaped body and portion of structure by shaped body, and placing electrical conductive material in aperture
DE102014208960A1 (en) Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component
WO2014048834A1 (en) Housing for an optoelectronic component, electronic assembly, method for producing housings and method for producing electronic assemblies
DE19546717A1 (en) Surface opto-coupler for opto=electronic device
WO2018024705A1 (en) Multi-chip module
WO2016075114A1 (en) Method for producing a carrier and method for producing an optoelectronic component
WO2021073974A1 (en) Method for producing a plurality of semiconductor elements, semiconductor element and semiconductor component having such a semiconductor element

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right