CN87107179A - 大面积换能器阵列的静电放电保护网络 - Google Patents

大面积换能器阵列的静电放电保护网络 Download PDF

Info

Publication number
CN87107179A
CN87107179A CN87107179.7A CN87107179A CN87107179A CN 87107179 A CN87107179 A CN 87107179A CN 87107179 A CN87107179 A CN 87107179A CN 87107179 A CN87107179 A CN 87107179A
Authority
CN
China
Prior art keywords
array
transducer
large tracts
electrostatic discharge
protection network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN87107179.7A
Other languages
English (en)
Other versions
CN1014381B (zh
Inventor
段行建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of CN87107179A publication Critical patent/CN87107179A/zh
Publication of CN1014381B publication Critical patent/CN1014381B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Abstract

大面积换能器阵列用的一种静电放电保护网络，其中的每个换能器都与其一个寻址电路相关联用以改变换能器元件状态。各个寻址电路包括至少一个薄膜晶体管，该晶体管在其栅电极和晶体管其他两个端电极之一或二者之间有一电阻性路径，以便在静电放电期间为均衡栅电极和其他两个端电极之间而提供电流泄漏路径。

Description

本发明一般涉及用以保护由薄膜晶体管电路所控制的大面积换能器阵列，使之避免由静电放电引起的不希望有的高压效应的技术和装置，特别涉及在静电放电过程中使该阵列的所有元件上的电势均衡的技术和装置。
众所周知，在电子工业中静电会给集成电路（IC）器件带来严重损坏。静电荷的产生是由于物体里的电子转移（极化）或电子由一物体转移到另一物体（导电充电）引起的，而通常是由于物体的相互作用而产生的。电荷的数量主要依赖于组成物体的物质的大小、形状、组成和电学性质而定。在制造设备中所遇到的静电电荷的主要来源主要是操作人员与绝缘体的互相作用。一般来说，步行跨过地毡或步行在乙烯基地板，或处理、磨擦或分离各种材料都会产生表现为被传递的静电电荷。这些保护网络通常包括二极管和其他元件，故在集成电路芯片上，必须拔出实用面积来安置它们。
本发明的一个目的是要为大面积薄膜换能器阵列提供一种简单、价廉的静电放电保护网络，其中每个换能器都与一个包括至少一个薄膜晶体管的寻址电路相关联。
本发明的另一个目的是在响应寄生的静电放电时，为该阵列上的所有元件提供电位均衡的路径。
可以用一种结构来达到这些目的，即在一块绝缘基片上，提供一个大面积薄膜换能器阵列，其中的每个换能器都与一个用以改变该换能器元件状态的寻址电路相关联，而且其中的每个寻址电路都包括至少一个具有设置在薄膜晶体管栅电极与晶体管其他两个端电极中的一或两个电极之间的电阻性路径，以便在一静电放电期间为栅电极和其他两个端电极之间的均衡电势提供电流泄漏路径的薄膜晶体管。电阻性路径的欧姆数值要选得足够大，以使栅电极与其他两个端电极之间的电流泄漏不会影响薄膜晶体管的正常工作。
通过结合附图来作下面的详细叙述，熟悉本领域的技术人员就会理解本发明的优点。这些附图是：
图1是薄膜晶体管的侧视图，
图2a以电路图说明薄膜晶体管，其中的栅电极以电阻连接到源和漏端电极，
图2b以电路图说明薄膜晶体管，其中的栅电极以一电阻连接到漏端电极，
图2c以电路图说明薄膜晶体管，其中的栅电极以一电阻连接到源端电极，
图3说明在大面积一维的换能器阵列上的本发明的一个实施例，
图4说明在大面积一维的换能器阵列上的本发明的另一实施例，
图5a说明本发明实际应用在一个大面积的二维换能器阵列，以及
图5b说明由图5a换能器阵列控制的液晶显示器截面图。
现转到附图，图中说明熟知的非晶硅（a-Si∶H）薄膜晶体管（TFT）10的结构，即所谓的倒置结构。该结构包括一个由玻璃、陶瓷或任一种在普通的非晶硅TFT在处理温度范围（＜350℃）中保持相当平滑的其他绝缘材料制成的基片12;一个栅电极14，通常是由位于基片上的厚度为500至1000埃的Cr、NiCr或其他适用材料的薄层形成;一层栅极电介质16，一般是几千埃厚的氮化硅层覆盖着栅电极;一层厚度由几百至几千埃的a-Si∶H组成的电荷转移层18;由一n+a-Si∶H薄层20构成的端电极以及约一微米厚的构成来作为源24和漏26的Al接触层22;以及为了钝化而在沟道区中的a-Si∶H层上沉积的一层第二氮化硅层28。
当晶体管的栅极不接到任一电压源，即当栅电极是浮置时，在源24和漏26之间有一电流泄漏路径穿过Si∶H半导体层18。因此，在向源电极或漏电极静电放电期间，泄漏路径会让电荷移到其他电极，从而使它们的电位均衡。实际上因为电流不能流过栅极的电介质，向栅电极的静电放电会引起大量电荷积累在栅电极上，故在栅电极以及源电极和漏电极二者之一之间或在栅电极和源、漏电极之间的栅极电介质两端会产生极大的电势差。当栅电极浮置而且所积累的静电荷不能泄漏时，更加会出现这种情况。于是，出现在栅极电介质两端的极大的电势差可以引起上述的损坏。
为了使静电放电对晶体管10的损坏实质上减到最小，建议用一电阻30形成一条连接栅极14至源24和/或漏26的高电阻电流路径。图2a、2b和2c说明可供选择的几种结构。这些结构使电势可以在栅极电介质16的两端均衡。上述三种情况中的任一种情况下都必须小心选择电阻的适当数值。由于选择的电阻值太低，该电阻对（图2a）因旁路半导体层而可能妨碍TFT的正常工作。另一方面，如果欧姆数值太高，该电阻耗散静电电荷的速度就不会快到足以防止对栅极电介质的损坏。概而言之，该电阻的数值应使通过它的漏电电流不致影响换能器元件的正常工作。电阻值的正确选择视各种应用中的特殊电路而定。
图3说明在US4，584，492号专利全面公开和叙述的类型以标记头形式出现的一维换能器阵列。该阵列包括一块典型地做成11英寸乘3/4英寸大面积的玻璃基片34，沿基片上的一边缘有标记电极36，沿基片上的对面边缘有输入接触焊接点38（图4有更准确的说明，图3只是示意表示为总线）。使用时，连接该接触焊接点，以便从集成电路外的激励器40接收标记信息。借助于多路转换的寻址装置，由包括64条数据线42和40条栅极地址线44的104个输入接触焊接点足以控制2560个标记电极。每条栅极地址线都控制上述类型的一段64个TFT10。所有的元件，即标记电极、TFT、地址线、数据线和输入接触焊接点都用薄膜制造技术集成在该绝缘的基片上。
当阵列不连接在打印机中，而且电性上是浮置时，就如在测试、分类、检验、封装等处理期间以及在被装进打印机时那样，很可能使阵列与带有静电荷的人物相接触。无疑已经积累在操作人员身上的静电荷会以上述方式释放到该阵列且会破坏或损坏一个或多个薄膜晶体管。
为了保护每个TFT，图示了将一电阻30连接在各栅电极14和各源电极24之间。如图2所示，根据换能器阵列的功能和安置，更希望将栅电极通过电阻30连接到漏电极，或者既连接到源电极也连接到漏电极。这里为方便起见，将直接连接到换能器元件的TFT的端部视为漏电极。在图3的换能器阵列中，换能器是在US4，584，592所叙述的打印器件的标记电极36，而且每个标记电极必须在整个线路时间都保持着存放在其上的电荷，要谨防在漏电极和栅电极之间建立起任何的泄漏路径。因此，不希望用电阻30连接漏电极至栅电极。
图3实施例虽然将会令人满意地操作以保护TFT避免受静电放电的损坏，但它不是最好的解决方法。这是因为电阻30占去重要的实际面积，这种面积在制造较高精度的标记头阵列时是很宝贵的。此外，由于标记头阵列包括更为复杂的激励电路，例如那些预计要用在多功能操作的电路，这些激励电路将包括与每个标记电极有关的几个晶体管，因而要为每一个晶体管提供一个电阻器就会变得累赘。
因此，不象图3实施例所示的那样来实施本发明，而是采用图4实施例中所示的简单得多的解决途径。通过用一条与该行焊接点共存并与这些焊接点电接触的电阻条46连接所有沿标记头阵列32一边缘延伸的输入接触焊接点38，以便形成接触间的焊接点电阻可以取得相同的结果。这样做使所有的数据线42和所有的栅地址线44连接起来，以使积累在任一条或多条的这些线上的静电荷将迅速漏遍该阵列，并使阵列上所有元件的电势均衡。
这种结构的两个主要优点是：第一、电阻条46可以与沉积n+a-Si∶H源和漏层同时制得;第二、该电阻条位于基片上不占据实际面积。应该明自，需要时电阻条可以用轻掺杂的或无掺杂的a-Si∶H制得，以便使电阻条与其它器件的层相一致并同时沉积得到。n+a-Si∶H由于其电阻率约为102欧姆一厘米而且呈薄膜状，要做成范围由107至109欧姆的电阻不是难得的，故能特别引人注意。
实际的保护网络可以用范围在5至100兆欧姆的接触间焊接点电阻的电阻条制得。该接触间焊接点电阻的阻值既要选得足够低以使泄漏的速率能防止不需要的静电放电效应，又要选得足够高以便在操作期间在一接触焊接点上的电压电平不会显著地受其邻近接触焊接点上电压电平的影响。由于用于激励标记阵列的外部集成电路芯片有较低的输出阻抗（约几千欧姆量级），当用这些大的接触间焊接点电阻（约几兆欧姆）使邻近的接触焊接点连接在一起时，在不同电压的相邻接触焊接点之间就不存在显著的串扰。典型的电阻值应较外部的激励电路的输出阻抗约大10倍。
在1985年5月9日提交申请号为861，472题为“改进的写头”（H.C.Tuan和M.J.Thompson）的未决专利申请中，公开了换能器阵列，其中每个标记电极换能器元件都受包括两个薄膜晶体管的寻址电路的控制。被应用到该阵列的本发明将保护这两个TFT免受放电。
这种解决保护网络的相同方法，如图5a和5b所示也可以用于二维的换能器阵列48。在这实施例中，显示电极50的正交排列沉积在一块大的绝缘基片52上，以便在显示板56的每个象素中控制液晶材料的方向性。每个显示电极的状态是由一TFT58控制的。每一晶体管都沿着一条连接到其源电极62的数据线60接收一数据信号，而沿着连接到其栅电极66的栅线64接收一地址信号。当栅电压使晶体管导通时，电流就从源电极62流到漏电极68然后再到显示电极50。图中示出了所有的源线（S1至SN）和所有的栅线（G1至GN）与适当的电阻，例如n+a-Si∶H电阻条70连接在一起。由于遵循上面提出的电阻值选择的原则，保护网络将起保护作用，它将保护所有开关晶体管的栅电介质免受静电放电且不会影响正常的操作。
应当理解的是，本公开只通过实例而作出的，在不偏离如在后已要求保护的本发明的真正精神和范围的条件下，可以进行结构细节和部件的组合和安排的许多改变。

Claims (10)

1、一种大面积换能器阵列用的静电放电保护网络，其特征在于，所说阵列包括一块基片，其上制有多个换能器元件和一个与每个换能器元件相关联，用以改变所说换能器元件状态的薄膜寻址电路，每个所说寻址电路都包括至少一个薄膜晶体管，该薄膜晶体管具有彼此互相隔开而且连接到一半导体层的一个源端电极和一个漏端电极和一个由栅电介质层隔离所说半导体层的栅极，栅极要设置得能通过所说半导体层控制电流从所说源端电极流到所说漏端电极，所说保护网络包括被连接到所说寻址电路用以提供电流泄漏途径的电阻装置，以使在静电放电期间均衡全部所说栅电介质两端的电势，其中所说电阻装置并不影响所说薄膜晶体管的正常工作。
2、根据权利要求1中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，所说电阻装置连接在所说薄膜晶体管的各所说栅电极和至少一个其相关的端电极之间。
3、根据权利要求2中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，所说电阻装置连接在所说薄膜晶体管的所说栅电极和所说源端电极与所说漏端电极这两个电极之间。
4、根据权利要求1中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，所说阵列包括多个用以接收外部信号的输入接触焊接点，所说阵列在连接到所说寻址电路时用以控制所说换能器装置的状态，而且所说电阻装置连接所说输入接触的每个焊接点。
5、根据权利要求4中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，其中的一条电阻性材料伸过所说输入接触的全部焊接点，而且所说电阻装置包括所说条形电阻性材料的接触间焊接点部分。
6、根据权利要求5中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，所说薄膜晶体管是由非晶硅制成的，而所说电阻装置是由n+非晶硅制成的。
7、根据权利要求1或5中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，所说换能器元件以一维方式延伸且包括沿所说基片的一个边缘形成的标记电极。
8、根据权利要求1或5中所规定的大面积换能器阵列用的静电放电保护网络，其特征在于，所说换能器元件以二维方式延伸且包括在所说基片表面上以正交形式形成的显示电极。
9、由外部激励电路所激励的大面积换能器阵列用的静电放电保护网络，其特征在于，所说阵列包括一个其上制有多个换能器元件的基片，一个与所说的各个换能器相关的用以改变换能器元件状态的薄膜寻址电路，所说的各个寻址电路包括至少一个薄膜晶体管，还包括多个输入接触焊接点，这些焊接点连接到所说寻址电路以接收来自所说激励电路的信号，所说保护网络包括：连接到各个所说输入接触焊接点的电阻装置，以便在静电放电到所说阵列的任一元件期间为均衡所说阵列的所有元件上的电势而提供电流泄漏电路径，而且所说电阻装置的数值至少大于连接到所说输入接触焊接点的所说外部激励电路的输出阻抗一个量级。
10、大面积换能器阵列用的静电放电保护网络，其特征在于，所说阵列包括一个其上制有多个换能器元件的基片，和一个与各个换能器元件有关联的用以改变所说换能器元件状态的薄膜寻址电路，各个所说寻址电路包括至少一个薄膜晶体管，所说保护网络包括：连接到所说寻址电路的电阻装置，以便在静电放电到所说阵列的任一元件期间为均衡所说阵列所有元件上的电势而提供电流泄漏路径。
CN87107179.7A 1986-10-24 1987-10-24 大面积传感器阵列的静电放电保护网络 Expired CN1014381B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/922,603 US4803536A (en) 1986-10-24 1986-10-24 Electrostatic discharge protection network for large area transducer arrays
USP22,603 1986-10-24
US922,603 1986-10-24

Publications (2)

Publication Number Publication Date
CN87107179A true CN87107179A (zh) 1988-05-04
CN1014381B CN1014381B (zh) 1991-10-16

Family

ID=25447304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87107179.7A Expired CN1014381B (zh) 1986-10-24 1987-10-24 大面积传感器阵列的静电放电保护网络

Country Status (7)

Country Link
US (1) US4803536A (zh)
EP (1) EP0265290A3 (zh)
JP (1) JPS63133124A (zh)
CN (1) CN1014381B (zh)
BR (1) BR8705707A (zh)
CA (1) CA1310060C (zh)
MX (1) MX159965A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114412B (zh) * 2006-07-26 2010-07-21 元太科技工业股份有限公司 电子墨水显示面板
CN106569351A (zh) * 2016-10-20 2017-04-19 中国电子科技集团公司第二十六研究所 抗静电的高频声光器件
CN109427764A (zh) * 2017-08-24 2019-03-05 华为终端（东莞）有限公司 一种静电释放保护装置及电路

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569053B2 (ja) * 1987-06-26 1997-01-08 キヤノン株式会社 イメ−ジセンサ
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
US5219771A (en) * 1988-07-30 1993-06-15 Fuji Xerox Co., Ltd. Method of producing a thin film transistor device
JPH02137828A (ja) * 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
US5019002A (en) * 1989-07-12 1991-05-28 Honeywell, Inc. Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
KR920008675Y1 (ko) * 1989-12-30 1992-12-12 삼성전자 주식회사 평판 디스플레이용 박막 트랜지스터
US5225919A (en) * 1990-06-21 1993-07-06 Matsushita Electric Industrial Co., Ltd. Optical modulation element including subelectrodes
JPH04120522A (ja) * 1990-09-11 1992-04-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5220443A (en) * 1991-04-29 1993-06-15 Nec Corporation Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5371395A (en) * 1992-05-06 1994-12-06 Xerox Corporation High voltage input pad protection circuitry
US5313319A (en) * 1992-06-17 1994-05-17 General Electric Company Active array static protection devices
NL194873C (nl) * 1992-08-13 2003-05-06 Oki Electric Ind Co Ltd Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting.
US5428498A (en) * 1992-09-28 1995-06-27 Xerox Corporation Office environment level electrostatic discharge protection
JP2886066B2 (ja) * 1993-11-16 1999-04-26 株式会社フロンテック 薄膜トランジスタ基板およびその製造方法
US5648296A (en) * 1994-07-27 1997-07-15 General Electric Company Post-fabrication repair method for thin film imager devices
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
JP3186701B2 (ja) * 1998-07-13 2001-07-11 日本電気株式会社 半導体装置
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US7217591B2 (en) * 2004-06-02 2007-05-15 Perkinelmer, Inc. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors
JP4845352B2 (ja) * 2004-06-15 2011-12-28 キヤノン株式会社 放射線撮像装置、その製造方法及び放射線撮像システム
CN101339941B (zh) * 2008-05-08 2010-06-02 北京中星微电子有限公司 一种静电放电保护电路
JP5439837B2 (ja) 2009-02-10 2014-03-12 ソニー株式会社 表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070653A (en) * 1976-06-29 1978-01-24 Texas Instruments Incorporated Random access memory cell with ion implanted resistor element
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
JPS583285A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 半導体集積回路の保護装置
JPS58158953A (ja) * 1982-03-17 1983-09-21 Hitachi Ltd 樹脂封止半導体装置
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
EP0139764B1 (en) * 1983-03-31 1989-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin-film integrated devices
JPS59208877A (ja) * 1983-05-13 1984-11-27 Ricoh Co Ltd 薄膜装置
JPS59224172A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd 半導体回路装置における破壊防止回路
JPS59232456A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 薄膜回路素子
JPS6038858A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体集積回路装置
US4584592A (en) * 1984-08-13 1986-04-22 Xerox Corporation Marking head for fluid jet assisted ion projection imaging systems
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS6188557A (ja) * 1984-10-05 1986-05-06 Nippon Soken Inc 薄膜トランジスタマトリツクスアレイ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114412B (zh) * 2006-07-26 2010-07-21 元太科技工业股份有限公司 电子墨水显示面板
CN106569351A (zh) * 2016-10-20 2017-04-19 中国电子科技集团公司第二十六研究所 抗静电的高频声光器件
CN109427764A (zh) * 2017-08-24 2019-03-05 华为终端（东莞）有限公司 一种静电释放保护装置及电路
CN109427764B (zh) * 2017-08-24 2021-06-01 华为终端有限公司 一种静电释放保护装置及电路

Also Published As

Publication number Publication date
CA1310060C (en) 1992-11-10
US4803536A (en) 1989-02-07
BR8705707A (pt) 1988-05-31
EP0265290A3 (en) 1988-09-21
JPS63133124A (ja) 1988-06-04
MX159965A (es) 1989-10-17
EP0265290A2 (en) 1988-04-27
CN1014381B (zh) 1991-10-16

Similar Documents

Publication Publication Date Title
CN87107179A (zh) 大面积换能器阵列的静电放电保护网络
US6175394B1 (en) Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
US6088073A (en) Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements
US4907861A (en) Thin film transistor, method of repairing the film transistor and display apparatus having the thin film transistor
EP0272506B1 (en) Thin film transistor array for liquid crystal displays allowing in-process testing, testing method, and information entry system comprising such an array
KR0152375B1 (ko) 액정표시장치
US5610414A (en) Semiconductor device
KR100209995B1 (ko) 박막 트랜지스터형 액정표시장치 및 그 제조방법
TW569074B (en) Active matrix liquid crystal display device
US7394101B2 (en) Semiconductor device
CN108874203A (zh) 显示装置
CN100495743C (zh) 用于x射线检测器的薄膜晶体管阵列面板
CN101728334B (zh) 用于薄膜晶体管图像传感器阵列的减少esd诱导的伪影的设计
KR970017107A (ko) 액정표시장치의 어레이 기판, 이 어레이 기판을 구비한 액정표시장치 및 액정표시장치의 어레이 기판의 제조방법
EP0075651B1 (en) Flat panel display devices
US20160011722A1 (en) Electrostatic and piezoelectric touch panel
CN105474395A (zh) 阵列基板、辐射检测器以及配线基板
US4654865A (en) CCD device with electrostatic protective means
EP0157389B1 (en) Protection device for a mos transistor
KR100656900B1 (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
JPH09265110A (ja) アクティブマトリックスパネル
Okushima ESD protection design for mixed-power domains in 90nm CMOS with new efficient power clamp and GND current trigger (GCT) technique
JPWO2020103909A5 (zh)
CN1509235A (zh) 打印头集成电路
JP3212252B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
C14 Grant of patent or utility model
C19 Lapse of patent right due to non-payment of the annual fee