CN1992256A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1992256A
CN1992256A CNA2006101724218A CN200610172421A CN1992256A CN 1992256 A CN1992256 A CN 1992256A CN A2006101724218 A CNA2006101724218 A CN A2006101724218A CN 200610172421 A CN200610172421 A CN 200610172421A CN 1992256 A CN1992256 A CN 1992256A
Authority
CN
China
Prior art keywords
film
light
sensitive surface
dielectric film
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101724218A
Other languages
English (en)
Other versions
CN100514624C (zh
Inventor
韩载元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN1992256A publication Critical patent/CN1992256A/zh
Application granted granted Critical
Publication of CN100514624C publication Critical patent/CN100514624C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Abstract

本发明提供一种半导体器件及其制造方法。所述半导体器件包括：半导体衬底，包括导电层；第一绝缘膜，形成于半导体衬底上并具有形成于其中的通孔；下阻挡膜，形成于通孔的内壁上；第一金属布线，形成于下阻挡膜上；第二绝缘膜，形成于第一金属布线和第一绝缘膜上，所述第二绝缘膜设置有宽度大于通孔的宽度的沟槽；上阻挡膜，形成于沟槽的下表面上；第二金属布线，形成于上阻挡膜上；以及侧壁阻挡膜，形成于上阻挡膜和第二金属布线的侧壁上。所述侧壁阻挡膜具有L形镜对称结构。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种具有金属布线的半导体器件及其制造方法。
背景技术
通常，通过使用由诸如铝或铜等金属制成的金属薄膜来形成半导体器件的金属布线，并且半导体器件之间的电连接和焊盘连接使形成于半导体衬底中的电路能够相互连接。
通过双镶嵌工艺形成这种用于连接器件电极和焊盘的金属布线，其中器件电极和焊盘由诸如氧化膜等绝缘膜隔离，该双镶嵌工艺包括如下步骤：选择性蚀刻绝缘膜以形成通孔；通过使用感光膜使通孔内部填充填充膜；通过使用感光膜在绝缘膜上形成沟槽图案；通过使用沟槽图案作为掩模蚀刻绝缘膜以形成沟槽；去除沟槽图案和填充膜；以及用金属膜填充通孔内部和沟槽内部。
通过上述双镶嵌工艺工艺而形成的多个金属布线可以形成为多层结构。这种情况下，在上下层重叠的部分之间可能存在寄生电容以及在相邻的金属布线之间可能存在寄生电容，从而降低了半导体器件的运行速度。
因此，为了减少寄生电容，用于包围并支撑金属布线的绝缘膜通常由低介电(低k)材料制成。
同时，用蚀刻选择性比绝缘膜的蚀刻选择性低的膜来填充通孔。也就是说，如果绝缘膜和感光膜同时被蚀刻任意预定的时间周期，则蚀刻掉的感光膜的数量比蚀刻掉的绝缘膜的数量少。结果，由于绝缘膜和感光膜之间的蚀刻选择性不同而导致在沟槽的下表面形成栅栏。通过以下的工艺，例如去除位于通孔内的感光膜的工艺，可以降低上述形成的栅栏的高度，但是，不能完全去除栅栏。
因此，当对沟槽和通孔填充金属薄膜时，由栅栏产生的高度差使沟槽和通孔不能完全地被填充金属薄膜，在金属布线处可能产生裂纹。这可能增加金属布线的电阻，对半导体器件的特性产生不利的影响，降低其可靠性。
此外，通过两次使用双镶嵌工艺工艺来执行低k材料的蚀刻工艺而产生的剩余物留在通孔和沟槽的内壁。这种剩余物增加了半导体器件的电阻，降低了半导体器件的运行速度。
此外，当通过双镶嵌工艺图案化低k材料时，通过执行去胶工艺(asher process)而暴露的低k材料与去胶液(asher liquid)发生化学反应，使得低k材料的介电常数(k)增加。因此，半导体器件的运行速度可能降低。
发明内容
因此，本发明提供一种半导体器件的制造方法，其可以减小金属层间绝缘膜的介电常数(k)及剩余物的产生，从而提高半导体器件的运行速度。
本发明提供一种半导体器件，包括：半导体衬底，包括导电层；第一绝缘膜，形成于该半导体衬底上并具有形成于其中的通孔；下阻挡膜，形成于该通孔的内壁上；第一金属布线，形成于该下阻挡膜上；第二绝缘膜，形成于该第一金属布线和该第一绝缘膜上，所述第二绝缘膜设置有宽度大于该通孔的宽度的沟槽；上阻挡膜，形成于该沟槽的下表面上；第二金属布线，形成于该上阻挡膜上；以及侧壁阻挡膜，形成于该上阻挡膜和该第二金属布线的侧壁上，其中，所述侧壁阻挡膜具有L形镜对称结构。
本发明还提供一种半导体器件的制造方法，包括如下步骤：在半导体衬底上形成第一绝缘膜；在该第一绝缘膜中埋置第一金属布线；在所述第一绝缘膜上形成第一感光膜，所述第一感光膜具有用于暴露所述第一金属布线和部分所述第一绝缘膜的第一沟槽；在所述半导体衬底的所得到的上部结构上形成第二阻挡膜；在所述第二阻挡膜上形成金属薄膜；通过去除所述第一感光膜形成第二金属布线；在所述第一绝缘膜上形成第二感光膜，其中与所述第二金属布线对应的区域用作第二沟槽；在所述半导体衬底的所得到的上部结构上形成第三阻挡膜；去除所述第二感光膜；以及在所述第一绝缘膜和所述第二金属布线上形成第二绝缘膜。
附图说明
从结合附图的下面的详细描述中，将更为清楚地理解本发明上述特征和优点，其中：
图1是示出根据本发明的半导体器件的结构的剖视图；以及
图2至图11是根据本发明以制造过程的顺序示出半导体器件的制造方法的视图。
具体实施方式
为了使所属领域的技术人员能容易地实施本发明的优选实施例，将参照附图对本发明进行详细描述。然而，本发明能以多种不同的改型实施，并不局限于在此提出的优选实施例。
在附图中，为了以清晰的方式呈现不同的层和区域，其厚度被呈现为放大的。在整个说明书中，用相同的标号表示相似的元件。如果诸如层、膜、区域或金属板这样的部分被提及位于另一部分“上”，这种表述可以包括在它们之间还存在另外部分的情况，以及该部分“直接”位于所述另一部分“上”的情况。相反，如果一部分被提及“直接”位于另一部分“上”，则意味着在它们之间没有其它部分。
以下，参照附图描述根据本发明的半导体器件及其制造方法。
图1是示出根据本发明的半导体器件的结构的剖视图，图2至图11是根据本发明的实施例以制造过程的顺序示出半导体器件的制造方法的视图。
首先，参照图1详细描述半导体器件的结构。
如图1所示，在形成有器件隔离膜50的半导体衬底100上依次形成栅极绝缘膜60和栅极70。间隔部件80形成于栅极绝缘膜60和栅极70的侧壁上。高浓度结区90形成于半导体衬底100的暴露部分中。在半导体衬底100的所得到的上部结构的整个表面上形成下层间绝缘膜110，所述下层间绝缘膜110具有下通孔111和113，下通孔111和113用于分别暴露半导体衬底100的高浓度结区90。下通孔阻挡膜125和127分别形成于下通孔111和113的内表面上，下通孔籽晶膜135和137分别形成于下通孔阻挡膜125和127的内表面上。下通孔金属布线141和143分别形成于由下通孔籽晶膜135和137限定的下空隙中，从而以这种方式来填充下空隙。具有下沟槽201、203和207的下布线绝缘膜200形成于半导体衬底100的所得到的上部结构的整个表面上，其中下沟槽201、203分别暴露下通孔金属布线141和143。下沟槽阻挡膜161、163和167、下沟槽籽晶膜171、173和177、以及下沟槽金属布线181、183和187分别依次形成于下沟槽201、203和207内。下侧壁阻挡膜191、193和197以L形镜对称结构分别形成于下沟槽阻挡膜161、163和167、下沟槽籽晶膜171、173和177、以及下沟槽金属布线181、183和187的侧壁上。具有上通孔211和213的上层间绝缘膜210形成于半导体衬底100的所得到的上部结构的整个表面上，其中上通孔211和213用于分别暴露下沟槽金属布线181和183。上通孔阻挡膜225和227以及上通孔籽晶膜235和237分别依次形成于上通孔211和213的内表面上。用于填充上通孔211和213的内部的上通孔金属布线241和243分别形成于上通孔籽晶膜235和237上，以使它们填充每个上通孔籽晶膜235和237限定的上空隙。具有上沟槽291、293和297的上布线绝缘膜290形成于上层间绝缘膜210以及上通孔金属布线241和243上，其中上沟槽291、293和297用于分别暴露部分上通孔金属布线241和243以及部分上层间绝缘膜210。上沟槽阻挡膜251、253和257、上沟槽籽晶膜261、263和267、以及上沟槽金属布线271、273和277分别依次形成于上沟槽291、293和297内。上侧壁阻挡膜281、283和287以近似L形镜对称结构分别形成于上沟槽阻挡膜251、253和257、上沟槽籽晶膜261、263和267、以及上沟槽金属布线271、273和277的侧壁上。
这里，下层间绝缘膜110和上层间绝缘膜210可以由FSG(掺杂氟的硅玻璃)、PSG(掺杂磷的硅玻璃)、USG(无掺杂的硅玻璃)、BPSG(掺杂硼磷的硅玻璃)、二氧化硅材料等组成，其优选为具有1,000或更高的厚度。
下布线绝缘膜200和上布线绝缘膜290由包括SiOC的低k材料组成。
以下将参照图2至图11详细描述半导体器件的制造方法。
如图2所示，在半导体衬底100上依次形成栅极绝缘膜60和栅极70，其中在半导体衬底100上形成有用作浅沟槽隔离(STI)的器件隔离膜50。间隔部件80形成于栅极绝缘膜60和栅极70的侧壁上。高浓度杂质离子被注入到暴露的半导体衬底100中，形成高浓度结区90。具有下通孔111和113的下层间绝缘膜110形成于半导体衬底100的所得到的上部结构的整个表面上，其中下通孔111和113用于分别暴露高浓度结区90。在半导体衬底100的上部结构的整个表面上执行去胶工艺。然后，在下层间绝缘膜110和暴露的半导体衬底100上形成下通孔阻挡膜120。在下通孔阻挡膜120上形成下通孔籽晶膜130。在下通孔籽晶膜130上形成第一金属薄膜140。这里，下层间绝缘膜110可以由FSG(掺杂氟的硅玻璃)、PSG(掺杂磷的硅玻璃)、USG(无掺杂的硅玻璃)、BPSG(掺杂硼磷的硅玻璃)、二氧化硅材料等组成，其优选为具有1,000或更高的厚度。此外，第一金属薄膜140优选由铜组成。
然后，如图3所示，执行化学机械抛光(CMP)工艺以去除位于下层间绝缘膜110上部的下通孔阻挡膜120的部分、下通孔籽晶膜130的部分以及第一金属薄膜140的部分。接下来，执行平坦化工艺以形成下通孔金属布线141和143。此时，下通孔阻挡膜125和127以及下通孔籽晶膜135和137分别只局部地剩余在下通孔111和113的内表面上。
接下来，在半导体衬底100的所得到的上部结构的整个表面上形成具有倾斜图案的第一感光膜350，其中第一感光膜350具有第一和第二沟槽351和353以及第三沟槽357，第一和第二沟槽351和353用于暴露部分下层间绝缘膜110以及用于分别暴露下通孔金属布线141和143，第三沟槽357用于暴露部分下层间绝缘膜110。然后，将具有上述所得到的上部结构的半导体衬底100浸入在三氯乙烯(TCE)中几秒钟，以硬化第一感光膜350的外表面。此时，第一、第二和第三沟槽351、353和357具有其各自的宽度，各宽度从其下部往上逐渐变小，并在其上部结束。
接下来，在第一感光膜350、下通孔金属布线141和143以及部分暴露的下层间绝缘膜110上形成下沟槽阻挡层160。在下沟槽阻挡层160上形成下沟槽籽晶层170。在下沟槽籽晶层170上形成第二金属薄膜180。此时，具有倾斜图案的第一感光膜350使第二金属薄膜180位于第一感光膜350的外表面上方，并使第一、第二和第三沟槽351、353和357的内部被部分填充第二金属薄膜180。
这里，第二金属薄膜180优选由铜组成。
然后，如图4所示，去除第一感光膜350。此时，如上所述，由于包括其与下层间绝缘膜110接触的部分的第一感光膜350的内部部分的硬度比其外部部分的硬度低，所以第一感光膜350的除去导致去除了位于第一感光膜350上的下沟槽阻挡层160、下沟槽籽晶层170以及第二金属薄膜180。
尤其是，下沟槽阻挡层160被部分去除，形成分别与下通孔金属布线141和143以及下层间绝缘膜110接触的下沟槽阻挡膜161、163和167。而且，下沟槽籽晶层170被部分去除，形成分别与下沟槽阻挡膜161、163和167接触的下沟槽籽晶膜171、173和177。此外，只有与下沟槽籽晶膜171、173和177接触的第二金属薄膜180的那些部分被留下，分别形成下沟槽金属布线181、183和187。
接下来，在下层间绝缘膜110的暴露的部分上形成具有倾斜图案的第二感光膜360。然后，将具有所得到的上部结构的半导体衬底100浸入在三氯乙烯(TCE)中几秒钟，以硬化第二感光膜360的外表面。
之后，在第二感光膜360以及下沟槽金属布线181、183和187上形成下侧壁阻挡层190。
然后，如图5所示，去除第二感光膜360。此时，如上所述，由于包括其与下层间绝缘膜110接触的部分的第二感光膜360的内部部分的硬度比第二感光膜360的上部部分的硬度低，所以第二感光膜360的去除导致去除了位于第二感光膜360上的下侧壁阻挡层190的那些部分。
结果，下侧壁阻挡层190的剩余部分被留下，作为下侧壁阻挡膜191、193和197。下侧壁阻挡膜191、193和197分别形成于下沟槽阻挡膜161、163和167、下沟槽籽晶膜171、173和177、以及下沟槽金属布线181、183和187的侧壁上，以具有下面将要描述的近似L形镜对称结构。
然后，如图6所示，在半导体衬底100的所得到的结构的整个表面上形成下布线绝缘膜200。
之后，如图7所示，执行CMP工艺以平坦化下布线绝缘膜200。此时，位于下沟槽金属布线181、183和187的上表面的下侧壁阻挡层190的那些部分被去除，所以，留下下侧壁阻挡膜191、193和197，分别作为下沟槽阻挡膜161、163和167、下沟槽籽晶膜171、173和177、以及下沟槽金属布线181、183和187的侧壁上的L形镜对称结构。
此处，在下沟槽金属布线181、183和187的两个相邻的下沟槽金属布线之间存在寄生电容C1和C2。然而，如上所述，由于用于包围并支撑相邻的下沟槽金属布线181、183和187的介电质由低k材料制成，所以寄生电容C1和C2对半导体器件的运行几乎没有影响。
此处，下沟槽金属布线181和183分别与下通孔金属布线141和143相互电连接，以形成下金属布线。
如上所述，与现有技术中使用双镶嵌工艺工艺来形成下金属布线不同，根据本发明使用单镶嵌工艺来形成下通孔金属布线141和143，然后，使用具有倾斜图案的第一和第二感光膜350和360来形成下沟槽金属布线181、183和187，从而根据本发明能够形成下金属布线。
因此，由于本发明不执行使用双镶嵌工艺将感光膜填充至通孔内以及形成沟槽的传统工艺，所以不形成栅栏，也不形成通过去除填充在通孔内的感光膜而通常产生的副产物。因此，在下金属布线中不产生空隙，从而可以改善半导体器件的电气特性及其可靠性。
同样，如上所述，由于用于包围并支撑下通孔金属布线141和143的下层间绝缘膜110由诸如SiO2或FSG等材料制成，以及用于包围并支撑下沟槽金属布线181、183和187的下布线绝缘膜200由低k材料制成，低k材料被暴露，所以，只执行一次去胶工艺。然而，在利用双镶嵌工艺工艺通过图案化通孔和沟槽来形成金属布线的传统工艺中，应执行三次去胶工艺以暴露低k材料。因此，根据本发明的去胶工艺可以防止由于低k材料与去胶液的化学反应而引起的介电常数(k)增大，从而防止半导体器件的运行速度降低。
然后，如图8所示，在下布线绝缘膜200以及下沟槽金属布线181、183和187上形成上层间绝缘膜210。上层间绝缘膜210具有形成于其中的上通孔211和213，用于暴露下沟槽金属布线181和183。在上层间绝缘膜210以及暴露的下沟槽金属布线181和183上形成上通孔阻挡膜220。在上通孔阻挡膜220上形成上通孔籽晶膜230。在上通孔籽晶膜230上形成第三金属薄膜240。上层间绝缘膜210优选由与制成下层间绝缘膜的FSG(掺杂氟的硅玻璃)、PSG(掺杂磷的硅玻璃)、USG(无掺杂的硅玻璃)、BPSG(掺杂硼磷的硅玻璃)和二二氧化硅材料等相同的材料制成，并具有约1,000或更高的厚度。
然后，如图9所示，使用CMP工艺来去除位于上层间绝缘膜210上部的上通孔阻挡膜220的部分、上通孔籽晶膜230的部分以及第三金属薄膜240的部分。接下来，执行平坦化工艺以形成上通孔金属布线241和243。结果，只有上通孔阻挡膜225和227以及上通孔籽晶膜235和237被分别留在上通孔211和213的内壁上。
这里，在相邻的上通孔金属布线241和243之间存在寄生电容C3。然而，由于上通孔金属布线241和243之间的距离相对大于下沟槽金属布线181、183和187的两个相邻的下沟槽金属布线之间的距离，其中在下沟槽金属布线181、183和187的两个相邻的下沟槽金属布线之间产生寄生电容C1和C2，所以在半导体器件运行的过程中可以忽略寄生电容C3。
接下来，在半导体衬底100的所得到的上部结构的整个表面上形成具有倾斜图案的第三感光膜370，第三感光膜370具有第四和第五沟槽371和373以及用于暴露部分上层间绝缘膜210的第六沟槽377，其中第四和第五沟槽371和373用于暴露部分上层间绝缘膜210以及用于分别暴露上通孔金属布线241和243，。然后，将具有上述所得到的上部结构的半导体衬底100浸入在三氯乙烯(TCE)中几秒钟，以硬化第三感光膜370的外表面。此时，第四、第五和第六沟槽371、373和377具有其各自的宽度，各宽度从其下部到其上部逐渐变小。
接下来，在第三感光膜370、上通孔金属布线241和243、以及部分暴露的上层间绝缘膜210上形成上沟槽阻挡层250。在上沟槽阻挡层250上形成上沟槽籽晶层260。在上沟槽籽晶层260上形成第四金属薄膜270。此时，具有倾斜图案的第三感光膜370使第四金属薄膜270位于第三感光膜370的外表面上方，并使第四、第五和第六沟槽371、373和377的内部被部分填充第四金属薄膜270。
这里，第四金属薄膜270优选由铜组成。
然后，如图10所示，去除第三感光膜370。此时，如上所述，由于包括其与上层间绝缘膜210接触的部分的第三感光膜370的内部部分的硬度比第三感光膜370的上部部分的硬度低，所以第三感光膜370的去除导致去除了位于第三感光膜370上的上沟槽阻挡层250、上沟槽籽晶层260和第四金属薄膜270。
尤其是，上沟槽阻挡层250被部分去除，以形成分别与上通孔金属布线241和243以及上层间绝缘膜210接触的上沟槽阻挡膜251、253和257。而且，上沟槽籽晶层260被部分去除，以形成分别与下沟槽阻挡膜161、163和167接触的上沟槽籽晶膜261、263和267。此外，只有与上沟槽籽晶膜261、263和267接触的第四金属薄膜270的那些部分被留下，分别形成上沟槽金属布线271、273和277。
接下来，在上层间绝缘膜210的暴露的部分上形成具有倾斜图案的第四感光膜380。然后，将具有所得到的上部结构的半导体衬底100浸入在三氯乙烯(TCE)中几秒钟，以硬化第四感光膜380的外表面。
之后，在第四感光膜380以及上沟槽金属布线271、273和277上形成上侧壁阻挡层280。
然后，如图11所示，去除第四感光膜380。此时，如上所述，由于包括其与上层间绝缘膜210接触的部分的第四感光膜380的内部部分的硬度比第四感光膜380的外部部分的硬度低，所以第四感光膜380的去除导致去除了位于第四感光膜380上的上侧壁阻挡层280的那些部分。
结果，被留下的上侧壁阻挡层280作为上侧壁阻挡膜281、283和287。上侧壁阻挡膜281、283和287分别形成于上沟槽阻挡膜251、253和257、上沟槽籽晶膜261、263和267、以及上沟槽金属布线271、273和277的侧壁上，以具有如图1所示的近似L形镜对称结构。
然后，在所得到的半导体衬底100的整个表面上形成上布线绝缘膜290。
之后，如图1所示，使用CMP工艺以平坦化上布线绝缘膜290。此时，位于上沟槽金属布线271、273和277的上表面的上侧壁阻挡层280的部分被去除，使得上侧壁阻挡膜281、282、283、284、286和287被留下，分别作为上沟槽阻挡膜251、253和257、上沟槽籽晶膜261、263和267、以及上沟槽金属布线271、273和277的侧壁上的L形镜对称结构。
此处，在上沟槽金属布线271、273和277的两个相邻的上沟槽金属布线之间存在寄生电容C4和C5。然而，如上所述，由相邻的上沟槽金属布线271、273和277产生的寄生电容C4和C5的介电质由低k材料制成，所以寄生电容C4和C5对半导体器件的运行几乎没有影响。
此外，在下沟槽金属布线181、183和187与上沟槽金属布线271、273和277各自重叠的部分之间存在寄生电容C6、C7和C8。然而，如上所述，由于存在于下沟槽金属布线181、183和187与上沟槽金属布线271、273和277之间并用作寄生电容C6、C7和C8的介电材料的上层间绝缘膜210具有大约1,000或更高的厚度，所以下沟槽金属布线181、183和187与上沟槽金属布线271、273和277之间的距离足够长，以致于在半导体器件的运行期间可以忽略它们对应的寄生电容C6、C7和C8。
此处，上沟槽金属布线271和273分别与上通孔金属布线241和243相互电连接，以形成上金属布线305和308。
根据本发明，使用单镶嵌工艺来制造通孔金属布线，以及使用具有倾斜图案的感光膜作为掩模来形成沟槽金属布线，沟槽金属布线的宽度宽于通孔金属布线的宽度，以与通孔金属布线电连接，从而能够形成完整的金属布线。因此，由于本发明不执行使用双镶嵌工艺以将感光膜填充至通孔内部和形成沟槽的传统工艺，所以既不会在沟槽的底部形成由于绝缘膜与填充通孔的感光膜之间的蚀刻选择性不同而导致的栅栏，也不会形成由于去除填充通孔内部的感光膜而通常产生的副产物。因此，在金属布线中不会产生空隙，从而可以改善半导体器件的电气特性及其可靠性。
此外，而在通过双镶嵌工艺暴露的低k材料上通常执行三次去胶工艺，而根据本发明只执行一次去胶工艺。这就防止了由于低k材料与去胶工艺的去胶液发生化学反应而引起的介电常数(k)增加，从而使导体器件的运行速度提高。
此外，由于用于包围并支撑沟槽金属布线的绝缘膜由包括低介电材料SiO2的低k材料制成，因此可将相邻的沟槽金属布线之间的寄生电容减至最小。此外，通过沉积厚度约为1,000或更高的绝缘膜来形成用于包围并支撑通孔金属布线的绝缘膜，其中所述绝缘膜由诸如SiO2、FSG或能使图案化工艺容易执行的类似材料制成。因此，能够将在多层金属布线中上下重叠的沟槽金属布线之间产生的寄生电容减至最小，从而使导体器件的运行速度提高。
尽管以上结合优选实施例对本发明进行了详细描述，但是，应理解，在不脱离本发明的范围和精神的情况下，所属领域技术人员可从本发明实现各种改型和其它实施例。因此，本发明的范围和精神不局限于此，而是还包括由所属领域的技术人员通过使用如以下权利要求中所限定的基本概念来实施的各种改型和改进。

Claims (13)

1.一种半导体器件，包括：
半导体衬底，包括导电层；
第一绝缘膜，形成于该半导体衬底上并具有形成于其中的通孔；
下阻挡膜，形成于该通孔的内壁上；
第一金属布线，形成于该下阻挡膜上；
第二绝缘膜，形成于该第一金属布线和该第一绝缘膜上，该第二绝缘膜设置有宽度大于该通孔的宽度的沟槽；
上阻挡膜，形成于沟槽的下表面上；
第二金属布线，形成于该上阻挡膜上；以及
侧壁阻挡膜，形成于该上阻挡膜和该第二金属布线的侧壁上，其中所述侧壁阻挡膜具有L形镜对称结构。
2.如权利要求1所述的半导体器件，其中，该第一绝缘膜具有至少1,000的厚度。
3.如权利要求1所述的半导体器件，其中，该第一绝缘膜是从由掺杂氟的硅玻璃、掺杂磷的硅玻璃、无掺杂的硅玻璃、掺杂硼磷的硅玻璃或二氧化硅材料组成的组中选择的材料组成。
4.一种半导体器件的制造方法，包括：
在半导体衬底上形成第一绝缘膜；
在该第一绝缘膜中埋置第一金属布线；
在该第一绝缘膜上形成第一感光膜，该第一感光膜具有用于暴露该第一金属布线和部分该第一绝缘膜的第一沟槽；
在该半导体衬底的所得到的上部结构上形成第二阻挡膜；
在该第二阻挡膜上形成金属薄膜；
通过去除该第一感光膜形成第二金属布线；
在该第一绝缘膜上形成第二感光膜，其中与该第二金属布线对应的区域用作第二沟槽；
在该半导体衬底的所得到的上部结构上形成第三阻挡膜；
去除该第二感光膜；以及
在该第一绝缘膜和该第二金属布线上形成第二绝缘膜。
5.如权利要求4所述的制造方法，还包括在形成该第二阻挡膜的步骤之前，硬化该第一感光膜的外表面的步骤。
6.如权利要求4所述的制造方法，还包括在形成该第三阻挡膜的步骤之前，硬化该第二感光膜的外表面的步骤。
7.如权利要求5所述的制造方法，包括通过将该第一感光膜浸入在三氯乙烯中预定时间来硬化该第一感光膜的外表面。
8.如权利要求6所述的制造方法，包括通过将该第二感光膜浸入在三氯乙烯中预定时间来硬化该第二感光膜的外表面。
9.如权利要求4所述的制造方法，包括在去除该第一感光膜时，去除该第二阻挡膜和该金属薄膜。
10.如权利要求4所述的制造方法，包括在去除该第二感光膜时，去除位于该第二感光膜上的该第三阻挡膜的部分。
11.如权利要求4所述的制造方法，其中，该第一沟槽的宽度和该第二沟槽的宽度均从其下部到其上部逐渐减小。
12.如权利要求4所述的制造方法，其中，埋置该第一金属的步骤包括：
在该半导体衬底上形成具有通孔的第一绝缘膜；
在所述通孔的内表面上形成第一阻挡膜；
在该第一阻挡膜上形成金属层；以及
平坦化该金属层。
13.如权利要求4所述的制造方法，还包括平坦化该第二绝缘膜的步骤。
CNB2006101724218A 2005-12-29 2006-12-27 半导体器件及其制造方法 Expired - Fee Related CN100514624C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050133826 2005-12-29
KR1020050133826A KR100770541B1 (ko) 2005-12-29 2005-12-29 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1992256A true CN1992256A (zh) 2007-07-04
CN100514624C CN100514624C (zh) 2009-07-15

Family

ID=38214370

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101724218A Expired - Fee Related CN100514624C (zh) 2005-12-29 2006-12-27 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7790605B2 (zh)
KR (1) KR100770541B1 (zh)
CN (1) CN100514624C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310328B2 (en) * 2010-10-07 2012-11-13 Touch Micro-System Technology Corp. Planar coil and method of making the same
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171240A (en) * 1978-04-26 1979-10-16 Western Electric Company, Inc. Method of removing a cured epoxy from a metal surface
US4640738A (en) * 1984-06-22 1987-02-03 International Business Machines Corporation Semiconductor contact protection
US4805683A (en) * 1988-03-04 1989-02-21 International Business Machines Corporation Method for producing a plurality of layers of metallurgy
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
JP2614016B2 (ja) * 1994-05-31 1997-05-28 九州日本電気株式会社 半導体装置の製造方法
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
JP3641111B2 (ja) 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US20010051420A1 (en) 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
KR20030049843A (ko) * 2001-12-17 2003-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
US6596616B1 (en) * 2002-04-19 2003-07-22 Motorola, Inc. Method for forming serrated contact opening in the semiconductor device
KR100447030B1 (ko) 2002-08-22 2004-09-07 삼성전자주식회사 웰 바이어스 전압을 인가할 수 있는 반도체 소자 및 그제조방법
TW567546B (en) * 2002-10-01 2003-12-21 Nanya Technology Corp Etch-back method for dielectric layer
KR100900680B1 (ko) * 2002-12-02 2009-06-01 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
JP2005244178A (ja) 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
DE102005009073B4 (de) * 2005-02-28 2009-09-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Nachbehandlung einer Halbleiterstruktur
US7530158B2 (en) * 2005-04-19 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. CPP read sensor fabrication using heat resistant photomask

Also Published As

Publication number Publication date
KR20070070864A (ko) 2007-07-04
KR100770541B1 (ko) 2007-10-25
US7790605B2 (en) 2010-09-07
CN100514624C (zh) 2009-07-15
US20070152337A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
CN1265458C (zh) 具有形成在多层布线结构中电容器的半导体器件
CN1835235A (zh) 半导体器件和mim电容器
CN1967845A (zh) 半导体器件及其制造方法
CN1812074A (zh) 形成互连结构和半导体器件的方法
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN1967799A (zh) 一种具有空气间隔的集成电路的制作方法
CN1815711A (zh) 内连线结构及其形成方法
CN1531755A (zh) 利用牺牲材料的半导体构造及其制造方法
CN1459844A (zh) 使用低－k介电材料形成双大马士革互连的方法
CN1828845A (zh) 镶嵌结构与其形成方法
CN1532927A (zh) 具有多层互连结构的半导体器件以及制造该器件的方法
CN1722427A (zh) 用于半导体器件的互连结构及其形成方法
CN1707788A (zh) 半导体器件及其制造方法
CN1677661A (zh) 具有用以改善表面平整度的空置图案的多层布线结构
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1287431C (zh) 用于制造半导体器件的方法
CN1258097A (zh) 形成双镶嵌布线的方法
CN102760689A (zh) 半导体器件及其制造方法
CN1192427C (zh) 制造具有至少一个金属化平面的集成电路的方法
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构
CN1501492A (zh) 一种具有空气间隔的集成电路结构及其制作方法
CN1225019C (zh) 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法
CN1819181A (zh) 半导体装置及其制造方法
CN1992256A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20131227