CN1985459A - 用于产生抖动测试信号的系统和方法 - Google Patents

用于产生抖动测试信号的系统和方法 Download PDF

Info

Publication number
CN1985459A
CN1985459A CNA2005800210865A CN200580021086A CN1985459A CN 1985459 A CN1985459 A CN 1985459A CN A2005800210865 A CNA2005800210865 A CN A2005800210865A CN 200580021086 A CN200580021086 A CN 200580021086A CN 1985459 A CN1985459 A CN 1985459A
Authority
CN
China
Prior art keywords
signal
frequency
dither signal
produce
shake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800210865A
Other languages
English (en)
Other versions
CN1985459B (zh
Inventor
M·M·哈费德
G·D·迪尔登
G·W·罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DFT Microsystems Inc
Original Assignee
DFT Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DFT Microsystems Inc filed Critical DFT Microsystems Inc
Publication of CN1985459A publication Critical patent/CN1985459A/zh
Application granted granted Critical
Publication of CN1985459B publication Critical patent/CN1985459B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H04B3/462—Testing group delay or phase shift, e.g. timing jitter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Abstract

通过使用频率缩放器(428)缩放低速抖动信号(420)产生全速抖动信号(404)的多速抖动信号发生器(216，400)。低速抖动信号通过使用抖动注入器(432)将调制信号(416)注入参考信号(412)中创建。将抖动注入低速参考信号允许全速抖动信号的质量高于通过将抖动信息注入全速参考信号而产生的传统抖动信号。多速抖动信号发生器可用作测试诸如高速串行器/解串器电路(220)之类的各种电路的测试系统(208)的一部分。

Description

用于产生抖动测试信号的系统和方法
相关申请数据
[0001]本申请要求2004年5月3日提交的题为“将任意定时误差注入高速数字信号的方法和集成电路”的美国临时专利申请序号60/568102的优先权的权益，通过引用将其完整地结合到本文中。
发明领域
[0002]一般来讲，本发明涉及集成电路领域。更具体地说，本发明针对产生抖动测试信号的系统和方法。
发明背景
[0003]通过用一个或多个抖动测试信号激励电路，然后测量和分析电路对抖动信号的响应，来测试各种类型电路的抖动容限。这种抖动测试的一个实例是测试串行器/解串器(SerDes)装置以确定其误码率(BER)，误码率是SerDes装置的关键品质因数。抖动测试的具体实例在2004年5月3日以Roberts等人的名义提交的题为“测试集成电路的系统和方法”的美国专利申请序号10/838846中公开，通过引用将其完整地结合到本文中。
[0004]图1显示用于通过全测试速度抖动测试信号112以传统方式激励被测装置(DUT)108的电路104的示范先有技术抖动发生器100。按照传统方式，低频参考信号116由频率缩放器120按比例提高至所需的测试频率，从而创建全速参考信号124。然后，注入电路132将调制信号128注入全速参考信号124中，从而创建全速抖动测试信号112。调制信号128有时是使用任意波形发生器产生的模拟波形。在测试高速数字集成电路和系统的上下文中，有时无需任意信号并且仅检验随机噪声容限。在这种情况下，抖动注入可通过将调制信号128(在这种情况下是噪声)直接叠加在全速参考信号124上进一步简化。虽然这简化了实现，但是它仍需要来自任意波形发生器或替代噪声源的模拟输入。
[0005]美国专利No.6665808公开了应用微处理器产生标称参数值信号并且应用存储器存储和产生参数变化值信号的现有技术测试信号发生器。该标称参数值信号和参数变化值信号由耦合器组合并将组合信号提供给全速参考信号。
[0006]对于相对较低和中等频率的测试信号，这些方案一般能有效工作。但是，随着电路速度的提高，由于抖动注入电路对诸如噪声、环境效应以及寄生效应之类的影响全速测试信号质量的干扰的敏感性增强，它们变得越来越难以实现。这种困难通常表现为由于诸如需要使用外来半导体加工技术和/或材料和/或相对复杂的电路来实现传统高速测试信号发生器之类的因素而增加的实现成本。需要的是产生用于抖动测试的高质高速抖动信号的低成本系统和方法。
发明概述
[0007]在一个方面，本发明针对用于产生抖动信号的系统。该系统包括在操作上配置为将抖动注入具有第一频率的参考信号中以产生第一抖动信号的抖动注入器。频率缩放器在操作上配置为将第一抖动信号乘以频率乘数，从而产生具有高于第一频率的第二频率的第二抖动信号。
[0008]在另一个方面，本发明针对包括功能电路以及与该功能电路电气通信的测试系统的系统。测试系统在操作上配置为激励功能电路作为具有第一频率的第一抖动信号的函数。该测试系统包括在操作上配置为将抖动注入具有第一频率的参考信号中以产生具有低于第一频率的第二频率的第二抖动信号的抖动注入器。频率缩放器在操作上配置为将第二抖动信号乘以乘数，从而产生第一抖动信号。
[0009]在又一个方面，本发明针对产生具有第一频率的第一抖动信号的方法。该方法包括将抖动注入参考信号中以产生具有第一频率的第一抖动信号的步骤。第一抖动信号乘以预定的频率乘数，从而产生具有高于第一频率的第二频率的第二抖动信号。
附图概述
[0010]为说明本发明，附图显示当前优选的本发明的形式。但是应该理解，本发明不限于附图中显示的确切配置和手段，其中：
图1是以传统方式产生全速抖动信号的示范先有技术抖动信号发生器的电路图；
图2是包括包含本发明的多速抖动信号发生器的测试系统的测试设置的局部高级示意图/局部侧视图；
图3是图2的测试系统结合自动测试设备和被测装置的高级示意图；
图4是适合在图2和3的测试系统中使用的本发明的多速抖动信号发生器的高级示意图；
图5A是适合在图4的频率缩放器中使用的锁相环的高级示意图；图5B是图5A的锁相环的相位响应与频率的示范曲线；
图6A是通过应用适用于低频参考信号的缓慢变化的调制信号创建的低速测试信号的样本频谱的曲线；图6B是对应于图6A的低速测试信号作为从图5A的PLL的输出的全速测试信号的频谱的曲线；图6C是图6B的全速测试信号的时域曲线；图6D是图6B的全速测试信号的时域详细视图；
图7是适合在图4的抖动注入器中使用的抖动注入电路的高级示意图；
图8是适合在图7的静态延迟发生器中使用的静态延迟电路的高级示意图；
图9是适合在图7的定时误差发生器中使用的定时误差电路的示意图；
图10A是适合在图7的定时误差发生器中使用的备选定时误差电路的高级示意图；图10B是适合在图10A的延迟微调器中使用的微调电路的示意图；
图11是说明用于提供图4的低频参考信号的可转换源配置的高级示意图；以及
图12是包含图4所示的多种类型多速抖动信号发生器的集成电路芯片的很高级示意图。
详细说明
[0011]参照附图，图2显示根据本发明总体以数字200表示的测试设置。测试设置200通常包括被测装置(DUT)204以及经由在DUT和测试系统之间提供信号通路的接口、如接口板212与DUT电气通信的测试系统208。测试系统208包括能够产生质量高于传统方法产生的抖动测试信号的质量的全速抖动测试信号(未示出)的多速抖动信号发生器216。如下面结合图4详细说明的，抖动信号发生器216在本文中被称为“多速”以表示参考抖动信号以第一速度产生，然后将速度按比例提高以创建提供给DUT204的全速抖动测试信号。以这种方式产生全速测试信号允许多速抖动信号发生器216提供比传统方式产生的全速抖动测试信号受诸如噪声及电气和寄生效应之类的干扰影响更小的抖动测试信号。
[0012]DUT204可包括要使用多速抖动信号发生器216测试的高速电路，例如串行器/解串器(SerDes)电路220。虽然SerDes电路220提供纯数字的功能，即，将并行数字数据转换成串行比特流或反之，但它表现为类似模拟的方式，特别是在通常用于千兆位每秒(Gbps)速度的低压差分信号传送技术中。已发现抖动测量是用于测量SerDes电路的误码率(BER)的SerDes测试中的重要因素。BER是SerDes电路的最重要的品质因数。同样，要强调的是，此实例用于说明测试系统208(图1)，并且更具体地说，是涉及具体和当前适时申请的多速抖动信号发生器216。但是，本领域的技术人员容易知道，多速抖动信号发生器决不局限于SerDes电路220的抖动测试。相反，本发明的任何一个或多个高级功能和概念实际上都可实现于包括抖动测试的任何种类的电路测试应用中，诸如锁相环(PLL)电路、时钟分配缓冲器以及重定时器的测试等。
[0013]如本领域众所周知的，诸如SerDes电路220之类的高速数字电路可用于在各种应用中通过一个或多个串行链路发送和接收并行数据，例如符合大量通信标准的任何一个或多个的数据通信应用。这些标准包括诸如PCI express之类的芯片到芯片和板到板标准，以及诸如SONET之类的远程电信标准。目前，SerDes电路正设计为以Gbps方式工作，并可能在将来更快地工作。独立来说，传统ATE常常不适合用于测试Gbps SerDes装置，因为其内部时钟过慢而无法以其额定速度来测试这些装置。
[0014]虽非必要，但DUT204通常会是集成电路芯片或芯片组。要测试的相应电路，例如SerDes电路220，可以是任何服从电气性能和/或特性测试的数字、模拟或混合信号电路。本领域的技术人员知道，由于使用本发明的测试系统208可测试的电路的广泛性，使用测试系统208可执行的性能和特性测试也具有相应的广泛性。因此，虽然本发明专门结合SerDes电路220的测试来说明，但它决不局限于这一个应用。相反，提供SerDes实现是为了举例说明本发明的各种特征。本领域的技术人员将容易理解如何将本发明的这些特征和广义原理应用到其它类型的可测试电路和测试。
[0015]此外，应当注意，虽然多速抖动信号发生器216显示为在测试系统208中实现，但实际上它可在任何测试设置中实现，诸如基于自动测试设备(ATE)的设置、独立抖动测试设置或内置自检(BIST)设置等。实际上，由于在产生如下面讨论的图4的调制信号416之类的调制信号方面的硬件效率，本发明的多速抖动信号发生器很适合BIST实现。下面结合图4和12论述BIST实现的一个实例。本领域的技术人员容易理解在这些备选设置的任何一个中实现多速抖动信号发生器216所必需的修改，因此没有必要逐个进行详细说明，本领域的技术人员也能最全面地实施本发明。对于可包括在测试设置200中的额外特征的更详细说明，可参考通过引用完整地结合到本文中的2004年5月3日提交的题为“测试集成电路的系统和方法”的美国专利申请序号10/838846。
[0016]接口板212，例如，可能是结合ATE224使用的传统装置接口板(DIB)。接口板212可包括一个或多个用于接收相应数量的DUT(204)的DUT插槽228，以及一个或多个用于接收各种测试模块或测试板的检测器支持插槽232，其中的一个或多个可包括测试系统208。本文所使用的术语“插槽”以及类似术语用作广义，表示属于和/或接合接口板212、以便相对于板充分固定测试系统208并且将测试系统与板电气连接的任何结构。在传统DIB上，通常提供检测器支持插槽232以接收各种模块和/或板(未示出)，例如经由ATE 224支持测试的信号调节板，等等。每个DUT插槽228可包括多个电连接器/触点236，例如，用于将相应DUT204与接口板212电连接的弹簧针，等等。同样，每个检测器支持插槽232可包括电连接器(未示出)，例如用于将相应测试模块，此处为测试系统208与接口板212电连接的引脚触点。
[0017]接口板212也可包括其它用于控制板的传统电子线路(未示出)，以及用于将ATE224与板电连接的通信端口240。在本发明的测试设置200的其它实施例中，接口可以是独立装置表征板(未示出)，例如类似接口板212的板，但不包括与ATE224通信所需的电子线路和通信端口132。ATE224，如果有，可以是传统ATE，例如遗留ATE，或者是专门为与本发明的测试系统208配合使用而修改的。
[0018]测试设置200可以可选地包括包含例如图形用户接口之类的用户接口148的主机244，在操作上配置用于对测试系统208的操作进行编程和/或控制。主机244可集成到测试系统208中，或者也可以置于离测试系统远的位置，例如跨过一个或多个如局域网(LAN)252和广域网(WAN)256之类的计算机网络，包括因特网。用户接口248的实现可允许用户从实际上任何位置从实际上任何适当用户装置260操作测试系统208。
[0019]如图3所示，测试系统208可包括至少一个测量引擎300、302，通信引擎304以及计算引擎308。下面会更详细地说明这些组件中的每一个。但是，作为一般概述，一个或多个测量引擎300、302可包括用于电激励或激励被测电路以及用于测量电路上的激励效应或响应的测试仪器312、316等等。通信引擎304提供用于与ATE224和/或用户接口248通信以便控制测试系统208的操作以及从测试系统下载测试结果和其它数据等等的功能。计算引擎308可提供各种功能，例如控制测量引擎300、302和通信引擎304，并且将原始测量数据处理为有用的结果。
[0020]在高层，测试系统208的特征除其它的之外还可包括：1)可配置为“即时”处理测量数据的能力，即，当一个或多个测量引擎正在进行测试时；2)可配置为与各种ATE224接口的能力，包括遗留和传统ATE；以及3)可配置为与ATE环境外部的专用用户接口248接口的能力。每个测量引擎300、302、通信引擎304以及计算引擎308均可使用各种硬件和软件方案来实现。
[0021]一般来讲，测量引擎300、302的首要任务包括向DUT204提供刺激(或激励)并且测量DUT对该刺激(激励)的响应。在这方面，每个测量引擎300、302可包括一个或多个多速抖动信号发生器216以及一个或多个用于测量DUT204对由多速抖动信号发生器216产生的全速抖动信号的响应的抖动响应测量仪器310。这两种功能均可通过在DUT204和测量引擎300、302之间提供一个或多个电气通信路径(未示出)的接口，例如接口板212执行。当然，每个测量引擎300、302和/或其它测量引擎(未示出)可包含一个或多个用于向DUT204提供相应数量的其它刺激信号的其它刺激仪器312。同样，每个测量引擎300、302还可包括一个或多个用于测量DUT104对一个或多个其它刺激信号的响应的其它测量仪器316。
[0022]此外，根据测试的特性，抖动响应测量仪器310或其它测量仪器316的数量可与多速抖动信号发生器216或其它刺激仪器312的数量相同或不同。例如，在测试8∶1串行器时，测试引擎300可应用八个多速抖动信号发生器216，即，八个并行输入中的每个用一个，并且仅一个抖动响应测量仪器310用于在串行器的单个串行输出上测量其响应信号。相反，当测试1∶8解串器时，测量引擎302仅可应用一个多速抖动信号发生器216来激励解串器的串行输入，并且应用八个抖动响应测量仪器310在八个并行输出上测量解串器的响应。当然，测量引擎300、302的数量可大于特定测试所需的刺激仪器和/或测量仪器的数量。在“通用”或高灵活性版本的测试系统208用于测试输入和/或输出少于测试系统上刺激和测量仪器216、310、312、316数量的电路时，可能是这种情况。在这种情况下，可通过仅应用特定测试所需的仪器216、310、312、316中的那些的方式来控制测试系统208。
[0023]计算引擎308可配置成充当测试系统208的中央处理器和中央控制器。也就是说，计算引擎308除其它的之外还可应用于：1)建立和控制刺激仪器216、312的操作；2)处理和/或提供如刺激参数之类的输入给刺激仪器216、312；3)初始化和控制测量仪器310、316的操作；4)从测量引擎接收如数字测量数据之类的输出，并且将此输出处理成所需的结果；5)向DUT204直接提供数字输入；6)初始化和控制通信引擎304并且与之通信；7)执行自检；以及8)配置应用于测试系统208中，如测量引擎或计算引擎自身之中的任何可重编程逻辑装置(RLD)。当然，如果测试系统208的某一实现无要求，计算引擎308无需提供所有这些功能性。在此类情况下，只需为测试系统208提供该实现所需的功能性。
[0024]计算引擎308可实现于任何适当的硬件或硬件/软件方案中，包括但不限于单和多芯片解决方案。示范实现包括全数字信号处理器(DSP)实现，使用例如一个或多个现场可编程门阵列(FPGA)的RLD实现，以及包含DSP和RLD组件的实现，等等。为计算引擎308应用RLD技术可在享受制造通用硬件的经济性的同时提供灵活的解决方案，特别是在期望对各种测试应用的每个定制测试系统208时。本领域的技术人员知道，测量引擎300、302的任何部分，例如测量仪器310、316，以及计算引擎308的任何部分，例如计算逻辑(未示出)，可在如FPGA之类的单个可编程逻辑器件(PLD)或RLD中共同实现。然后，定义测量引擎300、302和计算引擎308部分是按功能性分割如FPGA之类的共享器件的问题，而不是由分立器件定义引擎。在一个实施例中，计算引擎308可包括RLD 320以及在操作上与RLD相连的微控制器324。微控制器324的一个功能将是对RLD320编程(和重编程，如有需要)以适应特定应用。下面更详细地说明与测试系统208的整体控制/编程方案相关的这方面的微控制器324的工作。
[0025]对于测试系统208的某些应用来说，例如对SerDes电路220之类的高速数字电路的测试等等，系统的速度极为重要。由于计算引擎至测量引擎300、302以及DUT204的物理邻近性，若有需要，计算引擎308在集成测试系统208中的集成允许轻易优化和最大化测试和处理速度。这种物理邻近性或耦合允许计算引擎308和测量引擎300、302之间的信号传播延迟最小化。例如，计算引擎308优选地但并非必须是在每个测量引擎300、302的约6英寸(15.24厘米)之内，更优选地约3英寸(7.62厘米)，甚至更近的间隔可能是有利的。此外，通过下面论述的计算引擎308即时处理测量数据的能力，与之相关联的数据存储要求和处理延迟被最小化。因此，测试系统208不仅顺应高速测试，还最小化整体测试时间，包括将原始测量数据处理成预期结果所需要的时间。
[0026]如上所述，通信引擎304为测试系统208提供用于与ATE224通信的ATE通信链路328，和/或用于与主机244支持的用户接口248通信的用户接口通信链路332。若提供ATE通信链路328，可建立在任何一个或多个将如DIB之类的接口板212链接到ATE224的并行或串行信道上。一般来说，测试系统208可配置为由ATE224看作DUT。这样的配置可用于允许测试系统208经由传统上用于在传统ATE测试过程中对DUT写入和读取数字数据矢量的ATE串行信道与ATE224接口。许多类型的遗留和传统ATE设备包括此类串行信道。这个到ATE224的接口可允许初始化、建立、控制、编程(包括(重)编程RLD320，若存在)以及读取和显示，或呈现来自测试系统208的输出。对这个接口的益处在于传统和遗留ATE的制造商将无须泄漏任何专有软件给可能要ATE制造商提供具有定制用户接口的ATE的测试系统208的制造商。当然，在备选实施例中，ATE224可配备用于将ATE与测试系统208接口的定制接口。与应用ATE224的数据矢量信道兼容的编程/控制接口的一个实例在以上通过引用结合的Roberts等人的申请中论述。
[0027]若提供用户接口通信链路332，允许测试系统208使用多个通信协议中的任何一个、例如以太网协议与用户接口248通信。用户接口248可以以任何适当的方式在主机244上实现，例如在如由Sun Microsystems，Santa Clara，California开发的JAVA编程环境之类的平台无关编程环境中。在这个实例中，主机244可以是网络服务器，如Web服务器等。在主机244包括Web服务器的一个实施例中，可经由Web浏览器从例如计算机、工作站、Web设备或任何各种瘦客户端、例如Web使能个人数字助理和蜂窝电话之类的用户装置260(图2)来访问用户接口248。像与ATE通信链路328一同提供的接口(未示出)一样，在需要适应特定应用时，用户接口248可在操作上配置为提供许多功能性，包括建立、初始化、控制、编程(包括(重)编程RLD320，若存在)以及读取和显示，或呈现来自测试系统208的输出。本领域的技术人员容易理解，一旦选择了测试系统208的特征，如何使用传统编程技术实现用户接口248。如上所述，主机244并且由此用户接口248实际上可位于相对于测试系统208的任何地方，包括在含有一个或多个其它测试系统组件的模块336、336′上。模块336和模块336′之间的差别在于模块336包括主机244，而模块336′不包括。这种差别通常导致通信引擎304和主机244之间的连通性差别。如本文和所附权利要求中所用，术语“模块”意在不仅包括封装型模块，也包括组件实质上彼此相对固定的结构，其中包括包含与其接合的组件、如封装芯片，以及例如彼此“插入”的封装芯片的分组，甚至单个SOC型芯片的板。
[0028]图4显示根据本发明的适合用作图2和3的抖动测试信号发生器216的多速信号发生器400。如上所述，多速抖动信号发生器400可用于产生全速测试信号404以测试DUT的各种电路中的任何一种，例如也示于图2和3中的SerDes电路220。作为一般概述，通过首先将调制信号416注入参考信号以产生低速测试信号420，然后将该低速测试信号提高为所需的全测试速度以产生全速测试信号，多速抖动信号发生器400可从低频参考信号412，即频率(速度)低于全速抖动测试信号的频率的信号，产生全速抖动测试信号404。通过这种方式，本发明的测试信号发生系统400能够产生全速测试信号，即测试信号404，它具有比传统抖动测试信号发生器可得到的测试信号更高的质量。此外，由于低速数字调制信号416可以更轻松地采用而不会损坏全速测试信号404，与以相同测试频率状态工作的传统测试信号发生器相比，测试信号发生系统400通常可以更低的成本实现。
[0029]多速抖动信号发生器400可包括参考信号发生器424、频率缩放器428(例如乘法器)以及抖动注入器432。参考信号发生器424产生参考信号412，其频率是比测试信号404的所需全速频率低几倍。参考信号发生器424可实现于任何能够产生所需低频参考信号412的硬件和/或软件中，包括传统参考信号发生器。例如，参考信号发生器424可以是高质量的板载晶体振荡器。或者，参照图11，参考信号412可从如图2的ATE224之类的外部源1100输入。在这种情况下，抖动清除器1104可插入外部源1100和参考信号412之间。为适应更高的灵活性，例如振荡器1108之类的内部振荡器以及外部源1100均可使用开关1112来实现并做成用户可选的。
[0030]再参照图4，频率缩放器428在操作上配置为按比例提高，例如将低频测试信号412的频率按预定量倍增，从而达到测试信号404的全速频率。频率缩放器428可在任何能够提供所需缩放的硬件和/或软件中实现。在一个实施例中，频率缩放器428可实现为PLL，如图5A中的PLL500。PLL500可包括相位/频率检测器504、电荷泵508、压控振荡器512以及包含预换算器520和RC电路524的反馈环516。预换算器528也可以包含在PLL500的输入端。根据它的设计，PLL500可在一定带宽内跟踪输入相位变化。取决于预换算器520、528的值和RC电路524的时间常数，可跟踪一定带宽的输入。图5B显示图5A的PLL500的相位响应与频率的示范曲线532。在与图5B中的曲线532对应的PLL500的实施例中，为了最大化由抖动注入器432(图4)引入的定时误差的带宽，PLL的相位响应是相对宽带的并且依赖预换算器520、528的相对较小值。本领域的技术人员知道，可构造其它PLL类型。本实例是使用低成本CMOS技术的简单实现。
[0031]在使用图5A中的PLL500模拟的示范多速测试信号发生器中，产生了极细微的定时误差。图6A和6B显示说明PLL500(图5A)经由如调制信号416之类的调制信号将相位变化输入跟踪至如参考信号412(图4和5)之类的低频参考信号的能力的样本频谱。更具体地说，图6A显示作为摄动参考信号412的输入而提供的如图4中的低速调制信号416之类的低速调制信号的功率谱密度。此低速测试信号包含应用于低频参考信号的缓慢变化的调制信号。在此实例中，低速测试信号由具有约50KHz基频并且包含高达约5MHz频率分量的周期波形构成。来自调制信号的定时误差被引发之后，PLL500的输出是如图4中参考信号412之类的参考信号的频率缩放版本(600MHz)。由于PLL500的频率缩放因这个50KHz的波形而能够保留相位调制，输出频谱是具有相同引发调制的600MHz波形的。图6C和6D显示图6B中说明的时域内的输出。可以看到，图6A-6D说明如图4中的发生器400之类的多速抖动信号发生器产生任意确定性误差的能力，因为在这个实例中，抖动在一个方向比其它方向更明显(图6D)。
[0032]图7说明适合用作图4的抖动注入器432的抖动注入器700。在多速抖动信号发生器400的一个实施例中，虽非必要，但希望除具有由调制信号416引发的人工引发定时误差的全速测试信号外，产生理想的或接近理想的全速测试信号。因此，抖动注入器700可包括定时误差路径704A以及用于低频参考信号412的静态延迟路径704B。定时误差路径704A可包括作为调制信号416的函数而修改参考信号412的定时误差发生器708，并且静态延迟路径704B可包括作为延迟设置信号716的函数而将延迟强加给参考信号的静态延迟发生器712。为了在第一路径704A和704B之间选择，并且由此选择为频率缩放器428提供的低速测试信号420的类型，抖动发生器700可包括选择开关720。选择开关720可以是适用于抖动注入器700的特定实现的任何开关。例如，对于BIST实现，开关720可包括复用器。本领域的技术人员知道各种可用于实现开关720的开关类型。
[0033]静态延迟路径704A可用于产生理想的高频波形。如图8所示，图7中的静态延迟发生器712可包括将延迟强加到低频参考信号412中的延迟元件804链，即延迟线800。延迟元件804可由延迟设置解码器808控制。可获得不同的延迟设置，例如，经由延迟输入812将数字的字输入解码器808。这些延迟设置可以是静态的，因此除了在建立阶段，无需行使数字输入选择。在静态延迟路径704B(图7)的性能很关键的情况下，静态延迟发生器712可包含从静态延迟路径704B至开关720(图7和4)的直通连接。虽然描述了静态延迟发生器712的一个具体实施例，但是本领域的技术人员容易知道可应用其它实施例，并且会理解如何实现这些其它的实施例。
[0034]再参照图7和图9，在期望全速测试信号404包含定时误差时，用户会使用开关720来选择定时误差路径704A，从而应用定时误差发生器708来产生低速测试信号420。如图9所示，定时误差发生器708可包括位于参考信号发生器424和频率缩放器428之间的可调延迟发生器900。通过使用模拟波形908调制到可调延迟发生器900的输入904，可改变可调延迟发生器的延迟特性。模拟波形908可产生于调制信号416的数字形式，例如使用一系列循环连接的触发器912以及无源RC滤波器916。这个方法的优点包括它提供用于应用调制信号416的数字接口并且能够实现极微小抖动产生的事实。理想的是，可在参考信号中引入极小的抖动以创建低速测试信号420。通过引用结合到本文中的美国专利申请序号09/844675公开了初始化触发器912上的状态以产生模拟调制信号的方法。可使用传统方法设计无源RC滤波器916。
[0035]图10A显示可用于图7的定时误差发生器708的备选定时误差发生器1000。定时误差发生器1000可包含类似于图7和8中静态延迟发生器712的延迟线804的延迟线1004，但在低频参考信号发生器424和延迟线之间具有相位内插延迟微调器1008。加入延迟微调器1008的原因在于克服基于延迟线的方法的延迟特性的不精确性。应当注意，图8中的延迟线804可用于引入任意确定性或伪随机抖动，就像图7和9中的定时误差发生器708一样。但是，使用如图8中延迟线804之类的延迟线的一个缺点是，仅可将大抖动量(定时误差)引入低速参考信号。这样的大抖动量可轻易超过现代高速装置所要求的应力级别。图7和9中的定时误差发生器708则不受此限制。
[0036]备选定时误差发生器1000的微调器1008也避免了延迟线1004的这种限制。延迟微调器1008能够产生作为指定技术的单位延迟间隔的几分之一的可编程延迟。图10B显示延迟微调器1008的一种可能实现。在这个实现中，延迟微调器包含由数字可编程电流源控制的简单可调延迟缓冲器1012。通过对延迟缓冲器1012的尾电流源应用不同的数字字，可实现不同的延迟特性。这种方法的优点包括全数字控制和良好的线性。应当注意，虽然专门说明了定时误差发生器708的两个示范实施例，但是在本发明的精神和范围内当然也可使用其它实施例。由于本领域的技术人员知道如何制造和实现备选定时误差发生器，因此没有必要提供它们的穷举列表及其说明。
[0037]现在参照图12，如上所述，本发明的多速抖动信号发生器，如图4中的发生器400，可在BIST中实现，例如为测试集成电路芯片1208上的一个或多个集成电路1204提供的BIST1200。芯片1208可以是包括服从使用一个或多个抖动信号发生器400测试的功能集成电路1204并且还可包括不服从使用信号发生器和/或其它测试电路1216用于在功能电路1204和/或功能电路1212上执行测试，例如用于执行与抖动信号发生器以及可选的其它测试仪器相关的测量的一个或多个其它功能集成电路1212的任何类型的芯片。功能电路1204的实例包括高速数字电路，诸如SerDes装置、PLL电路、时钟分配缓冲器以及重定时器，等等。功能电路1212可以是具备所需功能与功能电路1204结合提供芯片1208所需的任何电路。其它测试电路1216的实例在上文中说明，并且在通过引用结合的美国专利申请序号10/838846中进行了更详细的说明。
[0038]虽然本发明参照示范实施例进行论述和说明，但是本领域的技术人员应当理解，只要不背离本发明的精神和范围，可对其进行前述的和各种其它变化、省略和增加。

Claims (25)

1.一种用于产生抖动信号的系统，包括：
a)在操作上配置为将抖动注入具有第一频率的参考信号中以便产生第一抖动信号的抖动注入器；以及
b)在操作上配置为将所述第一抖动信号乘以频率乘数以便产生具有高于所述第一频率的第二频率的第二抖动信号的频率缩放器。
2.如权利要求1所述的系统，其特征在于，所述频率缩放器包括在操作上配置为产生所述第二抖动信号的锁相环电路。
3.如权利要求1所述的系统，其特征在于，还包括在操作上配置为产生所述参考信号的信号发生器。
4.如权利要求1所述的系统，其特征在于，还包括在操作上配置为产生含有抖动信息的调制信号的调制器，所述抖动注入器在操作上配置为产生所述第一抖动信号作为所述参考信号和所述调制信号的函数。
5.如权利要求4所述的系统，其特征在于，所述调制器为数字可编程的。
6.如权利要求1所述的系统，其特征在于，所述第一抖动信号具有多个相位变化，并且所述频率缩放器在操作上配置为在实质上跟踪所述多个相位变化。
7.如权利要求1所述的系统，其特征在于，所述抖动注入器包含定时误差发生器、静态延迟发生器以及在操作上配置用于在所述定时误差发生器和所述静态延迟发生器之间转换的开关。
8.如权利要求1所述的系统，其特征在于，所述抖动注入器包括包含延迟线和在操作上配置用于控制所述延迟线的延迟设置解码器的静态延迟发生器。
9.如权利要求1所述的系统，其特征在于，所述抖动注入器包括包含响应模拟波形的可调延迟发生器的定时误差发生器。
10.如权利要求9所述的系统，其特征在于，还包括一系列循环连接的触发器和无源RC滤波器，用于产生所述模拟波形。
11.如权利要求1所述的系统，其特征在于，所述抖动注入器包括包含延迟线以及与所述延迟线进行操作通信的延迟微调器的定时误差发生器。
12.如权利要求11所述的系统，其特征在于，所述定时误差发生器还包括在操作上配置用于控制所述延迟线的延迟设置解码器。
13.如权利要求11所述的系统，其特征在于，所述延迟微调器包括数字可调延迟缓冲器。
14.一种系统，包括：
a)功能电路；
b)与所述功能电路电气通信并且在操作上配置为激励所述功能电路作为具有第一频率的第一抖动信号的函数的测试系统，所述测试系统包括：
i)在操作上配置为将抖动注入具有第一频率的参考信号中以便产生具有低于所述第一频率的第二频率的第二抖动信号的抖动注入器；以及
ii)在操作上配置为将所述第二抖动信号乘以乘数以便产生所述第一抖动信号的频率缩放器。
15.如权利要求14所述的系统，其特征在于，所述频率缩放器包括在操作上配置为产生所述第二抖动信号的PLL电路。
16.如权利要求14所述的系统，其特征在于，还包括在操作上配置为产生所述参考信号的信号发生器。
17.如权利要求16所述的系统，其特征在于，还包括在操作上配置为产生含有抖动信息的调制信号的调制器，所述抖动注入器在操作上配置为产生所述第一抖动信号作为所述参考信号和所述调制信号的函数。
18.如权利要求14所述的系统，其特征在于，所述第一抖动信号具有多个相位变化，并且所述频率缩放器在操作上配置为在实质上跟踪所述多个相位变化。
19.一种集成电路芯片，包括：
a)内置自检电路，包括：
i)在操作上配置为将抖动注入具有第一频率的参考信号中以便产生第一抖动信号的抖动注入器；以及
ii)在操作上配置为将所述第一抖动信号乘以频率乘数以便产生具有高于所述第一频率的第二频率的第二抖动信号的频率缩放器；以及
b)功能电路，与所述内置自检电路通信，以便可使用所述第二抖动信号测试所述功能电路。
20.一种产生具有第一频率的第一抖动信号的方法，包括以下步骤：
a)将抖动注入参考信号中，以便产生具有第一频率的第一抖动信号；以及
b)将所述第一抖动信号乘以预定的频率乘数，以便产生具有高于所述第一频率的第二频率的第二抖动信号。
21.如权利要求20所述的方法，其特征在于，所述第一抖动信号具有多个第一相位变化，并且所述方法还包括跟踪所述第一多个相位变化以使所述第二抖动信号包括跟踪所述第一多个相位变化的第二多个相位变化的步骤。
22.如权利要求20所述的方法，其特征在于，步骤a)包括产生所述第一抖动信号作为所述参考信号和调制信号的函数。
23.一种测试电路的方法，包括以下步骤：
a)将抖动注入参考信号中，以便产生具有第一频率的第一抖动信号；
b)将所述第一抖动信号乘以预定的频率乘数，以便产生具有高于所述第一频率的第二频率的第二抖动信号；以及
c)激励所述电路作为所述第二抖动信号的函数。
24.如权利要求23所述的方法，其特征在于，所述第一抖动信号具有多个第一相位变化，并且所述方法还包括跟踪所述第一多个相位变化以使所述第二抖动信号包括跟踪所述第一多个相位变化的第二多个相位变化的步骤。
25.如权利要求23所述的方法，其特征在于，步骤a)包括产生所述第一抖动信号作为所述参考信号和调制信号的函数。
CN2005800210865A 2004-05-03 2005-05-02 用于产生抖动测试信号的系统和方法 Expired - Fee Related CN1985459B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US56810204P 2004-05-03 2004-05-03
US60/568,102 2004-05-03
US11/114,572 US7315574B2 (en) 2004-05-03 2005-04-26 System and method for generating a jittered test signal
US11/114,572 2005-04-26
PCT/US2005/015054 WO2005109666A2 (en) 2004-05-03 2005-05-02 System and method for generating a jittered test signal

Publications (2)

Publication Number Publication Date
CN1985459A true CN1985459A (zh) 2007-06-20
CN1985459B CN1985459B (zh) 2010-08-11

Family

ID=35320924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800210865A Expired - Fee Related CN1985459B (zh) 2004-05-03 2005-05-02 用于产生抖动测试信号的系统和方法

Country Status (6)

Country Link
US (1) US7315574B2 (zh)
EP (1) EP1747617A4 (zh)
CN (1) CN1985459B (zh)
CA (1) CA2564351A1 (zh)
TW (1) TWI307460B (zh)
WO (1) WO2005109666A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006160B (zh) * 2007-12-24 2013-09-11 瑞昱半导体股份有限公司 用来产生抖动时钟信号的抖动产生器
CN104024873A (zh) * 2012-12-13 2014-09-03 英特尔公司 用于对pam发射机中的抖动进行限制的失真测量
CN104205713A (zh) * 2012-03-28 2014-12-10 华为技术有限公司 发射器噪声注入
CN104954044A (zh) * 2014-03-28 2015-09-30 北京大学 一种基于bist的高速串行io接口抖动容限测试方法和电路
WO2019242571A1 (en) * 2018-06-18 2019-12-26 Huawei Technologies Co., Ltd. Serdes with jitter injection self stress mechanism
CN112147419A (zh) * 2016-03-16 2020-12-29 英特尔公司 验证用于互连测量的解嵌器的技术

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004021178D1 (de) * 2004-06-24 2009-07-02 Verigy Pte Ltd Singapore Taktsynthese pro Stift
US8327204B2 (en) * 2005-10-27 2012-12-04 Dft Microsystems, Inc. High-speed transceiver tester incorporating jitter injection
US7596173B2 (en) * 2005-10-28 2009-09-29 Advantest Corporation Test apparatus, clock generator and electronic device
US7809052B2 (en) * 2006-07-27 2010-10-05 Cypress Semiconductor Corporation Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
US7835479B2 (en) * 2006-10-16 2010-11-16 Advantest Corporation Jitter injection apparatus, jitter injection method, testing apparatus, and communication chip
US20080133175A1 (en) * 2006-12-03 2008-06-05 Lobuono Mark Anthony Test interface for software-based sequence of event recording systems
US7536621B2 (en) * 2006-12-08 2009-05-19 Teradyne, Inc. Quantized data-dependent jitter injection using discrete samples
US7466140B2 (en) * 2006-12-25 2008-12-16 Advantest Corporation Signal generation circuit, jitter injection circuit, semiconductor chip and test apparatus
DE112008001125T5 (de) * 2007-04-24 2010-02-18 Advantest Corp. Prüfgerät und Prüfverfahren
KR101505193B1 (ko) * 2007-06-18 2015-03-23 삼성전자주식회사 직교주파수분할다중접속방식의 이동 통신시스템에서 심볼전송 방법 및 장치
US7917319B2 (en) 2008-02-06 2011-03-29 Dft Microsystems Inc. Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits
US8228972B2 (en) 2008-06-04 2012-07-24 Stmicroelectronics, Inc. SERDES with jitter-based built-in self test (BIST) for adapting FIR filter coefficients
US8014465B2 (en) * 2008-06-10 2011-09-06 Advantest Corporation Digital modulator, digital modulating method, digital transceiver system, and testing apparatus
TWI405079B (zh) * 2009-08-11 2013-08-11 Wistron Corp 電子裝置輸出測試方法、系統及平台
US8310383B2 (en) * 2009-12-30 2012-11-13 Jds Uniphase Corporation Generating a jittered digital signal using a serializer device
US9222972B1 (en) * 2010-09-17 2015-12-29 Altera Corporation On-die jitter generator
CN102645628B (zh) * 2012-04-19 2014-01-22 北京航空航天大学 一种数字电路板在线测试的固高固低故障注入电路及方法
US8811458B2 (en) * 2012-10-04 2014-08-19 Qualcomm Incorporated Digitally controlled jitter injection for built in self-testing (BIST)
DE102015212243A1 (de) * 2015-06-30 2017-01-05 TRUMPF Hüttinger GmbH + Co. KG Vorrichtung zur Erzeugung mehrerer Takt- oder Hochfrequenzsignale
US11131706B2 (en) * 2015-12-08 2021-09-28 International Business Machines Corporation Degradation monitoring of semiconductor chips
US10805064B1 (en) * 2019-04-23 2020-10-13 Ciena Corporation Built-in jitter loading and state of polarization generation to characterize optical transceivers
US11662381B2 (en) 2021-08-18 2023-05-30 International Business Machines Corporation Self-contained built-in self-test circuit with phase-shifting abilities for high-speed receivers
US11528102B1 (en) 2021-08-18 2022-12-13 International Business Machines Corporation Built-in-self-test and characterization of a high speed serial link receiver

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0345390A1 (en) * 1988-06-08 1989-12-13 Hewlett-Packard Limited Improvement in or Relating to Jitter Circuits
US5903605A (en) 1995-03-30 1999-05-11 Intel Corporation Jitter detection method and apparatus
US5835501A (en) 1996-03-04 1998-11-10 Pmc-Sierra Ltd. Built-in test scheme for a jitter tolerance test of a clock and data recovery unit
JP2950370B2 (ja) 1997-03-27 1999-09-20 日本電気株式会社 Ｐｌｌジッタ測定方法及び集積回路
JPH1138100A (ja) * 1997-07-18 1999-02-12 Advantest Corp 半導体試験装置
DE69801827T2 (de) * 1998-11-14 2002-03-28 Agilent Technologies Inc Taktgenerator
JP4445114B2 (ja) 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
US6868504B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Interleaved delay line for phase locked and delay locked loops
US6594595B2 (en) 2001-04-03 2003-07-15 Advantest Corporation Apparatus for and method of measuring cross-correlation coefficient between signals
WO2003073115A1 (fr) 2002-02-26 2003-09-04 Advantest Corporation Instrument et procede de mesure
US7184469B2 (en) * 2003-02-06 2007-02-27 Verigy Pte. Ltd. Systems and methods for injection of test jitter in data bit-streams
JP4323873B2 (ja) * 2003-06-13 2009-09-02 富士通株式会社 入出力インタフェース回路
US7158899B2 (en) * 2003-09-25 2007-01-02 Logicvision, Inc. Circuit and method for measuring jitter of high speed signals
US7295604B2 (en) * 2003-11-24 2007-11-13 International Business Machines Corporation Method for determining jitter of a signal in a serial link and high speed serial link
US7236555B2 (en) * 2004-01-23 2007-06-26 Sunrise Telecom Incorporated Method and apparatus for measuring jitter
US7242209B2 (en) * 2004-05-03 2007-07-10 Dft Microsystems, Inc. System and method for testing integrated circuits

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006160B (zh) * 2007-12-24 2013-09-11 瑞昱半导体股份有限公司 用来产生抖动时钟信号的抖动产生器
CN104205713A (zh) * 2012-03-28 2014-12-10 华为技术有限公司 发射器噪声注入
US9641286B2 (en) 2012-03-28 2017-05-02 Futurewei Technologies, Inc. Transmitter noise injection
CN104205713B (zh) * 2012-03-28 2018-08-17 华为技术有限公司 发射器噪声注入
CN104024873A (zh) * 2012-12-13 2014-09-03 英特尔公司 用于对pam发射机中的抖动进行限制的失真测量
CN104954044A (zh) * 2014-03-28 2015-09-30 北京大学 一种基于bist的高速串行io接口抖动容限测试方法和电路
CN112147419A (zh) * 2016-03-16 2020-12-29 英特尔公司 验证用于互连测量的解嵌器的技术
CN112147419B (zh) * 2016-03-16 2024-04-23 英特尔公司 验证用于互连测量的解嵌器的技术
WO2019242571A1 (en) * 2018-06-18 2019-12-26 Huawei Technologies Co., Ltd. Serdes with jitter injection self stress mechanism
US10693589B2 (en) 2018-06-18 2020-06-23 Huawei Technologies Co., Ltd. Serdes with jitter injection self stress mechanism
CN112313881A (zh) * 2018-06-18 2021-02-02 华为技术有限公司 具有抖动注入自应力机制的serdes
CN112313881B (zh) * 2018-06-18 2021-11-09 华为技术有限公司 具有抖动注入自应力机制的serdes

Also Published As

Publication number Publication date
CN1985459B (zh) 2010-08-11
CA2564351A1 (en) 2005-11-17
TWI307460B (en) 2009-03-11
EP1747617A2 (en) 2007-01-31
US7315574B2 (en) 2008-01-01
US20050271131A1 (en) 2005-12-08
WO2005109666A3 (en) 2006-12-14
WO2005109666A2 (en) 2005-11-17
TW200606615A (en) 2006-02-16
EP1747617A4 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
CN1985459B (zh) 用于产生抖动测试信号的系统和方法
US7519879B2 (en) Apparatus and method for dynamic in-circuit probing of field programmable gate arrays
US7242209B2 (en) System and method for testing integrated circuits
US7543207B2 (en) Full scan solution for latched-based design
US20050280407A1 (en) Delay-locked loop and a method of testing a delay-locked loop
CN110083560A (zh) 一种多jtag接口切换芯片、方法及单板调试系统
KR100754238B1 (ko) 제어가능하고 테스트가능한 집적 회로용 발진기 장치
Rearick et al. A case study of using IEEE P1687 (IJTAG) for high-speed serial I/O characterization and testing
TW200903007A (en) Method for testing noise immunity of an integrated circuit and a device having noise immunity testing capabilities
WO2005104368A1 (ja) ジッタ発生回路
KR100487050B1 (ko) 반도체 테스트 시스템용 타이밍 발생 회로
Keezer et al. Low-cost multi-gigahertz test systems using CMOS FPGAs and PECL
Keezer et al. Low-cost strategies for testing multi-GigaHertz SOPs and components
US20050204244A1 (en) Lssd-compatible edge-triggered shift register latch
Rashidzadeh et al. Test and measurement of analog and RF cores in mixed-signal SoC environment
WO2005029105A1 (en) Electronic circuit comprising a secret sub-module
KR100492692B1 (ko) 테스트 장치
Majid et al. Performance characteristics of a 5 Gbps functional test module
CN112117995A (zh) Fpga片内时钟占空比测试方法和时钟自测fpga
Jipa GALS-SA TEST EXTENSION
Keezer et al. Implementing multi-gigahertz test systems using CMOS FPGAs and PECL components
Gray An FPGA Based Architecture for Native Protocol Testing of Multi-Gbps Source-Synchronous Devices
Rashidzadeh An embedded tester core for mixed-signal System-on-Chip circuits
JPH04361179A (ja) 半導体集積回路装置
JPH07169910A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20110502