CN1976017A - 布线基板及其制造方法以及半导体装置 - Google Patents
布线基板及其制造方法以及半导体装置 Download PDFInfo
- Publication number
- CN1976017A CN1976017A CNA2006101635248A CN200610163524A CN1976017A CN 1976017 A CN1976017 A CN 1976017A CN A2006101635248 A CNA2006101635248 A CN A2006101635248A CN 200610163524 A CN200610163524 A CN 200610163524A CN 1976017 A CN1976017 A CN 1976017A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- circuit board
- conductor wiring
- projected electrode
- insulating properties
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
本发明的布线基板,包括:绝缘性基材(22);多个第1导体布线(23a),整齐排列设置在绝缘性基材上的内部区域;突起电极(24),形成在第1导体布线;及保护膜(25a),覆盖上述第1导体布线形成在绝缘性基材上、设置有使突起电极露出的开口区域。保护膜表面的至少一部分距离上述绝缘性基材表面的高度比突起电极的距离绝缘性基材表面的高度高。本发明的布线基板能够降低在布线基板上层叠保护带保护突起电极的状态的层叠厚度,能够增加可收纳在供给布线基板的卷轴上的布线基板的长度。
Description
技术领域
本发明涉及形成了突起电极的布线基板及其制造方法,以及采用该布线基板的半导体装置。
背景技术
已知的半导体装置的制造方法,通过大多用于液晶用等半导体装置的TAB(Tape Automated Bonding)工艺,采用具有突起电极的布线基板,在布线基板上面朝下安装半导体元件,接合布线基板的突起电极和半导体元件上的电极焊盘(例如,参照特开2003-243455号公报)。
下面,参照附图对现有例的具有突起电极的布线基板、采用该布线基板的半导体装置、及这样的半导体装置的制造方法进行说明。图12是表示现有的布线基板1的平面图。图13是图12的A-A断面图。
在图12、图13中,2是绝缘性基材、3a是形成在绝缘性基材2的表面的导体布线。在导体布线3a的前端部上形成有突起电极4。在导体布线3a的两侧区域配置有与导体布线3a同样形成的假导体布线3b。在假导体布线3b没有形成突起电极4。保护导体布线3a的保护膜5形成为在突起电极4的周围的区域开口而露出突起电极4。保护膜5在绝缘性基材2的两端部覆盖假导体布线3b。另外,沿着绝缘性基材2的两侧缘形成有第2导体布线6。第2导体布线6在通过电解电镀形成突起电极4时用于对导体布线3a进行供电。
图14是表示在上述现有例的布线基板1上面朝下安装半导体元件7的半导体装置的断面图。在半导体元件7上(图中的下面)形成有电极焊盘7a,电极焊盘7a与布线基板1的突起电极4相接合。
在TAB工艺的封装中使用的布线基板,在绝缘性基材等上采用具有挠性的材料及结构,布线基板的供给、向布线基板的半导体元件的安装、半导体元件安装后的检测工序等,通过卷轴到卷轴方式连续进行。为了使布线基板具有挠性,作为绝缘性基材2采用由厚度为40μm左右的PI(Polyimide)等构成的挠性带。绝缘性基材2上的导体布线3a通过腐蚀厚度为8μm左右的Cu(铜)箔进行构图而形成。突起电极4通过电解铜电镀在导体布线3a上形成厚度10μm左右。保护膜5在将厚度为10μm左右的环氧系及PI系的树脂印刷成期望的图形后,进行固化而形成。另外,为了接合及防锈,导体布线3a和突起电极4的表面由镀Au(金)或镀Sn(锡)等进行覆盖。
图15是模式地表示用TAB工艺在现有的布线基板1上安装半导体元件7所用的装置的侧视图。在图15中,布线基板1及半导体元件7,与图12~图14所示的相同。布线基板1在与第1保护带8交替层叠的状态下卷绕在第1卷轴9上,退卷按箭头所示进行供给。第1保护带8具有保护导体布线3a及突起电极4的功能。在供给布线基板1时,从第1卷轴9退卷的第1保护带8,卷收在第2卷轴10上。
所供给的布线基板1通过安装用的头11和安装用的台12之间。在头11上吸附半导体元件7的背面,使半导体元件7的主面与布线基板1的表面相对置,加上荷重和温度相互压焊。这样,使布线基板1上的突起电极4和半导体元件7上的电极焊盘7a接合,半导体元件7面朝下安装在布线基板1上。
第2保护带13从第3卷轴14供给,用于保护半导体元件7面朝下安装的布线基板1。安装有半导体元件7的布线基板1以与第2保护带1 3交替层叠的状态卷收在第4卷轴15上。16是传送布线基板1的传送辊。并且,图1 5中的箭头表示布线基板1、第2保护带8、13的移动方向、第1、第2、第3、第4卷轴9、10、14、15的旋转方向。
图16是模式化表示图15所示的供给布线基板1的第1卷轴9上卷绕的布线基板卷装体9A的斜视图,表示布线基板1和第1保护带8交替层叠卷绕的状态。
图17是表示图16的布线基板1和第1保护带8层叠的状态的一部分的侧视图,图18是图16的B-B断面图。
在图17、图18中,17是沿着第1保护带8的端部的边设置的压纹部。通过压纹部17在突起电极4和第1保护带8之间形成了间隙。因此,第1保护带8不与突起电极4接触,可以防止因接触产生突起电极4的表面的损伤、及突起电极4的表面的污染。从而,在将半导体元件7安装到布线基板1时,可防止在电极焊盘7a和突起电极4之间产生接合不良。
由于第1保护带8需要具有挠性和机械强度,所以使用由PEI(聚醚酰亚胺Polyetherimide)、PET(聚酯Polyester)、PI(聚酰亚胺)等材料构成的厚度为125μm~250μm的带。
第1保护带8的压纹部17,如图17中所示,一般利用模具进行2次加工形成第1保护带8的端部。压纹部17的形状考虑第1保护带8的厚度、模具加工时的塑性变形量、模具加工后的塑性变形的恢复量、及压纹形状的强度,形成间距为5~15mm、高度为1mm~3mm的高度。
得到与第1保护带8的压纹部17同等的效果的其它方法,如图19、图20所示,也实施在第1保护带8的端部设置开口部18并安装突起形状的隔离物19的方法。
隔离物19的形状考虑由形成开口部18产生的第1保护带8的强度下降和隔离物19的机械强度,形成间距为10mm左右、高度为3mm左右。此外,隔离物19的材料根据机械强度及加工容易等可采用LCP(Liquid Crystal Polymer)等。
上述的现有的制造方法,在将布线基板1和第1保护带8交替层叠的状态下卷绕于第1卷轴9时,为了防止因与第1保护带8的接触而产生突起电极4的表面的损伤及污染,需要沿着第1保护带8的端部的边,设置压纹部17及隔离物19。
但是,如上所述,形成在第1保护带8上的压纹部17、隔离物19的高度是1mm~3mm,与布线基板1的厚度40μm相比较厚,在交替层叠布线基板1和第1保护带8时,能够收纳在第1卷轴9上的布线基板1的长度较短。因此,存在在TAB制造工序中供给布线基板1的第1卷轴9的更换频度增加、使生产性降低的问题。
另外,由于在第1保护带8的端部设置压纹部17及隔离物19的2次加工,存在第1保护带8的加工成本上升的问题。
发明内容
本发明是为了解决上述现有问题而提出的,其目的在于,提供一种布线基板,通过降低在布线基板上层叠保护带保护突起电极的状态下的层叠厚度,增加在供给布线基板的卷轴上可收纳的布线基板的长度,可使供给布线基板的卷轴的更换频度降低,提高TAB工序的生产性。
另外,本发明的目的还在于,提供一种布线基板,不需要在保护带的端部设置隔离物的2次加工,可以降低保护带的加工成本。
本发明的布线基板,具有:绝缘性基材;多个第1导体布线,整齐排列设置在上述绝缘性基材上的内部区域;突起电极,形成在上述第1导体布线上;及保护膜,覆盖上述第1导体布线形成在上述绝缘性基材上,设置有使上述突起电极露出的开口区域。为了解决上述课题,其特征在于,上述保护膜表面的至少一部分距离上述绝缘性基材的表面的高度比上述突起电极的距离上述绝缘性基材表面的高度高。
本发明的布线基板的制造方法,其特征在于,包括:准备第1导体布线设置在内部区域、第2导体布线设置在侧缘部的绝缘性基材的工序;在上述第1导体布线上形成突起电极的工序;及用保护膜覆盖上述绝缘性基材上的上述第1导体布线的工序,该保护膜设置有使上述突起电极露出的开口区域;在形成上述突起电极的工序中,通过电解电镀形成上述突起电极,同时在上述第2导体布线上形成支承部;用上述保护膜覆盖上述第1导体布线的同时,也覆盖上述第2导体布线及上述支承部。
附图说明
图1是表示本发明的第1实施方式的布线基板的平面图。
图2是表示该布线基板的C-C′断面的断面图。
图3是表示卷绕该布线基板构成的第4实施方式的布线基板卷装体的斜视图。
图4是表示该布线基板卷装体D-D′断面的断面图。
图5是表示本发明的第2实施方式的布线基板的平面图。
图6是表示该布线基板的E-E′断面的断面图。
图7是表示本发明的第3实施方式的布线基板的平面图。
图8是表示该布线基板的F-F′断面的断面图。
图9A~图9C是表示本发明的第5实施方式的布线基板的制造方法的断面图。
图10是表示本发明的第1实施方式的另一形式的布线基板的平面图。
图11是表示该布线基板的G-G′断面的断面图。
图12是表示现有例的布线基板的平面图。
图13是表示该布线基板的A-A′断面的断面图。
图14是表示采用该布线基板的半导体装置的断面图。
图15是表示采用该布线基板的半导体装置的制造方法的侧面图。
图16是表示卷绕该布线基板的布线基板卷装体的斜视图。
图17是表示该布线基板卷装体的侧面一部分的侧面图。
图18是表示该布线基板卷装体的图16中的B-B′断面的断面图。
图19是表示其它现有例的布线基板和保护带层叠的状态的侧面图。
图20是表示该布线基板和保护带层叠的状态的断面图。
具体实施方式
根据本发明的布线基板,由于上述保护膜表面的至少一部分距离上述绝缘性基材的表面的高度,比上述突起电极的距离上述绝缘性基材的表面的高度高,所以在布线基材上放置了保护带的情况下,保护带由比突起电极形成得高的保护膜支承。这样,即使用没有压纹部及隔离物的保护带,保护带也不会与突起电极接触,可以防止在突起电极的表面形成损伤、或污染突起电极。
另外,当布线基板和保护带交替层叠卷绕时,由于在保护带与保护膜的表面直接接触的状态下层叠,与在端部形成有压纹部或隔离物的保护带和布线基板层叠的情况相比,在同一高度可以层叠更多的布线基板。
在上述结构的本发明的布线基板上,还包括设置在上述绝缘性基材的侧缘部的第2导体布线、及形成在上述第2导体布线上的支承部,上述保护膜覆盖上述第1导体布线的同时也覆盖上述支承部,形成在上述支承部上的上述保护膜表面的至少一部分可以形成距离上述绝缘性基材的表面的高度比上述突起电极的距离上述绝缘基材的表面的高度高的结构。
根据该结构,可以得到与上述结构的布线基板同样的效果,并且由于在支承部上形成保护膜,所以在保护膜的厚度薄的情况下,也能够确保可确实支承保护带的高度,并且可以削减保护膜的材料使用量。
上述支承部最好用与上述突起电极相同的材质形成。
另外,上述支承部最好在上述第2导体布线上的长度方向分割成多个区域形成。
根据该结构,可以得到与上述构成的布线基板同样的效果,并且由于支承部分割成多个而形成,所以布线基板的挠性提高,用TAB方式进行半导体装置组装时,容易控制布线基板的传送。
上述任一种结构的布线基板和保护片重叠卷绕,上述保护片与形成在上述布线基板的表面的上述保护膜的、距离上述绝缘基材的高度最高的部分相接触而放置,在上述保护片的背面与上述突起电极不接触的状态下,可以构成两者交替层叠的布线基板卷装体。
根据该结构,由于在保护带与保护膜的表面直接接触的状态下,布线基板和保护带可以交替层叠,所以与在端部形成有支承部的保护带和布线基板层叠的情况比较,在同一高度可以层叠更多的布线基板。
根据本发明的布线基板的制造方法,在形成上述突起电极的工序中,通过电解电镀形成上述突起电极,同时在上述第2导体布线上形成支承部,用上述保护膜覆盖上述第1导体布线,还覆盖上述第2导体布线及上述支承部,所以突起电极和支承部的高度相等地形成,形成在支承部上保护膜表面距离绝缘性基材的高度,一定形成得比突起电极的距离绝缘性基材的高度高保护膜的厚度的量。
具有上述任一种布线基板、及放置在上述布线基板上的半导体芯片,可以构成上述半导体芯片的电极焊盘和上述导体布线电连接的半导体装置。
下面,参照附图说明本发明的实施方式。
(第1实施方式)
图1是表示本发明的第1实施方式的布线基板21a的平面图,图2是图1的C-C′断面图。
布线基板21a的基本的结构与图12及图13所示的现有例相同。在绝缘性基材22的内部区域的表面形成第1导体布线23a,在第1导体布线23a的端部形成有突起电极24。在第1导体布线23a的两侧的区域配置有与第1导体布线23a同样形成的假导体布线23b。在假导体布线23b没有形成突起电极24。形成有覆盖第1导体布线23a的保护膜25a,包括突起电极24的中央区域开口,使突起电极24露出。保护膜25a还覆盖假导体布线23b。沿着绝缘性基材22的两侧缘,形成有第2导体布线26。
在本实施方式中,保护膜25a的形状与现有例不同。即,保护膜25a形成有该表面距离绝缘性基材22的表面的高度d2(参照图2),比突起电极24的距离绝缘性基材22表面的高度d1高(d2>d1)。
与上述现有的技术一样,绝缘性基材22采用由厚度40μm左右的PI等构成的挠性带,导体布线23d可由厚度为8μm左右的Cu形成。突起电极24使用Cu,可以形成厚度为10μm左右。
保护膜25a可以用环氧系及PI系的树脂形成。例如如上所述,当第1导体布线23a的厚度为8μm、突起电极24的厚度为10μm时,由于d1=18μm,所以形成d2=30μm左右。
通常为了接合及防锈,突起电极24的表面用Au及Sn等的镀层以0.1μm~1μm程度的厚度覆盖。
图3是模式地表示图1、图2所示的用于供给布线基板21 a、卷绕在卷轴的布线基板21a的卷装体的斜视图,图4是图3的D-D′断面图。
在图3、图4中,28是保护带,在布线基板21a和保护带28交替层叠的状态下卷绕,用TAB工艺形成了供给布线基板21a的布线基板卷装体29。在保护带28没有设置如现有例所示的保护带8的压纹部17及隔离物19那样的支承部。由于保护带28的材质需要具有挠性和机械强度,所以与上述的现有技术一样,使用由PEI、PET、PI等材料构成的厚度为125μm~250μm的带即可。
如图4所示,在布线基板21a上放置了保护带28的状态下,保护带28由比突起电极24形成得高的保护膜25a支承。这样,在突起电极24和保护膜28之间设置间隙,防止突起电极24和保护带28的接触。
如上所述,根据本实施方式的结构,当在布线基板21a上放置了保护带28时,保护带28由比突起电极24形成得高的保护膜25a支承,在保护带28没有支承部,保护带28也不与突起电极24接触。这样,可以防止在突起电极24表面形成损伤、或污染突起电极24。
(第2实施方式)
图5是表示本发明的第2实施方式的布线基板21b的平面图,图6是图5的E-E′断面图。对于与第1实施方式的布线基板21a相同的构成要素,附加同一参照标号,省略重复说明。
本实施方式的布线基板21b与第1实施方式的布线基板21a的不同点在于,在绝缘性基材22周缘部形成的第2导体布线26上形成有支承部27a。另外,保护膜25b这样形成,即,覆盖第1导体布线23a、假导体布线23b及支承部27a的表面,突起电极24的周围开口露出突起电极24。支承部27a上的保护膜25b表面距离绝缘性基材22表面的高度d3(参照图6)形成得比突起电极24的距离绝缘性基材22表面的高度d1高保护膜25b厚度的量。
作为绝缘性基材22与第1实施方式一样,采用由厚度为40μm左右的PI等构成的挠性带,第1导体布线23d及第2导体布线26可以用厚度为8μm左右的Cu形成。突起电极24及支承部27a使用Cu,可以形成厚度为10μm左右。
保护膜25b可以用环氧系及PI系的树脂形成。例如如上所述,在第1导体布线23a及第2导体布线26的厚度为8μm、突起电极24及支承部27a的厚度为10μm的情况下,当突起状的支承部27a上的保护膜25b的厚度形成10μm左右时,d3=28μm、d1=18μm、d3>d1。
此外,通常为了接合及防锈,突起电极24的表面用Au及Sn等的镀层覆盖0.1μm~1μm程度的厚度。
如上所述,根据本实施方式的结构,与第1实施方式的结构一样,在布线基板21b上放置了保护带的情况下,保护带由比突起电极24形成得高的保护膜25b支撑,即使是没有支承部的保护带,保护带不与突起电极24接触。这样,防止在突起电极24的表面形成损伤、或污染突起电极24。
另外,由于在支承部27a上形成保护膜25b,即使保护膜25b的厚度薄的情况下,也可以确保支承保护带的高度,可以削减保护膜25b的材料使用量。
(第3实施方式)
图7是表示本发明的第3实施方式的布线基板21c的平面图,图8是图7的F-F′断面图。对于与第2实施方式的布线基板21b相同的结构要素,附加同一参照标号,省略重复说明。
本实施方式的布线基板21c与第2实施方式的布线基板21b不同的点在于,支承部27b在第2导体布线26上被分割形成有多个。支承部27b的厚度与突起电极24相同,平面形状例如大致形成2mm方形。
根据本实施方式的结构,可以得到与第1、第2实施方式的结构相同的效果,并且,与第2实施方式的结构比较,由于突起状的支承部27b在第2导体布线26上被分割形成,所以布线基板21c的挠性提高。这样,在用TAB方式进行半导体装置的组装时,具有布线基板21c的传送控制容易的优点。
(第4实施方式)
本发明的第4实施方式涉及布线基板和保护带重叠卷绕的布线基板卷装体。本实施方式的布线基板卷装体的一例具有上述图3及图4中所示的结构。即,为了供给图1、图2中所示的布线基板21 a,在卷轴(未图示)上重叠卷绕了布线基板21a和保护带28。
如图4所示,本实施方式涉及的布线基板卷装体29,与形成在布线基板21a的表面的保护膜25a的、距离绝缘性基材22的表面的高度最高的部分相接触而放置有保护带28。从而,在保护带28的背面不与突起电极24接触的状态下,交替层叠布线基板21a和保护带28。
根据这样的布线基板卷装体的结构,由于保护带28在与保护膜25a的表面相接触的状态下,可以交替层叠布线基板21a和保护带28,所以与交替层叠在端部形成有支承部的保护带和布线基板的现有布线基板卷装体比较,具有以同一高度可以层叠更多的布线基板21 a的优点。
在将第2或第3实施方式的布线基板21b或21c与保护带28层叠卷绕构成布线基板卷装体的情况下,也具有同样的优点。
(第5实施方式)
下面参照附图,对本发明的第5实施方式的布线基板的制造方法进行说明。图9A~9C按工序顺序表示制造图5、图6所示的布线基板21b的工序。对于与图5、图6所示的布线基板21b相同的构成要素,附加相同的参照标号,省略重复说明。
首先,如图9A所示,在绝缘性基材22上形成第1导体布线23a、假导体布线23b、及第2导体布线26。绝缘性基材22采用由厚度为40μm左右的PI等构成的挠性带。第1导体布线23a、假导体布线23b、及第2导体布线26将厚度为8μm左右的Cu箔腐蚀成期望的图形而形成。
然后,在第1导体布线23a、假导体布线23b、及第2导体布线26上粘贴抗蚀剂膜进行曝光显影,使期望的图形开口。通过开口部实施电解电镀Cu,如图9B所示,同时形成突起电极24及支承部27a。电解电镀时,通过进行相同时间电解电镀,可以相同地形成突起电极24的高度d1、及支承部27a的高度d1′(d1=d1′),例如形成d1=d1′=10μm程度。
然后,如图9C所示,对环氧系及PI系的树脂进行图形印刷后固化,覆盖第1导体布线23a、假导体布线23b、第2导体布线26及突起状的支承部27a,并且形成对突起电极24周围进行开口的保护膜25b。由于突起电极24的高度d1和支承部27a的高度d1′相等,所以如图9C所示,形成在支承部27a上的保护膜25b表面的高度d3,比突起电极24的高度d1高出保护膜25b的厚度的量。
例如如上所述,当第1导体布线23a及第2导体布线26的厚度为8μm、突起电极24及支承部27a的厚度为10μm的情况下,d1=18μm。当支承部27a上的保护膜25b的厚度形成10μm左右时,d3=28μm,由于d3比d1高出支承部27a上的保护膜25b的厚度,所以可以形成d3>d1。
如上所述,根据本实施方式的布线基板的制造方法,由于第1导体布线23a上的突起电极24和第2导体布线26上的突起状的支承部27a通过电解电镀法同时形成,所以突起电极24的高度(d1)和突起状的支承部27a的高度(d1′)形成得相等。这样,可以得到如下的优点:形成在突起状的支承部27a上的保护膜25b表面距离绝缘性基材22表面的高度(d3),形成得比突起电极24的、距离绝缘性基材22表面的高度(d1)高保护膜25b的厚度的量。
在以上的各实施方式中,例如如图1及图2所示,表示了在第1导体布线23a上形成有突起电极24的情况,但是,也可以像图10及图11所示的布线基板21d那样形成突起电极30。即,突起电极30横截各个第1导体布线23a的长度方向,在第1导体布线23a的两侧的绝缘性基材22上的整个区域形成。突起电极30的第1导体布线23a的宽度方向的断面形状为中央部比两侧高。在这种结构的情况下,也可以得到与上述各实施方式同样的效果。
Claims (7)
1.一种布线基板,具有:
绝缘性基材;
多个第1导体布线,整齐排列设置在上述绝缘性基材上的内部区域;
突起电极,形成在上述第1导体布线上;及
保护膜,覆盖上述第1导体布线形成在上述绝缘性基材上,设置有使上述突起电极露出的开口区域,其特征在于,
上述保护膜表面的至少一部分距离上述绝缘性基材的表面的高度比上述突起电极的距离上述绝缘性基材表面的高度高。
2.如权利要求1所述的布线基板,其特征在于,还包括:
第2导体布线,设置在上述绝缘性基材的侧缘部;及
支承部,形成在上述第2导体布线上;
上述保护膜覆盖上述第1导体布线的同时也覆盖上述支承部;
形成在上述支承部上的上述保护膜表面的至少一部分距离上述绝缘性基材的表面的高度比上述突起电极的距离上述绝缘基材表面的高度高。
3.如权利要求2所述的布线基板,其特征在于,
上述支承部由与上述突起电极相同的材质形成。
4.如权利要求2所述的布线基板,其特征在于,
上述支承部在上述第2导体布线上的长度方向被分割形成为多个区域。
5.一种布线基板卷装体,其特征在于,
使权利要求1所述的布线基板和保护片重合卷绕,上述保护片与形成在上述布线基板表面的上述保护膜的、距离上述绝缘基材的高度最高的部分相接触地放置,在上述保护片的背面与上述突起电极不接触的状态下两者交替层叠。
6.一种布线基板的制造方法,其特征在于,包括:
准备第1导体布线设置在内部区域、第2导体布线设置在侧缘部的绝缘性基材的工序;
在上述第1导体布线上形成突起电极的工序;及
用保护膜覆盖上述绝缘性基材上的上述第1导体布线的工序,该保护膜设置有使上述突起电极露出的开口区域;
在形成上述突起电极的工序中,通过电解电镀形成上述突起电极,同时在上述第2导体布线上形成支承部;
用上述保护膜覆盖上述第1导体布线的同时,也覆盖上述第2导体布线及上述支承部。
7.一种半导体装置,其特征在于,包括:
权利要求1所述的布线基板、及放置在上述布线基板上的半导体芯片,上述半导体芯片的电极焊盘和上述导体布线被电连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP344277/2005 | 2005-11-29 | ||
JP2005344277A JP2007150089A (ja) | 2005-11-29 | 2005-11-29 | 配線基板及びその製造方法ならびに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1976017A true CN1976017A (zh) | 2007-06-06 |
Family
ID=38086638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101635248A Pending CN1976017A (zh) | 2005-11-29 | 2006-11-29 | 布线基板及其制造方法以及半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7582968B2 (zh) |
JP (1) | JP2007150089A (zh) |
KR (1) | KR20070056948A (zh) |
CN (1) | CN1976017A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102201327A (zh) * | 2010-03-23 | 2011-09-28 | 日东电工株式会社 | 粘合带粘贴方法及粘合带粘贴装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
JP5274938B2 (ja) * | 2008-08-28 | 2013-08-28 | シャープ株式会社 | Tabテープの梱包方法 |
KR102051122B1 (ko) | 2013-06-18 | 2019-12-02 | 삼성전자주식회사 | 표시 장치 |
EP3047709B1 (en) * | 2013-09-17 | 2020-07-15 | California Institute of Technology | Micro-fabricated group electroplating technique |
CN104049393A (zh) * | 2014-06-12 | 2014-09-17 | 深圳市华星光电技术有限公司 | 一种覆晶薄膜基板及其制作方法和显示面板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084844A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置 |
JP2690375B2 (ja) * | 1989-11-30 | 1997-12-10 | 沖電気工業株式会社 | スペーサテープ |
DE69835747T2 (de) * | 1997-06-26 | 2007-09-13 | Hitachi Chemical Co., Ltd. | Substrat zur montage von halbleiterchips |
US6281446B1 (en) * | 1998-02-16 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Multi-layered circuit board and method of manufacturing the same |
JP2003243455A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | テープ、その製造方法、半導体装置及びその製造方法 |
JP4056424B2 (ja) * | 2003-05-16 | 2008-03-05 | シャープ株式会社 | 半導体装置の製造方法 |
JP4024773B2 (ja) * | 2004-03-30 | 2007-12-19 | シャープ株式会社 | 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置 |
KR100580329B1 (ko) * | 2004-06-25 | 2006-05-16 | 삼성전자주식회사 | 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그제조 방법 |
JP4068635B2 (ja) * | 2005-09-30 | 2008-03-26 | 松下電器産業株式会社 | 配線基板 |
-
2005
- 2005-11-29 JP JP2005344277A patent/JP2007150089A/ja not_active Ceased
-
2006
- 2006-11-10 US US11/558,632 patent/US7582968B2/en active Active
- 2006-11-17 KR KR1020060113746A patent/KR20070056948A/ko not_active Application Discontinuation
- 2006-11-29 CN CNA2006101635248A patent/CN1976017A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102201327A (zh) * | 2010-03-23 | 2011-09-28 | 日东电工株式会社 | 粘合带粘贴方法及粘合带粘贴装置 |
CN102201327B (zh) * | 2010-03-23 | 2015-04-29 | 日东电工株式会社 | 粘合带粘贴方法及粘合带粘贴装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007150089A (ja) | 2007-06-14 |
US20070120235A1 (en) | 2007-05-31 |
US7582968B2 (en) | 2009-09-01 |
KR20070056948A (ko) | 2007-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100343965C (zh) | 具有上下导电层的导通部的半导体装置及其制造方法 | |
CN1306855C (zh) | 柔性布线板和采用该板的电子装置 | |
CN1099711C (zh) | 半导体器件及其制造方法 | |
CN1246899C (zh) | 半导体装置 | |
CN1976017A (zh) | 布线基板及其制造方法以及半导体装置 | |
CN1298034C (zh) | 半导体封装及其制造方法 | |
CN100341127C (zh) | 半导体器件 | |
CN1674241A (zh) | 半导体器件、其制造方法及其液晶模块和半导体模块 | |
CN1945817A (zh) | 半导体器件及其制造方法 | |
CN1476100A (zh) | 摄像机模块及其制造方法 | |
CN1146030C (zh) | 半导体装置及其制造方法、半导体模块、电路基板以及电子装置 | |
CN1638103A (zh) | 具有减小尺寸带基薄膜的带型电路衬底 | |
CN1638120A (zh) | 半导体组装体及其制造方法 | |
CN1838859A (zh) | 柔性印刷线路板及其制造方法、和半导体装置 | |
CN1343089A (zh) | 具有通道的印刷配线板及其制造方法 | |
CN1591841A (zh) | 带式电路基板及使用该带式电路基板的半导体芯片封装 | |
CN1274173A (zh) | 载带及载带型半导体装置的制造方法 | |
CN1225785C (zh) | 布线基板及带状布线基板的制造方法 | |
CN1615069A (zh) | 多涂层印刷电路板及其制造方法 | |
CN1577840A (zh) | 半导体器件的堆叠封装 | |
CN1521842A (zh) | 电子部件的安装体及其制造方法 | |
CN1382010A (zh) | 印刷电路板及其制造方法和具有印刷电路板的电路模块 | |
CN1925148A (zh) | 多层配线基板及其制造方法 | |
CN1197290A (zh) | 半导体器件 | |
CN1906761A (zh) | 驱动器芯片和显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20070606 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |