CN1947246A - 具有受保护的有源模片区域的半导体设备及方法 - Google Patents

具有受保护的有源模片区域的半导体设备及方法 Download PDF

Info

Publication number
CN1947246A
CN1947246A CNA2005800131280A CN200580013128A CN1947246A CN 1947246 A CN1947246 A CN 1947246A CN A2005800131280 A CNA2005800131280 A CN A2005800131280A CN 200580013128 A CN200580013128 A CN 200580013128A CN 1947246 A CN1947246 A CN 1947246A
Authority
CN
China
Prior art keywords
sealant
contact
semiconductor die
sealant barrier
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800131280A
Other languages
English (en)
Other versions
CN100424865C (zh
Inventor
乔治·R.·雷尔
欧文·R.·费伊
罗伯特·J.·温泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1947246A publication Critical patent/CN1947246A/zh
Application granted granted Critical
Publication of CN100424865C publication Critical patent/CN100424865C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种半导体设备(10)包括半导体模片(16)，具有多个接触垫位置的、多个接触垫(20－26)、密封剂壁垒(18)、以及密封剂(30)。多个接触垫与多个接触垫位置中一个预定的相应不同的接触垫位置电气接触。密封剂壁垒(18)位于半导体模片的外围。密封剂壁垒具有与多个接触垫中最高的一样高或更高的高度。密封剂壁垒与半导体模片的同一表面物理接触，如接触垫位置一样。密封剂(30)围绕半导体模片和密封剂壁垒的一侧。当设备被密封、同时由一个临时基支持层支持时，通过密封剂壁垒防止密封剂与多个接触垫中的任何一个的物理接触。

Description

具有受保护的有源模片区域 的半导体设备及方法
技术领域
本发明涉及半导体设备，尤其涉及保护半导体设备的特定区域。
背景技术
在半导体制造过程中，希望防止模塑(molding)材料泄漏到半导体的有源区域。也就是，在制造半导体设备的封装过程中，用于封装半导体模片(die)的模塑材料(例如树脂)能够泄漏到半导体的有源区域，而在该处是不希望有模塑材料的。
当前的泄漏保护技术利用沟道或堤坝以防止模塑材料泄漏在基底或引线框引线。然而，例如，如果沟道或堤坝深度不足够容纳模塑材料，这些技术将不能一定防止模塑材料泄漏在其模片面上。其它泄漏保护技术依赖高夹合力以防止树脂泄漏在暴露垫封装的暴露垫上。尽管在某些情况下高夹合力可能证明有用，使用这样的方法有时在可靠性和成品率方面是不可预测的。另一种处理泄漏进半导体模片有源区域的模塑材料的方法是应用表面处理，以防止有源区域上变湿或移除不想要的模塑材料。尽管使用表面处理可以阻止或有助于不需要的模塑材料的移除，通常不希望使用过量化学品影响半导体模片的有源区域。
附图说明
本发明通过示例示出，但是并不限于附图，其中相同的附图标记指示相似的元件，其中：
图1示出了根据本发明的一个实施例的半导体设备的剖面图；
图2示出了图1中沿着线2-2的半导体设备；
图3示出了根据本发明的一个实施例的半导体设备的底视图；
图4示出了根据本发明的另一个实施例的半导体设备的底视图；
图5示出了根据本发明的一个实施例的半导体设备的剖面图；
图6示出了根据本发明的另一个实施例的半导体设备的剖面图；
图7示出了根据本发明的另一个实施例的半导体设备的底板视图。
熟练技术人员理解附图中的元件只是为了简单和清楚而示出的，并不需要按比例画出。例如，附图中的某些元件的直径相对于其它元件是夸大的，以帮助加强对本发明实施例的理解。
具体实施方式
这里在此公开了一种改进的密封泄漏预防技术，其防止模塑材料渗入半导体模片的有源区域。在一个实施例中，半导体设备包括一个半导体模片、多个接触垫、一个密封剂壁垒、第一层、第二层和密封剂。半导体模片具有彼此相对的第一表面和第二表面。半导体模片的第一表面具有多个接触垫位置。多个接触垫中的每一个具有基本相同的预定高度，并且具有第一端和第二端。多个接触垫中的每个的第一端与预定的相应多个接触垫位置中不同的一个电气接触。密封剂壁垒位于多个接触垫的外围，并且基本上具有所述多个接触垫的相同预定高度。密封剂壁垒直接接触半导体模片的第一表面。所述第一层具有第一表面和第二表面，第一层的第一表面直接物理接触多个接触垫中的每一个的第二端。第二层与第一层直接物理接触。密封剂围绕半导体模片的第二表面，并通过所述密封剂壁垒被阻止与多个接触垫中的任一个的物理接触。在密封剂固化后，第一层和第二层可从半导体模片释放。在一种形成中，密封剂壁垒与多个接触垫具有相同的材料。在另一种形成中，密封剂壁垒是与多个接触垫不同的材料。
在一个实施例中，半导体设备包括半导体模片、多个接触垫、密封剂壁垒、可移除第一层、可移除第二层、以及密封剂。半导体模片具有多个接触垫位置。多个接触垫与预定的相应的多个接触垫位置中不同的一个电气接触。密封剂壁垒位于半导体模片的外围。密封剂壁垒具有基本上与多个接触垫中最高的一个相同的高度。与接触垫位置一样，密封剂壁垒与半导体模片的同一表面物理接触。可移除第一层具有第一表面和第二表面。第一层的第一表面直接物理接触多个接触垫中的每一个。第二可移除层与第一可移除层直接物理接触。密封剂围绕半导体模片，但是被密封剂壁垒阻止与多个接触垫中的任何一个物理接触。在密封剂固化后，第一层和第二层从半导体模片移除。
在一个实施例中，半导体设备包括半导体模片、多个接触垫、密封剂壁垒、以及密封剂。半导体模片具有多个接触垫位置。多个接触垫与预定的相应多个接触垫位置中不同的一个电气接触。密封剂壁垒位于半导体模片的外边界。密封剂壁垒具有与多个触点中最高的高度一样高或更高的高度。密封剂壁垒与半导体模片的相同表面物理接触，与接触垫位置一样。密封剂围绕半导体模片和密封剂壁垒的一侧。当设备被密封后且由暂时基底支持层支持时，由密封剂阻止密封剂壁垒与多个接触垫中的任何一个物理接触。
而本发明的另一实施例涉及一种在密封期间保护半导体模片的方法。在半导体模片的一侧上提供多个接触垫位置。在多个接触垫位置内形成多个接触垫。多个接触垫中的每个具有基本相同的预定高度，并且具有第一端和第二端。多个接触垫中的每个的第一端与预定的相应多个接触垫位置中不同的一个电气接触。在多个接触垫的外围提供密封剂壁垒。密封剂壁垒具有基本上与多个接触垫相同的预定高度。提供具有第一表面和第二表面的第一层。第一层的第一表面与多个接触垫中每一个的第二端直接物理接触。提供与第一层直接物理接触的第二层。密封所述半导体模片的第二表面，并且由密封剂壁垒阻止密封剂与多个接触垫中的任何一个物理接触。在密封剂固化后，将第一层和第二层从半导体模片移除。
图1示出了根据本发明一个实施例的半导体设备10。半导体设备10包括基底层12、粘合层14、半导体模片16、密封剂壁垒18、接触垫20、接触垫21、接触垫22、接触垫23、接触垫24、接触垫25、接触垫26、有源表面28、和密封剂30。
在本发明的一个实施例中，粘合层14可以由任何粘合剂材料形成。在一种形成中，粘合层14是具有与接触垫20-26接触的粘合面的带。在另一种形成中，粘合层14是硅树脂或基于丙烯酸的材料。对于某些实施例，可以移除粘合层14，例如，如果粘合层14是粘合带的话。
在本发明的一个实施例中，密封剂30可以是能够模塑的任何类型的非电导材料，诸如，热固性模塑化合物或作为绝缘材料的填满的热塑树脂。在本发明可替换的实施例中，密封剂30可以是能够模塑的任何类型的电导材料，诸如，具有金属填充的热固性环氧树脂，或具有金属填充的热塑性塑料。金属填充可以是任何合适的电导材料，诸如，银、铜、涂有电导的聚合球、以及导电微颗粒。金属填充可以以颗粒形式。在一个实施例中，密封剂壁垒18可以由金属形成，例如，铝、铜、铝合金、铜合金等。在另一个实施例中，密封剂壁垒18可以是聚酰亚胺，或其它有机基钝化材料。
在半导体制作过程中，使用标准金属化技术，诸如加性电镀技术或减性蚀刻技术，在半导体模片16的有源区域28上形成接触垫26-26以及密封剂壁垒18。在一个实施例中，有源区域28包括多个接触垫20-26和位于接触垫20-26之间的相应气隙(间隔)。本发明可替换的实施例可以包括比图1示出的更多或更少数量的接触垫。在示出的实施例中，有源区域28排除密封剂壁垒18外部的半导体模片16的部分。在可替换的实施例中，有源区域28可以包括其它密封剂壁垒内的半导体模片16的其它部分。在一个实施例中，半导体模片16的有源区域28黏着地连接到粘合层14。另外，粘合层14如此黏着地连接到基底层12，从而粘合层14和基底层12都可以被移除。
为了易于解释，半导体16被分成几个部分：顶部17，侧部13，侧部15，偏底部11，偏底部9和底面29。使用密封剂30将半导体模片16的顶部17、侧部13、侧部15、偏底部11和偏底部9密封至密封剂壁垒18。可以使用任何合适的密封方法提供密封剂30，诸如，喷洒、注入或转移塑模法、丝网印刷或挤压涂覆。当与粘合层14接触时，密封剂壁垒18充当壁垒以阻止密封剂泄漏到有源区域28上。在一个实施例中，当密封发生后，移除粘合层14和基层12，从而允许接触垫20-26成为无密封剂30的可用导体。
如前所述，密封剂壁垒18的使用防止密封剂30泄漏或渗透到半导体模片16的有源区域28之上。在一个实施例中，密封剂壁垒18可以定位于半导体模片16上的几个位置，这样密封剂壁垒18围绕半导体模片16的一个区域或多个区域(有源或非有源)，其仍保持无密封剂30。例如，在一个实施例中，密封剂壁垒18可以位于半导体设备16的周界的周围，这样密封剂壁垒18形成一个环。可替换地，密封剂壁垒18可以为除了环以外的其它形式。例如，在一个实施例中，密封剂壁垒18可以是螺旋的形式，螺旋围绕接触垫，所述接触垫保持无密封剂30。
密封剂壁垒18的高度可以依据由半导体设备10使用的接触垫20-26的高度变化。在一个实施例中，密封剂壁垒18的高度必须至少是接触垫20-26中具有最大高度的接触垫的高度。也就是，接触垫20-26的高度可以变化，但是只要密封剂壁垒18的高度至少是具有最大高度的接触垫的高度，密封剂壁垒18将防止密封剂30渗透到密封剂壁垒18的那一边。
在半导体制作过程中，密封剂壁垒18可以在不同时刻形成。密封剂壁垒18形成的准确时刻依据用于制造半导体设备的金属化过程、制板过程等变化。例如，可以使用增加到半导体模片16的再分配金属形成密封剂壁垒18。
图2示出了图1中描述的半导体设备10的底视图。在示出的实施例中，密封剂壁垒18沿着围绕接触垫的半导体模片16的外沿放置，接触垫例如接触垫20-26。密封剂壁垒18防止图1中的密封剂30泄漏进图1的有源区域28。
图3示出了根据本发明一个实施例的半导体设备32。半导体设备32可以根据先前在图1的描述中描述的制造过程来制造。密封剂壁垒36位于半导体模片34上。在一个实施例中，密封剂壁垒36围绕接触垫，诸如接触垫38。在一个实施例中，密封剂壁垒36是螺旋的形状，具有基本等于从模片表面测量的最高的接触垫(诸如接触垫38)的高度。密封剂壁垒36具有通气口33，其供从有源区域35释放的膨胀气体使用，同时防止图1和图2的密封剂30进入有源区域35。
图4示出了根据本发明一个实施例的半导体设备40。半导体设备40包括半导体模片42、诸如接触垫55的多个接触垫、密封剂壁垒44、有源区域57、通风孔49、通风孔51、通风孔56和通风孔59。在一个实施例中，半导体设备40包括多种变化形式的通风，诸如通风部分48、通风部分54、通风部分58和通风部分50。仅为了说明的目的，用虚线在图4中示出了每个通风部分48、54和58，但是没有示出隐藏的底层结构。每个通风部分供在有源区域25外循环的膨胀气体使用，同时防止图1和图2中的密封剂30进入有源区域57。在一个实施例中，密封剂壁垒45与具有通风孔56的密封剂壁垒44的部分并行放置。在另一个实施例中，密封剂壁垒47放置在有源区域57内部，并和具有通风孔51的密封剂壁垒44部分平行。在一个实施例中，通风部分48采用拉长的钉的形状，密封剂壁垒44的一部分适配于其开口。采用已示出或未示出的通风部分的形式，通风部分的其它实施例也可以存在。
图5示出了根据本发明一个实施例的半导体设备60。在一个实施例中，半导体设备60包括基层62、粘合层64、半导体模片66、密封剂壁垒80、接触垫71、接触垫72、接触垫73、接触垫74、接触垫75、接触垫76和接触垫77。半导体设备60进一步包括有源区域67，以及钝化层，其具有钝化层部分101、钝化层部分102、钝化层部分103、钝化层部分104、钝化层部分105、钝化层部分106、钝化层部分107、钝化层部分108和钝化层部分109。半导体设备60也包括密封剂86和气隙84。
在图5示出的半导体设备60的一个实施例中，粘合层64可以由任何带粘性的材料形成。在一个实施例中，粘合层64是具有与接触垫71-77接触的粘性表面的带。在一个可替换实施例中，粘性层64可以是基于环氧的材料。对于本发明的一些实施例，粘合层64可以被移除，例如如果粘合层64是粘性带的话。
在本发明的一些实施例中，密封剂86可以是能够模塑的任何类型的非电导材料，诸如，热固树脂模塑化合物或充当绝缘材料的填充的热塑树脂。在本发明的可替换实施例中，密封剂30可以是能够模塑的任何类型的电导材料，诸如具有金属填充的热固环氧树脂或具有金属填充的热塑树脂。金属填充可以是任何合适的电导材料，诸如，银、铜、涂有电导的聚合球、和导电颗粒。金属填充可以是颗粒形式。在一个实施例中，密封剂壁垒80可以由金属形成，例如铝、铜、铝合金、铜合金等。在另一个实施例中，密封剂壁垒80可以是聚酰亚胺或其它有机基钝化材料。
关于半导体设备60，在制造过程中，由部分101-109形成的钝化层在半导体模片66上形成。在一个实施例中，使用本领域已知的各种金属化技术中的任何一种，在半导体模片66的有源区域67上形成接触垫71-77和密封剂壁垒80。在一个实施例中，由部分101-109形成的钝化层插入接触垫71-77和半导体模片66的底面68之间。气隙84围绕接触垫71-77。在密封剂壁垒80内及粘合层64与由部分101-109形成的钝化层之间密封所述气隙84。本发明一个可替换的实施例可以在有源区域67包括更多或更少数目的接触垫。在示出的实施例中，除了密封剂壁垒80外部的半导体模片66的部分，有源区域67可以认为是半导体模片的底部。在可替换的实施例中，有源区域67可以包括密封剂壁垒80内的半导体模片66的其它部分。在一个实施例中，半导体模片66的有源区域67黏着地连接到粘合层64。另外，粘合层64黏着地连接到基层62，这允许粘合层64和基底层62可以被移除。
为了易于解释，半导体60已经被分成几个部分：顶部87、侧部88、侧部89、偏底部83、和偏底部85。使用密封剂86，半导体模片66的顶部87、侧部88、侧部89、偏底部83、和偏底85被密封到密封剂壁垒。使用任何合适的密封方法提供密封剂86，诸如，注入模塑或转移模塑。其它密封方法也可以替换的使用，诸如，分配模塑、丝网印刷或挤压涂敷。在一个实施例中，密封剂壁垒80充当一个壁垒，以防止密封剂86泄漏到有源区域67上。应该注意在图5的实施例中，密封剂壁垒80重叠具有部分101-109的钝化层的边缘，这样密封剂壁垒80的一部分直接与模片表面68接触，而密封剂壁垒80的其它部分整个位于部分101-109形成的钝化层和粘合层64之间。然后可以移除粘合层64和基层62，从而允许接触垫71-77可用作无密封剂86的接触垫。
图6示出了根据本发明的一个实施例的半导体设备60。在图6示出的一个实施例中，图5中的密封剂壁垒80已经由密封剂壁垒82取代，其整个部分完全位于具有部分101-109的钝化层和粘合层64之间，从而形成密封。图5的半导体设备60的描述适用于图6的半导体设备60的描述，在此不进一步详细描述。
图7示出了根据本发明的一个实施例的半导体设备90的底板视图。半导体设备90包括半导体模片95、电路94、有源区域98、密封剂壁垒92、和导体96。电路94可以位于半导体模片95的任何区域中，并且可以是任何大小。应该理解，如图7示出的不必按比例画出。在一个实施例中，导体96提供电路94和密封剂壁垒92之间的导电连接。另外，密封剂壁垒92不仅防止图1和2中的密封剂材料30泄漏到有源区域98之上，也充当导体以传播或屏蔽电信号。在一个实施例中，密封剂壁垒92可以作为用于电路94的电屏蔽以隔离电磁干扰。在另一个实施例中，密封剂壁垒92可以电连接到电路94并用于在电路中实现电气功能。例如，在一个实施例中密封剂壁垒92可以作为天线使用。在另一个实施例中，密封剂壁垒92可以实现电感器的电功能。
在前述说明中，已经参考具体实施例描述了本发明。然而，本领域的普通技术人员理解在不脱离本发明在以下权利要求中阐述的范围内可以进行各种修改和变化。因此，说明书和附图只注重说明而不是限制理解，所有这样的修改都打算包括在本发明的范围内。
对于具体实施例已经描述了好处、优点以及问题的解决方案。然而，好处、优点以及问题的解决方案和任何其它元件可能引起任何好处、优点或解决方案的发生，或变得更加明确，而不是构造为任何或所有权利要求的关键的、需要的或本质特征。如在此使用的，术语“包括(comprise)”或“包括(comprising)”或其任何其它的变化打算为覆盖非排外的包含，这样包括元件列表的过程、方法、文章或装置不仅仅包括这些元件，也包括其它未表示在列表中或对这些过程、方法、文章或装置固有的元件。在此使用的术语“一(a)”或“一(an)”定义为一个或多于一个。在此使用的术语“多个”定义为两个或多于两个。在此使用的术语“另一个”定义为至少第二个或更多。在此使用的术语“包括”和/或“具有”定义为包括(即开放式语言)。在此使用的术语“连接(coupled)”定义为连接，尽管不是必须直接的，以及不是必须机械的连接。在此使用的术语“基本上”定义为至少接近一个给出的状态或值(例如最好在10％内)。

Claims (12)

1一种半导体设备，包括：
半导体模片，具有彼此相对的第一表面和第二表面，所述第一表面具有多个接触垫位置；
多个接触垫，多个接触垫中的每一个具有基本相同的预定高度并具有第一端和第二端，所述多个接触垫中每个的第一端与所述多个接触垫位置中一个预定的相应不同的接触垫位置电气接触；
密封剂壁垒，位于所述多个接触垫的外围，所述密封剂壁垒具有基本上与所述多个接触垫相同的预定高度，密封剂壁垒具有第一表面和相对的第二表面，该第一表面与半导体模片的第一表面物理接触；
第一层，具有第一表面和第二表面，所述第一层的第一表面与密封剂壁垒的第二表面及所述多个接触垫中每个的第二端物理接触；
第二层，与第一层直接物理连接；以及
密封剂，围绕着半导体模片的第二表面，通过所述密封剂壁垒阻止所述密封剂与多个接触垫中的任何一个物理接触，其中在密封剂固化后，所述第一层和第二层可以从半导体模片移除。
2.如权利要求1的半导体设备，其中密封剂壁垒进一步包括至少一个通风孔，用于释放气隙内的任何膨胀的气体，所述气隙分离所述多个接触垫。
3.如权利要求1的半导体设备，其中密封剂壁垒由与所述多个接触垫相同的材料组成。
4.如权利要求1的半导体设备，其中密封剂壁垒由与多个接触垫不同的材料组成。
5.如权利要求1的半导体设备，进一步包括：
实施在半导体模片上的电路，该电路使用密封剂壁垒作为隔离电磁干扰的电屏蔽、天线或电感器之一。
6.如权利要求5的半导体设备，其中所述电路电连接到所述密封剂壁垒。
7.如权利要求1的半导体设备，进一步包括：
实施在半导体模片上的电路，该电路电连接到密封剂壁垒，以使用密封剂壁垒来实现电路中的电功能。
8.如权利要求1的半导体设备，进一步包括：
插入在所述多个接触垫和半导体模片的第一表面之间的钝化层，其中密封剂壁垒的一部分与所述钝化层物理接触。
9.一种在密封期间保护半导体模片的方法，包括：
在半导体模片的一侧提供多个接触垫位置；
在所述多个接触垫位置内形成多个接触垫，所述多个接触垫中的每一个具有基本相同的预定高度并具有第一端和第二端，所述多个接触垫中的每个的第一端与所述多个接触垫位置中一个预定的相应不同的接触垫位置电气接触；
在所述多个接触垫的外围提供一个密封剂壁垒，密封剂壁垒具有第一表面和第二表面，密封剂壁垒具有与多个接触垫基本相同的预定高度，密封剂壁垒与半导体模片的第一表面物理接触；
提供具有第一表面和第二表面的第一层，该第一层的第一表面与密封剂壁垒的第二表面直接物理连接；
提供与第一层直接物理接触的第二层；
密封所述半导体模片的第二表面，并通过所述密封剂壁垒防止密封剂与多个接触垫中的任何一个物理接触；以及
在所述密封剂固化后，从所述半导体模片移除第一层和第二层。
10.如权利要求9的方法，进一步包括：
在密封剂壁垒内提供至少一个通风孔，以释放气隙内的任何膨胀气体，所述气隙分离所述多个接触垫。
11.如权利要求9的方法，进一步包括：
在半导体模片上提供一个电路，使用密封剂壁垒作为用于电路的隔离电磁干扰的电屏蔽、天线或电感器之一。
12.如权利要求9的方法，进一步包括：
在半导体模片上提供一个电路；以及
电连接该电路到密封剂壁垒，以使用所述密封剂壁垒来实现电路中的电功能。
CNB2005800131280A 2004-04-30 2005-03-16 具有受保护的有源模片区域的半导体设备及方法 Active CN100424865C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/837,266 2004-04-30
US10/837,266 US20050242425A1 (en) 2004-04-30 2004-04-30 Semiconductor device with a protected active die region and method therefor

Publications (2)

Publication Number Publication Date
CN1947246A true CN1947246A (zh) 2007-04-11
CN100424865C CN100424865C (zh) 2008-10-08

Family

ID=35186217

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800131280A Active CN100424865C (zh) 2004-04-30 2005-03-16 具有受保护的有源模片区域的半导体设备及方法

Country Status (7)

Country Link
US (2) US20050242425A1 (zh)
JP (1) JP2007535811A (zh)
KR (1) KR20070006880A (zh)
CN (1) CN100424865C (zh)
MY (1) MY140584A (zh)
TW (1) TW200603220A (zh)
WO (1) WO2005112116A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7807511B2 (en) 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
WO2008088306A2 (en) * 2006-12-20 2008-07-24 Solid State Cooling, Inc. Thermoenergy devices and methods for manufacturing same
US7632715B2 (en) * 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
DE102008058003B4 (de) * 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101494417B1 (ko) * 2013-04-22 2015-02-17 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9929078B2 (en) * 2016-01-14 2018-03-27 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4890156A (en) * 1987-03-13 1989-12-26 Motorola Inc. Multichip IC module having coplanar dice and substrate
US4792533A (en) * 1987-03-13 1988-12-20 Motorola Inc. Coplanar die to substrate bond method
JPH0384338A (ja) 1989-08-28 1991-04-09 Sanyo Electric Co Ltd 外装体
JPH03132876A (ja) 1989-10-19 1991-06-06 Nec Corp 図形データ復旧方式
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
KR0149798B1 (ko) 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
JP3494901B2 (ja) * 1998-09-18 2004-02-09 シャープ株式会社 半導体集積回路装置
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP4443715B2 (ja) * 1999-12-27 2010-03-31 日東電工株式会社 半導体の樹脂封止方法及び半導体樹脂封止用離型フィルム
US6426565B1 (en) * 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US20020064931A1 (en) * 2000-07-03 2002-05-30 E. C. Ong Method and apparatus for applying a protective over-coating to a ball-grid-array (BGA) structure
US6531763B1 (en) * 2000-08-15 2003-03-11 Micron Technology, Inc. Interposers having encapsulant fill control features
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6617524B2 (en) * 2001-12-11 2003-09-09 Motorola, Inc. Packaged integrated circuit and method therefor
US6781229B1 (en) * 2001-12-19 2004-08-24 Skyworks Solutions, Inc. Method for integrating passives on-die utilizing under bump metal and related structure

Also Published As

Publication number Publication date
KR20070006880A (ko) 2007-01-11
CN100424865C (zh) 2008-10-08
JP2007535811A (ja) 2007-12-06
WO2005112116A1 (en) 2005-11-24
TW200603220A (en) 2006-01-16
US20060192301A1 (en) 2006-08-31
US7579219B2 (en) 2009-08-25
US20050242425A1 (en) 2005-11-03
MY140584A (en) 2009-12-31

Similar Documents

Publication Publication Date Title
CN100424865C (zh) 具有受保护的有源模片区域的半导体设备及方法
CN100454533C (zh) 用于电子元件封装的emi屏蔽
CN1079571C (zh) 可变电压保护结构及其制作方法
US20210074624A1 (en) Semiconductor Module and Method for Producing the Same
US8866274B2 (en) Semiconductor packages and methods of formation thereof
CN1647277A (zh) 堆叠单元片半引线器件
CN1755929A (zh) 形成半导体封装及其结构的方法
CN1926682A (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
CN1147930C (zh) 半导体封装结构及其制造方法
CN1264174A (zh) 树脂密封的半导体器件
CN1961428A (zh) 具有集成金属组件以改善热性能的半导体封装
US20170154856A1 (en) Chip Protection Envelope and Method
KR20080065979A (ko) 개선된 밀봉을 갖는 반도체 디바이스
KR100271992B1 (ko) 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치
CN101796634B (zh) 包括功率半导体管芯和具有暴露表面部分的热沉的子组件
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
CN106328633A (zh) 电子装置模块及其制造方法
CN1705085A (zh) 电路装置的制造方法
US20220359432A1 (en) Semiconductor package with a scratch protection layer and method of fabrication
CN100337325C (zh) 具有静电放电防护的封装基板
CN212570968U (zh) 一种散热嵌埋封装结构
CN207425848U (zh) 半导体封装结构
CN109346431B (zh) 保护膜及其制造方法、保护装置、物体保护方法
CN1131556C (zh) 半导体封装及其制造方法
CN207398121U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder