CN1937887A - 用于减小基板翘曲的结构及方法 - Google Patents

用于减小基板翘曲的结构及方法 Download PDF

Info

Publication number
CN1937887A
CN1937887A CNA2006100054863A CN200610005486A CN1937887A CN 1937887 A CN1937887 A CN 1937887A CN A2006100054863 A CNA2006100054863 A CN A2006100054863A CN 200610005486 A CN200610005486 A CN 200610005486A CN 1937887 A CN1937887 A CN 1937887A
Authority
CN
China
Prior art keywords
substrate
bond material
warpage part
warpage
reduces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100054863A
Other languages
English (en)
Other versions
CN1937887B (zh
Inventor
三代绢子
坪根健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1937887A publication Critical patent/CN1937887A/zh
Application granted granted Critical
Publication of CN1937887B publication Critical patent/CN1937887B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种用于减小基板翘曲的结构及方法，其中将减小翘曲件结合至所述基板的一侧表面上的区域，所述的一侧表面为待减小翘曲的电子元件相对于所述基板所在侧的另外一侧表面。所述减小翘曲件的外部尺寸基本上与各所述电子元件的尺寸相同，或者足以包括若干所述电子元件。所述减小翘曲件通过结合材料结合至所述基板，所述结合材料的熔点低于将所述电子元件电连接到所述基板的其它结合材料的熔点。

Description

用于减小基板翘曲的结构及方法
技术领域
本发明涉及一种在将电子元件焊接到基板上时，通过减小基板的翘曲来实现良好的焊接，并极为可靠地确保高密度封装的技术。
背景技术
尽管目前有多种类型的半导体封装可供使用，但近来表面贴装型的球栅阵列(BGA)封装和平面栅格阵列(LGA)封装越来越受关注。BGA和LGA封装使用了更多的引脚，因而尺寸变大，并且应用无铅焊接，导致焊接温度显著增加。因而，增大的焊接温度使安装的元件和基板的翘曲增加，从而易使焊接频繁失败，例如形成锡桥(短路)和开路(断路)。
尤其是，在移动设备例如手机中，为了减小尺寸和重量，基板变得更薄，这样导致基板更容易翘曲。另外，对于基板上使用的一些元件，其尺寸变大以实现更高级的功能；而同时对于其它元件，则需要促进元件的紧凑程度。因此，安装在基板上的元件之间的热容差异变大，这导致焊接期间基板上的热量分布的差异增加。这也成为导致基板的翘曲加大的一个因素。
例如，当温度达到220°，即Sn-3.0Ag-0.5Cu焊料熔化，且元件与基板之间沿彼此相对的方向产生翘曲时，在元件与基板相接触的焊接部分处将产生压缩力。因此，在焊接部分上产生锡桥(bridge)。在元件与基板分离的另一部分处，由于施加在基板上的钎焊膏不与元件相接触，因此产生开路(open)。
导致上述问题的基板翘曲量可以估计为与施加到基板上的钎焊膏的高度相当。例如，当施加到基板上的钎焊膏的高度为100μm时，翘曲的最大可能量可以估计为约100μm。
为了解决上述问题，业已对元件和基板进行了改进。例如对于元件而言，已经通过改进的固化处理开发出一种密封剂，所述密封剂具有线性膨胀系数并且所述线性膨胀系数与其上安装Si芯片的转接板(interposer)的膨胀系数相匹配。从而，当使用12平方毫米的BGA封装时，元件的翘曲量可以降至约40μm或更低。
而且，实际芯片尺寸(real-chip-size)封装已得到广泛使用，并且使用Si芯片作为主要元件的结构大大增加，这也有助于减小翘曲。但是，由于要实现多种功能组合而成的更高级的功能，元件变大，因此翘曲仍将增加。
对于基板而言，例如，可通过改进材料，并使基板的正面和背面上的线路(铜箔)密度均匀来减小翘曲量。但是，即使对材料和线路密度进行控制，基板仍很容易翘曲。如果将注意力过多地集中在线路密度上，则可能会降低基板的电性能(例如接地层不能满足需要)。另一个可能的问题是难以布线。采用针对基板翘曲的对策的整体结果很容易带来各种不利后果。而且还难以预测焊接加热期间基板的翘曲以及元件的翘曲的状况。
尤其是，手机中使用的基板越发变薄(例如0.8mm或更薄)，这使得基板更易于翘曲。例如，即使在基板上的12平方毫米范围内，也可能产生大约100μm的翘曲。
例如，如图15所述，当元件2安装到基板1的翘曲部分上时，在焊点4上将产生例如开路13的缺陷。如果难以直观地定位外观状况中的缺陷——例如进行BGA封装时，则可能产生相当多的制造缺陷。从而，由于产生有缺陷的产品，则可能会降低产品质量。
在日本专利申请公开No.2001-320145中公开了一种解决上述问题的传统技术。如图16所示，使用热固性树脂片14将加劲件(stiffener)15结合至安装有元件2的基板1的背面。加劲件15的尺寸大致与元件2的尺寸相同。这样可以减小基板1上与元件2相对应的区域中的翘曲。
日本专利申请公开No.6-204654中公开了另一种传统技术。在该技术中，在将元件安装到基板的正面之后，在基板的背面上安装框架状的加强板，从而可提高元件安装后的可靠性。
但是，在日本专利申请公开No.2001-320145中公开的传统技术中，不能在基板的背面上结合了加劲件15的区域安装另外的元件，因此不利于高密度封装。
另一个问题是在安装元件2之后，由于热固性树脂片14已固化，因此很难将加劲件15从基板1上移除。从而，加劲件15使得整个基板1不能紧凑地制造。
在日本专利申请公开No.6-204654中公开的该传统技术中，在将元件安装到基板的正面之后再安装加强板。因此，不可能减小基板的翘曲。
发明内容
本发明的目的是至少解决传统技术中的问题。
根据本发明的一个方案的用于减小基板翘曲的结构包括减小翘曲件，其构造为结合至所述基板的一侧表面上的区域，所述的一侧表面为待减小翘曲的电子元件相对于所述基板所在侧的另外一侧表面。所述减小翘曲件的外部尺寸基本上与各所述电子元件的尺寸相同，或者足以包括若干所述电子元件。所述减小翘曲件通过结合材料结合至所述基板，所述结合材料的熔点低于将所述电子元件电连接到所述基板的其它结合材料的熔点。
根据本发明的另一个方案的用于减小基板的翘曲的方法包括：在所述基板的一侧表面上的区域结合减小翘曲件，所述的一侧表面为待减小翘曲的第一电子元件相对于所述基板所在侧的另外一侧表面；以及将所述第一电子元件安装在与结合了所述减小翘曲件的区域相对应的所述基板的另外一侧表面上。所述结合减小翘曲件的步骤与于所述基板上安装第二电子元件在同一过程中进行。
根据本发明的另一个方案的接线板包括：电子元件，其通过第一结合材料安装在所述接线板的第一面上的第一区域中；以及减小翘曲件，其通过第二结合材料结合到所述接线板的第二面上的第二区域中。所述第二区域与所述第一区域相对应。
根据本发明的另一个方案的接线板包括：电子元件，其通过第一结合材料安装在所述接线板的第一面上；以及减小翘曲件，其通过第二结合材料临时地结合在所述接线板的第二面上。
根据本发明的另一个方案用于制造接线板的方法包括：通过第一结合材料将电子元件安装在所述接线板的第一面上；以及通过第二结合材料将减小翘曲件结合在所述接线板的第二面上。
通过结合附图阅读以下本发明的优选实施例的详细说明，可以更好地理解本发明的上述和其它目的、特征、优点以及技术和工业上的重要性。
附图说明
图1是根据本发明第一实施例的用于减小基板翘曲的结构的剖视图；
图2是用于减小基板翘曲的结构的俯视图；
图3是减小翘曲件的剖视图；
图4是用于示出将钎焊膏施加到基板背面的过程的基板剖视图；
图5是用于示出将其它元件焊接到基板背面的过程的基板剖视图；
图6是用于示出另一个将钎焊膏施加到基板背面的过程的基板剖视图；
图7是用于示出另一个将其它元件焊接到基板背面的过程的基板剖视图；
图8是根据本发明第二实施例的用于减小基板翘曲的结构的俯视图；
图9是根据本发明第三实施例的减小基板翘曲的结构的剖视图；
图10是根据本发明第四实施例的减小翘曲件的俯视图；
图11是根据本发明第五实施例的减小翘曲件的俯视图；
图12是根据第六实施例的用于移除减小翘曲件的基板剖视图；
图13是用于示出移除减小翘曲件的基板剖视图；
图14是用于示出整平焊料的过程的基板剖视图；
图15是用于示出传统的元件安装结构的基板剖视图；
图16是用于减小基板翘曲的传统结构的剖视图。
具体实施方式
以下将参考附图详细描述本发明的示例性实施例。应注意的是，本发明不受限于这些实施例。
图1是根据本发明第一实施例的用于减小基板翘曲的结构的剖视图。图2是用于减小基板翘曲的结构的俯视图。图3是减小翘曲件的剖视图。在以下的说明中，相同的附图标记表示与已描述的元件相同或等同的元件，并且将省略或简化对这些元件的说明。
如图1和图2所示，电子元件2(在下文中称为“元件2”，以BGA封装为例)以及其它电子元件3(在下文中称为“其它元件3”)通过焊点4(solder joint)安装于基板1上，基板1的翘曲由于电子元件2而有待减小。
为了减小基板1上元件2的安装区域的翘曲，在元件2相对于基板1的另外一侧的对应位置处，使用结合材料6将减小翘曲件5与基板1的背面结合。该减小翘曲件5的外观尺寸等于或大于元件2的外观尺寸。减小翘曲件5包括能消除其它元件3阻碍的开口7。减小翘曲件5的热膨胀系数与元件2的热膨胀系数几乎相同。
如果在基板1的如图1和图2所示的位置上没有安装其它元件3，则减小翘曲件5不必包括开口7。其它元件3可以在焊接减小翘曲件5的同一过程中安装在开口7的区域中。
如图3所示，在减小翘曲件5中形成的开口7的尺寸并没有具体规则的限制。由于根据第一实施例的减小翘曲件5通过焊接连接至基板1，因此形成有焊接所必需的电极10。因此，如果能确保减小翘曲件5上电极10的空间，则减小翘曲件5的开口7的尺寸可以足够大。
由于可以使用与普通BGA封装等同的组成材料来形成减小翘曲件5，因此减小翘曲件5可以形成有基板5a以及密封树脂元件5b。焊球11的电极10设置在基板5a上。
基板5a可以使用大约0.1mm到1mm厚的玻璃环氧树脂基板或大约0.05mm到0.2mm厚的聚酰亚胺基板。
密封树脂元件5b可以使用环氧树脂基热固性树脂元件或硅基弹性体元件。
当密封树脂元件5b为硅基弹性体元件时，由于弹性体部分起衬垫的作用，因此可以缓解外部应力。从而可以提高对抗产品装配后的弯曲及落下时的可靠性。
密封树脂元件5b的厚度不限于图中示出的厚度。减小翘曲件5也可以仅包括基板5a而不使用密封树脂元件5b。
当电极10的尺寸为大约0.2mm或更大(该尺寸为0.5mm间距BGA封装时的电极尺寸)时，可以很容易地设置减小翘曲件。可以将减小翘曲件5的框架的尺寸L预设为0.5mm或更大(见图1)。电极10的尺寸和电极10的数目并不限于指定值，而是可以根据减小翘曲件5的尺寸预设为任意值。
通过安装减小翘曲件5，可使基板1的预定区域上的温度分布变得均匀，从而可以减小基板1的局部翘曲。因此，元件2可以良好的质量安装在基板1上，从而可得到很高的可靠性。
而且，可以根据设计内容，通过控制减小翘曲件5的翘曲行为，选择最适于基板1或元件2的翘曲行为的结构，所述设计内容包括基板5a的厚度和电极10a的密度、材料选取和密封树脂元件5b的厚度、以及上述状态的组合。
可以使用焊料作为结合材料6将减小翘曲件5结合至基板1。优选地，结合材料6的熔点低于用以结合元件2的焊点4的熔点。同样优选地，在需要时可将减小翘曲件5从基板1移除。
当通过焊接将减小翘曲件5结合到基板1上时，可以通过加热基板1熔化焊料，将减小翘曲件5从基板1上移除。如果结合材料6的熔点低于焊点4的熔点，则可以通过熔化结合材料6而将减小翘曲件5移除。在这种情况下，通过应用熔点低于焊点4的熔点的结合材料6，元件2经由焊点4焊接到基板1的焊接状态不会受到为了移除减小翘曲件5而对基板1加热的影响。
作为一种用于将减小翘曲件5焊接到基板1的具体结构，优选地，预先在减小翘曲件5的电极10上形成熔点为138℃的Sn-58Bi作为焊球11(见图3)。
公知地，近年来使用的无铅焊料的熔点相对较高。如果使用例如熔点为217℃的Sn-3Ag-0.5Cu的钎焊膏41(无铅)将其它元件3焊接到基板1，则当在安装其它元件3的过程中安装减小翘曲件5时，减小翘曲件5也通过无铅焊接而安装在基板1上。
由于无铅焊料的熔点高，因此难以在不影响安装在基板1上的元件2或用于将元件2焊接到基板1的焊点4的情况下，将减小翘曲件5移除。
不过，如果预先在减小翘曲件5上形成焊球11(例如Sn-58Bi)，则即使当将钎焊膏41与焊球11一起用于焊接时，仍可将焊接后焊料的熔点保持为较低(例如160℃或更低)。
如果减小翘曲件5上的焊球11的直径为0.5mm，则施加的无铅焊料的量是有限制的，以使其相对于焊球11的混合量为10％或更少。从而，可将结合材料6的熔点保持为较低。
在安装好元件2之后可能需要将减小翘曲件5移除。即使在这种情况下，由于加热基板1的温度可以保持较低，因此可以在不对元件2和其它元件3产生热损伤的情况下，将减小翘曲件5从基板1上移除。
图4是用于示出将钎焊膏41施加到基板1背面的过程的基板剖视图。图5是用于示出将其它元件3焊接到基板1背面的过程的基板剖视图。图6是用于示出另一个将钎焊膏41施加到基板1背面的过程的基板剖视图。图7是用于示出另一个将其它元件3焊接到基板1背面的过程的基板剖视图。基板1的正面是安装元件2的这一面。
如图4所示，将钎焊膏41施加在基板1的背面的预定部分(安装其它元件3和减小翘曲件5的位置)上。然后如图5所示，将减小翘曲件5和其它元件3设置在基板1的背面并焊接到基板1。减小翘曲件5上的焊球11和基板1上的钎焊膏41结合为单一的结合材料6(见图6)。
然后如图6所示，将基板1反转过来，并将钎焊膏41施加到基板1的正面上待安装元件2和其它元件3的位置处。然后如图7所示，将元件2和其它元件3设置并焊接在与基板1正面上的减小翘曲件5相对应的位置处。
由于设置了减小翘曲件5，因此在基板1的正面的预定部分上以及背面的对应部分上的热分布变得均匀。从而可以减小局部翘曲，特别是外边缘附近的翘曲。
钎焊膏41将元件2或其它元件3与基板1结合，并且形成如图1所示的焊点4。根据上述过程，可以得到用于减小基板1的翘曲的结构。
如上所述，可以不需要特殊材料和工艺，利用将元件安装到基板的两个面上的普通工序执行减小基板1的翘曲的方法。从而可以较低的成本快速地减小基板1的翘曲。
如果在形成减小翘曲件5时考虑到基板1或元件2的翘曲行为，并预先将减小翘曲件5焊接到基板1的背面，则可以在不增加任何特殊工艺的情况下，提高元件2的可焊性和可靠性。
根据第一实施例，在安装元件2和其它元件3过程中，不需要对用于安装元件的普通工艺增加新工艺，就可使基板1的翘曲减小，从而可提高元件安装的质量。第一实施例还可以通过分配元件安装区域并提高封装密度来使基板1变薄。同时还可以提高元件安装后的可靠性。
根据第一实施例，为了在同一过程中将减小翘曲件5和其它元件3安装在基板1上，预先在减小翘曲件5上形成焊球11，并将减小翘曲件5设置并焊接在施加于基板1的钎焊膏41上。
不过如果允许，可在不同过程中安装其它元件3和减小翘曲件5，例如首先使用钎焊膏41将其它元件3安装在基板1上，然后使用具有不同(较低)熔点的结合材料将减小翘曲件5安装在基板1上。在这种情况下，除了向基板1施加钎焊膏41的过程之外，还需要用于将具有不同熔点的结合材料施加到基板1上的另一个过程，从而将减小翘曲件5设置并焊接在结合材料上。
图8是根据本发明第二实施例的用于减小基板翘曲的结构的俯视图。图8中的虚线表示安装在基板1的正面上的元件，实线表示安装在基板1的背面上的元件。如图8所示，第二实施例提供了一种通过使用减小翘曲件5，在多个元件区域中减小基板1的翘曲的结构。
在图8中，附图标记22和23分别表示安装在基板1的正面上的第一元件和第二元件的外形。减小翘曲件5形成为基本上与两个元件的外形22、23所占用区域的尺寸相同。减小翘曲件5安装在基板1的背面上。
减小翘曲件5的结构与第一实施例中示出的结构类似，因此可以通过类似于第一实施例中的工艺将减小翘曲件5安装在基板1上。根据第二实施例，描述了在两个元件区域中减小基板1的翘曲的结构，但该结构不限于两个区域。还可以通过形成与三个或更多个元件区域的外形相对应的减小翘曲件5来减小基板1的翘曲。
根据第二实施例的减小基板翘曲结构提供了与第一实施例相同的效果，也能通过使用减小翘曲件5在多个元件区域中减小基板1的翘曲。
图9是根据本发明第三实施例的减小基板翘曲结构的剖视图。根据第三实施例，在减小翘曲件5的基板5a上形成有布线12，以将减小翘曲件5配置为印制电路板。从而，可以形成不能在基板1上进行处理的线路，并可添加用以改善电学性能的线路。
具体地，可以对难以布线的基板1上的线路的元件进行补充。这样，可以减少基板1上的多层布线和密间距布线并抑制相应成本的增加。第三实施例中的其它结构大致与第一实施例的结构相同，因此将省略重复的说明。
根据本发明第三实施例的减小翘曲件5提供了与第一实施例相同的效果。减小翘曲件5还减小了在整个基板1上延伸的多层线路和密间距布线，从而可使基板1变薄并降低成本。
图10是根据本发明第四实施例的减小翘曲件的俯视图。根据第四实施例，以预设的间距设置多个电极10，所述多个电极10用于在整个减小翘曲件5上附加焊料。
根据基板1需要减小翘曲的区域，为电极10设置焊球(每个焊球与如图3所示的根据第一实施例的焊球11相同)。然后通过与第一实施例大致相同的工艺将减小翘曲件5安装在基板1上。
根据第四实施例的减小翘曲件5使其能以普通的工艺进行安装。
图11是根据本发明第五实施例的减小翘曲件的俯视图。以预设的间距设置多个电极10，所述电极10用于在整个减小翘曲件5上附加焊料。减小翘曲件5还具有开口7。
减小翘曲件51的形状与减小翘曲件5中的开口7的形状相匹配，不存在开口。减小翘曲件51可拆卸地设置在开口7中。
开口7可用于其它元件3安装于基板1上的某些情形，这时，可以将减小翘曲件5安装在基板1上，将减小翘曲件51从减小翘曲件5移除。
如果不使用开口7，则可将减小翘曲件5、51组合为一体地安装在基板1上。
当根据第五实施例的减小翘曲件5、51安装在基板1上时，根据基板1上其它元件3的安装状态可以很容易确定是否使用开口7。因此，根据基板1的元件安装状态可以灵活地安装减小翘曲件5、51。
根据第五实施例，具有开口7的减小翘曲件5与没有开口的减小翘曲件51相结合。但是，本实施例不限于这种结合；例如，三个或更多个具有开口的减小翘曲件的结合也是允许的。
当元件2安装在已通过减小翘曲件5减小翘曲的基板1上之后，减小翘曲件5不必仍保留安装在基板1上。
本发明的第六实施例提供了一种用于将减小翘曲件5与基板1分离的工艺。第六实施例是根据装置小型化、轻质、特别是要轻薄的要求而进行的。
图12是示出根据第六实施例的用于移除减小翘曲件之工艺的基板剖视图。在这个过程中，对整个基板1加热。图13是用于示出移除减小翘曲件5之工艺的基板剖视图。图14是用于示出整平焊料之工艺的基板剖视图。
在加热过程中，基板1固定至夹具16或其它工具，如图12所示，并使用加热器17或类似装置将整个基板1加热到大约100℃。
在移除减小翘曲件5的过程中，如图13所示，使用普通元件移除工具19或类似装置加热减小翘曲件5并将该减小翘曲件5从基板1上移除，其中，普通元件移除工具19的末端18设置为大约170℃。
为了避免元件2、其它元件3以及焊点4受到热损伤，因此用于结合减小翘曲件5的结合材料6由熔点低于焊点4的熔点的材料制成。
在整平过程中，将减小翘曲件5从基板1移除之后，如图14所示，可以通过使用烙铁或其它工具将具有不同焊料量或形状的焊料残渣61变得均匀或扁平。不过，如果需要也可以略去整平过程。在这种情况下，焊料残渣61残留在基板1上。即使进行均匀或扁平的过程之后，仍有少量焊料残渣61残留在基板1上。
还可以通过熔化焊料的结合材料6以仅移除焊料的结合材料。为了做到这一点，用于将焊料附加到减小翘曲件5的电极10由连续的铜箔或类似物形成。然后通过将铜箔的一部分连接到热源而对电极10局部加热。
如果减小翘曲件5上的电极10大于基板1上相对应的电极(具有更大的区域)，则热量更容易传递。而且，在移除减小翘曲件5时由于焊料的表面张力，熔化的结合材料6将被吸引向减小翘曲件5。这也将有利于整平过程。
在对残留在电极上的各结合材料6的焊料残渣61进行整平，并形成新的焊球之后，被移除的减小翘曲件5可以再次使用。
如上所述，根据第六实施例的减小翘曲件5的移除过程可以在不对元件2、其它元件3及其焊点4造成热损伤的情况下，轻易从基板1上移除减小翘曲件5。这将有助于得到紧凑、轻质、尤其是轻薄的装置。
根据本发明，可以将电子元件良好地安装在基板上，从而可获得可靠性。
而且，根据本发明，通过将上述电子元件设置在减小翘曲件的开口中并安装在基板上，可以得到高密度封装。
而且，根据本发明，还可以减小局部翘曲。
另外，根据本发明，可提高电连接到结合材料的可靠性。
而且，根据本发明，可减少多层布线、密间距布线并抑制相应成本的增加。
另外，根据本发明，可以根据电子元件在基板上的安装状态，选择性地安装具有开口的减小翘曲件以及没有开口的减小翘曲件，以灵活地适应元件在基板上的安装状态。
而且，根据本发明，可以较低成本快速地减小基板的翘曲。
另外，根据本发明，在需要时可以容易地将减小翘曲件从基板移除，这将有利于得到紧凑的、轻质的、尤其是轻薄的装置。
而且，根据本发明，可以对结合材料的残渣进行整平，并在适当位置处形成新的结合材料例如焊球，这样使得减小翘曲件可以再次使用。
尽管已参考具体实施例对本发明进行了完整清楚的公开，但所附权利要求书不限于此，应解释为本领域的技术人员可以实施的、显然落入本申请基本教义的范围内的所有改进和替换结构。

Claims (23)

1.一种用于减小基板翘曲的结构，所述基板上安装有多个电子元件，所述结构包括：
减小翘曲件，其构造为结合至所述基板的一侧表面上的区域，所述的一侧表面为待减小翘曲的电子元件相对于所述基板所在侧的另外一侧表面，其中
所述减小翘曲件的外部尺寸基本上与各所述电子元件的尺寸相同，或者足以包括若干所述电子元件，并且
所述减小翘曲件通过结合材料结合至所述基板，所述结合材料的熔点低于将所述电子元件电连接到所述基板的其它结合材料的熔点。
2.如权利要求1所述的结构，其中
所述减小翘曲件包括开口，通过所述开口从外部可以接触到所述基板的所述一侧表面。
3.如权利要求1所述的结构，其中
所述减小翘曲件形成为具有如下集合中任一：玻璃环氧树脂基板、玻璃环氧树脂基板或聚酰亚胺基板与环氧树脂元件的复合体、以及玻璃环氧树脂基板或聚酰亚胺基板与硅基弹性体元件的复合体。
4.如权利要求1所述的结构，其中
所述减小翘曲件包括用于结合的电极。
5.如权利要求4所述的结构，其中
所述减小翘曲件还包括用于与所述基板电连接的布线，并且
所述基板或所述电子元件通过所述布线进行电子处理。
6.如权利要求4所述的结构，其中
所述电极包括焊球。
7.如权利要求1所述的结构，其中
所述减小翘曲件的热膨胀系数基本上与所述电子元件的热膨胀系数相同。
8.如权利要求2所述的结构，其中
在所述开口内可拆卸地设置有与所述开口的形状相匹配的小尺寸减小翘曲件。
9.如权利要求1所述的结构，其中
所述电子元件为无铅元件。
10.一种用于减小基板翘曲的方法，所述基板上安装有多个电子元件，所述方法包括：
在所述基板的一侧表面上的区域结合减小翘曲件，所述的一侧表面为待减小翘曲的第一电子元件相对于所述基板所在侧的另外一侧表面；以及
将所述第一电子元件安装在与结合了所述减小翘曲件的区域相对应的所述基板的另外一侧表面上，其中
所述结合减小翘曲件的步骤与于所述基板上安装第二电子元件在同一过程中进行。
11.如权利要求10所述的方法，其中
所述减小翘曲件包括开口，通过所述开口从外部可以接触到所述基板的所述一侧表面，并且
所述安装电子元件的步骤包括在将所述第一电子元件安装到所述基板的另外一侧表面上之前，在将所述减小翘曲件结合至所述基板的所述一侧表面上的区域的同时经由所述开口将所述第二电子元件安装在所述基板的所述一侧表面上。
12.如权利要求10所述的方法，还包括：
对其上安装了所述电子元件并结合了所述减小翘曲件的所述整个基板加热至预定温度；以及
通过进一步加热所述减小翘曲件与所述基板的结合部分以熔化所述结合材料，将所述减小翘曲件从所述基板上移除。
13.如权利要求12所述的方法，还包括：
在将所述减小翘曲件从所述基板上移除之后，通过进一步熔化所述结合材料在所述基板上形成的残渣，整平所述结合材料。
14.一种接线板，其上安装有多个电子元件，所述接线板包括：
电子元件，其通过第一结合材料安装在所述接线板的第一面上的第一区域中；以及
减小翘曲件，其通过第二结合材料结合至所述接线板的第二面上的第二区域中，所述第二区域与所述第一区域相对应。
15.如权利要求14所述的接线板，其中
所述第一结合材料和所述第二结合材料均为焊料，并且
所述第二结合材料的熔点低于所述第一结合材料的熔点。
16.如权利要求14所述的接线板，其中
所述减小翘曲件包括第三结合材料，
所述第二结合材料是所述第一结合材料和所述第三结合材料的熔融混合物。
17.如权利要求16所述的接线板，其中
所述第三结合材料的熔点低于所述第一结合材料的熔点。
18.一种接线板，其上安装有多个电子元件，所述接线板包括：
电子元件，其通过第一结合材料安装在所述接线板的第一面上；以及
减小翘曲件，其通过第二结合材料临时地结合在所述接线板的第二面上。
19.一种制造接线板的方法，所述接线板上安装有多个电子元件，所述方法包括：
通过第一结合材料将电子元件安装在所述接线板的第一面上；以及
通过第二结合材料将减小翘曲件结合至所述接线板的第二面上。
20.如权利要求19所述的方法，其中
所述将减小翘曲件结合至所述接线板的第二面上的步骤包括
在所述减小翘曲件上形成第三结合材料；
在所述接线板上形成所述第一结合材料；以及
通过使所述第一结合材料与所述第三结合材料彼此相接触的方式，将所述减小翘曲件结合至所述接线板。
21.如权利要求19所述的方法，其中
所述将减小翘曲件结合至所述接线板的第二面上的步骤包括
在所述接线板的第二面上形成所述第二结合材料；以及
将所述减小翘曲件结合至所述接线板的第二面上。
22.如权利要求19所述的方法，还包括：
对其上结合了所述减小翘曲件的所述接线板加热；以及从已加热的接线板移除所述减小翘曲件。
23.如权利要求19所述的方法，其中
所述第二结合材料的熔点低于所述第一结合材料的熔点。
CN2006100054863A 2005-09-22 2006-01-16 用于减小基板翘曲的结构及方法 Expired - Fee Related CN1937887B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005276640 2005-09-22
JP2005-276640 2005-09-22
JP2005276640A JP4585416B2 (ja) 2005-09-22 2005-09-22 基板の反り低減構造および基板の反り低減方法

Publications (2)

Publication Number Publication Date
CN1937887A true CN1937887A (zh) 2007-03-28
CN1937887B CN1937887B (zh) 2010-11-10

Family

ID=37883241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100054863A Expired - Fee Related CN1937887B (zh) 2005-09-22 2006-01-16 用于减小基板翘曲的结构及方法

Country Status (4)

Country Link
US (1) US20070063324A1 (zh)
JP (1) JP4585416B2 (zh)
KR (1) KR100680022B1 (zh)
CN (1) CN1937887B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104203490A (zh) * 2012-03-20 2014-12-10 阿尔发金属有限公司 焊料预成型件与焊料合金装配方法
WO2015100785A1 (zh) * 2013-12-31 2015-07-09 深圳市华星光电技术有限公司 印制电路板及使用该印制电路板的显示装置
CN103188883B (zh) * 2011-12-29 2015-11-25 无锡华润安盛科技有限公司 一种金属框架电路板的焊接工艺

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848154B1 (ko) 2006-12-13 2008-07-23 삼성전자주식회사 인쇄회로기판
JP2008251687A (ja) * 2007-03-29 2008-10-16 Toshiba Corp プリント回路板、およびこれを備えた電子機器
US20090265028A1 (en) * 2008-04-21 2009-10-22 International Business Machines Corporation Organic Substrate with Asymmetric Thickness for Warp Mitigation
JP5515450B2 (ja) 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
JP2011014609A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 電子機器
KR101037450B1 (ko) 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
JP5445340B2 (ja) 2010-06-10 2014-03-19 富士通株式会社 基板補強構造、基板組立体、及び電子機器
JP2012023151A (ja) * 2010-07-13 2012-02-02 Nichicon Corp 基板の補強構造
JP5017473B1 (ja) 2011-03-16 2012-09-05 株式会社東芝 テレビジョン受像機および電子機器
JP5132801B1 (ja) * 2011-07-14 2013-01-30 株式会社東芝 テレビジョン受像機、及び電子機器
JP5884435B2 (ja) 2011-11-22 2016-03-15 富士通株式会社 回路基板の補強位置決定方法及び基板組立体
JP5300994B2 (ja) * 2012-01-31 2013-09-25 株式会社東芝 電子機器
JP2014027020A (ja) 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法
US20140131897A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage Control for Flexible Substrates
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US10541211B2 (en) 2017-04-13 2020-01-21 International Business Machines Corporation Control warpage in a semiconductor chip package
US11929260B2 (en) 2021-08-24 2024-03-12 Applied Materials, Inc. Low warpage curing methodology by inducing curvature

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204654A (ja) * 1993-01-06 1994-07-22 Nec Corp 高密度実装プリント基板
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
JP3038644B2 (ja) * 1996-07-17 2000-05-08 日本特殊陶業株式会社 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
JPH1041360A (ja) * 1996-07-26 1998-02-13 Haibetsuku:Kk 被加熱対象物の選択的脱着方法
JPH11265967A (ja) * 1998-03-17 1999-09-28 Nec Corp Ｌｓｉ実装基板の構造及びその製造方法
JPH11274363A (ja) * 1998-03-25 1999-10-08 Denso Corp 電子部品の実装構造
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
JP2002033575A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 予備加熱方法
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
US20050127096A1 (en) * 2003-08-08 2005-06-16 Pakers Chemical, Inc. Apparatus for dispensing hazardous chemicals
JP4028452B2 (ja) * 2003-08-27 2007-12-26 Ｄｏｗａホールディングス株式会社 電子部品搭載基板およびその製造方法
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板
JP4828164B2 (ja) * 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188883B (zh) * 2011-12-29 2015-11-25 无锡华润安盛科技有限公司 一种金属框架电路板的焊接工艺
CN104203490A (zh) * 2012-03-20 2014-12-10 阿尔发金属有限公司 焊料预成型件与焊料合金装配方法
CN104203490B (zh) * 2012-03-20 2018-04-24 阿尔发装配解决方案有限公司 焊料预成型件与焊料合金装配方法
WO2015100785A1 (zh) * 2013-12-31 2015-07-09 深圳市华星光电技术有限公司 印制电路板及使用该印制电路板的显示装置

Also Published As

Publication number Publication date
JP4585416B2 (ja) 2010-11-24
CN1937887B (zh) 2010-11-10
JP2007088293A (ja) 2007-04-05
KR100680022B1 (ko) 2007-02-08
US20070063324A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
CN1937887B (zh) 用于减小基板翘曲的结构及方法
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
JP2007157863A (ja) パワー半導体装置及びその製造方法
KR101776427B1 (ko) 파워모듈용 접합재를 이용한 파워모듈 접합방법
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US20180049316A1 (en) Circuit structure
US9871025B2 (en) Commutation cell
CN107197587A (zh) 包括球栅阵列插入层的印刷电路板
JP2011134920A (ja) Ｌｅｄパッケージ実装構造体及びその製造方法
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
JP2008294390A (ja) モジュール構成
US5532517A (en) Hybrid integrated circuit device with heat suppression means provided in the vicinity of solder bonding areas
JP2008034514A (ja) 半導体装置
JP2012199366A (ja) 電子部品実装構造および電子部品実装方法
US20180168031A1 (en) Electronic device
JP2006041363A (ja) 樹脂封止型半導体装置
CN103715170A (zh) 半导体单元及其制造方法
JPH08191128A (ja) 電子装置
KR101208875B1 (ko) 인쇄회로기판의 마운트 공정
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
CN101355065A (zh) 具有外部连接端子的半导体器件及其制造方法
JP2017054804A (ja) 鉛半田接合構造及び製造方法
JP6509043B2 (ja) 車載用電子制御装置
JP2000151034A (ja) セラミック回路基板
JP2002368038A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20180116

CF01 Termination of patent right due to non-payment of annual fee