CN1918702B - 采用多孔载体的管芯包封 - Google Patents

采用多孔载体的管芯包封 Download PDF

Info

Publication number
CN1918702B
CN1918702B CN2005800043966A CN200580004396A CN1918702B CN 1918702 B CN1918702 B CN 1918702B CN 2005800043966 A CN2005800043966 A CN 2005800043966A CN 200580004396 A CN200580004396 A CN 200580004396A CN 1918702 B CN1918702 B CN 1918702B
Authority
CN
China
Prior art keywords
adhesive
carrier
porous carrier
integrated circuit
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800043966A
Other languages
English (en)
Other versions
CN1918702A (zh
Inventor
欧文·R.·费伊
克雷格·S.·阿姆里尼
凯文·R.·里施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1918702A publication Critical patent/CN1918702A/zh
Application granted granted Critical
Publication of CN1918702B publication Critical patent/CN1918702B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种采用多孔载体(101)包封集成电路管芯(403)的工艺。在一个实施例中，粘合剂结构(例如胶带)被涂敷到多孔载体。然后，集成电路管芯被置于粘合剂结构上。此集成电路管芯然后被包封，以便形成包封结构(505)。然后使载体经受通过载体的溶剂的处理以降低粘合剂结构的粘合强度，从而从包封结构清除载体。

Description

采用多孔载体的管芯包封
技术领域
本发明一般涉及到集成电路(IC)管芯包封。
背景技术
在封装集成电路制造的包封工艺过程中，载体被用来支持IC管芯。对于某些工艺，利用胶带或其它类型的固定结构，将IC管芯固定到载体。模具被置于IC管芯周围，然后，以胶带限定管芯外面的模具底部表面，将包封剂涂敷到管芯周围。在包封剂被固化之后，借助于对胶带进行加热以软化胶带的粘合剂，从包封结构清除载体。然后从包封结构清除胶带。
为了清除载体而对胶带进行加热的一个问题是，施加到包封结构的热可能引起管芯在包封结构内偏移于所希望的位置。
在其它的载体清除工艺中，利用紫外线(UV)对胶带的辐照，胶带的粘合剂可能退化。对于这些工艺，胶带上的UV可退化粘合剂，在经受包封工艺的固化温度之后，可能不再充分地起此作用。
所需要的是一种用来封装集成电路管芯的改进了的方法。
附图说明
参照附图，可以更好地理解本发明，且对于本技术领域的熟练人员来说，本发明的各种目的、特点、以及优点是显而易见的。
图1是根据本发明的载体的一个实施方案的剖面图。
图2是根据本发明的其顶部施加有粘合胶带的载体的一个实施方案在封装的集成电路的一个制造阶段中的剖面图。
图3是根据本发明的载体、胶带、以及包封模具的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
图4是根据本发明的载体、胶带、包封模具、以及IC管芯的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
图5是根据本发明的载体、胶带、包封模具、以及包封结构的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
图6是根据本发明的载体、胶带、包封模具、以及包封结构的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
图7是根据本发明的清除载体之后的胶带、包封模具、以及包封结构的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
图8是根据本发明的清除胶带之后的包封模具以及包封结构的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
图9是根据本发明的清除包封模具之后的包封结构的一个实施方案在封装的集成电路的另一个制造阶段中的剖面图。
在不同附图中，用相同的参考号来表示相同的零件，除非另有说明。
具体实施方式
下面来详细描述本发明的实施模式。此描述是说明性的而不是限制性的。
图1-9示出了用多孔载体来包封IC管芯，使溶剂能够通过载体以降低粘合剂结构的粘合强度而从包封结构清除载体的一种工艺的各个阶段的一个实施方案。
图1是包封工艺使用胶带之前的载体101的剖面图。载体101是多孔的，其中具有使溶剂能够从载体一侧到另一侧通过的许多孔。在一个实施方案中，载体101由埋置在玻璃基质中的氧化铝的复合材料组成。在其它实施方案中，载体101可以由诸如金属、陶瓷、玻璃、塑料、聚合物之类的其它材料或它们的组合来组成，其中，这些材料被制作成具有连续的开放多孔性。在某些实施方案中，载体由能够承受包封工艺温度(例如150℃)的材料组成。
在一个实施方案中，载体101具有许多孔径为0.2微米的孔，且其热膨胀系数(CTE)为百万分之8(8ppm)。在其它实施方案中，载体101的孔径可以是0.02-30微米。在其它实施方案中，孔径可以更大。但在某些实施方案中，较大的孔径可能使载体的表面平滑度超出所希望的平滑度水平。在一个实施方案中，载体表面所希望的平滑度依赖于用来固定IC管芯的粘合剂结构的类型。对于某些实施方案，粘合剂结构可以被涂敷成平坦的层，从而使载体能够具有较大的孔径。
可以采用孔径较小的载体。但较小的孔径会降低溶剂通过载体的量。对于某些实施方案，降低粘合剂结构强度所需的时间依赖于溶剂通过载体的量。因此，对于某些实施方案，依赖于所希望的溶剂通过量而采用孔径为0.02微米或以上的开放连续多孔性的载体。而且，采用孔径较小的载体由于小孔可能被堵塞可能影响载体的重复使用能力。
对于其它实施方案，载体101的CTE可以是其它的数值。在某些实施方案中，载体101的CTE小于用来包封IC管芯的包封剂的CTE。在某些实施方案中，包封剂的CTE为0.5-20ppm。
参照图2，胶带203被施加到载体101的顶部表面。在施加胶带203之前，例如借助于烘焙和刷洗而对载体101进行清洗。在一个实施方案中，胶带203是双面胶带。胶带203的管芯侧(图2中的顶侧)具有厚度为50微米的硅酮粘合剂材料，但在其它实施方案中也可以具有其它厚度(例如12-100微米)和/或其它粘合剂材料(例如丙烯酸材料或有机材料)。
在一个实施方案中，胶带203的载体侧(图2中的底侧)具有厚度为75微米的硅酮粘合剂材料。在其它实施方案中，载体侧粘合剂材料可以由其它类型的粘合剂材料(例如丙烯酸材料或有机材料)组成和/或可以有其它的厚度。在某些实施方案中，载体侧粘合剂材料的厚度应该足够大，以便填充载体101顶侧内的孔或其它空洞从而“整平”载体101的顶部表面。但在某些实施方案中，载体侧粘合剂材料的最大厚度受到用溶剂从胶带203释放载体的能力的限制。在某些实施方案中，载体侧粘合剂材料的厚度可以是12-100微米，但在其它实施方案中，可以是其它的厚度。在一个实施方案中，胶带在管芯侧上具有30微米以上的粘合剂材料，而在载体侧上具有50微米以上的粘合剂材料。在某些实施方案中，硅酮粘合剂可以具有添加物来提高或降低硅酮强度。在一个实施方案中，管芯侧和载体侧的粘合剂材料被胶带载体(例如聚酯或聚酰胺)分隔开。
图3示出了包封剂模具被置于胶带203顶部上之后的载体101剖面图。模具305具有窗口307，用来暴露胶带203的中间部分。
参照图4，集成电路管芯403和405被置于窗口307中胶带203上的预定位置。在一个实施方案中，多个管芯被置于胶带203上的阵列结构(例如4×6、6×6、或8×8)中。在一个实施方案中，用标准的拾放方法将各管芯置于胶带203上，但也可以用其它的方法将各管芯置于胶带203上。
在一个实施方案中，管芯403和405包括建造在一个半导体晶片上且随后被分割成分立管芯的多个集成电路。在所示的实施方案中，管芯403和405具有倒装芯片结构，并被有源侧朝下置于胶带203上，其中，键合焊点(未示出)相对于图4所示视图而位于管芯403和405的底侧上。
参照图5，将包封剂分散(例如用喷射器和遥控针)到窗口307中，以便形成包封剂，将管芯403和405包封在包封结构505中。在其它实施方案中，可以用诸如丝网印刷、挤压涂敷、转移注模、喷射注模、圆顶(glob top)、或其它包封工艺之类的其它包封工艺，来形成包封剂503。
参照图6，载体101的底部被置于溶剂槽603中。溶剂槽603中的溶剂经由毛细管作用被向上吸收通过载体与胶带203载体侧粘合剂材料接触。此溶剂降低了胶带203载体侧粘合剂材料的粘合强度。在溶剂是丙酮且粘合剂材料是硅酮粘合剂的一个实施方案中，溶剂减弱了硅酮粘合剂的粘合性质。在一个实施方案中，在载体101从胶带203分离之前，载体101的底部被置于溶剂槽603中大约5分钟。在其它实施方案中，更大部分的载体可以被浸入在溶剂槽603中。在某些实施方案中，整个载体/模具/包封结构可以被浸入在溶剂槽603中。
采用溶剂通过载体的多孔载体的一个优点是，可以在室温下，或在某些实施方案中至少可以在低于包封剂转化温度(Tg)的温度下，来执行载体清除工艺。于是可以从包封结构505清除载体而不引起管芯403和405在包封结构505内漂移。在一个实施方案中，包封剂503的转化温度约为140℃。在其它实施方案中，其它类型的包封剂材料可以具有90-200℃的Tg。
图7示出了已经清除了载体101之后的模具305、包封结构505、以及胶带203的剖面图。
参照图8，胶带203被拉离包封结构505和模具305。参照图9，模具305从包封结构505被清除。在某些实施方案中，对结构505进一步在管芯的有源侧上进行制作工艺(例如介质和金属互连加工)，以便形成互连结构(未示出)。然后将包封结构505分离成多个封装的IC。
在一个实施方案中，各个封装的IC包括一个IC管芯(例如403)。但在其它实施方案中，各个封装的IC可以包括多个管芯(例如以层叠结构或并排结构)。而且，其它实施方案的封装IC可以包括被包封在包封剂(例如503)中的独立器件(例如晶体管、滤波器、电容器、放大器)。这些额外的项目可以在包封之前被置于胶带203上。在某些实施方案中，整个埋置的系统(例如多芯片模块、RF系统、或其它无线或信息处理系统)可以被包括在一个封装的IC中。
在其它实施方案中，封装件衬底可以位于胶带203与IC管芯(例如405)之间，而在某些实施方案中，以封装件衬底确定包封剂的底部。在一个实施方案中，IC管芯被安装到封装的衬底，然后将封装件衬底置于窗口307中。在其它实施方案中，封装件衬底被首先置于窗口307中的胶带203上，然后将IC管芯置于衬底上。在其它实施方案中，管芯可以被有源侧朝上置于封装的衬底上，其中，在包封之前，金属丝键合被固定到有源侧上的键合焊点以及封装件衬底上的键合焊点。
在其它实施方案中，其它类型的粘合剂结构可以被用来代替胶带203。例如，双层胶带可以被用来固定集成电路管芯。胶带的一层可以在二面上具有粘合剂材料，而另一层可以仅仅在一面上具有粘合剂。
在其它实施方案中，光抗蚀剂或其它类型的粘合剂(例如有机粘合剂)可以被用作粘合剂结构来将管芯固定到载体。在某些这种实施方案中，第一层光抗蚀剂(未示出)可以被涂敷到载体101的顶部表面。在对第一层光抗蚀剂进行固化工艺之后，第二层光抗蚀剂被涂敷在固化的光抗蚀剂层上。再将IC管芯放在第二层光抗蚀剂上。然后对第二层光抗蚀剂进行固化。在另一实施方案中，可以采用干膜光抗蚀剂或其它粘合剂，其中仅仅一个层被用来将管芯固定到载体。这种粘合剂的一个例子是DUPONT销售的RISTON。
对于具有光抗蚀剂或粘合剂结构的某些实施方案，丙酮或N-甲基2-吡咯烷酮(NMP)可以被用作溶剂来溶解光抗蚀剂或粘合剂层(例如当载体101的底部被置于溶剂槽中时那样)。
在其它实施方案中，可以采用其它类型的粘合剂结构，例如包括其它类型的粘合剂材料和其它类型的光抗蚀剂材料。在某些实施方案中，粘合剂结构能够承受用来固化包封剂的固化温度。
在本发明的一种情况下，一种方法包括提供多孔载体、提供与多孔载体重叠的粘合剂结构、以及将第一集成电路管芯置于粘合剂结构上。此方法还包括对第一集成电路管芯进行包封以便形成包封结构以及从包封结构分离多孔载体。
在本发明的另一种情况下，一种方法包括提供多孔载体、将粘合剂结构粘合到此多孔载体、以及将至少一个集成电路管芯置于粘合剂结构上。此方法还包括对至少一个集成电路管芯进行包封以便形成包封结构以及从包封结构清除多孔载体。此清除包括利用通过多孔载体的溶剂来降低粘合剂结构与多孔载体之间的粘合强度。
在本发明的另一种情况下，一种方法包括提供孔径至少为0.02微米的可重复使用的多孔载体、将粘合剂结构粘合到此可重复使用的多孔载体、以及将阵列结构中的多个集成电路管芯置于粘合剂结构上。此方法还包括对多个集成电路管芯进行包封以便形成包封结构以及从包封结构分离可重复使用的多孔载体。此分离包含利用通过多孔载体的溶剂来降低粘合剂结构与可重复使用的多孔载体之间的粘合强度。
虽然已经描述了本发明的各个特定的实施方案，但本技术领域熟练人员可以理解的是，基于此处的技术，可以作出进一步的改变和修正而不偏离本发明及其更广的范围，因此，所附权利要求在其范围内包罗了本发明构思与范围内的所有这些改变和修正。

Claims (14)

1.一种方法，包括：
提供多孔载体；
提供叠置在多孔载体上的粘合剂结构；
将第一集成电路管芯置于粘合剂结构上；
对第一集成电路管芯进行包封，以便形成包封结构；以及
使用通过多孔载体的溶剂来影响粘合剂结构，从包封结构分离多孔载体。
2.权利要求1的方法，其中，使用溶剂来影响粘合剂结构包括使用溶剂来降低多孔载体与粘合剂结构的粘合剂材料之间的粘合强度。
3.权利要求1的方法，其中，所述粘合剂材料能够被通过多孔载体的溶剂溶解。
4.权利要求1的方法，其中，所述粘合剂结构包括胶带。
5.权利要求1的方法，其中，所述粘合剂结构包括双面粘合剂胶带。
6.权利要求5的方法，其中，所述双面粘合剂胶带包括厚度至少为30微米的管芯侧粘合剂材料以及厚度至少为50微米的载体侧粘合剂材料，其中，载体侧粘合剂材料位于管芯侧粘合剂材料与多孔载体之间。
7.权利要求1的方法，其中，所述粘合剂结构包括光致抗蚀剂。
8.权利要求1的方法，其中，所述多孔载体包括选自金属、陶瓷、玻璃、塑料、以及聚合物的至少一种材料。
9.权利要求1的方法，其中，所述多孔载体包含埋置在玻璃基质中的氧化铝。
10.权利要求1的方法，还包括：
在包封之前，将第二集成电路管芯置于粘合剂结构上，其中，所述包封包括对第一集成电路管芯和第二集成电路管芯进行包封，以便形成包封结构。
11.权利要求1的方法，其中，在从包封结构分离多孔载体之后，此方法还包括：
提供叠置在多孔载体上的第二粘合剂结构；
将第二集成电路管芯置于粘合剂结构上；
对第二集成电路管芯进行包封，以便形成第二包封结构；以及
从第二包封结构分离多孔载体。
12.权利要求1的方法，其中，所述多孔载体包含孔径为0.02-30微米的孔。
13.权利要求1的方法，其中，所述多孔载体的特征是孔径至少为0.02微米的开放连续多孔性。
14.权利要求13的方法，其中，所述开放连续多孔性具有最大为0.3微米的孔径。
CN2005800043966A 2004-02-09 2005-01-12 采用多孔载体的管芯包封 Expired - Fee Related CN1918702B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/774,977 US7015075B2 (en) 2004-02-09 2004-02-09 Die encapsulation using a porous carrier
US10/774,977 2004-02-09
PCT/US2005/001529 WO2005076794A2 (en) 2004-02-09 2005-01-12 Die encapsulation using a porous carrier

Publications (2)

Publication Number Publication Date
CN1918702A CN1918702A (zh) 2007-02-21
CN1918702B true CN1918702B (zh) 2010-05-26

Family

ID=34827103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800043966A Expired - Fee Related CN1918702B (zh) 2004-02-09 2005-01-12 采用多孔载体的管芯包封

Country Status (6)

Country Link
US (1) US7015075B2 (zh)
EP (1) EP1721332A2 (zh)
JP (1) JP4555835B2 (zh)
CN (1) CN1918702B (zh)
TW (1) TWI389221B (zh)
WO (1) WO2005076794A2 (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI611565B (zh) 2006-09-29 2018-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7807511B2 (en) 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US20080182363A1 (en) * 2007-01-31 2008-07-31 Freescale Semiconductor, Inc. Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7802359B2 (en) * 2007-12-27 2010-09-28 Freescale Semiconductor, Inc. Electronic assembly manufacturing method
US8609471B2 (en) * 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
ATE551722T1 (de) 2008-06-26 2012-04-15 Nxp Bv Verkapseltes halbleiterprodukt und verfahren zu seiner herstellung
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
TWI449152B (zh) 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
JP5903920B2 (ja) * 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US10147630B2 (en) * 2014-06-11 2018-12-04 John Cleaon Moore Sectional porous carrier forming a temporary impervious support
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
CN1337738A (zh) * 2000-08-09 2002-02-27 株式会社Kostat半导体 用于半导体封装处理的具有可注入导电区的带及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US5032543A (en) 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US5144747A (en) 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5830800A (en) * 1997-04-11 1998-11-03 Compeq Manufacturing Company Ltd. Packaging method for a ball grid array integrated circuit without utilizing a base plate
DE19752195A1 (de) * 1997-11-25 1999-06-17 Siemens Ag Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6370293B1 (en) * 1999-09-16 2002-04-09 Lucent Technologies, Inc. Flexible optical circuits having optical fibers encapsulated between porous substrates and methods for fabricating same
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
JP2002362677A (ja) * 2001-06-06 2002-12-18 Nitto Denko Corp チップ状電子部品のキャリアテープ及びその使用方法
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
CN1337738A (zh) * 2000-08-09 2002-02-27 株式会社Kostat半导体 用于半导体封装处理的具有可注入导电区的带及其制造方法

Also Published As

Publication number Publication date
JP4555835B2 (ja) 2010-10-06
WO2005076794A3 (en) 2006-01-19
CN1918702A (zh) 2007-02-21
TWI389221B (zh) 2013-03-11
TW200531189A (en) 2005-09-16
JP2007522675A (ja) 2007-08-09
US7015075B2 (en) 2006-03-21
US20050176180A1 (en) 2005-08-11
EP1721332A2 (en) 2006-11-15
WO2005076794A2 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
CN1918702B (zh) 采用多孔载体的管芯包封
US7125748B2 (en) Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
KR100731842B1 (ko) 반도체 장치 및 그 제조방법
KR100610629B1 (ko) 접착필름을갖는회로테이프,반도체장치및그의제조방법
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US7727818B2 (en) Substrate process for an embedded component
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
US8101527B2 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same
KR20040047902A (ko) 반도체 장치 및 그 제조방법
US20100155925A1 (en) Resin-sealed package and method of producing the same
DE102008024802A1 (de) CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben
JP2003332508A (ja) 半導体装置及びその製造方法
US20070080435A1 (en) Semiconductor packaging process and carrier for semiconductor package
US8293572B2 (en) Injection molding system and method of chip package
US20110119910A1 (en) Method and system for releasing a microelectronic assembly from a carrier substrate
DE10355068B4 (de) Verfahren zum Montieren und Verkapseln eines integrierten Schaltkreises
US5923957A (en) Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive
JP6761472B2 (ja) 強化された特性を有するフリップチップモジュール
US20080200037A1 (en) Method of thinning a wafer
CN113628981A (zh) 半导体封装方法及其结构
KR100575354B1 (ko) 반도체 칩용 패키지의 제조 방법
US20050023682A1 (en) High reliability chip scale package
US20090189292A1 (en) Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module
TWI240386B (en) Package for semiconductor components and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20170112